DE102014101407A1 - Eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung - Google Patents

Eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung Download PDF

Info

Publication number
DE102014101407A1
DE102014101407A1 DE102014101407.3A DE102014101407A DE102014101407A1 DE 102014101407 A1 DE102014101407 A1 DE 102014101407A1 DE 102014101407 A DE102014101407 A DE 102014101407A DE 102014101407 A1 DE102014101407 A1 DE 102014101407A1
Authority
DE
Germany
Prior art keywords
chip
carrier
reinforcing structure
antenna
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014101407.3A
Other languages
English (en)
Inventor
Jürgen Högerl
Frank Püschner
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014101407A1 publication Critical patent/DE102014101407A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/131 - H01L2224/13191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung (100) bereitgestellt werden, wobei die Chipanordnung (100) Folgendes enthält: einen Chip (104); eine Antennenstruktur (102), wobei der Chip (104) über einer ersten Seite (104a) der Antennenstruktur (102) angeordnet ist, wobei die Antennenstruktur (102) eine Antenne (106), die elektrisch leitend an den Chip (104) gekoppelt ist; und eine Verstärkungsstruktur (108) enthalten kann, wobei die Verstärkungsstruktur (108) den Chip (104) stützt, um die Stabilität der Chipanordnung (100) zu erhöhen.

Description

  • Verschiedene Ausführungsformen betreffen allgemein eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung.
  • Allgemein kann eine integrierte Schaltung oder ein Chip in aus üblicherweise aus Kunststoffmaterial hergestellten kleinen Gehäusen enthalten sein, sogenannte Smartcards, Chipkarten oder IC-Karten. Beispielsweise zur persönlichen Identifikation kann es eine riesige Anzahl an Anwendungen geben. Eine Chipkarte kann eine Kontaktpadstruktur für das elektrische Verbinden der Chipkarte mit einer externen Einrichtung, zum Beispiel einem Kartenlesegerät, enthalten. Unter den verschiedenen Arten von Smartcards gibt es kontaktlose Smartcards, so dass der Kartendatenaustausch und die Stromversorgung der Karte unter Verwendung von Induktionstechnologie, z. B. Hochfrequenz, realisiert werden kann. Die technischen Anforderungen für einen Chip, ein Chippackage oder eine Chipanordnung können auch eine mechanische Last berücksichtigen, der ein Chip ausgesetzt sein kann. Bei einem üblichen Ansatz kann ein Chip, ein Chippackage oder eine Chipanordnung eine Dicke aufweisen, die ein Biegen oder eine Verformung des Chips, des Chippackage oder der Chipanordnung gestatten kann, ohne das Volumensilizium des Chips zu brechen oder physisch zu beschädigen.
  • Gemäß verschiedenen Ausführungsformen wird eine Chipanordnung bereitgestellt, wobei die Chipanordnung Folgendes enthält: einen Chip; eine Antennenstruktur, wobei der Chip über einer ersten Seite der Antennenstruktur angeordnet ist, wobei die Antennenstruktur eine Antenne, die elektrisch leitend an den Chip gekoppelt ist; und eine Verstärkungsstruktur, die den Chip stützt, um die Stabilität der Chipanordnung zu erhöhen, enthält.
  • Die Antenne und die Verstärkungsstruktur können genau in der gleichen Schicht ausgebildet werden. Die Antenne und die Verstärkungsstruktur können auf der gleichen Seite eines Trägers ausgebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur aus einem Metall und/oder einer Metalllegierung ausgebildet sein oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen können die Antenne und die Verstärkungsstruktur aus dem gleichen Material ausgebildet sein oder es enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Antennenstruktur weiterhin einen Träger enthalten, wobei die Antenne und die Verstärkungsstruktur auf der gleichen Seite des Trägers, dem Chip zugewandt, angeordnet sein können.
  • Gemäß verschiedenen Ausführungsformen kann eine Lotschicht und/oder eine Klebeschicht zwischen dem Chip und dem Träger angeordnet sein, um den Chip an dem Träger zu befestigen. Gemäß verschiedenen Ausführungsformen kann eine Lotschicht und/oder eine Klebeschicht zwischen dem Chip und dem Träger ausgebildet sein, um den Chip an dem Träger zu befestigen.
  • Gemäß verschiedenen Ausführungsformen kann die Antennenstruktur weiterhin eine zusätzliche Antenne enthalten, wobei die zusätzliche Antenne auf der vom Chip wegweisenden gegenüberliegenden Seite des Trägers angeordnet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann eine elektrische Kontaktstruktur auf einer dem Chip zugewandten Seite des Trägers angeordnet sein; und eine Kontaktpadstruktur kann auf der vom Chip wegweisenden Seite des Trägers angeordnet sein, wobei die elektrische Kontaktstruktur den Chip elektrisch mit der Kontaktpadstruktur verbindet. Gemäß verschiedenen Ausführungsformen kann eine elektrische Kontaktstruktur auf einer dem Chip zugewandten Seite des Trägers angeordnet sein; und eine Kontaktpadstruktur kann auf der vom Chip weggewandten Seite des Trägers angeordnet sein, wobei die elektrische Kontaktstruktur gestatten kann, den Chip elektrisch mit der Kontaktpadstruktur zu verbinden, und wobei die Kontaktpadstruktur gestatten kann, elektrisch mit einer externen Einrichtung, z. B. einem Kartenlesegerät oder einem Chipkartenterminal, zu verbinden und/oder Daten dorthin zu transferieren.
  • Gemäß verschiedenen Ausführungsformen kann mindestens ein Teil der Kontaktpadstruktur konfiguriert sein, eine zusätzliche Verstärkungsstruktur zu sein, die ausgelegt ist, um die Stabilität der Chipanordnung zu erhöhen. Gemäß verschiedenen Ausführungsformen kann mindestens ein Teil der Kontaktpadstruktur konfiguriert sein, eine zusätzliche Verstärkungsstruktur zu sein, um ein Gebiet des Trägers zu verstärken.
  • Gemäß verschiedenen Ausführungsformen kann der Chip weiterhin mindesten eine, mindestens eine Seite des Chips bedeckende Chipdeckschicht enthalten. Gemäß verschiedenen Ausführungsformen kann der Chip weiterhin mindestens eine, zwei gegenüberliegende Seiten des Chips bedeckende Chipdeckschicht enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Chipdeckschicht ein Kunststoffmaterial und/oder ein Polymer enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur eine Dicke im Bereich von etwa 5 μm bis etwa 100 μm oder im Bereich von etwa 20 μm bis etwa 50 μm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der Chip eine Dicke kleiner oder gleich 100 μm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der Chip eine Dicke kleiner oder gleich 50 μm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Herstellen einer Chipanordnung Folgendes beinhalten: Ausbilden einer Antenne auf einer ersten Seite eines Trägers; Ausbilden einer Verstärkungsstruktur über der ersten Seite des Trägers, Befestigen eines Chips auf dem Träger, so dass der Chip durch die Verstärkungsstruktur geschützt ist, wobei der Chip elektrisch mit der Antenne verbunden ist.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Antenne auf einer ersten Seite eines Trägers das Anwenden einer Kupferätztechnologie und/oder einer Aluminiumätztechnologie beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Antenne auf einer ersten Seite eines Trägers das Ausbilden einer Antenne über dem Träger beinhalten, wobei der Träger eine Dicke kleiner oder gleich etwa 100 μm aufweisen kann. Gemäß verschiedenen Ausführungsformen kann der Träger eine ausreichend kleine Dicke aufweisen, um ein flexibler Träger zu sein.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Verstärkungsstruktur über dem Träger das Ausbilden einer Kupferschicht mit einer Dicke größer oder gleich etwa 20 μm beinhalten. Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur den Chip stützen oder davor schützen, durch eine entsprechende mechanische Last beschädigt zu werden (die typischerweise während der Verwendung der Chipanordnung auftritt).
  • Gemäß verschiedenen Ausführungsformen kann das Befestigen des Chips an der Antennenstruktur das Befestigen eines Chips mit einer Dicke kleiner oder gleich 50 μm beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann das Befestigen des Chips an dem Träger einen Lötprozess und/oder einen Klebeprozess beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann das Befestigen des Chips an dem Träger weiterhin das Ausbilden einer elektrisch leitenden Verbindung zwischen dem Chip und der Antenne beinhalten.
  • Gemäß verschiedenen Ausführungsformen können das Ausbilden der Antennenstruktur und das Ausbilden der Verstärkungsstruktur genau im gleichen Prozess ausgeführt werden.
  • Gemäß verschiedenen Ausführungsformen kann eine zusätzliche Verstärkungsstruktur derart ausgebildet werden, dass die zusätzliche Verstärkung auf der vom Chip weggewandten Seite des Trägers angeordnet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden einer zusätzlichen Verstärkungsstruktur weiterhin das Ausbilden einer Kontaktpadstruktur beinhalten, wobei die zusätzliche Verstärkungsstruktur mindestens ein Teil der Kontaktpadstruktur sein kann, wobei die Kontaktpadstruktur elektrisch mit dem Chip verbunden sein kann.
  • Gemäß verschiedenen Ausführungsformen kann eine zusätzliche Antenne ausgebildet werden, so dass die zusätzliche Antenne auf der der ersten Seite des Trägers gegenüberliegenden Seite des Trägers angeordnet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der Träger unter Verwendung eines Rolle-zu-Rolle-Systems bearbeitet werden.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung einen flexiblen Träger; mindesten eine auf dem Träger angeordnete Verstärkungsstruktur und einen flexiblen Chip, der auf dem durch die Verstärkungsstruktur geschützten Träger angeordnet ist, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann eine erste Verstärkungsstruktur auf einer ersten Seite des Trägers angeordnet sein und kann eine zweite Verstärkungsstruktur auf einer der ersten Seite des Trägers gegenüberliegenden zweiten Seite des Trägers angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die zusätzliche Verstärkungsstruktur mindestens Teil einer Kontaktpadstruktur sein, wobei die Kontaktpadstruktur elektrisch mit dem Chip verbunden ist. Gemäß verschiedenen Ausführungsformen kann die zusätzliche Verstärkungsstruktur mindestens Teil einer Kontaktpadstruktur sein, wobei die Kontaktpadstruktur elektrisch mit dem Chip verbunden ist und wobei die Kontaktpadstruktur eine elektrische Verbindung zwischen dem Chip und einer externen Einrichtung gestatten kann (z. B. zum Transferieren von Daten von dem Chip (Auslesen) und zu dem Chip (Schreiben)).
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung Folgendes enthalten: ein Chippackage mit einem flexiblen Chip und mindestens einer Verstärkungsstruktur; und einen flexiblen Träger, der an dem Chippackage befestigt ist; eine Antennenstruktur, die an dem flexiblen Träger angeordnet ist, wobei die Antennenstruktur elektrisch leitend mit dem Chip verbunden sein kann.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein in den verschiedenen Ansichten auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen der Prinzipien der Erfindung betont wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
  • 1A bzw. 1B schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 2A schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 2B schematisch eine Perspektivansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 2C bzw. 2D schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 2E schematisch eine Querschnittsansicht eines Teils einer Chipanordnung im Detail gemäß verschiedenen Ausführungsformen;
  • 3A bzw. 3B schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 4 ein Flussdiagramm eines Verfahrens zum Herstellen einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 5A bis 5E jeweils schematisch eine Querschnittsansicht einer Chipanordnung in verschiedenen Bearbeitungsstufen innerhalb des Herstellungsprozesses gemäß verschiedenen Ausführungsformen;
  • 6A bzw. 6B schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 7 schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 8A bzw. 8B schematisch eine Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 9 schematisch eine Perspektivansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 10 schematisch eine Perspektivansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 11 schematisch eine Perspektivansicht einer Testeinrichtung für eine Chipanordnung;
  • 12 schematisch eine Perspektivansicht einer Löttyp-Chipanordnung gemäß verschiedenen Ausführungsformen;
  • 13 schematisch eine Perspektivansicht einer Klebetyp-Chipanordnung gemäß verschiedenen Ausführungsformen.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die als Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft” wird hierin verwendet, um „als ein Beispiel, ein Fall oder eine Veranschaulichung dienend” zu bedeuten. Jede Ausführungsform oder jedes Design, die hier als „beispielhaft” beschrieben sind, ist nicht notwendigerweise so auszulegen, dass sie/es gegenüber anderen Ausführungsformen oder Designs bevorzugt wird oder vorteilhaft ist.
  • Das Wort „über”, das bezüglich eines „über” einer Seite oder einer Oberfläche ausgebildeten abgeschiedenen Materials verwendet wird, kann hierin verwendet werden, um zu bedeuten, dass das abgeschiedene Material „direkt auf”, z. B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet sein kann. Das Wort „über”, das bezüglich eines „über” einer Seite oder einer Oberfläche ausgebildeten abgeschiedenen Materials verwendet wird, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material „indirekt auf” der implizierten Seite oder Oberfläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und dem abgeschiedenem Material angeordnet sind.
  • Die Wörter „gekoppelt oder verbunden”, die bezüglich eines ersten Glieds verwendet werden, das mit einem zweiten Glied „gekoppelt oder verbunden” ist, können hierin verwendet werden, um zu bedeuten, dass das erste Glied mit dem zweiten Glied „direkt mechanisch verbunden” oder mit dem zweiten Glied „indirekt mechanisch verbunden” sein kann, wobei ein zusätzliches Glied oder mehr als ein zusätzliches Glied zwischen dem ersten dem zweiten Glied derart angeordnet sein können, dass das zusätzliche Glied oder das mehr als eine zusätzliche Glied die physische Verbindung bereitstellen kann. Die Wörter „elektrisch gekoppelt” oder „elektrisch verbunden” oder „elektrisch leitend gekoppelt”, die bezüglich eines ersten Glieds verwendet werden, das mit einem zweiten Glied „elektrisch gekoppelt” oder „elektrisch leitend gekoppelt” ist, können hierin verwendet werden, um zu bedeuten, dass das erste Glied mit dem zweiten Glied „direkt elektrisch verbunden” oder „direkt elektrisch leitend verbunden” oder mit dem zweiten Glied „indirekt elektrisch verbunden” oder „indirekt elektrisch leitend verbunden” sein kann, wobei ein zusätzliches Glied oder mehr als ein zusätzliches Glied zwischen dem ersten und zweiten Glied derart angeordnet sein können, dass das zusätzliche Glied oder das mehr als eine zusätzliche Glied die elektrische Verbindung oder die elektrisch leitende Verbindung bereitstellen kann.
  • Der Einsatz flexibler Materialien kann gestatten, dass eine Chipanordnung, ein Chippackage (Chipgehäuse) oder ein Chipmodul bereitgestellt werden, die bezüglich einer mechanischen Last robust sein können, da eine flexible Chipanordnung mechanischen Stress derart kompensieren kann, dass der Chip oder andere, in dem Chippackage enthaltene Komponenten aufgrund des mechanischen Stresses möglicherweise nicht brechen. Deshalb kann die Chipanordnung unter Verwendung eines dünnen oder ultradünnen Chips (z. B. mit einer Dicke kleiner oder gleich 100 μm) bereitgestellt werden. Das Siliziumvolumenmaterial des Chips kann aufgrund seiner Flexibilität für eine exzellente Packagebruchfestigkeit sorgen. Eine Chipanordnung kann verschiedene andere Komponenten enthalten, zum Beispiel Metallisierungsschichten oder Metallisierungsstrukturen oder dielektrische Schichten oder Gebiete, die ein dielektrisches Material enthalten, die die elektrische Funktionalität des Chips (und deshalb auch die elektrische Funktionalität der Chipanordnung) bereitstellen, wobei diese anderen Komponenten die Stabilität der Chipanordnung reduzieren können, da diese Komponenten (Metallisierungsschichten oder dielektrische Schichten) möglicherweise eine geringere Flexibilität und deshalb eine höhere Anfälligkeit gegenüber mechanischem Stress aufweisen können. Unter Bezugnahme darauf können Metallisierungsschichten oder dielektrische Schichten weiterhin aufgrund des Herstellungsprozesses einer internen mechanischen Beanspruchung unterzogen werden, da beispielsweise die Wärmeausdehnungskoeffizienten der verwendeten Materialien (z. B. eines Metalls (Kupfer), z. B. eines Nitrids (Siliziumnitrid), z. B. eines Oxids (Siliziumoxid)) voneinander differieren können. Da die mechanischen Eigenschaften des Siliziumvolumens des Chips im Wesentlichen durch die Dicke des Chips definiert werden können und Chips mit einer geringeren Dicke eine höhere Flexibilität aufweisen können und deshalb Chips mit einer geringeren Dicke möglicherweise einer höheren mechanischen Last standhalten können, bevor der Chip möglicherweise bricht oder zerstört wird, und falls andererseits der Chip eine hohe Flexibilität aufweisen kann, können die Metallisierung des Chips oder andere Komponenten ihre Funktionalität verlieren, obwohl der Chip selbst möglicherweise nicht zerstört wird. Zur Verbesserung der Widerstandsfähigkeit der Metallisierung des Chips oder anderer Komponenten wie dielektrischer Schichten kann der Chip verstärkt werden, was die Steifheit des Chips oder der Chipanordnung erhöht.
  • Um eine optimale Stabilität einer Chipanordnung oder eines Chippackage gegenüber einer mechanischen Last bereitzustellen, kann deshalb die Steifheit einer Chipanordnung gegenüber der Flexibilität des Chips oder der Chipanordnung ausgeglichen werden, um einerseits das Brechen des Siliziumvolumens des Chips zu verhindern und andererseits die Metallisierung und die dielektrischen Gebiete zu schützen.
  • Gemäß verschiedenen Ausführungsformen kann die Flexibilität eines Chips bereitgestellt werden, indem ein dünner oder ultradünner Siliziumvolumenchip verwendet wird, zum Beispiel mit einer Dicke in einem Bereich von etwa 30 μm bis etwa 100 μm. Gemäß verschiedenen Ausführungsformen kann die Steifheit einer Chipanordnung, um den Chip zu schützen oder zu stützen, durch eine Verstärkungsstruktur bereitgestellt werden, die mechanisch oder physisch an den Chip gekoppelt sein kann.
  • Gemäß verschiedenen Ausführungsformen wird eine Chipanordnung mit einem optimalen Ausgleich der mechanischen Eigenschaften der Komponenten der Chipanordnung bereitgestellt, so dass die Chipanordnung einer mechanischen Last standhalten kann, ohne die Funktionalität zu verlieren.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung einen Chip; eine Antennenstruktur, wobei der Chip über einer ersten Seite der Antennenstruktur angeordnet ist, wobei die Antennenstruktur eine Antenne enthalten kann, die elektrisch leitend an den Chip gekoppelt ist, und eine Verstärkungsstruktur, die optional an die Antennenstruktur gekoppelt sein kann, enthalten. Die Verstärkungsstruktur kann den Chip stützen, um die Stabilität der Chipanordnung zu erhöhen.
  • 1A zeigt eine Querschnittsansicht einer Chipanordnung 100 gemäß verschiedenen Ausführungsformen, einschließlich einer Antennenstruktur 102 und einem Chip 104, wobei die Antennenstruktur 102 eine Antenne 106 und eine Verstärkungsstruktur 108 enthalten kann. Gemäß verschiedenen Ausführungsformen kann der Chip 104 über einer ersten Seite 102a der Antennenstruktur 102 angeordnet sein, wobei der Chip 104 durch die Verstärkungsstruktur 108 gestützt werden kann. Gemäß verschiedenen Ausführungsformen kann der Chip 104 über einer zweiten Seite 102b der Antennenstruktur 102 angeordnet sein, wie in 1A gezeigt, wobei der Chip 104 durch die Verstärkungsstruktur 108 gestützt werden kann. Gemäß verschiedenen Ausführungsformen kann der Chip über oder unter der Antennenstruktur 102 angeordnet sein, was bedeutet, dass der Chip 104 mit der Chipseite 104a des Chips 104 an der ersten Seite 102a der Antennenstruktur 102 oder an der zweiten Seite 102b der Antennenstruktur 102 angebracht sein kann, wobei ein zusätzliches Material zwischen dem Chip 104 und der Antennenstruktur 102 angeordnet sein kann, wie unten ausführlicher beschrieben wird, so dass der Chip 104 z. B. indirekt an die Antennenstruktur 102 gekoppelt sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die seitliche Erstreckung des Chips 104, z. B. die Erstreckung entlang der seitlichen Richtung 101, wie in 1A gezeigt, größer sein als die seitliche Erstreckung der Verstärkungsstruktur 108, so dass die Verstärkungsstrukur 108 ein verstärktes Gebiet schaffen kann, wobei der Chip 104 in oder über dem verstärkten Gebiet positioniert oder angeordnet sein kann, zum Beispiel kann der Chip 104 vollständig innerhalb des verstärkten Gebiets positioniert oder angeordnet sein (z. B. erstreckt sich der Chip 104 seitlich möglicherweise nicht weiter als das verstärkte Gebiet). Gemäß verschiedenen Ausführungsformen kann die seitliche Erstreckung des Chips 104, z. B. die Erstreckung entlang der seitlichen Richtung 101, wie in 1A gezeigt, kleiner sein als die seitliche Erstreckung der Verstärkungsstruktur 108, so dass die Verstärkungsstruktur 108 ein verstärktes Gebiet schaffen kann, wobei der Chip 104 im Wesentlichen innerhalb des verstärkten Gebiets angeordnet sein kann, z. B. kann der Chip 104 innerhalb des verstärkten Gebiets positioniert oder angeordnet sein, so dass die Verstärkungsstruktur 108 einen ausreichenden Schutz für den Chip 104 bereitstellen kann (z. B. kann sich der Chip 104 seitlich weiter als das verstärkte Gebiet erstrecken, wobei die Verstärkungsstruktur 108 dennoch den Chip 104 stützen kann).
  • Gemäß verschiedenen Ausführungsformen kann die seitliche Erstreckung des Chips 104, z. B. die Erstreckung entlang der seitlichen Richtung 101, wie in 1A gezeigt, gleich der seitlichen Erstreckung der Verstärkungsstruktur 108 sein, so dass die Verstärkungsstruktur 108 ein verstärktes Gebiet schaffen kann, wobei der Chip 104 mindestens über und/oder unter dem verstärkten Gebiet positioniert oder angeordnet sein kann, wobei der Chip 104 und die Verstärkungsstruktur 108 überlagert sein können (z. B. erstreckt sich der Chip 104 möglicherweise seitlich nicht weiter als das verstärkte Gebiet und kann die gleiche seitliche Erstreckung wie das verstärkte Gebiet aufweisen).
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 über der Verstärkungsstruktur 108 disponiert (z. B. angeordnet oder positioniert) sein, wie in 1A gezeigt.
  • Gemäß verschiedenen Ausführungsformen kann der Chip unter der Verstärkungsstruktur disponiert sein, in den Figuren nicht gezeigt. Mit anderen Worten kann der Chip an einer ersten Seite eines Antennenträgers angebracht sein, wobei der Antennenträger die Stütze für die Antenne liefern kann, und die den Chip stützende Verstärkungsstruktur kann auf einer zweiten Seite des Antennenträgers gegenüber der ersten Seite des Antennenträgers angeordnet sein, wie zuvor unter Bezugnahme auf 1A beschrieben.
  • Gemäß verschiedenen Ausführungsformen, wie in 1B gezeigt, kann die Verstärkungsstruktur 108 mehr als ein Verstärkungsstrukturelement enthalten, z. B. drei Verstärkungsstrukturelemente 108a, 108b, 108c, wie in 1B gezeigt, z. B. mehr als drei, z. B. vier, z. B. fünf, z. B. sechs, z. B. sieben, z. B. acht, z. B. neun, z. B. zehn oder sogar mehr als zehn.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 einen direkten Kontakt zu der Verstärkungsstruktur 108 oder zu den Verstärkungsstrukturelementen 108a, 108b und 108c aufweisen. Gemäß verschiedenen Ausführungsformen kann der Chip 104 einen direkten elektrischen Kontakt zu der Verstärkungsstruktur 108 oder zumindestens einigen der Verstärkungsstrukturelemente aufweisen (z. B. zu den Verstärkungsstrukturelementen 108a, 108c, wie in 1B gezeigt). Gemäß verschiedenen Ausführungsformen kann der Chip 104 einen indirekten Kontakt zu der Verstärkungsstruktur 108 oder zu den Verstärkungsstrukturelementen 108a, 108b und 108c aufweisen. Gemäß verschiedenen Ausführungsformen kann der Chip 104 einen indirekten elektrischen Kontakt zur Verstärkungsstruktur 108 oder zu mindestens einigen der Verstärkungsstrukturelemente aufweisen (z. B. zu den Verstärkungsstrukturelementen 108a, 108c, wie in 1B gezeigt). Gemäß verschiedenen Ausführungsformen kann ein indirekter Kontakt ein oder mehrere Glieder zwischen dem Chip 104 und der Verstärkungsstruktur 108, die die elektrische Verbindung bereitstellen, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 eine direkte oder eine indirekte elektrisch leitende Verbindung zur Antenne 106 aufweisen. Gemäß verschiedenen Ausführungsformen kann der Chip 104 indirekt elektrisch leitend an die Antenne 106 gekoppelt sein, z. B. über die Verstärkungsstruktur 108 oder die Verstärkungsstrukturelemente 108a, 108c. Gemäß verschiedenen Ausführungsformen kann mindestens ein Teil der Verstärkungsstrukturelemente eine zusätzliche Funktionalität bereitstellen, z. B. können die Verstärkungsstrukturelemente 108a und 108c mindestens Teil einer elektrisch leitenden Verbindung zwischen der Antenne 106 und dem Chip 104 bereitstellen. Unter Bezugnahme darauf können die Verstärkungsstrukturelemente 108a und 108c ein elektrisch leitendes Material enthalten, um zum Beispiel eine elektrisch leitende Verbindung bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen können mindestens zwei Verstärkungsstrukturelemente voneinander getrennt sein, wobei sie z. B. zwischen ,einander' keine elektrische Verbindung aufweisen oder z. B. durch ein zusätzliches Material oder durch einen Spalt voneinander räumlich getrennt sind. Gemäß verschiedenen Ausführungsformen kann mindestens ein Teil der Verstärkungsstrukturelemente, z. B. die Verstärkungsstrukturelemente 108a, 108c, elektrisch von dem Verstärkungsstrukturelement 108b isoliert angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann ein erster Teil der Verstärkungsstruktur (z. B. die Verstärkungsstrukturelemente 108a, 108c) eine elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100 und ein zweiter Teil der Verstärkungsstruktur (z. B. das Verstärkungsstrukturelement 108b) ein verstärktes Gebiet zum Stützen des Chips 104 oder eine mechanische Stabilisierung zum Schützen des Chips, um zum Beispiel den Chip vor einer mechanischen Last zu schützen, die auf die Chipanordnung wirkt, bereitstellen. Gemäß verschiedenen Ausführungsformen kann der Chip 104 deshalb auf der der Verstärkungsstruktur 108 oder den Verstärkungsstrukturelementen 108a, 108c zugewandten Seite des Chips angeordnete Chipkontakte aufweisen. Weiterhin können gemäß verschiedenen Ausführungsformen die Chipkontakte auf der der Verstärkungsstruktur 108 zugewandten Seite des Chips positioniert sein, um mit den Verstärkungsstrukturelementen 108a, 108c zu koppeln oder mit einem Kontaktpad oder mehreren Kontaktpads in der dem Chip zugewandten Seite der Antennenstruktur 102 zu koppeln. Gemäß verschiedenen Ausführungsformen kann die Antennenstruktur 102 eine Metallisierung enthalten, um den Chip 104 elektrisch mit mindestens einer der Verstärkungsstruktur 108, den Verstärkungsstrukturelementen 108a, 108c, der Antenne 106 und mit einer beliebigen anderen zusätzlichen Komponente, die in der Chipanordnung 100 enthalten ist, falls gewünscht, zu verbinden.
  • Unter Bezugnahme auf 1A und 1B kann die Verstärkungsstruktur 108 gemäß verschiedenen Ausführungsformen in der gleichen Schicht wie die Antenne 106 angeordnet sein.
  • Unter Bezugnahme auf 1A und 1B können die Verstärkungsstruktur 108 oder die Verstärkungsstrukturelemente 108a, 108b, 108c gemäß verschiedenen Ausführungsformen mindestens eines der folgenden Materialien enthalten oder daraus bestehen: ein Metall, eine Metalllegierung, ein metallisches Material, eine metallische Verbindung, ein elektrisch leitendes Material, Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, eine Aluminium-Siliziumlegierung, Titan, Gold, Silber, Platin, Nickel, Zink. Gemäß verschiedenen Ausführungsformen können die Verstärkungsstruktur 108 oder die Verstärkungsstrukturelemente 108a, 108b, 108c Kupfer enthalten. Gemäß verschiedenen Ausführungsformen können die Verstärkungsstruktur 108 oder die Verstärkungsstrukturelemente 108a, 108b, 108c aus Kupfer bestehen oder es enthalten. Gemäß verschiedenen Ausführungsformen können die Verstärkungsstruktur 108 oder die Verstärkungsstrukturelemente 108a, 108b, 108c eine Materialschicht, z. B. eine Kupferschicht 108, enthalten.
  • Unter Bezugnahme auf 1A und 1B kann die Antenne 106 gemäß verschiedenen Ausführungsformen mindestens eines der folgenden Materialien enthalten oder daraus bestehen: ein Metall, eine Metalllegierung, ein metallisches Material, eine metallische Verbindung, ein elektrisch leitendes Material, Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, eine Aluminium-Siliziumlegierung, Titan, Gold, Silber, Platin, Nickel, Zink. Gemäß verschiedenen Ausführungsformen kann die Antenne 106 Kupfer enthalten. Gemäß verschiedenen Ausführungsformen kann die Antenne 106 aus Kupfer bestehen. Gemäß verschiedenen Ausführungsformen kann die Antenne 106 eine strukturierte Materialschicht enthalten, z. B. eine strukturierte Kupferschicht 108 (z. B. durch Einsatz einer Kupferätztechnologie bereitgestellt).
  • Gemäß verschiedenen Ausführungsformen können die Antenne 106 und die Verstärkungsstruktur 108 (oder die Verstärkungsstrukturelemente 108a, 108b, 108c) das gleiche Material enthalten oder daraus bestehen, ausgewählt aus der Gruppe von Materialien, wie oben beschrieben. Gemäß verschiedenen Ausführungsformen können die Antenne 106 und die Verstärkungsstruktur 108 (oder die Verstärkungsstrukturelemente 108a, 108b, 108c) Kupfer enthalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die Antennenstruktur, wie unten ausführlich beschrieben, einen Träger, eine Antenne und eine Verstärkungsstruktur enthalten, wobei die Antenne und die Verstärkungsstruktur auf einer Seite des Trägers vorgesehen sein können. Gemäß verschiedenen Ausführungsformen kann der Chip an einer Seite des Trägers einschließlich der Antenne und der Verstärkungsstruktur angebracht sein; das bedeutet, dass die Antenne und die Verstärkungsstruktur in der Richtung des Chips weisen können.
  • Gemäß verschiedenen Ausführungsformen zeigt 2A eine Querschnittsansicht 200a einer Chipanordnung 100 in Analogie zu der Chipanordnung, wie unter Bezugnahme auf 1A und 1B beschrieben, wobei eine Antenne 106 und eine Verstärkungsstruktur 108 auf einem Träger 110 vorgesehen sein können (Antenne 106, Verstärkungsstruktur 108 und Träger 110 können als eine Antennenstruktur 102 angesehen werden) und wobei ein Chip 104 an die Verstärkungsstruktur 108 gekoppelt sein kann (und deshalb kann der Chip 104 als an die Antennenstruktur 102 gekoppelt angesehen werden). Gemäß verschiedenen Ausführungsformen können die Antenne 106, die Verstärkungsstruktur 108 und der Chip 104 auf der gleichen Seite des Trägers 110 angeordnet sein. Gemäß verschiedenen Ausführungsformen kann der Chip 104 zum Beispiel über eine elektrische Verbindung 206a, wie schematisch in 2B gezeigt, elektrisch leitend an die Antenne 106 gekoppelt sein.
  • 2B zeigt schematisch eine Perspektivansicht der Chipanordnung 100, wie beispielsweise in 2 dargestellt, gemäß verschiedenen Ausführungsformen.
  • Gemäß verschiedenen Ausführungsformen zeigt 2C eine Querschnittsansicht einer Chipanordnung 100 in Analogie zu der Chipanordnung wie unter Bezugnahme auf 1A, 1B, 2A und 2B beschrieben, wobei eine zusätzliche Schicht 202 zwischen dem Chip 104 und dem Träger 110 angeordnet sein kann. Gemäß verschiedenen Ausführungsformen kann die zusätzliche Schicht 202 eine physische Verbindung zwischen dem Chip 104 und dem Träger 110 bereitstellen. Gemäß verschiedenen Ausführungsformen kann die zusätzliche Schicht 202 mindestens einen Teil einer elektrisch leitenden Verbindung zwischen dem Chip 104 und der Antenne 106 bereitstellen (oder zum Beispiel mindestens ein Teil der zusätzlichen Schicht 202 kann eine elektrisch leitende Verbindung zwischen dem Chip 104 und der Antenne 106 bereitstellen, wie in 2D gezeigt).
  • Gemäß verschiedenen Ausführungsformen kann die zusätzliche Schicht 202 zwischen einer ersten Seite 204a des Chips 104 und einer ersten Seite 208a der Verstärkungsstruktur 108 angeordnet sein. Gemäß einer weiteren Ausführungsform kann die zusätzliche Schicht 202 auch als Teil der Verstärkungsstruktur 108 angesehen werden, z. B. zwischen dem Chip 104 und dem Träger 110 angeordnet.
  • Gemäß verschiedenen Ausführungsformen zeigt 2D eine Querschnittsansicht einer Chipanordnung 100 in Analogie zu der Chipanordnung wie zuvor beschrieben, wobei mehrere zusätzliche Schichtstrukturelemente 202a, 202b, 202c zwischen dem Chip 104 und dem Träger 110 angeordnet sein können. Gemäß verschiedenen Ausführungsformen kann die Anzahl an zusätzlichen Schichtstrukturelementen die gleiche sein wie die Anzahl an Verstärkungsstrukturelementen 108a, 108b, 108c, wie unter Bezugnahme auf 1B beschrieben. Gemäß verschiedenen Ausführungsformen kann der Chip 104 eine direkte oder eine indirekte elektrisch leitende Verbindung zur Antenne 106 aufweisen. Gemäß verschiedenen Ausführungsformen kann der Chip 104 indirekt elektrisch leitend an die Antenne 106 gekoppelt sein, zum Beispiel durch Aufnehmen der Verstärkungsstruktur 108 oder der Verstärkungsstrukturelemente. Gemäß verschiedenen Ausführungsformen kann mindestens ein Teil der Verstärkungsstrukturelemente und der zusätzlichen Schichtstrukturelemente eine zusätzliche Funktionalität bereitstellen, z. B. können die Verstärkungsstrukturelemente 108a und 108c und die zusätzlichen Schichtstrukturelemente 202a und 202c mindestens einen Teil einer elektrisch leitenden Verbindung zwischen der Antenne 106 und dem Chip 104 bereitstellen. Unter Bezugnahme darauf können die Verstärkungsstrukturelemente 108a und 108c und die zusätzlichen Schichtstrukturelemente 202a und 202c ein elektrisch leitendes Material enthalten, um zum Beispiel eine elektrisch leitende Verbindung bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen können mindestens zwei Verstärkungsstrukturelemente 108a, 108b und mindestens zwei zusätzliche Schichtstrukturelemente voneinander getrennt sein (z. B. zusätzliche Schichtstrukturelemente 202a und 202b oder 202b und 202c), z. B. keine elektrische Verbindung miteinander aufweisen oder z. B. durch ein zusätzliches Material oder durch einen Spalt 209 räumlich voneinander getrennt. Gemäß verschiedenen Ausführungsformen können die Verstärkungsstrukturelemente 108a, 108c und die zusätzlichen Schichtstrukturelemente 202a, 202c elektrisch isoliert von dem Verstärkungsstrukturelement 108b und dem zusätzlichen Schichtstrukturelement 202b angeordnet sein, wie in 2D gezeigt. Gemäß verschiedenen Ausführungsformen können die Verstärkungsstrukturelemente 108a, 108c und die zusätzlichen Schichtstrukturelement 202a, 202c mindestens ein Teil der elektrisch leitenden Verbindung zwischen dem Chip 104 und der Antenne 106 sein, wobei beispielsweise die Verstärkungsstrukturelemente 108a, 108c und die zusätzlichen Schichtstrukturelemente 202a, 202c gleichzeitig weiter als Teil der Verstärkungsstruktur 108 dienen können.
  • Gemäß verschiedenen Ausführungsformen kann ein erster Teil der Verstärkungsstruktur und der zusätzlichen Schicht, z. B. das Verstärkungsstrukturelement 108a, 108c und das zusätzliche Schichtstrukturelement 202a, 202c, eine elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100 (z. B. zu einer Antenne oder zu einem Kontaktpad) bereitstellen, und ein zweiter Teil der Verstärkungsstruktur und der zusätzlichen Schicht, z. B. das Verstärkungsstrukturelement 108b und das zusätzliche Schichtstrukturelement 202b, können ein verstärktes Gebiet zum Stützen des Chips 104 oder eine mechanische Stabilisierung zum Schützen des Chips 104, z. B. zum Schützen des Chips vor einer mechanischen Last, die auf die Chipanordnung wirkt, bereitstellen. Mit anderen Worten kann der Chip 104 an der Verstärkungsstruktur 108 angebracht werden, wobei die Verstärkungsstruktur 108 mindestens einen Teil einer elektrisch leitenden Verbindung zwischen dem Chip 104 und der Antenne bereitstellen kann, wobei die Verstärkungsstruktur 108 auch die mechanische Stabilität bereitstellen kann, um den Chip 104 vor Beschädigung oder Zerstörung durch eine mechanische Last zu schützen.
  • Gemäß verschiedenen Ausführungsformen können die zusätzliche Schicht 202 oder die zusätzlichen Schichtstrukturelemente 202a, 202b, 202c eine Lotstruktur 203 enthalten, wie in 2E gezeigt. Gemäß verschiedenen Ausführungsformen können die zusätzliche Schicht 202 oder die zusätzlichen Schichtstrukturelemente 202a, 202b, 202c eine Klebestruktur 205 enthalten, wie in 2E gezeigt.
  • Gemäß verschiedenen Ausführungsformen kann die Lotstruktur 203 ein erstes Gebiet 210a, z. B. eine Verstärkungsstruktur 108, ein zweites Gebiet 212a, z. B. mit einem Lotmaterial, und ein drittes Gebiet 214a, z. B. mit einem Metall oder einer Metalllegierung, enthalten. Gemäß verschiedenen Ausführungsformen kann das erste Gebiet 210a die gleichen Eigenschaften, die gleichen Funktionalitäten und/oder die gleichen Merkmale wie die Verstärkungsstruktur 108 aufweisen, wie bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 212a eine Lotschicht zum mechanischen Verbinden des Chips 104 mit dem Träger 110 sein. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 212a eine Lotschicht zum elektrischen Verbinden des Chips 104 mit der Antenne 106 sein. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 212a eine Lotschicht zum mechanischen und elektrischen Verbinden des Chips 104 mit der Antennenstruktur 102 sein. Die Lotschicht 212a kann ein Lotmaterial enthalten, zum Beispiel mindestens ein Material aus der folgenden Gruppe von Materialien: ein Metall, eine Metalllegierung, Silber, Nickel, Zinn oder irgendein anderes geeignetes Lotmaterial. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 212a ein elektrisch leitendes Material enthalten, um zum Beispiel eine elektrische Verbindung zwischen dem ersten Gebiet 210a der Lotstruktur 203 und dem dritten Gebiet 214a der Lotstruktur 203 bereitzustellen. Gemäß verschiedenen Ausführungsformen kann die Lotschicht 212a auch eine Verstärkung zum Stützen des Chips bereitstellen; deshalb kann das zweite Gebiet 212a oder die Lotschicht 212a auch als Teil der Verstärkungsstruktur 108 angesehen werden. Gemäß verschiedenen Ausführungsformen kann das dritte Gebiet 214a eingerichtet sein zum Bereitstellen einer Verstärkung zum Stützen des Chips, z. B. kann das dritte Gebiet 214a eine Kupferschicht 214a beinhalten. Gemäß verschiedenen Ausführungsformen kann das dritte Gebiet 214a oder die Kupferschicht 214a auch als Teil der Verstärkungsstruktur 108 angesehen werden.
  • Gemäß verschiedenen Ausführungsformen kann die Klebestruktur 205 ein erstes Gebiet 210b, z. B. eine Verstärkungsstruktur 108, und ein zweites Gebiet 212b, z. B. mit einem Klebematerial, beinhalten. Gemäß verschiedenen Ausführungsformen kann das erste Gebiet 210b die gleichen Eigenschaften, die gleichen Funktionalitäten und/oder die gleichen Merkmale wie die Verstärkungsstruktur 108 aufweisen, wie bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 212b, z. B. die adhäsive Materialschicht 212b, mindestens eines der folgenden Materialien enthalten: Kleber, einen Klebstoff und ein Formmaterial. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 212b, z. B. die adhäsive Materialschicht 212b, das erste Gebiet 210b, z. B. die Verstärkungsstruktur 210b, teilweise umgeben. Das zweite Gebiet 212b, z. B. die adhäsive Materialschicht 212b, kann durch einen Unterfüllprozess ausgebildet werden, nachdem der Chip 104 über dem ersten Gebiet 210b, z. B. der Verstärkungsstruktur 210b, angeordnet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die zwischen dem Chip 104 und dem Träger 110 angeordnete Verstärkungsstruktur 108 weiterhin einen Schichtstapel enthalten, in den Figuren nicht gezeigt, z. B. mit mehreren Unterschichten, die die Stabilität für ein verstärktes Gebiet liefern, um den Chip 104 zu schützen oder die Stabilität der Chipanordnung 100 zu erhöhen.
  • Gemäß verschiedenen Ausführungsformen kann das Antennengebiet mit dem Träger 110 und der Antenne 106 möglicherweise nicht durch die Verstärkungsstruktur 108 verstärkt werden, und deshalb können die Antenne 106 und der Träger 110 flexibel sein, wobei das Gebiet des Trägers 110, das den Chip 104 enthalten kann, durch die Verstärkungsstruktur 108 gestützt werden kann, und deshalb kann dieses Gebiet eine vergrößerte Steifheit aufweisen.
  • Der Träger 110 kann die Gestalt einer quadratischen Platte oder die Gestalt einer rechteckigen Platte aufweisen. Der Träger kann im Wesentlichen die Gestalt einer quadratischen Platte oder im Wesentlichen die Gestalt einer rechteckigen Platte aufweisen. Gemäß verschiedenen Ausführungsformen kann der Träger eine quadratische Platte oder eine rechteckige Platte mit abgerundeten Ecken sein.
  • Weiterhin kann der Träger 110 mindestens ein Kontaktpad enthalten, z. B. zwei Kontaktpads, z. B. drei Kontaktpads, z. B. vier Kontaktpads, z. B. fünf Kontaktpads, z. B. sechs Kontaktpads, z. B. sieben Kontaktpads, z. B. acht Kontaktpads, z. B. neun Kontaktpads, z. B. zehn Kontaktpads oder sogar mehr als zehn Kontaktpads. Gemäß verschiedenen Ausführungsformen kann die auf dem Träger 110 angeordnete Antenne 106 eine elektrisch leitende Verbindung zu dem mindestens einen Kontaktpad besitzen. Gemäß verschiedenen Ausführungsformen kann die Antenne 106 über das mindestens eine Kontaktpad auf dem Träger 110 elektrisch leitend an den Chip 104 gekoppelt sein. Das mindestens eine Kontaktpad kann über die Verstärkungsstruktur 108 oder die Verstärkungsstrukturelemente 108a, 108c elektrisch leitend an den Chip 104 gekoppelt sein, wie oben beschrieben. Das mindestens eine Kontaktpad kann über die zusätzliche Schicht 202 oder die zusätzlichen Schichtstrukturelemente 202a, 202c elektrisch leitend an den Chip 104 gekoppelt sein, wie zuvor beschrieben. Gemäß verschiedenen Ausführungsformen kann das mindestens eine Kontaktpad auf der gleichen Seite des Trägers wie der Chip 104 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 110 mindestens ein Material aus der folgenden Gruppe von Materialien enthalten oder daraus bestehen: ein Kunststoffmaterial, ein flexibles Material, ein Polymermaterial, Polyimid, ein Laminatmaterial oder irgendein anderes geeignetes Material, das beispielsweise für einen flexiblen Träger sorgt.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 110 eine Dicke in einem Bereich von etwa 10 μm bis etwa 200 μm aufweisen, z. B. in einem Bereich von etwa 10 μm bis etwa 100 μm, z. B. in einem Bereich von etwa 50 μm, z. B. eine Dicke größer als 50 μm oder kleiner als 50 μm. Der Träger 110 kann auch ein Substrat, eine Schicht, einen Schichtstapel oder eine Stützstruktur enthalten.
  • Der Träger 110 kann mehr als einen Typ von Material enthalten, z. B. einen Schichtstapel mit einer ersten Schicht aus einem ersten Material und einer zweiten Schicht aus einem zweiten Material. Gemäß verschiedenen Ausführungsformen kann der Träger 110 eine Metallschicht oder eine Metalllegierungsschicht und eine Polymerschicht enthalten. Der Träger 110 kann eine Folie 100, z. B. eine Polymerfolie oder eine Kunststofffolie, sein.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 mindestens eine integrierte Schaltung, eine Elektronikschaltung, einen Speicherchip, einen RFID-Chip (Radio-Frequency Identification Chip) und/oder irgendeinen anderen Typ von Chip beinhalten, der während der Verwendung des Chips einer mechanischen Last ausgesetzt sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 eine Siliziumvolumenschicht enthalten, z. B. ein Siliziumsubstrat oder ein Siliziumwafer, wobei die Siliziumvolumenschicht des Chips 104 eine Dicke in einem Bereich von etwa 10 μm bis etwa 200 μm aufweisen kann, z. B. in einem Bereich von etwa 20 μm bis etwa 100 μm, z. B. in einem Bereich von etwa 30 μm bis etwa 80 μm, z. B. in einem Bereich von etwa 50 μm, z. B. eine Dicke kleiner oder gleich 50 μm, z. B. 48 μm.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 mindestens eine Metallisierungsschicht enthalten. Gemäß verschiedenen Ausführungsformen kann der Chip 104 mindestens einen Chipkontakt enthalten, wobei der mindestens eine Chipkontakt die elektrisch leitende Verbindung zwischen dem Chip 104 und dem mindestens einen, auf dem Träger 110 angeordneten Kontaktpad bereitstellen, wie oben beschrieben. Gemäß verschiedenen Ausführungsformen kann der Chip 104 mindestens einen Chipkontakt enthalten, wobei der mindestens eine Chipkontakt die elektrisch leitende Verbindung zwischen dem Chip 104 und der Antenne 106 z. B. über mindestens ein auf dem Träger 110 angeordnetes Kontaktpad bereitstellen kann, wie oben beschrieben. Gemäß verschiedenen Ausführungsformen kann der Chip 104 mindestens einen Chipkontakt enthalten, wobei der mindestens eine Chipkontakt die elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100, z. B. mit einer auf der zweiten Seite 110b des Trägers 110 angeordneten zusätzlichen Kontaktpadstruktur, z. B. über das mindestens eine, auf dem Träger 110 angeordnete Kontaktpad, bereitstellen kann, wie oben beschrieben.
  • Gemäß verschiedenen Ausführungsform kann der Träger 110 mindestens ein Durchgangsloch oder Via enthalten, z. B. zum elektrischen Verbinden des Chips 104 mit einer weiteren Komponente der Chipanordnung, z. B. mit einer zusätzlichen Antenne oder einer zusätzlichen Kontaktpadstruktur, die auf der zweiten Seite 110b des Trägers 110 angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 eine Dicke in einem Bereich von etwa 1 μm bis etwa 100 μm aufweisen, z. B. in einem Bereich von etwa 10 μm bis etwa 80 μm, z. B. in einem Bereich von etwa 30 μm bis etwa 50 μm, z. B. in einem im Bereich von etwa 50 μm, z. B. eine Dicke kleiner oder gleich 50 μm.
  • Gemäß verschiedenen Ausführungsformen kann die Lotstruktur 203 oder die Klebestruktur 205 eine Dicke in einem Bereich von etwa 1 μm bis etwa 100 μm aufweisen, z. B. in einem Bereich von etwa 10 μm bis etwa 80 μm, z. B. in einem Bereich von etwa 30 μm bis etwa 50 μm, z. B. in einem Bereich von etwa 50 μm, z. B. eine Dicke kleiner oder gleich 50 μm.
  • Gemäß verschiedenen Ausführungsformen kann, wie hierin beschrieben, eine Verstärkungsstruktur auch mehr als eine Verstärkungsstruktur 108 beinhalten; mit anderen Worten kann die Verstärkungsstruktur 108 mehrere Verstärkungsstrukturelemente enthalten, die zusammen ein verstärktes Gebiet bilden, um den Chip 104 zu schützen oder die Stabilität der Chipanordnung zu erhöhen.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 auch mindestens eine Chipdeckschicht enthalten, oder der Chip 104 kann mit mindestens einer Chipdeckschicht bedeckt sein, z. B. mit einer Kunststoffmaterialschicht oder mit einer Polymermaterialschicht. Gemäß verschiedenen Ausführungsformen kann der Chip 104 eine Polyimidschicht auf mindestens einer Seite des Chips enthalten, z. B. mit einer Dicke im Bereich von etwa 1 μm bis etwa 50 μm, z. B. einer Dicke kleiner oder gleich 50 μm. Gemäß verschiedenen Ausführungsformen kann der Chip 104 auch ein Chippackage sein, z. B. ein dünnes Chippackage oder ein flexibles Chippackage.
  • Gemäß verschiedenen Ausführungsformen kann die Lotstruktur 203 eine Lotschicht 212a mit einer Dicke in einem Bereich von etwa 0,5 μm bis etwa 10 μm aufweisen, z. B. in einem Bereich von etwa 1 μm bis etwa 5 μm, z. B. eine Dicke in einem Bereich von etwa 2,5 μm.
  • Gemäß verschiedenen Ausführungsformen kann die Klebestruktur 205 eine adhäsive Schicht 212b mit einer Dicke in einem Bereich von etwa 1 μm bis etwa 50 μm aufweisen, z. B. in einem Bereich von etwa 10 μm bis etwa 20 μm, z. B. eine Dicke in einem Bereich von etwa 15 μm.
  • Gemäß verschiedenen Ausführungsformen kann die folgende Beschreibung Modifikationen oder Erweiterungen der Chipanordnung beinhalten, wie unter Bezugnahme auf 1A und 1B und unter Bezugnahme auf 2A bis 2E beschrieben, wobei die folgenden dargestellten Modifikationen oder Erweiterungen auf beliebige der hierin beschriebenen Chipanordnungen angewendet werden können.
  • Wie in 3A gezeigt, kann der Chip gemäß verschiedenen Ausführungsformen über der Verstärkungsstruktur 108 an dem Träger 110 angebracht werden, wobei die Antenne 106 auf der gleichen Seite wie der Chip 104 und die Verstärkungsstruktur 108 angeordnet ist, wie hierin bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie in 3A gezeigt, weiterhin eine zusätzliche Verstärkungsstruktur 308 enthalten, wobei die zusätzliche Verstärkungsstruktur 308 auf einer zweiten Seite 110b des Trägers 110 angeordnet sein kann, wobei die zweite Seite 110b sich gegenüber einer ersten Seite 110a des Trägers 100 befinden kann. Gemäß verschiedenen Ausführungsformen können der Chip 104, die Antenne 106 und die Verstärkungsstruktur 108 auf der ersten Seite 110a des Trägers 110 angeordnet sein, wobei die zusätzliche Verstärkungsstruktur 308 auf einer zweiten Seite 110b des Trägers 110 angeordnet sein kann. Gemäß verschiedenen Ausführungsformen können der Chip 104 und die Verstärkungsstruktur 108 auf der ersten Seite 110a des Trägers 110 angeordnet sein, wobei die zusätzliche Verstärkungsstruktur 308 und die Antenne 106 auf oder über einer zweiten Seite 110b des Trägers 110 angeordnet sein können (in den Figuren nicht gezeigt). Gemäß verschiedenen Ausführungsformen kann die zusätzliche Verstärkungsstruktur 308 die gleichen Funktionalitäten wie die hierin beschriebene Verstärkungsstruktur 108 aufweisen.
  • Die zusätzliche Verstärkungsstruktur 308 kann mindestens Teil einer auf der zweiten Seite 110b des Trägers 110 angeordneten Kontaktpadstruktur sein. Zudem kann die Kontaktpadstruktur eine ISO-Kontaktpadstruktur einer Smartcard (z. B. gemäß ISO 7816) sein, wie schematisch in 9, 10, 12 und 13 gezeigt.
  • Die auf der zweiten Seite 110b des Trägers 110 angeordnete Kontaktpadstruktur kann z. B. über im Träger 110 vorgesehene Durchgangslöcher elektrisch leitend an den Chip 104 gekoppelt sein. Die auf der zweiten Seite 110b des Trägers 110 angeordnete Kontaktpadstruktur kann z. B. über mindestens eines der im Träger 110 vorgesehenen Durchgangslöcher, die auf der ersten Seite 110a des Trägers 110 angeordneten Kontaktpads, die Verstärkungsstruktur 108, die zusätzliche Schicht 202 und die Chipkontaktpads elektrisch leitend an den Chip 104 gekoppelt sein, wie bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die auf der zweiten Seite 110b des Trägers 110 angeordnete Kontaktpadstruktur mindestens eine elektrische Funktionalität bereitstellen. Zum Beispiel zum elektrischen Verbinden des Chips 104 mit einer peripheren Einrichtung, und mindestens eine mechanische Funktionalität, zum Beispiel als eine Verstärkungsstruktur 308.
  • Wie in 3B gezeigt, kann der Chip über die Verstärkungsstruktur 108 an dem Träger 110 befestigt sein, wobei die Antenne 106 auf der gleichen Seite wie der Chip 104 und die Verstärkungsstruktur 108 angeordnet ist, wie hierin bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie in 3A gezeigt, weiterhin eine auf der zweiten Seite 110b des Trägers 110 gegenüber der ersten Seite 110a das Trägers angeordnete zusätzliche Antennenstruktur 306a enthalten, wobei der Chip auf der ersten Seite 110a des Trägers 110 befestigt sein kann. Gemäß verschiedenen Ausführungsformen kann die zusätzliche Antennenstruktur 306a über Durchgangslöcher, die im Träger 110 vorgesehen sein können, elektrisch leitend an den Chip gekoppelt sein. Die zusätzliche Antennenstruktur 306a kann z. B. über mindestens eines der im Träger 110 vorgesehenen Durchgangslöcher, die auf der ersten Seite 110a des Trägers 110 angeordneten Kontaktpads, die Verstärkungsstruktur 108, die zusätzliche Schicht 202 und die Chipkontaktpads elektrisch leitend an den Chip gekoppelt sein, wie bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie in 3A gezeigt, eine Chipanordnung für eine Smartcard bereitstellen, wobei die Chipanordnung ein Doppelschnittstellenpackage bereitstellen kann, das einen Datentransfer zwischen einer peripheren Einrichtung und dem Chip 104 unter Verwendung der zusätzlichen Kontaktpadstruktur 308 und/oder der Antennenstruktur 106 gestatten kann.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie in 3B gezeigt, eine Chipanordnung für eine Smartcard bereitstellen, wobei die Chipanordnung ein kontaktloses Schnittstellenpackage bereitstellen kann, das einen kontaktlosen Datentransfer zwischen einer peripheren Einrichtung und dem Chip 104 unter Verwendung der Antennenstruktur 106, 306 gestatten kann.
  • 4 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer Chipanordnung gemäß verschiedenen Ausführungsformen in Analogie zu der Chipanordnung 100, wie hierin beschrieben. Gemäß verschiedenen Ausführungsformen kann das Verfahren 400 zum Herstellen einer Chipanordnung 100 in 410 das Ausbilden einer Antenne auf einer ersten Seite eines Trägers, in 420 das Ausbilden einer Verstärkungsstruktur über der ersten Seite des Trägers und in 430 das Befestigen eines Chips auf dem Träger, so dass der Chip durch die Verstärkungsstruktur geschützt wird, beinhalten, wobei der Chip elektrisch mit der Antenne verbunden ist.
  • 5A zeigt einen Querschnitt durch einen Träger 110, nachdem der Prozess 410 des Verfahrens 400 ausgeführt worden ist, gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen kann eine Antenne 106 über einer Seite des Trägers 110 ausgebildet werden, wie hierin bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Antenne 106 auf einer ersten Seite 110a des Trägers 110 das Anwenden einer Kupferätztechnologie und/oder einer Aluminiumätztechnologie beinhalten. Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Antenne 106 auf einer ersten Seite 110a des Trägers 110 das Anwenden einer Kupferätztechnologie beinhalten. Gemäß verschiedenen Ausführungsformen kann die Antenne 106 ausgebildet werden, indem die erste Seite 110a des Trägers 110 mindestens teilweise mit einer Kupferschicht bedeckt wird, z. B. unter Einsatz eines Abscheidungsprozesses oder eines Schichtenbildungsprozesses (z. B. eine physikalische oder chemische Abscheidung aus der Dampfphase) und Strukturieren der Kupferschicht, um eine Antenne 106 auf dem Träger 110 bereitzustellen. Gemäß verschiedenen Ausführungsformen kann das Strukturieren der Kupferschicht einen chemischen oder physikalischen Ätzprozess beinhalten, z. B. Nassätzen oder Trockenätzen.
  • 5B zeigt einen Querschnitt durch einen Träger 110, nachdem der Prozess 420 des Verfahrens 400 ausgeführt worden ist, gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen kann eine Verstärkungsstruktur 108 über dem Träger 110 ausgebildet werden, wie hierin bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Verstärkungsstruktur 108 auf einer ersten Seite 110a eines Trägers 110 das Anwenden einer Kupferätztechnologie und/oder einer Aluminiumätztechnologie beinhalten. Gemäß verschiedenen Ausführungsformen kann das Ausbilden der Verstärkungsstruktur 108 auf einer ersten Seite 110a des Trägers 110 das Anwenden einer Kupferätztechnologie beinhalten. Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 ausgebildet werden, indem die erste Seite 110a des Trägers 110 mindestens teilweise mit einer Kupferschicht bedeckt wird, z. B. unter Einsatz eines Abscheidungsprozesses oder eines Schichtenbildungsprozesses (z. B. einer physikalischen oder chemischen Abscheidung aus der Dampfphase) und Strukturieren der Kupferschicht, um eine Verstärkungsstruktur 108 auf dem Träger 110 bereitzustellen. Gemäß verschiedenen Ausführungsformen kann das Strukturieren der die Verstärkungsstruktur 108 generierenden Kupferschicht einen chemischen oder physikalischen Ätzprozess beinhalten, z. B. Nassätzen oder Trockenätzen.
  • Gemäß verschiedenen Ausführungsformen können die Verstärkungsstruktur 108 und die Antenne 106 in genau dem gleichen Prozess ausgebildet werden, um zum Beispiel einen effizienteren und preiswerteren Herstellungsprozess bereitzustellen. Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 den Träger 110 in einem Gebiet 111 stützen, wie in 5 gezeigt. Gemäß verschiedenen Ausführungsformen kann die Flexibilität des Trägers 110 im Gebiet 111 wegen der Verstärkungsstruktur 108 reduziert sein. Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 auch einen anderen Querschnitt als in 5B gezeigt aufweisen, z. B. wie unter Bezugnahme auf 1B und 2D gezeigt und beschrieben. Weiterhin kann die Verstärkungsstruktur 108 gemäß verschiedenen Ausführungsformen auch verschiedene Typen von Materialien (oder mehr als ein Material) enthalten, beispielsweise in verschiedenen Gebieten der Verstärkungsstruktur 108 oder in verschiedenen Schichten der Verstärkungsstruktur 108 angeordnet.
  • Gemäß verschiedenen Ausführungsformen kann die Flexibilität des Trägers 110 durch das Material des Trägers 110 beeinflusst oder definiert werden, z. B. einschließlich Kunststoffmaterial oder Polymermaterial, die Dicke des Trägers 110, z. B. im Mikrometerbereich, und die Gestalt des Trägers 110, z. B. eine folienartige Gestalt oder eine blattartige Gestalt.
  • Gemäß verschiedenen Ausführungsformen kann das Verwenden einer Verstärkungsstruktur 108, um beispielsweise den Chip 104 zu stützen, gestatten, dass die Eigenschaften des Chips 104 im Hinblick darauf angepasst werden, beispielsweise einen dünnen und preiswerten Chip 104 bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann der Träger eine Dicke kleiner oder gleich etwa 100 μm aufweisen, z. B. im Bereich von etwa 10 μm bis etwa 100 μm.
  • Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 über einer Seite des Trägers 110 ausgebildet werden, wobei die Verstärkungsstruktur 108 eine Kupferschicht mit einer Dicke im Bereich von etwa 5 μm bis etwa 100 μm sein kann, z. B. im Bereich von etwa 15 μm bis etwa 60 μm, z. B. mit einer Dicke größer oder gleich etwa 20 μm.
  • 5C zeigt einen Querschnitt durch den Träger 110, nachdem der Prozess 430 des Verfahrens 400 ausgeführt worden ist, gemäß verschiedenen Ausführungsformen. Ein Chip 104 kann direkt oder indirekt am Träger 110 befestigt werden, wie hierin bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann der Chip 104 direkt am Träger 110 über dem verstärkten Gebiet 111 befestigt werden, z. B. auf einer zweiten Seite 110b des Trägers 110 gegenüber der Verstärkungsstruktur 108, die beispielsweise auf der ersten Seite 110a des Trägers 110 angeordnet sein kann (in den Figuren nicht gezeigt). Gemäß verschiedenen Ausführungsformen kann der Chip 104 indirekt am Träger 110 über dem verstärkten Gebiet 111 befestigt sein, z. B. auf der ersten Seite 110a des Trägers 110 über der Verstärkungsstruktur 108, wie in 5C gezeigt. Der Chip 104 kann sich über dem verstärkten Gebiet 111 erstrecken oder nicht erstrecken. Gemäß verschiedenen Ausführungsformen kann die seitliche Erstreckung (entlang der Richtung 101) des Chips 104 kleiner sein als die seitliche Erstreckung des verstärkten Gebiets 111 oder die seitliche Erstreckung der Verstärkungsstruktur 108, wie hierin bereits beschrieben. Die seitliche Erstreckung des Chips 104 kann größer sein als die seitliche Erstreckung des verstärkten Gebiets 111 oder die seitliche Erstreckung der Verstärkungsstruktur 108, wie hierin bereits beschrieben. Weiterhin kann die seitliche Erstreckung des Chips 104 gleich der seitlichen Erstreckung des verstärkten Gebiets 111 oder der seitlichen Erstreckung der Verstärkungsstruktur 108 sein, wie hierin bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann der im Prozess 430 an dem Träger 110 befestigte Chip 104 ein flexibler Chip sein. Die Flexibilität des Chips 104 kann durch das Material des Chips 104 beeinflusst oder definiert werden, z. B. Volumensilizium, die Dicke des Chips 104, z. B. im Mikrometerbereich, und die Form des Chips 104, z. B. eine plattenartige Form oder eine blattartige Form. Der Chip kann eine Dicke kleiner oder gleich etwa 150 μm aufweisen, z. B. eine Dicke kleiner oder gleich 100 μm, z. B. eine Dicke kleiner oder gleich 50 μm.
  • Das Befestigen des Chips 104 an dem Träger 110 kann einen Lötprozess und/oder einen Klebeprozess beinhalten, wie unter Bezugnahme auf 8A und 8B beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann eine elektrisch leitende Verbindung zwischen dem Chip 104 und der Antenne 106 z. B. über eine elektrisch leitende Verbindung zwischen einem Chipkontaktpad und der Antenne 106 ausgebildet werden.
  • 5D zeigt einen Querschnitt durch einen Träger 110, nachdem der Prozess 430 des Verfahrens 400 ausgeführt worden ist und nachdem eine zusätzliche Verstärkungsstruktur 308 auf der zweiten Seite 110b des Trägers 110, z. B. der vom Chip 104 weggewandten Seite 110b des Trägers 110, ausgebildet oder befestigt worden ist, gemäß verschiedenen Ausführungsformen. Die seitliche Erstreckung (entlang der Richtung 101) der zusätzlichen Verstärkungsstruktur 308 kann kleiner sein als die seitliche Erstreckung der Verstärkungsstruktur 108 oder die seitliche Erstreckung des Chips 104. Gemäß verschiedenen Ausführungsformen kann die seitliche Erstreckung der zusätzlichen Verstärkungsstruktur 308 größer sein als die seitliche Erstreckung der Verstärkungsstruktur 108 oder die seitliche Erstreckung des Chips 104 hierin. Die seitliche Erstreckung der zusätzlichen Verstärkungsstruktur 308 kann gleich der seitlichen Erstreckung der Verstärkungsstruktur 108 und/oder der seitlichen Erstreckung des Chips 104 hierin sein.
  • Wie in 5D gezeigt, kann der Chip 104 gemäß verschiedenen Ausführungsformen durch die Verstärkungsstruktur 108 und die zusätzliche Verstärkungsstruktur 308 gestützt werden, oder die Stabilität der Chipanordnung 100 kann durch die Verstärkungsstruktur 108 und die zusätzliche Verstärkungsstruktur 308 erhöht werden. Der Chip 104 kann im verstärkten Gebiet 111 angeordnet werden, wobei das verstärkte Gebiet 111 starrer oder weniger flexibel als der Träger 110 in den anderen Gebieten sein kann, z. B. in Gebieten unter der Antenne 106. Das verstärkte Gebiet 111 kann durch mindestens eine Verstärkungsstruktur, z. B. eine Verstärkungsstruktur 108, oder zwei Verstärkungsstrukturen 108, 308 oder sogar mehr als zwei Verstärkungsstrukturen 108a, 108b, 108c, 308 erzeugt werden.
  • Mindestens eine Verstärkungsstruktur von mehreren Verstärkungsstrukturen (z. B. die Verstärkungsstrukturen 108a, 108b, 108c, 308) kann eine zusätzliche Funktionalität aufweisen, um z. B. eine elektrische Verbindung zu dem Chip 104 bereitzustellen. Die zusätzliche Verstärkungsstruktur 308 kann mindestens ein Teil einer Kontaktpadstruktur sein. Mit anderen Worten kann ein Kontaktpad 308 der Kontaktpadstruktur als Verstärkungsstruktur 308 konfiguriert werden, um die Stabilität der Chipanordnung 100 zu erhöhen und/oder dem Chip 104 durch Bereitstellen eines verstärkten Gebiets 111 zu schützen.
  • Gemäß verschiedenen Ausführungsformen kann die zwischen dem Chip 104 und dem Träger 110 angeordnete Verstärkungsstruktur 108 eine stabile elektrische Verbindung zwischen dem Chip 104 und anderen Komponenten der Chipanordnung 100 bereitstellen, z. B. zwischen dem Chip 104 und der Antenne 106 oder zwischen dem Chip 104 und der Kontaktpadstruktur 308.
  • 5E zeigt einen Querschnitt durch einen Träger 110, nachdem der Prozess 430 des Verfahrens 400 ausgeführt worden ist und nachdem eine zusätzliche Antenne 106a an dem Träger 110, z. B. auf der vom Chip 104 weggewandten zweiten Seite 110b des Trägers 110, ausgebildet oder befestigt worden ist. Gemäß verschiedenen Ausführungsformen kann ein elektrischer Kontakt ausgebildet werden, um eine elektrisch leitende Verbindung zwischen der zusätzlichen Antenne 106a und dem Chip 104 zum Beispiel über ein Durchgangsloch im Träger 110, das die erste Seite 110a des Trägers 110 mit der zweiten Seite 110b des Trägers 110 verbindet, bereitzustellen.
  • Gemäß verschiedener Ausführungsform kann der Träger eine Metallisierung enthalten, wobei die Metallisierung mindestens zwei der folgenden Komponenten der Chipanordnung 100 elektrisch miteinander verbinden kann: den Chip 104, die Antenne 106, mindestens einen Teil der Verstärkungsstruktur 108, mindestens einen Teil der zusätzlichen Verstärkungsstruktur 308, ein Durchgangsloch im Träger 110, ein Chipkontaktpad, ein auf der ersten Seite 110a des Trägers 110 angeordnetes Trägerkontaktpad.
  • Die Chipanordnung 100 kann den Chip 104, die Antenne 106, den Träger 110, die Verstärkungsstruktur 108, eine zusätzliche Verstärkungsstruktur 308 und eine zusätzliche Antenne 106a in Analogie zu der Chipanordnung 100 wie hierin beschrieben, aber in den Figuren nicht gezeigt, enthalten.
  • Die zusätzliche Verstärkungsstruktur 308 oder die Kontaktpadstruktur 308 kann eine elektrisch leitende Verbindung des Chips oder der Chipanordnung 100 mit einer externen peripheren Einrichtung (z. B. einem Kartenlesegerät) bereitstellen, um Daten zum Chip 104 und vom Chip 104 zu transferieren.
  • Die Antenne 106 und/oder die zusätzliche Antenne 106a können eine induktiv gekoppelte elektrische Verbindung des Chips oder der Chipanordnung 100 mit einer externen peripheren Einrichtung (z. B. mit einem Kartenlesegerät) bereitstellen, um Daten zu dem Chip 104 und von dem Chip 104 zu transferieren.
  • Da die Chipanordnung 100, wie hierin gezeigt, flexibel sein kann, obwohl sie in mindestens einem Gebiet (z. B. im verstärkten Gebiet 111) verstärkt ist, kann der Träger 110 in einem Rolle-zu-Rolle-System bearbeitet werden. Gemäß verschiedenen Ausführungsformen kann das Bearbeiten der Chipanordnung 100 in einem Rolle-zu-Rolle-System einen effizienten und preiswerten Herstellungsprozess gestatten, wobei beispielsweise mehrere Chipanordnungen 100 in einem Rolle-zu-Rolle-Prozess auf einem preiswerten flexiblen Träger 110 bearbeitet werden können.
  • Wie in 6A und 6B gezeigt, kann die Chipanordnung 100 den Chip 104 und die auf dem Träger 110 angeordnete Verstärkungsstruktur 108 enthalten. Gemäß verschiedenen Ausführungsformen kann die elektrisch leitende Verbindung zwischen dem Chip und einer peripheren Einrichtung durch die Kontaktpadstruktur 308 bereitgestellt werden, z. B. auf der zweiten Seite 110b des Trägers 110 angeordnet. Die Chipanordnung 100 weist möglicherweise keine Antenne auf, um einen kontaktlosen Datentransfer zum Chip bereitzustellen.
  • 7 zeigt eine Chipanordnung 100 mit einer Antenne 106 und einer zusätzlichen Antenne 106a, was einen kontaktlosen Datentransfer vom Chip 104 und/oder zum Chip 104 ermöglicht. Der Chip 104 kann in einem Chippackage 704 bereitgestellt werden, wobei das Chippackage 704 eine Verstärkungsstruktur 108 enthalten kann. Das Chippackage 704 kann an dem Träger 110 befestigt oder angeordnet sein, wie in 7 gezeigt.
  • Gemäß verschiedenen Ausführungsformen kann die im Chippackage 704 enthaltene Verstärkungsstruktur 108 mindestens teilweise eine Metallisierung für den Chip 104 bereitstellen, was bedeutet, dass die Verstärkungsstruktur 108 beispielsweise eine elektrisch leitende Verbindung zwischen dem Chip 104 und der Antenne 106, 106a bereitstellen kann.
  • Da gemäß verschiedener Ausführungsformen die Verstärkungsstruktur 108 oder die Verstärkungsstrukturen 108a, 108c, 308 dazu dienen können, eine elektrisch leitende Verbindung zum Chip bereitzustellen, kann die Stabilität der Chipanordnung 100 erhöht werden, da die elektrische Funktionalität erhalten werden kann, nachdem eine mechanische Last auf die Chipanordnung 100 angewendet worden ist.
  • 8A zeigt eine Querschnittsansicht durch eine Chipanordnung 100 und eine detaillierte Ansicht des Querschnitts durch die Chipanordnung 100 (auf der rechten Seite) gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen veranschaulicht 8A die Chipanordnung 100, wobei der Chip 104 über dem Träger 110 und der Verstärkungsstruktur 108 (unter Verwendung einer Klebestruktur 205) disponiert oder angeordnet ist, in Analogie zur Chipanordnung 100, wie bereits zuvor beschrieben. Die elektrische Verbindung zwischen dem Chip 104 und der Verstärkungsstruktur 108 kann durch einen Bump 810 bereitgestellt werden, wobei z. B. die elektrisch leitende Verbindung zwischen dem Chip 104 und der Verstärkungsstruktur 108a bereitgestellt wird. Der Bump 810 kann mindestens eines der folgenden Materialien enthalten: ein Metall, eine Metalllegierung, ein elektrisch leitendes Material, ein Lotmaterial, Zinn, Zink, Blei, Indium, Kohlenstoff, Gold, Silber und dergleichen. Gemäß verschiedenen Ausführungsformen kann der Bump 810 über einem Chipkontakt angeordnet oder ein Teil desselbigen sein. Gemäß verschiedenen Ausführungsformen kann der Chip 104 derart über der Verstärkungsstruktur 108a, 108b, 108c angeordnet sein, dass die Verstärkungsstrukturelemente 108a, 108c eine elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100 bereitstellen, z. B. zwischen dem Chip 104 und der Kontaktpadstruktur 308 oder zwischen dem Chip 104 und der Antenne 106, wie hierin beschrieben. Gemäß verschiedenen Ausführungsformen kann sich der Träger 110, wie in 8A gezeigt, weiter erstrecken, als in der Figur gezeigt ist, um eine Stütze für eine Antenne bereitzustellen. Der Raum zwischen dem Chip 104 und der Verstärkungsstruktur 108 kann mit einem Material oder einer Materialschicht 202 gefüllt werden, z. B. mit einem Kleber oder einem adhäsiven Material. Da eine elektrische Verbindung zwischen dem Chip und der Verstärkungsstruktur 108 durch die Bumps 810 bereitgestellt werden kann, kann das Material 202 ein elektrisch isolierendes Material sein. Gemäß verschiedenen Ausführungsformen kann ein isolierendes Material 202 zwischen dem Chip 104 und der Verstärkungsstruktur 108 in einem sogenannten Unterfüllprozess gefüllt werden. Der Kleber 202 (oder die zusätzliche Materialschicht 202) kann auch eine Verstärkung bereitstellen, um beispielsweise den Träger 110 in einem Gebiet unter dem Chip 104 zu verstärken oder Stabilität für die Chipanordnung 100 zu liefern. Die mechanischen Eigenschaften des Klebers 202 (oder der zusätzlichen Materialschicht 202) können gewählt werden, um eine stabile Chipanordnung 100 bereitzustellen. Gemäß verschiedenen Ausführungsformen kann der Kleber 202 oder die zusätzliche Materialschicht 202 flexibel oder starr sein.
  • Die Kontaktpadstruktur 308 kann konfiguriert sein, um mindestens teilweise als eine Verstärkungsstruktur 308 zu wirken. Gemäß verschiedenen Ausführungsformen kann der Chip 104, wie bereits beschrieben, mit einer zusätzlichen Deckschicht 804, z. B. einer Polyimidschicht, z. B. einer Polymerschicht, bedeckt zu werden, wobei die zusätzliche Deckschicht 804 flexibel sein kann. Die zusätzliche Deckschicht 804 kann eine Dicke im Bereich von etwa 1 μm bis etwa 100 μm aufweisen, z. B. im Bereich von etwa 1 μm bis etwa 50 μm, z. B. eine Dicke kleiner oder gleich 50 μm oder kleiner als 10 μm.
  • Gemäß verschiedenen Ausführungsformen kann die zusätzliche Deckschicht 804 zwischen dem Chip 104 und dem Träger 110 angeordnet sein, zum Beispiel zwischen dem Chip 104 und der Verstärkungsstruktur 108, zum Beispiel zwischen dem Chip 104 und der zusätzlichen Schicht 202. Weiterhin kann der Chip 104 mit zwei Deckschichten 804 (in den Figuren nicht gezeigt) bedeckt sein, wobei eine Deckschicht 804 auf einer ersten Seite des Chips 104 derart angeordnet sein kann, dass die Deckschicht 804 zwischen dem Chip 104 und dem Träger 110 angeordnet sein kann, wie bereits beschrieben, und eine andere Deckschicht auf einer zweiten Seite des Chips 104 gegenüber der ersten Seite des Chips (z. B. kann die zweite Seite vom Träger wegweisen) angeordnet sein.
  • 8B zeigt einen Querschnitt durch eine Chipanordnung 100 und eine detaillierte Ansicht des Querschnitts der Chipanordnung 100 (auf der rechten Seite) gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen zeigt 8B die Chipanordnung 100, wobei der Chip 104 über dem Träger 110 und der Verstärkungsstruktur 108 (z. B. unter Verwendung einer Lotstruktur 203) disponiert oder angeordnet ist, in Analogie zu der Chipanordnung 100, wie bereits zuvor beschrieben. Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung zwischen dem Chip 104 und der Verstärkungsstruktur 108, 108a, 108b, 108c durch die Lotschichten 202a, 202b, 202c, die die Verstärkungsstrukturelemente 108a, 108b, 108c bedecken, und durch die Verstärkungsstruktur 808 oder Materialschicht 808, die zwischen den Lotschichten 202a, 202b, 202c und dem Chip 104 angeordnet ist, bereitgestellt werden. Die elektrisch leitende Verbindung zwischen dem Chip 104 und der Verstärkungsstruktur 108a kann durch die Lotschicht 202a und die Materialschicht 808a bereitgestellt werden, wie in 8B bezeigt. Gemäß verschiedenen Ausführungsformen können die Lotschicht 202 oder die Lotschichten 202a, 202b, 202c mindestens eines der folgenden Materialien enthalten: ein Metall, eine Metalllegierung, ein elektrisch leitendes Material, ein Lotmaterial, Zinn, Zink, Blei, Indium, Kohlenstoff, Gold, Silber und dergleichen. Gemäß verschiedenen Ausführungsformen kann der Chip 104 derart über der Verstärkungsstruktur 108a, 108b, 108c angeordnet sein, dass die Verstärkungsstrukturelemente 108a, 108c eine elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100 bereitstellen können, z. B. zwischen dem Chip 104 und der Kontaktpadstruktur 308 oder zwischen dem Chip 104 und der Antenne 106, wie hierin beschrieben. Der Träger 110, wie in 8B gezeigt, kann sich weiter erstrecken, als es in der Figur gezeigt ist, um eine Stütze für eine Antenne bereitzustellen. Der Raum zwischen der Verstärkungsstruktur 108a und der Verstärkungsstruktur 108b oder zwischen der Verstärkungsstruktur 108c und der Verstärkungsstruktur kann irgendein leerer Raum sein (enthält kein Materialigend). Gemäß verschiedenen Ausführungsformen kann, da die elektrische Verbindung zwischen dem Chip und der Verstärkungsstruktur 108 durch die Lotschichten 202a und 202c bereitgestellt werden kann, kann das die Lotschichten bildende Lotmaterial ein elektrisch leitendes Material sein. Die Lotschicht 202 (oder die zusätzliche Materialschicht 202) kann auch eine Verstärkung bereitstellen, um beispielsweise den Träger 110 in einem Gebiet unter dem Chip 104 zu verstärken oder für Stabilität für die Chipanordnung 100 zu sorgen.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktpadstruktur 308 mindestens teilweise als Verstärkungsstruktur 308 konfiguriert sein. Wie bereits beschrieben, kann der Chip mit mindestens einer zusätzlichen Deckschicht 804, z. B. einer Polyimidschicht, z. B. Polymerschicht, bedeckt sein. Die zusätzliche Deckschicht 804 kann zwischen dem Chip 104 und dem Träger 110 angeordnet sein, z. B. zwischen dem Chip 104 und der Verstärkungsstruktur 108, z. B. zwischen dem Chip 104 und der zusätzlichen Schicht 202.
  • Gemäß verschiedenen Ausführungsformen zeigt 9 schematisch eine Darstellung der Chipanordnung 100, wie hierin beschrieben, wobei die dargestellten Abstände zwischen den Komponenten der Chipanordnung 100 derart vergrößert sind, dass für eine bessere Betrachtung die Komponenten der Chipanordnung 100 voneinander getrennt dargestellt sind. Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 über einem Träger 110 angeordnet sein, z. B. auf dem Träger 110. Gemäß verschiedenen Ausführungsformen können elektrische Kontakte 910 oder eine Metallisierungsstruktur 910 in der gleichen Schicht wie die Verstärkungsstruktur 108 angeordnet sein. Gemäß verschiedenen Ausführungsformen kann die Metallisierungsstruktur 910 mindestens einen elektrischen Kontakt auf dem Träger bereitstellen, z. B. auf der Oberseite des Trägers, um die Kontaktpadstruktur 908 einschließlich der Verstärkungsstruktur 308 elektrisch mit dem Chip 104 zu verbinden. Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 308 auch Teil der Kontaktstruktur 308 sein; mit anderen Worten kann die Kontaktpadstruktur 308, die die Kontaktpadstruktur 908 einer Smartcard (oder einer in einer Smartcard verwendeten Chipanordnung 100) sein kann, gleichzeitig zumindest teilweise als eine Verstärkungsstruktur 308 konfiguriert sein.
  • Gemäß verschiedenen Ausführungsformen zeigt 10 eine schematische Darstellung einer Chipanordnung 100, wie hierin beschrieben, in Analogie zu 9. Die Chipanordnung 100 kann weiterhin eine Antenne 106 enthalten. Gemäß verschiedenen Ausführungsformen kann die Antenne 106 die Verstärkungsstruktur 108 und die Metallisierungsstruktur 910 umgeben. Die Verstärkungsstruktur 108, die Antenne 106 und die elektrischen Kontakte 910 (z. B. die Metallisierungsstruktur 910 auf dem Träger 110) können genau innerhalb des gleichen Prozesses ausgebildet werden, zum Beispiel unter Einsatz einer Kupferätztechnologie. Gemäß verschiedenen Ausführungsformen können elektrische Kontakte 910 und die Antenne 106 in der gleichen Schicht wie die Verstärkungsstruktur 108 angeordnet sein. Die Metallisierungsstruktur 910 kann elektrische Kontakte auf dem Träger bereitstellen, z. B. auf der Oberseite des Trägers, um die Kontaktpadstruktur 908 einschließlich der Verstärkungsstruktur 308 elektrisch mit dem Chip 104 zu verbinden. Die Verstärkungsstruktur 308 kann auch Teil der Kontaktstruktur 308 sein; mit anderen Worten kann die Kontaktpadstruktur 308, die die Kontaktpadstruktur 908 einer Chipkarte (oder einer in einer Chipkarte verwendeten Chipanordnung 100) sein kann, gleichzeitig zumindest teilweise als eine Verstärkungsstruktur 308 konfiguriert sein.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie hierin beschrieben, Teil einer Smartcard oder einer Chipkarte sein, z. B. mit einer Antenne 106 für den kontaktlosen Datentransfer oder mit einem Kontaktpad 308, 908 für den Datentransfer, oder z. B. eine Doppelschnittstellenchipkarte mit einem Kontaktpad 308, 908 und einer Antenne 106.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie hierin beschrieben, eine verbesserte mechanische und elektrische Stabilität bereitstellen, da der Chip 104 ein flexibler Chip sein kann, und auch der Träger 110 kann flexibel sein, und die Verstärkungsstruktur 108 die den Chip 104 stützt. Die Verwendung von flexiblen Komponenten und Verstärkungsstrukturen kann für ein optimales Gleichgewicht zwischen Flexibilität, so dass die Chipanordnung 100 oder der Chip 104 möglicherweise nicht bricht oder durch Biegen oder mechanische Last einen Schaden erleidet, und Steifheit sorgen, so dass die elektrischen Kontakte oder die Metallisierung der Chipanordnung 100 oder des Chips 104 von einer mechanischen Last möglicherweise keinen Schaden erleiden.
  • Eine mechanische Last kann ein Druck, eine Kraft, eine Krafteinwirkung, ein Biegen, Torsion, eine Scherung, eine Zugkraft, eine Beanspruchung, eine Scherbeanspruchung, eine Zugbeanspruchung oder eine Verformung im Allgemeinen sein, die in die Chipanordnung 100 eine Formänderung einführen.
  • Ein erster Teil der Chipanordnung 100 kann im Wesentlichen starr sein, z. B. das verstärkte Gebiet 111, wobei ein zweiter Teil der Chipanordnung 100 im Wesentlichen flexibel sein kann, z. B. der Träger 110 in den Gebieten, die nicht durch eine Verstärkungsstruktur 108, 308 verstärkt sind.
  • Gemäß verschiedenen Ausführungsformen kann die Verstärkungsstruktur 108 eine Schicht oder ein Schichtstapel sein oder auf andere Weise bereitgestellt werden, wie beispielsweise als ein Verstärkungsgitter oder als mehrere Verstärkungsstrukturen, z. B. mehrere Verstärkungssäulen, -rippen und dergleichen.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 104 eine Dicke im Bereich von etwa 10 μm bis etwa 200 μm aufweisen, z. B. im Bereich von etwa 20 μm bis etwa 100 μm, z. B. im Bereich von etwa 30 μm bis etwa 80 μm, z. B. im Bereich von etwa 50 μm, z. B. eine Dicke kleiner oder gleich 50 μm, z. B. 48 μm.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 eine optimale Anordnung der Komponenten (z. B. Träger 110, Verstärkungsstruktur 108, 308, Chip 104) aufweisen, um optimale Stabilität bereitzustellen, damit einem Spitzendruck standgehalten werden kann.
  • Wie in 11 gezeigt, kann ein sogenanter Spitzendrucktest zum Testen der Stabilität eines Chips oder einer Chipanordnung ausgeführt werden, z. B. einer Chipanordnung mit einem Chippackage. Deshalb wird eine Kolbenspitze 1102 zum Beispiel mit einer kugelförmigen Spitze mit einem Durchmesser von etwa 11 mm in ein Siliziumkissen 1104 gedrückt, wobei die zu testende Einrichtung 1106, z. B. das Package oder die Chipanordnung, zwischen der Kolbenspitze 1102 und dem Siliziumkissen 1104 positioniert wird. Gemäß verschiedenen Ausführungsformen kann der Spitzendrucktest ein Referenztest für die Robustheit oder mechanische Stabilität einer elektronischen Einrichtung oder eines Chips oder Chippackage sein. Gemäß verschiedenen Ausführungsformen können die Spitzendrucktestergebnisse einer elektronischen Einrichtung zu der Retourenmenge einer elektronischen Einrichtung im Handel oder z. B. zur Langlebigkeit in Korrelation stehen. 11 zeigt schematisch die Chipanordnung 1106 im komprimierten Zustand, wobei die Chipanordnung verformt ist. Gemäß verschiedenen Ausführungsformen kann die Chipanordnung, wie gezeigt, einen flexiblen Abschnitt 1106a eines umgebenden Packagebereichs und einen verstärkten Abschnitt 1106b des Package innerhalb des Chipbereichs enthalten.
  • Gemäß verschiedenen Ausführungsformen kann in dieser Spitzendrucktestanordnung das Package oder die Chipanordnung mehr einem Druck denn einer Biegelast ausgesetzt werden. Gemäß verschiedenen Ausführungsformen können flexible Chipanordnungen eine exzellente Packagebruchfestigkeit aufweisen, da sich dünne Siliziumsubstrate zum Beispiel mit einer Dicke von etwa 50 μm beispielsweise eher biegen als brechen. Im Gegensatz dazu kann die Chipanordnung oder der Chip weiterhin Metallisierungsschichten und dielektrische Schichten enthalten, die beeinträchtigt werden können, z. B. reißen können, falls eine Zugspannung angelegt wird. Der Bruch der Metallisierungsschichten und/oder dielektrischen Schichten wird jedoch möglicherweise in einem Spitzendrucktest nicht detektiert, da der Chip möglicherweise nicht bricht, obwohl er die Funktionalität verliert.
  • Die Chipanordnung, wie hierin beschrieben, kann eine Packagebruchfestigkeit im klassischen Spitzendrucktest aufweisen und weiterhin gegenüber einer Zugspannung beständig sein, da die elektrische Funktionalität möglicherweise beibehalten wird, z. B. während die Chipanordnung gebogen wird.
  • 12 zeigt eine schematische Perspektivansicht einer Chipanordnung 100 und eine detaillierte Ansicht des Querschnitts durch die Chipanordnung 100 (unten rechts) in Analogie zur Chipanordnung 100, wie beispielsweise unter Bezugnahme auf 8B gezeigt und beschrieben, gemäß verschiedenen Ausführungsformen. 12 zeigt die Chipanordnung 100, wobei der Chip 104 tatsächlich über dem Träger 110 und der Verstärkungsstruktur 108 (unter Verwendung einer Lotstruktur) disponiert oder angeordnet ist, in Analogie zur Chipanordnung 100, wie bereits zuvor beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung zwischen dem Chip 104 und der Verstärkungsstruktur 108, 108a, 108b, 108c durch die Lotschichten 202a, 202b, 202c, die die Verstärkungsstrukturelemente 108a, 108b, 108c bedecken, und durch die Verstärkungsstruktur 808 oder Materialschicht 808, die zwischen den Lotschichten 202a, 202b, 202c und dem Chip 104 angeordnet ist, bereitgestellt werden, wie in 8B ausführlich dargestellt. Gemäß verschiedenen Ausführungsformen kann der Chip 104 derart über der Verstärkungsstruktur 108a, 108b, 108c angeordnet sein, dass die Verstärkungsstrukturelemente 108a, 108c eine elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100 bereitstellen können, z. B. zwischen dem Chip 104 und der Kontaktpadstruktur 308 oder zwischen dem Chip 104 und der Antenne 106, wie oben beschrieben. Der Träger 110, wie in 12 gezeigt, kann sich weiter erstrecken oder nicht weiter erstrecken, als es in der Figur gezeigt ist, um z. B. eine Stütze für eine Antenne bereitzustellen. Der Raum zwischen der Verstärkungsstruktur 108a und der Verstärkungsstruktur 108b oder zwischen der Verstärkungsstruktur 108c und der Verstärkungsstruktur kann ein leerer Raum sein. Da elektrische Verbindungen zwischen dem Chip und der Verstärkungsstruktur 108 durch die Lotschichten 202a und 202c bereitgestellt werden können, kann das die Lotschichten bildende Lotmaterial ein elektrisch leitendes Material sein. Die Lotschicht 202 (oder die zusätzliche Materialschicht 202) kann auch eine Verstärkung bereitstellen, um beispielsweise den Träger 110 in einem Gebiet unter dem Chip 104 zu verstärken oder für Stabilität für die Chipanordnung 100 zu sorgen.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktpadstrukur 308 mindestens teilweise als Verstärkungsstruktur 308 konfiguriert sein. Gemäß verschiedenen Ausführungsformen kann der Chip, wie bereits beschrieben, mit mindestens einer zusätzlichen Deckschicht 804, z. B. einer Polyimidschicht, z. B. Polymerschicht, bedeckt sein. Die zusätzliche Deckschicht 804 kann zwischen dem Chip 104 und einer Kupferschicht 808 angeordnet sein.
  • 13 zeigt eine schematische Perspektivansicht einer Chipanordnung 100 und eine detaillierte Ansicht des Querschnitts durch die Chipanordnung 100 (unten rechts) in Analogie zur Chipanordnung 100, wie beispielsweise unter Bezugnahme auf 8A gezeigt und beschrieben, gemäß verschiedenen Ausführungsformen. 13 zeigt die Chipanordnung 100, wobei der Chip 104 tatsächlich über dem Träger 110 und der Verstärkungsstruktur 108 (unter Verwendung einer Klebestruktur) disponiert oder angeordnet ist, in Analogie zur Chipanordnung 100, wie bereits zuvor beschrieben. Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung zwischen dem Chip 104 und den Verstärkungsstrukturelementen 108a, 108c durch zwei Bumps 810 bereitgestellt werden, die z. B. die elektrisch leitende Verbindung zwischen dem Chip 104 und der Verstärkungsstruktur 108a, 108c bereitstellen. Die Bumps 810 können mindestens eines der folgenden Materialien enthalten: ein Metall, eine Metalllegierung, ein elektrisch leitendes Material, ein Lotmaterial, Zinn, Zink, Blei, Indium, Kohlenstoff, Gold, Silber und dergleichen. Der Chip 104 kann derart über der Verstärkungsstruktur 108 (oder z. B. über den Verstärkungsstrukturelementen 108a, 108b 108c) angeordnet sein, dass die Verstärkungsstrukturelemente 108a, 108c eine elektrisch leitende Verbindung zwischen dem Chip 104 und einer anderen Komponente der Chipanordnung 100 bereitstellen können, z. B. zwischen dem Chip 104 und der Kontaktpadstruktur 308 oder zwischen dem Chip 104 und der Antenne 106, wie oben beschrieben. Der Raum zwischen dem Chip 104 und der Verstärkungsstruktur 108 kann mit einem Material oder einer Materialschicht 202 gefüllt werden, z. B. mit einem Kleber oder einem adhäsiven Material. Da eine elektrische Verbindung zwischen dem Chip und der Verstärkungsstruktur 108 durch die Bumps 810 bereitgestellt werden kann, kann das Material 202 ein elektrisch isolierendes Material sein. Ein isolierendes Material 202 kann zwischen dem Chip 104 und der Verstärkungsstruktur 108 in einem sogenannten Unterfüllprozess gefüllt werden. Gemäß verschiedenen Ausführungsformen kann der Kleber 202 (oder die zusätzliche Materialschicht 202) auch eine Verstärkung bereitstellen, um beispielsweise den Träger 110 in einem Gebiet unter dem Chip 104 zu verstärken oder Stabilität für die Chipanordnung 100 zu liefern. Die mechanischen Eigenschaften des Klebers 202 (oder der zusätzlichen Materialschicht 202) können gewählt werden, um eine stabile Chipanordnung 100 bereitzustellen. Der Kleber 202 oder die zusätzliche Materialschicht 202 kann flexibel oder starr sein.
  • Gemäß verschiedenen Ausführungsformen können 12 und 13 auch einen Teil des Verfahrens zum Herstellen einer Chipanordnung darstellen, wie hierin beschrieben, und in Analogie zu dem Verfahren zum Herstellen einer Chipanordnung, wie bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktpadstruktur 308 konfiguriert sein, um mindestens teilweise als eine Verstärkungsstruktur 308 oder eine zusätzliche Verstärkungsstruktur zu wirken. Wie bereits beschrieben, kann der Chip 104 mit einer zusätzlichen Deckschicht 804, z. B. einer Polyimidschicht, z. B. Polymerschicht, bedeckt sein, wobei die zusätzliche Deckschicht 804 flexibel sein kann. Die zusätzliche Deckschicht 804 kann zwischen dem Chip 104 und dem Kleber 202 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 Chipkartenkontakte 308, z. B. ISO-Kontakte, enthalten. Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 Chipkartenkontakte 308, z. B. ISO-Kontakte und eine Antenne enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 oder ein Chippackage oder eine Chippackageanordnung ähnlich der Chipanordnung 102 im Gebiet des Chips 104, z. B. im verstärkten Gebiet, eine adäquate Steifheit aufweisen, um die aktiven Strukturen des Chips 104 zu schützen, wobei gleichzeitig die übrigen Gebiete der Chipanordnung 100 flexibel konfiguriert sind. Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie hierin beschrieben, deshalb während der Verwendung eine verlängerte Lebensdauer aufweisen.
  • Wenngleich die Erfindung unter Bezugnahme auf spezifische Ausführungsformen besonders gezeigt und beschrieben worden ist, versteht der Fachmann, dass daran zahlreiche Änderungen hinsichtlich Form und Detail vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen. Der Schutzbereich der Erfindung wird somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Bereich der Äquivalenz der Ansprüche fallen, sollen deshalb eingeschlossen sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • ISO 7816 [0103]

Claims (22)

  1. Chipanordnung (100), die Folgendes umfasst: einen Chip (104); eine Antennenstruktur (102), wobei der Chip (104) über einer ersten Seite (104a) der Antennenstruktur (102) angeordnet ist, wobei die Antennenstruktur (102) Folgendes aufweist: eine Antenne (106), die elektrisch leitend an den Chip (104) gekoppelt ist; und eine Verstärkungsstruktur (108), die den Chip (104) stützt, um die Stabilität der Chipanordnung (100) zu erhöhen.
  2. Chipanordnung (100) nach Anspruch 1, wobei die Antenne (106) und die Verstärkungsstruktur (108) in der gleichen Schicht ausgebildet sind.
  3. Chipanordnung (100) nach Anspruch 1 oder 2, wobei die Verstärkungsstruktur (108) aus einem Metall und/oder einer Metalllegierung ausgebildet ist.
  4. Chipanordnung (100) nach einem der Ansprüche 1 bis 3, wobei die Antenne (106) und die Verstärkungsstruktur (108) aus dem gleichen Material ausgebildet sind.
  5. Chipanordnung (100) nach einem der Ansprüche 1 bis 4, wobei die Antennenstruktur (102) weiterhin einen Träger umfasst, wobei die Antenne (106) und die Verstärkungsstruktur (108) auf der gleichen Seite des Trägers, dem Chip (104) zugewandt, angeordnet sind; wobei vorzugsweise eine Lotschicht und/oder eine Klebeschicht zwischen dem Chip (104) und dem Träger angeordnet sind, um den Chip (104) an dem Träger zu befestigen; und/oder wobei vorzugsweise die Antennenstruktur (102) weiterhin eine zusätzliche Antenne (106) umfasst, wobei die zusätzliche Antenne (106) auf der gegenüberliegenden Seite des Trägers, vom Chip (104) wegweisend, angeordnet ist.
  6. Chipanordnung (100) nach Anspruch 5, die weiterhin Folgendes umfasst: eine elektrische Kontaktstruktur, die auf der dem Chip (104) zugewandten Seite des Trägers angeordnet ist; und eine Kontaktpadstruktur, die auf der vom Chip (104) weggewandten Seite des Trägers angeordnet ist, wobei die elektrische Kontaktstruktur den Chip (104) elektrisch mit der Kontaktpadstruktur verbindet.
  7. Chipanordnung (100) nach Anspruch 5 oder 6, wobei mindestens ein Teil der Kontaktpadstrukur als eine zusätzliche Verstärkungsstruktur (108) konfiguriert ist, die ausgelegt ist zum Erhöhen der Stabilität der Chipanordnung (100).
  8. Chipanordnung (100) nach einem der Ansprüche 1 bis 7, wobei der Chip (104) weiterhin mindestens eine Chipdeckschicht umfasst, die mindestens eine Seite des Chips (104) bedeckt; wobei vorzugsweise die Chipdeckschicht ein Kunststoffmaterial und/oder ein Polymer umfasst.
  9. Chipanordnung (100) nach einem der Ansprüche 1 bis 10, wobei die Verstärkungsstruktur (108) eine Dicke im Bereich von etwa 5 μm bis etwa 100 μm aufweist.
  10. Chipanordnung (100) nach einem der Ansprüche 1 bis 9, wobei der Chip (104) eine Dicke kleiner oder gleich etwa 100 μm aufweist.
  11. Verfahren zum Herstellen einer Chipanordnung (100), wobei das Verfahren Folgendes umfasst: Ausbilden einer Antenne (106) auf einer ersten Seite eines Trägers; Ausbilden einer Verstärkungsstruktur (108) über der ersten Seite des Trägers, Befestigen eines Chips (104) auf dem Träger, so dass der Chip (104) durch die Verstärkungsstruktur (108) geschützt ist, wobei der Chip (104) elektrisch mit der Antenne (106) verbunden ist.
  12. Verfahren nach Anspruch 11, wobei das Ausbilden der Antenne (106) auf einer ersten Seite eines Trägers das Anwenden einer Kupferätztechnologie und/oder einer Aluminiumätztechnologie umfasst.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Ausbilden der Antenne (106) auf einer ersten Seite eines Trägers das Ausbilden einer Antenne (106) über dem Träger umfasst, wobei der Träger eine Dicke kleiner oder gleich etwa 200 μm aufweist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Ausbilden der Verstärkungsstruktur (108) über dem Träger das Ausbilden einer Kupferschicht mit einer Dicke größer oder gleich etwa 20 μm umfasst.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Befestigen des Chips (104) auf der Antennenstruktur (102) das Befestigen eines Chips (104) mit einer Dicke kleiner oder gleich etwa 100 μm umfasst.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei das Befestigen des Chips (104) auf dem Träger einen Lötprozess und/oder einen Klebeprozess umfasst.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei das Ausbilden der Antennenstruktur (102) und das Ausbilden der Verstärkungsstruktur (108) genau im gleichen Prozess ausgeführt werden.
  18. Verfahren nach einem der Ansprüche 11 bis 17, das weiterhin Folgendes umfasst: Ausbilden einer zusätzlichen Verstärkungsstruktur (108), die auf der vom Chip (104) weggewandten Seite des Trägers angeordnet ist; wobei vorzugsweise das Ausbilden einer zusätzlichen Verstärkungsstruktur (108) weiterhin das Ausbilden einer Kontaktpadstruktur umfasst, wobei die zusätzliche Verstärkungsstruktur (108) mindestens ein Teil der Kontaktpadstruktur ist, wobei die Kontaktpadstruktur elektrisch mit dem Chip (104) verbunden ist.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei der Träger in einem Rolle-zu-Rolle-System bearbeitet wird.
  20. Chipanordnung (100), die Folgendes umfasst: einen flexiblen Träger; mindestens eine Verstärkungsstruktur (108), die auf dem Träger angeordnet ist; und einen flexiblen Chip (104), der auf dem durch die Verstärkungsstruktur (108) gestützten Träger angeordnet ist.
  21. Chipanordnung (100) nach Anspruch 20, wobei eine erste Verstärkungsstruktur auf einer ersten Seite des Trägers angeordnet ist und eine zweite Verstärkungsstruktur auf einer zweiten Seite des Trägers gegenüber der ersten Seite des Trägers angeordnet ist; wobei vorzugsweise die zusätzliche Verstärkungsstruktur mindestens Teil einer Kontaktpadstruktur ist, wobei die Kontaktpadstruktur elektrisch mit dem Chip (104) verbunden ist.
  22. Chipanordnung (100), die Folgendes umfasst: ein Chippackage, das einen flexiblen Chip (104) und mindestens eine Verstärkungsstruktur (108) umfasst; einen flexiblen Träger, der an dem Chippackage befestigt ist; und eine Antennenstruktur (102), die auf dem flexiblen Träger angeordnet ist, wobei die Antennenstruktur (102) elektrisch leitend mit dem Chip (104) verbunden ist.
DE102014101407.3A 2013-02-28 2014-02-05 Eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung Withdrawn DE102014101407A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/779,828 US20140239428A1 (en) 2013-02-28 2013-02-28 Chip arrangement and a method for manufacturing a chip arrangement
US13/779,828 2013-02-28

Publications (1)

Publication Number Publication Date
DE102014101407A1 true DE102014101407A1 (de) 2014-08-28

Family

ID=51349584

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101407.3A Withdrawn DE102014101407A1 (de) 2013-02-28 2014-02-05 Eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung

Country Status (3)

Country Link
US (1) US20140239428A1 (de)
CN (1) CN104021413A (de)
DE (1) DE102014101407A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358431B2 (ja) * 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
CN104361386B (zh) * 2014-11-06 2016-05-18 北京豹驰智能科技有限公司 一种多层布线式耦合式双界面卡载带模块
KR102401764B1 (ko) * 2014-12-31 2022-05-26 하나 마이크론(주) 전자 소자 및 이의 제조 방법
JP6478901B2 (ja) * 2015-11-30 2019-03-06 ニッタ株式会社 Ｉｃタグ、ｉｃタグ収容体及びｉｃタグ付きゴム製品
CN107482021B (zh) * 2017-08-21 2020-01-24 京东方科技集团股份有限公司 阵列基板及显示装置
US11350220B2 (en) * 2020-01-17 2022-05-31 Sae Magnetics (H.K.) Ltd. MEMS package, MEMS microphone and method of manufacturing the MEMS package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812420A (en) * 1986-09-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of producing a semiconductor device having a light transparent window
DE59706247D1 (de) * 1996-06-14 2002-03-14 Infineon Technologies Ag Verfahren zur herstellung eines trägerelements für halbleiterchips
CN2678142Y (zh) * 2003-11-18 2005-02-09 宏齐科技股份有限公司 光感测芯片的封装结构
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
US20120040128A1 (en) * 2010-08-12 2012-02-16 Feinics Amatech Nominee Limited Transferring antenna structures to rfid components

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISO 7816

Also Published As

Publication number Publication date
CN104021413A (zh) 2014-09-03
US20140239428A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
DE102014101407A1 (de) Eine Chipanordnung und ein Verfahren zum Herstellen einer Chipanordnung
DE102013109976B4 (de) Chipkartenmodul-Anordnung, Chipkarte, Verfahren zum Herstellen einer Chipkartenmodul-Anordnung und Verfahren zum Herstellen einer Chipkarte
DE102006060411B3 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE102005038132B4 (de) Chipmodul und Chipkarte
DE102012211546B4 (de) Chipkarte mit bei Raumtemperatur pastenförmiger oder flüssiger Kontaktierung
DE102013108255A1 (de) Chipkartenmodul mit getrennter antenne und chipkarteneinlage, die es verwendet
DE102013107725A1 (de) Chipkartenmodul
EP1428260B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
EP2873032B1 (de) Transponderlage und verfahren zu deren herstellung
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
DE102008027115A1 (de) Kontaktstruktur, elektronisches Bauelement mit einer Kontaktstruktur und Verfahren zu deren Herstellung
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
WO2008138531A1 (de) Kontaktloses übertragungssystem und verfahren zum herstellen desselben
DE102015105119B4 (de) Chipkartensubstrat, verfahren zur herstellung eines chipkartensubstrats und chipkarte
EP1247250B1 (de) Chipkartenanordnung
DE102014101408B4 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE102013104567A1 (de) Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung
DE102015105151B4 (de) Chipkarte und Verfahren zur Ausbildung einer Chipkarte
DE102022106022A1 (de) Chip-Leiterbahn-Anordnung, Verfahren zum Bilden einer Chip- Leiterbahn-Anordnung, Dokumentenstruktur und Verfahren zum Bilden einer Dokumentenstruktur
DE102022209975A1 (de) Chip-Anordnung, Verfahren zum Bilden einer Chip-Anordnung, Dokumentenstruktur und Verfahren zum Bilden einer Dokumentenstruktur
DE102020115032A1 (de) Chip, Systemträger, Verfahren zum Bilden eines Chips und Verfahren zum Bilden eines Systemträgers
EP2260438A1 (de) Chipträger für ein transpondermodul sowie transpondermodul
WO2002067291A2 (de) Anordnung eines halbleiterchips auf einem substrat
EP2930664B1 (de) Chipmodul mit Umverdrahtungsschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee