DE102013222433A1 - Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung - Google Patents

Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung Download PDF

Info

Publication number
DE102013222433A1
DE102013222433A1 DE102013222433.8A DE102013222433A DE102013222433A1 DE 102013222433 A1 DE102013222433 A1 DE 102013222433A1 DE 102013222433 A DE102013222433 A DE 102013222433A DE 102013222433 A1 DE102013222433 A1 DE 102013222433A1
Authority
DE
Germany
Prior art keywords
contact means
contact
height
profile
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013222433.8A
Other languages
English (en)
Inventor
Florian Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013222433.8A priority Critical patent/DE102013222433A1/de
Priority to CN201410609759.XA priority patent/CN104617003A/zh
Priority to US14/532,709 priority patent/US20150123291A1/en
Publication of DE102013222433A1 publication Critical patent/DE102013222433A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung (3), mit mindestens folgenden Schritten: Herstellen oder Bereitstellen eines Schaltungsträgers (1) mit einer ersten Oberfläche (4) sowie eines monolithischen Halbleiter-Bauelementes (2) mit einer zweiten Oberfläche (6), Ermitteln eines Höhenprofils der ersten Oberfläche (4) des Schaltungsträgers (1), Aufbringen von ersten Kontaktmitteln (5) auf die erste Oberfläche (4) und von den ersten Kontaktmitteln (5) zugeordneten zweiten Kontaktmitteln (7) auf die zweite Oberfläche (6), wobei erste Kontakthöhen der ersten Kontaktmittel und/oder zweite Kontakthöhen der zweiten Kontaktmittel in Abhängigkeit des ermittelten Höhenprofils gewählt werden, Montage des Halbleiter-Bauelementes (2) auf dem Schaltungsträger (1) und Ausbildung elektrischer Verbindungen zwischen den ersten Kontaktmitteln und den zweiten Kontaktmitteln durch Auflegen der zweiten Kontaktmittel auf die ersten Kontaktmittel und Verpressen des Halbleiter-Bauelementes (2) mit dem Schaltungsträger (1) unter Deformation der ersten Kontaktmittel und/oder zweiten Kontaktmittel.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Flip-Chip- Schaltungsanordnung und eine entsprechende Flip-Chip-Schaltungsanordnung.
  • Stand der Technik
  • Bei Flip-Chip-Montagetechniken wird ein monolithisches Halbleiter- Bauelement (Chip, Die) mit seiner aktiven Kontaktierungsseite direkt auf einen Schaltungsträger, z. B. ein Substrat oder eine Leiterplatte, montiert und kontaktiert. Kontaktierflächen des Halbleiter-Bauelementes werden ohne Anschlussdrähte (Drahtbonds) mit z.B. Leiterbahnen des Schaltungsträgers kontaktiert. Hierdurch ist ein geringer Flächenbedarf erreichbar.
  • Auf die Kontaktierflächen des Halbleiter-Bauelementes werden z. B. aus Gold gebildete Stud-Bumps aufgebracht, z.B. in einem Bond-Verfahren, insbesondere dem Ball-Wedge-Bonden, und nachfolgend auf die Leiterbahnen des Schaltungsträgers aufgelegt. Dann wird das Halbleiter-Bauelement auf den Schaltungsträger gepresst, unter Verformung insbesondere der Leiterbahnen, um elektrische Verbindungen auszubilden. Bei Flip-Chip-Verfahren mit nicht leitfähigem Klebstoff (NCA, non conductive adhesive) wird vor dem Verpressen Klebstoff zwischen den Chip und den Schaltungsträger eingegeben..
  • Insbesondere im Falle einer unebenen Oberfläche des Schaltungsträgers, die sich auf die Kontaktoberflächen der Leiterbahnen überträgt, kann es beim Aufpressen der Stud-Bumps zu unzuverlässigen elektrischen Kontakten kommen, da aufgrund der Unebenheiten lokal unterschiedliche Anpresskräfte wirken. Zudem können einzelne, herausstehende Bereiche zu Beschädigungen oder mechanischen Verspannungen führen.
  • Offenbarung der Erfindung
  • Erfindungsgemäß wird ein Höhenprofils der ersten Oberfläche des Schaltungsträgers ermittelt, und erste Kontakthöhen von ersten Kontaktmitteln wie z.B. Leiterbahnen und/oder zweite Kontakthöhen der zweiten Kontaktmittel wie z.B. stud bumps in Abhängigkeit des ermittelten Höhenprofils gewählt. Insbesondere können die ersten Kontaktmittel mit unterschiedlicher erster Kontakthöhe und unterschiedlichen Materialmengen gewählt werden und/oder die zweiten Kontaktmittel mit unterschiedlicher zweiter Kontakthöhe und unterschiedlichen Materialmengen gewählt werden, um das ermittelte Höhenprofil auszugleichen.
  • Erfindungsgemäß werden einige Vorteile erreicht:
    Kontaktierfehler durch sich nicht berührende Kontaktmittel bei zu großem Abstand oder Verspannungen durch vorstehende Kontaktmittel bei zu kleinem Abstand können ganz oder weitgehend vermieden werden. Die Anpresskraft kann für die Kontaktmittel somit einheitlich und gleichmäßig eingestellt werden.
  • Der zusätzliche Aufwand durch die Höhenvermessung ist hierbei relativ gering. So wird erfindungsgemäß erkannt, dass das monolithische Halbleiter-Bauelement im Allgemeinen eine sehr plane zweite Oberfläche aufweist und daher lediglich eine Vermessung der ersten Oberfläche des Schaltungsträgers erforderlich ist, insbesondere bei spritzgegossenen oder gemoldeten Schaltungsträgern. Weiterhin kann die Höhenvermessung auf einen lateralen Bereich beschränkt werden, in dem die Kontaktmittel aufzubringen sind, d.h. im Wesentlichen die Fläche des zu montierenden Chips.
  • Somit ergibt sich der Vorteil eines geringen Aufwandes, da lediglich eine Oberfläche und nur in einem relativen kleinen Bereich in ihrer Höhe zu vermessen ist, insbesondere taktil oder berührungslos.
  • Bei einem taktilen Messverfahren wird die Oberfläche des Schaltungsträgers durch Berührung, z. B. mit einer Spitze, abgerastert, und für jeden abgerasterten Punkt eine Höheninformation gespeichert. Als berührungsloses Verfahren kann z. B. die Weißlicht-Interferometrie verwendet werden, bei der die Oberfläche des Bauteils im relevanten Oberflächenbereich mit Weißlicht bestrahlt wird und die reflektierende Weißlichtstrahlung mit nicht von der Oberfläche reflektierter Strahlung überlagert wird und aus dem daraus entstehenden Interferenzmuster eine Höhe der Oberfläche in dem Oberflächenbereich ermittelt wird.
  • Somit wird der Vorteil erreicht, dass mit einer relativ einfachen Sensorik ein ortsaufgelöstes Höhenprofil der entsprechenden Oberflächenbereiche erstellt werden kann und somit Unebenheiten einfach erkannt werden können.
  • Weiterhin ergibt sich der Vorteil einer hohen Homogenität oder Gleichmäßigkeit der Anpresskraft an den verschiedenen Kontaktmitteln. Durch die Anpassung der Kontakthöhe der ersten und/oder zweiten Kontaktmittel an die Oberflächenbeschaffenheit kann erreicht werden, dass innerhalb einer produktionsbedingten Toleranz ein durch die ersten Kontaktmittel gebildetes erstes Oberflächenprofil und ein durch die zweiten Kontaktmittel gebildetes zweites Oberflächenprofil im Wesentlichen die gleiche Form aufweisen, so dass beim Aneinanderdrücken der Kontaktmittel eine dadurch ausgebildete Anpresskraft auf jedes Kontaktmittel gleichermaßen wirkt. Es wird somit erfindungsgemäß erkannt, dass das Flip-Chip-Verfahren durch einen Toleranzausgleich erweitert werden kann, so dass dadurch vorteilhafterweise weitestgehend homogene elektrische Verbindungen hergestellt werden können. Die Höhenunterschiede können sich dabei durch eine gewollte Veränderung der Oberfläche des jeweiligen Bauteils ergeben oder aber ungewollt, z.B. durch Fehler bei der Fertigung.
  • Nachdem das Höhenprofil bestimmt worden ist, wird in Abhängigkeit davon eine Kontakthöhe der aufzubringenden erste und/oder zweiten Kontaktmittel bestimmt. Vorzugsweise wird eine Gesamthöhe als Summe aus erster und zweiter Kontakthöhe gebildet, die an den unterschiedlichen Kontaktstellen unterschiedlich ist und das Höhenprofil abbildet.
  • So kann an Stellen des Höhenprofils mit einem größeren Abstand der ersten zur zweiten Oberfläche die Materialmenge der ersten und/oder zweiten Kontaktmittel vergrößert werden.
  • Die ersten Kontaktmittel mit der ersten Kontakthöhe können beispielsweise galvanisch auf den Schaltungsträger aufgebracht werden, wodurch vorteilhafterweise eine homogene Kontaktoberfläche der ersten Kontaktmittel ausgebildet werden kann, in der nur wenige Defekte vorhanden sind.
  • Als zweite Kontaktmittel auf dem Chip können beispielsweise Goldklumpen bzw. Goldkugeln, sog. Stud-Bumps, vorgesehen sein, die an Kontaktstellen auf der Oberfläche des Chips aufgebracht werden können. Eine Möglichkeit zum Aufbringen derartiger Goldklumpen ist beispielsweise ein Ball-Wedge-Bonding-Verfahren, bei dem eine Goldkugel (Ball) gebildet und auf der Kontaktstelle befestigt („gebondet“) wird, so dass eine elektrische Verbindung zwischen Goldkugel und Kontaktstelle ausgebildet wird.
  • Ein derartiges Bond-Verfahren ist dabei vorteilhaft, da Auflösungen im Mikrometerbereich möglich sind, so dass die zweiten Kontakthöhen der zweiten Kontaktmittel in Abhängigkeit des Höhenprofils im Mikrometerbereich eingestellt werden können. D.h. Unebenheiten in dieser Größenordnung können dadurch ausgeglichen werden.
  • Weiterhin kann vorteilhafterweise verhindert werden, dass beim Aufbringen der Kontaktmittel aufeinander Spannungsspitzen dadurch entstehen, dass beispielsweise durch statische Aufladung der Kontaktmittel oder der Bauteile eine komplette Entladung über ein oder sehr wenige Kontaktmittel stattfindet, sondern vielmehr gleichmäßig über eine Vielzahl von Kontaktmitteln, wodurch Beschädigungen verhindert werden können.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine Schaltungsanordnung vor der Kontaktierung,
  • 2, den Schritt der Höhenvermessung;
  • 3 das in 2 gemessene Höhenprofil aufgetragen in einer x-Richtung,
  • 4, 5, 6 Schritte des Herstellungsverfahrens gemäß einer ersten, Ausführungsform,
  • 6 die Schaltungsanordnung gemäß der ersten Ausführungsform;
  • 7, 8 Schritte des Herstellungsverfahrens gemäß einer zweiten Ausführungsform, und
  • 8 die Schaltungsanordnung gemäß der zweiten Ausführungsform.
  • Beschreibung der Ausführungsformen
  • Zur Ausbildung einer in den 6 und 8 gezeigten Flip-Chip- Schaltungsanordnung 3 werden zunächst gemäß 1 ein Schaltungsträger 1, z. B. eine Leiterplatte, insbesondere ein spritzgegossener Schaltungsträger, 1, und ein monilithisches Halbleiter-Bauelement 2 bzw. Chip oder Die bereit gestellt. Der Schaltungsträger 1 weist eine erste Oberfläche 4 auf, die erhebliche fertigungsbedingte Toleranzen im z. B. µm-Bereich aufweisen kann, die sich in dieser Ansicht als Höhenrelief oder Höhenprofil darstellen. Der Chip 2 weist eine zweite Oberfläche 6 auf, die als Kontaktierungs-Seite bzw. Kontaktierungs-Fläche für ein Flip-Chip-Verfahren dient. Auf der zweiten Oberfläche 6 sind entsprechend Kontaktstellen 8 zur Kontaktierung ausgebildet.
  • In den Zeichnungen ist im Wesentlichen die gleiche Ansicht mit Erstreckung der Oberflächen in X-Richtung und Montagerichtung bzw. Verpressrichtung F in vertikaler Z-Richtung dargestellt; die entsprechende Dimensionierung in Y-Richtung entspricht der X-Richtung. Der Schaltungsträger 1 ist in bekannter Weise nichtleitend; üblicherweise werden Leiterbahnen oder andere Kontaktflächen, gemäß der Erfindung als erste Kontaktmittel 5 bzw. 5.1, 5.2, 5.3, aufgebracht.
  • Gemäß 1 ist beispielhaft eine Vertiefung 20 in der ersten Oberfläche 4 gezeigt; entsprechend werden im Allgemeinen mehrere derartige Vertiefungen, insbesondere auch mit zweidimensionaler Erstreckung in X- und Y-Richtung, auftreten.
  • Vor der Aufbringung von ersten Kontaktmitteln 5 bzw. 5.1, 5.2, 5.3 wird gemäß 2 ein Höhenprofil 22 der ersten Oberfläche 4 des Schaltungsträgers 1 erstellt, wobei gemäß 2 zur Messung des Höhenprofils 22 eine taktile Messvorrichtung 9, die die Oberfläche 4 z. B. mittels eines Messkopfes 9.1 oder einer Spitze abtastet und über eine Steuereinrichtung 9.2 die Höhenmess-Signale aufnimmt und zur Darstellung eines Höhenprofils 22 verarbeitet. Weiterhin kann gemäß 2 – ergänzend oder alternativ zu der taktlen Messvorrichtung 9 – eine berührungsfreie Messvorrichtung 10 vorgesehen sein, insbesondere mit einem optischen Messverfahren, z. B. einem Weißlicht-Verfahren, bei dem von einer Strahlungsquelle 10.2 optische Strahlung 10.1 auf die erste Oberfläche 4 gestrahlt wird und die von der ersten Oberfläche 4 reflektierte Strahlung 10.3 nachfolgend ausgewertet wird, insbesondere durch Interferenz mit unreflektierter Strahlung der Strahlungsquelle 10.2, z. B. über einen Strahlteiler, um über einen Detektor 10.4 aus dem Interferenzmuster der überlagerten Strahlung mittels einer Auswerteeinrichtung 10.5 das Höhenprofil der ersten Oberfläche 4 nachbilden zu können.
  • Bei den Messverfahren kann gemäß 2 die Vermessung auf einen relevanten Oberflächenbereich 11, z. B. innerhalb der Grenzen X1 und X2, eingeschränkt sein, der somit im Wesentlichen der Fläche des Chips 2 entspricht oder etwas kleiner ist.
  • 3 zeigt das nachfolgende aufgrund der Messsignale von der jeweiligen Steuereinrichtung 9.2 oder 10.5 erstellte Höhenprofil 22, das hier zur Darstellung als Höhe h in Abhängigkeit der Richtung x gezeigt ist, insbesondere aber zweidimensional in x- und y-Richtung zu erstellen ist und vorzugsweise relativ zu einer Referenzhöhe 21 erstellt wird.
  • Nachfolgend werden die Höhen erster oder zweiter Kontaktmittel gemäß unterschiedlichen Ausführungsformen eingestellt.
  • Gemäß der ersten Ausführungsform der 4, 5 und 6 werden gemäß 4 erste Kontaktmittel 5.1, 5.2, 5.3 mit konstanter erster Kontakthöhe 23.1 = 23.2 = 23.3 eingestellt, so dass ein erstes Oberflächenprofil 26 der ersten Kontaktmittel im Wesentlichen dem Oberflächenprofil 22 der 3 entspricht, d. h. im Wesentlichen parallel zur ersten Oberfläche 4 verläuft. Zweite Kontaktmittel 7.1, 7.2, 7.3 werden auf den Kontaktstellen 8 des Chips 2 aufgebracht und mit unterschiedlichen zweiten Kontakthöhen 24.1, 24.2, 24.3 eingestellt, derartig, dass die zweiten Kontakthöhen 24.1, 24.2, 24.3 ein zweites Oberflächenprofil 27 ausbilden, das wiederum im Wesentlichen dem gemäß 3 ermittelten Oberflächenprofil 22 entspricht.
  • Die ersten Kontaktmittel 5.1, 5.2, 5.3 können gemäß 4 galvanisch, oder z. B. auch durch Aufkleben oder Aufbringen von Leiterbahnen mit konstanter Dicke ausgebildet werden. Die zweiten Kontaktmittel 7.1, 7.2, 7.3 gemäß 5 können insbesondere in einem Ball-Bonding-Verfahren aufgebracht werden. Hierbei ist z. B. ein Ball-Wedge-Bonder vorgesehen, aus dessen Spitze ein Golddraht hinausragt. Das hinausragende Ende des Golddrahtes wird über die jeweilige Kontaktstelle 8 geführt und anschließend erhitzt, so dass das Gold schmilzt und sich durch die Oberflächenspannung eine Goldkugel (Ball) bildet. Diese wird auf die Kontaktstelle 8 gedrückt und z. B. mit einem Ultraschallpuls darauf befestigt (gebondet), so dass eine elektrische Verbindung zwischen der Goldkugel und der Kontaktstelle 8 ausgebildet wird. Anschließend wird der restliche Draht knapp oberhalb der Goldkugel abgeschert. Die Goldkugel mit dem abgescherten Draht bildet dann das zweite Kontaktmittel 7.1, 7.2 oder 7.3 aus. Somit können spezifische, z. B. im Wesentlichen tulpenförmige zweite Kontaktmittel 7.1, 7.2, 7.3 mit gewünschter zweiter Kontakthöhe 24.1, 24.2, 24.3 ausgebildet werden.
  • Die zweiten Kontakthöhen 24.1, 24.2, 24.3 sind z. B. im Mikrometerbereich einstellbar. Die Materialmenge der zweiten Kontaktmittel 7.1, 7.2, 7.3 ist bei dieser Ausführungsform somit im Allgemeinen unterschiedlich. Die Materialmenge der ersten Kontaktmittel 5.1, 5.2, 5.3 ist bei dieser Ausführungsform im Wesentlichen gleich.
  • Die zweiten Kontakthöhen 24.1, 24.2, 24.3 werden somit vorteilhafterweise derartig eingestellt, dass eine – in den Figuren aus Übersichtlichkeit nicht darsgestellte – Gesamthöhe 23.1 + 24.1; 23.2 + 24.2; 23.3 + 23.3, die aus der Summe der ersten Kontakthöhe 23.1 = 23.2 = 23.3 und der zweiten Kontakthöhen 24.1, 24.2, 24.3 ergibt, jeweils dem ermittelten Abstand der ersten Oberfläche 4 zu der zweiten Oberfläche 6 im Bereich des jeweiligen Kontaktmittels 5, 5.1, 5.2, 5.3 entspricht.
  • Die Montage und Kontaktierung erfolgt dann in 6 durch Verpressen oder Aufdrücken des Chips 2 in Fügerichtung F, d. h. hier in Z-Richtung. Ergänzend kann z. B. ein elektrisch nicht-leitfähiger Klebstoff 13 in den Oberflächenbereich 11 eingebracht sein, der eine Montage sicherstellt. Zwischen den Kontaktmitteln wird der Klebstoff 13 herausgedrückt und wirkt adhäsiv bzw. klebend, wobei der Klebstoff 13 auch die zweite Oberfläche 6 bedecken kann. Bei diesem Montageprozess bzw. Verpressen verformen sich die zweiten Kontaktmittel 7.1, 7.2, 7.3 im Allgemeinen, ggf. verformen sich auch die ersten Kontaktmittel 5.1, 5.2, 5.3.
  • Indem gemäß dem Kontaktierungs-Schritt bzw. Fügeschritt von 5 auf 6 das erste Oberflächenprofil 26 und das zweite Oberflächenprofil 27 im Wesentlichen parallel bzw. mit konstantem Abstand verlaufen, erfolgt eine Kontaktierung auch im Wesentlichen gleichzeitig, so dass ungewollte Entladungen aufgrund von z. B. statischen Aufladungen über eine Vielzahl von Kontaktmitteln abfließen können und Beschädigungen vermieden werden. Die Krafteinleitung ist über die mehreren Kontaktmittel während des Fügeprozesses gleichmäßig, wobei auch in der Ausbildung nach 6 eine gleichmäßige Krafteinleitung über die verschiedenen Kontakte bzw. ersten Kontaktmittel 5.1, 5.2, 5.3 und zweiten Kontaktmittel 7.1, 7.2, 7.3 erfolgt. Die elektrischen Verbindungen sind somit gleichmäßig, mechanische Spannungsspitzen an z. B. den in lateraler Richtung x, y äußeren Kontaktmitteln, d.h. in 5 den Kontaktmitteln 5.1, 7.1 sowie 5.3 und 7.3, können trotz der geringeren Höhe vermieden werden.
  • Gemäß der zweiten Ausführungsform der 7 und 8 wird die erste Kontakthöhe 23.1, 23.2, 23.3 der ersten Kontaktmittel 5.1, 5.2, 5.3 unterschiedlich eingestellt. Dies kann insbesondere in einem galvanischen Abscheideverfahren erfolgen.
  • Gemäß 7 wird nach Ermittlung des Oberflächenprofils 22 der 3 im Wesentlichen ein planes erstes Oberflächenprofil 26 und ein planes zweites Oberflächenprofil 27 eingestellt, indem die ersten Kontaktmittel 5.1, 5.2, 5.3 das Höhenprofil 22 der ersten Oberfläche 4 ausgleichen. Auch hier liegt somit bereits während des Fügeprozesses ein konstanter Abstand, d.h. eine konstante Gesamthöhe als Summe der ersten und zweiten Kontakthöhe 23.1 + 24.1; 23.2 + 24.2; 23.3 + 23.3 vor, so dass beim Fügen gemäß 8, bei dem wiederum ein elektrisch nicht-leitfähiger Klebstoff 13 angebracht werden kann, im Wesentlichen gleichzeitig ein Kontakt erfolgt und auch hier die mechanische Belastung bzw. Krafteinleitung über die verschiedenen Kontaktmittel im Wesentlichen konstant ist. Auch hier werden somit sowohl mechanische Spannungsspitzen als auch Fehlkontaktierungen vermieden.
  • Weiterhin sind gemischte Ausführungsformen möglich, bei denen die ersten Kontakthöhen 23.1, 23.2, 23.3 und auch die zweiten Kontakthöhen 24.1, 24.2, 24.3 verändert werden.
  • Grundsätzlich kann nach den Schritten der 5 und 7 die so gezeigte Ausbildung zunächst noch einmal vermessen werden, wobei insbesondere in 7 eine einfache optische Überprüfung möglich ist, ob im Wesentlichen plane Oberflächenprofile 26 und 27 ausgebildet sind. Grundsätzlich ist eine derartige Überprüfung jedoch nicht erforderlich.
  • Der Klebstoff 13 kann auf die erste Oberfläche 4 und/oder die zweite Oberfläche 6 aufgebracht werden.
  • Somit werden in 6 und 8 jeweils Schaltungsanordnungen 3 aus dem Schaltungsträger 1, dem monolithischen Chip-Bauelement 2 und elektrischen Kontaktierungen aus jeweils einem ersten Kontaktmittel 5.i und einem zweiten Kontaktmittel 7.i, mit i = 1, 2, 3, ermöglicht. Die Materialmengen dieser Kontaktmittel bzw. Kontaktbrücken unterscheiden sich entsprechend, um das ermittelte Höhenprofil 22 der 3 auszurechnen.

Claims (12)

  1. Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung (3), mit mindestens folgenden Schritten: Herstellen oder Bereitstellen eines Schaltungsträgers (1) mit einer ersten Oberfläche (4) sowie eines monolithischen Halbleiter-Bauelementes (2) mit einer zweiten Oberfläche (6), Ermitteln eines Höhenprofils (22) der ersten Oberfläche (4) des Schaltungsträgers (1), Aufbringen von ersten Kontaktmitteln (5, 5.1, 5.2, 5.3) auf die erste Oberfläche (4) und von den ersten Kontaktmitteln (5, 5.1, 5.2, 5.3) zugeordneten zweiten Kontaktmitteln (7, 7.1, 7.2, 7.3) auf die zweite Oberfläche (6), wobei erste Kontakthöhen (23.1, 23.2, 23.3) der ersten Kontaktmittel (5, 5.1, 5.2, 5.3) und/oder zweite Kontakthöhen (24.1, 24.2, 24.3) der zweiten Kontaktmittel (7, 7.1, 7.2, 7.3) in Abhängigkeit des ermittelten Höhenprofils (22) gewählt werden, Montage des Halbleiter-Bauelementes (2) auf dem Schaltungsträger (1) und Ausbildung elektrischer Verbindungen zwischen den ersten Kontaktmitteln (5, 5.1, 5.2, 5.3) und den zweiten Kontaktmitteln (7, 7.1, 7.2, 7.3) durch Auflegen der zweiten Kontaktmittel (7, 7.1, 7.2, 7.3) auf die ersten Kontaktmittel (5, 5.1, 5.2, 5.3) und Verpressen des Halbleiter-Bauelementes (2) mit dem Schaltungsträger (1) unter Deformation der ersten Kontaktmittel (5, 5.1, 5.2, 5.3) und/oder der zweiten Kontaktmittel (7, 7.1, 7.2, 7.3).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Gesamthöhe, die aus der Summe der ersten Kontakthöhe (23.1, 23.2, 23.3) eines ersten Kontaktmittels (5, 5.1, 5.2, 5.3) und der zweiten Kontakthöhe (24.1, 24.2, 24.3) des entsprechenden zweiten Kontaktmittels (7, 7.1, 7.2, 7.3) gebildet ist, einem ermittelten Abstand der ersten Oberfläche (4) zu der zweiten Oberfläche (6) im Bereich des ersten Kontaktmittels Kontaktmittels (5, 5.1, 5.2, 5.3) entspricht.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Materialmengen der mehreren ersten Kontaktmittel (5, 5.1, 5.2, 5.3) und/oder der mehreren zweiten Kontaktmittel (7, 7.1, 7.2, 7.3) in Abhängigkeit des ermittelten Höhenprofils (22) gewählt werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Höhenprofil (22) lediglich in einem ersten Oberflächenbereich (11) der ersten Oberfläche (4) ermittelt wird, in dem die ersten Kontaktmittel (5, 5.1, 5.2, 5.3) auszubilden sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Ausbilden der elektrischen Verbindungen ein nicht leitfähiges Klebemittel (13) auf die erste Oberfläche (4) und die ersten Kontaktmittel (5) aufgetragen wird und das Klebemittel (13) bei dem oder nach dem Verpressen und Ausbilden der elektrischen Verbindungen aushärtet.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Höhenprofil (22) in einem taktilen und/oder einem berührungslosen Verfahren mit einer ersten Messvorrichtung (9) und/oder einer zweiten Messvorrichtung (10) ermittelt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein von den ersten Kontaktmitteln (5, 5.1, 5.2, 5.3) mit den ersten Kontakthöhen (23.1, 23.2, 23.3) gebildetes erstes Oberflächenprofil (26) innerhalb einer herstellungsbedingten Toleranz die gleiche Form aufweist, wie ein von den zweiten Kontaktmitteln (7, 7.1, 7.2, 7.2) mit den zweiten Kontakthöhen (24.1, 24.2, 24.3) gebildetes zweites Oberflächenprofil (27).
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass beim Ausbilden der elektrischen Verbindungen die Bauteile (1, 2) so aneinander gebracht werden, dass das erste Oberflächenprofil (26) in etwa parallel zu dem zweiten Oberflächenprofil (27) verläuft.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Höhenprofil (22) durch Messen der Höhe der ersten oder der zweiten Oberfläche (4, 6) relativ zu einer Referenzhöhe (21) bestimmt wird.
  10. Flip-Chip-Schaltungsanordnung (3), mindestens aufweisend: einen Schaltungsträger (1), auf dem mehreren erste Kontaktmittel (5, 5.1, 5.2, 5.3) aufgetragen sind, ein monolithisches Halbleiter-Bauelement (2) mit Kontaktflächen (8), auf denen mehrere zweite Kontaktmittel (7, 7.1, 7.2, 7.3) aufgetragen sind, wobei die ersten Kontaktmittel (5, 5.1, 5.2, 5.3) mit den zweiten Kontaktmitteln (7, 7.1, 7.2, 7.3) durch Verpressen kontaktiert sind, wobei Materialmengen der mehreren ersten Kontaktmittel (5, 5.1, 5.2, 5.3) unterschiedlich groß sind und/oder Materialmengen der mehreren zweiten Kontaktmittel (7, 7.1, 7.2, 7.3) unterschiedlich groß sind,
  11. Flip-Chip-Schaltungsanordnung (3) nach Anspruch 10, dadurch gekennzeichnet, dass ein durch die ersten Kontaktmittel (5, 5.1, 5.2, 5.3) gebildetes erstes Oberflächenprofil (26) in etwa parallel zu einem durch die zweiten Kontaktmittel (7, 7.1, 7.2, 7.3) ausgebildeten zweiten Oberflächenprofil (27) verläuft.
  12. Flip-Chip-Schaltungsanordnung (3) nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Schaltungsträger (1) spritzgegossen ist.
DE102013222433.8A 2013-11-05 2013-11-05 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung Withdrawn DE102013222433A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013222433.8A DE102013222433A1 (de) 2013-11-05 2013-11-05 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung
CN201410609759.XA CN104617003A (zh) 2013-11-05 2014-11-03 用于制造倒装芯片电路装置的方法以及倒装芯片电路装置
US14/532,709 US20150123291A1 (en) 2013-11-05 2014-11-04 Method for manufacturing a flip-chip circuit configuration and the flip-chip circuit configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013222433.8A DE102013222433A1 (de) 2013-11-05 2013-11-05 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE102013222433A1 true DE102013222433A1 (de) 2015-05-21

Family

ID=53006450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013222433.8A Withdrawn DE102013222433A1 (de) 2013-11-05 2013-11-05 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung

Country Status (3)

Country Link
US (1) US20150123291A1 (de)
CN (1) CN104617003A (de)
DE (1) DE102013222433A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689358A (zh) * 2016-08-04 2018-02-13 胡迪群 金属垫结构
KR102214040B1 (ko) * 2017-03-06 2021-02-09 (주)테크윙 반도체소자 테스트용 핸들러의 가압장치 및 그 작동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686353A (en) * 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US6376265B1 (en) * 2000-04-05 2002-04-23 Advanced Micro Devices, Inc. Non-contact automatic height sensing using air pressure for die bonding
US6777963B2 (en) * 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
DE102006005994A1 (de) * 2006-02-08 2007-08-16 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film

Also Published As

Publication number Publication date
CN104617003A (zh) 2015-05-13
US20150123291A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
DE69925878T2 (de) Verfahren und Vorrichtung zur "Flip-Chip" Montage eines elektronischen Bauteils
DE102006032730B4 (de) Halbleitervorrichtungs-Herstelllungsvorrichtung, Halbleitervorrichtungs-Herstellungsverfahren und Halbleitervorrichtung
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE2364786C2 (de) Elektromechanische Tastsonde mit parallelen Kontaktnadeln
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE102005043013B4 (de) Sensoranordnung mit einem Stopper zur Begrenzung einer Verschiebung
DE102007002707A1 (de) System-in Package-Modul
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
DE4135369C2 (de)
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE19709912B4 (de) Ultraschallbondvorrichtung
DE102013222433A1 (de) Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung
DE10056882C2 (de) Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE19962702B4 (de) Prüfsockel einer BGA-Vorrichtung
WO2024061851A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von elektronischen bauelementen
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
WO2013037807A2 (de) Verfahren zur temporären elektrischen kontaktierung einer bauelementanordnung und vorrichtung hierfür
DE102004034357A1 (de) Prüfkarten Trägerelement
DE102017006406B4 (de) Gehäustes IC-Bauelement
EP1600782B1 (de) Prüfeinrichtung zur elektrischen Prüfung eines Prüflings sowie Verfahren zur Herstellung einer Prüfeinrichtung
EP0693223B1 (de) Verfahren zur verbindung elektrischer kontaktstellen
EP0995235B1 (de) Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
DE69608355T2 (de) Kontaktstruktur für die elektrische Verbindung von Testplatine und Chip
DE102013113770A1 (de) Verfahren zum Überprüfen von Halbleiterchips oder Halbleiterchipmodulen

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee