DE102013219642A1 - Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung - Google Patents

Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung Download PDF

Info

Publication number
DE102013219642A1
DE102013219642A1 DE102013219642.3A DE102013219642A DE102013219642A1 DE 102013219642 A1 DE102013219642 A1 DE 102013219642A1 DE 102013219642 A DE102013219642 A DE 102013219642A DE 102013219642 A1 DE102013219642 A1 DE 102013219642A1
Authority
DE
Germany
Prior art keywords
mounting surface
contact surface
substrate
component
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013219642.3A
Other languages
English (en)
Inventor
Jörg Strogies
Klaus Wilke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102013219642.3A priority Critical patent/DE102013219642A1/de
Priority to EP14771823.3A priority patent/EP3036761B1/de
Priority to CN201480053472.1A priority patent/CN105706224B/zh
Priority to PCT/EP2014/069368 priority patent/WO2015043969A2/de
Priority to US15/025,515 priority patent/US10004147B2/en
Publication of DE102013219642A1 publication Critical patent/DE102013219642A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/30104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/3011—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/30177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H01L2224/33107—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area the layer connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion

Abstract

Die Erfindung betrifft ein Verfahren zum Diffusionslöten, bei dem ein elektronisches Bauelement (13) auf ein Substrat (12) aufgesetzt wird. Dabei sind die Fügeflächen so gestaltet, dass Hohlräume (20) im Bereich des Fügespalts (21) entstehen. Dies kann beispielsweise durch Vorsehen von Vertiefungen in der Montagefläche (18) des Bauelements (13) gewährleistet werden. Die Hohlräume (20) haben den Vorteil, dass Lotmaterial (19) beim Aufsetzen des Bauteils (13) auf die Kontaktfläche (14) des Substrats (12) in die Hohlräume entweichen kann, um die geforderte Breite des Fügespalts (21) zu erreichen. Damit kann der Fügespalt (21) so schmal gewählt werden, dass sich dieser beim Löten mit einer den Fügespalt (21) überbrückenden Diffusionszone ausbildet. Auf diese Weise entsteht eine Diffusionslötverbindung, vorteilhafterweise auch bei Verwendung von Standardloten. Weiterhin betrifft die Erfindung auch eine elektronische Baugruppe (11), die auf dem beschriebenen Weg gefertigt wurde.

Description

  • Die Erfindung betrifft ein Verfahren zum Diffusionslöten eines elektronischen Bauelements auf einem Substrat. Bei diesem Verfahren wird das Bauelement mit seiner Montagefläche auf eine Kontaktfläche des Substrats aufgesetzt, wobei zwischen dem Substrat und dem Bauelement ein Lotwerkstoff zum Einsatz kommt. Dann wird der Lotwerkstoff auf eine Temperatur erwärmt, die einen Diffusionsvorgang zwischen dem Lotwerkstoff und dem Bauelement sowie zwischen dem Lotwerkstoff und dem Substrat in Gang setzt, wobei die Lötverbindung ausgebildet wird. Hierbei diffundieren chemische Elemente aus dem Bauelement und dem Substrat in die sich ausbildende Lötverbindung, wobei sich in dieser die chemische Zusammensetzung ändert. Genau genommen diffundieren die chemischen Elemente aus den hierfür vorgesehenen Metallisierungen in die Lotverbindung. Diese Metallisierungen auf dem Bauelement und dem Substrat werden im Sinne dieser Erfindung als Teile von Bauelement und Substrat aufgefasst.
  • Vorzugweise wird der Lotwerkstoff verflüssigt, da die Diffusionsvorgänge im Lotwerkstoff hierdurch enorm beschleunigt werden können. Außerdem liegt dann auch eine genügend hohe Temperatur vor, damit die Diffusionsvorgänge in dem Bauelement und dem Substrat ausgelöst werden. Genauer werden diese Diffusionsvorgänge in den Kontaktmaterialien ausgelöst, die die Kontaktfläche und die Montagefläche bilden, wobei diese Kontaktmaterialien im Sinne der Erfindung jeweils als Teil des Bauelements und Teil des Substrats aufzufassen sind.
  • Die sich ausbildende Lötverbindung weist eine den Zwischenraum zwischen Kontaktfläche und Montagefläche überbrückende Diffusionszone auf. Hierbei handelt es sich um eine Zone, in die das Material aus den Kontaktmaterialien hinein diffundiert ist, so dass sich ein Material ausbildet, welches im Vergleich zum Lotwerkstoff, also dem Ausgangsmaterial, eine erhöhte Schmelztemperatur aufweist. Wenn die Kontaktmaterialien Kupfer enthalten, kann die Diffusionszone bei einem Zinn enthaltenden Lotwerkstoff beispielsweise durch die intermetallische Verbindung zwischen Kupfer und Zinn ausgebildet werden. Diese weist einen Schmelzpunkt von ungefähr 420°C auf, welcher eindeutig über demjenigen zinnbasierter Lotwerkstoffe liegt.
  • Außerdem betrifft die Erfindung eine elektronische Baugruppe, die ein Substrat mit einer Kontaktfläche aufweist, auf der ein elektronisches Bauelement mit einer Montagefläche verlötet ist. Die Lötverbindung weist eine den Zwischenraum zwischen Kontaktfläche und Montagefläche überbrückende Diffusionszone auf. Diese Diffusionszone ist in der oben bereits beschriebenen Weise ausgebildet. Beispielsweise kann diese aus einer intermetallischen Verbindung bestehen. Die Lötverbindung kann überdies auch Bereiche aufweisen, die aus dem erstarrten Lotwerkstoff bestehen. Diese sind gewöhnlich so weit von der Kontaktfläche und der Montagefläche entfernt, dass das Kontaktmaterial von dort nicht bis in diese Teile der Lötverbindung vordringen konnten.
  • Eine elektrische Baugruppe und ein Verfahren zur Herstellung der Diffusionslötverbindungen in einer solchen elektronischen Baugruppe ist beispielsweise in der DE 10 2012 214 901 A1 beschrieben. Es wird vorgeschlagen, dass sogenannte Halbleiteranordnungen, wie z. B. Halbleiterchips, mit einer Diffusionslotschicht auf einer gesinterten Silberschicht befestigt werden können. Hierbei wird aus einer Silberpaste eine gesinterte Silberschicht hergestellt, auf der das Lot aufgebracht wird. Der Diffusionslötprozess besteht darin, dass es zu einer Diffusion von Material zwischen den beiden Schichten kommt, wodurch sich eine Diffusionszone ausbildet. Zum Zwecke der Ausbildung der Diffusionszone ist daher ein Aufbringen unterschiedlicher Materialien erforderlich, wobei eine Diffusion zwischen diesen Lotmaterialien zur Ausbildung der Diffusionszone beiträgt und so den Lötspalt zwischen den zu lötenden Bauteilen überbrückt.
  • Die Aufgabe der Erfindung besteht darin, ein Verfahren zum Diffusionslöten und eine elektronische Baugruppe mit mindestens einer diffusionsgelöteten Lötverbindung anzugeben, bei der bzw. bei dem die sich ausbildende Diffusionslötstelle mit kostengünstigen Komponenten und mit großer Zuverlässigkeit im Betrieb hergestellt werden kann.
  • Diese Aufgabe wird mit dem eingangs angegebenen Verfahren erfindungsgemäß dadurch gelöst, dass die Montagefläche des Bauelementes und/oder die Kontaktfläche des Substrats mit Vertiefungen versehen sind, die nach dem Ausbilden der Lötverbindung außerhalb der den Zwischenraum zwischen Kontaktfläche und Montagefläche überbrückenden Diffusionszone liegen.
  • Alternativ wird die Aufgabe auch durch eine elektronische Baugruppe der eingangs angegebenen Art dadurch gelöst, dass die Montagefläche des Bauelements und/oder die Kontaktfläche des Substrats mit Vertiefungen versehen sind, die außerhalb der den Zwischenraum zwischen Kontaktfläche und Montagefläche überbrückenden Diffusionszone liegen. Mit anderen Worten handelt es sich bei der elektronischen Baugruppe um ein Erzeugnis, welches sich mit Hilfe des genannten Verfahrens herstellen lässt. Soweit sich die im Folgenden beschriebenen Verfahrensmerkmale direkt auf die Struktur der hergestellten elektronischen Baugruppe beziehen, können diese daher auch auf die elektronische Baugruppe übertragen werden.
  • Die erfindungsgemäße Verwendung von Vertiefungen in der Kontaktfläche und/oder in der Montagefläche hat den Vorteil, dass diese Vertiefungen als Pufferraum für Lotwerkstoff zur Verfügung stehen, wenn das Bauelement auf das Substrat aufgesetzt wird. Hierbei muss berücksichtigt werden, dass die Diffusionszone, die sich bei Ausbildung der Lötverbindung an der Grenzfläche der Montagefläche und der Kontaktfläche zum Lotwerkstoff ausbildet, auf einen bestimmten Abstand beschränkt bleibt, da die Elemente aus dem Kontaktmaterial in einer bestimmten Konzentration im Lotwerkstoff vorliegen müssen, damit es zur Ausbildung der Diffusionszone, beispielsweise durch Ausbildung intermetallischer Verbindungen, kommt. Dies bedeutet jedoch, dass bei Vorliegen eines zu großen Spalts die Diffusionszonen, die sich jeweils von der Montagefläche bzw. von der Kontaktfläche ausgehend in der Lötverbindung ausbilden, nicht treffen. Damit entstünde keine den Spalt überbrückende Diffusionszone, die jedoch für die mechanische und thermische Stabilität der Lötverbindung von hervorragender Bedeutung ist. Dem könnte nun begegnet werden, indem, wie im Stand der Technik beschrieben, Schichten mit dem zur Diffusion vorgesehenen Material zwischen denen des Lotwerkstoffs hergestellt werden. Allerdings ist dies mit einem zusätzlichen Fertigungsaufwand verbunden, der gemäß der Aufgabenstellung gerade eingespart werden soll.
  • Andererseits ist es schwierig, das Lotmaterial so dünn auf die Fügepartner aufzutragen, dass der sich durch den Auftrag an Lotwerkstoff ergebende Spalt hinreichend schmal ist, damit dieser durch die sich ausbildende Diffusionszone überbrückt werden kann. Hierbei spielen Fertigungstoleranzen eine Rolle, die dazu führen, dass derartig dünne Schichten an Lotwerkstoff nicht überall gleich dick wären und so ein Kontakt in bestimmten Bereichen nicht zustande käme. Hier setzt die Erfindung an, indem die Vertiefungen vorgesehen werden. Hierdurch wird es ermöglicht, dass der Lotwerkstoff in einer genügenden Dicke aufgebracht werden kann, wobei bei Annäherung der Fügepartner (Bauelement und Substrat) überschüssiges Lotmaterial in die Vertiefungen hinein verdrängt werden kann. Dabei kommt im Bereich außerhalb der Vertiefungen zwischen der Kontaktfläche und der Montagefläche eine zuverlässige Beaufschlagung mit Lotmaterial zustande. Dabei kann das Bauelement an das Substrat so weit angenähert werden, dass der sich ergebende Fügespalt hinreichend eng ist, damit eine den Fügespalt (Zwischenraum) überbrückende Diffusionszone durch den Lötprozess ausgebildet werden kann.
  • Es ist unerheblich, ob die Vertiefungen in der Montagefläche oder der Kontaktfläche oder in beiden Flächen vorgesehen werden. In jedem Fall grenzen die Vertiefungen an den den Fügespalt bildenden Zwischenraum an und können auf diese Weise mit überschüssigem Lotwerkstoff gefüllt werden. Die an die Vertiefungen grenzende Montagefläche bzw. Kontaktfläche können vorzugsweise plan ausgebildet sein. In diesem Fall lassen sich die Montagefläche sowie die Kontaktfläche einfach herstellen und es bildet sich vorteilhaft ein Zwischenraum mit einer einfachen Geometrie aus. Allerdings ist es auch möglich, dass die Montagefläche und/oder die Kontaktfläche gekrümmt vorliegen. In diesem Fall kann der Übergang hin zu den Vertiefungen auch fließend ausgebildet sein. Vertiefungen befinden sich in diesem Fall in den Bereichen, wo der Abstand der Kontaktfläche und der Montagefläche größer ist, während der den Fügespalt bildende Zwischenraum dort vorliegt, wo sich der Abstand zwischen der Montagefläche und der Kontaktfläche so weit verringert, dass dieser durch die Diffusionszone überbrückt werden kann.
  • Die Vertiefungen können isoliert voneinander vorliegen, was dazu führt, dass die Montagefläche und/oder die Kontaktfläche zusammenhängend ausgebildet sind. Die Vertiefungen können beispielsweise napfartig sein. Alternativ ist es auch möglich, dass die Vertiefungen ein zusammenhängendes Gefüge bilden, wodurch die Montagefläche und/oder die Kontaktfläche in einzelnen inselartigen Strukturen vorliegt.
  • Gemäß einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass die Vertiefungen die Form von Kanälen haben. Diese können die Flächenelemente der Montagefläche und/oder der Kontaktfläche umgeben oder auch sich kreuzend angeordnet sein. Die Tiefe der Kanäle bestimmt die Menge an Lotwerkstoff, der aufgenommen werden kann. Zu bemerken ist auch, dass die sich ausbildenden Gase während des Lötvorgangs (bedingt durch die Verdampfung von beispielsweise dem Binder des Lotmaterials) über die Kanäle entweichen können. Besonders vorteilhaft ist es, wenn die Kanäle säulenartige Strukturelemente umgeben, wobei die Stirnflächen der Strukturelemente die Montagefläche oder die Kontaktfläche für die hochschmelzen Verbindung (Diffusionszone) ausbilden. Die Säulen müssen nicht notwendigerweise einen Kreisquerschnitt aufweisen. Diese können auch mit ovalem oder rechteckigem Querschnitt ausgeführt sein. Der Begriff Säulen ist im Sinne dieser Erfindung also im weitesten Sinne zu verstehen. Die Kanäle müssen keine gleichbleibende Breite haben. Diese können vorzugsweise linear angeordnet werden, wobei dies vorteilhaft eine besonders einfache Fertigung derselben ermöglicht. Die Kanäle können jedoch auch gekrümmt verlaufen oder die säulenartigen Strukturelemente umgeben.
  • Gemäß einer besonderen Ausgestaltung der Erfindung ist vorgesehen, dass der Lotwerkstoff in einer Menge zwischen dem Bauelement und dem Substrat vorgesehen wird, dass die Vertiefungen vollständig mit dem Lotwerkstoff ausgefüllt werden. Hierbei entsteht eine Lötverbindung, welche nur in den Bereichen, in denen die Kontaktfläche und die Montagefläche einen den Fügespalt ausbildenden Zwischenraum bilden, brückenartige Diffusionszonen bilden. Im Bereich der Vertiefungen, die vollständig von dem Lotwerkstoff ausgefüllt sind, bilden sich konventionelle Lötverbindungen aus dem Lotwerkstoff. Wird eine solche Verbundverbindung beispielsweise im Betrieb des Bauelements erwärmt, so wird die mechanische Festigkeit der Lötverbindung auch bei höheren Temperaturen durch die Diffusionszonen mit dem erhöhten Schmelzpunkt gewährleistet. Dies ist auch der Fall, wenn die Teile der Lötverbindung, die durch die Lotlegierung gebildet werden, erweichen und den mechanischen Anforderungen nicht mehr standhalten würden. Das Lotmaterial in diesen Bereichen kann jedoch weiterhin zur Übertragung des elektrischen Stroms genutzt werden, wodurch vorteilhaft ein vergleichsweise großer Leitungsquerschnitt zur Verfügung steht.
  • Gemäß einer anderen Ausgestaltung ist vorgesehen, dass der prozentuale Anteil des Flächenbedarfs der Vertiefungen an der Montagefläche und/oder an der Kontaktfläche lokal variiert wird. Hiermit ist gemeint, dass es über die gesamte Fläche gesehen Bereiche gibt, wo die Vertiefungen einen größeren Flächenanteil an der dort lokal vorliegenden Gesamtfläche einnehmen als in anderen Bereichen. Hierdurch kann vorteilhaft die Lötverbindung an die Anforderungen spezifischer Bauelemente angepasst werden, wie im Folgenden näher erläutert werden soll. Beispielsweise ist es gemäß einer besonderen Ausgestaltung der Erfindung möglich, dass der prozentuale Anteil des Flächenbedarfs der Vertiefungen in Bereichen der Montagefläche und/oder an der Kontaktfläche, in denen ein erhöhter Wärmeübergang zu erwarten ist, höher gewählt wird, als in den Bereichen mit einem geringeren zu erwartenden Wärmeübergang. Hiermit kann auf konstruktivem Wege erreicht werden, dass in den Bereichen erhöhter Wärmeentwicklung eines Bauelements auch eine stärkere Wärmeableitung möglich ist. Dies führt zu einem gleichmäßigeren Temperaturprofil des Bauelements, was einerseits die gesamte thermische Belastung des Bauelements verringert und andererseits zu einem gleichmäßigeren Wärmedehnungsverhalten führt. Hierdurch lässt sich vorteilhaft die thermische Bauteilbelastung aufgrund der absoluten Wärmeentwicklung und aufgrund von Wärmespannungen vermindern.
  • Eine andere Möglichkeit besteht gemäß einer besonderen Ausführung der Erfindung darin, dass der prozentuale Anteil des Flächenbedarfs der Vertiefungen am Rande der Montagefläche und/oder der Kontaktfläche höher gewählt wird, als in der Mitte. Diese Ausführung ermöglicht es vorteilhaft, dass überschüssiges Lotmaterial sowie die beim Löten entstehenden Gase leichter von der Mitte der Lötverbindung nach außen transportiert werden können. Dies verbessert vorteilhaft die Qualität der sich ausbildenden Lötverbindung.
  • Weitere Einzelheiten der Erfindung werden nachfolgend anhand der Zeichnung beschrieben. Gleiche oder sich entsprechende Zeichnungselemente sind in den einzelnen Figuren jeweils mit den gleichen Bezugszeichen versehen und werden nur insoweit mehrfach erläutert, wie sich Unterschiede zwischen den Figuren ergeben. Es zeigen:
  • 1 ein Ausführungsbeispiel der erfindungsgemäßen elektronischen Baugruppe im schematischen Schnitt,
  • 2 bis 4 ausgewählte Fertigungsschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
  • 5 eine alternative Ausgestaltung der Lötverbindung gemäß einem weiteren Ausführungsbeispiels der erfindungsgemäßen elektronischen Baugruppe im schematischen Schnitt,
  • 6 bis 10 unterschiedliche Verteilungen von Vertiefungen auf Fügeflächen und/oder Kontaktflächen gemäß weiteren Ausführungsbeispielen des erfindungsgemäßen Verfahrens oder der erfindungsgemäßen Baugruppe als Aufsicht und
  • 11 ein besonderes Ausführungsbeispiel für eine Lötverbindung gemäß einem letzten Ausführungsbeispiel der erfindungsgemäßen Baugruppe im Schnitt.
  • Eine elektronische Baugruppe 11 gemäß 1 weist ein Substrat 12 auf, auf dem ein elektronisches Bauelement 13 befestigt ist. Hierzu stellt das Substrat 12 eine Kontaktfläche 14 zur Verfügung, die aus einer Metallisierung 15 strukturiert wurde. Das Bauelement 13 weist eine Montageseite 16 mit einer Metallstruktur 17 auf, wobei die Metallstruktur 17 eine Montagefläche 18 für eine Lötverbindung zur Verfügung stellt. Zwischen der Montagefläche 18 und der Kontaktfläche 14 ist ein Lotwerkstoff 19 vorgesehen. Die Darstellung gemäß 1 zeigt die elektronische Baugruppe somit vor dem Lötvorgang.
  • Der 1 ist weiterhin zu entnehmen, dass die Montagefläche 18 nicht über die gesamte Fläche mit der Kontaktfläche 14 des Substrats in Verbindung steht. Vielmehr sind zwischen Bereichen der Montagefläche 18 Kanäle 20 vorgesehen, die nicht vollständig mit dem Lotwerkstoff 19 gefüllt sind. Zwar reicht der Lotwerkstoff teilsweise in die Kanäle 20 hinein, jedoch ist eine vorläufige Verbindung zwischen dem Substrat 11 und dem Bauelement 13 nur im Bereich der Montagefläche 18 gegeben, wo sich ein Zwischenraum 21 ergibt, der den Fügespalt zum Ausbilden der Diffusionslötverbindung zur Verfügung stellen soll (hierzu im Folgenden noch mehr).
  • In 2 ist ein säulenartiges Strukturelement 22 dargestellt, welches von Kanälen 20 (wie in 1 dargestellt) umgeben ist. Es handelt sich um einen Ausschnitt einer Anordnung wie in 1 gezeigt. Dabei ist ein Verfahrensstadium für die Ausbildung der Lötverbindung dargestellt, bei dem das Bauelement 13 gerade auf das Substrat 11 aufgesetzt wurde.
  • In 3 ist der nächste Fertigungsschritt dargestellt. Es wird eine Montagekraft F auf das Bauelement 13 aufgebracht, was dazu führt, dass sich der Abstand zwischen dem Bauelement 13 und dem Substrat 11 verringert. Dabei verringert sich auch der Zwischenraum 21 zwischen der Kontaktfläche 14 und der Montagefläche 18 bei gleichzeitiger Ausbildung des geforderten Fügespalts. Der Lotwerkstoff 19 wird dabei aus dem Zwischenraum 21 teilweise verdrängt und bildet Wulste in dem Volumen, welches durch die Kanäle 20 zur Verfügung gestellt wird.
  • In 4 wurde der Fertigungsschritt des Lötens bereits durchgeführt, so dass eine Lötverbindung ausgebildet wurde. Zu erkennen ist, dass diese in direktem Anschluss an die Kontaktfläche 14 und die Montagefläche 18 eine Diffusionszone 24 aufweist, die als intermetallische Verbindung zwischen Kupfer und Zinn ausgebildet ist. Das Kupfer stammt von der Metallisierung 15 und der Metallstruktur 17, die beide aus Kupfer bestehen. Zinn wird durch den Lotwerkstoff 20 zur Verfügung gestellt. Dieser enthält nämlich ein zinnhaltiges Lot, wobei vorteilhaft Standardlotlegierungen zur Verwendung kommen können, welche keine besondere Eignung für das Diffusionslöten aufweisen. Das Lotmaterial kann beispielsweise eine Lotpaste sein, wobei die Lotlegierung, die vorzugsweise bleifrei sein kann (beispielsweise aus Zinn-Silber-Kupfer-Basis) als Partikel einem Bindemittel zugeführt sind. Beim Ausbilden der Lötverbindung schmilzt die Lotlegierung auf und wird durch Eindiffundieren von Kupfer aus der Metallisierung und der Metallstruktur zumindest im angrenzenden Randbereich in seiner chemischen Zusammensetzung so verändert, dass die intermetallische Verbindung in der Diffusionszone 24 entsteht. Der Zwischenraum 21 ist so schmal, dass dieser durch die Diffusionszone 24 zumindest teilweise oder vollständig überbrückt wird. Hier entsteht eine thermisch sehr stabile Bauteilverbindung, da der Schmelzpunkt der intermetallischen Verbindung bei über 400°C liegt. Außerhalb der Diffusionszone ist zu erkennen, dass sich eine erweiterte Lötverbindung aus der Lotlegierung 25 ausbildet. Diese füllt die Kanäle 20 teilweise aus. Auch die Lotlegierung kann zur Übertragung des elektrischen Stroms herangezogen werden, da sie den Querschnitt des säulenartigen Strukturelements 22 vergrößert.
  • In 5 ist eine andere Bauform der elektrischen Baugruppe als Ausschnitt dargestellt. Auch diese wurde bereits verlötet. Der Unterschied liegt darin, dass eine Metallstruktur 17a nicht am Bauelement 13, sondern auf dem Substrat 12 vorgesehen ist. Dementsprechend ist eine Metallisierung an dem Bauelement 13 vorgesehen. Nicht dargestellt, aber auch denkbar wäre eine Bauform, wo beide Fügepartner, also das Bauelement 13 und das Substrat 12 eine Metallstruktur aufweisen, die komplementär ausgebildet ist. Hierbei würden die Strukturelemente unter Ausbildung des Zwischenraums direkt aufeinander zum Liegen kommen. In 5 wird allerdings der Zwischenraum analog zu der in den 1 bis 4 dargestellten Weise durch die Kontaktfläche 14 und die Montagefläche 18 ausgebildet.
  • Ein weiterer Unterschied im Vergleich zu den 1 bis 4 liegt darin, dass die Kanäle vollständig mit der Lotlegierung 25 ausgefüllt sind. Dies wird dadurch erreicht, dass die Fügepartner oder einer der Fügepartner mit einer Menge an Lotwerkstoff versehen wird (vgl. 1), die ausreicht, dass bei Aufbringen der Montagekraft F gemäß 3 die entstehenden Wulste 23 die Kanäle vollständig ausfüllen. So wird nach Ausbilden der Lötverbindung ein größerer Querschnitt zur Leitung des elektrischen Stroms zur Verfügung gestellt, da die Lotlegierung 25 zur Leitung des elektrischen Stroms ebenfalls zur Verfügung steht. Die mechanische Stabilität der Lötverbindung wird durch die im Zwischenraum 21 ausgebildete Diffusionszone 24 sichergestellt.
  • Die 6 bis 9 stellen Aufsichten auf die Kontaktfläche 14 oder die Montagefläche 18 dar. Dies hängt davon ab, ob das elektrische Bauelement 13 gemäß 1 oder das Substrat 12 gemäß 5 die Metallstruktur trägt. Da diese sich aber in beiden Fällen strukturell nicht unterscheiden, kann für beide Fälle jeweils eine Darstellung verwendet werden.
  • In 6 sind die säulenartigen Strukturelemente 22 gemäß der 1 bis 5 als Aufsicht dargestellt. Es wird deutlich, dass die Kanäle durch die säulenartigen Strukturelemente 22 umgebenden Zwischenräume gebildet sind.
  • Gemäß 7 sind die Kanäle 20 als V-Kanäle ausgebildet, wobei die hierdurch entstehenden Kanten in 7 zu erkennen sind. Es werden sich im rechten Winkel kreuzende Kanäle 20 vorgesehen, wobei hierdurch als Strukturelemente Pyramidenstümpfe 26 entstehen. Die jeweilige obere Begrenzungsfläche der Pyramidenstümpfe 26 ergibt die Kontaktfläche 14 oder die Montagefläche 18.
  • In 8 sind ähnlich wie in 6 säulenartige Strukturelemente dargestellt, welche ebenfalls einen Kreisquerschnitt aufweisen. Die jeweiligen Stirnflächen bilden, wie in 6, die Kontaktfläche 14 oder die Montagefläche 18. Anders als in 6 sind die Durchmesser der säulenartigen Strukturelemente 22 unterschiedlich groß, und zwar der Gestalt, dass der Durchmesser zum Rand der Gruppe der Strukturelemente 22 kleiner wird. Damit wird bei konstanten Säulenabständen das Volumen der die Strukturelemente 22 umgebenden Kanäle 20 zum Rand hin größer, wodurch der Abtransport von überschüssigem Lotwerkstoff vereinfacht wird. Eine solche Bauform ist daher insbesondere für eine Lötverbindung gemäß 5 geeignet, wo die Kanäle 20 vollständig durch die Lotlegierung 25 ausgefüllt werden sollen.
  • In 9 wird die Kontaktfläche 14 bzw. die Montagefläche 18 zusammenhängend ausgebildet, wobei in dieser napfartige Vertiefungen 27 ausgebildet sind. Zu erkennen in 9 ist außerdem, dass diese napfartigen Vertiefungen 27 in unterschiedlicher Dichte vorgesehen sind. In der oberen rechten Ecke gemäß 9 sind die Vertiefungen in der doppelten Dichte angeordnet. Hierbei handelt es sich um einen Bereich, bei dem nur eine geringe Wärmemenge durch das an die ausgebildete Lötverbindung angrenzende Bauteil in die Lötverbindung eingetragen wird. Daher ist in diesem Bereich eine geringere Wärmeableitung vorteilhaft, damit sich das Bauelement durch lokal unterschiedliche Erwärmung nicht verspannt.
  • In 10 sind säulenartige Strukturelemente 22 zu erkennen, die einen quadratischen Querschnitt haben. Diese werden durch Kanäle 20 mit flachem Kanalboden voneinander getrennt. Auch in 10 ist zu erkennen, dass in der rechten unteren Ecke gemäß 10 die pro Flächeneinheit zur Verfügung stehende Kontaktfläche 14 bzw. Montagefläche 18 nur halb so groß ist wie im restlichen Bereich, da doppelt so viele der sich kreuzenden Kanäle 22 angeordnet sind. Außerdem ist gemäß 10 auch ein zusätzliches Reservoir 28 zu erkennen, wo kein säulenartiges Strukturelement 22 vorgesehen ist, so dass ein größerer Hohlraum zur Aufnahme von Lotwerkstoff entsteht. Solche Reservoirs können insbesondere dann vorgesehen werden, wenn die Montagefläche 18 bzw. Kontaktfläche 14 besonders groß ist, so dass überschüssiger Lotwerkstoff nicht ohne Weiteres zum Rand dieser Fläche transportiert werden kann.
  • In 11 ist ein alternativer Aufbau von Strukturelementen 29 gezeigt, die Teil der Metallstruktur 17 sind. Diese sind noppenartig ausgeführt, so dass es keine Kante gibt, die die Ränder der Montagefläche 18 definiert. Die Montagefläche 18 ist vielmehr durch die Abmessungen der Diffusionszone in demjenigen Bereich, der den Zwischenraum 21 überbrückt, definiert. Sobald sich der Abstand zwischen den Fügepartnern so weit vergrößert, dass sich dieser durch die Diffusionszone 24 nicht mehr überbrücken lässt, fängt dort die Vertiefung an, in der sich zumindest teilweise die Lotlegierung 25 ausbildet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102012214901 A1 [0005]

Claims (8)

  1. Verfahren zum Diffusionslöten eines elektronischen Bauelementes (13) auf einem Substrat (12), bei dem – das Bauelement (13) mit seiner Montagefläche (18) auf eine Kontaktfläche (14) des Substrates (12) aufgesetzt wird, wobei zwischen dem Substrat und dem Bauelement (13) ein Lotwerkstoff zum Einsatz kommt, und – das Lotwerkstoff (19) auf eine Temperatur erwärmt wird, die einen Diffusionsvorgang zwischen dem Lotwerkstoff (19) und dem Bauelement (13) sowie dem Substrat (12) in Gang setzt, wobei eine Lötverbindung ausgebildet wird, die eine den Zwischenraum (21) zwischen Kontaktfläche (14) und Montagefläche (18) überbrückende Diffusionszone (24) aufweist, die eine im Vergleich zum Lotwerkstoff erhöhte Schmelztemperatur aufweist, dadurch gekennzeichnet, dass die Montagefläche (18) des Bauelementes (13) und/oder die Kontaktfläche (14) des Substrates (12) mit Vertiefungen (20, 27) versehen sind, die nach dem Ausbilden der Lötverbindung außerhalb der den Zwischenraum (21) zwischen Kontaktfläche (14) und Montagefläche (18) überbrückenden Diffusionszone (24) liegen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefungen (20, 27) die Form von Kanälen (20) haben.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Kanäle (20) säulenartige Strukturelemente (22) umgeben, wobei die Strukturelemente (22) die Montagefläche (18) und/oder die Kontaktfläche (14) ausbilden.
  4. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der Lotwerkstoff in einer Menge zwischen dem Bauelement (13) und dem Substrat (12) vorgesehen wird, dass die Vertiefungen vollständig mit dem Lotwerkstoff (19) ausgefüllt werden.
  5. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der prozentuale Anteil des Flächenbedarfes der Vertiefungen (20, 27) an der Montagefläche (18) und/oder an der Kontaktfläche (14) lokal variiert wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der prozentuale Anteil des Flächenbedarfes der Vertiefungen (20, 27) am Rande der Montagefläche (18) und/oder der Kontaktfläche (14) höher gewählt wird, als in der Mitte.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der prozentuale Anteil des Flächenbedarfes der Vertiefungen (20, 27) in Bereichen der Montagefläche (18) und/oder an der Kontaktfläche (14), in denen ein erhöhter Wärmeübergang zu erwarten ist, höher gewählt wird, als in den Bereichen mit einem geringeren zu erwartenden Wärmeübergang.
  8. Elektronische Baugruppe (11) aufweisend ein Substrat (12) mit einer Kontaktfläche (14), auf der ein elektronisches Bauelement (13) mit einer Montagefläche (18) verlötet ist, wobei die Lötverbindung eine den Zwischenraum (21) zwischen Kontaktfläche (14) und Montagefläche (18) überbrückende Diffusionszone (24) aufweist, die eine im Vergleich zu Lotwerkstoff erhöhte Schmelztemperatur aufweist, dadurch gekennzeichnet, dass die Montagefläche (18) des Bauelementes (13) und/oder die Kontaktfläche (14) des Substrates (12) mit Vertiefungen (20, 27) versehen sind, die außerhalb der den Zwischenraum (21) zwischen Kontaktfläche (14) und Montagefläche (18) überbrückenden Diffusionszone (24) liegen.
DE102013219642.3A 2013-09-27 2013-09-27 Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung Withdrawn DE102013219642A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102013219642.3A DE102013219642A1 (de) 2013-09-27 2013-09-27 Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
EP14771823.3A EP3036761B1 (de) 2013-09-27 2014-09-11 Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
CN201480053472.1A CN105706224B (zh) 2013-09-27 2014-09-11 通过将扩散区设计为钎焊连接部的扩散钎焊方法和带这种钎焊连接部的电子组件
PCT/EP2014/069368 WO2015043969A2 (de) 2013-09-27 2014-09-11 Verfahren zum diffusionslöten unter ausbildung einer diffusionszone als lötverbindung und elektronische baugruppe mit einer solchen lötverbindung
US15/025,515 US10004147B2 (en) 2013-09-27 2014-09-11 Method for the diffusion soldering of an electronic component to a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013219642.3A DE102013219642A1 (de) 2013-09-27 2013-09-27 Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung

Publications (1)

Publication Number Publication Date
DE102013219642A1 true DE102013219642A1 (de) 2015-04-02

Family

ID=51589272

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013219642.3A Withdrawn DE102013219642A1 (de) 2013-09-27 2013-09-27 Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung

Country Status (5)

Country Link
US (1) US10004147B2 (de)
EP (1) EP3036761B1 (de)
CN (1) CN105706224B (de)
DE (1) DE102013219642A1 (de)
WO (1) WO2015043969A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017206930A1 (de) 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Diffusionslöten, Verfahren zu dessen Herstellung und Verfahren zu dessen Montage
DE102017206932A1 (de) 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Erzeugen einer Diffusionslötverbindung und Verfahren zum Erzeugen eines Lotformteils
DE102017206925A1 (de) 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Verfahren zum Erzeugen einer Diffusionslötverbindung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219642A1 (de) 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
US10923454B2 (en) * 2015-06-09 2021-02-16 Seyed Amir Paknejad Method and apparatus for creating a bond between objects based on formation of inter-diffusion layers
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
DE102018201974A1 (de) * 2018-02-08 2019-08-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Baueinheit sowie Verfahren zum Verbinden eines Bauteils mit einer solchen Baueinheit
CN109663998A (zh) * 2018-11-29 2019-04-23 贵州振华风光半导体有限公司 一种功率半导体芯片钎焊溢料控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968935A (ja) * 1982-10-13 1984-04-19 Toshiba Corp 半導体装置の製造方法
JPS6164132A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
US6399182B1 (en) * 2000-04-12 2002-06-04 Cmc Wireless Components, Inc. Die attachment utilizing grooved surfaces
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
DE102004058878A1 (de) * 2004-12-06 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US20110000894A1 (en) * 2006-02-24 2011-01-06 Tokyo Electron Limited Cooling block forming electrode
DE102012214901A1 (de) 2011-08-22 2013-02-28 Infineon Technologies Ag Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350152B2 (ja) 1993-06-24 2002-11-25 三菱電機株式会社 半導体装置およびその製造方法
JPH0738208A (ja) 1993-07-22 1995-02-07 Nec Corp 半導体レーザ装置
US6406636B1 (en) 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
DE10029791C2 (de) 2000-06-16 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern
JP3934565B2 (ja) 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
DE10332695A1 (de) 2003-07-18 2005-02-03 Robert Bosch Gmbh Anordnung zur Befestigung eines Bauelements
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
WO2005091383A1 (ja) * 2004-03-24 2005-09-29 Renesas Yanai Semiconductor Inc. 発光装置の製造方法および発光装置
US7528061B2 (en) * 2004-12-10 2009-05-05 L-3 Communications Corporation Systems and methods for solder bonding
JP4904767B2 (ja) * 2005-10-17 2012-03-28 富士電機株式会社 半導体装置
DE102005055280B3 (de) 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
JP4846515B2 (ja) * 2006-10-18 2011-12-28 株式会社東芝 光半導体装置及び光半導体装置の製造方法
US8466548B2 (en) 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
DE102011078582A1 (de) 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
US9437520B2 (en) * 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
DE102013219642A1 (de) 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968935A (ja) * 1982-10-13 1984-04-19 Toshiba Corp 半導体装置の製造方法
JPS6164132A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
US6399182B1 (en) * 2000-04-12 2002-06-04 Cmc Wireless Components, Inc. Die attachment utilizing grooved surfaces
DE102004058878A1 (de) * 2004-12-06 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US20110000894A1 (en) * 2006-02-24 2011-01-06 Tokyo Electron Limited Cooling block forming electrode
DE102012214901A1 (de) 2011-08-22 2013-02-28 Infineon Technologies Ag Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017206930A1 (de) 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Diffusionslöten, Verfahren zu dessen Herstellung und Verfahren zu dessen Montage
DE102017206932A1 (de) 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Erzeugen einer Diffusionslötverbindung und Verfahren zum Erzeugen eines Lotformteils
DE102017206925A1 (de) 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Verfahren zum Erzeugen einer Diffusionslötverbindung
WO2018197390A1 (de) 2017-04-25 2018-11-01 Siemens Aktiengesellschaft Lotformteil zum erzeugen einer diffusionslötverbindung und verfahren zum erzeugen eines lotformteils
WO2018197314A1 (de) 2017-04-25 2018-11-01 Siemens Aktiengesellschaft Lotformteil zum diffusionslöten, verfahren zu dessen herstellung und verfahren zu dessen montage
US11285568B2 (en) 2017-04-25 2022-03-29 Siemens Aktiengesellschaft Solder preform for establishing a diffusion solder connection and method for producing a solder preform

Also Published As

Publication number Publication date
CN105706224B (zh) 2018-11-02
CN105706224A (zh) 2016-06-22
EP3036761B1 (de) 2019-07-10
US10004147B2 (en) 2018-06-19
US20160219720A1 (en) 2016-07-28
WO2015043969A3 (de) 2015-07-02
WO2015043969A2 (de) 2015-04-02
EP3036761A2 (de) 2016-06-29

Similar Documents

Publication Publication Date Title
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
EP1728277B1 (de) Gehäuse für eine elektronische Schaltung und Verfahren zum Abdichten des Gehäuses
EP1061783B1 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE102014206608A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
DE102014206601A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE112016003985T5 (de) Mehrschichtsubstrat und Verfahren zur Herstellung desselben
DE112014006568T5 (de) Systeme und verfahren zum verstärkten kleben
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
EP3038436B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE102011010317B4 (de) Bauelement mit Lotstoppvertiefung
EP2713685A2 (de) Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
DE102018116410A1 (de) Verfahren zur Herstellung einer hochtemperaturfesten bleifreien Lotverbindung und hochtemperaturfeste bleifreie Lotverbindung
EP3582928B1 (de) Lotformteil zum erzeugen einer diffusionslötverbindung und verfahren zum erzeugen eines lotformteils
DE102017206925A1 (de) Verfahren zum Erzeugen einer Diffusionslötverbindung
DE3316017A1 (de) Verfahren zur herstellung elektrischer verbindungen an multisubstratschaltungen, sowie hiernach hergestellte multisubstratschaltungen
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102015114579B4 (de) Halbleiterchip
DE1272406B (de) Elektronische Miniaturkombinationseinheit
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
DE102014220204A1 (de) Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund
DE10007414B4 (de) Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
WO2018197314A1 (de) Lotformteil zum diffusionslöten, verfahren zu dessen herstellung und verfahren zu dessen montage
WO2016116194A1 (de) Verbindungsanordnung zwischen einem trägerelement und einem elektronischen schaltungsbauteil und schaltungsträger
DE102015212836A1 (de) Verfahren zum Erzeugen einer kühlbaren elektronischen Komponente und Baugruppe mit einer elektronischen Komponente und einem Kühlelement und Kühlelement

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee