-
Die vorliegende Erfindung betrifft eine Steuerschaltung und ein korrespondierendes Verfahren zum Steuern des Schaltbetrieb eines Transistors, um in einigen spezifischen Betriebszuständen des Transistors einen Übertemperaturschutz sicherzustellen, insbesondere betrifft die Erfindung Steuerschaltungen und Verfahren zur Gewährleistung des Abschaltens eines Transistors in thermisch instabilen Betriebszuständen.
-
Aufgrund der Notwendigkeit, elektromagnetische Interferenzen (EMI) niedrig zu halten und eine ausreichende elektromagnetische Verträglichkeit (EMV) zu gewährleisten, werden Steuerschaltungen zum Steuern des Schaltbetriebs von Schalttransistoren (z. B. MOSFETs) häufig so ausgelegt, dass abrupte Änderungen des Transistorlaststroms (d. h. des Drainstroms im Falle eines MOSFETs) sowie des korrespondierenden Spannungsabfalls über dem Transistor (d. h. der Drain-Source-Spannung im Falle eines MOSFETs) vermieden werden. Wenn die Last ein- und ausgeschaltet wird, sollte der resultierende Laststromgradient nicht zu steil sein, um hochfrequente Signalkomponenten in dem resultierenden Stromverlauf zu vermeiden. Ein derartiges Verhalten der Steuerschaltung und der dazugehörigen Steuermethode wird häufig als ”edge shaping” bezeichnet.
-
Ein langsames und ”sanftes” Schalten des Laststroms führt jedoch zu höheren Schaltverlusten, welche allgemein unerwünscht sind, und folglich besteht ein Zielkonflikt beim Schaltungsdesign. Höhere Schaltverluste führen üblicherweise zu höheren Chiptemperaturen in dem Halbleiterkörper, in dem der Halbleiterschalter integriert ist. Da das elektrische Verhalten eines Transistors allgemein temperaturabhängig ist, kann eine steigende Chiptemperatur unter bestimmten Betriebsbedingungen am Ende zu noch höheren Strömen, zu entsprechend höheren Verlustleistungen und somit zu einem thermisch unstabilen Betriebszustand führen. Stromfilamentierung, die Bildung von ”hot spots” (heiße Stellen) innerhalb des Halbleiterkörpers und eine allgemeine Verschlechterung oder sogar Zerstörung des Halbleiterschalters können Konsequenzen derartiger thermisch unstabiler Betriebszustände sein.
-
Angesichts der oben beschriebenen Probleme besteht eine Aufgabe der vorliegenden Erfindung darin, eine Steuerschaltung und ein zugehöriges Verfahren zum Steuern des Schaltbetriebs eines Halbleiterschalters zu schaffen, welches hilft, thermisch instabile Betriebszustände des Halbleiterschalters zu vermeiden, während elektromagnetische Interferenzen (EMI) während des normalen Betriebszustands gering gehalten werden. Diese Aufgabe wird durch eine Schaltung gemäß Anspruch 1 sowie durch ein Verfahren gemäß Anspruch 11 gelöst. Unterschiedliche Ausführungsbeispiele und Weiterentwicklungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
-
Es wird eine Schaltung zum Steuern des Schaltbetriebs eines Feldeffekttransistors beschrieben. Der Feldeffektransistor hat eine Gateelektrode, einen ersten Lastanschluss, der im Betrieb mit einem ersten Versorgungspotential verbunden ist, sowie einen zweiten Lastanschluss, der im Betrieb mit einer elektrischen Last verbunden ist, zum Bereitstellen einer Ausgangsspannung und zur Stromversorgung der Last. Gemäß einem ersten Beispiel der Erfindung umfasst die Schaltung eine Gate-Treiberschaltung, die im Betrieb mit der Gateelektrode verbunden ist und die dazu ausgebildet ist, die Gateelektrode zu laden und zu entladen, um den Transistor nach Maßgabe eines Steuersignals ein- bzw. auszuschalten, wobei das Laden und das Entladen der Gateelektrode derart durchgeführt wird, dass die jeweiligen Übergänge in dem Laststrom und der Ausgangsspannung weich sind und mit einer definierten Steigung erfolgen. Die Schaltung umfasst des Weiteren einen steuerbaren Schalter, der mit der Gateelektrode derart verbunden ist, dass, wenn der Schalter schließt, die Gateelektrode schnell über diesen Schalter entladen wird, wodurch der Transistor schnell ausschaltet. Des Weiteren umfasst die Schaltung eine Steuerlogik, welche dazu ausgebildet ist, den steuerbaren Schalter zum Ausschalten des Transistors dann zu schließen, wenn zumindest eine der folgenden Bedingungen erfüllt ist: (1) Die Ausgangsspannung wird negativ, (2) die im Transistor dissipierte Gesamtleistung ist höher als eine definierte Leistungsgrenze, (3) der Laststrom ist höher als ein erster Stromschwellenwert, (4) der Transistor arbeitet in einem Zustand, in dem der Laststrom einen positiven Temperaturkoeffizienten aufweist und der Laststrom einen zweiten Stromschwellenwert überschreitet, und (5) der Transistor arbeitet in einem Zustand, in dem der Laststrom einen positiven Temperaturkoeffizient aufweist und der Spannungsabfall über den Laststrompfad des Transistors einen Spannungsschwellenwert überschreitet.
-
Die Erfindung lässt sich anhand der folgenden Abbildungen und der folgenden Beschreibung besser verstehen. Die in den Abbildungen dargestellten Komponenten sind nicht maßstabsgetreu und nicht notwendigerweise als Einschränkung zu verstehen, vielmehr wird Wert darauf gelegt, das der Erfindung zugrunde liegende Prinzip zu verdeutlichen. In den Abbildungen zeigt:
-
1 eine Schaltung umfassend einen High-Side-Halbleiterschalter sowie eine Schalt-Steuerschaltung, welche dazu ausgebildet ist, den Halbleiterschalter nach Maßgabe eines Steuersignals leitend oder sperrend anzusteuern;
-
2 ein Diagramm, welches den Zusammenhang zwischen der Gate-Source-Spannung eines MOSFET und dem zugehörigen Drain-Strom für unterschiedliche Chiptemperaturen zeigt;
-
3 ein Diagramm, welches die maximal erlaubten Werte von Drainstrom und zugehöriger Drain-Source-Spannung eines MOSFETs für unterschiedliche Zeitintervalle zeigt;
-
4 ein Zeitdiagramm des gewünschten Verlaufs der Ausgangsspannung über der Last, um niedrigere EMI beim Schalten einer resistiven Last zu erzielen;
-
5 eine Schaltung mit einer verbesserten Schalt-Steuerschaltung; und
-
6 ein Zeitdiagramm mit einem gewünschtem Signalverlauf der Ausgangsspannung über der Last beim Schalten einer induktiven Last.
-
In den Abbildungen bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Komponenten oder Signale mit gleicher oder ähnlicher Bedeutung.
-
1 zeigt eine Schaltung zum Schalten einer elektrischen Last ZL, welche sowohl eine resistive als auch eine reaktive (d. h. induktive bzw. kapazitive) Komponente aufweisen kann. Die Schaltung umfasst einen High-Side-Halbleiterschalter T1, welcher im vorliegenden Beispiel ein n-Kanal-MOSFET ist. Es können jedoch auch p-Kanal-MOSFETs, sowie korrespondierende IGBTs ebenso verwendet werden. Des Weiteren können die hier beschriebenen Prinzipien auch auf Schaltungen übertragen werden, in denen Low-Side-Halbleiterschalter statt den in den hier beschriebenen Beispielen verwendeten High-Side-Schaltern verwendet werden.
-
Eine Schalt-Steuerschaltung 10 (Englisch: „switching control circuit”, wird im Folgenden auch als „Schaltsteuerung” bezeichnet) ist mit der Steuerelektrode (d. h. der Gateelektrode) des Transistors T1 verbunden. Die Schaltsteuerung 10 ist üblicherweise dazu ausgebildet, das Gate des Transistors T1 nach Maßgabe eines binären Steuersignals ON zu laden bzw. zu entladen, um den Transistor T1 in einen eingeschalteten Zustand oder einen ausgeschalteten Zustand zu schalten abhängig von dem Logikpegel des Steuersignals ON. Im vorliegenden Beispiel bedeutet ON = 1, dass der Transistor T1 eingeschaltet werden soll, wohingegen ON = 0 bedeutet, dass der Transistor T1 ausgeschaltet werden soll. Da der Transistor T1 ein High-Side-Transistor ist, ist dieser zwischen die Last ZL und einem oberen Versorgungspotential VS geschaltet, wohingegen die Last ZL zwischen den Transistor T1 und ein Referenzpotential (z. B. Massepotential GND) geschaltet ist. Der Laststrom entspricht mit dem Drainstrom iD des Transistors T1, der Spannungsabfall über der Last ZL wird als Ausgangsspannung VOUT bezeichnet. Der Spannungsabfall über dem Laststrompfad (Drain-Source-Strompfad) des Transistors T1 wird als Drain-Source-Spannung VDS bezeichnet, wobei VS = VDS + VOUT (sofern das Referenzpotential 0 V beträgt). Wie oben erwähnt wird das Gate des Transistors T1 durch die Steuerschaltung 10 geladen und entladen und die resultierende Gate-Source-Spannung (Gate-Emitter-Spannung im Falle eines IGBTs) wird mit VGS bezeichnet.
-
In einem Ausführungsbeispiel umfasst die Schaltsteuerschaltung 10 einen Gatetreiber X1, dem das binäre Steuersignal ON zugeführt ist und der einen korrespondierenden Gatestrom iG oder eine korrespondierende Gate-Source-Spannung VGS erzeugt. Wenn das Steuersignal ON von 0 auf 1 wechselt, ändert sich die resultierende Gate-Source-Spannung VGS von einem niedrigen Pegel (z. B. 0 Volt) auf einen hohen Pegel (z. B. 4,5 Volt). Der Übergang von dem niedrigen Pegel („low level”) auf den hohen Pegel („high level”) wird üblicherweise so ausgestaltet, dass dieser eine definierte Charakteristik aufweist, um ein bestimmtes, vordefiniertes Schaltverhalten zu erreichen. Beispielsweise wird der Transistor üblicherweise langsam eingeschaltet, um einen weichen Übergang in der Ausgangsspannung und dem Laststrom zu erreichen, um so bestimmte Anforderungen in Bezug auf niedrige elektromagnetische Emissionen (EMI) zu erfüllen. Ein wohl definiertes Schaltverhalten wird üblicherweise gefordert, um die elektromagnetische Verträglichkeit (EMV) der gesamten Schaltung sicherzustellen. Ein einfacher Weg das Gate des Transistors allmählich zu laden und zu entladen besteht darin, einen Widerstand zwischen den Ausgang des Gatetreibers und der eigentlichen Gateelektrode des Transistors zu schalten. Solch ein Widerstand wird häufig als ”Gatewiderstand” bezeichnet und er begrenzt den Gatestrom iG auf einen Maximalwert, welcher von dem Widerstandwert abhängt.
-
In dem vorliegenden Beispiel ist der Transistor T1 ein n-Kanal-Transistor, die Schaltsteuerschaltung 10 ist eine erdfreie Schaltung (floating circuit) und der Gatetreiber X1 muss über eine erdfrei Versorgungsschaltung (floating supply circuit) versorgt werden, welche beispielsweise eine Ladungspumpe, eine Bootstrapschaltung, oder eine ähnliche bekannte Schaltung sein kann, die den gleichen Zweck erfüllt.
-
2 ist ein Diagramm, welches den Zusammenhang zwischen der Gate-Source-Spannung VGS eines MOSFETs und dem zugehörigen Drainstrom iD für unterschiedliche Chiptemperaturen des Halbleiterkörpers darstellt. Es ist bemerkenswert, dass der Drainstrom iD für Gate-Source-Spannungen VGS unter einem ”temperaturstabilen Punkt” (im vorliegenden Beispiel ungefähr VGSX = 3,3 Volt) einen positiven Temperaturkoeffizienten aufweist und für Gate-Source-Spannungen VGS über dem temperaturstabilen Punkt einen negativen Temperaturkoeffizient aufweist. Die Gate-Source-Spannung VGS, welche mit dem temperaturstabilen Punkt assoziiert ist, wird als VGSX bezeichnet. Eine Konsequenz dieser Tatsache besteht darin, dass bei niedrigen Gate-Source-Spannungen VGS unterhalb des temperaturstabilen Punkts (d. h. VGS < VGSX) der Transistor ein unstabiles Temperaturverhalten aufweist, da eine steigende Temperatur auch zu steigenden Drainströmen führt, was wiederum eine noch stärker (lokal) steigende Temperatur zur Folge hat. Solch ein instabiles Verhalten kann zu einer Stromfilamentierung in dem Halbleiterkörper führen sowie zur Verschlechterung des Halbleiterschalters (reduzierte Lebensdauer, etc.).
-
Bei modernen Transistoren, welche einen niedrigen Einschaltwiderstand haben, liegt der temperaturstabile Punkt üblicherweise bei verhältnismäßig niedrigen Gate-Source-Spannungen VGS. Bei einem sanften Ausschalten des Transistors fällt die Gate-Source-Spannung VGS unter den temperaturstabilen Punkt und der Transistor arbeitet in einem unstabilen Zustand, in dem Hot-Spots in dem Halbleiterkörper entstehen können, die Temperaturverteilung wird inhomogen und führt zu einer Stromfilamentierung, welche schließlich zu einer Zerstörung des Transistors führen kann.
-
Um eine Überhitzung des Transistors zu vermeiden wird in Datenblättern üblicherweise ein Maximalwert für den Drainstrom iD und die zugehörige Drain-Source-Spannung VDS spezifiziert, da die in dem Transistor dissipierte Gesamtleistung dem Produkt iD·VDS entspricht. Ein beispielhaftes Diagramm, welches vier unterschiedliche Zeitintervalle zeigt, ist in 3 dargestellt. Der Drainstrom darf das 1 ms-Limit für eine Zeitspanne von maximal 1 ms erreichen, das 100 μs-Limit für eine Zeitspanne von maximal 100 μs, etc. Angesichts dieser Zusammenhänge könnte man versucht sein, anzunehmen, dass eine schnelle Entladung des Gates des Transistors vorteilhaft sei, um den Drainstromfluss schnell zu stoppen, um so die dissipierte Energie während eines Schaltzykluss zu reduzieren. Jedoch hat eine abrupte Entladung des Gates einen sehr steilen Gradienten des Laststroms und der Ausgangsspannung zur Folge, was für die elektromagnetische Verträglichkeit der gesamten Schaltung schädlich ist. Um die üblichen Anforderungen an die EMV zu erfüllen, ist ein ”sanftes Schalten” erforderlich bzw. gewünscht. 4 zeigt einen beispielhaften Verlauf der Ausgangsspannung VOUT während eines Schaltzyklusses. Ein wohl definierter Spannungsgradient (slew rate) und sanfte Übergänge sind ein allgemeines Designziel beim Schaltungsdesign, um die Erzeugung von hochfrequenten Signalkomponenten zu verhindern. Insbesondere beim Ausschalten induktiver Lasten kann dieses sanfte Schalten zu den oben erwähnten thermisch instabilen Zuständen führen.
-
Die verbesserte Schaltung gemäß 5 ermöglicht ein sanftes Schalten und geringe elektromagnetische Emissionen (EMI) während eines normalen Schaltbetriebs, um die Ziele in Bezug auf elektromagnetische Verträglichkeit zu erreichen, wohingegen in thermisch instabilen Zuständen ein schnelles Abschalten erzwungen wird. Das Beispiel aus 5 umfasst sämtliche Komponenten des zuvor in 1 gezeigten Beispiels. Verglichen mit dem Beispiel aus 1 umfasst das vorliegende Beispiel zusätzlich einen steuerbaren Schalter S1, der mit dem Transistor T1 derart verbunden ist, dass ein Schließen des Schalters S1 das Gate (präzise ausgedrückt: die Gate-Source-Kapazität) vollständig entlädt und folglich den Transistor T1 abrupt in seinen ausgeschalteten Zustand zwingt. Die Schaltsteuerung 20 (switching control circuit) gemäß dem vorliegenden Beispiel umfasst (im Verglich zur Steuerschaltung 10 aus 1) eine Steuerlogikschaltung 21 (control logic circuit), die dazu ausgebildet ist, den Schalter S1 zu aktivieren (d. h. einzuschalten), wenn der Transistor T1 beginnt, in einem thermisch instabilen Zustand zu arbeiten. Des Weiteren ist die Steuerlogik 21 dazu ausgebildet, einen derartigen thermisch instabilen Zustand durch Beobachten von zumindest einem der folgenden Signale zu detektieren: Die Ausgangsspannung VOUT, der Laststrom iD, die Gate-Source-Spannung VGS = VG – VOUT, und die Drain-Source-Spannung VDS = VS – VOUT. Ein detektierter thermisch instabiler Zustand wird dadurch signalisiert, dass das binäre Signal DIS von der Steuerlogik 21 auf einen Logikpegel gesetzt wird, der geeignet ist, den Schalter S1 zu schließen, um die Gate-source-Kapazität des Transistors T1 schnell zu entladen.
-
Die Kriterien, gemäß denen ein thermisch instabiler Zustand detektiert wird und gemäß denen der Schalter S1 geschlossen wird, werden in der Folge diskutiert. Eine erste Situation, in der ein instabiler Zustand auftreten kann, ist gegeben, wenn die Last ZL mit einer signifikanten induktiven Komponente (d. h. eine induktive Last) abgeschaltet wird. In diesem Fall fällt die Ausgangsspannung nicht sanft auf Null ab, wie in dem Zeitdiagramm aus 4 dargestellt, sondern wird negativ wie in dem Zeitdiagramm in 6 durch die durchgezogene Linie dargestellt, die den Verlauf der Ausgangsspannung VOUT über der induktiven Last ZL während eines Schaltzyklusses darstellt. Beim Ausschalten des Transistors T1 (z. B. getriggert durch einen Übergang des Steuersignals ON von ON = 1 auf ON = 0) fällt die Ausgangsspannung VOUT von einem Pegel, welcher ungefähr der Versorgungsspannung VS entspricht, auf negative Werte bis ein negativer Pegel VS – VAV (wobei VAV größer VS) erreicht wird, wobei die Spannung VAV die maximale Lawinendurchbruchspannung über dem Drain-Source-Strompfad des Transistors entspricht (während der Phase eines Lawinendurchbruchs).
-
In Situationen, in denen die Ausgangsspannung VOUT negativ ist, (d. h. wenn VOUT < 0) ist es wichtig, dass der MOS-Kanal nicht länger leitet, da der Drainstrom iD, der durch den Kanal fließt, bei verhältnismäßig hohen Drain-Source-Spannungen sehr hohe Verluste verursacht und als Folge davon den oben erwähnten thermisch instabilen Zustand verursacht. Um das Problem zu lösen, wird der Schalter S1 geschlossen, sobald eine negative Ausgangsspannung detektiert wird. Als Folge davon ist der MOS-Kanal des Transistors T1 nicht mehr leitend und die Phase des Lawinendurchbruchs beginnt unmittelbar nach dem Ausschalten des MOS-Kanals. In diesem Fall folgt die Außenspannung VOUT der in 6 dargestellten gestrichelten Linie. Während der Phase des Lawinendurchbruchs ist die Verlustleistung immer noch hoch, jedoch können keine thermischen Instabilitäten (z. B. Hot-Spots und Stromfilamentierung) auftreten, da die Lawinendurchbruchsspannung VAV einen positiven Temperaturkoeffizienten aufweist. Folglich kann ein thermisch instabiler Zustand detektiert werden, wenn die Ungleichung VOUT < 0 erfüllt ist. Infolge davon wird das Entlade-Signal DIS auf einen Logik-Pegel gesetzt, welcher das Einschalten des Schalters S1 auslöst und folglich ein Ausschalten des MOS-Kanals des Transistors T1.
-
Die zweite Situation, in der ein instabiler Zustand auftreten kann, ist gegeben, wenn der Ladestrom iD (Drainstrom) einen definierten nominellen Wert iNOM überschreitet, d. h. wenn die Ungleichung iD > iNOM erfüllt ist. Eine solche Situation tritt üblicherweise in jenen Fällen auf, in denen die Last einen sehr geringen Widerstand aufgrund eines Defekts aufweist. In dieser Situation ist ein schnelles Abschalten des MOS-Kanals nicht nur deshalb notwendig, um die oben erwähnten thermischen Instabilitäten zu vermeiden, sondern allgemein um die thermische Energie aufgrund der Schaltverluste zu reduzieren und folglich den Schalter vor einer Beschädigung zu schützen.
-
Die dritte Situation, in der ein unstabiler Zustand auftreten kann, ist gegeben, wenn, während eines Ausschaltens des Transistors T1, die tatsächliche Gate-Source-Spannung VGS geringer ist als die Spannung VGSX am temperaturstabilen Punkt und der tatsächliche Drainstrom iD des Transistors T1 gleichzeitig einen kritischen Wert iCRIT überschreitet, wobei iCRIT einen definierten Stromschwellenwert darstellt. Das heißt, die Steuerlogik 21 ist dazu ausgebildet, die Ungleichungen VGS < VGSX und iD > iCRIT auszuwerten und eine schnelle Abschaltung des Transistors T1 auszulösen (durch Schließen des Schalters S1 wie oben erwähnt), wenn beide Ungleichungen als zutreffend (d. h. als wahr) ausgewertet werden. In diesem Fall verhindert eine schnelle Abschaltung des Transistors T1 eine übermäßige Wärmeerzeugung aufgrund der Schaltverluste.
-
Die vierte Situation, in der ein thermisch instabiler Zustand auftreten kann ist dann gegeben, wenn, während des Abschaltens des Transistors T1, die tatsächliche Gate-Source-Spannung VGS geringer ist als die Spannung VGSX am temperaturstabilen Punkt und die tatsächliche Drain-Source-Spannung VDS über dem Transistor T1 gleichzeitig einen kritischen Wert VCRIT übersteigt, wobei VCRIT ein definierter Spannungsschwellwert ist. Das heißt, die Steuerlogikschaltung 21 ist dazu ausgebildet, die Ungleichungen VGS < VGSX und VDS > VCRIT auszuwerten und um eine schnelle Abschaltung des Transistors T1 auszulösen (durch Schließen des Schalters S1 wie oben erwähnt), wenn beide Ungleichungen als zutreffend ausgewertet werden. In diesem Fall verhindert eine schnelle Abschaltung des Transistors T1 die übermäßige Wärmeerzeugung aufgrund von Schaltverlusten.
-
Die fünfte Situation, in der ein thermisch instabiler Zustand auftreten kann, ist dann gegeben, wenn die tatsächliche Verlustleistung PDISS, welche als PDISS = iD·VDS berechnet werden kann, eine definierte maximale Leistung PMAX überschreitet. Das bedeutet, die Steuerschaltung 21 ist dazu ausgebildet, die tatsächliche Verlustleistung iD·VDS, welche in dem Transistor T1 dissipiert wird, zu berechnen, die Ungleichung iD·VDS > PMAX auszuwerten, und eine schnelle Abschaltung des Transistors auszulösen (durch Schließen des Schalters S1 wie oben erwähnt), wenn die Ungleichung als zutreffend ausgewertet wird. Um die oben beschriebenen Funktionen ausführen zu können, sind der Steuerlogik 21 die benötigten Signale zugeführt, d. h. ein Messsignal, welches den Drainstrom repräsentiert sowie Signale, welche die Ausgangsspannung VOUT (d. h. die Sourcespannung), das Gatepotential VG und die Versorgungsspannung VS repräsentieren. Die Ungleichungen können mit Hilfe von Komparatoren ausgewertet werden. Die Signale können jedoch auch digitalisiert werden und die benötigten Berechnungen und Operationen können auch mit Hilfe eines Mikro-Controllers durch Ausführung geeigneter Software durchgeführt werden.
-
Es sollte auch erwähnt werden, dass das Entladesignal DIS auch gespeichert werden kann, beispielsweise mit Hilfe eines RS-Flip-Flops (auch als SR-Latch bezeichnet), welches durch ein externes Rücksetzsignal (Reset-Signal) zurückgesetzt werden kann. In diesem Fall kann auch ein Ausgang des RS-Flip-Flops dazu verwendet werden, einen Alarm an eine externe Steuerung zu senden, die auch das oben erwähnte Rücksetzsignal zur Verfügung stellen kann. Fünf Bedingungen wurden oben beschrieben, welche ein abruptes Entladen des Gate-Feldeffekttransistors T1 durch Schließen des Schalters S1 auslösen können. Optional kann das Entladesignal DIS nur dann gespeichert werden, wenn es aufgrund der positiven Auswertung einer oder mancher der erwähnten Bedingungen ausgelöst wird, wohingegen das Signal nicht gespeichert wird, wenn es aufgrund einer positiven Auswertung einer der verbleibenden Bedingungen ausgelöst wird. Wichtig ist noch zu erwähnen, dass nicht zwangsläufig das Eintreten aller fünf Situationen überwacht werden muss. Je nach Anwendung kann es auch genügen, lediglich eine oder einen Teil der fünf Situationen zu überwachen, in denen eine thermisch instabile Situation droht.
-
Unterschiedliche Ausführungsbeispiele der Erfindung wurden beschrieben. Einem Fachmann wird jedoch einleuchten, dass unterschiedliche Änderungen bzw. Modifikationen vorgenommen werden können, mit denen zumindest manche Vorteile der Erfindung erzielt werden können ohne von dem Geist und dem Anwendungsbereich der Erfindung abzuweichen. Verschiedenste Komponenten der erfindungsgemäßen Schaltung können durch andere Komponenten ersetzt werden, welche die gleiche Funktion erfüllen. Es bleibt zu erwähnen, dass die Merkmale, die unter Bezugnahme auf eine bestimmte Figur erläutert wurden auch mit Merkmalen anderer Figuren kombiniert werden können, auch wenn dies nicht explizit erwähnt ist. Des Weiteren können die beschriebenen Verfahren sowohl vollständig in Software unter Verwendung geeigneter Prozessorinstuktionen implementiert werden, sowie als hybride Implementierungen, welche eine Kombination von Hardware-Logik- und Software-Logik verwenden, um das gleiche Ergebnis zu erzielen.
