DE102013201044A1 - Leistungstransistor - Google Patents

Leistungstransistor Download PDF

Info

Publication number
DE102013201044A1
DE102013201044A1 DE102013201044A DE102013201044A DE102013201044A1 DE 102013201044 A1 DE102013201044 A1 DE 102013201044A1 DE 102013201044 A DE102013201044 A DE 102013201044A DE 102013201044 A DE102013201044 A DE 102013201044A DE 102013201044 A1 DE102013201044 A1 DE 102013201044A1
Authority
DE
Germany
Prior art keywords
cell
cells
transistor
type
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013201044A
Other languages
English (en)
Inventor
Hubert Rothleitner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013201044A1 publication Critical patent/DE102013201044A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Zellenfeld weist einen Rand und ein Zentrum auf und einzelne Bausteinzellen sind parallel zueinander geschaltet. Eine erste Art von Bausteinzellen umfasst ein Bodygebiet einer ersten Größe und ein in dem Bodygebiet implementiertes Sourcegebiet einer zweiten Größe, und eine zweite Art von Bausteinzellen umfasst ein Bodygebiet der ersten Größe ohne ein Sourcegebiet oder mit einem Sourcegebiet das kleiner ist als die zweite Größe. Das Zellenfeld umfasst sich nicht überlappende Zellengebiete, von welchen jedes die gleiche Vielzahl an Bausteinzellen umfasst. Wenigstens eine Abfolge von Zellengebieten ist zwischen dem Rand und dem Zentrum des Zellenfeldes angeordnet, in welcher sich die Dichte der Bausteinzellen der zweiten Art gleichmäßig von Zellengebiet zu Zellengebiet in Richtung des Zentrums erhöht, und ein Zellengebiet in der Abfolge von Zellengebieten umfasst das Zentrum oder grenzt an dieses an.

Description

  • Ausführungsformen der vorliegenden Erfindung betreffen einen Leistungstransistor, insbesondere einen Leistungstransistor mit einer Vielzahl von Transistorzellen.
  • Transistoren wie MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) oder IGBTs (Insulated Gate Bipolar Transistors) werden allgemein als elektronische Schalter in verschiedensten Applikationen verwendet, wie Umrichtern, Spannungsreglern, Stromreglern oder Treiberschaltungen zum Treiben elektrischer Lasten wie z. B. Lampen, Ventile, Motoren, etc. Transistoren, die als elektronische Schalter verwendet werden, sind in der Regel Leistungstransistoren mit einer Vielzahl identischer Transistorzellen, die in einem Transistorzellenfeld angeordnet sind und parallel zueinander geschaltet sind.
  • Fortschrittliche Leistungstransistoren sind derart optimiert, dass sie einen geringen On-Widerstand (RON) bei hohen Lastströmen aufweisen. In diesen Transistoren können jedoch Stabilitätsprobleme auftreten wenn sie nicht als Schalter verwendet werden, sondern im linearen Betrieb bei niedrigen Lastbedingungen, also wenn ein niedriger Laststrom bei hoher Drain-Source-Spannung (VDS) durch den Transistor fließt. Zwangsläufig wird in einem aktiven Transistor, abhängig von der Zeit, Energie verbraucht. Der Energieverbrauch bedingt, dass sich ein Halbleiterkörper in welchem der Transistor implementiert ist erwärmt. Die charakteristischen Kurven fortschrittlicher Leistungstransistoren sind derart, dass sich bei hohen Lastbedingungen der Laststrom verringert, wenn sich bei einer gegebenen Ansteuerspannung (Gate-Source-Spannung VGS) die Temperatur erhöht. Durch diese negative thermische Rückkopplung, wird eine weitere Erwärmung von Transistorzellen, welche eine höhere Temperatur aufweisen als andere Transistorzellen, reduziert. Bei niedrigen Lastbedingungen tritt jedoch eine positive thermische Rückkopplung auf, so dass bei einer gegebenen niedrigen Ansteuerspannung eine Temperaturerhöhung einen erhöhten Laststrom bedingt. Der erhöhte Laststrom führt zu einer weiteren Temperaturerhöhung usw. Wenn manche Transistorzellen eine höhere Temperatur aufweisen als andere Transistorzellen, erhöht sich der Strom durch diese Transistorzellen, was eine ungleiche Verteilung des gesamten Laststromes über die einzelnen Transistorzellen zur Folge hat. In einem Worst-Case-Szenario fließt der gesamte Laststrom nur durch einige Transistorzellen, welche letztendlich zerstört werden. Dieses Phänomen ist als Strom-Filamentierung (engl.: current filamentation) bekannt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, einen Transistor zur Verfügung zu stellen, der sowohl unter niedrigen als auch unter hohen Lastbedingungen robust ist.
  • Die Aufgabe wird durch einen Transistorbaustein gemäß Anspruch 1 gelöst. Spezifische Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Der Transistorbaustein umfasst eine Vielzahl von Bausteinzellen, die in einem Zellenfeld angeordnet sind, welches einen Rand und ein Zentrum aufweist, wobei die einzelnen Bausteinzellen parallel zueinander geschaltet sind. Die Bausteinzellen umfassen eine erste Art von Bausteinzellen mit einem Bodygebiet einer ersten Größe und einem in dem Bodygebiet implementierten Sourcegebiet einer zweiten Größe, und eine zweite Art von Bausteinzellen mit einem Bodygebiet der ersten Größe ohne ein Sourcegebiet oder mit einem Sourcegebiet das kleiner ist als die zweite Größe. Das Zellenfeld umfasst eine Vielzahl von sich nicht überlappenden Zellengebieten, von welchen jedes die gleiche Vielzahl an Bausteinzellen umfasst, wobei wenigstens eine Abfolge von Zellengebieten zwischen dem Rand und dem Zentrum des Zellenfeldes angeordnet ist, in welcher sich die Dichte der Bausteinzellen der zweiten Art gleichmäßig von Zellengebiet zu Zellengebiet in Richtung des Zentrums erhöht, wobei ein Zellengebiet in der Abfolge von Zellengebieten das Zentrum umfasst oder an dieses angrenzt.
  • Fachleute auf dem Gebiet werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Eigenschaften und Vorteile erkennen.
  • Beispiele der Erfindung werden nachfolgend anhand der Figuren näher erläutert. Die Figuren dienen lediglich dazu, das generelle Prinzip darzustellen, weswegen lediglich Aspekte gezeigt sind, die notwendig sind um das generelle Prinzip darzustellen. Die Figuren sind nicht maßstabsgetreu. In den Figuren sind gleiche oder ähnliche Elemente mit denselben Bezugszeichen versehen.
  • 1 zeigt beispielhaft charakteristische Kurven eines Leistungstransistors.
  • 2 zeigt schematisch ein Zellenfeld eines Leistungstransistors, das in einem Halbleiterkörper integriert ist, wobei das Zellenfeld Transistorzellen einer ersten Art und Transistorzellen einer zweiten Art aufweist.
  • 3 zeigt schematisch eine vertikale Querschnittsansicht von Transistorzellen der ersten Art und der zweiten Art gemäß einer ersten Ausführungsform.
  • 4 zeigt schematisch eine horizontale Querschnittsansicht von Transistorzellen der ersten Art und der zweiten Art gemäß einer ersten Ausführungsform.
  • 5 zeigt schematisch eine horizontale Querschnittsansicht von Transistorzellen der ersten Art und der zweiten Art gemäß einer zweiten Ausführungsform.
  • 6 zeigt schematisch eine vertikale Querschnittsansicht von Transistorzellen der ersten Art und der zweiten Art gemäß einer zweiten Ausführungsform.
  • 7 zeigt schematisch eine vertikale Querschnittsansicht von Transistorzellen der ersten Art und der zweiten Art gemäß einer dritten Ausführungsform.
  • 8 zeigt eine horizontale Querschnittsansicht der Transistorzellen aus 7.
  • 9 zeigt die Verteilung der Transistorzellen der zweiten Art in dem Zellenfeld gemäß einer ersten Ausführungsform.
  • 10 zeigt schematisch ein Zellenfeld eines Leistungstransistors gemäß einer weiteren Ausführungsform.
  • In der folgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Figuren, welche einen Bestandteil der Beschreibung bilden und in welchen zur Veranschaulichung spezielle Ausführungsformen dargestellt werden, in welchen die Erfindung verwendet werden kann. Es versteht sich, dass Merkmale, die im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden, miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • 1 zeigt schematisch die charakteristischen Eingangskurven eines MOS-Transistors, wie beispielsweise eines MOSFET oder IGBT. In 1 sind drei verschiedene charakteristische Kurven gezeigt, wobei jede die Abhängigkeit eines Laststroms IDS von einem Ansteuersignal oder einer Ansteuerspannung VGS darstellt. Der Laststrom ist beispielsweise ein Drain-Source-Strom in einem MOSFET oder ein Kollektor-Emitter-Strom in einem IGBT. Das Ansteuersignal ist beispielsweise eine Gate-Source-Spannung in einem MOSFET oder eine Gate-Emitter-Spannung in einem IGBT. 1 stellt drei verschiedene charakteristische Kurven dar, die bei drei verschiedenen Temperaturen T1, T2, T3 (mit T1 < T2 < T3) erhalten wurden. Wie in 1 zu sehen ist, ist die Schwellenspannung, welche die Ansteuerspannung ist bei der der Transistor beginnt den Laststrom IDS zuführen, von der Temperatur abhängig und verringert sich wenn sich die Temperatur verringert. Bei höheren Werten der Ansteuerspannung VGS verringert sich der Laststrom IDS, wenn sich die Temperatur T erhöht. Dies ergibt sich aus der geringeren Ladungsträgerbeweglichkeit bei höheren Temperaturen. Diese beiden Effekte, nämlich dass sich die Schwellenspannung verringert wenn sich die Temperatur erhöht, und dass sich der Laststrom IDS verringert wenn sich die Temperatur erhöht, haben einen temperaturstabilen Punkt zur Folge, der durch ein Ansteuersignal VGS0 definiert wird, bei welchem der Laststrom IDS unabhängig von der Temperatur ist.
  • Wie in 1 zu sehen, hat eine sich erhöhende Temperatur bei einem Ansteuersignal VGS unterhalb VGS0 einen sich erhöhenden Laststrom IDS zur Folge. Da ein sich erhöhender Laststrom eine erhöhte Temperatur des Transistors zur Folge haben kann, ergibt sich eine positive thermische Rückkopplung bei Ansteuersignalen unterhalb des stabilen Punkts VGS0. Bei Ansteuersignalen VGS oberhalb VGS0 ergibt sich eine negative thermische Rückkopplung, da sich bei diesen Ansteuersignalen der Laststrom IDS mit sich erhöhender Temperatur verringert.
  • Wird der Transistor mit Ansteuersignalen VGS unterhalb des stabilen Punkts VGS0 betrieben, kann dies zu Instabilitäten führen, so dass ein sich erhöhender Laststrom IDS eine sich erhöhende Temperatur zur Folge hat, welche wiederum eine Erhöhung des Stromes zur Folge haben kann. Speziell in einem Transistor mit einer Zellenstruktur, also in einem Transistor mit einer Vielzahl von Transistorzellen die parallel zueinander geschaltet sind, kann die Temperaturverteilung in dem Transistor nicht gleichmäßig sein. In diesem Fall kann das Betreiben des Transistors mit Ansteuersignalen bei welchen eine positive thermische Rückkopplung auftreten kann den Effekt haben, dass Transistorzellen, welche die höchste Temperatur aufweisen, den größten Teil des durch den Transistor fließenden Stromes übernehmen. Das Übernehmen des größten Teils des Stromes kann eine weitere Erwärmung dieser Transistorzellen zur Folge haben, was wiederum zur Folge haben kann, dass diese Transistorzellen einen noch größeren Anteil des Stromes übernehmen, bis einige der Transistorzellen zerstört werden. Dieser Effekt ist als Strom-Filamentierung (eng.: current filamentation) bekannt.
  • Probleme mit der Strom-Filamentierung können verhindert werden, wenn das Ansteuersignal derart erzeugt wird, dass es sich immer oberhalb des temperaturstabilen Punktes VGS0 befindet. Es können jedoch Betriebsszenarien eines MOS-Transistors auftreten, in welchen dies nicht garantiert werden kann, beispielsweise wenn der MOS-Transistor in einem linearen Strom- oder Spannungsregler betrieben wird oder in einer Klemmschaltung (aktive Zenerschaltung, engl.: clamping circuit), in welcher der MOS-Transistor dazu verwendet wird Energie abzubauen die in einer induktiven Last gespeichert ist. Weiterhin befindet sich der temperaturstabile Punkt VGS0 in manchen Arten von MOS-Transistoren bei sehr hohen Werten des Ansteuersignals VGS, was dieses Problem sogar verstärkt.
  • Obwohl der Laststrom IDS niedrig ist, wenn der Transistor in einer Region betrieben wird in welcher eine positive thermische Rückkopplung auftreten kann, kann die Lastspannung (Drain-Source-Spannung VDS in einem MOSFET) sehr hoch sein. Die Energie die in dem Transistor verbraucht wird, ergibt sich aus dem Produkt des Laststromes IDS und der Lastspannung VDS, so dass sogar bei niedrigen Lastströmen eine beträchtliche Menge an Energie in dem Transistor verbraucht werden kann, wenn die Lastspannung VDS hoch ist.
  • 2 zeigt schematisch eine horizontale Querschnittsansicht eines Halbleiterkörpers 100 in welchem eine Vielzahl von Bausteinzellen, beispielsweise Transistorzellen, in einem Zellenfeld 10 implementiert sind. Lediglich zu Zwecken der Veranschaulichung weist das Zellenfeld 10 in der in 2 dargestellten Ausführungsform eine rechteckige Form auf.
  • Der Transistorbaustein umfasst Bausteinzellen einer ersten Art 13 und Bausteinzellen einer zweiten Art 14. Der Unterschied zwischen den Bausteinzellen der ersten Art 13 und den Bausteinzellen der zweiten Art 14 wird mit Bezug auf die 3 bis 8 weiter unter erläutert. In 2 sind die einzelnen Bausteinzellen 13, 14 als Rechtecke dargestellt. Dies ist jedoch nur ein Beispiel und dient nur dazu, die Verteilung der Bausteinzellen der ersten Art 13 und der Bausteinzellen der zweiten Art 14 in dem Zellenfeld 10 darzustellen. Ferner sind die einzelnen Bausteinzellen 13, 14 in 2 entfernt voneinander dargestellt. Dies ist jedoch nur ein Beispiel. Die Bausteinzellen 13, 14 könnten auch derart implementiert sein, dass nebeneinander liegende Bausteinzellen aneinander angrenzen.
  • Das Zellenfeld 10 ist ein Bereich des Halbleiterkörpers 100, in welchem die Bausteinzellen 13, 14 implementiert sind. Das Zellenfeld 10 hat in der Ausführungsform gemäß 2 im Wesentlichen eine rechteckige Form. Dies ist jedoch nur ein Beispiel. Das Zellenfeld 10 kann auch mit anderen als rechteckigen Formen implementiert werden. Das Zellenfeld 10 hat einen Rand 11, welcher das Zellenfeld 10 umschließt, und ein Zentrum 12, welches entfernt von dem Rand 11 angeordnet ist. Der Rand 11 und das Zentrum 12 sind keine Strukturmerkmale, sondern lediglich geometrische Merkmale welche durch die Form des Zellenfeldes 10 definiert werden. Das Zentrum 11 kann lediglich einen Punkt, eine Vielzahl von aneinander angrenzenden Punkten (eine Linie) oder zwei oder mehr Punkte die beabstandet voneinander sind umfassen. Das Zentrum 12 ist gleichweit entfernt zu wenigstens zwei Abschnitten des Randes 11 auf gegenüberliegenden Seiten des Zellenfeldes 10. In der in 2 dargestellten Ausführungsform, in welcher das Zellenfeld 10 eine rechteckige Form aufweist, ist das Zentrum 12 eine Linie, die parallel zu ersten und zweiten Randabschnitten 11 I, 11 II auf gegenüberliegenden Seiten des Zellenfeldes 10 verläuft. Die Mittellinie 12 ist gleichweit entfernt von dem ersten und dem zweiten Randabschnitt 11 I, 11 II. Ein erstes longitudinales Ende der Mittellinie 12 liegt einem dritten Randabschnitt 11 III gegenüber und ein zweites longitudinales Ende liegt einem vierten Randabschnitt 11 IV gegenüber, wobei der Abstand zwischen dem ersten longitudinalen Ende und dem dritten Randabschnitt 11 III dem Abstand zwischen dem zweiten longitudinalen Ende und dem vierten Randabschnitt 11 IV entspricht und wobei diese Abstände den Abständen zwischen der Mittellinie 12 und den ersten und zweiten Randabschnitten 11 I, 11 II entsprechen. Abhängig von der Geometrie des Zellenfeldes 10, kann die Form des Zentrums 12 selbstverständlich variieren.
  • Wie weiter unten noch detaillierter beschrieben wird, sind die Bausteinzellen der zweiten Art 14 derart ausgebildet, dass in diesen Bausteinzellen weniger Energie verbraucht wird als in den Bausteinzellen der ersten Art 13. Um den Energieverbrauch in dem Zellenfeld 10 gleichmäßiger zu verteilen, erhöht sich die Dichte der Bausteinzellen der zweiten Art 14 in Richtung des Zentrums 12 des Zellenfeldes 10. Insbesondere umfasst das Zellenfeld 10 eine Vielzahl an sich nicht überlappenden Zellengebieten 15, wobei jedes Zellengebiet 15 die gleiche Vielzahl an Bausteinzellen umfasst. Es gibt wenigstens eine Abfolge von Zellengebieten, die zwischen dem Rand 11 und dem Zentrum 12 des Zellenfeldes angeordnet ist, in welcher die Dichte der Bausteinzellen der zweiten Art 14 sich gleichmäßig von Zellengebiet 15 zu Zellengebiet 15 in Richtung des Zentrums 12 erhöht, wobei ein Zellengebiet der Abfolge von Zellengebieten das Zentrum 12 umfasst oder an dieses angrenzt. In 2 ist eine Abfolge von drei Zellengebieten 15 (dargestellt mit gestrichelten Linien) zu Illustrationszwecken schematisch dargestellt. Diese Zellengebiete 15 überlappen sich nicht und umfassen jeweils die gleiche Anzahl von neun Bausteinzellen. Die Anzahl der Bausteinzellen der zweiten Art 14 in diesen Zellengebieten 15 erhöht sich gleichmäßig, wobei in dieser speziellen Ausführungsform ein erstes wobei in dieser speziellen Ausführungsform ein erstes Zellengebiet 15, welches an den Rand 11 angrenzt, keine Bausteinzellen der zweiten Art 14 aufweist, ein zweites Zellengebiet, welches an das erste Zellengebiet angrenzt, zwei Bausteinzellen der zweiten Art 14 aufweist und ein drittes Zellengebiet, welches an das zweite Zellengebiet und an das Zentrum 12 angrenzt, drei Bausteinzellen der zweiten Art 14 aufweist. Die einzelnen Zellengebiete 15 mit jeweils 9 Bausteinzellen zu implementieren ist lediglich ein Beispiel. Die einzelnen Zellengebiete 15 können mit jeglicher anderer Anzahl an Bausteinzellen ebenfalls implementiert werden. ”Gleichmäßig erhöhen” bedeutet, dass in der Abfolge von Zellengebieten 15, ein Zellengebiet, welches sich näher zu dem Zentrum 12 befindet als ein an dieses angrenzendes Zellengebiet 15, mehr Bausteinzellen der zweiten Art 14 aufweist, als das angrenzende Zellengebiet 15 oder, dass es wenigstens die gleiche Anzahl an Bausteinzellen der zweiten Art 14 aufweist, wie das angrenzende Zellengebiet 15. Weiterhin weist das Zellengebiet der Abfolge, welches am weitesten entfernt zum Zentrum 12 ist, weniger Bausteinzellen der zweiten Art 14 auf, als das Zellengebiet 15, welches das Zentrum 12 umfasst.
  • Gemäß einer Ausführungsform erhöht sich die Anzahl an Bausteinzellen der zweiten Art 14 absolut gleichmäßig in Richtung des Zentrums 12. In diesem Fall weist ein Zellengebiet das sich näher zum Zentrum 12 befindet als ein angrenzendes Zellengebiet 15, mehr Bausteinzellen der zweiten Art 14 auf, als das angrenzende Zellengebiet 15.
  • Die einzelnen Bausteinzellen 13, 14 weisen jeweils ein Bodygebiet einer ersten Größe auf. Die Bausteinzellen der ersten Art 13 weisen weiterhin jeweils ein Sourcegebiet einer zweiten Größe auf, welches in dem Bodygebiet implementiert ist. Die Bausteinzellen der zweiten Art 14 weisen entweder ein Sourcegebiet auf, welches kleiner ist als die zweite Größe, oder sind derart ausgebildet, dass das Sourcegebiet weggelassen wird (die Größe des Source-Gebietes ist Null). Die Body- und Sourcegebiete sind in 2 nicht dargestellt. Einige verschiedene Ausführungsformen, auf welche Weise Bausteinzellen der ersten Art und Bausteinzellen der zweiten Art implementiert werden können, werden mit Bezug auf die 3 bis 8 nachfolgend erläutert.
  • 3 zeigt schematisch eine vertikale Querschnittsansicht des Halbleiterkörpers 100 gemäß der ersten Ausführungsform. 3 zeigt einen Abschnitt des Zellenfeldes 10, in welchem vier Bausteinzellen 13, 14, nämlich drei Bausteinzellen der ersten Art 13 und eine Bausteinzelle der zweiten Art 14 implementiert sind.
  • Der Transistorbaustein in 3 ist als vertikaler (Leistungs-)Transistorbaustein implementiert. Jede der Bausteinzellen (Transistorzellen) der ersten Art und der zweiten Art 13, 14 umfasst ein Bodygebiet 22 einer ersten Größe. Die ”Größe” des Bodygebietes 22 ist die Ausdehnung in horizontaler Ebene, welche eine Ebene ist, die senkrecht zu der in 3 dargestellten vertikalen Ebene steht. Die Bausteinzellen der ersten Art 13 umfassen zudem jeweils ein Sourcegebiet 23, welches in dem Bodygebiet 22 implementiert ist. Die Sourcegebiete 23 weisen eine zweite Größe in der horizontalen Ebene auf, wobei die zweite Größe kleiner ist als die erste Größe der Bodygebiete 22. Die Bodygebiete 22 und die Sourcegebiete 23 sind dotierte Halbleitergebiete. Das Sourcegebiet 23 ist entgegengesetzt zu dem Bodygebiet 22 dotiert und der Dotierungstyp des Sourcegebiets 23 definiert die Art des Transistors. In einem n-Typ Transistor (n-Typ MOSFET) ist das Sourcegebiet 23 n-dotiert und das Bodygebiet 22 ist p-dotiert, während in einem p-Typ Transistor (p-Typ MOSFET) das Sourcegebiet 23 p-dotiert ist, und das Bodygebiet 22 n-dotiert ist.
  • Die Bausteinzellen der zweiten Art 14 haben entweder ein Sourcegebiet, welches kleiner ist als die zweite Größe der Sourcegebiete 23 in den Bausteinzellen der ersten Art, oder (wie in 3 dargestellt) umfassen gar kein Sourcegebiet (haben ein Sourcegebiet von einer Größe gleich Null).
  • Bezugnehmend auf 3 umfassen die einzelnen Bausteinzellen 13, 14 ein Driftgebiet 21 und ein Draingebiet 25. Das Driftgebiet 21 grenzt an das Bodygebiet 22 an und besitzt den gleichen Dotierungstyp wie das Sourcegebiet 23 und das Draingebiet 25 grenzt an das Driftgebiet 21 an. Das Driftgebiet 21 ist zwischen dem Draingebiet 25 und dem Bodygebiet 22 angeordnet. In der in 3 dargestellten Ausführungsform teilen sich die einzelnen Bausteinzellen 13, 14 ein gemeinsames Driftgebiet 21 und ein gemeinsames Draingebiet 25. Der Transistor kann als MOSFET oder als IGBT ausgebildet sein. In einem MOSFET hat das Draingebiet 25 den gleichen Dotierungstyp wie das Sourcegebiet 23 und das Driftgebiet 21, wobei das Draingebiet höher dotiert ist als das Driftgebiet 21. In einem IGBT hat das Draingebiet 25 einen Dotierungstyp der entgegengesetzt ist zu dem Dotierungstyp des Sourcegebietes 23 und des Driftgebietes 21.
  • Wenigstens die Bausteinzellen der ersten Art 13 umfassen weiterhin eine Gateelektrode 26, welche an das Bodygebiet 22 angrenzt und durch ein Gatedielektrikum 27 von dem Bodygebiet 22 dielektrisch isoliert ist. Die Gateelektrode 26 dient auf konventionelle Weise dazu, einen leitenden Kanal in dem Bodygebiet 22 zwischen dem Sourcegebiet 23 und dem Driftgebiet 21 zu steuern. In der in 3 dargestellten Ausführungsform weisen die einzelnen Bausteinzellen eine planare Gateelektrode 25 auf. In diesem Fall ist die Gateelektrode 26 oberhalb einer ersten Oberfläche 101 des Halbleiterkörpers 100 ausgebildet. Gemäß einer Ausführungsform umfasst der Transistorbaustein eine Gateelektrode 26, welche allen einzelnen Bausteinzellen gemeinsam ist. In 3 sind verschiedene Abschnitte dieser gemeinsamen Gateelektrode 26 dargestellt. Die Gateelektrode 26 ist mit einem Gateterminal G des Transistorbausteins verbunden, das Draingebiet 25 ist mit einem Drainterminal D verbunden und eine Sourceelektrode 24 bildet ein Sourceterminal oder ist mit einem solchen verbunden. Die Sourceelektrode 24 ist mit den Bodygebieten 22 der Bausteinzellen der ersten Art und der zweiten Art 13, 14 elektrisch verbunden und ist mit den Sourcegebieten 23 der Bausteinzellen der ersten Art 13 verbunden.
  • Wenn die Bausteinzellen der zweiten Art 14 ebenfalls mit Sourcegebieten ausgebildet werden, ist die Sourceelektrode 24 ebenfalls mit den Sourcegebieten 23 der Bausteinzellen der zweiten Art 14 verbunden.
  • In horizontaler Ebene sind verschiedene Formen der einzelnen Bausteinzellen 13, 14 möglich. Bezugnehmend auf 4, welche eine horizontale Querschnittsansicht des Transistorbausteins aus 3 in einer horizontalen Schnittebene A-A darstellt, können die einzelnen Bausteinzellen mit einer dreieckigen Form ausgebildet sein. Die Form der Bausteinzellen in der horizontalen Ebene A-A wird durch die Form des Bodygebiets 22 in der horizontalen Ebene bestimmt. In der Ausführungsform in 4, sind die einzelnen Bausteinzellen derart ausgebildet, dass das Bodygebiet 22 mit sechs Bausteinzellen ein Sechseck bildet. Dies ist jedoch nur ein Beispiel. Jegliche andere Form von Vieleck kann ebenfalls durch eine Vielzahl dreieckiger Bausteinzellen gebildet werden. Zudem müssen die einzelnen Bausteinzellen nicht mit dreieckigen Bodygebieten ausgebildet sein. Die einzelnen Bausteinzellen könnten mit rechteckigen Bodygebieten, runden Bodygebieten oder elliptischen Bodygebieten ebenfalls ausgebildet werden.
  • In 4 ist eine Bausteinzelle der zweiten Art 14 dargestellt. Die anderen in 4 dargestellten Bausteinzellen sind Bausteinzellen der ersten Art 13. In der Ausführungsform von 4, können verschiedene Arten von Bausteinzellen innerhalb einer hexagonalen Struktur ausgebildet sein, so dass eine hexagonale Struktur zwischen 100% und 0% Bausteinzellen der ersten Art 13 und zwischen 0% und 100% von Bausteinzellen der zweiten Art 14 aufweist. Gemäß einer weiteren Ausführungsform haben die einzelnen Bausteinzellen, welche eine hexagonale Struktur bilden, dieselbe Art, so dass eine hexagonale Struktur entweder Bausteinzellen der ersten Art 13 oder Bausteinzellen der zweiten Art 14 umfasst.
  • Die Gateelektrode 26 ist in der horizontalen Schnittebene die in 4 dargestellt ist außerhalb des Sichtbereichs. Diese Gateelektrode 26 kann derart ausgebildet sein, dass sie die einzelne Bausteinzelle bedeckt und Kontaktlöcher an den Stellen oberhalb des Sourcegebietes 23 aufweist, an denen die Sourceelektrode 24 die Sourcegebiete 23 und die Bodygebiete 22 kontaktiert.
  • 5 zeigt eine horizontale Ansicht in der Schnittebene A-A eines Transistorbausteins gemäß einer weiteren Ausführungsform. In dieser Ausführungsform haben die Bodygebiete der einzelnen Bausteinzellen 13, 14 eine rechteckige Form und die Bodygebiete einer Vielzahl von Bausteinzellen sind in einer Reihe angeordnet, um eine langgestreckte Bodystruktur zu bilden. Gemäß einer Ausführungsform erstreckt sich eine dieser langgestreckten Bodystrukturen von einem Rand zu einem gegenüberliegenden Rand des Zellenfeldes 10 (in 5 nicht dargestellt), wie z. B. zwischen den Rändern 1 I, 1 II aus 2. Die Sourcegebiete der Bausteinzellen der ersten Art 13 haben in der Ausführungsform in 5 ebenfalls eine rechteckige Form. In den Bausteinzellen der zweiten Art 14 sind in dieser Ausführungsform die Sourcegebiete weggelassen. In 5 sind sechs Bausteinzellen der zweiten Art 14 dargestellt, die weiteren in 5 dargestellten Bausteinzellen sind Bausteinzellen der ersten Art 13.
  • 6 zeigt eine vertikale Querschnittsansicht eines Transistorbausteins gemäß einer weiteren Ausführungsform. In diesem Transistorbaustein ist die Gateelektrode 26 in einem Graben ausgebildet, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hineinerstreckt. In der horizontalen Ebene kann der Transistorbaustein, wie in 6 dargestellt, in jeglicher in Bezug auf die 4 und 5 oben beschriebenen Formen ausgeführt sein.
  • 7 stellt eine vertikale Querschnittsansicht eines Transistorbausteins gemäß einer weiteren Ausführungsform dar. Der Transistorbaustein aus 7 ist ein lateraler Transistorbaustein, was bedeutet, dass die Bodygebiete 22 und die Draingebiete 25 der einzelnen Bausteinzellen 13, 14 in einer lateralen Richtung des Halbleiterkörpers 100 voneinander entfernt angeordnet sind. 7 zeigt eine vertikale Querschnittsansicht zweier Bausteinzellen, welche ein gemeinsames Draingebiet 25 aufweisen. Von den zwei in 7 dargestellten Bausteinzellen ist eine Bausteinzelle eine Bausteinzelle des ersten Typs 13 und umfasst ein Sourcegebiet 23 in dem Bodygebiet 22 und die andere Bausteinzelle ist eine Bausteinzelle der zweiten Art 14, in welcher das Sourcegebiet 23 weggelassen wurde. Das Driftgebiet 21 erstreckt sich von dem Bodygebiet 22 in das Draingebiet 25 hinein und umschließt in dieser Ausführungsform das Draingebiet 25. Wahlweise ist ein Halbleitergebiet 31 mit einem Dotierungstyp entgegengesetzt zu dem Dotierungstyp des Driftgebietes 21 in einer vertikalen Richtung des Halbleiterkörpers 100 unterhalb des Driftgebietes 21 angeordnet und grenzt an das Bodygebiet 22 an. Verbleibende Gebiete 33 des Halbleiterkörpers 100 können eine Grunddotierung des gleichen Dotierungstyps wie das Driftgebiet 21 aufweisen. Die Dotierungskonzentration dieser Gebiete 33 kann jedoch niedriger sein als die Dotierungskonzentration des Driftgebietes 21.
  • Bezugnehmend auf 7 können solche Bausteinzellen, welche ein Draingebiet 25 teilen, mittels dielektrischen Gebieten 32, welche sich von der ersten Oberfläche 101 in einer vertikalen Richtung des Halbleiterkörpers 100 erstrecken, von anderen Bausteinzellen (nicht dargestellt) separiert werden.
  • 8 zeigt eine horizontale Ansicht des Transistorbausteins aus 7. 8 zeigt den Transistorbaustein aus 7 in einer horizontalen Schnittebene B-B, welche sich parallel zu der ersten Oberfläche 101 durch die Bodygebiete 22 und die Sourcegebiete 23 und die Draingebiete 25 hindurcherstreckt. 8 zeigt zwei langgestreckte dotierte Halbleitergebiete, wobei jedes dieser Halbleitergebiete die Bodygebiete 22 einer Vielzahl von Transistorzellen bildet. Bausteinzellen der zweiten Art 14 umfassen lediglich das Bodygebiet 22, Bausteinzellen der ersten Art 13 umfassen das Bodygebiet 22 und das Sourcegebiet 23. In dieser Ausführungsform liegt eine Vielzahl von Bausteinzellen 13, 14 das Bodygebiet 22 bildend benachbart zueinander in longitudinaler Richtung des langgestreckten Halbleitergebietes.
  • Der Transistorbaustein mit den Bausteinzellen der ersten Art 13 und den Bausteinzellen der zweiten Art 14 kann wie ein herkömmlicher MOS-Transistor betrieben werden. Das Funktionsprinzip wird im Folgenden kurz erläutert. Zu Erläuterungszwecken wird angenommen, dass der MOS-Transistor ein n-Typ MOSFET ist. Der MOSFET kann in Vorwärtsrichtung und in Rückwärtsrichtung vorgespannt werden. Ein n-Typ MOSFET ist in Vorwärtsrichtung vorgespannt, wenn eine positive Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S angelegt wird. In dem vorwärts vorgespannten Zustand kann der MOSFET ein- und ausgeschaltet werden, indem ein geeignetes Ansteuerpotential an den Gateanschluss G angelegt wird. Der MOSFET wird eingeschaltet, wenn ein Ansteuerpotential an den Gateanschluss G angelegt wird, so dass sich ein leitender Kanal in dem Bodygebiet 22 der Bausteinzellen der ersten Art 13 zwischen den Sourcegebieten 23 und den Driftgebieten 21 ausbildet. Der MOSFET wird ausgeschaltet, wenn das an den Gateanschluss G angelegte Ansteuerpotential den leitenden Kanal in dem Bodygebiet 22 unterbricht. Bausteinzellen der zweiten Art 14, in welchen die Sourcegebiete weggelassen wurden, sind nicht aktiv, wenn sich der MOSFET in dem vorwärts vorgespannten Zustand befindet, was bedeutet, dass kein Strom in den Bausteinzellen der zweiten Art 14 fließt, so dass keine Energie in den Bausteinzellen der zweiten Art 14 verbraucht wird. Das Erhöhen der Dichte der Bausteinzellen der zweiten Art 14 zum Zentrum 12 des Zellenfeldes 10 hin, wo sich herkömmliche Transistorbausteine sehr stark erhitzen, hilft, die Temperatur in dem Zellenfeld 10 gleichmäßiger zu verteilen.
  • Ein n-Typ MOSFET ist in Rückwärtsrichtung vorgespannt, wenn eine positive Spannung zwischen dem Sourceanschluss S und dem Drainanschluss D angelegt wird. In diesem Fall hat der MOSFET die Funktion einer Diode (welche als Body-Diode bekannt ist) und leitet einen Strom unabhängig von einer Ansteuerspannung, welche an den Gateanschluss G angelegt ist. In einem rückwärts vorgespanntem Zustand fließt der Strom durch die Bausteinzellen der ersten Art 13 und durch die Bausteinzellen der zweiten Art 14.
  • Bezugnehmend auf 9, kann die Dichte der Bausteinzellen der zweiten Art 14 entlang der Abfolge von Zellengebieten 15 normal verteilt sein. 9 zeigt die Dichte N14 der Bausteinzellen der zweiten Art in Zellenregionen, welche entlang einer Linie angeordnet sind, wie beispielsweise entlang der Linie L wie in 2 dargestellt, welche senkrecht zu dem Rand 11 steht und sich von einem Randabschnitt zu einem gegenüberliegenden Randabschnitt erstreckt. In 9 ist 'x0' die Position eines Randabschnitts, wie beispielsweise dem Randabschnitt 11 II in 2, 'x1' ist die Position des gegenüberliegenden Randabschnitts, wie beispielsweise dem Randabschnitt 11 I in 2, und 'x2' ist die Position des Zentrums 12 des Zellenfeldes 10. Die Breite 'w' der einzelnen Zellengebiete 15 erstreckt sich entlang der Linie L. N14 ist die Dichte der Bausteinzellen der zweiten Art 14 in den einzelnen Zellengebieten 15. Somit entspricht N14 der Anzahl an Bausteinzellen der zweiten Art 14 in einem Zellengebiet 15 im Verhältnis zu der gesamten Anzahl an Bausteinzellen in dem Zellengebiet. Beispielsweise ist N_MAX die maximale Dichte der Bausteinzellen der zweiten Art 14. Dieses Maximum befindet sich in einem Zellengebiet 15 welches in dieser Ausführungsform das Zentrum 12 umfasst. Zu Illustrationszwecken ist in 9 neben der Dichte der Bausteinzellen der zweiten Art 14 auch die Gaußglocke dargestellt. In der Ausführungsform in 9, ist die Dichte der Bausteinzellen der zweiten Art 14 entlang der Linie L entsprechend zu der Gaußglocke gewählt. 9 stellt einen idealen Transistor mit gleichmäßigen Umgebungsbedingungen, wie beispielsweise konstanter Temperatur über, unter oder um den Transistor herum dar. Im Fall von lateral oder vertikal störenden Hitzewellen, welche den Transistor beeinflussen, muss die Gaußglocke derart verändert werden, dass man eine konstante Oberflächentemperatur erhält, nachdem eine bestimmte Energie angelegt wurde.
  • Die Anzahl an Bausteinzellen 13, 14 in einem Zellengebiet 15 ist beliebig. Gemäß einer Ausführungsform liegt die Anzahl von Bausteinzellen in den einzelnen Zellengebieten 15 zwischen 4 und 100. Die Gesamtanzahl von Bausteinzellen in dem Zellenfeld 10 hängt von der gewünschten Stromsperrfähigkeit des Transistorbausteins ab. Die Gesamtanzahl an Bausteinzellen kann zwischen mehreren Tausend bis zu mehreren Millionen liegen.
  • Bezugnehmend auf 10, kann das Zellenfeld 10 in mehrere Unterfelder 10 1–10 5 unterteilt werden. In diesem Fall werden die Zentren 12 1–12 5 der einzelnen Unterfelder 10 1–10 5 bestimmt und die Bausteinzellen der zweiten Art 14 werden in den einzelnen Unterfeldern 10 1–10 5 gemäß den obigen Ausführungen verteilt.

Claims (7)

  1. Transistorbaustein umfassend: eine Vielzahl von Bausteinzellen, welche in einem Zellenfeld (10) angeordnet sind, welches einen Rand (11) und ein Zentrum (12) aufweist, wobei die einzelnen Bausteinzellen parallel zueinander geschaltet sind; die Bausteinzellen umfassen eine erste Art von Bausteinzellen (13) mit einem Bodygebiet (22) einer ersten Größe und einem Sourcegebiet (23) einer zweiten Größe welches in dem Bodygebiet implementiert ist, und eine zweite Art von Bausteinzellen (14) mit einem Bodygebiet (22) der ersten Größe ohne ein Sourcegebiet oder mit einem Sourcegebiet welches kleiner ist als die zweite Größe; das Zellenfeld umfasst eine Vielzahl sich nicht überlappender Zellengebiete, welche jeweils die gleiche Vielzahl an Bausteinzellen aufweisen, wobei in dem Zellenfeld wenigstens eine Abfolge von Zellengebieten zwischen den Rand und dem Zentrum des Zellenfeldes angeordnet ist, in der sich die Dichte der Bausteinzellen der zweiten Art gleichmäßig von Zellengebiet zu Zellengebiet in Richtung des Zentrums (12) erhöht, wobei ein Zellengebiet der Abfolge von Zellengebieten das Zentrum umfasst oder an dieses angrenzt.
  2. Transistorbaustein gemäß Anspruch 1, wobei sich die Dichte der Bausteinzellen der zweiten Art (14) absolut gleichmäßig in der Abfolge von Zellengebieten erhöht.
  3. Transistorbaustein gemäß Anspruch 1, wobei das Zentrum (12) des Zellenfeldes (10) gleichweit entfernt ist zu wenigstens zwei gegenüberliegenden Randabschnitten (11 I, 11 II, 11 III, 11 IV).
  4. Transistorbaustein gemäß Anspruch 1, wobei die gleichmäßige Erhöhung der Dichte der Bausteinzellen der zweiten Art (14) einer Gaußkurve entspricht.
  5. Transistorbaustein gemäß Anspruch 1, wobei die einzelnen Bausteinzellen (13, 14) als vertikale Bausteinzellen ausgeführt sind.
  6. Transistorbaustein gemäß Anspruch 1, wobei die einzelnen Bausteinzellen (13, 14) als laterale Bausteinzellen ausgeführt sind.
  7. Transistorbaustein gemäß Anspruch 1, wobei die gleichmäßige Erhöhung der Dichte der Bausteinzellen der zweiten Art (14) aufgrund von lateralen Störungen durch Hitzewellen benachbarter Schaltungsgebiete keiner Gaußkurve entspricht.
DE102013201044A 2012-01-24 2013-01-23 Leistungstransistor Withdrawn DE102013201044A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/356,705 US20130187195A1 (en) 2012-01-24 2012-01-24 Power Transistor
US13/356,705 2012-01-24

Publications (1)

Publication Number Publication Date
DE102013201044A1 true DE102013201044A1 (de) 2013-07-25

Family

ID=48742571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013201044A Withdrawn DE102013201044A1 (de) 2012-01-24 2013-01-23 Leistungstransistor

Country Status (4)

Country Link
US (1) US20130187195A1 (de)
KR (1) KR20130086311A (de)
CN (1) CN103219338A (de)
DE (1) DE102013201044A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295763A (zh) * 2017-11-13 2020-06-16 新电元工业株式会社 宽带隙半导体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US10998403B2 (en) * 2019-03-04 2021-05-04 Infineon Technologies Americas Corp. Device with increased forward biased safe operating area (FBSOA) through using source segments having different threshold voltages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2580998A1 (en) * 2006-03-03 2007-09-03 Queen's University At Kingston Adaptive analysis methods
US7888794B2 (en) * 2008-02-18 2011-02-15 Infineon Technologies Ag Semiconductor device and method
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295763A (zh) * 2017-11-13 2020-06-16 新电元工业株式会社 宽带隙半导体装置
CN111295763B (zh) * 2017-11-13 2023-12-29 新电元工业株式会社 宽带隙半导体装置

Also Published As

Publication number Publication date
CN103219338A (zh) 2013-07-24
US20130187195A1 (en) 2013-07-25
KR20130086311A (ko) 2013-08-01

Similar Documents

Publication Publication Date Title
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE102014109859B4 (de) Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
DE102013205268B4 (de) Halbbrückenschaltkreis mit einem Superjunction-Transistor und einem weiteren, in einem gemeinsamen Halbleiterkörper intergrierten Bauelement
DE102016103581B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE112012005981T5 (de) Halbleitervorrichtung
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102014106294B4 (de) Schaltkomponente mit einem Steuerelement und einer integrierten Schaltung, System mit einem Controller und einer integrierten Schaltung und Leistungsversorgungssystem mit einem Leistungsversorgungselement
DE102013107379A1 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
EP3017479B1 (de) Feldplatten-trench-fet sowie ein halbleiterbauelement
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE112016007515T5 (de) Ansteuerverfahren und Ansteuerschaltung für Halbleitervorrichtung
DE102017114568B4 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102013201044A1 (de) Leistungstransistor
DE102015102136B4 (de) Halbleiterbauelemente und ein verfahren zum bilden eines halbleiterbauelements
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
EP2380198A1 (de) Selbstsperrender schalter
DE112015004772T5 (de) Leistungsmodul, elektrische Leistungsumsetzungsvorrichtung und Antriebsgerät für ein Fahrzeug

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee