DE102012220849A1

DE102012220849A1 - Schaltung zur arithmetischen Verknüpfung mehrerer Eingangssignale

Info

Publication number: DE102012220849A1
Application number: DE102012220849.6A
Authority: DE
Inventors: Alexander Schild; Alexander Kunze
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 2012-11-15
Filing date: 2012-11-15
Publication date: 2014-05-15
Also published as: US9362900B2; US20140132330A1

Abstract

Eine Schalteinheit (1) dient zur arithmetischen Verknüpfung von zumindest zwei der Schalteinheit (1) zugeführten Eingangssignalen (A, B, C). Die Schalteinheit (1) weist hierfür eine Schaltmatrix (2) auf, der die zumindest zwei Eingangssignale (A, B, C) zugeführt sind. Die Schaltmatrix (2) wendet zumindest eine Summationsoperation auf zumindest zwei Eingangssignale (A, B, C) und/oder zumindest eine Multiplikationsoperation auf zumindest ein Eingangssignal (A, B) an. Die Schaltmatrix (2) kann ergänzend oder alternativ dazu auch zumindest ein Eingangssignal (A, B, C) direkt auf einen ersten Ausgang (41) durchschalten. Die Schaltmatrix (2) besteht hierfür aus mehreren Stromschaltern (201, 202, 203, 204, 205).

Description

Die Erfindung betrifft eine Schalteinheit zur arithmetischen Verknüpfung mehrerer Eingangssignale, wie sie beispielsweise in Tastköpfen von Oszilloskopen Anwendung findet. Diese Schalteinheit wird allgemein auch als Modusauswahlschaltung bezeichnet.
Moderne Oszilloskop-Tastköpfe haben typischerweise entweder einen oder zwei Eingänge und können damit entweder massebezogen oder differentiell messen. Eine Verknüpfung der Eingangssignale findet dabei erst im Grundgerät (Oszilloskop) selbst statt. Bei der Messung von mehreren Signalen werden dabei außerdem stets mehrere Tastköpfe benötigt, bzw. bei Verwendung eines einzelnen Tastkopfes muss dieser mehrfach neu kontaktiert werden.
Aus der EP 2 022 169 B1 ist eine Modusauswahl-Verstärkerschaltung zur Anwendung in einer Signalerfassungssonde bekannt. Die Modusauswahl-Verstärkerschaltung besteht dabei aus mehreren Differenzverstärkerschaltungen, denen drei Signaleingänge zugeführt sind. Für den Fall, dass eines der zugeführten Signale ein Referenzsignal (z. B. Masse) ist, kann mit der dargestellten Modusauswahl-Verstärkerschaltung entweder der Gegentaktmodus, der Gleichtaktmodus oder einer der entsprechenden massebezogenen Modi gemessen werden. Nachteilig an der EP 2 022 169 B1 ist, dass die Bandbreite wegen Verwendung von Differenzverstärkern zur arithmetischen Kombination der Eingangssignale beschränkt ist und dass die Differenzverstärker zwingend Spannungen als Eingangssignale benötigen, sodass die Transistoren innerhalb der Differenzverstärker für den vollen Spannungshub der Eingangssignale ausgelegt sein müssen. Dadurch muss entweder der Eingangsspannungsbereich stark eingeschränkt werden oder es ist nicht möglich besonders schnelle Transistoren mit sehr hoher Transitfrequenz zu verwenden, weil diese Transistoren eine niedrige Durchbruchspannung aufweisen.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schalteinheit zur arithmetischen Verknüpfung mehrerer Eingangssignale und einen entsprechenden Tastkopf zu schaffen, die den Einsatz sehr schneller Transistoren erlaubt, um damit eine hohe Bandbreite zu erreichen.
Die Aufgabe wird bezüglich der Schalteinheit durch die Merkmale des Anspruchs 1 und bezüglich des Tastkopfs für ein Oszilloskop durch die Merkmale des Anspruchs 17 gelöst. In den Unteransprüchen sind vorteilhafte Weiterbildungen angegeben.
Die erfindungsmäße Schalteinheit dient dabei zur arithmetischen Verknüpfung von zumindest zwei der Schalteinheit zugeführten Eingangssignalen, wobei die Schalteinheit eine Schaltmatrix aufweist, der die zumindest zwei Eingangssignale zugeführt sind. Die Schaltmatrix wendet dabei zumindest eine Summationsoperation auf zumindest zwei Eingangssignale an und/oder sie wendet zumindest eine Multiplikationsoperation auf zumindest ein Eingangssignal an und/oder sie schaltet zumindest ein Eingangssignal direkt auf einen ersten Ausgang durch. Die Schaltmatrix besteht dabei aus mehreren Stromschaltern. Es ist besonders vorteilhaft, dass die Schalteinheit eine arithmetische Verknüpfung von zumindest zwei der Schalteinheit zugeführten Eingangssignalen vornimmt. Unter arithmetischer Verknüpfung wird im Zuge dieser Beschreibung entweder eine Summation von Strömen, eine Differenzbildung von Strömen oder eine Multiplikation insbesondere mit konstanten Faktoren zwischen 0 und 1 verstanden. Besonders vorteilhaft ist dabei, dass die Schaltmatrix aus mehreren Stromschaltern besteht. Dies erlaubt, dass für den Fall, dass es sich bei den Eingangssignalen um Ströme handelt, diese direkt weiterverarbeitet werden können. Wegen des niederohmigen Stromeingangs ist außerdem der Spannungshub am Eingang der Stromschalter sehr gering. Daher können sehr schnelle Transistoren mit höchsten Transitfrequenzen und geringen Durchbruchspannungen eingesetzt werden. Derartige Stromschalter haben ein geringeres Rauschen als Differenzverstärker.
Besonders vorteilhaft ist es außerdem, wenn die Schaltmatrix einen zweiten Ausgang aufweist, wenn die Schalteinheit genau ein differenzbildendes Glied aufweist und wenn das genau eine differenzbildende Glied mit dem ersten Ausgang und dem zweiten Ausgang der Schaltmatrix verbunden ist. Dies erlaubt, dass die Schalteinheit einerseits eine Subtraktion von zwei Eingangssignalen bilden kann (z. B. Gegentaktmodus A – B) und andererseits ebenfalls den Gleichtaktmodus ((A + B)/2) – C) bilden kann.
Besonders vorteilhaft ist weiterhin, wenn ein Stromschalter einen ersten Eingang, einen zweiten Eingang, einen dritten Eingang, einen ersten Ausgang und einen zweiten Ausgang aufweist. Im Weiteren ist es vorteilhaft, wenn der Stromschalter dabei noch einen ersten Transistor und einen zweiten Transistor aufweist, wobei beide Transistoren an ihrem Emitter-Anschluss bzw. an ihrem Source-Anschluss miteinander und mit dem ersten Eingang verbunden sind. Ein Basis-Anschluss bzw. Gate-Anschluss des ersten Transistors ist dabei mit dem zweiten Eingang verbunden, wobei ein Basis-Anschluss bzw. Gate-Anschluss des zweiten Transistors mit dem dritten Eingang verbunden ist. Eine Steuerspannung wird in diesem Fall an den zweiten und dem dritten Eingang angelegt. Ein Kollektor-Anschluss bzw. Drain-Anschluss des ersten Transistors ist mit dem ersten Ausgang verbunden und ein Kollektor-Anschluss bzw. Drain-Anschluss des zweiten Transistors ist mit dem zweiten Ausgang verbunden. Ein solcher Stromschalter erlaubt, dass je nach gewählter Polarität der Steuerspannung der dem ersten Eingang zugeführte Strom entweder über den ersten Transistor oder über den zweiten Transistor fließt. Für den Fall, dass die Steuerspannung 0 Volt beträgt, kann mit diesem Schaltungsaufbau erreicht werden, dass sich der Eingangsstrom gleichmäßig über beide Transistoren aufteilt, also eine Multiplikation mit dem Faktor 0,5 stattfindet. Mit Hilfe eines solchen Stromschalters und des genau einen differenzbildenden Glieds ist die Schalteinheit folglich in der Lage, die eingangs erwähnten arithmetischen Verknüpfungen durchzuführen.
Ein weiterer Vorteil besteht, wenn der Schaltmatrix ein erstes Eingangssignal an einem ersten Eingang über eine erste Parallelschaltung aus einem ersten Kondensator und einer ersten Verstärkeranordnung zugeführt ist und/oder wenn der Schaltmatrix ein zweites Eingangssignal an einem zweiten Eingang über eine zweite Parallelschaltung aus einem zweiten Kondensator und einer zweiten Verstärkeranordnung zugeführt ist. Die Verstärkeranordnungen und die Kondensatoren gehören dabei ebenfalls der Schalteinheit an. Durch eine solche Parallelschaltung wird erreicht, dass ein hochfrequentes Eingangssignal über den entsprechenden Kondensator dem entsprechenden Eingang der Schaltmatrix zugeführt wird, wobei in einer anderen Messung ein niederfrequentes Eingangssignal über die Verstärkeranordnung dem entsprechenden Eingang zugeführt wird. Der Verstärkereingang trägt dafür Sorge, dass das niederfrequente Eingangssignal den gleichen Eingangspegel aufweist wie das hochfrequente Eingangssignal.
Im Weiteren ist es besonders vorteilhaft, wenn die erste Verstärkeranordnung einen ersten Verstärker und einen ersten resistiven Spannungsteiler aufweist, wobei der erste resistive Spannungsteiler vor dem Eingang des ersten Verstärkers angeordnet ist und/oder wenn die zweite Verstärkeranordnung einen zweiten Verstärker und einen zweiten resistiven Spannungsteiler aufweist, wobei der zweite resistive Spannungsteiler vor dem Eingang des zweiten Verstärkers angeordnet ist. Dies erlaubt, dass ein niederfrequentes Eingangssignal, welches einen hohen Pegel aufweist, entsprechend gedämpft werden kann, sodass es am Ausgang der Verstärkeranordnung ungefähr den gleichen Pegel hat, wie ein hochfrequentes Eingangssignal.
Auch liegt ein weiterer Vorteil vor, wenn ein erfindungsgemäßer Tastkopf für ein Oszilloskop eine Schalteinheit entsprechend der vorherigen Ansprüche aufweist. Es ist dabei besonders vorteilhaft, wenn eine solche Schalteinheit direkt in dem Tastkopf ausgebildet ist und die arithmetischen Verknüpfungen nicht etwa erst innerhalb des Oszilloskops berechnet werden. Dadurch kann das Rauschen weiter reduziert werden.
Verschiedene Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beispielhaft beschrieben. Gleiche Gegenstände weisen dieselben Bezugszeichen auf. Die entsprechenden Figuren der Zeichnung zeigen im Einzelnen:
1 ein Übersichtsschaltbild der erfindungsgemäßen Schalteinheit aufweisend eine Schaltmatrix und genau ein differenzbildendes Glied;
2A einen herkömmlichen Schalter der durch ein Relais gesteuert wird;
2B einen Transistor-Stromschalter der aus Bipolartransistoren besteht;
2C einen Transistor-Stromschalter der aus Feldeffekttransistoren besteht;
3A ein Ausführungsbeispiel der erfindungsgemäßen Schalteinheit;
3B ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schalteinheit;
3C ein zusätzliches Ausführungsbeispiel der erfindungsgemäßen Schalteinheit;
3D ein zusätzliches Ausführungsbeispiel der erfindungsgemäßen Schalteinheit;
4A ein Ausführungsbeispiel für ein differenzbildendes Glied in Form eines Differenzverstärkers;
4B ein Ausführungsbeispiel für ein differenzbildendes Glied in Form einer Transimpedanzstufe;
4C ein Ausführungsbeispiel für ein differenzbildendes Glied in Form einer Stromspiegelschaltung;
5A ein Übersichtsschaltbild der erfindungsgemäßen Schalteinheit für einen Tastkopf eines Oszilloskops, aufweisend eine Eingangsbeschaltung der Schaltmatrix;
5B ein Übersichtsschaltbild einer ersten Verstärkeranordnung für die Eingangsbeschaltung der Schaltmatrix; und
5C ein weiteres Übersichtsschaltbild einer zweiten Verstärkeranordnung für die Eingangsbeschaltung der Schaltmatrix.
1 zeigt ein Übersichtsschaltbild der erfindungsgemäßen Schalteinheit 1, aufweisend eine Schaltmatrix 2 und genau ein differenzbildendes Glied 3. Die Schalteinheit 1 dient dabei zu arithmetischen Verknüpfung von zumindest zwei der Schalteinheit 1 zugeführten Eingangssignalen A, B, C. Gut zu erkennen ist, dass die Eingangssignale A, B, C innerhalb der Schalteinheit 1 der Schaltmatrix 2 zugeführt werden. Bevorzugt handelt es sich bei allen Eingangssignalen A, B, C um einen Eingangsstrom. Die Schaltmatrix 2 ist dabei ausgebildet um zumindest eine Summationsoperation auf zumindest zwei Eingangssignale A, B, C anzuwenden. Die Schaltmatrix 2 kann ebenfalls zumindest eine Multiplikationsoperation auf zumindest ein Eingangssignal A, B, C anwenden. Im Übrigen kann die Schaltmatrix 2 auch zumindest ein Eingangssignal A, B, C direkt auf einen ersten Ausgang 4 ₁ durchschalten. Gut zu erkennen ist, dass ein erstes Signal x am ersten Ausgang 4 ₁ ausgegeben wird.
Die Schaltmatrix 2 weist außerdem noch einen zweiten Ausgang 4 ₂ auf. An dem zweiten Ausgang 4 ₂ wird ein zweites Signal y ausgegeben. Die Signale x und y können gleich oder verschieden sein.
Der erste Ausgang 4 ₁ ist mit einem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Der zweite Ausgang 4 ₂ ist mit einem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Die Schalteinheit 1 umfasst dabei ein differenzbildendes Glied 3. Bei dem genau einen differenzbildenden Glied 3 kann es sich entweder um genau einen Differenzverstärker 50 oder um eine Transimpedanzstufe 60 oder um eine Stromspiegelschaltung 70 handeln.
Ein erstes Eingangssignal A wird dabei einem ersten Eingang 6 ₁ der Schaltmatrix 2 zugeführt. Ein zweites Eingangssignal B wird der Schaltmatrix 2 an ihrem zweiten Eingang 6 ₂ zugeführt. Ein drittes Eingangssignal C wird der Schaltmatrix 2 an ihrem dritten Eingang 6 ₃ zugeführt. Bei dem dritten Eingangssignal C handelt es sich bevorzugt um die Bezugsmasse. Gut zu erkennen ist, dass die Schaltmatrix 2 noch eine beliebig weitere Anzahl an Eingängen aufweisen kann, sodass beliebig viele weitere Eingangssignale dieser zugeführt werden können. Die Schaltmatrix 2 besteht dabei bevorzugt aus Transistor-Stromschaltern 20.
Nachfolgend wird die Funktionsweise eines des sogenannten Transistor-Stromschalters 20 erläutert. Diese funktionieren ähnlich wie ein Umschalt-Relais 10, welches in 2A gezeigt ist. Gut zu erkennen ist, dass bei Anlegen einer Schaltspannung U_Schalt ein Strom fließt, der in einer Erregerspule einen magnetischen Fluss erzeugt, der durch den ferromagnetischen Kern und einen daran befindlichen, beweglich gelagerten, ebenfalls ferromagnetischen Anker fließt. An einem Luftspalt kommt es zur Krafteinwirkung auf den Anker, wodurch dieser einen oder mehrere Kontakte schaltet. Der Anker wird dabei durch eine Federkraft in die Ausgangslage zurückversetzt, sobald die Spule nicht mehr erregt ist. In diesem Fall kann der Eingang „In” mit einem der beiden Ausgänge „Out₁”, „Out₂” verbunden werden.
2B zeigt einen Transistor-Stromschalter 20, der aus Bipolartransistoren besteht. Nachfolgend wird der Transistor-Stromschalter 20 vereinfacht als Stromschalter 20 bezeichnet. Der Stromschalter 20 weist einen ersten Eingang 21 ₁, einen zweiten Eingang 21 ₂, einen dritten Eingang 21 ₃, einen ersten Ausgang 22 ₁ und einen zweiten Ausgang 22 ₂ auf. Der Stromschalter 20 weist weiterhin einen ersten Transistor 23 ₁ und einen zweiten Transistor 23 ₂ auf. Beide Transistoren 23 ₁, 23 ₂ sind an ihrem Emitter-Anschluss miteinander und mit dem ersten Eingang 21 ₁ verbunden. Im Weiteren ist ein Basis-Anschluss des ersten Transistors 23 ₁ mit dem zweiten Eingang 21 ₂ verbunden. Ein Basis-Anschluss des zweiten Transistors 23 ₂ ist außerdem mit dem dritten Eingang 21 ₃ verbunden. Eine Schaltspannung U_Schalt wird an den zweiten und dritten Eingang 21 ₂, 21 ₃ angelegt.
Ein Kollektor-Anschluss des ersten Transistors 23 ₁ ist mit dem ersten Ausgang 22 ₁ verbunden. Im Weiteren ist ein Kollektor-Anschluss des zweiten Transistors 23 ₂ mit dem zweiten Ausgang 22 ₂ verbunden. Durch Anlegen einer geeigneten Schaltspannung U_Schalt kann ein Eingangsstrom, welcher an dem ersten Eingang 21 ₁ angelegt wird, entweder auf den ersten Ausgang 22 ₁ oder auf den zweiten Ausgang 22 ₂ des Stromschalters 20 geschaltet werden. Der Stromschalter 20 kann einen Eingangsstrom bzw. ein Eingangssignal A, B, C zwischen dem ersten Ausgang 22 ₁ und dem zweiten Ausgang 22 ₂ auch aufteilen. Bei Anlegen einer Schaltspannung von z. B. U_Schalt = 0 V wird ein Eingangsstrom, also ein Eingangssignal A, B, C, zu gleichen Teilen auf den ersten Ausgang 22 ₁ und den zweiten Ausgang 22 ₂ aufgeteilt. Damit kann eine Multiplikationsoperation mit einem konstanten Faktor zwischen 0 und 1 realisiert werden. Eine solche Multiplikationsoperation kann auch durch das Parallelschalten zweier Stromschalter 20 erreicht werden. Dies wird im weiteren Verlauf noch ausführlich erläutert.
2C zeigt einen Transistor-Stromschalter 20, der aus Feldeffekt-Transistoren besteht. Bezüglich der Funktionsweise des Stromschalters 20 aus 2C wird auf die Beschreibung zu 2B verwiesen. Es wird angemerkt, dass statt einem Emitter-Anschluss von einem Source-Anschluss die Rede ist. Statt einem Basis-Anschluss wird innerhalb von 2C von einem Gate-Anschluss und statt von einem Kollektor-Anschluss von einem Drain-Anschluss gesprochen.
3A zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schalteinheit 1, in dem die erfindungsgemäße Schaltmatrix 2 und das differenzbildende Glied 3 gezeigt sind. Gut zu erkennen ist, dass ein erstes Eingangssignal A einem ersten Stromschalter 20 ₁ an seinem ersten Eingang 21 _{1_1} zugeführt wird. Der erste Stromschalter 20 ₁ umfasst einen ersten Transistor 23 _{1_1} und einen zweiten Transistor 23 _{2_1}. Die Transistoren 23 _{1_1}, 23 _{2_1} sind entsprechend der 2B miteinander verschalten. Eine Schaltspannung U_Schalt1 wird dem ersten Stromschalter 20 ₁ über einen zweiten Eingang 21 _{2_1} und einen dritten Eingang 21 _{3_1} zugeführt. Für den Fall, dass die Schaltspannung U_Schalt1 einen positiven Wert aufweist, wird das erste Eingangssignal A, bei welchem es sich um einen Eingangsstrom I_A handelt, über den ersten Transistor 23 _{1_1} geleitet. Für den Fall, dass die Schaltspannung U_Schalt1 negativ ist, wird das erste Eingangssignal A, bei welchem es sich um einen Eingangsstrom I_A handelt, über den zweiten Transistor 23 _{2_1} geleitet.
Ein erster Ausgang 22 _{1_1} ist mit einem gemeinsamen Eingang 31 _{1_1} einer ersten Multiplikationsschaltung 30 ₁ verbunden. Ein zweiter Ausgang 22 _{2_1} des ersten Stromschalters 20 ₁ ist mit einem ersten Eingang 21 _{1_2} eines zweiten Stromschalters 20 ₂ verbunden.
Die erste Multiplikationsschaltung 30 ₁ ist in der Lage, ein Eingangssignal, insbesondere einen Eingangsstrom, mit einem konstanten Faktor zwischen 0 und 1 zu multiplizieren. Die erste Multiplikationsschaltung 30 ₁ besteht dabei aus zwei parallel angeordneten Stromschaltern, wobei die ersten Eingänge von beiden Stromschaltern zu einem gemeinsamen Eingang 31 _{1_1} miteinander verbunden sind, wobei die zweiten Eingänge 31 _{2_1} von beiden Stromschaltern ebenfalls miteinander verbunden sind und wobei die dritten Eingänge 31 _{3_1} von beiden Stromschaltern ebenfalls jeweils miteinander verbunden sind. Eine Steuerspannung U_Schalt4 wird ebenfalls an den zweiten und dritten Eingängen 31 _{2_1}, 31 _{3_1} angelegt. Die ersten Ausgänge von beiden Stromschaltungen sind ebenfalls miteinander zu einem gemeinsamen ersten Ausgang 32 _{1_1} verbunden. Dieser erste gemeinsame Ausgang 32 _{1_1} der ersten Multiplikationsschaltung 30 ₁ ist mit einem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Ein zweiter Ausgang des ersten Stromschalters der ersten Multiplikationsschaltung 30 ₁ ist mit der Bezugsmasse verbunden. Ein zweiter Ausgang des zweiten Stromschalters der ersten Multiplikationsschaltung 30 ₁ bildet einen zweiten Ausgang 32 _{2_1}. Der zweite Ausgang 32 _{2_1} der ersten Multiplikationsschaltung 30 ₁ ist mit dem ersten gemeinsamen Ausgang 32 _{1_1} der ersten Multiplikationsschaltung 30 ₁ und damit mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden.
Zusammenfassend kann festgestellt werden, dass die erste Multiplikationsschaltung 30 ₁ aus vier Transistoren 37 ₁, 37 ₂, 37 ₃, 37 ₄ besteht. Die Emitter-Anschlüsse der Transistoren 37 ₁ bis 37 ₄ sind miteinander und mit dem ersten gemeinsamen Eingang 31 _{1_1} verbunden. Die Basisanschlüsse der Transistoren 37 ₁ und 37 ₂ sind ebenfalls miteinander und mit einem zweiten Eingang 31 _{2_1} verbunden. Die Kollektor-Anschlüsse der Transistoren 37 ₁ und 37 ₂ sind ebenfalls miteinander und mit dem ersten gemeinsamen Ausgang 32 _{1_1} verbunden. Die Basis-Anschlüsse der Transistoren 37 ₃ und 37 ₄ sind miteinander und mit dem dritten Eingang 31 _{3_1} verbunden. Der Kollektor-Anschluss des Transistors 37 ₃ ist mit der Bezugsmasse verbunden. Der Kollektor-Anschluss des Transistors 37 ₄ ist mit dem zweiten Ausgang 32 _{2_1} der ersten Multiplikationsschaltung 30 ₁ verbunden.
Je nach gewählter Schaltspannung U_Schalt4 wird ein Eingangsstrom entweder über die Transistoren 37 ₁, 37 ₂ geleitet und möglichst unverändert an dem ersten gemeinsamen Ausgang 32 _{1_1} ausgegeben. Bei Anlegen einer negativen Schaltspannung U_Schalt4 in dem gezeigten Beispiel aus 3A wird ein dem ersten gemeinsamen Eingang 31 _{1_1} zugeführter Strom gleichmäßig zwischen den Transistoren 37 ₃ und 37 ₄ aufgeteilt. Die Hälfte des Stroms versumpft über dem Transistor 37 ₃ in der Bezugsmasse, wohingegen die andere Hälfte über den Transistor 37 ₄ am zweiten Ausgang 32 _{2_1} der ersten Multiplikationsschaltung 30 ₁ ausgegeben wird. Dieser Strom wird dem differenzbildenden Glied 3 über den ersten Eingang 5 ₁ zugeführt.
Der zweite Stromschalter 20 ₂ besteht ebenfalls aus einem ersten Transistor 23 _{1_2} und einem zweiten Transistor 23 _{2_2}, wobei beide Transitoren 23 _{1_2} und 23 _{2_2} an ihrem Emitter-Anschluss miteinander und mit dem ersten Eingang 21 _{1_2} verbunden sind. Der Kollektor-Anschluss des ersten Transistors 23 _{1_2} des zweiten Stromschalters 20 ₂ ist ebenfalls mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Der Kollektor-Anschluss des zweiten Transistors 23 _{2_2} des zweiten Stromschalters 20 ₂ ist mit der Bezugsmasse verbunden. In dem Ausführungsbeispiel wird bei Anlegen einer positiven Schaltspannung U_Schalt5 der dem ersten Eingang 21 _{1_2} zugeführte Eingangsstrom über den ersten Transistor 23 _{1_2} des zweiten Stromschalters 20 ₂ an den ersten Eingang 5 ₁ des differenzbildenden Glieds 3 weitergeleitet. Bei einer negativen Schaltspannung U_Schalt5 wird ein dem ersten Eingang 21 _{1_2} zugeführter Eingangsstrom über den zweiten Transistor 23 _{2_2} des zweiten Stromschalters 20 ₂ in der Bezugsmasse versumpft.
Ein zweites Eingangssignal B, bei welchem es sich bevorzugt um einen Eingangsstrom I_B handelt, wird einem dritten Stromschalter 20 ₃ an dessen erstem Eingang 21 _{1_3} zugeführt. Je nach angelegter Schaltspannung U_Schalt2 wird der Eingangsstrom I_B an einem ersten Ausgang 22 _{1_3} oder an einem zweiten Ausgang 22 _{2_3} ausgegeben. Der erste Ausgang 22 _{1_3} des dritten Stromschalters 20 ₃ ist mit einem gemeinsamen Eingang 31 _{1_2} einer zweiten Multiplikationsschaltung 30 ₂ verbunden. Die zweite Multiplikationsschaltung 30 ₂ ist genauso aufgebaut wie die erste Multiplikationsschaltung 30 ₁. Es ist allerdings ersichtlich, dass aus zeichnerischen Gründen die entsprechende Schaltspannung U_Schalt6, der zweiten Multiplikationsschaltung 30 ₂ auf der rechten Seite dargestellt ist, sodass eine Multiplikation mit einem konstanten Faktor zwischen 0 und 1 bei der zweiten Multiplikationsschaltung 30 ₂ bei einer positiven Schaltspannung U_Schalt6 erfolgt. Die zweite Multiplikationsschaltung 30 ₂ weist ebenfalls einen ersten gemeinsamen Ausgang 32 _{1_2} auf, welcher mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden ist. Auf der anderen Seite weist die zweite Multiplikationsschaltung 30 ₂ einen zweiten Ausgang 32 _{2_2} auf, der mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden ist.
Der zweite Ausgang 22 _{2_3} des dritten Stromschalters 20 ₃ ist mit einem ersten Eingang 21 _{1_4} eines vierten Stromschalters 20 ₄ verbunden. Ein ersten Ausgang 22 _{1_4} des vierten Stromschalters 20 ₄ ist mit der Bezugsmasse verbunden. Ein zweiter Ausgang 22 _{2_4} des vierten Stromschalters 20 ₄ ist mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Eine Schaltspannung U_Schalt7 bewirkt, dass ein den ersten Eingang 21 _{1_4} zugeführter Eingangsstrom zwischen beiden Ausgängen 22 _{1_4}, 22 _{2_4} hin- und hergeschalten werden kann. Es ist zu beachten, dass aus zeichnerischen Gründen U_Schalt7 des vierten Stromschalters 20 ₄ entgegengesetzt zu der Schaltungsspannung U_Schalt2 des dritten Stromschalters 20 ₃ ist.
Im Weiteren weist die Schalteinheit 1 noch einen fünften Stromschalter 20 ₅ auf. Der fünfte Stromschalter 20 ₅ hat ebenfalls einen ersten Eingang 21 _{1_5}, dem das erste Eingangssignal C, bei dem es sich insbesondere um den Eingangsstrom I_C handelt, zugeführt wird. Ein erster Ausgang 22 _{1_5} des fünften Stromschalters 20 ₅ ist mit der Bezugsmasse verbunden. Ein zweiter Ausgang 22 _{2_5} des fünften Stromschalters 20 ₅ ist mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden.
Die nachfolgende Tabelle 1 erläutert, wie die Schaltspannungen U_Schalt1 bis U_Schalt7 beispielhaft gewählt werden können, um die gewünschten Messungen durchführen zu können. Bei den gewünschten Messungen, also den arithmetischen Verknüpfungen, handelt es sich um A – B, A – C, B – C oder (A + B)/2 – C, bzw. I_A – I_B, I_A – I_C, I_B – I_C oder (I_A + I_B)/2 – I_C. Für den Fall, dass die Schalteinheit 1 die arithmetische Verknüpfung A – B bilden soll, muss die Schaltmatrix 2 das Eingangssignal A dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 und das Eingangssignal B dem zweiten Eingang 5 ₂ zuführen. Die Schaltspannungen U_Schalt1 bis U_Schalt7 sind dabei so gewählt, dass das Eingangssignal A, bei welchem es sich um den Eingangsstrom I_A handelt, am ersten Ausgang 22 _{1_1} des ersten Stromschalters 20 ₁ ausgegeben wird. Dadurch wird das Eingangssignal A der ersten Multiplikationsschaltung 30 ₁ zugeführt. Die Schaltspannung U_Schalt4 ist dabei so gewählt, dass das Eingangssignal A über die Transistoren 37 ₁, 37 ₂ an den ersten gemeinsamen Ausgang 32 _{1_1} ausgegeben wird und damit an den ersten Eingang 5 ₁ des differenzbildenden Glieds 3 anliegt.
Auf der anderen Seite wird das Eingangssignal B, also der Eingangsstrom I_B, dem ersten Eingang 21 _{1_3} des dritten Stromschalters 20 ₃ zugeführt. Die Schaltspannung U_Schalt2 ist dabei so gewählt, dass das Eingangssignal B am ersten Ausgang 22 _{1_3} des dritten Stromschalters 20 ₃ ausgegeben wird. Im Anschluss daran wird das Eingangssignal der zweiten Multiplikationsschaltung 30 ₂ zugeführt. Die Schaltspannung U_Schalt6 wird dabei negativ gewählt, sodass das Eingangssignal B am ersten gemeinsamen Ausgang 32 _{1_2} der zweiten Multiplikationsschaltung 30 ₂ ausgegeben wird. Dadurch liegt das zweite Eingangssignal B am zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 an.
Damit die Messung nicht gestört wird, sollte das dritte Eingangssignal C, bei welchem es sich um den Eingangsstrom I_C handelt, entsprechend versumpft werden. Das dritte Eingangssignal C liegt dabei an dem ersten Eingang 21 _{1_5} des fünften Stromschalters 20 ₅ an. Die Schaltspannung U_Schalt3 ist dabei so gewählt, dass das dritte Eingangssignal C am ersten Ausgang 22 _{1_5} ausgegeben wird und dort in der Bezugsmasse versumpft wird. Dadurch erhöht sich die Isolationsfähigkeit der Schaltmatrix 2.
Die dargestellten Spannungen von +0,4 Volt und –0,4 Volt sind nur exemplarisch angegeben. Es können auch andere Spannungen eingestellt werden. Für den Fall, dass die arithmetische Verknüpfung A – C bzw. B – C eingestellt werden soll, muss die Schaltmatrix 2 das erste Eingangssignal A auf den ersten Eingang 5 ₁ und das dritte Eingangssignal C auf den zweiten Eingang 5 ₂ schalten, bzw. das zweite Eingangssignal B auf den ersten Eingang 5 ₁ und das dritte Eingangssignal C auf den zweiten Eingang 5 ₂.
Für den Fall, dass eine Gleichtaktmessung stattfinden soll, muss die arithmetische Verknüpfung (A + B)/2 – C betragen. Dies bedeutet, dass die Eingangssignale A und B, bei denen es sich um die Eingangsströme I_A und I_B handelt, in ihrer Größe jeweils halbiert werden müssen. Dies geschieht, indem der Eingangsstrom I_A über den zweiten Ausgang 32 _{2_1} der ersten Multiplikationsschaltung 30 ₁ und der Eingangsstrom I_B über den zweiten Ausgang 32 _{2_2} der zweiten Multiplikationsschaltung 30 ₂ ausgegeben wird. Beide Ströme addieren sich daher am ersten Eingang 5 ₁ des differenzbildenden Glieds 3. Dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 wird in diesem Fall der dritte Eingangsstrom I_C zugeführt. Die entsprechenden Schaltspannungen sind in Tabelle 1 angegeben.
Es ist darauf hinzuweisen, dass der Schaltungsaufbau aus 3A nur von exemplarischer Natur ist. Beispielsweise kann der zweite Stromschalter 20 ₂ auch weggelassen werden. In diesem Fall muss der zweite Ausgang 22 _{2_1} des ersten Stromschalters 20 ₁ direkt mit der Bezugsmasse verbunden sein.
3B zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schalteinheit 1, die die Schaltmatrix 2 und das differenzbildende Glied 3 enthält. Ein erstes Eingangssignal A wird einem ersten Stromschalter 20 ₁ an dessen ersten Eingang 21 _{1_1} zugeführt. Ein erster Ausgang 22 _{1_1} des ersten Stromschalters 20 ₁ ist mit einem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Ein zweiter Ausgang 22 _{2_1} des ersten Stromschalters 20 ₁ ist mit einem ersten Eingang 21 _{1_2} eines zweiten Stromschalters 20 ₂ verbunden. Ein erster Ausgang 22 _{1_2} des zweiten Stromschalters 20 ₂ ist mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Ein zweiter Ausgang 22 _{2_2} des zweiten Stromschalters 20 ₂ ist mit einem gemeinsamen Eingang 31 _{1_1} einer ersten Multiplikationsschaltung 30 ₁ verbunden. Ein gemeinsamer erster Ausgang 32 _{1_1} der ersten Multiplikationsschaltung 30 ₁ ist mit der Bezugsmasse verbunden. Ein zweiter Ausgang 32 _{2_1} der ersten Multiplikationsschaltung 30 ₁ ist mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden.
Ein zweites Eingangssignal B ist einem dritten Stromschalter 20 ₃ an dessen ersten Eingang 21 _{1_3} zugeführt. Ein erster Ausgang 22 _{1_3} des dritten Stromschalters 20 ₃ ist mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Ein zweiter Ausgang 22 _{2_3} des dritten Stromschalters 20 ₃ ist mit einem ersten Eingang 21 _{1_4} eines vierten Stromschalters 20 ₄ verbunden. Ein erster Ausgang 22 _{1_4} des vierten Stromschalters 20 ₄ ist mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Ein zweiter Ausgang 22 _{2_4} des vierten Stromschalters 20 ₄ ist mit dem gemeinsamen Eingang 31 _{1_1} der ersten Multiplikationsschaltung 30 ₁ verbunden.
Ein drittes Eingangssignal C, in der Form eines Eingangsstroms I_C, wird einem fünften Stromschalter 20 ₅ an einem ersten Eingang 21 _{1_5} zugeführt. Ein erster Ausgang 22 _{1_5} des fünften Stromschalters 20 ₅ ist mit der Bezugsmasse verbunden. Ein zweiter Ausgang 22 _{2_5} des fünften Stromschalters 20 ₅ ist mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden.
Gut zu erkennen ist außerdem, dass dem Eingangssignal A, welches in Form eines Stroms I_A vorliegt, ein weiterer Strom I_Ø aus der Stromquelle 35 überlagert wird. Bei dem Strom I_Ø handelt es sich um einen konstanten Strom. Dieser sorgt dafür, dass das dem ersten Stromschalter 20 ₁ zugeführte Eingangssignal stets einen positiven Wert aufweist, sodass immer ein Strom über den ersten Stromschalter 20 ₁ fließen kann. Dies gilt insbesondere für die Transistoren, aus denen der erste Stromschalter 20 ₁ besteht. Selbiges gilt auch für das zweite Eingangssignal B und das dritte Eingangssignal C, welche ebenfalls mit einem konstanten Strom I_Ø überlagert werden. Dieser Strom kommt ebenfalls aus der Stromquelle 35. Es kann hierbei eine gemeinsame Stromquelle oder mehrere getrennte Stromquellen verwendet werden.
Die nachfolgende Tabelle 2 zeigt die verschiedenen anzulegenden Schaltspannungen U_Schalt1 bis U_Schalt6 um die verschiedenen arithmetischen Verknüpfungen einstellen zu können. Um die arithmetische Verknüpfung A – C innerhalb der Schaltmatrix einstellen zu können, wird die Schaltspannung U_Schalt1 des ersten Stromschalters 20 ₁ derart gewählt, dass das Eingangssignal A in dem zweiten Ausgang 22 _{2_1} des ersten Stromschalters ausgegeben wird. Die Schaltspannung U_Schalt4 des zweiten Stromschalters 20 ₂ wird derart gewählt, dass das Eingangssignal A, welches dem zweiten Stromschalter 20 ₂ über den ersten Eingang 21 _{1_2} zugeführt wird, über den ersten Ausgang 22 _{1_2} ausgegeben wird. Das Eingangssignal A liegt in diesem Fall über dem ersten und zweiten Stromschalter 20 ₁, 20 ₂ an dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 an. Die Schaltspannung U_Schalt3 des fünften Stromschalters 20 ₅ ist derart gewählt, dass das Eingangssignal C an dem zweiten Ausgang 22 _{2_5} des fünften Stromschalters 20 ₅ ausgegeben wird. Das Eingangssignal C liegt folglich an dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 an.
Gut zu erkennen ist, dass der erste Stromschalter 20 ₁ das erste Eingangssignal A auch direkt an den ersten Eingang 5 ₁ des differenzbildenden Glieds 3 anlegen könnte. Innerhalb der erfindungsgemäßen Schaltmatrix 2 wird allerdings vorzugsweise darauf geachtet, dass mögliche Symmetrien eingehalten werden. Beispielsweise wird zur Bildung der arithmetischen Verknüpfung B – C das Eingangssignal B zwingend über zwei Stromschaler 20 ₃, 20 ₄ geleitet, bis dieses ebenfalls am ersten Eingang 5 ₁ des differenzbildenden Glieds 3 anliegt. Um bei der Berechnung der arithmetischen Verknüpfung A – C gegenüber der arithmetischen Verknüpfung B – C keine unterschiedlichen Dämpfungen innerhalb der Schaltmatrix 2 heraus kalibrieren zu müssen, werden die Eingangssignale A und B bevorzugt über eine gleiche Anzahl an Stromschaltern zu dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 durchgeschalten.
Aufgrund der Tatsache, dass an dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 drei Stromschalter 20 ₁, 20 ₂, 20 ₄ und eine Multiplikationsschaltung 30 ₁ angeschlossen sind, ergibt sich eine erhöhte Kapazität, die sich ungünstig auf die erzielbare Bandbreite auswirkt. Daher kann vor die Eingänge 5 ₁ und 5 ₂ des differenzbildenden Glieds 3 noch eine Pufferstufe geschaltet sein. Eine solche nicht dargestellte Pufferstufe besteht aus zwei Transistoren, die an ihrem Basisanschluss jeweils miteinander und mit einer konstanten Spannungsquelle verbunden sind. Der Kollektor-Anschluss eines ersten Transistors ist dabei mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Der Kollektor-Anschluss des zweiten Transistors der Pufferstufe ist dabei mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Ein Emitter-Anschluss des ersten Transistors der nicht dargestellten Pufferstufe ist mit den Ausgängen der Stromschalter 20 ₁, 20 ₂, 20 ₄ und dem zweiten Ausgang 32 _{2_1} der Multiplikationsschaltung 30 ₁ verbunden. Ein Emitter-Anschluss des zweiten Transistors der nicht dargestellten Pufferstufe ist mit dem ersten Ausgang 22 _{1_3} des dritten Stromschalters 20 ₃ und mit dem zweiten Ausgang 22 _{2_5} des fünften Stromschalters 20 ₅ verbunden.
Das differenzbildende Glied 3 sieht an seinem ersten Eingang 5 ₁ folglich nur die Kapazität des ersten Transistors der nicht dargestellten Pufferstufe. Diese Kapazität beträgt nur ein Viertel der Kapazität, die das differenzbildende Glied 3 sonst sehen würde. Folglich kann eine 4-fach höhere Bandbreite erzielt werden.
3C zeigt ein zusätzliches Ausführungsbeispiel der erfindungsgemäßen Schalteinheit 1, die eine Schaltmatrix 2 und ein differenzbildendes Glied 3 aufweist. Gut zu erkennen ist, dass ein drittes Eingangssignal C, in Form eines Eingangsstroms I_C, einem ersten Stromschalter 20 ₁ an dessen ersten Eingang 21 _{1_1} zugeführt ist. Ein erster Ausgang 22 _{1_1} des ersten Stromschalters 20 ₁ ist mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Weiterhin ist ein zweiter Ausgang 22 _{2_2} des ersten Stromschalters 20 ₁ mit der Bezugsmasse verbunden.
Weiterhin ist das erste Eingangssignal A über einen dritten Transistor 40 ₁ mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Das erste Eingangssignal A ist ferner über eine erste Multiplikationsschaltung 41 ₁ mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Diese erste Multiplikationsschaltung 41 ₁ besteht aus zwei Transistoren 40 ₂ und 40 ₃. Die Basis-Anschlüsse der beiden Transistoren 40 ₂, 40 ₃ sind miteinander verbunden. Die Emitter-Anschlüsse der beiden Transistoren 40 ₂ und 40 ₃ sind ebenfalls miteinander verbunden. Über diese wird das erste Eingangssignal A zugeführt. Der Kollektor-Anschluss des Transistors 40 ₂ ist mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Der Kollektor-Anschluss des Transistors 40 ₃ ist mit der Bezugsmasse verbunden. Für den Fall, dass eine positive Schaltspannung U_Schalt2 an den Basis-Anschluss der beiden Transistoren 40 ₂, 40 ₃ angelegt wird, teilt sich ein Eingangssignal A in Form des Eingangsstroms I_A in zwei gleich große Ströme auf. Weiterhin wird das Eingangssignal A noch einem vierten Transistor 40 ₄ an dessen Emitter-Anschluss zugeführt, wobei der Kollektor-Anschluss des vierten Transistors 40 ₄ mit der Bezugsmasse verbunden ist.
Im Weiteren ist das zweite Eingangssignal B über einen fünften Transistor 40 ₅ mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Dabei wird das zweite Eingangssignal B dem Emitter-Anschluss des fünften Transistors 40 ₅ zugeführt. Der Kollektor-Anschluss des fünften Transistors 40 ₅ ist dabei mit dem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Das zweite Eingangssignal B ist außerdem über einen sechsten Transistor 40 ₆ mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Dabei wird das zweite Eingangssignal B ebenfalls dem Emitter-Anschluss des sechsten Transistors 40 ₆ zugeführt, wohingegen der Kollektor-Anschluss des sechsten Transistors 40 ₆ mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden ist. Das zweite Eingangssignal B ist außerdem über einen siebten Transistor 40 ₇ mit der Bezugsmasse verbunden. Dabei wird das zweite Eingangssignal B dem Emitter-Anschluss des siebten Transistors 40 ₇ zugeführt, wohingegen der Kollektor-Anschluss des siebten Transistors 40 ₇ mit der Bezugsmasse verbunden ist.
Das zweite Eingangssignal B ist weiterhin über eine zweite Multiplikationsschaltung 41 ₂ mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Die zweite Multiplikationsschaltung 41 ₂ besteht aus zwei Transistoren 40 ₈, 40 ₉, deren Basis-Anschlüsse miteinander verbunden sind. Die Emitter-Anschlüsse der Transistoren 40 ₈, 40 ₉ sind ebenfalls miteinander verbunden. Über die Emitter-Anschlüsse wird das zweite Eingangssignal B zugeführt. Der Kollektor-Anschluss des Transistors 40 ₈ ist mit dem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Der Kollektoranschluss des Transistors 40 ₉ ist mit der Bezugsmasse verbunden. Wie auch bei der ersten Multiplikationsschaltung 41 ₁, kann auch die zweite Multiplikationsschaltung 41 ₂ je nach Wahl der Schaltspannung U_Schalt7 eine Multiplikation mit einem konstanten Faktor zwischen 0 und 0,5 durchführen.
Das differenzbildende Glied 3 bildet eine Differenz zwischen den Eingangssignalen, die ihm an dem ersten Eingang 5 ₁ und dem zweiten Eingang 5 ₂ zugeführt sind. Diese Differenz kann das differenzbildende Glied 3 optional noch mit einem Faktor k verstärken. Der Faktor k kann dabei größer 1 gewählt sein. Der Faktor k kann auch kleiner 1 gewählt sein, sodass das differenzbildende Glied noch eine dämpfende Wirkung aufweist. Der Faktor k kann auch genau 1 betragen, sodass keine Verstärkung und keine Dämpfung eingestellt ist. Der Faktor k kann auch eine Transimpedanz sein, sodass eine Strom-Spannungs-Wandlung durchgeführt wird.
Die nachfolgende Tabelle 3 gibt für die einstellbaren arithmetischen Verknüpfungen A – B, A – C, B – C, (A + B)/2 – C die notwendigen Schaltspannungen U_Schalt1 bis U_Schalt4 an.
3D zeigt ein zusätzliches Ausführungsbeispiel der erfindungsgemäßen Schalteinheit 1, die eine Schaltmatrix 2 und ein differenzbildendes Glied 3 aufweist. Ein erstes Eingangssignal A wird über einen ersten Transistor 40 ₁ einem ersten Stromschalter 20 ₁ an dessen ersten Eingang 21 _{1_1} zugeführt. Dabei wird das erste Eingangssignal A einem Emitter-Anschluss des ersten Transistors 40 ₁ zugeführt, wobei ein Kollektor-Anschluss des ersten Transistors 40 ₁ mit dem ersten Eingang 21 _{1_1} des ersten Stromschalters 20 ₁ verbunden ist.
Weiterhin wird das erste Eingangssignal A einem Emitter-Anschluss eines zweiten Transistors 40 ₂ zugeführt, wobei ein Kollektor-Anschluss des zweiten Transistors 40 ₂ mit der Bezugsmasse verbunden ist.
Das erste Eingangssignal A wird außerdem über einen dritten Transistor 40 ₃ einem zweiten Stromschalter 20 ₂ an dessen ersten Eingang 21 _{1_2} zugeführt. Dabei wird das erste Eingangssignal A einem Emitter-Anschluss des dritten Transistors 40 ₃ zugeführt, wobei ein Kollektor-Anschluss des dritten Transistors 40 ₃ mit dem ersten Eingang 21 _{1_2} des zweiten Stromschalters 20 ₂ verbunden ist.
Ein zweites Eingangssignal B wird über einen vierten Transistor 40 ₄ dem ersten Stromschalter 20 ₁ an dessen ersten Eingang 21 _{1_1} zugeführt. Dabei wird das zweite Eingangssignal B einem Emitter-Anschluss des vierten Transistors 40 ₄ zugeführt, wobei ein Kollektor-Anschluss des vierten Transistors 40 ₄ mit dem ersten Eingang 21 _{1_1} des ersten Stromschalters 20 ₁ verbunden ist.
Weiterhin wird das zweite Eingangssignal B einem Emitter-Anschluss eines fünften Transistors 40 ₅ zugeführt, wobei ein Kollektor-Anschluss des fünften Transistors 40 ₅ mit der Bezugsmasse verbunden ist.
Das zweite Eingangssignal B wird außerdem über einen sechsten Transistor 40 ₆ dem zweiten Stromschalter 20 ₂ an dessen ersten Eingang 21 _{1_2} zugeführt. Dabei wird das zweite Eingangssignal B einem Emitter-Anschluss des sechsten Transistors 40 ₆ zugeführt, wobei ein Kollektor-Anschluss des sechsten Transistors 40 ₆ mit dem ersten Eingang 21 _{1_2} des zweiten Stromschalters 20 ₂ verbunden ist.
Ein drittes Eingangssignal C, bei welchem es sich bevorzugt um die Bezugsmasse handelt, wird über einen siebten Transistor 40 ₇ dem ersten Stromschalter 20 ₁ an dessen ersten Eingang 21 _{1_1} zugeführt. Dabei wird das dritte Eingangssignal C einem Emitter-Anschluss des siebten Transistors 40 ₇ zugeführt, wobei ein Kollektor-Anschluss des siebten Transistors 40 ₇ mit dem ersten Eingang 21 _{1_1} des ersten Stromschalters 20 ₁ verbunden ist.
Weiterhin wird das dritte Eingangssignal C einem Emitter-Anschluss eines achten Transistors 40 ₈ zugeführt, wobei ein Kollektor-Anschluss des achten Transistors 40 ₈ mit der Bezugsmasse verbunden ist.
Das dritte Eingangssignal C wird außerdem über einen neunten Transistor 40 ₉ dem zweiten Stromschalter 20 ₂ an dessen ersten Eingang 21 _{1_2} zugeführt. Dabei wird das dritte Eingangssignal C einem Emitter-Anschluss des neunten Transistors 40 ₉ zugeführt, wobei ein Kollektor-Anschluss des neunten Transistors 40 ₉ mit dem ersten Eingang 21 _{1_2} des zweiten Stromschalters 20 ₂ verbunden ist.
Ein erster Ausgang 22 _{1_1} des ersten Stromschalters 20 ₁ ist dabei mit der Bezugsmasse verbunden. Ein zweiter Ausgang 22 _{2_1} des ersten Stromschalters 20 ₁ ist mit einem ersten Eingang 5 ₁ des differenzbildenden Glieds 3 verbunden. Ein erster Ausgang 22 _{1_2} des zweiten Stromschalters 20 ₂ ist dabei mit der Bezugsmasse verbunden. Ein zweiter Ausgang 22 _{2_2} des zweiten Stromschalters 20 ₂ ist mit einem zweiten Eingang 5 ₂ des differenzbildenden Glieds 3 verbunden. Die Basis-Anschlüsse der Transistoren innerhalb des ersten und zweiten Stromschalters 20 ₁, 20 ₂, deren Kollektoren mit dem ersten oder zweiten Eingang 5 ₁, 5 ₂ des differenzbildenden Glieds 3 verbunden sind, sind ebenfalls miteinander verbunden.
Es werden die Schaltspannungen U_Schalt1 bis U_Schalt9 entsprechend der Tabelle 4 an die Transistoren 40 ₁ bis 40 ₉ zur Ansteuerung angelegt. Die Schaltspannung U_Schalt10 wird an den ersten Stromschalter 20 ₁ und die Schaltspannung U_Schalt11 an den zweiten Stromschalter 20 ₂ angelegt.
Das in 3D gezeigte Ausführungsbeispiel zeichnet sich durch eine besonders hohe Symmetrie, sowie durch eine minimierte Ausgangskapazität der Schaltmatrix 2 aus.
Die nachfolgende Tabelle 4 gibt für die einstellbaren arithmetischen Verknüpfungen A – B, A – C, B – C, (A + B)/2 – C die notwendigen Schaltspannungen U_Schalt1 bis U_Schalt11 an. Die Spannungen 0,4 V und –0,4 V sind exemplarisch gewählt.
4A zeigt ein Ausführungsbeispiel für das differenzbildende Glied 3 in Form eines Differenzverstärkers 50. Der Differenzverstärker 50 hat einen ersten Eingang 5 ₁ und einen zweiten Eingang 5 ₂. Diese beiden Eingänge sind mit den beiden Ausgängen 4 ₁, 4 ₂ der Schaltmatrix 2 verbunden. An den Eingängen 5 ₁, 5 ₂ werden bevorzugt Eingangsströme zugeführt, die durch jeweils einen Widerstand 5 ₁, 5 ₂ in eine Eingangsspannung umgesetzt sind. Hierzu ist ein Widerstand 51 ₁ mit der Bezugsmasse verbunden. Andererseits ist ebenfalls ein weiterer Widerstand 51 ₂ mit der Bezugsmasse verbunden. Der Spannungsabfall über dem Widerstand 51 ₁ wird einem Basis-Anschluss des Transistors 52 ₁ zugeführt. Der Spannungsabfall über dem Widerstand 51 ₂ wird einem Basis-Anschluss des Transistors 52 ₂ zugeführt. Die Emitter-Anschlüsse der Transistoren 52 ₁, 52 ₂ sind über die Widerstände 51 ₃, 51 ₄ miteinander verbunden. Zwischen beiden Widerständen 51 ₃, 51 ₄ wird über eine Stromquelle 53 ein Strom zugeführt. An dem Kollektor-Anschluss des Transistors 52 ₁ ist ein Widerstand 51 ₅ gegen die Bezugsmasse geschaltet. An dem Kollektor-Anschluss des Transistors 52 ₂ ist ebenfalls ein Widerstand 51 ₆ gegen die Bezugsmasse geschaltet. Durch die Wahl der Widerstände 51 ₃, 51 ₅ bzw. 51 ₄, 51 ₆ kann das Verstärkungsverhältnis des Differenzverstärkers 50 eingestellt werden.
4B zeigt ein Ausführungsbeispiel für ein differenzbildendes Glied 3 in Form einer Transimpedanzstufe 60. Die Transimpedanzstufe 60 weist einen ersten Eingang 5 ₁ und einen zweiten Eingang 5 ₂ auf, die mit dem ersten Ausgang 4 ₁ und dem zweiten Ausgang 4 ₂ der Schaltmatrix 2 verbunden sind. Der erste Eingang 5 ₁ ist mit dem Basis-Anschluss eines Transistors 61 ₁ verbunden. Der Emitter-Anschluss des Transistors 61 ₁ ist mit einer konstanten Stromquelle 62 verbunden. Der Kollektor-Anschluss des Transistors 61 ₁ ist über einen Widerstand 63 ₁ mit dem Basisanschluss des Transistors 61 ₁ rückgekoppelt. Der Kollektor-Anschluss des Transistors 61 ₁ ist außerdem über einen Widerstand 63 ₂ mit der Bezugsmasse verbunden.
Der Eingang 5 ₂ ist mit dem Basisanschluss des Transistors 61 ₂ verbunden. Der Emitter-Anschluss des Transistors 61 ₂ ist mit dem Emitter-Anschluss des Transistors 61 ₁ und damit mit der konstanten Stromquelle 62 verbunden. Der Kollektor-Anschluss des Transistors 61 ₂ ist über den Widerstand 63 ₃ mit dem Basisanschluss des Transistors 61 ₂ rückgekoppelt. Der Kollektor-Anschluss des Transistors 61 ₂ ist ebenfalls über den Widerstand 63 ₄ mit der Bezugsmasse verbunden. Für den Fall, dass der Eingangsstrom am Eingang 5 ₁ zunimmt, steigt auch der Strom, der durch den Transistor 61 ₁ fließt an. Am Kollektor-Anschluss des Transistors 61 ₁ sinkt dabei die Spannung. Durch die Rückkopplung mit dem Widerstand 63 ₁ geht dabei die Spannung am Eingang ebenfalls herunter.
4C zeigt ein Ausführungsbeispiel für ein differenzbildendes Glied 3 in Form einer Stromspiegelschaltung 70. Die Stromspiegelschaltung 70 weist einen ersten Eingang 5 ₁ und einen zweiten Eingang 5 ₂ auf. Der erste Eingang 5 ₁ ist mit dem ersten Ausgang 4 ₁ der Schaltmatrix 2 verbunden. Der zweite Eingang 5 ₂ ist mit dem zweiten Ausgang 4 ₂ der Schaltmatrix 2 verbunden. Der erste Eingang 5 ₁ ist mit einem Emitter-Anschluss und einem Basis-Anschluss eines Transistors 71 ₁ verbunden. Der zweite Eingang 5 ₂ ist mit dem Emitter-Anschluss eines Transistors 71 ₂ verbunden. Die Basis-Anschlüsse der Transistoren 71 ₁ und 71 ₂ sind ebenfalls miteinander verbunden. Ein Kollektor-Anschluss des Transistors 71 ₁ ist ebenso wie ein Kollektor-Anschluss des Transistors 71 ₂ mit der Bezugsmasse verbunden. Am Emitter-Anschluss des Transistors 71 ₂ kann durch die Stromspiegelschaltung 70 die Differenz der den Eingängen 5 ₁, 5 ₂ zugeführten Ströme abgegriffen werden. Über einen Widerstand 72 kann dieser Differenzstrom in eine Spannung umgewandelt werden.
5A zeigt ein Übersichtsschaltbild der erfindungsgemäßen Schalteinheit 1 für einen Tastkopf eines Oszilloskops und erläutert hierfür die Eingangsbeschaltung der Schaltmatrix 2. Gut zu erkennen sind die ersten, zweiten und dritten Eingänge 6 ₁, 6 ₂, 6 ₃ an denen die Eingangssignale A, B, C der Schaltmatrix 2 zugeführt werden. Der Schaltmatrix 2 wird dabei ein erstes Eingangssignal A an einem ersten Eingang 6 ₁ über eine erste Parallelschaltung 80 ₁ aus einem ersten Kondensator 81 ₁ und einer ersten Verstärkeranordnung 82 ₁ zugeführt. In Serie zu dem ersten Kondensator 81 ₁ kann noch ein Widerstand 83 ₁ geschalten sein. Die Parallelschaltung 80 ₁ wird über eine Anschlussleitung 84 ₁ und einen Widerstand 85 ₁ mit der zu messenden Schaltung kontaktiert.
Der Schaltmatrix 2 ist überdies ein zweites Eingangssignal B an einem zweiten Eingang 6 ₂ über eine zweite Parallelschaltung 80 ₂ aus einem zweiten Kondensator 81 ₂ und einer zweiten Verstärkeranordnung 82 ₂ zugeführt. In Serie zu dem zweiten Kondensator 81 ₂ ist noch ein Widerstand 83 ₂ geschaltet. Die zweite Parallelschaltung 80 ₂ ist über eine Leitung 84 ₂ und einen Widerstand 85 ₂ mit der zu messenden Schaltung kontaktiert. Ein dritter Eingang 6 ₃ der Schaltmatrix 2 ist bevorzugt mit der Bezugsmasse verbunden. Bei der Bezugsmasse handelt es sich auch um das Referenzpotential.
Die Leitung 84 ₁ ist über den Widerstand 83 ₁ breitbandig abgeschlossen. Die Leitung 84 ₂ ist über den Widerstand 83 ₂ breitbandig abgeschlossen. Ein Hochfrequenzsignal, welches über den Widerstand 85 ₁ der Schalteinheit 1 zugeführt wird, wird über den ersten Kondensator 81 ₁ und den Widerstand 83 ₁ dem ersten Eingang 6 ₁ der Schaltmatrix 2 übergeben. Ein niederfrequentes Signal, welches über den Widerstand 85 ₁ der Schalteinheit 1 zugeführt wird, wird über die erste Verstärkeranordnung 82 ₁ dem ersten Eingang 6 ₁ der Schaltmatrix 2 übergeben. Ein Hochfrequenzsignal, welches den Widerstand 85 ₂ zugeführt wird, wird über den zweiten Kondensator 81 ₂ dem zweiten Eingang 6 ₂ der Schaltmatrix 2 zugeführt. Ein niederfrequentes Signal, welches dem Widerstand 85 ₂ zugeführt wird, wird über die zweite Verstärkeranordnung 82 ₂ dem zweiten Eingang 6 ₂ der Schaltmatrix 2 übergeben.
5B zeigt ein Übersichtschaltbild einer ersten Verstärkeranordnung 82 ₁ zur Eingangsbeschaltung der Schaltmatrix 2. Die erste Verstärkeranordnung 82 ₁ umfasst einen ersten Verstärker 90 ₁ und einen ersten resistiven Spannungsteiler 91 ₁, der vor dem Eingang des ersten Verstärkers 90 ₁ angeordnet ist. Der erste resistive Spannungsteiler besteht aus den Widerständen 92 ₁ und 92 ₂. Weiterhin weist die erste Verstärkeranordnung 82 ₁ einen dritten Kondensator 93 ₁ auf, wobei der dritte Kondensator 93 ₁ zwischen dem resistiven Spannungsteiler 91 ₁ und dem Eingang des ersten Verstärkers 90 ₁ gegen die Bezugsmasse geschaltet ist. Dieser dritte Kondensator 93 ₁ bewirkt eine Tiefpasscharakteristik der Anordnung. Am Ausgang des ersten Verstärkers 90 ₁ kann auch ein Widerstand 94 ₁ in Serie geschaltet sein. Die Widerstände 92 ₁, 92 ₂, 94 ₁ sind dabei so dimensioniert, dass ein niederfrequentes Signal, welches über die erste Verstärkeranordnung 82 ₁ geleitet wird, eine gleich hohe Amplitude aufweist, wie ein hochfrequentes Signal, welches über den ersten Kondensator 81 ₁ geleitet wird.
5C zeigt ein weiteres Übersichtsschaltbild einer zweiten Verstärkeranordnung 82 ₂, die die Eingangsbeschaltung der Schaltmatrix 2 darstellt. Die zweite Verstärkeranordnung 82 ₂ weist einen zweiten Verstärker 90 ₂ und einen zweiten resistiven Spannungsteiler 91 ₂ auf. Der zweite Verstärker 90 ₂ verfügt bevorzugt über einen Stromausgang (Transadmittanzverstärker). Der zweite resistive Spannungsteiler 91 ₂ ist vor dem Eingang des zweiten Verstärkers 90 ₂ angeordnet. Die zweite Verstärkeranordnung 82 ₂ weist außerdem einen vierten Kondensator 93 ₂ auf, wobei der vierte Kondensator 93 ₂ zwischen dem zweiten resistiven Spannungsteiler 91 ₂ und dem Eingang des zweiten Verstärkers 90 ₂ gegen die Bezugsmasse geschaltet ist. Die Widerstände 92 ₃, 92 ₄ des resistiven Spannungsteilers 91 ₂ sind derart dimensioniert, dass ein niederfrequentes Signal, welches über die zweite Verstärkeranordnung 82 ₂ fließt, eine gleichgroße Amplitude aufweist, wie ein hochfrequentes Signal, das über den zweiten Kondensator 81 ₂ fließt.
Im Allgemeinen können die mit der Bezugsmasse verbundenen Kollektor-Anschlüsse der Transistoren auch mit einer Versorgungsspannung oder einem anderen, vorzugsweise niederohmigen Knoten außerhalb des Signalpfads verbunden werden. Im Übrigen wird betont, dass sämtliche Spannungen in den Tabellen nur beispielhaft gewählt sind und auch andere Spannungen eingestellt werden können.
Im Rahmen der Erfindung sind alle beschriebenen und/oder gezeichneten und/oder beanspruchten Merkmale beliebig miteinander kombinierbar. Bei allen Verbindungen handelt es sich um elektrisch leitende Verbindungen, sofern nichts weiter dazu beschrieben ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

EP 2022169 B1 [0003, 0003]

Claims

Schalteinheit (1) zur arithmetischen Verknüpfung von zumindest zwei der Schalteinheit (1) zugeführten Eingangssignalen (A, B, C), wobei die Schalteinheit (1) eine Schaltmatrix (2) aufweist, der die zumindest zwei Eingangssignale (A, B, C) zugeführt sind, wobei die Schaltmatrix (2) zumindest eine Summationsoperation auf zumindest zwei Eingangssignale (A, B, C) anwendet und/oder wobei die Schaltmatrix (2) zumindest eine Multiplikationsoperation auf zumindest ein Eingangssignal (A, B) anwendet und/oder wobei die Schaltmatrix (2) zumindest ein Eingangssignal (A, B, C) direkt auf einen ersten Ausgang (4 ₁) durchschaltet, dadurch gekennzeichnet, dass die Schaltmatrix (2) aus mehreren Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) besteht.
Schalteinheit nach Anspruch 1, dadurch gekennzeichnet, dass die Schaltmatrix (2) einen zweiten Ausgang (4 ₂) aufweist und dass die Schalteinheit (1) genau ein differenzbildendes Glied (3) aufweist und dass das genau eine differenzbildende Glied (3) mit dem ersten Ausgang (4 ₁) und dem zweiten Ausgang (4 ₂) der Schaltmatrix (2) verbunden ist.
Schalteinheit nach Anspruch 2, dadurch gekennzeichnet, dass ein erster Ausgang (4 ₁) der Schaltmatrix (2) mit einem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) und ein zweiter Ausgang (4 ₂) der Schaltmatrix (2) mit einem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) über eine Pufferstufe verbunden sind, wodurch die ausgangsseitige Kapazität der Schaltmatrix (2) für das differenzbildende Glied (3) reduziert ist.
Schalteinheit nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass an der Schaltmatrix (2) ein erstes Eingangssignal (A), ein zweites Eingangssignal (B) und ein drittes Eingangssignal (C) anliegt und dass die Schaltmatrix (2) zusammen mit dem genau einen differenzbildenden Glied (3) die arithmetischen Verknüpfungen A – C und/oder B – C und/oder A – B und/oder A/2 + B/2 – C berechnet und/oder dass es sich bei allen Eingangssignalen (A, B, C) um einen Eingangsstrom handelt.
Schalteinheit nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass es sich bei den Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) um Transistor-Stromschalter (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) handelt und/oder dass es sich bei dem genau einen differenzbildenden Glied (3) um genau einen Differenzverstärker (50) oder um eine Transimpedanzstufe (60) oder um eine Stromspiegelschaltung (70) handelt.
Schalteinheit nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass ein Stromschalter (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) einen ersten Eingang (21 ₁, 21 _{1_1}, 21 _{1_2}, 21 _{1_3}, 21 _{1_4}, 21 _{1_5}), einen zweiten Eingang (21 ₂; 21 _{2_1}), einen dritten Eingang (21 ₃; 21 _{3_1}), einen ersten Ausgang (22 ₁; 22 _{1_1}, 22 _{1_2}, 22 _{1_3}, 22 _{1_4}, 22 _{1_5}) und einen zweiten Ausgang (22 ₂; 22 _{2_1}, 22 _{2_2}, 22 _{2_3}, 22 _{2_4}, 22 _2-5) aufweist, wobei der Stromschalter (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) einen ersten Transistor (23 ₁; 23 _{1_1}) und einen zweiten Transistor (23 ₂; 23 _{2_1}) aufweist, wobei beide Transistoren (23 ₁; 23 _{1_1}; 23 ₂; 23 _{2_1}) an ihrem Emitter-Anschluss bzw. an ihrem Source-Anschluss miteinander und mit dem ersten Eingang (21 ₁; 21 _{1_1}, 21 _{1_2}, 21 _{1_3}, 21 _{1_4}, 21 _{1_5}) verbunden sind, wobei ein Basis-Anschluss bzw. Gate-Anschluss des ersten Transistors (23 ₁; 23 _{1_1}) mit dem zweiten Eingang (21 ₂; 21 _{2_1}) verbunden ist, wobei ein Basis-Anschluss bzw. Gate-Anschluss des zweiten Transistors (23 ₂; 23 _{2_1}) mit dem dritten Eingang verbunden ist, wobei eine Steuerspannung an den zweiten und dritten Eingang (21 ₂; 21 _{2_1}; 21 ₃; 21 _{3_1}) angelegt ist, wobei ein Kollektor-Anschluss, bzw. Drain-Anschluss des ersten Transistors (23 ₁; 23 _{1_1}) mit dem ersten Ausgang (22 ₁; 22 _{1_1}, 22 _{1_2}, 22 _{1_3}, 22 _{1_4}, 22 _{1_5}) verbunden ist und wobei ein Kollektor-Anschluss, bzw. Drain-Anschluss des zweiten Transistors (23 ₂; 23 _{2_1}) mit dem zweiten Ausgang (22 ₂; 22 _{2_1}, 22 _{2_2}, 22 _{2_3}, 22 _{2_4}, 22 _{2_5}) verbunden ist.
Schalteinheit nach Anspruch 6, dadurch gekennzeichnet, dass eine Multiplikationsschaltung (30 ₁, 30 ₂; 41 ₁, 41 ₂) zur Multiplikation eines Eingangssignals (A, B, C) mit einem konstanten Faktor aus einem Stromschalter (20 ₁; 20 ₂, 20 ₃, 20 ₄, 20 ₅) besteht, dessen Steuerspannung einen Wert von ungefähr 0 Volt aufweist oder dass eine Multiplikationsschaltung (30 ₁; 30 ₂; 41 ₁, 41 ₂) zur Multiplikation eines Eingangssignals (A, B, C) mit einem konstanten Faktor von 0 bis 1, von insbesondere ungefähr 0,5, aus zwei parallel angeordneten Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) besteht, wobei die ersten Eingänge (21 ₁; 21 _{1_1}, 21 _{1_2}, 21 _{1_3}, 21 _{1_4}, 21 _{1_5}) von beiden Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) zu einem gemeinsamen Eingang (31 _{1_1}, 31 _{1_2}) miteinander verbunden sind, wobei die zweiten Eingänge (21 ₂; 21 _{2_1}, 31 _{2_1}) von beiden Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) miteinander verbunden sind, wobei die dritten Eingänge (21 ₃; 21 _{3_1}, 31 _{3_1}) von beiden Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) miteinander verbunden sind, wobei die Steuerspannung an den zweiten und dritten Eingängen (21 ₂, 21 ₃; 21 _{2_1}, 31 _{2_1}, 21 _{3_1}, 31 _{3_1}) anliegt, wobei die ersten Ausgänge (22 ₁; 22 _{1_1}, 22 _{1_2}, 22 _{1_3}, 22 _{1_4},, 22 _{1_5}) von beiden Stromschaltern (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) miteinander zu einem gemeinsamen ersten Ausgang (32 _{1_1}, 32 _{1_2}) verbunden sind, wobei ein zweiter Ausgang des ersten Stromschalters (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) der Multiplikationsschaltung (30 ₁, 30 ₂; 41 ₁, 41 ₂) mit einer Bezugsmasse verbunden ist und wobei ein zweiter Ausgang des zweiten Stromschalters (20 ₁, 20 ₂, 20 ₃, 20 ₄, 20 ₅) der Multiplikationsschaltung (30 ₁, 30 ₂; 41 ₁, 41 ₂) einen zweiten Ausgang (32 _{2_1}) der Multiplikationsschaltung (30 ₁, 30 ₂; 41 ₁, 41 ₂) bildet.
Schalteinheit nach Anspruch 7 und Anspruch 2, dadurch gekennzeichnet, dass ein erstes Eingangssignal (A) einem ersten Stromschalter (20 ₁) an dessen ersten Eingang (21 _{1_1}) zugeführt ist und dass ein erster Ausgang (22 _{1_1}) des ersten Stromschalters (20 ₁) mit einem gemeinsamen Eingang (31 _{1_1}) einer ersten Multiplikationsschaltung (30 ₁) verbunden ist und dass ein gemeinsamer erster Ausgang (32 _{1_1}) und ein zweiter Ausgang (32 _{2_1}) der ersten Multiplikationsschaltung (30 ₁) mit einem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden sind und/oder dass ein zweiter Ausgang (22 _{2_1}) des ersten Stromschalters (20 ₁) mit einem ersten Eingang (21 _{1_2}) eines zweiten Stromschalters (20 ₂) verbunden ist und dass ein erster Ausgang (22 _{1_2}) des zweiten Stromschalters (20 ₂) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (22 _{2_2}) des zweiten Stromschalters (20 ₂) mit der Bezugsmasse verbunden ist und/oder dass ein zweites Eingangssignal (B) einem dritten Stromschalter (20 ₃) an dessen ersten Eingang (21 _{1_3}) zugeführt ist und dass ein erster Ausgang (22 _{1_3}) des dritten Stromschalters (20 ₃) mit einem gemeinsamen Eingang (31 _{1_2}) einer zweiten Multiplikationsschaltung (30 ₂) verbunden ist und dass ein gemeinsamer erster Ausgang (32 _{1_2}) der zweiten Multiplikationsschaltung (30 ₂) mit einem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (32 _{2_2}) der zweiten Multiplikationsschaltung (30 ₂) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und/oder dass ein zweiter Ausgang (22 _{2_3}) des dritten Stromschalters (20 ₃) mit einem ersten Eingang (21 _{1_4}) eines vierten Stromschalters (20 ₄) verbunden ist und dass ein erster Ausgang (22 _{1_4}) des vierten Stromschalters (20 ₄) mit der Bezugsmasse verbunden ist und dass ein zweiter Ausgang (22 _{2_4}) des vierten Stromschalters (20 ₄) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und/oder dass ein drittes Eingangssignal (C) einem fünften Stromschalter (20 ₅) an dessen ersten Eingang (21 _{1_5}) zugeführt ist und dass ein erster Ausgang (22 _{1_5}) des fünften Stromschalters (20 ₅) mit der Bezugsmasse verbunden ist und dass ein zweiter Ausgang (22 _{2_5}) des fünften Stromschalters (20 ₅) mit dem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist.
Schalteinheit nach Anspruch 7 und Anspruch 2, dadurch gekennzeichnet, dass ein erstes Eingangssignal (A) einem ersten Stromschalter (20 ₁) an dessen ersten Eingang (21 _{1_1}) zugeführt ist und dass ein erster Ausgang (22 _{1_1}) des ersten Stromschalters (20 ₁) mit einem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (22 _{2_1}) des ersten Stromschalters (20 ₁) mit einem ersten Eingang (21 _{1_2}) eines zweiten Stromschalters (20 ₂) verbunden ist und dass ein erster Ausgang (22 _{1_2}) des zweiten Stromschalters mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (22 _{2_2}) des zweiten Stromschalters (20 ₂) mit einem gemeinsamen Eingang (31 _{1_1}) einer ersten Multiplikationsschaltung (30 ₁) verbunden ist und dass ein gemeinsamer erster Ausgang (32 _{1_1}) der ersten Multiplikationsschaltung (30 ₁) mit der Bezugsmasse verbunden ist und dass ein zweiter Ausgang (32 _{2_1}) der ersten Multiplikationsschaltung (30 ₁) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und/oder dass ein zweites Eingangssignal (B) einem dritten Stromschalter (20 ₃) an dessen ersten Eingang (20 _{1_3}) zugeführt ist und dass ein erster Ausgang (22 _{1_3}) des dritten Stromschalters (20 ₃) mit einem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (22 _{2_3}) des dritten Stromschalters (20 ₃) mit einem ersten Eingang (21 _{1_4}) eines vierten Stromschalters (20 ₄) verbunden ist und dass ein erster Ausgang (22 _{1_4}) des vierten Stromschalters (20 ₄) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (22 _{2_4}) des vierten Stromschalters (20 ₄) mit dem gemeinsamen Eingang (31 _{1_1}) der ersten Multiplikationsschaltung (30 ₁) verbunden ist und/oder dass ein drittes Eingangssignal (C) einem fünften Stromschalter (20 ₅) an dessen ersten Eingang (21 _{1_5}) zugeführt ist und dass ein erster Ausgang (22 _{1_5}) des fünften Stromschalters (20 ₅) mit der Bezugsmasse verbunden ist und dass ein zweiter Ausgang (22 _{2_5}) des fünften Stromschalters (20 ₅) mit dem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist.
Schalteinheit nach Anspruch 7 und Anspruch 2, dadurch gekennzeichnet, dass das dritte Eingangssignal (C) einem ersten Stromschalter (20 ₁) an dessen ersten Eingang (21 _{1_1}) zugeführt ist und dass ein erster Ausgang (22 _{1_1}) des ersten Stromschalters (20 ₁) mit einem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist und dass ein zweiter Ausgang (22 _{2_1}) des ersten Stromschalters (20 ₁) mit der Bezugsmasse verbunden ist und/oder dass das erste Eingangssignal (A) über einen dritten Transistor (40 ₁) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass das erste Eingangssignal (A) über eine erste Multiplikationsschaltung (41 ₁) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass das erste Eingangssignal (A) über einen vierten Transistor (40 ₄) mit der Bezugsmasse verbunden ist und/oder dass das zweite Eingangssignal (B) über einen fünften Transistor (40 ₅) mit dem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist und dass das zweite Eingangssignal (B) über einen sechsten Transistor (40 ₆) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und dass das zweite Eingangssignal (B) über einen siebten Transistor (40 ₇) der Bezugsmasse verbunden ist und dass das zweite Eingangssignal (B) über eine zweite Multiplikationsschaltung (41 ₂) mit dem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist.
Schalteinheit nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das erste Eingangssignal (A) zumindest zwei Transistoren (40 ₁, 40 ₂, 40 ₃) an ihren Emitter-Anschlüssen zugeführt ist, wobei ein erster Transistor (40 ₁) mit einem ersten Eingang (21 _{1_1}) eines ersten Stromschalters (20 ₁) verbunden ist, wobei ein dritter Transistor (40 ₃) mit einem ersten Eingang (21 _{1_2}) eines zweiten Stromschalters (20 ₂) verbunden ist und/oder dass das zweite Eingangssignal (B) zumindest zwei Transistoren (40 ₄, 40 ₅, 40 ₆) an ihren Emitter-Anschlüssen zugeführt ist, wobei ein vierter Transistor (40 ₄) mit dem ersten Eingang (21 _{1_1}) des ersten Stromschalters (20 ₁) verbunden ist, wobei ein sechster Transistor (40 ₆) mit dem ersten Eingang (21 _{1_2}) des zweiten Stromschalters (20 ₂) verbunden ist und/oder dass das dritte Eingangssignal (C) zumindest zwei Transistoren (40 ₇, 40 ₈, 40 ₉) an ihren Emitter-Anschlüssen zugeführt ist, wobei ein siebter Transistor (40 ₇) mit dem ersten Eingang (21 _{1_1}) des ersten Stromschalters (20 ₁) verbunden ist, wobei ein neunter Transistor (40 ₉) mit dem ersten Eingang (21 _{1_2}) des zweiten Stromschalters (20 ₂) verbunden ist.
Schalteinheit nach Anspruch 11 und Anspruch 2, dadurch gekennzeichnet, dass das erste Eingangssignal (A) an einem zweiten Transistor (40 ₂) anliegt, der mit einer Bezugsmasse verbunden ist und/oder dass das zweite Eingangssignal (B) an einem fünften Transistor (40 ₅) anliegt, der mit der Bezugsmasse verbunden ist und/oder dass das dritte Eingangssignal (C) an einem achten Transistor (40 ₈) anliegt, der mit der Bezugsmasse verbunden ist und/oder dass ein erster Ausgang (22 _{1_1}) des ersten Stromschalters (20 ₁) und ein erster Ausgang (22 _{1_2}) des zweiten Stromschalters (20 ₂) mit der Bezugsmasse verbunden ist und/oder dass ein zweiter Ausgang (22 _{2_1}) des ersten Stromschalters (20 ₁) mit einem ersten Eingang (5 ₁) des differenzbildenden Glieds (3) verbunden ist und/oder dass ein zweiter Ausgang (22 _{2_2}) des zweiten Stromschalters (20 ₂) mit einem zweiten Eingang (5 ₂) des differenzbildenden Glieds (3) verbunden ist.
Schalteinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltmatrix (2) ein erstes Eingangssignal (A) an einem ersten Eingang (6 ₁) über eine erste Parallelschaltung (80 ₁) aus einem ersten Kondensator (81 ₁) und einer ersten Verstärkeranordnung (82 ₁) zugeführt ist und/oder dass der Schaltmatrix (2) ein zweites Eingangssignal (B) an einem zweiten Eingang (6 ₂) über eine zweite Parallelschaltung (80 ₂) aus einem zweiten Kondensator (81 ₂) und einer zweiten Verstärkeranordnung (82 ₂) zugeführt ist.
Schalteinheit nach Anspruch 13, dadurch gekennzeichnet, dass die erste Verstärkeranordnung (82 ₁) einen ersten Verstärker (90 ₁) und einen ersten resitiven Spannungsteiler (91 ₁) aufweist, wobei der erste resistive (91 ₁) Spannungsteiler vor dem Eingang des ersten Verstärkers (90 ₁) angeordnet ist und/oder dass die zweite Verstärkeranordnung (82 ₂) einen zweiten Verstärker (90 ₂) und einen zweiten resitiven Spannungsteiler (91 ₂) aufweist, wobei der zweite resistive Spannungsteiler (91 ₂) vor dem Eingang des zweiten Verstärkers (90 ₂) angeordnet ist und/oder wobei der zweite Verstärker (90 ₂) einen Stromausgang aufweist.
Schalteinheit nach Anspruch 14, dadurch gekennzeichnet, dass die erste Verstärkeranordnung (82 ₁) einen dritten Kondensator (93 ₁) aufweist, wobei der dritte Kondensator (93 ₁) zwischen dem ersten resistiven Spannungsteiler (91 ₁) und dem Eingang des ersten Verstärkers (90 ₁) gegen die Bezugsmasse geschaltet ist und/oder dass die erste Verstärkeranordnung (82 ₁) einen ersten Widerstand (94 ₁) aufweist, der in Serie mit dem Ausgang des ersten Verstärkers (90 ₁) geschalten ist und/oder dass die zweite Verstärkeranordnung (82 ₂) einen vierten Kondensator (93 ₂) aufweist, wobei der vierte Kondensator (93 ₂) zwischen dem zweiten resistiven Spannungsteiler (91 ₂) und dem Eingang des zweiten Verstärkers (90 ₂) gegen die Bezugsmasse geschaltet ist.
Schalteinheit nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass die erste Parallelschaltung (80 ₁) noch einen dritten Widerstand (83 ₁) aufweist, der in Serie zu dem ersten Kondensator (81 ₁) geschalten ist und/oder dass die zweite Parallelschaltung (80 ₂) noch einen vierten Widerstand (83 ₂) aufweist, der in Serie zu dem zweiten Kondensator (81 ₂) geschalten ist.
Tastkopf für ein Oszilloskop aufweisend eine Schalteinheit nach einem der Ansprüche 1 bis 16.