-
Stand der Technik
-
Die Erfindung betrifft ein Verfahren zur Herstellung einer Schaltungsanordnung mit mehreren optoelektronischen Halbleiterkomponenten, bei dem die mehreren Halbleiterkomponenten einstückig in Form eines Waferelements bereitgestellt werden.
-
Die vorliegende Erfindung betrifft ferner eine Schaltungsanordnung mit mehreren optoelektronischen Halbleiterkomponenten.
-
Herkömmliche Herstellungsverfahren für derartige Schaltungsanordnungen sehen eine Vereinzelung des Waferelements vor dem Aufbringen darin enthaltener Halbleiterkomponenten auf eine Substratfläche vor, was einen verhältnismäßig großen Handhabungsaufwand erfordert, da eine Vielzahl von individuellen Halbleiterkomponenten jeweils einzeln auf einem Substrat zu positionieren ist. Dementsprechend sind die herkömmlichen Halbleiterfertigungsprozesse zeitaufwendig und kostenintensiv.
-
Offenbarung der Erfindung
-
Demgemäß ist es Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung der eingangs genannten Art dahingehend zu verbessern, dass eine effizientere und kostengünstigere Fertigung möglich ist.
-
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass das Waferelement auf eine Substratanordnung aufgebracht wird, und dass ein Schritt des Vereinzelns des Waferelements, um die mehreren Halbleiterkomponenten zu erhalten, erst nach dem Aufbringen des gesamten Waferelements auf die Substratanordnung ausgeführt wird. Erfindungsgemäß ist demnach vorgesehen, dass das gesamte Waferelement als ein einziges Bauteil auf die Substratanordnung aufgebracht wird, und dass eine Vereinzelung des Waferelements in mehrere Halbleiterkomponenten erst nach dem Aufbringen des Waferelements erfolgt. Dadurch ist ein besonders geringer Handhabungsaufwand gegeben, da lediglich ein einziges Bauteil, nämlich das Waferelement, auf der Substratanordnung zu platzieren ist, und nicht bereits eine Vielzahl von zuvor vereinzelten Halbleiterkomponenten, wie dies bei den bekannten Verfahren der Fall ist.
-
Bei dem Waferelement kann es sich beispielsweise um einen Teil eines konventionellen Wafers handeln, der nach dem erfindungsgemäßen Aufbringen in mehrere Halbleiterkomponenten vereinzelt wird, oder auch um einen vollständigen Wafer, der nach dem erfindungsgemäßen Aufbringen in mehrere Halbleiterkomponenten vereinzelt wird.
-
Bei einer bevorzugten Ausführungsform ist vorgesehen, dass der Schritt des Aufbringens einen Schritt des zumindest bereichsweise stoffschlüssigen Verbindens des Waferelements mit der Substratanordnung, insbesondere einen Schritt des Lötens, aufweist. Erfindungsgemäß kann demnach auch noch das gesamte Waferelement einstückig mit der Substratanordnung verbunden werden, beispielsweise mittels Löten oder sonstiger Fügetechniken, die bevorzugt eine stoffschlüssige Verbindung ermöglichen. Klemmen ist ebenfalls denkbar.
-
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass der Schritt des Vereinzelns eine elektrische Trennung von mindestens zwei Halbleiterkomponenten voneinander aufweist, um eine elektrisch leitende bzw. halbleitende Verbindung zwischen den mindestens zwei Halbleiterkomponenten zu unterbinden. Dadurch wird erfindungsgemäß vorteilhaft ermöglicht, die zunächst in Form des Waferelements einstückig bzw. zusammen auf die Substratanordnung aufgebrachten Halbleiterkomponenten im Sinne einer elektrischen Trennung voneinander zu definieren. Das bedeutet, das Waferelement kann in eine vordefinierte Anzahl von einzelnen Teilen bzw. Halbleiterkomponenten unterteilt werden durch den Schritt des elektrischen Trennens, so dass ein nachfolgender Betrieb bzw. eine elektrische Kontaktierung der individuellen Halbleiterkomponenten unabhängig voneinander oder in Verbindung miteinander möglich ist.
-
Die erfindungsgemäße elektrische Trennung muss nicht notwendig auch eine mechanische Trennung der betreffenden Halbleiterkomponenten voneinander erfordern. Vielmehr kann die elektrische Trennung beispielsweise mittels Ionenimplantation ausgeführt werden, wobei Grenzbereiche der voneinander zu trennenden Halbleiterkomponenten in an sich bekannter Weise mit Fremdstoffionen beaufschlagt werden, um die elektrische Leitfähigkeit in den Grenzbereichen soweit zu reduzieren, dass die erfindungsgemäß angestrebte elektrische Trennung der verschiedenen Halbleiterkomponenten untereinander bewirkt wird. In diesem Stadium sind die Halbleiterkomponenten immer noch mechanisch miteinander verbunden, also einstückig ausgeführt, elektrisch jedoch unabhängig voneinander betreibbar. Die erfindungsgemäße elektrische Trennung kann vorteilhaft auch bereichsweise erfolgen.
-
Laserdotierung kann ebenfalls zur elektrischen Trennung angewandt werden, wobei ein Dotierstoff z.B. als dünne Schicht auf eine Oberfläche des Waferelements aufgebracht wird, beispielsweise mittels Sputtern. Anschließend wird die dünne Schicht lokal erhitzt, z.B. mittels Laserstrahlung, so dass der Dotierstoff aus der dünnen Schicht zumindest teilweise in das Wafermaterial hineindiffundiert, wodurch die elektrische Trennung in diesem Bereich bewirkt wird.
-
Die mechanische Trennung von Halbleiterkomponenten des auf der Substratanordnung aufgebrachten Waferelements kann beispielsweise mittels Ätzen und/oder Laser-Ablation und/oder mechanischem Bearbeiten wie beispielsweise Sägen und/oder Ritzen ausgeführt werden. Alternativ oder ergänzend kann auch ein bereichsweises Abbrennen, insbesondere eines Grenzbereichs zwischen den mechanisch zu trennenden Halbleiterkomponenten, durch Beaufschlagung des betreffenden Grenzbereichs mit einem elektrischen Strom erfolgen. Die Stromstärke ist dabei in an sich bekannter Weise so groß zu wählen, dass das betreffende Material lokal in die Gasphase übergeht und somit eine entsprechende mechanische Separation der Halbleiterkomponenten voneinander erhalten wird.
-
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass im Rahmen des Schritts des Vereinzelns die Substratanordnung nicht beeinflusst wird. Dadurch kann vorteilhaft vor dem Aufbringen des Waferelements auf die Substratanordnung bereits eine Strukturierung der Substratanordnung erfolgen, welche später bei dem Schritt des Vereinzelns nicht beeinträchtigt wird. Die Strukturierung der Substratanordnung kann beispielsweise die Vorsehung von elektrisch leitfähigen Bereichen, insbesondere mittels Metallisierungen, umfassen, so dass in Abhängigkeit einer gewünschten resultierenden Schaltungstopologie für die herzustellende Schaltungsanordnung unterschiedliche elektrische Kontaktierungsflächen bzw. Trägerflächen vorgesehen sind, welche einzelnen oder mehreren der erfindungsgemäß zu vereinzelnden Halbleiterkomponenten zuordenbar sind.
-
Bei einer weiteren vorteilhaften Ausführungsform kann vorgesehen sein, dass im Rahmen des Schritts des Vereinzelns die Substratanordnung beeinflusst wird, insbesondere indem elektrisch leitfähige Bereiche der Substratanordnung entfernt werden. Bei dieser Erfindungsvariante kann vor dem Aufbringen des Waferelements auf die Substratanordnung beispielsweise eine großflächige Metallisierung vorgesehen werden, und während des Vereinzelns der Halbleiterkomponenten aus dem Waferelement kann gleichzeitig die Metallisierung in solchen Bereichen abgetragen werden, in denen eine elektrisch leitfähige Verbindung nicht erwünscht ist.
-
Bei einer weiteren vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass die mehreren Halbleiterkomponenten elektrisch kontaktiert werden, insbesondere mittels Bonden, wobei die elektrische Kontaktierung zumindest teilweise nach dem Schritt des Vereinzelns ausgeführt wird.
-
Besonders vorteilhaft impliziert das erfindungsgemäße Verfahren des Aufbringens des Waferelements mitunter bereits eine elektrische Kontaktierung, da das Waferelement beispielsweise auch mittels stoffschlüssigen Fügeprozessen wie beispielsweise Löten mit einer Metallisierung der das Waferelement aufnehmenden Substratanordnung verbindbar ist. In diesem Fall wird eine elektrische Kontaktierung bereits während des erfindungsgemäßen Schritts des Aufbringens realisiert. Diese Kontaktierung wird einer bevorzugten Ausführungsform zufolge durch den nachfolgenden Schritt des Vereinzelns nicht beeinträchtigt. Weitere elektrische Kontaktierungen können durch anschließendes Bonden oder andere geeignete Verbindungstechniken erfolgen.
-
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass auf der Substratanordnung mindestens eine, vorzugsweise mehrere, elektrisch leitende Trägerflächen vorgesehen werden, insbesondere vor dem Aufbringen des Waferelements, wobei die Trägerflächen bezüglich ihrer Form und/oder Größe und/oder Position auf der Substratanordnung bzw. relativ zueinander so ausgebildet sind, dass sie eine elektrische Kontaktierung mindestens einer Halbleiterkomponente ermöglichen. Die Kombination von Bonddrähten und elektrisch leitenden Trägerflächen auf der Substratanordnung ermöglicht eine besonders große Flexibilität hinsichtlich der Schaltungstopologie, mit welcher die erfindungsgemäß erhaltenen Halbleiterkomponenten der Schaltungsanordnung zu verbinden sind.
-
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass das Vereinzeln des Waferelements so erfolgt, dass mindestens eine durch das Vereinzeln erhaltene Halbleiterkomponente im Wesentlichen eine der folgenden Formen aufweist: Rechteckform, Quadratform, Kreisform, Kreisringform, Trapezform, Dreiecksform, Sechseckform. Weitere Formen, insbesondere auch Freiformen sind auch denkbar, so dass nahezu beliebig geformte Halbleiterkomponenten durch den erfindungsgemäßen Prozess erhalten werden können.
-
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass das Vereinzeln des Waferelements so erfolgt, dass eine n viele Zeilen und m viele Spalten aufweisende matrixförmige Anordnung aus insgesamt n × m vielen, jeweils eine rechteckförmige Grundfläche aufweisenden, Halbleiterkomponenten nach dem Vereinzeln erhalten wird, wobei alle Halbleiterkomponenten einer Zeile der matrixförmigen Anordnung einen Anschlussbereich zur elektrischen Kontaktierung mittels Bonddrähten jeweils auf einer ersten kurzen Seite ihrer rechteckförmigen Grundfläche aufweisen, und wobei alle Halbleiterkomponenten einer benachbarten Zeile einen Anschlussbereich zur elektrischen Kontaktierung mittels Bonddrähten jeweils auf einer zweiten kurzen Seite ihrer rechteckförmigen Grundfläche aufweisen.
-
Bei einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass eine Metallisierung auf einer Oberfläche des Waferelements aufgebracht wird, vorzugsweise vor dem Aufbringen des Waferelements auf die Substratanordnung. Eine derartige Metallisierung kann vorteilhaft beispielsweise eine Grundlage für einen elektrischen Anschlussbereich für ein nachfolgendes Bonden oder zur direkten elektrischen Kontaktierung der Halbleiterkomponenten bilden.
-
Als eine weitere Lösung der Aufgabe der vorliegenden Erfindung ist eine Schaltungsanordnung mit mehreren optoelektronischen Halbleiterkomponenten vorgesehen, die mittels des erfindungsgemäßen Verfahrens erhalten worden ist.
-
Die Halbleiterkomponenten können beispielsweise sog. VCSEL (vertical cavity surface emitting laser, oberflächenemittierender Halbleiterlaser) aufweisen, wobei eine Halbleiterkomponente z.B. ein VCSEL-Array darstellt, also eine Anordnung mit mehreren oberflächenemittierenden Halbleiterlasern. Unter Anwendung des erfindungsgemäßen Prinzips lässt sich eine mehrere VCSEL-Arrays aufweisende Schaltung effizient fertigen und die elektrische Verschaltung (z.B. elektrische Serienschaltung und/oder Parallelschaltung) mehrerer (zuvor gemeinsam als Waferelement auf ein Substrat aufgebrachter) VCSEL-Arrays kann flexibel unter Anwendung der erfindungsgemäßen Vereinzelung nach dem Aufbringen erfolgen.
-
Anstelle von VCSEL können auch VECSEL(vertical external cavity surface emitting laser) und/oder Leuchtdioden (LED) oder Photodioden oder andere optoelektronisce Elemente verwendet werden.
-
Weitere vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche. Weitere Vorteile, Merkmale und Einzelheiten ergeben sich aus der nachfolgenden Beschreibung, in der unter Bezugnahme auf die Zeichnung verschiedene Ausführungsbeispiele der Erfindung dargestellt sind. Dabei können die in den Ansprüchen und der Beschreibung erwähnten Merkmale jeweils einzeln für sich oder in beliebiger Kombination erfindungswesentlich sein.
-
In der Zeichnung zeigt:
-
1a schematisch ein Waferelement mit einer Vielzahl optoelektronischer Elemente gemäß einer Ausführungsform,
-
1b ein Waferelement gemäß einer weiteren Ausführungsform,
-
1c, 1d weitere Waferelemente mit angedeuteten Trennlinien zur Vereinzelung der Waferelemente in individuelle Halbleiterkomponenten,
-
2 schematisch eine Seitenansicht eines Waferelements gemäß einer Ausführungsform,
-
3a schematisch eine Draufsicht auf eine Substratanordnung zur Aufnahme eines Waferelements gemäß einer Ausführungsform,
-
3b schematisch die Substratanordnung aus 3a mit darauf angeordneten Halbleiterkomponenten gemäß einer Ausführungsform der Erfindung,
-
4 schematisch eine Draufsicht auf eine Schaltungsanordnung gemäß einer weiteren Ausführungsform,
-
5a schematisch eine Draufsicht auf eine Schaltungsanordnung gemäß einer weiteren Ausführungsform,
-
5b einen Querschnitt der Ausführungsform gemäß 5a,
-
5c schematisch eine Draufsicht auf die Ausführungsform gemäß 4 unter Hervorhebung von nicht lichtemittierenden Bereichen,
-
6 schematisch eine Draufsicht auf eine Schaltungsanordnung gemäß einer weiteren Ausführungsform,
-
7a schematisch eine Draufsicht auf eine Schaltungsanordnung gemäß einer weiteren Ausführungsform,
-
7b schematisch eine Draufsicht auf eine Schaltungsanordnung gemäß einer weiteren Ausführungsform, und
-
8 ein Flussdiagramm gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens.
-
1a zeigt schematisch ein Waferelement W in perspektivischer Ansicht, wie es als Ausgangspunkt für die Anwendung des erfindungsgemäßen Verfahrens verwendbar ist. Das Waferelement W kann beispielsweise ein kompletter Wafer sein, wie er durch an sich bekannte Wafer-Herstellungsprozesse erhalten wird.
-
1b zeigt eine weitere Ausführungsform eines Waferelements W‘ gemäß der vorliegenden Erfindung. Bei diesem Waferelement kann es sich beispielsweise um einen Teil des in 1a abgebildeten Waferelements W handeln.
-
Ausgehend von den vorstehend beschriebenen Waferelementen W, W’ sieht das erfindungsgemäße Verfahren vor, zunächst ein Waferelement W, W‘ auf eine Substratanordnung aufzubringen, und erst nach dem Aufbringen des Waferelements W, W‘ auf die Substratanordnung das Waferelement W, W‘ zu vereinzeln, um mehrere Halbleiterkomponenten zu erhalten.
-
Im Gegensatz zu herkömmlichen Verfahren, bei denen ein Wafer in eine Vielzahl von auch als Chips bezeichneten Halbleiterkomponenten vereinzelt wird, woraufhin die einzelnen Chips jeweils auf eine entsprechende Substratanordnung aufgebracht werden, sieht das erfindungsgemäße Verfahren demnach das Aufbringen des noch einstückig ausgebildeten Waferelements W, W‘ auf die Substratanordnung vor, und erst ein sich an das Aufbringen anschließendes Vereinzeln in mehrere Halbleiterkomponenten bzw. Chips. Dies bedingt den Vorteil, dass nur ein einziger Handhabungs- und Aufbringvorgang auszuführen ist, anstelle einer Vielzahl von verschiedenen Aufbringvorgängen, wie es bei den herkömmlichen Verfahren der Fall ist.
-
1c zeigt schematisch eine Draufsicht auf ein Waferelement W’’, das im Rahmen des erfindungsgemäßen Verfahrens auf eine nicht abgebildete Substratanordnung aufgebracht wird. Nach dem Aufbringen wird das Waferelement W’’ vereinzelt, indem die mit dem Bezugszeichen W1 bis W6 bezeichneten Bereiche des Waferelements W’’ mechanisch voneinander getrennt werden gemäß den ebenfalls in 1c abgebildeten Trennlinien T.
-
Das mechanische Trennen kann beispielsweise mittels Ätzen und/oder Laser-Ablation und/oder mechanischem Bearbeiten wie beispielsweise Sägen und/oder Ritzen erfolgen.
-
Alternativ oder ergänzend kann auch ein bereichsweises Abbrennen – z.B. mittels elektrischem Strom – des Wafermaterials entlang der Trennlinien T erfolgen, um eine mechanische Separation der Waferelemente W1, ..., W6 und damit der zu separierenden Halbleiterkomponenten zu erzielen.
-
Besonders vorteilhaft wird das Waferelement W‘‘ erfindungsgemäß einstückig zunächst auf das nicht in 1c abgebildete Substrat bzw. eine Substratanordnung aufgebracht und mit diesem verbunden, was beispielsweise mittels Klemmen oder Löten oder dergleichen erfolgen kann. Erst danach erfolgt die vorstehend bereits näher beschriebene Vereinzelung, vorliegend durch mechanisches Trennen entlang der Trennlinien T.
-
1d zeigt drei weitere, nicht näher bezeichnete Waferelemente und erfindungsgemäß ermöglichte Trennlinien. Aus 1d ist ersichtlich, dass unter Anwendung einer oder mehrerer der erfindungsgemäß vorgeschlagenen Trennverfahren Trennlinien mit beliebiger Geometrie realisierbar sind. Das bedeutet, dass durch das erfindungsgemäße Verfahren eine besonders große Freiheit hinsichtlich der resultierenden Geometrie der vereinzelten Halbleiterkomponenten besteht.
-
2 zeigt eine Seitenansicht eines Waferelements W. Ein erster Schichtbereich S1 besteht aus einem n-leitenden Substratmaterial. Als Substratmaterial kommt beispielsweise Galliumarsenid oder auch Silizium oder andere geeignete Halbleitermaterialien infrage. Ein weiterer Schichtbereich S2 des Waferelements W besteht aus p-leitendem Halbleitermaterial. Zwischen den Schichtbereichen S1, S2 sind beispielsweise ein oder mehrere Quantenfilme oder andere aktive Elemente angeordnet, so dass durch die in 2 abgebildete Konfiguration des Wafers W beispielsweise eine Vielzahl von über die Fläche des Waferelements W verteilten oberflächenemittierenden Halbleiterlasern (VCSEL, vertical-cavity surface-emitting laser) realisierbar ist. Für die Ausbildung von entsprechenden Spiegelschichten der VCSEL nötige Verläufe des Brechungsindex des Substratmaterials sind dem Fachmann bekannt und nicht abgebildet.
-
Die aktive Zone ist mit dem Bezugszeichen A bezeichnet. Auf dem zweiten Schichtbereich S2 ist eine Metallisierung M angeordnet, welche eine später erfolgende elektrische Kontaktierung beispielsweise mittels Bonden ermöglicht. In an sich bekannter Weise weist die Metallisierung M Austrittsöffnungen für die Abstrahlung der Laserstrahlung der einzelnen, nicht in 2 abgebildeten Oberflächenemitter auf. Die Oberflächenemitter sind schematisch beispielsweise aus der Punktierung des Waferelements W gemäß 1a ersichtlich.
-
3a zeigt eine Draufsicht auf eine Substratanordnung 130 gemäß einer Ausführungsform der Erfindung. Die Substratanordnung 130 weist beispielsweise ein nicht elektrisch leitendes Trägermaterial 132 auf, auf dem metallisierte Trägerflächen 130a, 130b, 130c angeordnet sind.
-
Unter Anwendung des erfindungsgemäßen Verfahrens wird auf die in 3a abgebildete Substratanordnung ein beispielsweise oberflächenemittierende Halbleiterlaser aufweisendes Waferelement W’ aufgebracht, indem es in geeigneter Weise über den metallisierten Trägerflächen 130a, 130b, 130c bzw. relativ zu diesen, positioniert wird, vgl. die gestrichelte Linie W‘ in 3a, welche die Kontur des aufzubringenden Waferelement W’ symbolisiert. Optional kann ein Fügeprozess erfolgen, beispielsweise ein Verlöten des Waferelements W’ mit einer oder mehreren der Trägerflächen 130a, 130b, 130c. Vorliegend werden bereichsweise nur Abschnitte des Waferelements W’ mit Teilen der Oberfläche der Trägerflächen 130a, 130b verlötet, nicht jedoch mit der Trägerfläche 130c.
-
Anschließend erfolgt eine Vereinzelung des aufgebrachten Waferelements W’ durch z.B. Laser-Ablation, wodurch die in 3b abgebildete Konfiguration erhalten wird. Es versteht sich, dass der in 3b vertikale Abstand d zwischen den verbleibenden Bereichen des Waferelements W’, nämlich nunmehr vereinzelten Halbleiterkomponenten 110, 120, weitaus geringer sein kann als in 3b schematisch angedeutet. Wesentlich ist, dass durch den erfindungsgemäßen Schritt des Vereinzelns die beiden in 3b abgebildeten Halbleiterkomponenten 110, 120 definiert worden sind, welche bereits in einem vorangehenden Schritt in Form des Waferelements W’, 3a, zunächst gemeinsam auf die Substratanordnung 130 aufgebracht worden sind.
-
Die Vervollständigung der elektrischen Konfiguration der Schaltungsanordnung 100 gemäß 3b erfolgt beispielsweise durch eine Verbindung der Trägerfläche 130c mit einem Anschlussbereich der ersten Halbleiterkomponente 110 mittels Bonddrähten B. Eine vergleichbare Verbindung ist auch zwischen dem Endbereich 130a’ der Trägerfläche 130a und einem Anschlussbereich 120’ der zweiten Halbleiterkomponente 120 möglich.
-
Insgesamt ergibt sich dadurch vorteilhaft eine elektrische Serienschaltung der Komponenten 130c, 110, 130a, 120, 130b derart, dass beispielsweise die Trägerfläche 130c und der Endbereich 130b’ der Trägerfläche 130b mit einer Versorgungsspannung beaufschlagt werden können, wodurch sich ein Stromfluss unter Anderem durch die Vermöge der Bonddrähte und der Trägerflächen 130a, 130b zueinander in Serie geschalteten Halbleiterkomponenten 110, 120 ergibt.
-
Da die Halbleiterkomponenten 110, 120 aus einem eine Vielzahl von oberflächenemittierenden Halbleiterlasern enthaltenen Waferelement W’ erhalten bzw. vereinzelt worden sind, stellen die Halbleiterkomponenten 110, 120 nach wie vor sogenannte VCSEL-Arrays dar und werden im Rahmen der erfindungsgemäßen in 3b abgebildeten Schaltungsanordnung 100 elektrisch in Serie zueinander betrieben.
-
4 zeigt eine weitere Ausführungsform einer erfindungsgemäßen Schaltungsanordnung 100a, bei der in einem ersten Schritt des erfindungsgemäßen Verfahrens ein einstückiges Waferelement (nicht gezeigt) zunächst auf die Substratanordnung 130 aufgebracht und beispielsweise mit dieser verlötet worden ist. Anschließend ist durch Bearbeitungsschritte zur mechanischen Trennung unterschiedlicher Bereiche des Waferelements voneinander die in 4 abgebildete Vielzahl von individuellen Halbleiterkomponenten 110a, ...,110j erhalten worden. Die Halbleiterkomponenten 110a, ...,110j bilden vorteilhaft eine im Wesentlichen matrixförmige Anordnung von VCSEL-Arrays, wobei beispielhaft die Spaltenzahl 2 beträgt und die Anzahl der Zeilen 5 beträgt.
-
Wie aus 4 ersichtlich ist, weist die Substratanordnung 130 eine Mehrzahl von metallisierten Trägerflächen 130d, ...,130n auf. Die Trägerflächen 130e, 130f, 130g, 130h, 130j, 130k, 130l, 130m sind hierbei bevorzugt im Wesentlichen L-förmig ausgebildet, wobei ein erster, größerer Schenkel der L-förmigen Geometrie im Wesentlichen durch die ihnen zugeordneten Halbleiterkomponenten 110a, 110b, 110c, 110d, 110j, 110i, 110k, 110g bedeckt ist, und wobei ein zweiter, kleinerer Schenkel der L-förmigen Geometrie im Wesentlichen als Anschlussbereich zur Anordnung von Bonddrähten zur Kontaktierung eines in der Serienschaltung nachfolgenden Elements dient. Die Trägerfläche 130d kann beispielsweise zum Anschluss eines Bezugspotentials dienen, ebenso wie die Trägerfläche 130n. Zwischen diesen Trägerflächen 130d, 130n ergibt sich demnach eine elektrische Serienschaltung der Komponenten 130d, 110a, 130e, 110b, 130f, 110c, 130g, 110d, 130h, 110e, 130i, 110j, 130j, 110i, 110k, 130l, 110g, 130m, 110f.
-
Die in 4 nicht näher bezeichneten Bonddrähte realisieren hierbei jeweils eine elektrische Verbindung zwischen den Komponenten 130d und 110a, 130e und 110b, 130f und 110c, und so fort.
-
Die erfindungsgemäße Schaltungsanordnung 100a erfordert einen verhältnismäßig geringen Montageaufwand, da lediglich ein einstückiges Waferelement W’ (1b) auf die Substratanordnung 130 aufgebracht und mit den entsprechenden Trägerflächen zumindest bereichsweise verlötet werden muss. Erst nach dem Aufbringen des einzigen Waferelements erfolgt erfindungsgemäß eine wenigstens elektrische, vorliegend jedoch auch mechanische Separation der einzelnen Bereiche des Waferelements, wodurch die Halbleiterkomponenten 110a bis 110j definiert werden.
-
Eine Komplettierung der elektrischen Verschaltung der einzelnen Komponenten kann durch ein anschließendes Kontaktieren mittels Bonddrähten der verschiedenen Komponenten untereinander bewerkstelligt werden.
-
5a zeigt einen Teilbereich der Schaltungsanordnung 100a aus 4, und 5b zeigt einen Querschnitt der Abbildung gemäß 5a.
-
Deutlich aus 5b erkennbar sind die n- und die p-leitenden Schichtbereiche S1, S2 des Wafermaterials mit einer dazwischen angeordneten aktiven Zone sowie die Metallisierung M.
-
Die Pfeile P1, P2 in 5b deuten diejenigen Trennbereiche an, welche bei dem erfindungsgemäßen Verfahren im Rahmen des Schritts des Vereinzelns mittels einer geeigneten Trennbearbeitung beaufschlagt worden sind, um die einzelnen Halbleiterkomponenten 110a, 110b, 110c (5a) mechanisch voneinander zu trennen und mithin zu definieren.
-
Wie aus 5b ersichtlich ist, ist der erfindungsgemäße Schritt des Vereinzelns im Bereich P1, P2 so ausgeführt worden, dass vollständig voneinander getrennt worden sind: die Metallisierung M, die Schichtbereiche S1, S2 und die unterschiedlichen Trägerflächen 130e, 130f, 130g, sofern diese nicht bereits vor dem Aufbringen des Waferelements entsprechend strukturiert worden sind. Das elektrisch isolierende Substratmaterial 132 ist nicht durch die Materialtrennbearbeitung zur Definition der einzelnen Halbleiterkomponenten beeinträchtigt worden.
-
5c veranschaulicht durch eine schraffierte Fläche diejenigen Flächenbereiche SW der erfindungsgemäßen Schaltungsanordnung 100a, welche nicht zur Erzeugung bzw. Emission von Laserstrahlung beitragen. Wie aus 5c ersichtlich ist, sind die betreffenden Flächenbereiche verhältnismäßig klein im Vergleich zu den optisch aktiven, Laserstrahlung emittierenden Flächen der VCSEL-Elemente 110a bis 110j.
-
Das erfindungsgemäße Verfahren ermöglicht demnach vorteilhaft ein effizientes Anordnen bzw. Positionieren und Verbinden eines Waferelements W‘ in einstückiger Form mit einem geeigneten Substratmaterial 132, ggfs. unter gleichzeitiger bzw. direkt anschließender elektrischer Kontaktierung mittels Löten oder dergleichen.
-
Anschließend kann vorteilhaft eine Vereinzelung einer gewünschten Anzahl von Halbleiterkomponenten 110a bis 110j erfolgen, wobei jede beliebige Form für die betreffenden Halbleiterkomponenten denkbar ist.
-
Danach kann beispielsweise mittels Bonden die elektrische Topologie der erfindungsgemäßen Schaltungsanordnung 100a weiter definiert bzw. vervollständigt werden.
-
8 zeigt ein Flussdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens.
-
In einem ersten Schritt 200 wird ein Waferelement W‘ (1b) bereitgestellt, welches beispielsweise eine Vielzahl von oberflächenemittierenden Halbleiterlasern aufweist.
-
In einem nachfolgenden Schritt 210 wird das Waferelement W‘ auf eine Substratanordnung 130 (3a) aufgebracht. Optional kann hierbei auch ein Schritt des stoffschlüssigen oder nicht stoffschlüssigen Fügens 212 erfolgen.
-
Erst im Anschluss an das Aufbringen 210 wird erfindungsgemäß vorteilhaft ein Schritt des Vereinzelns 220 (8) ausgeführt, um aus dem einzigen, aufgebrachten Waferelement W‘ (1b) mehrere unterschiedliche Halbleiterkomponenten bzw. VCSEL-Arrays zu definieren bzw. zu vereinzeln.
-
Optional kann in einem Schritt 230 noch eine weitergehende elektrische Kontaktierung beispielsweise mittels Bonden ausgeführt werden.
-
6 zeigt schematisch eine Draufsicht auf eine weitere Ausführungsform 100b einer erfindungsgemäßen Schaltungsanordnung, wie sie durch das erfindungsgemäße Verfahren erhalten werden kann.
-
Auf einer Substratanordnung 130 sind insgesamt drei Halbleiterkomponenten 120a, 120b, 120c angeordnet, die Kreisringform bzw. Kreisform aufweisen und mittels des erfindungsgemäßen Verfahrens erhalten worden sind, also zunächst Aufbringen eines einstückigen Wafers auf das Substratmaterial 130 und danach mechanisches Separieren beispielsweise mittels Laser-Ablation.
-
Gestrichelt angedeutet und nicht näher bezeichnet sind metallisierte Trägerflächen, welche zur Kontaktierung der Halbleiterkomponenten 120a, 120b, 120c untereinander auf einer Oberfläche der Substratanordnung 130 vorgesehen sind.
-
Die radial außenseitig angeordnete Halbleiterkomponente 120a ist mittels Bonddrähten elektrisch auf ihrer Oberseite kontaktiert, und die elektrische Kontaktierung der Unterseite der Komponente 120a erfolgt mittels der vorstehend bereits erwähnten ebenfalls kreisringförmigen Trägerflächen.
-
Eine elektrische Verbindung der äußeren kreisringförmigen Trägerfläche mit der Halbleiterkomponente 120b ist ebenfalls mittels Bonddrähten realisiert, von denen in 6 der Übersichtlichkeit halber nur wenige abgebildet sind.
-
Dasselbe Prinzip wird ebenfalls für die elektrische Kontaktierung des kreisförmig ausgebildeten VCSEL-Arrays 120c angewandt.
-
Eine zweite elektrische Kontaktierung des Elements 120c kann beispielsweise durch eine Durchkontaktierung in dem Substratmaterial 130 oder eine in 6 nicht abgebildete Unterbrechung der Kreisringgeometrie der weiteren Komponenten 120a, 120b und Vorsehung einer entsprechenden weiteren metallisierten Fläche erfolgen, die sich von der Halbleiterkomponente 120c in radialer Richtung nach außen für eine weitere elektrische Kontaktierung erstreckt.
-
7a zeigt schematisch eine Draufsicht auf eine weitere Ausführungsform 100c einer erfindungsgemäßen Schaltungsanordnung. Bei der Schaltungsanordnung 100c sind unter Anwendung des erfindungsgemäßen Verfahrens mehrere Halbleiterkomponenten 120d, 120e, 120f, 120g, 120h so auf ein nicht abgebildetes Trägermaterial aufgebracht worden, dass sie im Wesentlichen eine kreisförmige Gesamtgeometrie bilden. Die Substratanordnung weist metallisierte Trägerflächen 130o, ...,130u auf, welche teilweise unterhalb der Halbleiterkomponenten 120d bis 120h angeordnet und elektrisch mit diesen verbunden sind. Zusätzlich sind Bonddrähte vorgesehen, beispielsweise um die erste Trägerfläche 130o elektrisch leitend mit einer Oberfläche der ersten Halbleiterkomponente 120d zu verbinden, und so fort.
-
Dadurch ergibt sich insgesamt vorteilhaft eine elektrische Serienschaltung der Komponenten 130o, 120d, 130p, 120e, 130q, 120f, 130s, 120g, 130t, 120h, 130u.
-
Die in 7a abgebildete Erfindungsvariante weist den besonderen Vorteil eines im Wesentlichen kreisförmigen Strahlprofils der durch die verschiedenen VCSEL-Arrays 120d bis 120h abgestrahlten Laserstrahlung auf.
-
7b zeigt schematisch eine weitere Schaltungsanordnung 100d gemäß der vorliegenden Erfindung, bei der beispielsweise ein komplettes Waferelement W (1a) nach dem Aufbringen auf ein Trägermaterial (nicht gezeigt) gemäß der in 7b angedeuteten Trennlinien T vereinzelt wird, um eine Serienschaltung der verschiedenen auf diese Weise resultierenden VCSEL-Arrays zu ermöglichen, analog zu der Ausführungsform gemäß 7a.
-
Neben einer mechanische Trennung kann auch allein eine elektrische Trennung verschiedener Halbleiterkomponenten voneinander erfolgen, beispielsweise mittels Ionenimplantation entlang der Trennlinien und/oder mittels Laserdotierung. In diesem Fall bleibt die mechanisch monolithische Struktur eines erfindungsgemäß aufgebrachten Waferlementes erhalten, und es erfolgt dennoch eine elektrische Isolation der Halbleiterkomponenten voneinander.
-
Anstelle von VCSEL können auch VECSEL(vertical external cavity surface emitting laser) und/oder Leuchtdioden (LED) oder Photodioden oder andere optoelektronisce Elemente verwendet werden.
