DE102012110060A1 - Halbleiterstruktur und Verfahren zu deren Herstellung - Google Patents

Halbleiterstruktur und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102012110060A1
DE102012110060A1 DE201210110060 DE102012110060A DE102012110060A1 DE 102012110060 A1 DE102012110060 A1 DE 102012110060A1 DE 201210110060 DE201210110060 DE 201210110060 DE 102012110060 A DE102012110060 A DE 102012110060A DE 102012110060 A1 DE102012110060 A1 DE 102012110060A1
Authority
DE
Germany
Prior art keywords
layer
forming
opening
dielectric
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210110060
Other languages
English (en)
Inventor
Jakob Kriz
Norbert Urbansky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/300,692 external-priority patent/US9064875B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012110060A1 publication Critical patent/DE102012110060A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

Ausführungsformen betreffen ein Verfahren zum Herstellen einer Halbleiterstruktur (102), wobei das Verfahren Folgendes aufweist: Ausbilden einer Keimschicht (150) in direktem Kontakt mit einem dielektrischen Material; Ausbilden einer Maskierungsschicht (160) über der Keimschicht (150); Strukturieren der Maskierungsschicht (160), um die Keimschicht (150) freizulegen; Ausbilden einer Füllschicht (170) über der freigelegten Keimschicht (150) und Bewirken, dass die Keimschicht (150) mit der Dielektrikumsschicht (110) reagiert, so dass eine Barrierenschicht (130) zwischen der Füllschicht (170) und der Dielektrikumsschicht (110) ausgebildet wird.

Description

  • Die vorliegende Patentanmeldung ist eine Teilfortführung der am 29. September 2010 eingereichten US-Patentanmeldung mit der laufenden Nummer US 12/892,947 .
  • Ausführungsformen der Erfindung betreffen allgemein Halbleiterstrukturen und Verfahren zum Herstellen von Halbleiterstrukturen.
  • Halbleiterbauelemente nutzen leitende Bondpads. Es werden neue Wege zum Herstellen von Bondpads benötigt.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Herstellen einer Halbleiterstruktur bereitgestellt, wobei das Verfahren Folgendes aufweist: Ausbilden einer ersten Öffnung in einer Dielektrikumsschicht; Ausbilden einer Keimschicht in der ersten Öffnung; Ausbilden einer Maskierungsschicht über der Keimschicht; Strukturieren der Maskierungsschicht, um eine zweite Öffnung über der ersten Öffnung auszubilden; Ausbilden einer Füllschicht über der Keimschicht; und Bewirken, dass die Keimschicht mit der Dielektrikumsschicht reagiert, so dass eine Barrierenschicht ausgebildet wird.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen das Entfernen der strukturierten Maskierungsschicht nach dem Ausbilden der Füllschicht.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Entfernen desjenigen Abschnitts der Keimschicht, der unbedeckt ist, durch Entfernen der strukturierten Maskierungsschicht nach dem Entfernen der strukturierten Maskierungsschicht.
  • In noch einer Ausgestaltung kann die Keimschicht ein Basiselement und ein legierendes Element aufweisen, wobei das Bewirken, dass die Keimschicht reagiert, bewirkt, dass das legierende Element mit der Dielektrikumsschicht reagiert.
  • In noch einer Ausgestaltung kann das legierende Element ein Element sein ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag.
  • In noch einer Ausgestaltung kann das legierende Element ausgewählt sein aus der Gruppe bestehend aus Mn, Fe und Ag.
  • In noch einer Ausgestaltung kann das legierende Element Mn sein.
  • In noch einer Ausgestaltung kann das Basiselement Cu sein.
  • In noch einer Ausgestaltung kann der Atomprozentsatz des legierenden Elements kleiner oder gleich 10 Atomprozent sein.
  • In noch einer Ausgestaltung kann die leitende Struktur ein Bondpad sein.
  • In noch einer Ausgestaltung kann die Maskierungsschicht eine Fotoresistschicht aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Herstellen einer Halbleiterstruktur bereitgestellt, wobei das Verfahren Folgendes aufweist: Ausbilden einer Öffnung in einer Dielektrikumsschicht; Ausbilden einer Keimschicht in der Öffnung; Ausbilden einer Maskierungsschicht über der Keimschicht; Strukturieren der Maskierungsschicht, so dass die Keimschicht in der Öffnung freigelegt wird; Ausbilden einer Füllschicht über der freigelegten Keimschicht; und Bewirken, dass die Keimschicht mit der Dielektrikumsschicht reagiert, so dass eine Barrierenschicht ausgebildet wird.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen das Entfernen der Maskierungsschicht nach dem Ausbilden der Füllschicht.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Entfernen desjenigen Abschnitts der Keimschicht, der unbedeckt ist, durch Entfernen der Maskierungsschicht nach dem Entfernen der Maskierungsschicht.
  • In nach einer Ausgestaltung kann die Keimschicht ein Basiselement und ein legierendes Element aufweisen, wobei das Bewirken, dass die Keimschicht reagiert, bewirkt, dass das legierende Element mit der Dielektrikumsschicht reagiert.
  • In noch einer Ausgestaltung kann das legierende Element ein Element sein ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag.
  • In noch einer Ausgestaltung kann das legierende Element ausgewählt sein aus der Gruppe bestehend aus Mn, Fe und Ag.
  • In noch einer Ausgestaltung kann das legierende Element Mn sein.
  • In noch einer Ausgestaltung kann das Basiselement Cu sein.
  • In noch einer Ausgestaltung kann der Atomprozentsatz des legierenden Elements kleiner oder gleich 10 Atomprozent sein.
  • In noch einer Ausgestaltung kann die Füllschicht ein Bondpad bilden.
  • In noch einer Ausgestaltung kann die Maskierungsschicht eine Fotoresistschicht aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Herstellen einer Halbleiterstruktur bereitgestellt, das Folgendes aufweist: Ausbilden einer Keimschicht in direktem Kontakt mit einem dielektrischen Material; Ausbilden einer Maskierungsschicht über der Keimschicht; Strukturieren der Maskierungsschicht, so dass die Keimschicht freigelegt wird; Ausbilden einer Füllschicht über der freigelegten Keimschicht; und Bewirken, dass die Keimschicht mit der Dielektrikumsschicht reagiert, so dass eine Barrierenschicht zwischen der Füllschicht und der Dielektrikumsschicht ausgebildet wird.
  • In einer Ausgestaltung kann vor dem Bewirken, dass die Keimschicht reagiert, die strukturierte Maskierungsschicht entfernt werden.
  • In noch einer Ausgestaltung kann nach dem Entfernen der strukturierten Maskierungsschicht, aber vor dem Bewirken, dass die Keimschicht reagiert, der Abschnitt der Keimschicht, der unbedeckt ist, durch Entfernen der strukturierten Maskierungsschicht entfernt werden.
  • In noch einer Ausgestaltung kann das Bewirken, dass die Keimschicht reagiert, ein thermisches Ausheilen aufweisen.
  • In noch einer Ausgestaltung kann das Ausbilden der Füllschicht einen Elektroabscheidungsprozess aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Ausbilden einer Öffnung in dem dielektrischen Material vor dem Ausbilden der Keimschicht, wobei sich die freigelegte Keimschicht in der Öffnung befindet.
  • In noch einer Ausgestaltung kann die Keimschicht ein Basiselement und ein legierendes Element aufweisen.
  • In noch einer Ausgestaltung kann das Bewirken, dass die Keimschicht reagiert, das Bewirken beinhalten, dass das legierende Element mit der Dielektrikumsschicht reagiert.
  • In noch einer Ausgestaltung kann das legierende Element ein Element sein ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag.
  • In noch einer Ausgestaltung kann die Dielektrikumsschicht Siliziumdioxid aufweisen.
  • In verschiedenen Ausführungsbeispielen wird eine Halbleiterstruktur bereitgestellt, die Folgendes aufweist: eine leitende Schicht mit einem unteren Abschnitt und einem oberen Abschnitt, wobei der untere Abschnitt eine Bodenoberfläche und eine Seitenwandoberfläche aufweist, wobei der obere Abschnitt eine Bodenoberfläche, eine Seitenwandoberfläche und eine obere Oberfläche aufweist; und eine erste Schicht, wobei die erste Schicht auf einer Bodenoberfläche des oberen Abschnitts der leitenden Schicht und einer Seitenwandoberfläche des unteren Abschnitts der leitenden Schicht angeordnet ist, wobei im Wesentlichen nichts der ersten Schicht auf der Seitenwand- oder oberen Oberfläche des oberen Abschnitts der leitenden Schicht ausgebildet ist, wobei die erste Schicht eine Verbindung aufweist, die ein metallisches Element, O und S enthält.
  • In einer Ausgestaltung kann das metallische Element ein Element sein ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag.
  • In noch einer Ausgestaltung kann die Verbindung im Wesentlichen aus dem metallischen Element, O und S bestehen.
  • In noch einer Ausgestaltung kann der untere Abschnitt seitlich von einer ersten Dielektrikumsschicht umgeben sein und der obere Abschnitt kann seitlich von einer von der ersten Dielektrikumsschicht verschiedenen zweiten Dielektrikumsschicht umgeben sein.
  • In noch einer Ausgestaltung kann die erste Dielektrikumsschicht ein Oxid enthalten, und die zweite Dielektrikumsschicht kann mindestens ein Material enthalten ausgewählt aus der Gruppe bestehend aus Nitrid, Carbonitrid, Oxynitrid und Polyimid.
  • In noch einer Ausgestaltung kann das Nitrid Siliziumnitrid sein, das Carbonitrid kann ein Siliziumcarbonitrid sein und das Oxynitrid kann ein Siliziumoxynitrid sein.
  • In noch einer Ausgestaltung kann die leitende Schicht Cu aufweisen.
  • In nach einer Ausgestaltung kann das Cu in der Form von reinem Kupfer und/oder einer Kupferlegierung vorliegen.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
  • 1 bis 13B Verfahren zum Herstellen einer Halbleiterstruktur gemäß Ausführungsformen der vorliegenden Erfindung; und
  • 14 bis 15 ein Verfahren zum Herstellen einer Halbleiterstruktur.
  • Das Herstellen und Verwenden von Ausführungsformen werden unten ausführlich erläutert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Vielzahl von spezifischen Kontexten verkörpert werden können. Die erörterten spezifischen Ausführungsformen sind lediglich veranschaulichend für spezifische Wege zum Herstellen und Verwenden der Erfindung und begrenzen nicht den Schutzbereich der Erfindung.
  • 1 zeigt eine Halbleiterstruktur 102, die eine Ausführungsform der vorliegenden Erfindung ist. Die Halbleiterstruktur 102 enthält ein Substrat 104. Das Substrat 104 kann ein Halbleitersubstrat sein. Das Halbleitersubstrat kann ein Siliziumsubstrat sein. Das Halbleitersubstrat kann ein Siliziumkarbidsubstrat sein. Das Halbleitersubstrat kann ein Galliumnitridsubstrat sein. Das Halbleitersubstrat kann eine Epitaxialschicht enthalten oder kann ohne eine Epitaxialschicht ausgebildet werden. Das Halbleitersubstrat kann ein Volumensubstrat (Bulksubstrat) sein oder kann ein Halbleiter-auf-Isolator-Substrat sein.
  • Die Halbleiterstruktur 102 enthält weiterhin eine oder mehrere Metallisierungsebenen M1 ... MF. Die Halbleiterstruktur 102 kann mehrere Metallisierungsebenen enthalten. Die Metallisierungsebene M1 ist die erste Metallisierungsebene, die Metallisierungsebene M2 ist die zweite Metallisierungsebene, die Metallisierungsebene M3 ist die dritte Metallisierungsebene, während die Metallisierungsebene MF die finale Metallisierungsebene ist.
  • Jede der Metallisierungsebenen M1 ... MF kann innerhalb einer Zwischenebenen(Interlevel)-Dielektrikumsschicht 110 ausgebildet werden. Ein leitendes Via V1 ... VF koppelt elektrisch eine der Metallisierungsebenen an eine andere der Metallisierungsebenen oder koppelt elektrisch eine Metallisierungsebene M1 an das Substrat 104. Ein leitendes Via, das die erste Metallisierungsebene M1 elektrisch an das Substrat 104 koppelt, kann auch als ein leitender Kontakt bezeichnet werden.
  • Bei der in 1 gezeigten Ausführungsform können die Metallisierungsebene M2 und das leitende Via V2 zur gleichen Zeit durch einen Dual-Damaszener-Prozess in einer doppelstufigen Öffnung 112 ausgebildet werden. Dies ist gleichermaßen auch der Fall für die Metallisierungsebene M3 und das leitende Via V3 sowie die Metallisierungsebene MF als auch das leitende Via VF. Eine doppelstufige Öffnung kann einen oberen Abschnitt 112U (z. B. in der Form eines Grabens) und einen unteren Abschnitt 112L (z. B. in der Form eines Lochs) aufweisen. Bei einer weiteren Ausführungsform können eine oder mehrere der Metallisierungsebenen M2 bis MF durch einen Einzel-Damaszener-Prozess in einstufigen Öffnungen ausgebildet werden.
  • Bei der gezeigten Ausführungsform kann die Metallisierungsebene M1 mittels eines Einzel-Damaszener-Prozesses in einer einstufigen Öffnung 111 ausgebildet werden. Bei einer weiteren Ausführungsform kann die Metallisierungsebene M1 mittels eines Dual-Damaszener-Prozesses zur gleichen Zeit wie das leitende Via V1 ausgebildet werden.
  • Die Metallisierungsebenen M1 bis MF können ein leitendes Material wie etwa ein metallisches Material aufweisen. Das metallische Material kann ein metallisches Element wie etwa Cu (Kupfer) aufweisen. Das Cu kann in der Form von reinem Kupfer und/oder einer Kupferlegierung vorliegen. Die leitenden Vias V1 bis VF können das gleiche leitende Material wie die Metallisierungsebenen aufweisen oder sie können ein anderes leitendes Material aufweisen. Beispielsweise kann das leitende Via V1 das Element W (Wolfram) aufweisen, das in der Form von reinem Wolfram und/oder einer Wolframlegierung vorliegen kann. Es versteht sich, dass jedes reine Metall Spurenverunreinigungen enthalten kann.
  • Bei der gezeigten Ausführungsform kann die Metallisierungsebene M1 mittels eines Einzel-Damaszener-Prozesses ausgebildet werden. Bei einer weiteren Ausführungsform können die Metallisierungsebene M1 und das leitende Via V1 mittels eines Dual-Damaszener-Prozesses ausgebildet werden.
  • Bei der in 1 gezeigten Ausführungsform kann eine Barrierenschicht 130 über einer Zwischenebenen(Interlevel)-Dielektrikumsschicht 110 und über der Metallisierungsebene M1 bis MF ausgebildet werden. Die Barrierenschicht 130 kann beispielsweise ein dielektrisches Material aufweisen. Bei einer oder mehreren Ausführungsformen kann das dielektrische Material der Barrierenschicht 130 von dem dielektrischen Material der Zwischenebenen(Interlevel)-Dielektrikumsschicht 110 verschieden sein. Die Barrierenschicht 130 kann beispielsweise ein Nitrid wie etwa Siliziumnitrid aufweisen. Die Barrierenschicht 130 kann verhindern, dass das Material in einer Metallisierungsebene in die nächst höhere Zwischenebenen(Interlevel)-Dielektrikumsschicht eintritt.
  • Unter weiterer Bezugnahme auf 1 kann eine Barrierenschicht 130 über der Zwischenebenen(Interlevel)-Metallisierungsebene 110 als auch über der finalen Metallisierungsebene MF ausgebildet werden. Eine Dielektrikumsschicht 140 kann über der Barrierenschicht 130 ausgebildet werden. Die Dielektrikumsschicht 140 kann ein Oxid wie etwa ein Siliziumoxid aufweisen. Das dielektrische Material der Dielektrikumsschicht 140 kann von dem dielektrischen Material der Barrierenschicht 130 verschieden sein.
  • Nunmehr unter Bezugnahme auf 2 wird eine Öffnung 142 in der (oder durch die) Dielektrikumsschicht 140 sowie in der (oder durch die) Barrierenschicht 130 ausgebildet, um die finale Metallisierungsebene MF freizulegen. Die Öffnung 142 kann ausgebildet werden durch zuerst Ausbilden einer Maskierungsschicht über der Dielektrikumsschicht 140 und Strukturieren der Maskierungsschicht. Die Öffnung 142 kann dann durch Ätzen der Schicht 140 und 130 ausgebildet werden. Der Ätzprozess kann ein Trockenätzprozess sein. Die Maskierungsschicht kann eine Resistschicht wie etwa eine Fotoresistschicht enthalten.
  • Es wird angemerkt, dass 2 sowie die übrigen Figuren nur die in die Zwischenebenen(Interlevel)-Dielektrikumsschicht 110 eingebettete finale Metallisierungsebene MF zeigen. Es versteht sich jedoch, dass auch andere Metallisierungsebenen sowie leitende Vias sowie ein Substrat existieren können.
  • Unter Bezugnahme auf 3 kann eine Keimschicht 150 über der Dielektrikumsschicht 140 sowie in der Öffnung 142 ausgebildet werden (beispielsweise über der Seitenwand- und Bodenoberfläche der Öffnung 142). Die Keimschicht kann durch einen Abscheidungsprozess ausgebildet werden. Der Abscheidungsprozess der Keimschicht 150 kann ein konformer Abscheidungsprozess sein. Die Keimschicht kann beispielsweise durch einen Sputterprozess ausgebildet werden. Die Keimschicht kann beispielsweise durch einen Prozess der physikalischen Abscheidung aus der Dampfphase ausgebildet werden.
  • Die Keimschicht 150 kann eine leitende Schicht sein. Die Keimschicht kann eine metallische Schicht sein. Die Keimschicht kann ein metallisches Material aufweisen. Die Keimschicht kann ein reines Metall und/oder eine Legierung aufweisen. Bei einer oder mehreren Ausführungsformen kann eine Legierung mindestens zwei metallische Elemente aufweisen. Bei einer oder mehreren Ausführungsformen kann eine Legierung mindestens ein metallisches Element und mindestens ein unmetallisches Element aufweisen (beispielsweise Stahl). Es versteht sich, dass jedes reine Metall Spurenverunreinigungen enthalten kann.
  • Bei einer oder mehreren Ausführungsformen kann eine Legierung eine binäre Legierung sein. Bei einer oder mehreren Ausführungsformen kann eine Legierung eine ternäre Legierung sein. Bei einer oder mehreren Ausführungsformen kann eine Legierung mehr als drei Elemente aufweisen.
  • Die Keimschicht kann eine Legierung aufweisen (oder im Wesentlichen daraus bestehen). Die Legierung kann ein Basiselement BE und mindestens ein legierendes Element AE enthalten. Bei einer oder mehreren Ausführungsformen kann das Basiselement BE ein beliebiges metallisches Element sein. Bei einer Ausführungsform kann das Basiselement Cu (Kupfer) sein. Somit kann die Keimschicht bei einer Ausführungsform Cu und mindestens ein legierendes Element (AE) aufweisen. Bei einer anderen Ausführungsform kann das Basiselement Au (Gold) sein.
  • Bei einer Ausführungsform kann die Keimschicht eine Kupferlegierung aufweisen (oder im Wesentlichen daraus bestehen). Die Kupferlegierung kann das Element Cu sowie eines oder mehrere legierende Elemente aufweisen. Die legierenden Elemente AE können beispielsweise ein oder mehrere Elemente sein, ausgewählt aus der Gruppe bestehend aus Mn (Mangan), Mg (Magnesium), Al (Aluminium), Ti (Titan), V (Vanadium), Cr (Chrom), Sn (Zinn), Zn (Zink), Fe (Eisen) und Ag (Silber). Bei einer oder mehreren Ausführungsformen kann das legierende Element (AE) Mn beinhalten. Bei einer oder mehreren Ausführungsformen kann das legierende Element Mn sein. Bei einer Ausführungsform kann die Kupferlegierung die Elemente Cu und Mn umfassen. Bei einer oder mehreren Ausführungsformen kann die Kupferlegierung im Wesentlichen aus den Elementen Cu und Mn bestehen. Die Kupferlegierung kann eine CuMn-Legierung sein. Bei einer Ausführungsform kann die Menge an Cu kleiner oder gleich etwa 10 Atomprozent betragen. Bei einer Ausführungsform kann die Menge an Cu kleiner oder gleich etwa 5 Atomprozent betragen. Bei einer Ausführungsform kann die Menge an Cu kleiner oder gleich etwa 3 Atomprozent betragen. Bei einer Ausführungsform kann die Menge an Cu kleiner oder gleich etwa 2 Atomprozent betragen.
  • Unter Bezugnahme auf 4 kann nach der Ausbildung der Keimschicht 150 eine Maskierungsschicht 160 über (beispielsweise direkt auf) der Keimschicht 150 ausgebildet werden. Die Maskierungsschicht 160 kann eine Resistschicht (beispielsweise eine Fotoresistschicht) aufweisen.
  • Unter Bezugnahme auf 5 kann die Maskierungsschicht 160 strukturiert werden, um eine Öffnung 162 in der (oder durch die) Maskierungsschicht 160 auszubilden. Die Öffnung 162 kann die Keimschicht 150 freilegen. Ein freigelegter Abschnitt der Keimschicht 162 kann sich innerhalb der Öffnung 142 befinden.
  • Die Öffnung 162 kann einen oberen Abschnitt 162U sowie einen unteren Abschnitt 162L enthalten. Der obere Abschnitt 162U kann selbst als eine Öffnung 162U angesehen werden. Der obere Abschnitt 162U kann ein Graben oder ein Loch sein. Der untere Abschnitt 162L kann selbst als eine Öffnung 162L angesehen werden. Der untere Abschnitt kann ein Graben oder ein Loch sein. Bei einer Ausführungsform kann der obere Abschnitt 162U ein Graben sein, während der untere Abschnitt 162L ein Loch sein kann.
  • Bei einer Ausführungsform kann der untere Abschnitt 162L der Öffnung 142 entsprechen. Bei einer Ausführungsform kann sich der untere Abschnitt 162L in der Öffnung 142 befinden (wie in 2 gezeigt). Bei einer Ausführungsform kann die Öffnung 162 mindestens einen Abschnitt der Öffnung 142 enthalten (wie in 2 gezeigt). Bei einer Ausführungsform kann der obere Abschnitt 162U über dem unteren Abschnitt 162L liegen. Bei einer Ausführungsform kann obere Abschnitt 162U breiter sein als der untere Abschnitt 162L. Bei einer Ausführungsform kann der obere Abschnitt 162U über der Öffnung 142 liegen. Bei einer Ausführungsform kann der obere Abschnitt 162U breiter sein als die Öffnung 142 (wie in 2 gezeigt).
  • Bei einer Ausführungsform kann die Öffnung 162 einen Abschnitt der Keimschicht 150 freilegen. Die Keimschicht 150 kann entlang des Bodens der Öffnung 162U freigelegt werden. Die Keimschicht 150 kann innerhalb der Öffnung 162L freigelegt werden. Insbesondere kann die Keimschicht 150 entlang der Seitenwand der Öffnung 162L freigelegt werden. Außerdem kann die Keimschicht 150 entlang des Bodens der Öffnung 162L freigelegt werden.
  • Unter Bezugnahme auf 6 kann dann eine Füllschicht 170 in der Öffnung 162 ausgebildet werden. Die Füllschicht kann über (beispielsweise direkt in Kontakt mit) der Keimschicht 150 ausgebildet werden, die innerhalb der Öffnung 162 freiliegt. Die Füllschicht kann in dem unteren Abschnitt 162L (z. B. der Öffnung 162L) und dem oberen Abschnitt 162U (z. B. der Öffnung 162U) der Öffnung 162 ausgebildet werden. Die Füllschicht 170 kann durch einen Strukturplattierungsprozess ausgebildet werden. Die Füllschicht 170 kann durch einen Elektroabscheidungsprozess ausgebildet werden. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 ein beliebiges Material aufweisen, das elektrisch abgeschieden werden kann. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 ein leitendes Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 ein metallisches Material aufweisen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 ein reines Metall und/oder eine Legierung aufweisen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 das Element Cu (Kupfer) aufweisen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 reines Kupfer und/oder eine Kupferlegierung aufweisen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 eine Mischung aus reinem Kupfer und einer Kupferlegierung aufweisen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 im Wesentlichen aus reinem Kupfer und/oder einer Kupferlegierung bestehen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 im Wesentlichen aus reinem Kupfer bestehen. Bei einer oder mehreren Ausführungsformen kann die Füllschicht 170 im Wesentlichen aus einer Kupferlegierung bestehen.
  • Bei der in 6 gezeigten Ausführungsform kann die Füllschicht 170 eine doppelstufige Struktur mit einem oberen Abschnitt 170U und einem unteren Abschnitt 170L bilden. Der obere Abschnitt 170U ist in der oberen Öffnung 162U ausgebildet, während der untere Abschnitt 170L in der unteren Öffnung 162L ausgebildet ist. Die Füllschicht 170 kann durch einen Strukturplattierungprozess (beispielsweise einen Elektroabscheidungsprozess) in der Öffnung 162 ausgebildet werden.
  • Bei einer Ausführungsform kann der obere Abschnitt 170U durch den gleichen Elektroabscheidungsprozess wie der untere Abschnitt 170L ausgebildet werden. Bei einer Ausführungsform kann der obere Abschnitt 170U zur gleichen Zeit wie der untere Abschnitt 170L ausgebildet werden.
  • Die Füllschicht 170 enthält einen oberen Abschnitt 170U und einen unteren Abschnitt 170L. Der obere Abschnitt 170U enthält eine obere Oberfläche 170UT, die in diesem Fall der oberen Oberfläche der Füllschicht 170 entspricht. Der obere Abschnitt enthält auch mindestens eine Seitenwandoberfläche 170US und eine Bodenoberfläche 170UB. Der untere Abschnitt 170L enthält mindestens eine Seitenwandoberfläche 170LS sowie eine Bodenoberfläche 170LB. Die Bodenoberfläche 170LB entspricht in diesem Fall der Bodenoberfläche der Füllschicht 170.
  • Unter Bezugnahme auf 7 kann dann die Maskierungsschicht 160 entfernt werden.
  • Unter Bezugnahme auf 8 kann der freigelegte Abschnitt der Keimschicht 150 entfernt werden. Beispielsweise kann derjenige Abschnitt der Keimschicht 150, der nicht unter Füllschicht 170 liegt, entfernt werden. Dies kann durch einen Ätzprozess erfolgen. Bei einer Ausführungsform kann der Ätzprozess einen Nassätzprozess beinhalten. Bei einer Ausführungsform kann der Ätzprozess einen Trockenätzprozess beinhalten.
  • Unter Bezugnahme auf 9A kann dann mindestens ein thermischer Ausheilprozess auf die in 8 gezeigte Struktur angewendet werden. Bei einer Ausführungsform kann der thermische Ausheilprozess beispielsweise eine Temperatur von etwa 500°C oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess beispielsweise eine Temperatur von etwa 450°C oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess beispielsweise eine Temperatur von etwa 400°C oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess beispielsweise eine Temperatur von etwa 300°C oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess beispielsweise eine Temperatur von etwa 200°C oder weniger aufweisen.
  • Der thermische Ausheilprozess kann beispielsweise eine Temperatur von etwa 200°C oder größer aufweisen. Der thermische Ausheilprozess kann beispielsweise eine Temperatur von etwa 300°C oder größer aufweisen. Der thermische Ausheilprozess kann beispielsweise eine Temperatur von etwa 400°C oder größer aufweisen. Der thermische Ausheilprozess kann beispielsweise eine Temperatur von etwa 450°C oder größer aufweisen. In einer Ausführungsform kann der thermische Ausheilprozess beispielsweise eine Temperatur von etwa 500°C oder größer aufweisen.
  • Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 120 Minuten oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 60 Minuten oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 30 Minuten oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 20 Minuten oder weniger aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 10 Minuten oder weniger aufweisen.
  • Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 10 Minuten oder mehr aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 20 Minuten oder mehr aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 30 Minuten oder mehr aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 60 Minuten oder mehr aufweisen. Bei einer Ausführungsform kann der thermische Ausheilprozess eine Zeitperiode von etwa 120 Minuten oder mehr aufweisen.
  • Unter Bezugnahme auf 9A kann infolge des thermischen Ausheilprozesses die in 8 gezeigte Keimschicht 150 mit der Dielektrikumsschicht 140 reagieren, so dass eine Barrierenschicht 152 ausgebildet wird. Bei den in 9A gezeigten Ausführungsformen kann ein Teil der Keimschicht 150 zurückbleiben, so dass sich die Barrierenschicht 152 zwischen der Dielektrikumsschicht 140 und dem zurückbleibenden Abschnitt der Keimschicht 150 befinden kann. Die Barrierenschicht 152 kann eine sich selbst bildende Barrierenschicht sein. Beispielsweise kann sie durch die Reaktion zwischen der Barrierenschicht 140 und der Keimschicht 150 entstehen.
  • Bei einer oder mehreren Ausführungsformen kann die Keimschicht 150 eine Kupfer-Manganlegierung (z. B. eine CuMn-Legierung) aufweisen, während die Dielektrikumsschicht 140 Siliziumdioxid SiO2 aufweisen kann. Als Ergebnis des thermischen Ausheilprozesses können die beiden Materialien unter Ausbildung einer Barrierenschicht 152 reagieren. Beispielsweise kann das Mn der Keimschicht 150 mit dem Siliziumdioxid der Dielektrikumsschicht 140 unter Ausbildung einer Barrierenschicht 152 reagieren, die MnSixOy aufweist. Bei einer oder mehreren Ausführungsformen können als Ergebnis des Ausheilprozesses die eine oder mehreren legierenden Elemente AE der Keimschicht mit der Dielektrikumsschicht 140 unter Ausbilden einer Barrierenschicht 152 reagieren. Bei einer oder mehreren Ausführungsformen kann die Dielektrikumsschicht 140 Siliziumdioxid aufweisen. Bei einer oder mehreren Ausführungsformen, wenn die Keimschicht 150 eine Cu-Legierung (AE) aufweist und die Dielektrikumsschicht 140 ein Siliziumdioxid aufweist, können das Cu (AE) und das Siliziumdioxid unter Ausbildung einer Barrierenschicht 152 reagieren, die ein SixOy-Material (AE) aufweisen kann. Bei einer oder mehreren Ausführungsformen kann die Barrierenschicht die Elemente AE, Si und O aufweisen. Bei einer oder mehreren Ausführungsformen kann die Barrierenschicht im Wesentlichen aus den Elementen AE, Si und O bestehen. Bei einer oder mehreren Ausführungsformen kann die Barrierenschicht eine Verbindung sein. Bei einer oder mehreren Ausführungsformen kann die Barrierenschicht eine Verbindung sein, die die Elemente AE, Si und O aufweist. Bei einer oder mehreren Ausführungsformen kann die Barrierenschicht eine Verbindung sein, die im Wesentlichen aus den Elementen AE, Si und O besteht. Bei einer oder mehreren Ausführungsformen kann AE ein oder mehrere Elemente darstellen ausgewählt aus der Gruppe bestehend aus Mn (Mangan), Mg (Magnesium), Al (Aluminium), Ti (Titan), V (Vanadium), Cr (Chrom), Sn (Zinn), Zn (Zink), Fe (Eisen) und Ag (Silber). Bei einer oder mehreren Ausführungsformen können die legierenden Elemente (AE) Mn enthalten. Bei einer oder mehreren Ausführungsformen kann das legierende Element Mn sein.
  • Bei einer Ausführungsform kann die Barrierenschicht 152 so ausgebildet werden, dass sie in direktem Kontakt mit der Dielektrikumsschicht 140 steht. Unter Bezugnahme auf 9A ist zu sehen, dass bei einer Ausführungsform der Abschnitt der Keimschicht 150, der die Dielektrikumsschicht 140 nicht kontaktiert, möglicherweise nicht mit der Dielektrikumsschicht 140 reagiert und somit als eine Keimschicht 150 verbleiben kann. Dieser Abschnitt der Keimschicht 150 ist als die finale Metallleitung MF kontaktierend gezeigt und befindet sich zwischen der finalen Metallleitung MF und der Bodenoberfläche 170LB des unteren Abschnitts 170L (der in diesem Fall der Bodenoberfläche der Füllschicht 170 entspricht).
  • Unter Bezugnahme auf 9A kann sich die Barrierenschicht 152 zwischen der Dielektrikumsschicht 140 und einem anderen Abschnitt der Keimschicht 150 befinden, die nicht mit der Dielektrikumsschicht 140 reagiert hat. Die Barrierenschicht 152 kann in direktem Kontakt mit der Dielektrikumsschicht 140 und der Keimschicht 150 stehen. Bei der in 9A gezeigten Ausführungsform kann sich die Barrierenschicht 152 auf der Dielektrikumsschicht 140 ausbilden. Außerdem kann sich die Barrierenschicht 152 nahe der Bodenoberfläche 170UB des oberen Abschnitts 179U sowie nahe der mindestens einen Seitenwandoberfläche 170LS des unteren Abschnitts 170L befinden. Unter Bezugnahme auf 9A ist zu sehen, dass sich die Barrierenschicht 152 auch zwischen der Dielektrikumsschicht 140 und der Füllschicht 170 befinden kann.
  • 9B zeigt eine weitere Ausführungsform. Unter Bezugnahme auf 9B ist es nach dem Ausbilden der Barrierenschicht 152 möglich, dass der Abschnitt der Keimschicht 150, der sich zwischen der Dielektrikumsschicht 140 und der Füllschicht 170 befunden hat, ganz verbraucht ist und nicht länger vorliegt. In diesem Fall ist es möglich, dass sich die Barrierenschicht 152 zwischen der Dielektrikumsschicht 140 und der Füllschicht 170 ausbilden kann. Die Barrierenschicht 152 kann sich in direktem Kontakt sowohl mit der Dielektrikumsschicht 140 als auch der Füllschicht 170 befinden. Bei der in 9B gezeigten Ausführungsform kann sich die Barrierenschicht 152 in direktem Kontakt sowohl mit der Bodenoberfläche 170UB des oberen Abschnitts 170U sowie in direktem Kontakt mit der mindestens einen Seitenwandoberfläche 170LS des unteren Abschnitts 170L befinden. Unter Bezugnahme auf 9B ist zu sehen, dass der Abschnitt der Keimschicht 150, der sich zwischen der finalen Metallleitung MF und der Bodenoberfläche 170LB des unteren Abschnitts befindet, möglicherweise nicht reagiert und möglicherweise immer noch vorhanden ist.
  • Unter Bezugnahme auf die 9A und 9B ist es bei einer oder mehreren Ausführungsformen möglich, dass die Füllschicht 170 das Element Cu (Kupfer) aufweist. Die Barrierenschicht 152 kann sich zwischen dem Cu (das beispielsweise reines Kupfer und/oder eine Kupferlegierung sein kann) und der Dielektrikumsschicht 140 ausbilden.
  • Es wird außerdem angemerkt, dass eines oder mehrere der legierenden Elemente AE zu der oberen Oberfläche 170UT des oberen Abschnitts 170U der Füllschicht 170 und zu einer oder mehreren Seitenwandoberflächen 170US des oberen Abschnitts 170U der Füllschicht 170 migrieren kann. Eines oder mehrere der legierenden Elemente AE kann mit Sauerstoff unter Ausbildung einer Oxidschicht 154 reagieren, die ein Oxid aufweisen kann, das Sauerstoff und mindestens eines der legierenden Elemente enthält. Das Oxid kann beispielsweise (AE)Ox sein, wobei AE eines oder mehrere der legierenden Elemente darstellt. Das Oxid kann an der oberen Oberfläche 170UT und Seitenwandoberflächen 170US des oberen Abschnitts 170U der Füllschicht 170 entstehen. Das Oxid kann auf jenen Oberflächen der Füllschicht 170 entstehen, die Sauerstoff ausgesetzt sind. In dem Fall, dass das legierende Element Mn ist, kann die Oxidschicht 154 dann MnOx aufweisen. Bei einer Ausführungsform kann die Oxidschicht 154 eine Metalloxidschicht sein. Bei einer Ausführungsform kann die Schicht 154 leitend sein. Bei einer Ausführungsform kann die Schicht 154 metallisch sein. Bei einer Ausführungsform kann die Schicht 154 nichtleitend sein. Bei einer oder mehreren Ausführungsformen kann die Schicht 154 die Elemente AE und O aufweisen. Bei einer oder mehreren Ausführungsformen kann die Schicht 154 im Wesentlichen aus den Elementen AE und O bestehen. Bei einer oder mehreren Ausführungsformen kann die Schicht 154 eine Verbindung sein. Bei einer oder mehreren Ausführungsformen kann die Schicht 154 eine Verbindung sein, die die Elemente AE und O aufweist. Bei einer oder mehreren Ausführungsformen kann die Schicht 154 eine Verbindung sein, die im Wesentlichen aus den Elementen AE und O besteht.
  • Bei einer Ausführungsform kann die Schicht 154 eine Passivierungsschicht sein. Bei einer Ausführungsform kann die Schicht 154 eine Dielektrikumsschicht enthalten. Bei einer Ausführungsform kann die Schicht 154 eine Oxidschicht enthalten. Bei einer Ausführungsform kann die Schicht 154 ein Metalloxid enthalten. Bei einer Ausführungsform kann die Schicht 154 leitend sein. Bei einer Ausführungsform kann die Schicht 154 metallisch sein. Bei einer Ausführungsform kann die Schicht 154 nichtleitend sein.
  • Es wird angemerkt, dass die restliche Erörterung auf die in 9B gezeigte Ausführungsform abzielt. Die Erörterung lässt sich jedoch auch auf die in 9A gezeigte Ausführungsform anwenden.
  • Unter Bezugnahme auf 10 kann eine Barrierenschicht 180 über der in 9B gezeigten Struktur ausgebildet werden, um die in 10 gezeigte Struktur auszubilden. Die Barrierenschicht 180 kann über der oberen Oberfläche 170UT und Seitenwandoberflächen 170US der Füllschicht 170 sowie über mindestens einem Abschnitt der oberen Oberfläche der Dielektrikumsschicht 140 ausgebildet werden. Die Barrierenschicht 180 kann ein dielektrisches Material aufweisen, das von der Dielektrikumsschicht 140 verschieden ist (z. B. eine andere Zusammensetzung). Die Barrierenschicht 180 kann ein Nitrid wie etwa Siliziumnitrid aufweisen. Die Barrierenschicht 180 kann Siliziumoxynitrid aufweisen. Die Barrierenschicht 180 kann Siliziumcarbonitrid aufweisen. Die Barrierenschicht 180 kann als eine Diffusionsbarriere wirken, die das Ausdiffundieren von Cu aus der Füllschicht 170 verhindert. Bei der in 10 gezeigten Ausführungsform ist zu sehen, dass die Barrierenschicht 180 über der Schicht 154 ausgebildet werden kann. Die Barrierenschicht 180 kann auch über einer oberen Oberfläche der Dielektrikumsschicht 140 ausgebildet werden. Bei einer oder mehreren Ausführungsformen kann die Barrierenschicht 180 in direktem Kontakt mit der Schicht 154 stehen.
  • Unter Bezugnahme auf 11 kann eine Passivierungsschicht 190 über der in 10 gezeigten Struktur ausgebildet werden, um die in 11 gezeigte Struktur auszubilden. Somit kann die Passivierungsschicht 190 über der Barrierenschicht 180 ausgebildet werden. Bei einer Ausführungsform kann die Passivierungsschicht ein dielektrisches Material aufweisen (oder kann im Wesentlichen daraus bestehen). Bei einer oder mehreren Ausführungsformen kann die Passivierungsschicht eine Dielektrikumsschicht sein. Bei einer Ausführungsform kann das dielektrische Material der Passivierungsschicht von dem der Dielektrikumsschicht 140 verschieden sein (beispielsweise eine andere Zusammensetzung). Bei einer Ausführungsform kann die Passivierungsschicht 190 ein Polyimid aufweisen. Bei einer Ausführungsform kann die Passivierungsschicht 190 ein Oxid, ein Nitrid oder ein Oxynitrid aufweisen.
  • Unter Bezugnahme auf 12 kann eine Öffnung 192 in der (oder durch die) Passivierungsschicht 190 ausgebildet werden. Unter Bezugnahme auf 13A kann die Öffnung 192 sich als eine Öffnung 194 fortsetzen, die ebenfalls in der (oder durch die) Barrierenschicht 180 ausgebildet ist. Die Öffnung 194 kann eine obere Oberfläche der Schicht 154 freilegen. Wie oben angemerkt, ist es bei einer Ausführungsform möglich, dass die Schicht 154 leitend ist. Somit kann eine Bondpadoberfläche 210 durch Freilegen einer oberen Oberfläche der Schicht 154 ausgebildet werden.
  • 13B zeigt eine weitere Ausführungsform. Bei dieser Ausführungsform ist die Öffnung 194 verlängert, um die Öffnung 194' auszubilden, die eine obere Oberfläche 170UT der Füllschicht 170 freilegt. Die in 13B gezeigte Ausführungsform kann verwendet werden, wenn die Schicht 154 leitend ist, sowie wenn die Schicht 154 nichtleitend ist. Die Öffnung 194' kann eine obere Oberfläche 170UT der Füllschicht 170 freilegen, um eine Bondpadoberfläche 210' auszubilden.
  • Es wird angemerkt, dass die Füllschicht 170 eine leitende Zwischenverbindung darstellen kann. Die leitende Zwischenverbindung kann für eine Halbleiterstruktur und/oder ein Halbleiterbauelement bestimmt sein. Bei einer Ausführungsform kann die leitende Zwischenverbindung eine durch Strukturplattieren ausgebildete Struktur sein. Die leitende Zwischenverbindung kann ein leitendes Pad (beispielsweise ein Bondpad) für eine Halbleiterstruktur und/oder ein Halbleiterbauelement sein. Ein leitendes Pad kann beispielsweise in Bondpad sein. Das Bondpad kann beispielsweise eine elektrische Kommunikation außerhalb der Halbleiterstruktur gestatten.
  • Die 14 und 15 zeigen einen alternativen Prozess zum Herstellen einer leitenden Zwischenverbindungsstruktur. Unter Bezugnahme auf 14 ist zu sehen, dass eine Barrierenschicht 152' über der Dielektrikumsschicht 140 abgeschieden werden kann. Damit kann eine Keimschicht 150 über der Barrierenschicht 152' abgeschieden werden. Eine Füllschicht 170 kann über der Keimschicht 150 ausgebildet werden. Unter Bezugnahme auf 15 kann der Abschnitt der Barrierenschicht 152', der nicht unter der Füllschicht 170 liegt, durch einen Ätzprozess wie etwa einem Nassätzprozess entfernt werden. Infolge des Nassätzprozesses kann unter der Füllschicht 170 eine Unterschneidung U ausgebildet werden. Somit kann eine leitende Zwischenverbindungsstruktur (z. B. eine Bondpadstruktur) mit einer Unterschneidung ausgebildet werden.
  • Die Ausbildung einer Barrierenschicht 152 (beispielsweise eine selbstausgebildete Barrierenschicht), wie durch die in 1 bis 13 gezeigten Ausführungsformen beschrieben, bildet die Barrierenschicht 152 zwischen der Füllschicht 170 und der Dielektrikumsschicht 140. Somit kann die Ausbildung von Barrierenschichtmaterial über anderen Abschnitten der oberen Oberfläche der Dielektrikumsschicht 140 vermieden werden. Somit besteht möglicherweise keine Notwendigkeit zum Entfernen von Barrierenschichtmaterial von der oberen Oberfläche von anderen Abschnitten der Dielektrikumsschicht 140 beispielsweise durch einen Nassätzprozess (wie beispielsweise in 15 gezeigt). Dies kann die Ausbildung einer Unterschneidung unter dem oberen Abschnitt von 170U der Füllschicht 170 vermeiden, die als Ergebnis der Ätzung der Barrierenschicht gebildet werden kann.
  • Es versteht sich, dass hier vorgelegte Ausführungsformen mit anderen Ausführungsformen kombiniert werden können, um noch weitere Ausführungsformen bereitzustellen.
  • Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Herstellen einer Halbleiterstruktur, wobei das Verfahren Folgendes aufweist: Ausbilden einer ersten Öffnung in einer Dielektrikumsschicht; Ausbilden einer Keimschicht in der ersten Öffnung; Ausbilden einer Maskierungsschicht über der Keimschicht; Strukturieren der Maskierungsschicht, so dass eine zweite Öffnung über der ersten Öffnung ausgebildet wird; Ausbilden einer Füllschicht über der Keimschicht und Bewirken, dass die Keimschicht mit der Dielektrikumsschicht reagiert, so dass eine Barrierenschicht ausgebildet wird.
  • Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Herstellen einer Halbleiterstruktur, wobei das Verfahren Folgendes aufweist: Ausbilden einer Öffnung in einer Dielektrikumsschicht; Ausbilden einer Keimschicht in der Öffnung; Ausbilden einer Maskierungsschicht über der Keimschicht; Strukturieren der Maskierungsschicht, so dass die Keimschicht in der Öffnung freigelegt wird; Ausbilden einer Füllschicht über der freigelegten Keimschicht und Bewirken, dass die Keimschicht mit der Dielektrikumsschicht reagiert, so dass eine Barrierenschicht ausgebildet wird.
  • Eine oder mehrere Ausführungsformen betreffen ein Verfahren zum Herstellen einer Halbleiterstruktur, das Folgendes aufweist: Ausbilden einer Keimschicht in direktem Kontakt mit einem dielektrischen Material; Ausbilden einer Maskierungsschicht über der Keimschicht; Strukturieren der Maskierungsschicht, so dass die Keimschicht freigelegt wird; Ausbilden einer Füllschicht über der freigelegten Keimschicht und Bewirken, dass die Keimschicht mit der Dielektrikumsschicht reagiert, so dass eine Barrierenschicht zwischen der Füllschicht und der Dielektrikumsschicht ausgebildet wird.
  • Eine oder mehrere Ausführungsformen betreffen eine Halbleiterstruktur, die Folgendes aufweist: eine leitende Schicht mit einem unteren Abschnitt und einem oberen Abschnitt, wobei der untere Abschnitt eine Bodenoberfläche und eine Seitenwandoberfläche aufweist, wobei der obere Abschnitt eine Bodenoberfläche, eine Seitenwandoberfläche und eine obere Oberfläche aufweist; und eine erste Schicht, wobei die erste Schicht auf einer Bodenoberfläche des oberen Abschnitts der leitenden Schicht und einer Seitenwandoberfläche des unteren Abschnitts der leitenden Schicht angeordnet ist, wobei im Wesentlichen nichts der ersten Schicht auf der Seitenwand- oder oberen Oberfläche des oberen Abschnitts der leitenden Schicht ausgebildet ist, wobei die erste Schicht eine Verbindung aufweist, die ein metallisches Element, O und S enthält.
  • Zudem soll der Schutzbereich der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, Herstellung, Materiezusammensetzung, Mittel, Verfahren und Schritte, die in der Patentschrift beschrieben sind, beschränkt sein. Wie der Fachmann ohne Weiteres anhand der Offenbarung der vorliegenden Erfindung versteht, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später zu entwickeln sein werden, die im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis wie die hierin beschriebenen entsprechenden Ausführungsformen erzielen, genutzt werden. Dementsprechend sollen die beigefügten Ansprüche in ihrem Schutzbereich solche Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 12/892947 [0001]

Claims (29)

  1. Verfahren zum Herstellen einer Halbleiterstruktur (102), wobei das Verfahren Folgendes aufweist: • Ausbilden einer ersten Öffnung in einer Dielektrikumsschicht (110); • Ausbilden einer Keimschicht (150) in der ersten Öffnung; • Ausbilden einer Maskierungsschicht (160) über der Keimschicht (150); • Strukturieren der Maskierungsschicht (160), um eine zweite Öffnung über der ersten Öffnung auszubilden; • Ausbilden einer Füllschicht (170) über der Keimschicht (150); und • Bewirken, dass die Keimschicht (150) mit der Dielektrikumsschicht (110) reagiert, so dass eine Barrierenschicht (130) ausgebildet wird.
  2. Verfahren gemäß Anspruch 1, ferner aufweisend: das Entfernen der strukturierten Maskierungsschicht (160) nach dem Ausbilden der Füllschicht (170).
  3. Verfahren gemäß Anspruch 2, ferner aufweisend: das Entfernen desjenigen Abschnitts der Keimschicht (150), der unbedeckt ist, durch Entfernen der strukturierten Maskierungsschicht (160) nach dem Entfernen der strukturierten Maskierungsschicht (160).
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei die Keimschicht (150) ein Basiselement (BE) und ein legierendes Element (AE) aufweist, wobei das Bewirken, dass die Keimschicht (150) reagiert, bewirkt, dass das legierende Element (AE) mit der Dielektrikumsschicht (110) reagiert.
  5. Verfahren gemäß Anspruch 4, • wobei das legierende Element (AE) ein Element ist ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag; und/oder • wobei das Basiselement (BE) Cu ist.
  6. Verfahren gemäß Anspruch 4 oder 5, wobei der Atomprozentsatz des legierenden Elements (AE) kleiner oder gleich 10 Atomprozent ist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei die leitende Struktur ein Bondpad ist.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei die Maskierungsschicht (160) eine Fotoresistschicht aufweist.
  9. Verfahren zum Herstellen einer Halbleiterstruktur (102), wobei das Verfahren Folgendes aufweist: • Ausbilden einer Öffnung in einer Dielektrikumsschicht (110); • Ausbilden einer Keimschicht (150) in der Öffnung; • Ausbilden einer Maskierungsschicht (160) über der Keimschicht (150); • Strukturieren der Maskierungsschicht (160), so dass die Keimschicht (150) in der Öffnung freigelegt wird; • Ausbilden einer Füllschicht (170) über der freigelegten Keimschicht (150); und • Bewirken, dass die Keimschicht (150) mit der Dielektrikumsschicht (110) reagiert, so dass eine Barrierenschicht (130) ausgebildet wird.
  10. Verfahren gemäß Anspruch 9, ferner aufweisend: das Entfernen der Maskierungsschicht (160) nach dem Ausbilden der Füllschicht (170).
  11. Verfahren gemäß Anspruch 10, ferner aufweisend: das Entfernen desjenigen Abschnitts der Keimschicht (150), der unbedeckt ist, durch Entfernen der Maskierungsschicht (160) nach dem Entfernen der Maskierungsschicht (160).
  12. Verfahren gemäß einem der Ansprüche 9 bis 11, wobei die Keimschicht (150) ein Basiselement (BE) und ein legierendes Element (AE) aufweist, wobei das Bewirken, dass die Keimschicht (150) reagiert, bewirkt, dass das legierende Element (AE) mit der Dielektrikumsschicht (110) reagiert.
  13. Verfahren gemäß Anspruch 12, • wobei das legierende Element (AE) ein Element ist ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag; und/oder • wobei das Basiselement (BE) Cu ist.
  14. Verfahren gemäß Anspruch 12 oder 13, wobei der Atomprozentsatz des legierenden Elements (AE) kleiner oder gleich 10 Atomprozent ist.
  15. Verfahren gemäß einem der Ansprüche 9 bis 14, wobei die Füllschicht (170) ein Bondpad bildet.
  16. Verfahren gemäß einem der Ansprüche 9 bis 15, wobei die Maskierungsschicht (160) eine Fotoresistschicht aufweist.
  17. Verfahren zum Herstellen einer Halbleiterstruktur (102), das Folgendes aufweist: • Ausbilden einer Keimschicht (150) in direktem Kontakt mit einem dielektrischen Material (110); • Ausbilden einer Maskierungsschicht (160) über der Keimschicht (150); • Strukturieren der Maskierungsschicht (160), so dass die Keimschicht (150) freigelegt wird; • Ausbilden einer Füllschicht (170) über der freigelegten Keimschicht (150); und • Bewirken, dass die Keimschicht (150) mit der Dielektrikumsschicht (110) reagiert, so dass eine Barrierenschicht (130) zwischen der Füllschicht (170) und der Dielektrikumsschicht (110) ausgebildet wird.
  18. Verfahren gemäß Anspruch 17, wobei, vor dem Bewirken, dass die Keimschicht (150) reagiert, die strukturierte Maskierungsschicht (160) entfernt wird.
  19. Verfahren gemäß Anspruch 17, wobei nach dem Entfernen der strukturierten Maskierungsschicht (160), aber vor dem Bewirken, dass die Keimschicht (150) reagiert, der Abschnitt der Keimschicht (150), der unbedeckt ist, durch Entfernen der strukturierten Maskierungsschicht (160) entfernt wird.
  20. Verfahren gemäß Anspruch 18 oder 19, wobei das Bewirken, dass die Keimschicht (150) reagiert, ein thermisches Ausheilen aufweist.
  21. Verfahren gemäß einem der Ansprüche 18 bis 20, wobei das Ausbilden der Füllschicht (170) einen Elektroabscheidungsprozess aufweist.
  22. Verfahren gemäß einem der Ansprüche 18 bis 21, ferner aufweisend: das Ausbilden einer Öffnung in dem dielektrischen Material (110) vor dem Ausbilden der Keimschicht (150), wobei sich die freigelegte Keimschicht (150) in der Öffnung befindet.
  23. Verfahren gemäß einem der Ansprüche 18 bis 22, wobei die Keimschicht (150) ein Basiselement (BE) und ein legierendes Element (AE) aufweist.
  24. Verfahren gemäß einem der Ansprüche 18 bis 23, wobei das Bewirken, dass die Keimschicht (150) reagiert, das Bewirken beinhaltet, dass das legierende Element (AE) mit der Dielektrikumsschicht (110) reagiert.
  25. Verfahren gemäß Anspruch 23 oder 24, • wobei das legierende Element (AE) ein Element ist ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag; und/oder • wobei die Dielektrikumsschicht (110) Siliziumdioxid aufweist.
  26. Halbleiterstruktur (102), die Folgendes aufweist: • eine leitende Schicht mit einem unteren Abschnitt und einem oberen Abschnitt, wobei der untere Abschnitt eine Bodenoberfläche und eine Seitenwandoberfläche aufweist, wobei der obere Abschnitt eine Bodenoberfläche, eine Seitenwandoberfläche und eine obere Oberfläche aufweist; und • eine erste Schicht, wobei die erste Schicht auf einer Bodenoberfläche des oberen Abschnitts der leitenden Schicht und einer Seitenwandoberfläche des unteren Abschnitts der leitenden Schicht angeordnet ist, wobei im Wesentlichen nichts der ersten Schicht auf der Seitenwand- oder oberen Oberfläche des oberen Abschnitts der leitenden Schicht ausgebildet ist, wobei die erste Schicht eine Verbindung aufweist, die ein metallisches Element, O und S enthält.
  27. Halbleiterstruktur (102) gemäß Anspruch 26, • wobei das metallische Element ein Element ist ausgewählt aus der Gruppe bestehend aus Mn, Mg, Al, Ti, V, Cr, Sn, Zn, Fe und Ag; und/oder • wobei die Verbindung im wesentlichen aus dem metallischen Element, O und S besteht.
  28. Halbleiterstruktur (102) gemäß Anspruch 26 oder 27, • wobei der untere Abschnitt seitlich von einer ersten Dielektrikumsschicht umgeben ist und der obere Abschnitt seitlich von einer von der ersten Dielektrikumsschicht verschiedenen zweiten Dielektrikumsschicht umgeben ist. • wobei vorzugsweise die erste Dielektrikumsschicht ein Oxid enthält, die zweite Dielektrikumsschicht mindestens ein Material enthält ausgewählt aus der Gruppe bestehend aus Nitrid, Carbonitrid, Oxynitrid und Polyimid; • wobei vorzugsweise das Nitrid Siliziumnitrid ist, das Carbonitrid ein Siliziumcarbonitrid ist und das Oxynitrid ein Siliziumoxynitrid ist.
  29. Halbleiterstruktur (102) gemäß einem der Ansprüche 26 bis 28, • wobei die leitende Schicht Cu aufweist; • wobei vorzugsweise das Cu in der Form von reinem Kupfer und/oder einer Kupferlegierung vorliegt.
DE201210110060 2011-11-21 2012-10-22 Halbleiterstruktur und Verfahren zu deren Herstellung Withdrawn DE102012110060A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/300,692 US9064875B2 (en) 2010-09-29 2011-11-21 Semiconductor structure and method for making same
US13/300,692 2011-11-21

Publications (1)

Publication Number Publication Date
DE102012110060A1 true DE102012110060A1 (de) 2013-05-23

Family

ID=48222158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210110060 Withdrawn DE102012110060A1 (de) 2011-11-21 2012-10-22 Halbleiterstruktur und Verfahren zu deren Herstellung

Country Status (2)

Country Link
CN (1) CN103137597B (de)
DE (1) DE102012110060A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420087B1 (ko) * 2015-07-31 2022-07-12 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure

Also Published As

Publication number Publication date
CN103137597A (zh) 2013-06-05
CN103137597B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102004004532B4 (de) Halbleitervorrichtung
DE102011054120B4 (de) Halbleiter-struktur und verfahren zu deren herstellung
DE102013200048B4 (de) Verfahren zum Herstellen integrierter Schaltungen mit Ruthenium beschichtetem Kupfer
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE102013104112A1 (de) Verbindungsstruktur und -verfahren
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE10059773A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102008052470B4 (de) Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE112010003936T5 (de) Halbleitereinheit mit einem Kupferanschluss
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102013108196A1 (de) Ein Chippackage und ein Verfahren zum Herstellen eines Chippackage
DE112018004421T5 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R002 Refusal decision in examination/registration proceedings