DE102012106352A1

DE102012106352A1 - Flachpaneelanzeige und teiberschaltkreis derselben

Info

Publication number: DE102012106352A1
Application number: DE201210106352
Authority: DE
Inventors: Minki Kim; SungChul HA; Jinsung Kim
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2011-07-14
Filing date: 2012-07-13
Publication date: 2013-01-17
Anticipated expiration: 2032-07-14
Also published as: US20130038597A1; KR101839328B1; CN102881246A; CN102881246B; KR20130009120A; US9111509B2; DE102012106352B4; DE102012106352A8

Abstract

Eine Flachpaneelanzeige wird bereitgestellt. Insbesondere werden eine Flachpaneelanzeige, die einen Treiberschaltkreis aufweist, in dem eine Zeitsteuerung und ein Datentreiber zum Ansteuern eines Paneels in einem einzigen IC angeordnet sind, und ein Treiberschaltkreis derselben bereitgestellt. Die Flachpaneelanzeige weist auf: ein Anzeigepaneel (109), das eine Mehrzahl von Pixeln hat, einen Gatetreiber (106), der die Mehrzahl von Pixeln steuert, eine Mehrzahl von Treiberschaltkreisen, die ein Bildsignal sortieren (beispielsweise ordnen) und konvertieren und in einem normalen Modus selbiges an ein Anzeigepaneel (109) ausgeben und die in einem abgesicherten Modus ein Schwarzbildsignal erzeugen in Übereinstimmung mit einem Synchronisationssignal (sync), das mittels eines internen Taktsignals erzeugt wird, das die höchste Frequenz unter internen Taktsignalen der Mehrzahl von Treiberschaltkreisen hat, und die selbiges an das Anzeigepaneel (109) ausgeben, und einen externen Anschluss (PAD), der mit einem Eingangs/Ausgangs-Anschluss der Mehrzahl von Treiberschaltkreisen verbunden ist, der in dem normalen Modus eine hochgezogene Energiequellenspannung (VCC) empfängt und der in Übereinstimmung mit dem Synchronisationssignal (sync) in dem abgesicherten Modus das Synchronisationssignal (sync) an jeden Treiberschaltkreis ausgibt. Daher werden im Falle der Ansteuerung in dem abgesicherten Modus die Mehrzahl von Treiberschaltkreisen, die das Anzeigepaneel (109) steuern, synchronisiert in Übereinstimmung mit dem Synchronisationssignal (sync), das die höchste Frequenz unter den Synchronisationssignalen hat, die mittels der internen Taktsignale erzeugt werden mittels der Taktsignalerzeugungseinheiten (131a, 131b, 131c), um so ein normales Bild einer schwarzen Bildfläche zu implementieren.

Description

Die vorliegende Offenbarung bezieht sich auf den Gegenstand, der in der früheren koreanischen Anmeldung Nr. 10-2011-0069994 , eingereicht am 14. Juli 2011, enthalten ist, welcher hierin durch Bezugnahme in seiner Gesamtheit ausdrücklich aufgenommen ist.
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Flachpaneelanzeige und insbesondere eine Flachpaneelanzeige, die einen Treiberschaltkreis (Ansteuerschalkreis) aufweist, in dem eine Zeitsteuerung (Timing Controller) und ein Datentreiber (eine Datenansteuerung) zum Ansteuern eines Paneels in einem einzigen IC (integrierten Schaltkreis (integrated circuit)) angeordnet sind, und einen Treiberschaltkreis derselben.
2. Beschreibung der bezogenen Technik
Eine Flachpaneelanzeige (Flat Panel Display, FPD) ist eine Anzeigevorrichtung, die erforderlich ist, um ein System zu implementieren, das kompakt und von leichtem Gewicht ist, wie beispielsweise tragbare Computer, wie beispielsweise Notebookcomputer, persönliche digitale Assistenten (Personal Digital Assistants, PDAs) oder tragbare Telefon-Endgeräte (portable phone terminals), sowie Monitore von Desktopcomputern, anstelle (der Verwendung) von konventionellen Kathodenstrahlröhren (Cathode Ray Tubes, CRTs). Derzeitige kommerzielle Flachpaneelanzeigen weisen eine Flüssigkristallanzeige (Liquid Crystal Display, LCD), ein Plasmaanzeigepaneel (Plasma Display Panel, PDP), eine organische lichtemittierende Diode (OLED) und/oder ähnliches auf.
Mit Bezug zu 1, hat eine FPD grundsätzlich eine Struktur, aufweisend: eine Zeitsteuerung (Timing Controller) 3, die mehrere Signale von einem externen System 1 empfängt und die Steuersignale eines Treibers erzeugt, einen Gatetreiber 6 und einen Datentreiber 7, die ein Scansignal und ein Bildsignal erzeugen in Übereinstimmung mit dem Signal, das von der Zeitsteuerung 3 erzeugt wird, und ein Anzeigepaneel 9, das Gateleitungen GL und Datenleitungen DL aufweist, die in Matrixform angeordnet sind und Scansignale und Bildsignale empfangen, um Schaltelemente T zu steuern, um ein Bild zu implementieren.
Gemäß einem hohen Integrationstrend bei einem integrierten Schaltkreis (IC) unter Treiberschalkreisen, die in der FPD angeordnet sind, die eine derartige Struktur hat, wurde ein Mehrfach-Treiber IC (M-IC) vorgeschlagen, in dem die Zeitsteuerung 3 und der Datentreiber 7 in einem einzigen IC bereitgestellt (beispielsweise angeordnet, beispielsweise installiert) sind. 2 ist eine Ansicht, die eine Struktur einer FPD zeigt, die einen M-IC aufweist.
Mit Bezug zu 2, sind eine Mehrzahl von M-ICs 3 auf einer Leiterplatte (Printed Circuit Board, PCB) angeordnet, mit einem externen System 1 verbunden, um Zeitsteuersignale (Timing-Signale) und Bildsignale zu empfangen, und verbunden mit einem Gatetreiber 6 und einem Anzeigepaneel 9, um Steuersignale zu erzeugen und um sortierte (beispielsweise geordnete) und konvertierte (umgewandelte) Bildsignale zu übertragen.
Wie vorstehend beschrieben, ist der M-IC 3 gebildet mittels Bereitstellens (beispielsweise Anordnens, beispielsweise Installierens) einer bekannten Zeitsteuerung (Bezugszeichen 3 in 1) und eines bekannten Datentreibers (Bezugszeichen 7 in 1) in einem einzigen IC. Eine Mehrzahl von M-ICs 3a, 3b und 3c sind bereitgestellt (beispielsweise angeordnet) und jeder der M-ICs 3a, 3b und 3c hat die gleiche interne Struktur. Als Beispiel wird eine interne Struktur des M-ICs 3a beschrieben. Der M-IC 3a weist auf: eine Taktsignalerzeugungseinheit 31a, die ein internes Taktsignal eines ICs selbst erzeugt, eine Synchronisationssignalerzeugungseinheit 32a, die ein Synchronisationssignal erzeugt im Falls einer Ansteuerung in einem abgesicherten (fail-safe) Modus, eine Modusauswahleinheit 33a, zum Ermitteln (beispielsweise Erkennen) eines Ansteuermodus in Übereinstimmung mit einem Signal, das sie von dem externen System 1 empfangen hat, eine Signalverarbeitungseinheit 35a (beispielsweise eine Steuersignalverarbeitungseinheit) zum zeitlichen Abstimmen (timing) von Signalen und zum Sortieren (beispielsweise Ordnen) und Konvertieren (Umwandeln) eines Bildsignals in Übereinstimmung mit einer Ermittlung (beispielsweise Erkennung) der Modusauswahleinheit 33a und eine D-IC Einheit 37a zum Durchführen der gleichen Funktion wie der des bekannten Datentreibers 7.
Die FPD, die den M-IC 3a verwendet, der so eine Struktur hat, ist vorteilhaft, da die Anzahl von angeordneten ICs reduziert werden kann und die Produktionskosten gesenkt werden können durch Vereinfachen der internen Struktur.
Jedoch besteht bei der FPD, die den M-IC 3 verwendet, nachteiliger Weise eine hohe Wahrscheinlichkeit, dass eine Signalansteuerung beim Anzeigen einer schwarzen Bildfläche (anders ausgedrückt: eines schwarzen Bildschirms; noch anders ausgedrückt: eines Schwarzbildschirms) auf einem Bildschirm nicht problemlos (smoothly) durchgeführt wird, wenn kein Signal von dem externen System 1 empfangen wird.
Im Detail werden in der FPD, die den M-IC 3 verwendet, alle der M-ICs 3a, 3b und 3c so synchronisiert, dass sie mittels Zeitsteuersignalen betrieben werden, die von dem externen System 1 zugeführt werden, und wenn irgendeines einer Mehrzahl von Signalen nicht von dem externen System 1 empfangen wird, werden die entsprechenden M-ICs 3a, 3b und 3c in einen abgesicherten Modus umgeschaltet.
Der abgesicherte Modus bezieht sich darauf, dass die M-ICs 3a, 3b und 3c so funktionieren, dass sie eine schwarze Bildfläche (anders ausgedrückt: einen schwarzen Bildschirm; noch anders ausgedrückt: einen Schwarzbildschirm) anzeigen unter Verwendung eines internen Taktsignals, weil eine Signalsynchronisierung nicht empfangen wird. Und zwar, da in dem abgesicherten Modus keine Steuersignale von dem externen System 1 zugeführt werden, werden die M-ICs 3a, 3b und 3c nicht synchronisiert, weshalb sie unter Verwendung eines internen Taktsignals ein Synchronisationssignal erzeugen und in Übereinstimmung mit dem erzeugten Synchronisationssignal ein Bild einer schwarzen Bildfläche (black screen image) (oder ein Bild einer blauen Bildfläche (blue screen image)) anzeigen.
Hierbei haben die entsprechenden Taktsignalerzeugungseinheiten 31a, 31b und 31c, die in den M-ICs 3a, 3b und 3c angeordnet sind, untereinander signifikante Unterschiede und daher sind Frequenzen der Synchronisationssignale, die von den entsprechenden M-ICs 3a, 3b und 3c erzeugt werden, nicht identisch, weshalb es fehlschlägt, eine Synchronisierung richtig durchzuführen.
Daher wird, um das Synchronisationsproblem zu lösen, bei der bezogenen Technik irgendeiner (M-IC 3a) der entsprechenden M-ICs 3a, 3b und 3c als Master gesetzt und die anderen verbleibenden M-ICs 3b und 3c werden als Slaves gesetzt, und wenn sie in dem abgesicherten Modus betrieben werden, wird ein Synchronisationssignal, das mittels des internen Taktsignals des Master M-ICs 3a erzeugt wird, gemeinsam verwendet, um sowohl die Modusauswahleinheiten 32b und 32c der Slaves zu betreiben als auch die Modusauswahleinheit 32a des Masters, um so die entsprechenden M-ICs 3a, 3b und 3c zu synchronisieren, und ein Blockbildsignal wird erzeugt, das zu einer schwarzen Bildfläche korrespondiert, und an die D-IC Einheiten 37a, 37b und 37c ausgegeben.
Jedoch sind die M-ICs 3a, 3b und 3c auf der allgemeinen PCB angeordnet und teilen sich (anders ausgedrückt, verwenden gemeinsam) das Synchronisationssignal des Master-M-ICs 3a über eine Leitung (PLEITUNG), die auf der PCB ausgebildet ist. Daher sind die M-ICs 3a, 3b und 3c von elektrostatischer Entladung (ESD) (siehe beispielsweise Bezugszeichen ESP in 2) oder Rauschen beeinflusst, die von außen eingeführt werden, weshalb das Phänomen, dass das Synchronisationssignal beeinflusst (beispielsweise moduliert) wird, häufig auftritt.
Daher funktionieren im Fall der Ansteuerung im abgesicherten Modus die M-ICs nicht richtig, weshalb die FPD, die die M-ICs der bezogenen Technik hat, nicht ein Bild einer schwarzen Bildfläche (black screen image) anzeigen kann.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Ein Aspekt der vorliegenden Erfindung stellt eine Flachpaneelanzeige (FPD) bereit, die einen M-IC aufweist, der stabil betrieben werden kann durch Beheben eines durch ESD, Rauschen oder ähnliche äußere Einflüsse bedingten Fehlers einer bei Betrieb (Ansteuerung) in einem abgesicherten Modus angezeigten schwarzen Bildfläche (anders ausgedrückt: eines schwarzen Bildschirms; noch anders ausgedrückt: eines Schwarzbildschirms).
Gemäß einem Aspekt der vorliegenden Erfindung ist eine Flachpaneelanzeige(FPD)-Vorrichtung bereitgestellt, die aufweist: ein Anzeigepaneel, das eine Mehrzahl von Pixeln hat; einen Gatetreiber, der die Mehrzahl von Pixeln steuert; und eine Mehrzahl von Treiberschaltkreisen, die in einem normalen Modus ein Bildsignal sortieren (beispielsweise ordnen) und konvertieren (umwandeln) und selbiges an das Anzeigepaneel ausgeben, wenn das Bildsignal von einem externen System empfangen wird, und die ein Schwarzbildsignal erzeugen in Übereinstimmung mit einem Synchronisationssignal, das mittels eines internen Taktsignals erzeugt wird, das die höchste Frequenz unter den internen Taktsignalen der Mehrzahl von Treiberschaltkreisen hat, und selbiges an das Anzeigepaneel ausgeben, wenn das Bildsignal nicht empfangen wird.
Jeder Treiberschaltkreis der Mehrzahl von Treiberschaltkreisen kann aufweisen: eine Taktsignalerzeugungseinheit, die ein internes Taktsignal erzeugt; eine Synchronisationssignalerzeugungseinheit, die mittels des internen Taktsignals ein Zählen durchführt, die ein Synchronisationssignal erzeugt, wenn ein Zählerwert einen Schwellenwert erreicht, und die das erzeugte Synchronisationssignal an einen anderen Treiberschalkreis ausgibt; eine Modusauswahleinheit, die einen Ansteuermodus ermittelt (beispielsweise erkennt) und in Übereinstimmung mit dem Synchronisationssignal ein Schwarzbildsignal erzeugt; und eine D-IC Einheit, die das Bildsignal oder das Schwarzbildsignal sortiert (beispielsweise ordnet) und konvertiert (umwandelt) und selbiges an das Anzeigepaneel ausgibt.
Die Mehrzahl von Treiberschaltkreisen kann einen externen Anschluss aufweisen, der mit einem Eingangs/Ausgangs-Anschluss der Synchronisationssignalerzeugungseinheit verbunden ist, im Falle eines normales Modus eine hochgezogene (pulled up) Energiequellenspannung empfängt und im Falle des abgesicherten Modus das Synchronisationssignal ausgibt.
Der externe Anschluss kann aufweisen: einen ersten Transistor, der eine Basis, die über einen ersten Widerstand mittels einer Energiequellenspannung hochgezogen ist (pulled up), einen Kollektor, an den die Energiequellenspannung angelegt ist, und einen Emitter hat, der runtergezogen ist (pulled down) mittels einer Massespannung eines zweiten Widerstands und der mit einem Eingangsanschluss der Synchronisationssignalerzeugungseinheit verbunden ist; und einen zweiten Transistor, der eine Basis, die mit der Synchronisationssignalerzeugungseinheit verbunden ist, einen Kollektor, der mit der Basis des ersten Transistors verbunden ist, und einen Emitter hat, der mit Masse verbunden ist.
Der externe Anschluss kann ferner aufweisen eine Diode, die parallel verbunden ist zwischen der Basis des ersten Transistors und dem Emitter des zweiten Transistors und dem ersten Widerstand (beispielsweise ist die Diode mit der Basis des ersten Transistors und dem Emitter des zweiten Transistors und dem ersten Widerstand verbunden).
Jeder Treiberschaltkreis der Mehrzahl von Treiberschaltkreisen kann jeweils aufweisen: eine Schnittstelle, die Zeitsteuersignale (Timing-Signale) und, gemäß einigen Ausführungsformen, das Bildsignal von dem externen System empfängt; und eine Signalsteuerung (Signal Controller) zum Erzeugen von Steuersignalen und zum Sortieren (beispielsweise Ordnen) und Konvertieren (Umwandeln) des Bildsignals und Ausgeben desselben oder derselben an den Gatetreiber und die D-IC Einheit.
Das Synchronisationssignal kann ein Signal sein, das ein Masseniveau hat.
Gemäß einem anderen Aspekt der vorliegenden Erfindung ist ein Treiberschaltkreis einer Flachpaneelanzeige bereitgestellt, der in einem normalen Modus und einem abgesicherten Modus betrieben wird in Übereinstimmung damit, ob ein Bildsignal empfangen wird oder nicht, (der Treiberschaltkreis) aufweisend: eine Taktsignalerzeugungseinheit, die ein internes Taktsignal erzeugt; eine Synchronisationssignalerzeugungseinheit, die in Übereinstimmung mit dem internen Taktsignal ein Zählen durchführt, die ein Synchronisationssignal erzeugt, wenn ein Zählwert einen Schwellenwert erreicht, und das erzeugte Synchronisationssignal an einen anderen Treiberschaltkreis ausgibt, und die ein Synchronisationssignal von dem anderen Teiberschaltkreis empfängt; und eine Modusauswahleinheit, die einen Ansteuermodus ermittelt (beispielsweise erkennt) und ein Schwarzbildsignal erzeugt in Übereinstimmung mit dem Synchronisationssignal; und eine D-IC Einheit, die das Schwarzbildsignal sortiert (beispielsweise ordnet) und konvertiert (umwandelt) und selbiges an das Anzeigepaneel ausgibt.
Der Treiberschaltkreis kann ferner aufweisen: einen externen Anschluss, der mit einem Eingangs/Ausgangs-Anschluss der Synchronisationssignalerzeugungseinheit verbunden ist, der im Falls eines normalen Modus eine hochgezogene Energiequellenspannung empfängt und der im Falle eines abgesicherten Modus das Synchronisationssignal ausgibt.
Der externe Anschluss kann aufweisen: einen ersten Transistor, der eine Basis, die über einen ersten Widerstand mittels einer Energiequellenspannung hochgezogen ist, einen Kollektor, an dem die Energiequellenspannung angelegt ist, und einen Emitter hat, der mittels einer Massespannung eines zweiten Widerstandes runtergezogen ist und der mit einem Eingangsanschluss der Synchronisationssignalerzeugungseinheit verbunden ist; einen zweiten Transistor, der eine Basis, die mit der Synchronisationssignalerzeugungseinheit verbunden ist, einen Kollektor, der mit der Basis des ersten Transistors verbunden ist, und einen Emitter hat, der mit Masse verbunden ist; und eine Diode, die parallel verbunden ist zwischen der Basis des ersten Transistors und dem Emitter des zweiten Transistors und dem ersten Widerstand (beispielsweise ist die Diode mit der Basis des ersten Transistors und dem Emitter des zweiten Transistors und dem ersten Widerstand verbunden).
Das vorstehende und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden offensichtlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie mit den beigefügten Zeichnungen in Zusammenhang gesehen wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Ansicht, die schematisch eine Struktur einer Flachpaneelanzeige (FPD) der bezogenen Technik zeigt.
2 ist eine Ansicht, die eine Struktur der FPD zeigt, die M-ICs hat.
3 ist eine Ansicht, die schematisch eine gesamte Struktur einer FPD gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
4 ist eine Ansicht, die eine Verbindungsstruktur der M-ICs gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
5 ist eine Ansicht, die ein Beispiel von Wellenformen mit Bezug zu einem Synchronisationssignal und einem Schwarzbildsignal des M-ICs gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
6 ist eine Ansicht, die eine Verbindungskonfiguration des M-ICs der FPD und einen Signalfluss gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
7 ist eine Ansicht, die eine Verbindungskonfiguration einer Synchronisationssignalerzeugungseinheit eines M-ICs und die Struktur eines Pad-Teils (pad part) zeigt, das mit jedem M-IC in der FPD verbunden ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Eine Flachpaneelanzeige (FPD) gemäß einer Ausführungsform der vorliegenden Erfindung wird mit Bezug zu den beigefügten Zeichnungen beschrieben.
3 ist eine Ansicht, die schematisch eine gesamte Struktur einer FPD gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
Wie in 3 gezeigt, weist eine FPD gemäß einer Ausführungsform der vorliegenden Erfindung auf: einen M-IC 130, der mehrere Signale von einem externen System 1 empfängt und der Steuersignale erzeugt und ein Bildsignal sortiert (beispielsweise ordnet) und konvertiert, einen Gatetreiber 106 zum Erzeugen eines Scansignals und ein Anzeigepaneel 109 zum Implementieren eines Bildes in Übereinstimmung mit dem Scansignal und dem Bildsignal. Im Detail weist der M-IC 130 eine Zeitsteuerung (Timing Controller) und einen Datentreiber in einem einzigen integrierten Schaltkreis (IC) auf und kann die gleiche Funktion durchführen wie die bekannte Zeitsteuerung 3 in 1 und der bekannte Datentreiber 7 in 1. Insbesondere existiert eine Mehrzahl von Datenleitungen DL proportional zu der Größe des Anzeigepaneels, vorzugsweise sind einer oder mehrere M-ICs 130 angeordnet. In 3 ist ein Beispiel gezeigt, bei dem drei M-ICs 130a, 130b und 130c korrespondierend zu drei Bereichen A, B und C des Anzeigepaneels 109 angeordnet sind.
Der M-IC 130 empfängt ein Datenfreigabesignal DE, ein horizontales Synchronisationssignal Hsync und ein vertikales Synchronisationssignal Vsync, das heißt Zeitsteuersignale (Timing-Signale), und ein Bildsignal RGB von dem externen System 1 und sortiert (beispielsweise ordnet) und konvertiert dieselben.
Als erstes erzeugt der M-IC 130 Steuersignale des Gatetreibers 106, beispielsweise ein Gateausgabesignal GOE, einen Gatestartpuls GSP und einen Gateverschiebungstakt GSC, und gibt dieselben an den Gatetreiber 106 aus.
Ferner erzeugt der M-IC 130 Steuersignale zum Erzeugen eines Bildsignals, beispielsweise ein Sourceausgabesignal SOE, einen Sourcestartpuls SSP, einen Sourceverschiebungstakt SSC und ein Polaritätssteuersignal POL, und sortiert (beispielsweise ordnet) und konvertiert Bildsignale RGB in analoge Bildsignale RGB' unter Verwendung der erzeugten Signale und gibt dieselben an das Anzeigepaneel 109 aus.
Die Mehrzahl von M-ICs 130a, 130b und 130c, wie vorstehend beschrieben, werden synchronisiert mittels des Synchronisationssignals sync und das Synchronisationssignal sync ist mit einer Energieversorgungseinheit 8 verbunden, um auf ein Niveau einer Energiequellenspannung VCC hochgezogen zu werden. Die Leitung, über die das Synchronisationssignal sync übertragen wird, ist elektrisch verbunden mit Eingangs- und Ausgangs-Anschlüssen der entsprechenden M-ICs 130a, 130b und 130c, und im Falle eines normalen Betriebs wird das Signal, das auf die Energiequellenspannung VCC hochgezogen ist, angelegt. Nachfolgend wird, wenn Zeitsteuersignale oder ein Bildsignal nicht von dem externen System 1 eingegeben werden, ein Synchronisationssignal sync, das von einem der M-ICs 130a, 130b und 130c ausgegeben wird, von den anderen verbleibenden M-ICs empfangen und wird gemeinsam genutzt. Die Struktur des M-ICs 130 und das Synchronisationssignal sync werden später im Detail beschrieben.
Der Gatetreiber 106 steuert den An/Aus-Betrieb von Schaltelementen T, die auf dem Anzeigepaneel 109 angeordnet sind, in Übereinstimmung mit den Zeitsteuersignalen, die von dem M-IC 130 eingegeben werden. Der Gatetreiber 106 gibt ein Gatesignal VG aus, um die Gateleitungen GL auf dem Anzeigepaneel 109 nacheinander für jeweils eine horizontale Synchronisationsperiode freizugeben, um dadurch jedes Mal nacheinander die Schalelemente T auf dem Anzeigepaneel 109 über eine horizontale Zeile hinweg gemäß Bildsignalen anzusteuern, die von dem M-IC 130 an Pixel ausgegeben werden, die mit den entsprechenden Schaltelementen verbunden sind.
In dem Anzeigepaneel 109 kreuzen sich eine Mehrzahl von Gateleitungen GL und eine Mehrzahl von Datenleitungen DL in einer Matrixform, so dass sie bei den entsprechenden Kreuzungen eine Mehrzahl von Pixeln definieren. Die Gateleitungen GL sind verbunden mit dem Gatetreiber 106 und die Datenleitungen DL sind verbunden mit dem M-IC 130 und jedes Pixel weist ein Schaltelement T auf. Daher wird das Schaltelement T an- und ausgeschaltet in Übereinstimmung mit Signalen, die in die entsprechenden Leitungen eingegeben werden, und sowie den Pixeln Bildsignale zugeführt werden, wird ein Bild implementiert (beispielsweise dargestellt).
In Übereinstimmung mit der vorhergehenden Struktur werden, wenn die FPD gemäß einer Ausführungsform der vorliegenden Erfindung normal betrieben wird, die Zeitsteuersignale und die Bildsignale von dem externen System 1 empfangen und sortiert (beispielsweise geordnet) und konvertiert und der Gatetreiber 106 wird gesteuert in Übereinstimmung mit den Signalen, um Scansignale GL zu erzeugen und die Schaltelemente auf dem Anzeigepaneel 109 an- und auszuschalten, um Bildsignale an die Pixel auszugeben, um so ein Bild anzuzeigen.
Hierbei gibt es, wenn der Empfang irgendeines der vorgenannten Signale, d. h. des Datenfreigabesignals DE, des horizontalen Synchronisationssignals Hsync, des vertikalen Synchronisationssignals Vsync und/oder der Bilddaten RGB, von dem externen System 1 unterbrochen ist, nämlich im Falle eines Kein-Signal-Ansteuerzustandes (no-signal driving state), kein von der FPD anzuzeigendes Bild, so dass der M-IC 130 in einen abgesicherten Modus wechselt (beispielsweise umschaltet oder umgeschaltet wird), nicht in einen normalen Modus.
Ferner, wenn die FPD in dem normalen Modus betrieben wird, teilen sich die M-ICs 130a, 130b und 130c das Synchronisationssignal sync, das ein Niveau hat, das auf die Energiespannung VCC hochgezogen ist, in den Synchronisationssignal-Eingabe/Ausgabe-Anschlüssen, und wenn die FPD in den abgesicherten Modus wechselt (beispielsweise umschaltet oder umgeschaltet wird), werden die M-ICs 130a, 130b und 130b betrieben unter Verwendung interner Taktsignale, die von den Taktsignalerzeugungseinheiten erzeugt werden, die in den entsprechenden M-ICs 130a, 130b und 130c angeordnet sind. Hierbei weisen die internen Taktsignale der entsprechenden M-ICs 130a, 130b und 130c eine Frequenzverschiebung (frequency Offset) zueinander auf in Übereinstimmung mit Elementcharakteristiken derselben, wobei ein Synchronisationssignal, das mittels eines internen Taktsignals gebildet wird, das die höchste Frequenz hat, als Synchronisationssignal sync in einen anderen M-IC eingegeben wird, wodurch eine Synchronisation der M-ICs 130a, 130b und 130c implementiert (anders ausgedrückt, realisiert) wird.
Beispielsweise wird, wenn angenommen wird, dass die Frequenz des internen Taktsignals des M-ICs 130a die höchste Frequenz ist, ein Synchronisationssignal sync, das mittels des internen Taktsignals des M-ICs 130a erzeugt wird, in die anderen M-ICs 130b und 130c eingegeben, um die Synchronisation durchzuführen. Dies wird implementiert durch Verbinden der Synchronisationssignal-Eingabe/Ausgabe-Anschlüsse der M-ICs 130a, 130b und 130c, und die Verbindung der Anschlüsse der M-ICs 130a, 130b und 130c wird später im Detail beschrieben.
Gemäß einer solchen Struktur kann die FPD gemäß einer Ausführungsform der vorliegenden Erfindung eine stabile schwarze Bildfläche anzeigen auch in dem abgesicherten Modus in einem Kein-Signal-Zustand (no-signal state) durch Beheben eines Synchronisationsproblems, das auftritt aufgrund unterschiedlicher interner Taktsignale unter der Mehrzahl von M-ICs aufgrund von äußeren Einflüssen wie ESD, Rauschen oder ähnlichem. Ein Treiberschaltkreis der FPD gemäß einer Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die beigefügten Zeichnungen beschrieben.
4 ist eine Ansicht, die eine Verbindungsstruktur der M-ICs gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
Wie gezeigt, sind eine Mehrzahl von M-ICs 103 (beispielsweise M-ICs 103a, 103b, 103c) auf einer PCB angeordnet und mit dem externen System 1 verbunden, um Zeitsteuersignale und ein Bildsignal zu empfangen. Ferner werden Steuersignale erzeugt und Bildsignale werden sortiert (beispielsweise geordnet) und konvertiert und dann an den verbundenen Gatetreiber 106 und das Anzeigepaneel 109 ausgegeben.
Die M-ICs 103 haben die gleiche interne Struktur und weisen eine Mehrzahl von ICs auf. Als ein Beispiel wird eine interne Struktur des M-ICs 103a beschrieben. Der M-IC 103a weist auf: eine Taktsignalerzeugungseinheit 131a zum selbständigen Erzeugen eines internen Taktsignals, eine Synchronisationssignalerzeugungseinheit 132a zum Erzeugen eines Synchronisationssignals unter Verwendung des internen Taktsignals in einem abgesicherten Modus, eine Modusauswahleinheit 133a zum Ermitteln (beispielsweise Erkennen) eines Ansteuermodus in Übereinstimmung damit, ob ein Signal von dem externen System 1 empfangen wird oder nicht, und zum Erzeugen eines Schwarzbildsignals in Übereinstimmung mit einem Synchronisationssignal, eine Signalverarbeitungseinheit 135a zum Sortieren (beispielsweise Ordnen) und Konvertieren von eingegebenen Steuersignalen und eine D-IC-Einheit 137a zum Ausgeben des empfangenen Bildsignals und des Schwarzbildsignals, das von der Modusauswahleinheit 133a erzeugt wird, an das Anzeigepaneel 109.
Im Detail ermittelt (beispielsweise erkennt) der M-IC 103a einen normalen Modus oder einen abgesicherten Modus in Übereinstimmung damit, ob Zeitsteuersignale und ein Bildsignal von dem externen System 1 empfangen werden oder nicht. Ein Ansteuerverfahren basierend auf dem M-IC 103a wird beschrieben. Wenn der M-IC 103a in einem normalen Modus angesteuert wird, empfängt die Modusauswahleinheit 133a des M-ICs 103a Zeitsteuersignale und ein Bildsignal von dem externen System 1 und gibt die Steuersignale an die Signalverarbeitungseinheit 135a aus und gibt das Bildsignal an die D-IC-Einheit 137a aus. Hierbei werden der M-IC 103a und die anderen M-ICs 103b und 103c in Synchronisation mit dem empfangenen Steuersignal betrieben.
Die Signalverarbeitungseinheit 135a sortiert (beispielsweise ordnet) und konvertiert die eingegebenen Steuersignale, um Steuersignale zum Steuern des Gatetreibers 106 und der D-IC-Einheit 137a zu erzeugen, und gibt die erzeugten Steuersignale an den Gatetreiber 106 und die D-IC-Einheit 137a aus. Die D-IC-Einheit 137a erzeugt ein analoges Bildsignal eines korrespondierenden horizontalen Zeilenabschnitts bei jeder einzelnen horizontalen Periode des Anzeigepaneels 109 und gibt dasselbe an das Anzeigepaneel 109 aus. Dementsprechend werden die Schaltelemente, die in dem Anzeigepaneel 109 angeordnet sind, aktiviert in Übereinstimmung mit den Steuersignalen und in Übereinstimmung mit dem eingegebenen Bildsignal wird ein Bild implementiert.
Ferner, wenn der M-IC 103a in dem abgesicherten Modus betrieben wird, empfängt der M-IC 103a mindestens eines der Steuersignale und/oder das Bildsignal nicht von dem externen System 1, und die Synchronisationssignalerzeugungseinheit 132a des M-ICs 103a erzeugt ein Synchronisationssignal sync, sobald sie ein internes Taktsignal der Taktsignalerzeugungseinheit 131a empfängt, und die Modusauswahleinheit 132a erzeugt Steuersignale und ein Schwarzbildsignal FDE in Übereistimmung mit dem Synchronisationssignal sync.
Hierbei wurde ein Eingangs/Ausgangs-Anschluss der Synchronisationssignalerzeugungseinheit 132a hochgezogen mittels der Energiequellenspannung VCC über einen ersten Widerstand R1, und so hält in dem normalen Modus das Synchronisationssignal sync das Energiespannungsniveau aufrecht. Hingegen wird in dem abgesicherten Modus das Synchronisationssignal sync in Übereinstimmung mit einer Ausgabe der Synchronisationssignalerzeugungseinheit 132a gesteuert.
Die Synchronisationssignalerzeugungseinheit 132a erzeugt nämlich ein Synchronisationssignal korrespondierend zu einer Frequenz des eingegebenen internen Taktsignals, und hierbei wird ein Synchronisationssignal, das mittels eines internen Taktsignals erzeugt wird, das die höchste Frequenz unter dem M-IC 103a und den anderen M-ICs 103b und 103c hat, in die anderen M-ICs eingegeben. Beispielweise, wenn angenommen wird, dass das interne Taktsignal des M-ICs 103a die höchste Frequenz hat, wird das Synchronisationssignal, das von dem M-IC 103a erzeugt wird, als ein Synchronisationssignal sync der anderen M-ICs 103b und 103c verwendet. Der Grund dafür ist, dass, da das Schwarzbildsignal FDE proportional zu einem Zählwert bezogen auf einen niedrigen Pegel des Synchronisationssignals sync erzeugt wird, wenn die Frequenz des internen Taktsignals niedrig ist, der Zählwert während derselben Zeitdauer so gering ist, dass keine ausreichende Zeitdauer zum Erzeugen des Schwarzbildsignals FDE sichergestellt werden kann.
5 ist eine Ansicht, die ein Beispiel von Wellenformen mit Bezug zu einem Synchronisationssignal und dem Schwarzbildsignal des M-ICs in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt. In 5 werden Signalwellenformen von internen Taktsignalen (CLK) zweier M-ICs verglichen, die eine Frequenzverschiebung von ungefähr 20% haben.
Wie gezeigt, kann beim Vergleich eines Schwarzbildsignals FDE, das von dem ersten M-IC erzeugt wird, der eine Taktfrequenz von 84 MHz hat, mit demjenigen, das von dem zweiten M-IC erzeugt wird, der eine Taktfrequenz von 56 MHz hat, gesehen werden, dass der erste M-IC ein Blockbildsignal FDE erzeugt, das eine Weite (anders ausgedrückt: eine Breite) von 2050 hat, ein Zählwert während einer Niedrigpegel-Zeitdauer eines Synchronisationssignals sync_out, während der zweite M-IC während der gleichen Zeitdauer ein Schwarzbildsignal FDE erzeugt, das eine Weite von 1366 hat, ein Zählwert während einer Niedrigpegel-Zeitdauer eines Synchronisationssignals sync_in.
Nämlich im Falle einer Flüssigkristallanzeige, die eine horizontale Auflösung von 1366 hat, werden Daten bezüglich (anders ausgedrückt, für) mindestens 1366 Pixeln für eine horizontale Zeile benötigt, und der erste M-IC kann das Schwarzbildsignal n_FDE der benötigten Wellenform während einer Zeitdauer (a) erzeugen. Jedoch benötigt der zweite M-IC eine Zeitdauer (b), die verlängert (delayed) ist im Vergleich zu der Periode (a), um Daten bezüglich (für) 1366 Pixel zu erzeugen, und daher kann der zweite M-IC während der gleichen Zeitdauer wie der des Schwarzbildsignals n_FDE lediglich Daten bezüglich (für) 1124 Pixel erzeugen, nicht Daten bezüglich (für) 1366 Pixel.
Daher wird in einer Ausführungsform der vorliegenden Erfindung das Synchronisationssignal sync_out, das von dem M-IC erzeugt wird, dessen internes Taktsignal die höchste Frequenz hat, als Synchronisationssignal sync_in der anderen M-ICs verwendet.
Eine interne Struktur des M-ICs und Signale, die eingegeben und ausgegeben werden zwischen entsprechenden Komponenten in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung werden im Detail beschrieben.
6 ist eine Ansicht, die eine Verbindungskonfiguration des M-ICs der FPD und einen Signalfluss zeigt gemäß einer Ausführungsform der vorliegenden Erfindung.
Wie gezeigt, weist der M-IC gemäß einer Ausführungsform der vorliegenden Erfindung auf: eine Schnittstelle 130, eine Taktsignalerzeugungseinheit 131, eine Synchronisationssignalerzeugungseinheit 132, eine Modusauswahleinheit 133, eine Steuersignalverarbeitungseinheit 135 und eine D-IC-Einheit 137. Ferner sind einige der entsprechenden Komponenten mit einem externen Anschluss PAD verbunden.
Als erstes empfängt die Schnittstelle 130 ein Bildsignal RGB und Zeitsteuersignale aufweisend ein Datenfreigabesignal DE, ein horizontales Synchronisationssignal Hsync, ein vertikales Synchronisationssignal Vsync, und ähnliche, von einem externen System, wie beispielsweise einem Personal-Computer oder ähnlichem und gibt dieselben an die Modusauswahleinheit 133 aus. Bei der Schnittstelle 130 werden ein LVDS(LOW Voltage Differential Signal)-Schema, ein Mini-LVDS-Schema oder ähnliches verwendet.
Die Taktsignalerzeugungseinheit 131 erzeugt ein internes Taktsignal CLK des M-IC 103, und wenn der M-IC 103 in dem abgesicherten Modus betrieben wird, stellt die Taktsignalerzeugungseinheit 131 das interne Taktsignal CLK der Synchronisationssignalerzeugungseinheit 132 und der Modusauswahleinheit 133 bereit. Die Taktsignalerzeugungseinheit 131 ist als ein allgemeiner Oszillator (general oscillator) konfiguriert.
Wenn der M-IC 103 in dem abgesicherten Modus betrieben wird, empfängt die Synchronisationssignalerzeugungseinheit 132 das interne Taktsignal CLK, das von der Taktsignalerzeugungseinheit 131 erzeugt wird, und erzeugt ein Synchronisationssignal sync. Hierbei ist ein Eingabe/Ausgabe-Anschluss der Synchronisationssignalerzeugungseinheit 132 mit einem externen Anschluss PAD verbunden, um im Falle eines normalen Modus einen hochgezogenen Zustand mit der Energiequellenspannung VCC aufrecht zu erhalten, und im Falle des abgesicherten Modus gibt die Synchronisationssignalerzeugungseinheit 132 das Synchronisationssignal sync in Übereinstimmung mit dem internen Taktsignal über den externen Anschluss PAD aus, um mit den anderen M-ICs mittels des Signals synchronisiert zu werden.
Die Modusauswahleinheit 133 empfängt das Zeitsteuersignal DE und das Bildsignal RGB von dem externen System 1, gibt das Steuersignal an die Signalverarbeitungseinheit 135 aus und gibt das Bildsignal RGB an die D-IC-Einheit 137 aus, Wenn die Schnittstelle 130 daran scheitert, das Bildsignal RGB, das Datenfreigabesignal DE, das horizontale Synchronisationssignal Hsync und/oder das vertikale Synchronisationssignal Vsync zu empfangen, erkennt die Modusauswahleinheit 133 einen abgesicherten Modus, empfangt ein Synchronisationssignal sync, das von der Synchronisationssignalerzeugungseinheit 132 angelegt wird, gibt ein Zeitsteuersignal DE' zur Ansteuerung in einem abgesicherten Modus an die Signalverarbeitungseinheit 135 aus, gibt ein Detektiersignal DET an die Synchronisationssignalerzeugungseinheit 132 aus und erzeugt ein Schwarzbildsignal FDE und gibt selbiges an die D-IC-Einheit 137 aus.
Die Signalverarbeitungseinheit 135 sortiert (beispielsweise ordnet) und konvertiert das eingegebene Zeitsteuersignal DE oder DE', um ein Gateausgabesignal GOE, einen Gate-Start-Puls GSP und einen Gateverschiebungstakt GSC zum Steuern des Gatetreibers über den externen Anschluss PAD zu erzeugen, und gibt diese über den externen Anschluss PAD aus. Ferner erzeugt die Signalverarbeitungseinheit 135 ein Quellausgabesignal SOE, einen Quellstartpuls SSP und einen Quellverschiebungstakt SSC zum Steuern der D-IC-Einheit 137 und gibt dieselben an die D-IC-Einheit 137 aus.
In Übereinstimmung mit dem Steuersignal, das in die D-IC-Einheit 137 eingegeben wird, werden bei jeder einzelnen horizontalen Periode für eine horizontale Zeile des Anzeigepaneels ein Bildsignal RGB' oder das Schwarzbildsignal FDE' bereitgestellt (beispielsweise erzeugt) und dieselben werden über den externen Anschluss PAD ausgegeben.
Gemäß der vorhergehenden Struktur in Übereinstimmung mit eine Ausführungsform der vorliegenden Erfindung wird im Falle eines normalen Ansteuermodus das Bildsignal RGB sortiert (beispielsweise geordnet) und konvertiert in Übereinstimmung mit dem empfangenen Datenfreigabesignal DE, um ein Bild anzuzeigen, und im Falle eines abgesicherten Modus wird ein Synchronisationssignal sync erzeugt mittels eines internen Taktsignals und ein Schwarzbildsignal FDE wird erzeugt in Übereinstimmung mit einer Frequenz desselben, um ein Bild einer schwarzen Bildfläche zu implementieren. Nachfolgend werden die Struktur eines M-ICs, der in der FPD angeordnet ist, und ein Ansteuerverfahren desselben im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben.
7 ist eine Ansicht, die eine Verbindungskonfiguration einer Synchronisationssignalerzeugungseinheit eines M-ICs und die Struktur eines Pad-Teils (pad part) zeigt, das mit jedem M-IC in dem FPD verbunden ist, in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In 7 ist lediglich die Verbindungskonfiguration eines M-ICs 130a gezeigt, jedoch haben die Verbindungkonfigurationen der anderen M-ICs 130b und 130c die gleiche Struktur.
Wie gezeigt, weist der M-IC 130a die Synchronisationssignalerzeugungseinheit 132a und die Modusauswahleinheit 133a auf und der Eingangs/Ausgangs-Anschluss der Synchronisationssignalerzeugungseinheit 132a ist mit dem externen Anschluss PAD verbunden.
Der externe Anschluss PAD weist mindestens zwei Transistoren T1 und T2, eine Diode D1 und einen zweiten Widerstand R2 auf. Die Transistoren T1 und T2 sind mit einem Eingangsanschluss bzw. einem Ausgangsanschluss der Synchronisationssignalerzeugungseinheit 132a verbunden. Im Detail wird in dem ersten Transistor T1 des externen Anschlusses PAD eine Energiequellspannung VCC, die mittels des ersten Widerstandes R1 hochgezogen ist, an eine Basis angelegt, die Energiequellspannung wird an einem Kollektor angelegt und ein Emitter wird runtergezogen auf eine Massespannung GND mittels des zweiten Widerstands R2. Ferner wird der Emitter mit dem Eingangsanschluss der Synchronisationssignalerzeugungseinheit 132a verbunden.
Ferner ist in dem zweiten Transistor T2 des externen Anschlusses PAD eine Basis mit dem Ausgangsanschluss der Synchronisationssignalerzeugungseinheit 132a verbunden, wobei die Energiequellspannung VCC, die mittels des ersten Widerstands R1 hochgezogen ist, an den Kollektor angelegt ist. Daher ist der Kollektor elektrisch mit der Basis des ersten Transistors T1 verbunden. Ein Emitter ist mit Masse verbunden.
Die Diode D1 ist in Sperrichtung (reverse direction) parallel verbunden zwischen der Basis des ersten Transistors T1 und dem Kollektor des zweiten Transistors T2 und der Energiequellenspannung VCC, um zu verhindern, dass eine Spannung zwischen den entsprechenden externen Anschlüssen PADs unter den Pegel der Massespannung GND absinkt (beispielsweise ist die Diode mit der Basis des ersten Transistors T1 und dem Kollektor des zweiten Transistors T2 und der Energiequellenspannung VCC (über den ersten Widerstand R1) verbunden).
Zum Ansteuern des M-ICs, der die vorhergehende Verbindungsstruktur hat, wird zunächst im Falle einer Ansteuerung im normalen Modus die Energiequellenspannung VCC hochgezogen und an den ersten Transistor T1 angelegt. Dementsprechend wird der erste Transistor T1 angeschaltet und die Energiequellenspannung VCC wird an den ersten Eingangsanschluss der Synchronisationssignalerzeugungseinheit 132a angelegt, weshalb ein Schwarzbildsignal FDE nicht erzeugt wird. Daher teilen alle M-ICs 130a, 130b und 130c ein Hochpegel-Synchronisationssignal sync.
Im Falle der Ansteuerung im abgesicherten Modus überträgt die Modusauswahleinheit 133a ein Detektiersignal DET, das den abgesicherten Modus anzeigt, an die Synchronisationssignalerzeugungseinheit 132a und die Synchronisationssignalerzeugungseinheit 132a beginnt damit, bis zu einen Schwellenwert hochzuzählen in Übereinstimmung mit einem eingegebenen internen Taktsignal CLK. Dementsprechend, wenn unter allen Synchronisationssignalerzeugungseinheiten das Hochpegel-Synchronisationssignal sync von der Synchronisationssignalerzeugungseinheit 132a, welche mit dem Zählen fertig ist, ausgegeben wird, wird es an den Basisanschluss des zweiten Transistors T2 angelegt, um den zweiten Transistor T2 elektrisch zu verbinden und dementsprechend wird die Massespannung GND an den ersten Basisanschluss des ersten Transistors T1 angelegt, so dass der erste Transistor T1 unterbrochen wird. Somit wird ein Ausgabesignal sync_out (s-out) der Synchronisationssignalerzeugungseinheit 132a des M-ICs 130a, die das Zählen beendet (vervollständigt) hat, zu einem Eingangssignal sync_in (s-in) der anderen M-ICs 130b und 130c. Zu diesem Zweck kann die Synchronisationssignalerzeugungseinheit 132a als ein allgemeiner Zählerschaltkreis (general counter circuit) implementiert werden.
Dementsprechend wird ein Niedrigpegel-Synchronisationssignal sync in die Synchronisationssignalerzeugungseinheiten der anderen M-ICs 130b und 130c eingegeben, um das Zählen zu beenden, und die Modusauswahleinheit erzeugt ein Schwarzbildsignal FDE korrespondierend zu dem Zählerwert und gibt dasselbe aus. Dementsprechend werden alle M-ICs synchronisiert.
Während die vorliegende Erfindung gezeigt und beschrieben wurde, in Verbindung mit den Ausführungsformen, ist es offensichtlich für die Fachmänner auf diesem Gebiet, dass Modifikationen und Variationen vorgenommen werden können, ohne dass von dem Geist und dem Umfang der Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, abgewichen wird.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-2011-0069994 [0001]

Claims

Flachpaneelanzeige-Vorrichtung aufweisend: ein Anzeigepaneel (109), das eine Mehrzahl von Pixeln hat; einen Gatetreiber (106), der die Mehrzahl von Pixeln steuert; und eine Mehrzahl von Treiberschaltkreisen, die in einem normalen Modus ein Bildsignal sortieren und konvertieren und selbiges an das Anzeigepaneel (109) ausgeben, wenn Zeitsteuersignale und das Bildsignal von einem externen System (1) empfangen werden, und die ein Schwarzbildsignal in Übereinstimmung mit einem Synchronisationssignal (sync) erzeugen, das mittels eines internen Taktsignals erzeugt wird, das die höchste Frequenz unter internen Taktsignalen der Mehrzahl von Treiberschaltkreisen hat, und selbiges an das Anzeigepaneel (109) ausgeben, wenn die Zeitsteuersignale oder das Bildsignal nicht empfangen werden.
Vorrichtung gemäß Anspruch 1, wobei jeder Treiberschaltkreis der Mehrzahl von Treibeschaltkreisen aufweist: eine Taktsignalerzeugungseinheit (131a, 131b, 131c), die ein internes Taktsignal erzeugt; eine Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) die in Übereinstimmung mit dem internen Taktsignal ein Zahlen durchführt, die ein Synchronisationssignal (sync) erzeugt, wenn ein Zählwert einen Schwellenwert erreicht, und die das erzeugte Synchronisationssignal (sync) an einen anderen Treiberschaltkreis ausgibt; eine Modusauswahleinheit (133a, 133b, 133c), die einen Ansteuermodus ermittelt und ein Schwarzbildsignal erzeugt in Übereinstimmung mit dem Synchronisationssignal (sync); und eine D-IC-Einheit (137a, 137b, 137c), die das Bildsignal oder das Schwarzbildsignal sortiert und konvertiert und selbiges an das Anzeigepaneel (109) ausgibt.
Vorrichtung gemäß einem der Ansprüche 1 oder 2, wobei die Mehrzahl von Treiberschaltkreisen aufweist: einen externen Anschluss (PAD), der mit einem Eingangs/Ausgans-Anschluss der Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) verbunden ist, der im Falle eines normalen Modus eine hochgezogene Energiequellenspannung (VCC) empfängt und der im Falle eines abgesicherten Modus das Synchronisationssignal (sync) ausgibt.
Vorrichtung gemäß Anspruch 3, wobei der externe Anschluss (PAD) aufweist: einen ersten Transistor (T1), der eine Basis, die über einen ersten Widerstand (R1) hochgezogen ist mittels einer Energiequellenspannung (VCC), einen Kollektor, an dem die Energiequellenspannung (VCC) angelegt ist, und einen Emitter hat, der heruntergezogen ist mittels einer Massespannung (GND) eines zweiten Widerstands (R2) und der mit einem Eingangsanschluss der Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) verbunden ist; und einen zweiten Transistor (T2), der eine Basis, die mit der Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) verbunden ist, einen Kollektor, der mit der Basis des ersten Transistors (T1) verbunden ist, und einen Emitter hat, der mit Masse verbunden ist.
Vorrichtung gemäß Anspruch 4, wobei der externe Anschluss (PAD) ferner aufweist: eine Diode (D1), die parallel verbunden ist zwischen der Basis des ersten Transistors (T1) und dem Emitter des zweiten Transistors (T2) und dem ersten Widerstand (R1).
Vorrichtung gemäß einem der Ansprüche 2 bis 5, wobei jeder Treiberschaltkreis der Mehrzahl von Treiberschaltkreisen aufweist: eine Schnittstelle, die die Zeitsteuersignale und das Bildsignal von dem externen System (1) empfängt; und eine Signalsteuerung zum Erzeugen von Steuersignalen und zum Sortieren und Konvertieren des Bildsignals und zum Ausgeben derselben an den Gatetreiber (106) und die D-IC-Einheit (137a, 137b, 137c).
Vorrichtung gemäß einem der Ansprüche 1 bis 6, wobei das Synchronisationssignal (sync) ein Signal ist, das einen Massepegel hat.
Treiberschaltkreis einer Flachpaneelanzeige, der in einem normalen Modus und in einem abgesicherten Modus betrieben wird abhängig davon, ob oder ob nicht Zeitsteuersignale und ein Bildsignal empfangen werden, der Treiberschaltkreis aufweisend: eine Taktsignalerzeugungseinheit (131a, 131b, 131c), die ein internes Taktsignal erzeugt; eine Synchronisationssignalerzeugungseinheit (132a, 132b, 132c), die ein zählen in Übereinstimmung mit dem internen Taktsignal durchführt, die ein Synchronisationssignal (sync) erzeugt, wenn ein Zählwert einen Schwellenwert erreicht, und die das erzeugte Synchronisationssignal (sync) an einen anderen Schaltkreis ausgibt und die ein Synchronisationssignal (sync) von dem anderen Treiberschaltkreis empfängt; und eine Modusauswahleinheit (133a, 133b, 133c), die einen Ansteuermodus ermittelt und die ein Schwarzbildsignal erzeugt in Übereinstimmung mit dem Synchronisationssignal (sync); und eine D-IC-Einheit (137a, 137b, 137c), die das Schwarzbildsignal sortiert und konvertiert und selbiges an das Anzeigepaneel (109) ausgibt.
Treiberschaltkreis gemäß Anspruch 8, ferner aufweisend: einen externen Anschluss (PAD), der mit einem Eingangs/Ausgangs-Anschluss der Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) verbunden ist, der im Falls eines normalen Modus eine hochgezogene Energiequellenspannung (VCC) empfängt und der im Falle eines abgesicherten Modus das Synchronisationssignal. (sync) ausgibt.
Treiberschaltkreis gemäß Anspruch 9, wobei der externe Anschluss (PAD) aufweist: einen ersten Transistor (T1), der eine Basis, die über einen ersten Widerstand (R1) mittels einer Energiequellenspannung (VCC) hochgezogen ist, einen Kollektor, an dem die Energiequellenspannung (VCC) angelegt ist, und einen Emitter hat, der mittels einer Massespannung (GNU) eines zweiten Transistors (T2) runtergezogen ist und der mit einem Eingangsanschluss der Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) verbunden ist; einen zweiten Transistor (T2), der eine Basis, die mit der Synchronisationssignalerzeugungseinheit (132a, 132b, 132c) verbunden ist, einen Kollektor, der mit der Basis des ersten Transistors (T1) verbunden ist, und einen Emitter hat, der mit Masse verbunden ist; und eine Diode (D1), die parallel verbunden ist zwischen der Basis des ersten Transistors (T1) und dem Emitter des zweiten Transistors (T2) und dem ersten Widerstand (R1).