KR20230063967A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20230063967A
KR20230063967A KR1020210147763A KR20210147763A KR20230063967A KR 20230063967 A KR20230063967 A KR 20230063967A KR 1020210147763 A KR1020210147763 A KR 1020210147763A KR 20210147763 A KR20210147763 A KR 20210147763A KR 20230063967 A KR20230063967 A KR 20230063967A
Authority
KR
South Korea
Prior art keywords
synchronization signal
signal
correction
external
control signal
Prior art date
Application number
KR1020210147763A
Other languages
English (en)
Inventor
김수빈
채세병
김현창
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210147763A priority Critical patent/KR20230063967A/ko
Priority to US17/869,200 priority patent/US20230133606A1/en
Priority to CN202211305510.0A priority patent/CN116072045A/zh
Publication of KR20230063967A publication Critical patent/KR20230063967A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Abstract

표시 장치는 영상을 표시하는 표시 패널 및 영상 신호 및 외부 동기 신호를 제공받고, 상기 표시 패널의 구동을 제어하는 제어 신호를 표시 패널에 제공하는 패널 구동 블록을 포함하며, 상기 패널 구동 블록은 기준 클럭 신호를 토대로 내부 동기 신호를 생성하는 동기 신호 생성부, 상기 내부 동기 신호를 보정하여 보정 동기 신호를 생성하는 보정부 및 상기 제어 신호를 생성하는 제어 신호 생성부를 포함하고, 상기 제어 신호 생성부는 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하고, 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되지 않은 경우, 상기 내부 동기 신호를 토대로 상기 제어 신호를 생성한다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD OF DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것으로, 좀 더 구체적으로는 표시 품질의 신뢰성을 향상하기 위한 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다.
이러한 표시 장치들의 사용 분야가 다양해짐에 따라 표시 장치들에 표시되는 영상을 표시하기 위한 표시 패널의 종류도 다양해지고 있다.
표시 패널은 발광형 표시 패널을 포함하고, 발광형 표시 패널은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널 등을 포함할 수 있다.
본 발명은 외부에서 표시 장치로 제공되는 동기 신호의 정상 여부와 무관하게 표시 패널의 표시 품질의 신뢰성을 유지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 표시 패널 및 영상 신호 및 외부 동기 신호를 수신하고, 상기 표시 패널의 구동을 제어하는 제어 신호를 표시 패널에 제공하는 패널 구동 블록을 포함한다. 상기 패널 구동 블록은 기준 클럭 신호를 토대로 내부 동기 신호를 생성하는 동기 신호 생성부, 상기 내부 동기 신호를 보정하여 보정 동기 신호를 생성하는 보정부 및 상기 제어 신호를 생성하는 제어 신호 생성부를 포함한다. 상기 제어 신호 생성부는 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성한다. 상기 제어 신호 생성부는 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되지 않은 경우, 상기 내부 동기 신호를 토대로 상기 제어 신호를 생성한다.
본 발명의 일 실시예로 상기 패널 구동 블록은 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되는지 여부를 판단하는 동기화 판단부를 더 포함한다. 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되지 않은 경우, 상기 제어 신호 생성부는 상기 보정 동기 신호를 토대로 상기 제어 신호를 생성한다.
본 발명의 일 실시예로 상기 동기화 판단부는 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화 된 경우, 타이밍 신호를 생성한다. 상기 제어 신호 생성부는 상기 타이밍 신호를 수신한 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성한다.
본 발명의 일 실시예로 상기 동기화 판단부는 기 설정된 허용값을 수신한다. 상기 동기화 판단부는 상기 외부 동기 신호의 액티브 구간의 개시 시점과 상기 보정 동기 신호의 액티브 구간의 개시 시점 간의 차이가 상기 허용값보다 작을 경우, 상기 타이밍 신호를 생성한다.
본 발명의 일 실시예로 상기 내부 동기 신호는 수직 동기 신호 및 수평 동기 신호를 포함한다. 상기 보정 동기 신호는 상기 수평 동기 신호를 보정하여 생성된 신호이다. 상기 패널 구동 블록은, 상기 타이밍 신호 및 상기 수직 동기 신호를 토대로 상기 제어 신호 생성부의 동작을 제어하는 상태 신호를 생성하는 상태 판단부를 더 포함한다.
본 발명의 일 실시예로 상기 수직 동기 신호는 상기 표시 패널에 상기 영상이 표시되는 표시 구간 및 상기 표시 패널에 상기 영상이 표시되지 않는 블랭크 구간에 대한 정보를 포함한다. 상기 상태 판단부는 상기 타이밍 신호로부터 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되었다는 정보 및 상기 수직 동기 신호로부터 상기 블랭크 구간에 대한 정보를 수신한 경우 상기 상태 신호를 생성한다.
본 발명의 일 실시예로 상기 보정 동기 신호의 한 주기는 상기 내부 동기 신호의 한 주기와 서로 다르다.
본 발명의 일 실시예로 상기 보정 동기 신호의 한 주기는 상기 내부 동기 신호의 한 주기보다 크다.
본 발명의 일 실시예로 상기 보정 동기 신호의 제1 주기는 상기 보정 동기 신호의 상기 제1 주기의 다음 주기인 제2 주기보다 작다.
본 발명의 일 실시예로 상기 패널 구동 블록은 상기 외부 동기 신호가 비정상인지 여부를 판단하는 에러 판단부를 더 포함한다. 상기 에러 판단부는 상기 외부 동기 신호가 비정상 상태라고 판단된 경우, 생성한 에러 감지 신호를 상기 제어 신호 생성부로 제공한다. 상기 제어 신호 생성부는 상기 에러 감지 신호를 수신한 경우, 상기 내부 동기 신호를 토대로 상기 제어 신호를 생성한다.
본 발명의 일 실시예로 상기 에러 판단부는 상기 외부 동기 신호가 상기 비정상 상태에서 정상 상태로 회복된 경우 에러 종료 신호를 생성하고, 상기 에러 종료 신호를 상기 보정부로 제공한다. 상기 보정부는 상기 에러 종료 신호를 수신한 경우 상기 내부 동기 신호를 보정하여 상기 보정 동기 신호를 생성한다.
본 발명의 일 실시예로 상기 에러 판단부는 상기 외부 동기 신호의 제1 주기와 상기 제1 주기의 다음 주기인 제2 주기가 상이한 경우, 상기 외부 동기 신호가 상기 비정상 상태라고 판단하여 상기 에러 감지 신호를 생성한다.
본 발명의 일 실시예로 상기 에러 판단부는 상기 비정상 상태에서 상기 외부 동기 신호의 상기 제2 주기의 다음 주기인 제3 주기와 상기 제1 주기가 동일한 경우, 상기 외부 동기 신호가 상기 비정상 상태에서 상기 정상 상태로 회복되었다고 판단하여 상기 에러 종료 신호를 생성한다.
본 발명의 일 실시예로 상기 패널 구동 블록은 소정의 주파수를 가진 발진 신호를 생성하는 발진부를 더 포함한다. 상기 동기 신호 생성부는 상기 기준 클럭 신호 및 상기 발진 신호를 토대로 상기 내부 동기 신호를 생성한다.
본 발명의 일 실시예로 상기 패널 구동 블록은 상기 영상 신호를 토대로 영상 데이터를 생성하고, 상기 제어 신호를 생성하는 컨트롤러를 포함한다. 상기 패널 구동 블록은 상기 컨트롤러로부터 상기 영상 데이터를 수신하고, 상기 표시 패널에 상기 영상을 표시하기 위한 데이터 신호를 제공하는 소스 드라이버 및 상기 표시 패널에 스캔 신호를 제공하는 게이트 드라이버를 포함한다. 상기 제어 신호는 상기 소스 드라이버를 제어하는 제1 제어 신호 및 상기 게이트 드라이버를 제어하는 제2 제어 신호를 포함한다.
본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 표시 패널 및 영상 신호를 수신하고, 상기 표시 패널의 구동을 제어하는 제어 신호를 상기 표시 패널에 제공하는 패널 구동 블록을 포함한다. 상기 표시 장치의 구동 방법은 상기 패널 구동 블록으로 제공된 외부 동기 신호의 정상 여부를 판단하는 단계 및 상기 외부 동기 신호가 비정상 상태로 판단된 경우, 기준 클럭 신호를 토대로 생성된 내부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 포함한다. 상기 표시 장치의 구동 방법은 상기 외부 동기 신호가 상기 비정상 상태에서 정상 상태로 회복된 경우, 상기 내부 동기 신호를 보정하여 보정 동기 신호를 생성하는 단계 및 상기 보정 동기 신호와 상기 외부 동기 신호가 동기화되었는지 판단하는 단계를 포함한다. 상기 표시 장치의 구동 방법은 상기 보정 동기 신호와 상기 외부 동기 신호가 동기화된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 포함한다.
본 발명의 일 실시예로 상기 표시 장치의 구동 방법은, 상기 보정 동기 신호와 상기 외부 동기 신호가 동기화되지 않은 경우, 상기 보정 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함한다.
본 발명의 일 실시예로 상기 표시 장치의 구동 방법은, 상기 외부 동기 신호가 정상으로 판단된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함한다.
본 발명의 일 실시예로 상기 표시 패널의 구동 프레임은 상기 표시 패널에 상기 영상이 표시되는 표시 구간 및 상기 표시 패널에 상기 영상이 표시되지 않는 블랭크 구간에 대한 정보를 포함한다. 상기 표시 장치의 구동 방법은 상기 보정 동기 신호와 상기 외부 동기 신호가 동기화된 타이밍이 상기 블랭크 구간 내에 포함되는지 판단하는 단계를 더 포함한다. 상기 표시 장치의 구동 방법은 상기 동기화된 타이밍이 상기 블랭크 구간 내에 포함된 경우, 상기 동기화된 시점부터 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함한다.
본 발명의 일 실시예로 상기 표시 장치의 구동 방법은 상기 동기화된 타이밍이 상기 블랭크 구간 내에 포함되지 않은 경우, 상기 블랭크 구간의 개시 시점부터 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함한다.
본 발명에 따르면, 외부에서 표시 장치로 제공되는 외부 동기 신호의 정상 여부와 무관하게 표시 패널에 표시되는 영상의 타이밍을 제어할 수 있어, 표시 패널의 표시 품질의 신뢰성을 향상시킬 수 있다. 구체적으로, 외부 동기 신호가 비정상적으로 제공될 경우 표시 장치에서 생성된 내부 동기 신호로 표시 패널에 표시되는 영상의 타이밍을 제어하고, 외부 동기 신호가 비정상에서 정상으로 회복하여 제공될 경우, 내부 동기 신호와 외부 동기 신호가 동기화될 때부터 외부 동기 신호로 표시 패널에 표시되는 영상의 타이밍을 제어할 수 있다. 또한, 본 발명은 내부 동기 신호와 외부 동기 신호의 동기화를 위하여 내부 동기 신호를 보정한 보정 동기 신호를 생성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 컨트롤러의 구성을 나타낸 블록도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 동기 신호 생성부의 동작을 설명하기 위한 파형도들이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 컨트롤러의 구성을 나타낸 블록도이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 신호 변환부의 동작을 설명하기 위한 파형도들이다.
도 8은 본 발명의 일 실시예에 따른 컨트롤러의 구성을 나타낸 블록도이다.
도 9a 내지 도 10b는 본 발명의 일 실시예에 따른 신호 변환부의 동작을 설명하기 위한 파형도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 도1 및 도 2에는 표시 장치(DD)가 스마트폰인 것을 예시적으로 도시하였다. 그러나, 본 발명은 이에 제한되지 않으며, 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시 장치를 비롯하여, 태블릿, 노트북, 자동차 내비게이션, 게임기 등과 같은 중소형 표시 장치일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 표시 장치(DD)는 다른 형태의 표시 장치로 구현될 수 있음은 물론이다.
표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 갖으며, 꼭지점들이 둥근 사각 형상을 갖는다. 그러나, 표시 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상(예를 들어, 원 형상)의 표시 장치(DD)가 제공될 수 있다. 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시 장치(DD)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2에 도시된 바와 같이, 표시 장치(DD)는 윈도우(WM), 표시 패널(DP) 및 외부 케이스(EDC)를 포함할 수 있다.
윈도우(WM)는 표시 패널(DP)의 상면을 보호한다. 윈도우(WM)는 광학적으로 투명할 수 있다. 윈도우(WM)는 영상(IM)을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다.
한편, 도시되지 않았으나, 상술한 표시 장치(DD)의 베젤 영역(BZA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 베젤 영역(BZA)을 정의하기 위한 차광패턴을 포함할 수 있다. 차광패턴은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
윈도우(WM)는 접착 필름을 통해 표시 패널(DP)에 결합될 수 있다. 본 발명의 일 예로, 접착 필름은 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 접착 필름은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착 필름은 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
윈도우(WM)와 표시 패널(DP) 사이에는 반사방지층이 더 배치될 수 있다. 반사방지층은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2위상지연자 및/또는 λ/4위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다.
본 발명의 일 예로, 반사방지층은 컬러 필터들을 포함할 수도 있다. 표시 패널(DP)에 포함된 복수의 화소들이 생성하는 광의 컬러들을 고려하여 컬러 필터들의 배열이 결정될 수 있다. 반사방지층은 차광 패턴을 더 포함할 수도 있다.
표시 패널(DP)은 영상(IM)을 표시하는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 표시 패널(DP)에서 제공되는 영상(IM)을 출사하는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)의 일측변 또는 양측변에 인접하여 제공될 수 있다. 일 실시예에 따르면, 표시 패널(DP)의 표시 영역(DA)은 투과 영역(TA)의 적어도 일부와 대응될 수 있고, 비표시 영역(NDA)은 베젤 영역(BZA)과 대응될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 일 예로 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 본 실시예에서 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
본 발명의 일 예로, 표시 장치(DD)는 외부 입력(예를 들어, 터치 이벤트 등)을 감지하기 위한 입력 감지층을 더 포함할 수 있다. 입력 감지층은 표시 패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층은 연속공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층이 표시 패널(DP) 상에 직접 배치되는 경우, 점착 필름이 입력 감지층과 표시 패널(DP) 사이에 배치되지 않을 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 입력 감지층과 표시 패널(DP) 사이에 점착 필름이 배치될 수 있다. 이 경우, 입력 감지층은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 점착 필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
본 발명의 일 예로, 표시 장치(DD)는 구동칩(DIC), 컨트롤러(CP) 및 연성회로필름(FCB)을 더 포함할 수 있다. 본 발명의 일 예로, 표시 패널(DP)은 비표시 영역(NDA)으로부터 연장되는 패드 영역(PP)을 더 포함할 수 있다.
패드 영역(PP)에는 구동칩(DIC) 및 패드들이 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, 구동칩(DIC)은 연성회로필름(FCB) 상에 실장될 수도 있다. 표시 패널(DP)은 패드들을 통해 연성회로필름(FCB)과 전기적으로 연결될 수 있다. 본 발명의 일 예로, 컨트롤러(CP)는 연성회로필름(FCB) 상에 실장될 수 있다. 연성회로필름(FCB)은 복수의 구동 소자를 포함할 수 있다. 복수의 구동 소자는 표시 패널(DP)을 구동하기 위한 회로부를 포함할 수 있다. 본 발명의 일 예로, 패드 영역(PP)은 벤딩되어 표시 패널(DP)의 후면에 배치될 수 있다.
외부 케이스(EDC)는 윈도우(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 외부 케이스(EDC)는 외부로부터 가해지는 충격을 흡수하며 표시 패널(DP)로 침투되는 이물질/수분 등을 방지하여 외부 케이스(EDC)에 수용된 구성들을 보호한다. 한편, 본 발명의 일 예로, 외부 케이스(EDC)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
일 실시예에 따른 표시 장치(DD)는 표시 패널(DP)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자모듈, 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 전원공급모듈 및 외부 케이스(EDC)와 결합되어 표시 장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 패널 구동 블록(PDB)을 포함한다. 패널 구동 블록(PDB)은 표시 패널(DP)의 구동을 제어한다.
본 발명의 일 예로, 패널 구동 블록(PDB)은 컨트롤러(CP), 소스 드라이버(SD), 게이트 드라이버(GD) 및 전압 생성 블록(VGB)을 포함한다.
컨트롤러(CP)는 외부로부터 영상 신호(RGB), 외부 동기 신호(OSYNC) 및 기준 클럭 신호(RCLK)를 수신한다. 컨트롤러(CP)는 소스 드라이버(SD)와의 인터페이스(interface) 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(IMD)를 생성한다. 컨트롤러(CP)는 외부 동기 신호(OSYNC) 및 기준 클럭 신호(RCLK)에 기초하여 제어 신호(CS)를 생성한다. 제어 신호(CS)는 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 포함한다. 본 발명의 일 예로, 컨트롤러(CP)는 기준 클럭 신호(RCLK)등을 토대로 내부 동기 신호(ISYNC, 도 4 참조)을 생성하고, 내부 동기 신호(ISYNC)를 토대로 제어 신호(CS)를 생성할 수 있다. 다만, 본 발명은 이에 제한되지 않고, 컨트롤러(CP)는 내부 동기 신호(ISYNC)를 생성함에 있어 외부 동기 신호(OSYNC)를 참조할 수도 있다.
컨트롤러(CP)는 영상 데이터(IMD) 및 소스 제어 신호(SDS)를 소스 드라이버(SD)에 제공할 수 있다. 소스 제어 신호(SDS)는 소스 드라이버(SD)의 동작을 개시하는 신호를 포함할 수 있다. 소스 드라이버(SD)는 소스 제어 신호(SDS)에 응답하여, 영상 데이터(IMD)를 토대로 데이터 신호(DS)를 생성한다. 소스 드라이버(SD)는 데이터 신호(DS)를 후술하는 복수 개의 데이터 라인들(DL1 내지 DLm)에 출력한다. 데이터 신호(DS)는 영상 데이터(IMD)의 계조 값에 대응하는 아날로그 전압이다.
컨트롤러(CP)는 게이트 제어 신호(GDS)를 게이트 드라이버(GD)로 제공한다. 게이트 제어 신호(GDS)는 게이트 드라이버(GD)의 동작을 개시하는 신호 및 스캔 신호들(SS1 내지 SSn)의 출력 시기를 결정하는 스캔 클럭 신호 등을 포함할 수 있다. 게이트 드라이버(GD)는 게이트 제어 신호(GDS)를 토대로 스캔 신호들(SS1 내지 SSn)을 생성한다. 게이트 드라이버(GD)는 스캔 신호들(SS1 내지 SSn+1)을 후술하는 복수 개의 스캔 라인들(SL1 내지 SLn+1)에 출력한다.
본 발명의 일 예로, 게이트 제어 신호(GDS)에는 발광 제어 신호가 포함될 수 있다. 게이트 드라이버(GD)는 발광 제어 신호에 응답하여 발광 라인들(EML1 내지 EMLn)로 발광 제어 신호들(EMS1 내지 EMSn)을 출력할 수 있다. 대안적으로, 패널 구동 블록(PDB)은 발광 제어 신호들(EMS1 내지 EMSn)을 생성하는 별도의 발광 구동 블록을 더 포함할 수도 있다.
본 발명의 일 예로, 컨트롤러(CP)는 전압 제어 신호를 더 생성할 수 있다. 컨트롤러(CP)는 전압 제어 신호를 전압 생성 블록(VGB)에 제공한다. 전압 생성 블록(VGB)은 표시 패널(DP)의 동작에 필요한 전압들을 생성한다. 본 발명의 일 예로, 전압 생성 블록(VGB)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(Vinit)을 생성한다. 전압 생성 블록(VGB)은 컨트롤러(CP)의 제어에 따라 동작할 수 있다. 본 발명의 일 예로, 제1 구동 전압(ELVDD)의 전압 레벨은 제2 구동 전압(ELVSS)의 전압 레벨보다 크다. 예를 들어, 제1 구동 전압(ELVDD)의 전압 레벨은 대략 3V 내지 6V일 수 있다. 제2 구동 전압(ELVSS)의 전압 레벨은 대략 0V 내지 -3V일 수 있다. 초기화 전압(Vinit)의 전압 레벨은 제2 구동 전압(ELVSS)의 전압 레벨보다 작다. 예를 들어, 초기화 전압(Vinit)의 전압 레벨은 대략 -3.1V 내지 -6V일 수 있다. 다만, 본 발명은 이에 제한되지 않고, 표시 장치(DD) 및 표시 패널(DP)의 형상에 따라 전압 생성 블록(VGB)이 생성하는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(Vinit)의 전압 레벨은 달라질 수 있다.
표시 패널(DP)은 복수 개의 스캔 라인들(SL1 내지 SLn+1), 복수 개의 데이터 라인들(DL1 내지 DLm), 복수 개의 발광 라인들(EML1 내지 EMLn) 및 복수 개의 화소들(PX)을 포함할 수 있다.
스캔 라인들(SL1 내지 SLn+1)은 게이트 드라이버(GD)으로부터 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 서로 이격하여 배열된다. 데이터 라인들(DL1 내지 DLm)은 소스 드라이버(SD)으로부터 제1 방향(DR1)으로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
화소들(PX) 각각은 스캔 라인들(SL1 내지 SLn+1) 중 대응하는 3개의 스캔 라인에 전기적으로 연결된다. 또한, 화소들(PX) 각각은 발광 라인들(EML1 내지 EMLn) 중 대응하는 하나의 발광 라인 및 데이터 라인들(DL1 내지 DLm) 중 대응하는 하나의 데이터 라인에 각각 전기적으로 연결된다. 예를 들어, 도 3에 도시된 바와 같이, 1 번째 행의 화소들은 제1 내지 제3 스캔 라인들(SL1, SL2, SL3), 제1 발광 라인(EML1) 및 제1 데이터 라인(DL1)에 연결될 수 있다. 다만, 본 발명의 일 예로, 화소들(PX)의 구동회로의 구성에 따라, 화소들(PX)과 스캔 라인들(SL1 내지 SLn+1), 데이터 라인들(DL1 내지 DLm) 및 발광 라인들(EML1 내지 EMLn)의 연결 관계는 변경될 수 있다.
화소들(PX) 각각은 발광 다이오드 및 발광 다이오드의 발광을 제어하는 화소 회로부를 포함한다. 화소 회로부는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 화소들(PX) 각각은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(Vinit)을 수신한다.
화소들(PX)은 서로 다른 컬러광을 생성하는 발광 다이오드를 가진 복수 개의 그룹을 포함할 수 있다. 예컨대, 화소들(PX)은 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 다이오드, 그린 화소의 발광 다이오드 및 블루 화소의 발광 다이오드는 서로 다른 물질의 발광층을 포함할 수 있다. 본 발명의 일 예로, 화소들(PX) 각각은 백색 컬러광을 생성하는 백색 화소들을 포함할 수도 있다. 이 경우, 표시 장치(DD)에 포함된 반사방지층은 컬러 필터들을 더 포함할 수도 있다. 표시 장치(DD)는 백색 컬러광이 컬러 필터들을 통과하여 나온 광들을 토대로 영상(IM, 도1 참조)을 표시할 수 있다. 다만, 본 발명의 일 예로, 화소들(PX)은 블루 컬러광을 생성하는 블루 화소들로 이루어질 수도 있다. 이 경우, 표시 장치(DD)는 블루 컬러광이 컬러 필터들을 통과하여 나온 광들을 토대로 영상(IM)을 표시할 수 있다. 본 발명의 일 예로, 블루 컬러광이 컬러 필터들을 통과할 경우, 통과한 광은 블루 컬러광과 다른 파장의 컬러를 가질 수 있다. 본 발명의 일 예로, 컬러 필터들은 퀀텀닷을 포함할 수 있다. 퀀텀닷은 입사되는 광의 파장을 변환하여 방출하는 광의 파장을 조절할 수 있는 입자이다. 퀀텀닷은 입자 크기에 따라 방출하는 광의 파장을 조절할 수 있으며, 이에 따라 퀀텀닷은 레드 컬러광, 그린 컬러광 및 블루 컬러광 등을 갖는 광을 방출할 수 있다.
도 4는 본 발명의 일 실시예에 따른 컨트롤러의 구성을 나타낸 블록도이다. 도 5a 및 도 5b는 본 발명의 일 실시예에 따른 동기 신호 생성부의 동작을 설명하기 위한 파형도들이다.
도 4를 참조하면, 컨트롤러(CP)는 동기 신호 생성부(SYCG), 발진부(OSP) 및 신호 변환부(SCP)를 포함한다. 컨트롤러(CP)는 외부에서 영상 신호(RGB) 및 외부 동기 신호(OSYNC)를 수신한다. 본 발명의 일 예로, 컨트롤러(CP)는 외부 입력 장치(OID)로부터 영상 신호(RGB) 및 외부 동기 신호(OSYNC)를 수신할 수 있다. 외부 입력 장치(OID)는 표시 장치(DD)에 각종 정보를 그래픽(graphic)이나 텍스트(text)로 표시하기 위한 신호를 생성하는 그래픽 처리 장치(graphic processing unit, GPU)를 포함할 수 있다.
도 4 내지 도 5b를 참조하면, 동기 신호 생성부(SYCG)는 외부 입력 장치(OID)에서 기준 클럭 신호(RCLK)를 수신한다. 본 발명의 일 예로, 기준 클럭 신호(RCLK)는 외부 입력 장치(OID) 동작 타이밍과 표시 장치(DD, 도 1 참조)의 동작 타이밍을 맞추기 위한 신호일 수 있다.
그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, 기준 클럭 신호(RCLK)는 외부 입력 장치(OID)와 다른 외부 장치에서 제공될 수 있다.
동기 신호 생성부(SYCG)는 발진부(OSP)로부터 발진 신호(OSS)를 수신한다. 발진부(OSP)는 발진기(Oscillator)를 포함할 수 있다. 발진부(OSP)는 발진기(Oscillator)에 의해 결정된 발진 주파수를 가지는 발진 신호(OSS)를 생성한다. 발진부(OSP)는 생성한 발진 신호(OSS)를 동기 신호 생성부(SYCG)로 제공한다.
동기 신호 생성부(SYCG)는 기준 클럭 신호(RCLK) 및 발진 신호(OSS)를 토대로 내부 동기 신호(ISYNC)를 생성한다. 본 발명의 일 예로, 내부 동기 신호(ISYNC)는 수평 동기 신호(ISYNC_a) 및 수직 동기 신호(ISYNC_b)를 포함할 수 있다. 동기 신호 생성부(SYCG)는 기준 클럭 신호(RCLK)의 한 주기(C_RC)에 포함된 발진 신호(OSS)의 복수 개의 펄스들(PLS_OS)의 개수를 카운트하여 수평 동기 신호(ISYNC_a) 및 수직 동기 신호(ISYNC_b)를 생성할 수 있다. 본 발명의 일 예로, 동기 신호 생성부(SYCG)는 기준 클럭 신호(RCLK)의 한 주기(C_RC)에 포함된 발진 신호(OSS)의 펄스들(PLS_OS)의 개수가 n개일 때, 기준 클럭 신호(RCLK)의 한 주기(C_RC)에서 m개의 펄스들(PLS_a)을 갖는 수평 동기 신호(ISYNC_a)를 생성할 수 있다. 본 발명의 일 예로, 동기 신호 생성부(SYCG)는 표시 패널(DP, 도 2 참조)의 해상도 등의 정보를 포함하는 패널 정보 신호(DPI)를 제공받을 수 있다. 이 경우, 동기 신호 생성부(SYCG)는 패널 정보 신호(DPI)를 토대로 n 및 m을 결정할 수 있다. 본 발명의 일 예로, n 및 m은 1 이상의 자연수일 수 있다.
또한, 동기 신호 생성부(SYCG)는 수평 동기 신호(ISYNC_a)를 토대로 수직 동기 신호(ISYNC_b)를 생성할 수 있다. 본 발명의 일 예로, 동기 신호 생성부(SYCG)는 수평 동기 신호(ISYNC_a)의 k개의 펄스들(PLS_a)이 수직 동기 신호(ISYNC_b)의 한 주기에 포함되도록 수직 동기 신호(ISYNC_b)를 생성할 수 있다. 수직 동기 신호(ISYNC_b)의 인접한 두 개의 펄스들(PLS_b) 사이에 k개의 수평 동기 신호(ISYNC_a)의 펄스들(PLS_a)이 포함될 수 있다. 본 발명의 일 예로, k는 1 이상의 자연수일 수 있다.
다만, 본 발명은 이에 제한되지 않는다. 대안적으로, 동기 신호 생성부(SYCG)는 외부 동기 신호(OSYNC)를 수신할 수도 있다. 동기 신호 생성부(SYCG)는 외부 동기 신호(OSYNC)의 타이밍을 참조하여 외부 동기 신호(OSYNC)와 동기화되도록 내부 동기 신호(ISYNC)를 생성할 수도 있다. 구체적으로, 동기 신호 생성부(SYCG)는 외부 동기 신호(OSYNC)가 정상 상태로 제공될 때, 외부 동기 신호(OSYNC)의 타이밍을 참조하여 내부 동기 신호(ISYNC)를 생성할 수 있다.
동기 신호 생성부(SYCG)는 생성한 내부 동기 신호(ISYNC)를 신호 변환부(SCP)에 제공한다. 구체적으로, 동기 신호 생성부(SYCG)는 수평 동기 신호(ISYNC_a) 및 수직 동기 신호(ISYNC_b)를 신호 변환부(SCP)에 제공한다. 신호 변환부(SCP)는 제공받은 내부 동기 신호(ISYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다. 구체적으로, 신호 변환부(SCP)는 수평 동기 신호(ISYNC_a) 및 수직 동기 신호(ISYNC_b)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성할 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 컨트롤러의 구성을 나타낸 블록도이다. 도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 신호 변환부의 동작을 설명하기 위한 파형도들이다. 이하, 도 4 내지 도 5b를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.
도 6a 및 도 7a를 참조하면, 동기 신호 생성부(SYCG)는 기준 클럭 신호(RCLK) 및 발진 신호(OSS)를 토대로 수평 동기 신호(ISYNC_a)를 생성한다. 도 6a에서는 설명의 편의를 위해, 수평 동기 신호(ISYNC_a) 만을 도시하였으나, 동기 신호 생성부(SYCG)는 수직 동기 신호(ISYNC_b)를 더 생성할 수 있다.
신호 변환부(SCP)는 에러 판단부(EJP), 보정부(CPT), 동기화 판단부(SYCJ) 및 제어 신호 생성부(CSGP)를 포함한다. 에러 판단부(EJP)는 외부 입력 장치(OID, 도 4 참조)로부터 외부 동기 신호(OSYNC)를 제공받는다.
에러 판단부(EJP)는 제공받은 외부 동기 신호(OSYNC)가 비정상인지 여부를 판단한다. 구체적으로, 에러 판단부(EJP)는 외부 동기 신호(OSYNC)의 제1 주기(C_a)와 제1 주기(C_a)의 다음 주기인 제2 주기(C_b)가 상이한 경우, 외부 동기 신호(OSYNC)가 비정상 상태라고 판단할 수 있다. 본 발명의 일 예로, 도 7a에는 외부 동기 신호(OSYNC)의 비정상 상태 중 외부 동기 신호(OSYNC)의 제2 주기(C_b)의 폭이 제1 주기(C_a)의 폭보다 큰 상태가 도시되어 있다. 그러나, 본 발명은 이에 제한되지 않는다. 외부 동기 신호(OSYNC)의 제2 주기(C_b)의 폭이 제1 주기(C_a)의 폭보다 작거나, 혹은 제2 주기(C_b)의 파형과 제1 주기(C_a)의 파형이 상이한 경우에도 에러 판단부(EJP)는 외부 동기 신호(OSYNC)가 비정상 상태라고 판단할 수 있다. 또한, 에러 판단부(EJP)는 외부 동기 신호(OSYNC)의 제1 주기(C_a)에 해당하는 신호만이 제공된 후, 외부 동기 신호(OSYNC)가 제공되지 않은 경우에도 외부 동기 신호(OSYNC)가 비정상 상태라고 판단할 수 있다. 또한, 대안적으로 에러 판단부(EJP)는 외부 동기 신호(OSYNC)의 제1 주기(C_a)에 해당하는 신호 및 제2 주기(C_b)에 해당하는 신호를 모두 제공받은 후, 외부 동기 신호(OSYNC)의 제1 주기(C_a) 및 제 주기(C_b)를 비교하여 외부 동기 신호(OSYNC)의 비정상 여부를 판단할 수도 있다.
에러 판단부(EJP)는 외부 동기 신호(OSYNC)가 비정상 상태라고 판단한 경우, 에러 감지 신호(EDS)를 생성한다. 에러 판단부(EJP)는 생성한 에러 감지 신호(EDS)를 제어 신호 생성부(CSGP)로 제공할 수 있다. 본 발명의 일 예로, “신호를 생성한다”의 용어는 신호를 활성화시킨다는 의미일 수도 있다. 활성화 된 신호를 제공받은 구성은 해당 신호의 활성화 구간에서 비활성화 구간과 다른 동작을 수행할 수 있다. 본 발명의 일 예로, 에러 판단부(EJP)는 외부 동기 신호(OSYNC)의 비정상 상태를 판단한 시점(Ted, 이하 제1 시점)부터 후술할 타이밍 신호(CDS)가 생성될 ‹š까지의 시점(Tcd, 이하 제3 시점)까지 에러 감지 신호(EDS)를 생성할 수 있다.
본 발명의 일 예로, 에러 판단부(EJP)는 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복된 경우, 회복 시점에 에러 종료 신호(EES)를 생성한다. 에러 판단부(EJP)는 생성한 에러 종료 신호(EES)를 보정부(CPT)로 제공할 수 있다. 구체적으로, 에러 판단부(EJP)는 외부 동기 신호(OSYNC)가 비정상 상태라고 판단한 후, 외부 동기 신호(OSYNC)의 제2 주기(C_b)의 다음 주기인 제3 주기(C_c)와 제1 주기(C_a)가 동일한 경우, 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복되었다고 판단할 수 있다. 이 경우, 에러 판단부(EJP)는 에러 종료 신호(EES)를 생성할 수 있다. 본 발명의 일 예로, 에러 판단부(EJP)는 외부 동기 신호(OSYNC)가 정상 상태로 회복되었다고 판단한 시점(Tee, 이하 제2 시점)부터 제3 시점(Tcd)까지 에러 종료 신호(EES)를 생성할 수 있다. 본 발명의 일 예로, 제2 시점(Tee)은 제3 주기(C_c)의 외부 동기 신호(OSYNC)가 제공되는 시점일 수 있다. 다만, 본 발명은 이에 제한되지 않는다. 대안적으로, 제2 시점(Tee)은 외부 동기 신호(OSYNC)의 제1 주기(C_a)에 해당하는 신호 및 제3 주기(C_c)에 해당하는 신호를 모두 제공받은 후, 외부 동기 신호(OSYNC)의 제1 주기(C_a) 및 제 주기(C_c)를 비교하여 외부 동기 신호(OSYNC)가 정상 상태로 회복되었다고 판단된 시점일 수도 있다.
보정부(CPT)는 동기 신호 생성부(SYCG)로부터 수평 동기 신호(ISYNC_a)를 제공받는다. 보정부(CPT)는 수평 동기 신호(ISYNC_a)를 보정하여 보정 동기 신호(CSYNC)를 생성한다. 본 발명의 일 예로, 보정부(CPT)는 에러 판단부(EJP)로부터 에러 종료 신호(EES)를 제공받을 수 있다. 보정부(CPT)는 에러 종료 신호(EES)를 제공받은 경우 수평 동기 신호(ISYNC_a)를 보정하여 보정 동기 신호(CSYNC)를 생성할 수 있다. 본 발명의 일 예로, 보정부(CPT)는 에러 종료 신호(EES)의 활성화 구간(제2 시점(Tee)부터 제3 시점(Tcd)까지의 구간)동안 수평 동기 신호(ISYNC_a)에 포함된 펄스들 각각의 주기를 다르게 보정하여 보정 동기 신호(CSYNC)를 생성할 수 있다. 구체적으로, 에러 종료 신호(EES)의 활성화 구간동안 보정부(CPT)에서 생성되는 보정 동기 신호(CSYNC)의 한 주기(W2, 이하 보정 주기)와 수평 동기 신호(ISYNC_a)의 한 주기(W1, 이하 수평 주기)는 서로 다르다. 본 발명의 일 예로, 보정 주기(W2)는 수평 주기(W1)보다 클 수 있다. 이때, 본 발명의 일 예로, 수평 주기(W1)는 제1 및 제3 주기들(C_a, C_c)와 동일할 수 있다. 따라서, 보정 주기(W2)는 제1 및 제3 주기들(C_a, C_c)보다 클 수 있다. 이하, 제1 및 제3 주기들(C_a, C_c)와 수평 주기(W1)는 동일한 것으로 설명한다.
본 발명의 일 예로, 보정부(CPT)는 제어 신호 생성부(CSGP)로 수평 동기 신호(ISYNC_a) 또는 보정 동기 신호(CSYNC)를 제공할 수 있다. 구체적으로, 보정부(CPT)는 수평 동기 신호(ISYNC_a)를 보정하기 전에는 수평 동기 신호(ISYNC_a)를 제어 신호 생성부(CSGP)로 제공하고, 수평 동기 신호(ISYNC_a)를 보정하여 보정 동기 신호(CSYNC)를 생성한 후에는 보정 동기 신호(CSYNC)를 제어 신호 생성부(CSGP)로 제공할 수 있다.
본 발명의 일 예로, 수평 동기 신호(ISYNC_a)는 정상 상태의 외부 동기 신호(OSYNC)와 동기화되도록 생성된 신호일 수 있다. 따라서, 제1 시점(Ted) 이전에 제공되는 외부 동기 신호(OSYNC)와 수평 동기 신호(ISYNC_a)는 동기화될 수 있다. 그러나, 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전에 제공되는 비정상 상태의 외부 동기 신호(OSYNC)와 수평 동기 신호(ISYNC_a)는 동기화되지 않는다. 또한, 제2 시점(Tee) 이후에 제공되는 정상 상태의 외부 동기 신호(OSYNC)와 수평 동기 신호(ISYNC_a)는 동기화되지 않을 수 있다. 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전까지 수평 동기 신호(ISYNC_a)는 일정한 수평 주기(W1)를 가지지만, 외부 동기 신호(OSYNC)는 제1 주기(C_a)와 다른 제2 주기(C_b)를 갖기 때문이다. 따라서, 보정부(CPT)는 제2 시점(Tee)이후 제공되는 정상 상태의 외부 동기 신호(OSYNC)와의 동기화를 위하여, 수평 동기 신호(ISYNC_a)를 보정하여 보정 동기 신호(CSYNC)를 생성한다.
동기화 판단부(SYCJ)는 외부 입력 장치(OID)로부터 외부 동기 신호(OSYNC)를 제공받고, 보정부(CPT)로부터 보정 동기 신호(CSYNC)를 제공받는다. 동기화 판단부(SYCJ)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되었는지 여부를 판단한다.
본 발명의 일 예로, 제2 시점(Tee) 이후에 제공되는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)는 동기화되지 않을 수 있다. 구체적으로, 외부 동기 신호(OSYNC)의 액티브 구간의 개시 시점(t_o1)과 보정 동기 신호(CSYNC)의 액티브 구간의 개시 시점(t_i1)은 서로 다를 수 있다. 그러나, 보정 주기(W2)는 제3 주기(C_c)와 서로 다르다. 따라서 시간이 경과함에 따라 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)는 동기화될 수 있다. 구체적으로, 외부 동기 신호(OSYNC)의 액티브 구간의 개시 시점(t_o1)과 보정 동기 신호(CSYNC)의 액티브 구간의 개시 시점(t_i1)의 차이를 제1 차이(dt)라 하고, 보정 주기(W2)와 수평 주기(W1)간의 차이를 제2 차이(dw)라고 할 수 있다. 이때, 보정 주기(W2)와 제3 주기(C_c)간의 차이도 제2 차이(dw)와 동일하다. 따라서, 시간이 흐름에 따라 제2 차이(dw)에 의하여 제1 차이(dt)가 점점 줄어들어, 제3 시점(Tcd)에서 외부 동기 신호(OSYNC)의 액티브 구간의 개시 시점(t_o2)과 보정 동기 신호(CSYNC)의 액티브 구간의 개시 시점(t_i2)이 일치할 수 있다.
본 발명의 일 예로, 제2 차이(dw)는 제1 차이(dt)보다 작다. 동기화 판단부(SYCJ)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화된 시점인 제3 시점(Tcd)에서 타이밍 신호(CDS)를 생성한다. 본 발명의 일 예로, 타이밍 신호(CDS)는 외부 동기 신호(OSYNC)가 정상 상태로 판단되거나, 혹은 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복되더라도 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화 되지 않은 경우에는 비활성화 구간을 가질 수 있다.
도 7b를 참조하면, 도 7b에는 제어 신호 생성부(CSGP)에서 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성하는 기준이 되는 동기 신호인 제1 최종 동기 신호(FSYNC_a) 및 컨트롤러(CP)의 동작 상태를 알려주는 제1 플래그 신호(FLG_a)가 도시되어 있다.
본 발명의 일 예로, 제1 최종 동기 신호(FSYNC_a)는 제1 시점(Ted) 이전에는 외부 동기 신호(OSYNC)를 토대로 생성되어 제1 주기(C_a)를 갖는다. 제1 최종 동기 신호(FSYNC_a)는 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전에는 수평 동기 신호(ISYNC_a)를 토대로 생성되어 수평 주기(W1)를 갖는다. 제1 최종 동기 신호(FSYNC_a)는 제2 시점(Tee) 이후부터 제3 시점(Tcd) 이전에는 보정 동기 신호(CSYNC)를 토대로 생성되어 보정 주기(W2)를 갖는다. 제1 최종 동기 신호(FSYNC_a)는 제3 시점(Tcd) 이후에는 다시 외부 동기 신호(OSYNC)를 토대로 생성되어 제3 주기(C_c)를 갖는다.
본 발명의 일 예로, 제1 플래그 신호(FLG_a)는 컨트롤러(CP)가 외부 동기 신호(OSYNC)를 토대로 생성된 제어 신호(CS)로 표시 패널(DP)의 구동을 제어하는 경우에는 제1 상태(예를 들어, 로우 레벨)를 갖는 구간을 포함한다. 제1 플래그 신호(FLG_a)는 수평 동기 신호(ISYNC_a) 또는 보정 동기 신호(CSYNC)를 토대로 생성된 제어 신호(CS)로 표시 패널(DP)의 구동을 제어하는 경우에 제2 상태(예를 들어, 하이 레벨)를 갖는 구간을 포함할 수 있다. 다만, 제1 플래그 신호(FLG_a)는 컨트롤러(CP)의 동작 상태를 알려주기 위한 신호로, 반대의 경우(즉, 제1 상태가 하이 레벨이고, 제2 상태가 로우 레벨인 경우)도 가능하다.
본 발명의 일 예로, 제1 플래그 신호(FLG_a)는 제어 신호 생성부(CSGP, 도 6a 참조)에서 생성될 수 있다. 제어 신호 생성부(CSGP)는 에러 감지 신호(EDS, 도 6a 참조)를 수신한 경우, 제1 플래그 신호(FLG_a)가 제2 상태를 갖고, 타이밍 신호(CDS, 도 6a 참조)를 수신한 경우, 제1 플래그 신호(FLG_a)가 제1 상태를 갖도록 제1 플래그 신호(FLG_a)를 생성할 수 있다.
도 6a 및 도 7b를 참조하면, 제어 신호 생성부(CSGP)는 외부 입력 장치(OID)로부터 외부 동기 신호(OSYNC)를 제공받고, 보정부(CPT)로부터 수평 동기 신호(ISYNC_a)를 제공받는다. 본 발명의 일 예로, 제어 신호 생성부(CSGP)는 제1 시점(Ted) 이전에는 외부 동기 신호(OSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다. 즉, 제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 정상 상태로 제공될 때는 외부 동기 신호(OSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 비정상 상태라고 판단된 경우, 에러 판단부(EJP)로부터 에러 감지 신호(EDS)를 제공받을 수 있다. 제어 신호 생성부(CSGP)는 에러 감지 신호(EDS)를 제공받은 경우, 수평 동기 신호(ISYNC_a)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다. 본 발명의 일 예로, 제어 신호 생성부(CSGP)는 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전까지는 수평 동기 신호(ISYNC_a)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다. 즉, 제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 비정상 상태로 제공될 때는 수평 동기 신호(ISYNC_a)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복되었다고 판단된 경우, 보정부(CPT)로부터 보정 동기 신호(CSYNC)를 제공받는다. 본 발명의 일 예로, 제어 신호 생성부(CSGP)는 보정 동기 신호(CSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다. 즉, 제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 정상 상태로 회복되어 제공되더라도, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되지 않은 경우 보정 동기 신호(CSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되었다고 판단된 경우, 동기화 판단부(SYCJ)로부터 타이밍 신호(CDS)를 제공받는다. 제어 신호 생성부(CSGP)는 타이밍 신호(CDS)를 제공받은 경우 외부 동기 신호(OSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성할 수 있다. 즉, 제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 정상 상태로 회복된 후 보정 동기 신호(CSYNC)와 동기화가 된 제3 시점(Tcd)부터 외부 동기 신호(OSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
본 발명을 통하여, 외부 동기 신호(OSYNC)가 비정상 상태로 제공될 때는 컨트롤러(CP)는 수평 동기 신호(ISYNC_a)를 토대로 표시 패널(DP)을 구동한다. 외부 동기 신호(OSYNC)가 정상 상태로 회복되어 제공되더라도, 외부 동기 신호(OSYNC)의 비정상 상태에서 표시 패널(DP)의 구동 기준이 되던 수평 동기 신호(ISYNC_a)와 외부 동기 신호(OSYNC)가 동기화가 되지 않은 경우에는 컨트롤러(CP)는 보정 동기 신호(CSYNC)를 토대로 표시 패널(DP)을 구동할 수 있다. 그 후, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화 된 경우, 컨트롤러(CP)는 외부 동기 신호(OSYNC)를 토대로 표시 패널(DP)을 구동할 수 있다.
외부 동기 신호(OSYNC)가 정상 상태로 회복되어 제공된 경우, 외부 동기 신호(OSYNC)의 비정상 상태에서 표시 패널(DP)의 구동 기준이 되던 수평 동기 신호(ISYNC_a)와 외부 동기 신호(OSYNC)가 동기화되지 않은 상태에서 컨트롤러(CP)가 외부 동기 신호(OSYNC)를 토대로 표시 패널(DP)을 구동할 경우, 표시 패널(DP)의 표시 품질의 신뢰성이 저하될 수 있다. 구체적으로, 수평 동기 신호(ISYNC_a)를 토대로 생성된 발광 제어 신호들(EMS1 내지 EMSn, 도 3 참조)에 응답하여 동작하던 표시 패널(DP)이 동기화 되지 않은 외부 동기 신호(OSYNC)를 토대로 생성된 발광 제어 신호들(EMS1 내지 EMSn)에 응답하여 동작하게 되므로, 표시 패널(DP)의 휘도가 저하될 수 있다. 또한, 수평 동기 신호(ISYNC_a)를 토대로 생성된 데이터 신호(DS) 및 스캔 신호들(SS1 내지 SSn, 도 3 참조)에 응답하여 동작하던 표시 패널(DP)이 동기화 되지 않은 외부 동기 신호(OSYNC)를 토대로 생성된 데이터 신호(DS) 및 스캔 신호들(SS1 내지 SSn)에 응답하여 동작하게 된다. 따라서, 수평 동기 신호(ISYNC_a)에서 외부 동기 신호(OSYNC)로 변경되는 타이밍에 대응되는 화소들에 데이터 신호(DS)가 충분히 인가되지 않아 표시 패널(DP)에 표시되는 영상(IM, 도1 참조)의 표시 품질의 신뢰성이 저하될 수 있다.
이와 달리, 본 발명은, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되지 않은 경우 보정 동기 신호(CSYNC)를 토대로 표시 패널(DP)을 구동한다. 본 발명은, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화가 되어야 외부 동기 신호(OSYNC)로 표시 패널(DP)을 구동하므로, 상기한 문제점들이 발생하지 않고, 표시 패널(DP)의 표시 품질의 신뢰성을 향상시킬 수 있다.
본 발명의 표시 장치(DD)의 구동 방법은, 패널 구동 블록(PDB, 도 3 참조)으로 제공된 외부 동기 신호(OSYNC)의 정상 여부를 판단하는 단계를 포함할 수 있다. 구체적으로, 표시 장치(DD)의 구동 방법은 에러 판단부(EJP)를 통하여 컨트롤러(CP_a)로 제공된 외부 동기 신호(OSYNC)의 정상 여부를 판단하는 단계를 포함할 수 있다.
표시 장치(DD)의 구동 방법은, 외부 동기 신호(OSYNC)가 비정상 상태로 판단된 경우, 수평 동기 신호(ISYNC_a)를 토대로 제어 신호(CS)를 생성하는 단계를 포함할 수 있다. 구체적으로, 표시 장치(DD)의 구동 방법은 에러 판단부(EJP)를 통해 외부 동기 신호(OSYNC)가 비정상 상태로 판단된 경우, 동기 신호 생성부(SYCG)를 통해 생성된 수평 동기 신호(ISYNC_a)를 토대로 제어 신호(CS)를 생성하는 단계를 포함할 수 있다. 또한, 본 발명은 이에 제한되지 않고, 제어 신호(CS)를 생성하는 단계에서 수평 동기 신호(ISYNC_a) 및 수직 동기 신호(ISYNC_b)를 토대로 제어 신호(CS)를 생성할 수도 있다.
표시 장치(DD)의 구동 방법은, 외부 동기 신호(OSYNC)가 정상 상태로 판단된 경우, 외부 동기 신호(OSYNC)를 토대로 제어 신호(CS)를 생성하는 단계를 포함할 수 있다. 구체적으로, 표시 장치(DD)의 구동 방법은 에러 판단부(EJP)를 통해 외부 동기 신호(OSYNC)가 정상 상태로 판단된 경우, 외부 동기 신호(OSYNC)를 토대로 제어 신호(CS)를 생성하는 단계를 포함할 수 있다.
표시 장치(DD)의 구동 방법은, 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복된 경우, 수평 동기 신호(ISYNC_a)를 보정하여 보정 동기 신호(CSYNC)를 생성하는 단계를 포함할 수 있다. 구체적으로, 표시 장치(DD)의 구동 방법은 에러 판단부(EJP)를 통해 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복되었다고 판단된 경우, 보정부(CPT)를 통해 수평 동기 신호(ISYNC_a)를 보정하여 보정 동기 신호(CSYNC)를 생성하는 단계를 포함할 수 있다.
표시 장치(DD)의 구동 방법은, 보정 동기 신호(CSYNC)와 외부 동기 신호(OSYNC)가 동기화되었는지 판단하는 단계를 포함할 수 있다. 구체적으로, 표시 장치(DD)의 구동 방법은 동기화 판단부(SYCJ)를 통해 보정 동기 신호(CSYNC)와 외부 동기 신호(OSYNC)가 동기화되었는지 판단할 수 있다. 표시 장치(DD)는 보정 동기 신호(CSYNC)와 외부 동기 신호(OSYNC)가 동기화되었다고 판단된 경우, 외부 동기 신호(OSYNC)를 토대로 제어 신호(CS)를 생성한다. 표시 장치(DD)는 보정 동기 신호(CSYNC)와 외부 동기 신호(OSYNC)가 동기화되지 않았다고 판단된 경우, 보정 동기 신호(CSYNC)를 토대로 제어 신호(CS)를 생성한다.
외부 동기 신호(OSYNC)와 수평 동기 신호(ISYNC_a)간의 동기화가 되지 않은 경우에도 외부 동기 신호(OSYNC)를 토대로 표시 패널(DP)을 구동하는 경우에 비하여, 본 발명은, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되지 않은 경우 보정 동기 신호(CSYNC)를 토대로 표시 패널(DP)을 구동한다. 본 발명은, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화가 되어야 외부 동기 신호(OSYNC)로 표시 패널(DP)을 구동하므로, 표시 패널(DP)의 표시 품질의 신뢰성을 향상시킬 수 있다.
도 6b 및 도 7c를 설명할 때, 도 6a 및 도 7a를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하도록 한다.
도 6b 및 도 7c를 참조하면, 본 발명의 일 예로, 동기화 판단부(SYCJ_a)는 기 설정된 제1 허용값(AWV1)을 더 제공받을 수 있다. 동기화 판단부(SYCJ_a)는 외부 동기 신호(OSYNC_a)의 액티브 구간의 개시 시점과 보정 동기 신호(CSYNC)의 액티브 구간의 개시 시점 간의 차이가 제1 허용값(AWV1)보다 작을 경우 타이밍 신호(CDS_a)를 생성할 수 있다. 본 발명의 일 예로, 제3 시점(Tcd)에서 외부 동기 신호(OSYNC_a)의 액티브 구간의 개시 시점(t_o4)과 보정 동기 신호(CSYNC)의 액티브 구간의 개시 시점(t_i2)간의 차이(Sdt)가 제1 허용값(AWV1)보다 작을 경우, 동기화 판단부(SYCJ_a)는 외부 동기 신호(OSYNC_a)와 보정 동기 신호(CSYNC)가 동기화 되었다고 판단하고 타이밍 신호(CDS_a)를 생성할 수 있다. 본 발명의 일 예로, 제1 허용값(AWV1)은 표시 장치(DD)를 이용하는 사용자가 영상(IM, 도 1 참조)의 표시 품질의 변화를 느끼지 못하는 값으로 설정될 수 있다. 이를 통해, 동기화 판단부(SYCJ_a)의 동작의 신뢰성을 높일 수 있고, 외부 동기 신호(OSYNC_a)가 정상 상태로 제공될 경우 외부 동기 신호(OSYNC_a)를 토대로 생성된 제어 신호(CS)로 표시 패널(DP, 도 2 참조)을 구동하는 시간을 늘려 표시 품질의 신뢰성을 향상시킬 수 있다.
본 발명의 일 예로, 에러 판단부(EJP)는 기 설정된 제2 허용값(AWV2)을 더 제공받을 수 있다. 제2 허용값(AWV2)은 에러 판단부(EJP)가 외부 동기 신호(OSYNC_a)의 비정상 상태에서 정상 상태로 회복 여부를 판단하기 위해 설정된 조건일 수 있다. 에러 판단부(EJP)는 제2 허용값(AWV2)을 제공받은 경우, 외부 동기 신호(OSYNC_a)의 제2 주기(C_b)의 다음 주기인 복수의 제3 주기들(C_c)이 제1 주기(C_a)와 동일한 경우에 에러 종료 신호(EES)를 생성할 수도 있다.
도 6a 및 도 7d를 설명할 때, 도 6a 및 도 7a를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하도록 한다.
도 6a 및 도 7d를 참조하면, 본 발명의 일 예로, 보정부(CPT)는 보정 동기 신호(CSYNC)의 각각의 주기들이 서로 다르도록 보정 동기 신호(CSYNC)를 생성할 수 있다. 본 발명의 일 예로, 보정 동기 신호(CSYNC)는 제1 보정 주기(W2_a) 및 제2 보정 주기(W3_a)를 포함한다. 제1 보정 주기(W2_a)는 제1 보정 주기(W2_a)의 다음 주기인 제2 보정 주기(W3_a)보다 작을 수 있다. 본 발명의 일 예로, 제1 보정 주기(W2_a)와 수평 주기(W1)의 차이를 제3 차이(dw1)라고 할 수 있다. 제2 보정 주기(W3_a)와 수평 주기(W1)의 차이를 제4 차이(dw2)라고 할 수 있다. 외부 동기 신호(OSYNC)의 액티브 구간의 개시 시점(t_o1)과 보정 동기 신호(CSYNC)의 액티브 구간의 개시 시점(t_i1)간의 제1 차이(dt)는 제3 차이(dw1) 및 제4 차이(dw2)에 의하여 점점 줄어들 수 있다. 본 발명의 일 예로, 보정 동기 신호들(CSYNC)이 제1 보정 주기(W2_a)만을 포함하는 경우와 비교하여, 보정 동기 신호들(CSYNC)이 제1 및 제2 보정 주기들(W2_a, W3_a)을 포함하는 경우, 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화 되는 시점(Tcd_a)이 제3 시점(Tcd, 도 7a 참조)보다 앞설 수 있다. 본 발명은 이에 제한되지 않는다. 대안적으로, 보정부(CPT)는 보정 동기 신호(CSYNC)의 각각의 주기들이 점차적으로 커지도록 보정 동기 신호(CSYNC)를 생성할 수도 있다.
도 8은 본 발명의 일 실시예에 따른 컨트롤러의 구성을 나타낸 블록도이다. 도 9a 내지 도 10b는 본 발명의 일 실시예에 따른 신호 변환부의 동작을 설명하기 위한 파형도들이다. 이하, 도 6 내지 도 7c에서 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.
도 8 및 도 9a를 참조하면, 컨트롤러(CP_a)는 동기 신호 생성부(SYCG), 발진부(OSP) 및 신호 변환부(SCP_a)를 포함한다. 신호 변환부(SCP_a)는 에러 판단부(EJP), 보정부(CPT), 동기화 판단부(SYCJ), 상태 판단부(STP) 및 제어 신호 생성부(CSGP)를 포함한다.
상태 판단부(STP)는 동기화 판단부(SYCJ)로부터 타이밍 신호(CDS)를 제공받는다. 상태 판단부(STP)는 동기 신호 생성부(SYCG)로부터 수직 동기 신호(ISYNC_b)를 제공받는다. 상태 판단부(STP)는 타이밍 신호(CDS) 및 수직 동기 신호(ISYNC_b)를 토대로 제어 신호 생성부(CSGP)의 동작을 제어하는 상태 신호(STS)를 생성한다. 본 발명의 일 예로, 표시 패널(DP, 도 2 참조)의 구동 프레임은 표시 패널(DP)에 영상(IM, 도 1 참조)이 표시되는 표시 구간(DPW) 및 표시 패널(DP)에 영상(IM)이 표시되지 않는 블랭크 구간(BW)에 대한 정보를 포함한다. 수직 동기 신호(ISYNC_b)는 표시 구간(DPW)에 대한 정보 및 블랭크 구간(BW)에 대한 정보를 포함한다. 본 발명의 일 예로, 블랭크 구간(BW)은 표시 구간(DPW)에 앞서는 제1 블랭크 구간 및 표시 구간(DPW)에 뒤쳐지는 제2 블랭크 구간을 포함할 수도 있다.
상태 판단부(STP)는 타이밍 신호(CDS)로부터 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되었다는 정보를 제공받을 수 있다. 상태 판단부(STP)는 수직 동기 신호(ISYNC_b)로부터 블랭크 구간(BW)에 대한 정보를 제공받을 수 있다. 본 발명의 일 예로 상태 판단부(STP)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되었다는 정보 및 블랭크 구간(BW)에 대한 정보를 제공받은 경우 상태 신호(STS)를 생성할 수 있다. 상태 판단부(STP)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되었다는 정보 및 블랭크 구간(BW)에 대한 정보 중 어느 하나의 정보만을 제공받거나, 혹은 모두 제공받지 못한 경우에는 상태 신호(STS)를 생성하지 않을 수 있다.
본 발명의 일 예로, 상태 판단부(STP)는 제3 시점(Tcd)에 동기화 판단부(SYCJ)로부터 타이밍 신호(CDS)를 수신한다. 그러나 제3 시점(Tcd)에는 수직 동기 신호(ISYNC_b)에 블랭크 구간(BW)에 대한 정보가 포함되어 있지 않아, 상태 판단부(STP)는 상태 신호(STS)를 생성하지 않는다. 상태 판단부(STP)는 수직 동기 신호(ISYNC_b)에 블랭크 구간(BW)에 대한 정보가 포함되는 시점(Tbm, 이하 제4 시점)에서 상태 신호(STS)를 생성한다.
도 9b를 참조하면, 도 9b에는 제어 신호 생성부(CSGP)에서 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성하는 기준이 되는 동기 신호인 제2 최종 동기 신호(FSYNC_b) 및 컨트롤러(CP)의 동작 상태를 알려주는 제2 플래그 신호(FLG_b)가 도시되어 있다.
본 발명의 일 예로, 제2 최종 동기 신호(FSYNC_b)는 제1 시점(Ted) 이전에는 외부 동기 신호(OSYNC)를 토대로 생성되어 제1 주기(C_a)를 갖는다. 제2 최종 동기 신호(FSYNC_b)는 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전에는 수평 동기 신호(ISYNC_a)를 토대로 생성되어 수평 주기(W1)를 갖는다. 제2 최종 동기 신호(FSYNC_b)는 제2 시점(Tee) 이후부터 제3 시점(Tcd) 이전에는 보정 동기 신호(CSYNC)를 토대로 생성되어 보정 주기(W2)를 갖는다. 제2 최종 동기 신호(FSYNC_b)는 제3 시점(Tcd) 이후부터 제4 시점(Tbm) 이전에는 수평 등기 신호(ISYNC_a)를 토대로 생성되어 수평 주기(W1)를 갖는다. 제2 최종 동기 신호(FSYNC_b)는 제4 시점(Tbm) 이후부터 다시 외부 동기 신호(OSYNC)를 토대로 생성되어 제3 주기(C_c)를 갖는다.
본 발명의 일 예로, 제2 플래그 신호(FLG_b)는 컨트롤러(CP)가 외부 동기 신호(OSYNC)를 토대로 생성된 제어 신호(CS, 도 8 참조)로 표시 패널(DP)의 구동을 제어하는 경우에는 제1 상태(예를 들어, 로우 레벨)를 갖는 구간을 포함한다. 제2 플래그 신호(FLG_b)는 수평 동기 신호(ISYNC_a) 또는 보정 동기 신호(CSYNC)를 토대로 생성된 제어 신호(CS)로 표시 패널(DP)의 구동을 제어하는 경우에 제2 상태(예를 들어, 하이 레벨)을 갖는 구간을 포함할 수 있다. 다만, 제2 플래그 신호(FLG_b)는 컨트롤러(CP)의 동작 상태를 알려주긴 위한 신호로, 반대의 경우(즉, 제1 상태가 하이 레벨이고, 제2 상태가 로우 레벨인 경우)도 가능하다.
본 발명의 일 예로, 제2 플래그 신호(FLG_b)는 제어 신호 생성부(CSGP, 도 8 참조)에서 생성될 수 있다. 제어 신호 생성부(CSGP)는 에러 감지 신호(EDS, 도 8 참조)를 수신한 경우, 제2 플래그 신호(FLG_b)가 제2 상태를 갖고, 상태 신호(STS, 도 8 참조)를 수신한 경우, 제2 플래그 신호(FLG_b)가 제1 상태를 갖도록 제2 플래그 신호(FLG_b)를 생성할 수 있다.
제어 신호 생성부(CSGP)는 외부 입력 장치(OID)로부터 외부 동기 신호(OSYNC)를 제공받고, 보정부(CPT)로부터 수평 동기 신호(ISYNC_a)를 제공받는다. 본 발명의 일 예로, 제어 신호 생성부(CSGP)는 제1 시점(Ted) 이전에는 외부 동기 신호(OSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 비정상 상태라고 판단된 경우, 에러 판단부(EJP)로부터 에러 감지 신호(EDS)를 제공받을 수 있다. 제어 신호 생성부(CSGP)는 에러 감지 신호(EDS)를 제공받은 경우, 수평 동기 신호(ISYNC_a)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다. 본 발명의 일 예로, 제어 신호 생성부(CSGP)는 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전까지는 수평 동기 신호(ISYNC_a)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)가 비정상 상태에서 정상 상태로 회복되었다고 판단된 경우, 보정부(CPT)로부터 보정 동기 신호(CSYNC)를 제공받는다. 본 발명의 일 예로, 제어 신호 생성부(CSGP)는 보정 동기 신호(CSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되었다고 판단되었더라도, 동기화된 제3 시점(Tcd)이 블랭크 구간(BW)에 포함되지 않은 경우, 상태 판단부(STP)로부터 상태 신호(STS)를 제공받지 않는다. 따라서, 제어 신호 생성부(CSGP)는 보정 동기 신호(CSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성한다.
제어 신호 생성부(CSGP)는 외부 동기 신호(OSYNC)와 보정 동기 신호(CSYNC)가 동기화되고, 동기화된 제3 시점(Tcd)이 블랭크 구간(BW)에 포함되는 제4 시점(Tbm)에서 상태 판단부(STP)로부터 상태 신호(STS)를 제공받는다. 제어 신호 생성부(CSGP)는 상태 신호(STS)를 제공받은 경우 외부 동기 신호(OSYNC)를 토대로 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성할 수 있다.
도 8 및 도 10a를 참조하면, 상태 판단부(STP)는 제4 시점(Tbm)에서 수직 동기 신호(ISYNC_b)로부터 블랭크 구간(BW)에 대한 정보를 제공받는다. 상태 판단부(STP)는 제4 시점(Tbm) 이후인, 동기화 판단부(SYCJ)로부터 타이밍 신호(CDS)를 수신하는 시점(Tcd_b, 이하 제5 시점)에서 상태 신호(STS)를 생성한다.
도 10b를 참조하면, 도 10b에는 제어 신호 생성부(CSGP)에서 소스 제어 신호(SDS) 및 게이트 제어 신호(GDS)를 생성하는 기준이 되는 동기 신호인 제3 최종 동기 신호(FSYNC_c) 및 컨트롤러(CP)의 동작 상태를 알려주는 제3 플래그 신호(FLG_c)가 도시되어 있다.
본 발명의 일 예로, 제3 최종 동기 신호(FSYNC_c)는 제1 시점(Ted) 이전에는 외부 동기 신호(OSYNC)를 토대로 생성되어 제1 주기(C_a)를 갖는다. 제3 최종 동기 신호(FSYNC_c)는 제1 시점(Ted) 이후부터 제2 시점(Tee) 이전에는 수평 동기 신호(ISYNC_a)를 토대로 생성되어 수평 주기(W1)를 갖는다. 제3 최종 동기 신호(FSYNC_c)는 제2 시점(Tee) 이후부터 제5 시점(Tcd_b) 이전에는 보정 동기 신호(CSYNC)를 토대로 생성되어 보정 주기(W2)를 갖는다. 최종 동기 신호(FSYNC_a)는 제5 시점(Tcd_b) 이후부터 다시 외부 동기 신호(OSYNC)를 토대로 생성되어 제3 주기(C_c)를 갖는다.
본 발명의 일 예로, 제3 플래그 신호(FLG_c)는 컨트롤러(CP)가 외부 동기 신호(OSYNC)를 토대로 생성된 제어 신호(CS, 도 8 참조)로 표시 패널(DP)의 구동을 제어하는 경우에는 제1 상태(예를 들어, 로우 레벨)를 갖는 구간을 포함한다. 제3 플래그 신호(FLG_c)는 수평 동기 신호(ISYNC_a) 또는 보정 동기 신호(CSYNC)를 토대로 생성된 제어 신호(CS)로 표시 패널(DP)의 구동을 제어하는 경우에 제2 상태(예를 들어, 하이 레벨)을 갖는 구간을 포함할 수 있다. 다만, 제3 플래그 신호(FLG_c)는 컨트롤러(CP)의 동작 상태를 알려주긴 위한 신호로, 반대의 경우(즉, 제1 상태가 하이 레벨이고, 제2 상태가 로우 레벨인 경우)도 가능하다.
표시 장치(DD)의 구동 방법은, 보정 동기 신호(CSYNC)와 외부 동기 신호(OSYNC)가 동기화된 타이밍이 블랭크 구간(BW)에 포함되었는지 판단하는 단계를 포함할 수 있다.
본 발명의 일 예로, 표시 패널(DP)의 구동을 제어하는 제어 신호(CS, 도 8 참조)를 생성하기 위해 참조하는 신호를 보정 동기 신호(CSYNC)에서 외부 동기 신호(OSYNC)로 변경하는 과정이 신호의 변경이 표시 패널(DP)에 영상(IM)이 표시되지 않은 블랭크 구간(BW)에서 이루어질 경우, 상기한 참조 신호를 변경하는 과정에서 발생할 수 있는 표시 패널(DP)의 표시 품질의 저하 등을 방지할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DD: 표시 장치 DP: 표시 패널
PDB: 패널 구동 블록 IM: 영상
RGB: 영상 신호 OSYNC: 외부 동기 신호
CS: 제어 신호 RCLK: 기준 클럭 신호
ISYNC: 내부 동기 신호 SYCG: 동기 신호 생성부
CSYNC: 보정 동기 신호 CPT: 보정부
CSGP: 제어 신호 생성부 SYCJ: 동기화 판단부
CDS: 타이밍 신호 STS: 상태 신호
STP: 상태 판단부 EJP: 에러 판단부
EDS: 에러 감지 신호 EES: 에러 종료 신호
AWV1, 2: 제1 및 제2 허용값 OSS: 발진 신호
OSP: 발진부 DS: 데이터 신호
SD: 소스 드라이버 GD: 게이트 드라이버
CP: 컨트롤러

Claims (20)

  1. 영상을 표시하는 표시 패널; 및
    영상 신호 및 외부 동기 신호를 제공받고, 상기 표시 패널의 구동을 제어하는 제어 신호를 표시 패널에 제공하는 패널 구동 블록을 포함하고,
    상기 패널 구동 블록은,
    기준 클럭 신호를 토대로 내부 동기 신호를 생성하는 동기 신호 생성부;
    상기 내부 동기 신호를 보정하여 보정 동기 신호를 생성하는 보정부; 및
    상기 제어 신호를 생성하는 제어 신호 생성부를 포함하고,
    상기 제어 신호 생성부는,
    상기 외부 동기 신호와 상기 보정 동기 신호가 동기화된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하고,
    상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되지 않은 경우, 상기 내부 동기 신호를 토대로 상기 제어 신호를 생성하는 표시 장치.
  2. 제1 항에 있어서,
    상기 패널 구동 블록은, 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되는지 여부를 판단하는 동기화 판단부를 더 포함하고,
    상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되지 않은 경우, 상기 제어 신호 생성부는 상기 보정 동기 신호를 토대로 상기 제어 신호를 생성하는 표시 장치.
  3. 제2 항에 있어서,
    상기 동기화 판단부는, 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화 된 경우 타이밍 신호를 생성하며,
    상기 제어 신호 생성부는,
    상기 타이밍 신호를 제공받은 경우 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 표시 장치.
  4. 제3 항에 있어서,
    상기 동기화 판단부는, 기 설정된 허용값을 제공받고,
    상기 외부 동기 신호의 액티브 구간의 개시 시점과 상기 보정 동기 신호의 액티브 구간의 개시 시점 간의 차이가 상기 허용값보다 작을 경우, 상기 타이밍 신호를 생성하는 표시 장치.
  5. 제3 항에 있어서,
    상기 내부 동기 신호는,
    수직 동기 신호 및 수평 동기 신호를 포함하고,
    상기 보정 동기 신호는 상기 수평 동기 신호를 보정하여 생성된 신호이며,
    상기 패널 구동 블록은,
    상기 타이밍 신호 및 상기 수직 동기 신호를 토대로 상기 제어 신호 생성부의 동작을 제어하는 상태 신호를 생성하는 상태 판단부를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 수직 동기 신호는,
    상기 표시 패널에 상기 영상이 표시되는 표시 구간 및 상기 표시 패널에 상기 영상이 표시되지 않는 블랭크 구간에 대한 정보를 포함하고,
    상기 상태 판단부는,
    상기 타이밍 신호로부터 상기 외부 동기 신호와 상기 보정 동기 신호가 동기화되었다는 정보 및 상기 수직 동기 신호로부터 상기 블랭크 구간에 대한 정보를 제공받은 경우 상기 상태 신호를 생성하는 표시 장치.
  7. 제1 항에 있어서,
    상기 보정 동기 신호의 한 주기는, 상기 내부 동기 신호의 한 주기와 서로 다른 표시 장치.
  8. 제7 항에 있어서,
    상기 보정 동기 신호의 한 주기는, 상기 내부 동기 신호의 한 주기보다 큰 표시 장치.
  9. 제8 항에 있어서,
    상기 보정 동기 신호의 제1 주기는, 상기 보정 동기 신호의 상기 제1 주기의 다음 주기인 제2 주기보다 작은 표시 장치.
  10. 제1 항에 있어서,
    상기 패널 구동 블록은,
    상기 외부 동기 신호가 비정상인지 여부를 판단하는 에러 판단부를 더 포함하고,
    상기 에러 판단부는, 상기 외부 동기 신호가 비정상 상태라고 판단된 경우, 생성한 에러 감지 신호를 상기 제어 신호 생성부로 제공하며,
    상기 제어 신호 생성부는,
    상기 에러 감지 신호를 제공받은 경우, 상기 내부 동기 신호를 토대로 상기 제어 신호를 생성하는 표시 장치.
  11. 제10 항에 있어서,
    상기 에러 판단부는,
    상기 외부 동기 신호가 상기 비정상 상태에서 정상 상태로 회복된 경우 에러 종료 신호를 생성하고, 상기 에러 종료 신호를 상기 보정부로 제공하며,
    상기 보정부는,
    상기 에러 종료 신호를 제공받은 경우 상기 내부 동기 신호를 보정하여 상기 보정 동기 신호를 생성하는 표시 장치.
  12. 제11 항에 있어서,
    상기 에러 판단부는,
    상기 외부 동기 신호의 제1 주기와 상기 제1 주기의 다음 주기인 제2 주기가 상이한 경우, 상기 외부 동기 신호가 상기 비정상 상태라고 판단하여 상기 에러 감지 신호를 생성하는 표시 장치.
  13. 제12 항에 있어서,
    상기 에러 판단부는,
    상기 비정상 상태에서, 상기 외부 동기 신호의 상기 제2 주기의 다음 주기인 제3 주기와 상기 제1 주기가 동일한 경우, 상기 외부 동기 신호가 상기 비정상 상태에서 상기 정상 상태로 회복되었다고 판단하여, 상기 에러 종료 신호를 생성하는 표시 장치.
  14. 제1 항에 있어서,
    상기 패널 구동 블록은,
    소정의 주파수를 가진 발진 신호를 생성하는 발진부를 더 포함하고,
    상기 동기 신호 생성부는,
    상기 기준 클럭 신호 및 상기 발진 신호를 토대로 상기 내부 동기 신호를 생성하는 표시 장치.
  15. 제1 항에 있어서,
    상기 패널 구동 블록은,
    상기 영상 신호를 토대로 영상 데이터를 생성하고, 상기 제어 신호를 생성하는 컨트롤러;
    상기 컨트롤러로부터 상기 영상 데이터를 제공받고, 상기 표시 패널에 상기 영상을 표시하기 위한 데이터 신호를 제공하는 소스 드라이버; 및
    상기 표시 패널에 스캔 신호를 제공하는 게이트 드라이버를 포함하고,
    상기 제어 신호는,
    상기 소스 드라이버를 제어하는 제1 제어 신호 및 상기 게이트 드라이버를 제어하는 제2 제어 신호를 포함하는 표시 장치.
  16. 영상을 표시하는 표시 패널 및 영상 신호를 제공받고, 상기 표시 패널의 구동을 제어하는 제어 신호를 상기 표시 패널에 제공하는 패널 구동 블록을 포함하는 표시 장치의 구동 방법에 있어서,
    상기 패널 구동 블록으로 제공된 외부 동기 신호의 정상 여부를 판단하는 단계;
    상기 외부 동기 신호가 비정상 상태로 판단된 경우, 기준 클럭 신호를 토대로 생성된 내부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계;
    상기 외부 동기 신호가 상기 비정상 상태에서 정상 상태로 회복된 경우, 상기 내부 동기 신호를 보정하여 보정 동기 신호를 생성하는 단계;
    상기 보정 동기 신호와 상기 외부 동기 신호가 동기화되었는지 판단하는 단계;
    상기 보정 동기 신호와 상기 외부 동기 신호가 동기화된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 보정 동기 신호와 상기 외부 동기 신호가 동기화되지 않은 경우, 상기 보정 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
  18. 제16 항에 있어서,
    상기 외부 동기 신호가 정상으로 판단된 경우, 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함하는 표시 장치.
  19. 제16 항에 있어서,
    상기 표시 패널의 구동 프레임은,
    상기 표시 패널에 상기 영상이 표시되는 표시 구간 및 상기 표시 패널에 상기 영상이 표시되지 않는 블랭크 구간에 대한 정보를 포함하고,
    상기 보정 동기 신호와 상기 외부 동기 신호가 동기화된 타이밍이 상기 블랭크 구간 내에 포함되는지 판단하는 단계; 및
    상기 동기화된 타이밍이 상기 블랭크 구간 내에 포함된 경우, 상기 동기화된 시점부터 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 동기화된 타이밍이 상기 블랭크 구간 내에 포함되지 않은 경우, 상기 블랭크 구간의 개시 시점부터 상기 외부 동기 신호를 토대로 상기 제어 신호를 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
KR1020210147763A 2021-11-01 2021-11-01 표시 장치 및 표시 장치의 구동 방법 KR20230063967A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210147763A KR20230063967A (ko) 2021-11-01 2021-11-01 표시 장치 및 표시 장치의 구동 방법
US17/869,200 US20230133606A1 (en) 2021-11-01 2022-07-20 Display device and method of driving display device
CN202211305510.0A CN116072045A (zh) 2021-11-01 2022-10-24 显示装置和驱动显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210147763A KR20230063967A (ko) 2021-11-01 2021-11-01 표시 장치 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230063967A true KR20230063967A (ko) 2023-05-10

Family

ID=86146369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210147763A KR20230063967A (ko) 2021-11-01 2021-11-01 표시 장치 및 표시 장치의 구동 방법

Country Status (3)

Country Link
US (1) US20230133606A1 (ko)
KR (1) KR20230063967A (ko)
CN (1) CN116072045A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915666B2 (en) * 2022-05-18 2024-02-27 Novatek Microelectronics Corp. Display device, display driving integrated circuit, and operation method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893912B2 (en) * 2006-01-19 2011-02-22 Samsung Electronics Co., Ltd. Timing controller for liquid crystal display
KR101839328B1 (ko) * 2011-07-14 2018-04-27 엘지디스플레이 주식회사 평판표시장치 및 이의 구동회로
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
TWI588540B (zh) * 2012-05-09 2017-06-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
CN103413512B (zh) * 2013-07-24 2015-10-21 京东方科技集团股份有限公司 显示器同步信号检测方法及检测装置、显示器

Also Published As

Publication number Publication date
CN116072045A (zh) 2023-05-05
US20230133606A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR101668595B1 (ko) 표시장치 및 그 구동방법
US7852307B2 (en) Multi-mode pulse width modulated displays
KR101839328B1 (ko) 평판표시장치 및 이의 구동회로
US20150049076A1 (en) Display driving circuit and display device
US11094237B2 (en) Display device with connection board and method of testing pad contact state thereof
KR20230063967A (ko) 표시 장치 및 표시 장치의 구동 방법
CN107742492B (zh) 透明显示系统及其显示方法
US11817067B2 (en) Display driving circuit
US11386819B2 (en) Display device including a connection board and a method for testing pad connection thereof
KR102531321B1 (ko) 유기 발광 다이오드 표시 장치 및 그의 구동 방법
US9105245B2 (en) Spliced liquid crystal display (SLCD), method for checking the SLCD, and LCD device
US20210157144A1 (en) Head mounted display, image display method, and computer program
US11335295B1 (en) Device and method for driving a display panel
KR102610838B1 (ko) 디스플레이 장치의 데이터 송수신 방법 및 시스템
US11657749B2 (en) Display device having adjusted driving voltage based on change in image signal
US11682354B1 (en) Display device
US11749229B2 (en) Display device
KR20160092146A (ko) 표시패널 및 이를 포함하는 표시장치
US11699379B2 (en) Display device and driving method of display device
EP4102495A1 (en) Display device
US20220326833A1 (en) Display device
US11955048B2 (en) Display device and method of driving display device with dithering pattern by random number table
US20230058621A1 (en) Display device with synchronized input sensing layer
KR20230036601A (ko) 표시 장치
CN116631310A (zh) 一种显示装置及其驱动方法