DE102011108513A1

DE102011108513A1 - Analog-Digital-Wandler

Info

Publication number: DE102011108513A1
Application number: DE102011108513A
Authority: DE
Inventors: Patrick Scheele
Original assignee: EADS Deutschland GmbH
Current assignee: Hensoldt Sensors GmbH
Priority date: 2011-07-26
Filing date: 2011-07-26
Publication date: 2013-01-31
Anticipated expiration: 2031-07-27
Also published as: DE102011108513B4

Abstract

Die Erfindung betrifft einen Analog-Digital-Wandler umfassend hintereinandergeschaltete Stufen m, mit m = 1...M, wobei jede Stufe einen Eingang (E), estärker (VS) und einen Analog-Digital-Umsetzer (ADC) umfasst, wobei in jeder Stufe der Eingang (E) über die Schaltung zur Signalaufteilung (SA) mit dem Verstärker (VS) und mit dem Analog-Digital-Umsetzer (ADC) gekoppelt ist.

Description

Die Erfindung betrifft einen Analog-Digital-Wandler gemäß den Merkmalen des Patentanspruchs 1.
Ein Analog-Digital-Wandler wandelt analoge Eingangssignale in digitale Werte um. Zu verbreiteten Analog-Digital-Wandlern gehören Flash-Analog-Digital-Wandler, Analog-Digital-Wandler mit schrittweiser Annäherung und Pipeline-Analog-Digital-Wandler. In einigen Analog-Digital-Wandlersystemen wird das analoge Eingangssignal durch einen Verstärker mit programmierbarem Verstärkungsfaktor, einen sog. PGA (programmable gain amplifier), verstärkt, bevor es in digitale Werte umgewandelt wird.
Pipeline-Umsetzer, z. B. offenbart in DE 10 2006 042 003 A1 , sind mehrstufige Analog-Digital-Umsetzer mit mehreren selbständigen Stufen, die in Pipeline-Architektur aufgebaut sind. Ihre Stufen bestehen in der Regel aus Flash-Umsetzern über wenige Bits. In jeder Pipelinestufe wird eine grobe Quantisierung vorgenommen, dieser Wert wieder mit einem Analog-Digital-Umsetzer in ein analoges Signal umgesetzt und vom zwischengespeicherten Eingangssignal abgezogen. Der Restwert wird verstärkt der nächsten Stufe zugeführt. Der Vorteil liegt in der stark verminderten Anzahl an Komparatoren, z. B. 30 für einen zweistufiger Acht-Bit-Umsetzer. Ferner kann eine höhere Auflösung erreicht werden.
Die Verwendung von Analog-Digital-Wandlern (Analog-Digital-Converter, ADC) in z. B. digitalen Empfängern erfordert eine möglichst feine digitale Quantisierung, beziffert durch die Anzahl (effektiver) Bits des Digitalwortes. Die kleinste Quantisierungsstufe, d. h. das am wenigsten signifikanten Bit (Least Significant Bit, LSB) im Digitalwort, entspricht der kleinsten Analogspannung (bzw. je nach Wandlertyp dem kleinsten Strom), die digital erfasst werden kann.
Bei binär gestufter Quantisierung ist damit der Eingangsspannungs- bzw. Strombereich direkt abhängig von der Anzahl der Quantisierungsstufen N und liegt üblicherweise zwischen U_LSB und (2^N – 1) × U_LSB, wobei U_LSB die Spannung (bzw. Strom I_LSB) der kleinsten Quantisierungsstufe (1 LSB) entspricht.
Der Dynamikumfang des Wandlers, definiert durch das Verhältnis der größten messbaren Spannung geteilt durch die kleinste messbare Spannung (äquivalent: Strom) ist durch die Anzahl der Quantisierungsstufen bzw. Bit N vorgegeben und beträgt D = ((2^N – 1) × U_LSB)/U_LSB = (2^N – 1) (1).
Neben einer möglichst feinen Quantisierung erfordert die Anwendung als digitaler Empfänger häufig eine große Signalverarbeitungsbandbreite, aus der eine sehr hohe Taktfrequenz der ADCs folgt.
Aufgabe der Erfindung ist es, einen Analog-Digital-Wandler anzugeben, der gegenüber den aus dem Stand der Technik bekannten Wandlern mit hoher Dynamik und geringer Bandbreite oder mit hoher Bandbreite und geringer Dynamik, gleichzeitig eine hohe Dynamik und hohe Bandbreite erreicht.
Diese Aufgabe erfüllt der Analog-Digital-Wandler gemäß den Merkmalen des Patentanspruchs 1. Vorteilhafte Ausführungen sind Gegenstand von Unteransprüchen.
Der erfindungsgemäße Analog-Digital-Wandler umfasst hintereinandergeschaltete Stufen, wobei jede Stufe einen Eingang, eine Schaltung zur Signalaufteilung, einen Verstärker und einen Analog-Digital-Umsetzer umfasst und in jeder Stufe der Eingang über die Schaltung zur Signalaufteilung mit dem Verstärker und mit dem Analog-Digital-Umsetzer gekoppelt ist.
Ein Vorteil des erfindungsgemäßen Analog-Digital-Wandler ist, dass durch die sukzessive Hintereinanderschaltung der Wandler- und Verstärkerstufen die Notwendigkeit einer feinen Quantisierung der einzelnen Analog-Digital-Umsetzer umgangen werden kann. Durch Kombination der Digitalworte der Analog-Digital-Umsetzer kann bei einem Einsatz mehrerer Analog-Digital-Umsetzer eine gegenüber eines einzelnen Analog-Digital-Umsetzers höhere Bandbreite und damit insgesamt höherer Dynamikumfang erreicht werden.
Zudem ist der gesamte Dynamikumfang über die Anzahl der im Analog-Digital-Wandler verwendeten Stufen bzw. Basiselemente skalierbar. Darüber hinaus ist eine besonders kostengünstige Realisierung möglich, da alle Stufen bzw. Basiselemente aus gleichen Teilkomponenten bestehen können. Ein Basiselement umfasst üblicherweise eine Schaltung zur Signalaufteilung, einen Verstärker und einen Analog-Digital-Umsetzer inklusive eines Filters an dessen Eingang.
Die Erfindung sowie vorteilhafte Ausgestaltungen der Erfindung werden im Folgenden anhand von Figuren näher erläutert. Es zeigen
1 einen erfindungsgemäßen Analog-Digital-Wandler mit beispielhaft 3 Stufen,
2 eine beispielhafte Kennlinie einer Einzelstufe eines erfindungsgemäßen Analog-Digital-Wandler mit beispielhaft 3 Stufen,
3 den zeitlichen Verlauf eines beispielhaften Eingangssignals und des Datenworts des Analog-Digital-Umsetzer der 1. Stufe eines Analog-Digital-Wandler gemäß 1,
4 den zeitlichen Verlauf eines beispielhaften Eingangssignals und des Datenworts des Analog-Digital-Umsetzer der 2. Stufe eines Analog-Digital-Wandler gemäß 1,
5 den zeitlichen Verlauf eines beispielhaften Eingangssignals und des Datenworts des Analog-Digital-Umsetzer der 3. Stufe eines Analog-Digital-Wandler gemäß 1,
6 die individuellen Kennlinien der einzelnen Analog-Digital-Umsetzer bei Auswertung der Datenworte jeder Stufe eines Analog-Digital-Wandler gemäß 1,
7 die effektive Kennlinie des Analog-Digital-Wandler gemäß 1 bei Auswertung der Datenworte aller Stufen,
8 die effektive Kennlinie des Analog-Digital-Wandler gemäß 1 bei Auswertung der Datenworte aller Stufen und Bewertung der Verstärkung.
9 einen Analog-Digital-Wandler gemäß 1 mit Signalauswertung.
1 zeigt die Architektur des erfindungsgemäßen Analog-Digital-Wandlers. Im Detail besteht die Architektur aus einer Kaskadierung (Hintereinanderschaltung) von M Stufen (im vorliegenden Beispiel beträgt M = 3) des im 1 markierten Basiselements BE, das aus den Funktionsblöcken Signalaufteilung SA, Analog-Digital-Umsetzer ADC und Verstärker VS aufgebaut ist. Für eine möglichst kostengünstige Realisierung können alle Basiselemente BE identisch sein.
Am Ausgang jedes Basiselements BE liegt das um die Spannungs- oder Stromverstärkung V bzw. und die Leistungsverstärkung G verstärkte analoge Eingangssignal vor. Zudem wird durch einen Analog-Digital-Umsetzer ADC in jedem Basiselement BE eine Analog-Digitalwandlung durchgeführt und das resultierende Datenwort ausgegeben.
Bei der letzten Stufe (M = 3) kann gegebenenfalls die Signalaufteilung und der Verstärker entfallen, oder es ist gegebenenfalls ein Abschlusswiderstand am Ausgang des Verstärkers geschaltet. Alternativ kann das über die Verstärkerstufen 1 bis 3 verstärkte Signal auch in anderen Schaltungsteilen weitenverwendet werden.
Durch die Verwendung eines Abschlusswiderstands wird das Signal der letzten Stufe über einen Ausgang nach außen geführt und ermöglicht damit eine Weiterverarbeitung des Signals in anderen Schaltungsteilen bzw. eine Kaskadierung weiterer Schaltungselemente.
Da das Eingangssignal von Stufe zu Stufe verstärkt wird, liegt (bei verlustfreier Signalaufteilung und identischen Basisstufen) am Analog-Digital-Umsetzer ADC der Stufe M die um dem Faktor V^M-1 verstärkte Eingangsspannung bzw. die um G^M verstärkte Leistung an.
Die kleinste, am Eingang messbare Spannung ist demnach U_LSB/V^M-1. Diese Spannung wird im Datenwort der M-ten Stufe als 1 LSB detektiert.
Die größte messbare Spannung am Eingang der 1. Stufe ist (2^N – 1) × U_LSB, diese wird im Datenwort der 1. Stufe detektiert.
Der gesamte Dynamikumfang D' beträgt damit D' = ((2^N – 1) × U_LSB)/(U_LSB/V^M-1) = V^M-1 × (2^N – 1) (2).

Bei Vergleich der Formeln (1) und (2) ist erkennbar, dass durch eine geeignete Wahl der Verstärkung V (bzw. G) und der Anzahl der Stufen M eine Einstellung des Dynamikumfangs möglich ist, die unabhängig von der Wandlerauflösung (N Bit) erfolgen kann. Diese kann den Dynamikumfang klassischer Wandler erreichen oder übertreffen. Rechenbeispiele:

klassischer 3 Bit ADC entsprechend Formel (1):	D = 7 (ca. 17 dB)
klassischer 10 Bit ADC entsprechend Formel (1):	D = 1023 (ca. 60 dB)
4 kaskadierten Stufen, jeweils ein 3 Bit ADC, V = 8
entsprechend Formel (2):	D' = 3584 (ca. 71 dB)
12 kaskadierte Stufen, jeweils ein 1 Bit ADC
(Monobit-Wandler), V = 2 entsprechend Formel (2):	D' = 2048 (ca. 72 dB)

Die Schaltung zur Signalaufteilung SA kann jede Form einer Signalaufteilung des Eingangssignals eines Basiselements und den Eingängen des Verstärkers V und Analog-Digital-Umsetzers ADC sein. z. B. kann dies eine direkte Verbindung des Verstärkereingangs und ADC-Eingangs sein, insbesondere kann dies jedoch ein Hochfrequenzrichtkoppler/Hochfrequenz-Leistungsteiler (Splitter) sein. Beispiele hierfür sind:

– Leistungsteiler wie resistive Leistungsteiler (mit z. B. 6 dB Dämpfung zwischen dem Eingang und jedem Ausgang) oder Wilkinson-Power Divider;
– Richtkoppler im Allgemeinen wie Hybridkoppler, Koppler auf Basis gekoppelter Leitungen z. B. mit –6 dB oder –12 dB Auskopplung.
– Lange-Koppler, insbesondere für die Verwendung in integrierten Schaltungen.

Eventuell auftretende Dämpfungen können in der Dimensionierung der Verstärker, insbesondere in deren Spannungs-/Strom- bzw. Leistungsverstärkung berücksichtigt werden.
Als Verstärker V können beispielsweise Hochfrequenz-Verstärker für den Frequenzbereich 2–6 GHz verwendet werden.
Zweckmäßig ist am Eingang des Analog-Digital-Umsetzers ABC ein Anti-Aliasing-Filter zur Selektion des gewünschten Eingangsfrequenzbereichs vorzusehen.
Im den 2 bis 8 wird anhand eines Ausführungsbeispiels die Funktionsweise des erfindungsgemäßen Analog-Digital-Wandlers näher erläutert.
Im Beispiel wird angenommen, dass am Eingang des Analog-Digital-Wandlers eine sinusförmige Analogspannung mit einer Amplitude von 50 mV vorliegt und alle Analog-Digital-Umsetzer eine Auflösung von 3 Bit mit der in 2 dargestellten linearen Quantisierungskennlinie besitzen. Selbstverständlich können die Analog-Digital-Umsetzer auch eine Auflösung von 4, 5 oder mehr Bit aufweisen.
Im Beispiel werden die Digitaldaten im als vorzeichenbehaftete Integerzahl [signend integer] mit Nullpunkt dargestellt, womit das Datenwort ”0” bei einer Eingangsspannung von 0 V ausgegeben wird. Andere Zahlenformate und Kennlinien sind jedoch ebenfalls möglich.
Darüber hinaus werden M = 3 Stufen verwendet und Verstärker mit einer Spannungsverstärkung V = 8 eingesetzt. Die Signalaufteilung wird in diesem Beispiel ohne Einschränkung anderer Fälle als verlustfrei angenommen, d. h. die Spannung am Verstärker- und Analog-Digital-Umsetzer-Eingang entsprechen der Eingangsspannung des Basiselements.
Am Eingang der 1. Stufe liegt die in 3 gestrichelt dargestellte Signalform, an. Da die Spitzenspannung des Signals kleiner als ½ U_LSB ist, liefert der 1. Analog-Digital-Umsetzer an seinem Ausgang das Datenwort ”0”.
Am Eingang der 2. Stufe liegt die um V = 8 durch die erste Stufe verstärkte Spannung mit einem Spitzenwert von 0,4 V an. Der Spannungsverlauf und das zugehörige Datenwort sind in 4 dargestellt.
In der 2. Stufe erfolgt wiederum eine Verstärkung um V = 8. Dabei ergeben sich rechnerisch Eingangsspannungen von ±3,2 V. Mit der in 2 gezeigten Analog-Digital-Umsetzer-Kennlinie, ergibt sich das in 5 dargestellte Datenwort.
Zweckmäßig sind die Verstärker so ausgeführt, dass ihre maximale Ausgangsspannung die maximale Eingangsspannung der Analog-Digital-Umsetzer nicht übersteigt. Bei Übersteuerung wird der Verstärker in Kompression betrieben und fungiert als Begrenzerverstärker. Zweckmäßig sind zusätzlich ggfs. weitere Schaltungsmaßnahmen zur Begrenzung der Ausgangsspannung bzw. Signalamplitude wie z. B. Begrenzerdioden zu ergänzen.
Trotz der Begrenzung des Signals in der 3. Stufe ist die Frequenz des Eingangssignals noch eindeutig im Datenwort ermittelbar.
Eine digitale Auswertung der Analog-Digital-Umsetzer -Datenworte aller drei Stufen ermöglicht die Verwertung der Datenworte derjenigen Stufe, in welcher der Analog-Digital-Umsetzer gerade noch nicht übersteuert ist. Darüber hinaus kann durch eine geeignete Kombination der Datenworte eine effektive Gesamtkennlinie ermittelt werden:
Die individuellen Wandlerkennlinien der 3 Stufen, bezogen auf den Eingang der Wandlerkette, sind in 6 dargestellt.
Durch eine direkte Aneinanderreihung der Datenworte ergibt sich die in 7 dargestellte, effektive Kennlinie der Analog-Digitalwandlerarchitektur mit kaskadierten Wandler- und Verstärkerstufen. Durch eine entsprechende numerische Bewertung der Einzelkennlinien einer Stufe mit den jeweils folgenden Verstärkungsfaktoren der nachfolgenden Stufen, folgt die in 8 dargestellte effektive Wandlerkennlinie.
Im Weiteren wird die Anwendung eines erfindungsgemäßen Analog-Digital-Wandlers in digitalen Breitbandempfängern beschrieben.
Für den Einsatz als digitaler Breitbandempfänger, insbesondere für Electronic-Warfare-(EW)Anwendungen, Ultra-Wideband-(UWB)Anwendungen und Radaranwendungen mit synthetischer Apertur (SAR) kann der erfindungsgemäße Analog-Digital-Wandler um Funktionsblöcke zur Signalauswertung/Signalauswahl/Signaldetektion in jeder Stufe ergänzt werden. Zweckmäßig ist hierbei jeder Analog-Digital-Umsetzer mit einer Prozessierungseinheit verbunden. Hierdurch wird eine parallele Verarbeitung und Auswertung von Eingangssignalen unterschiedlicher Signalstärke möglich, was insbesondere im Sinne der Auslegung der digitalen Signalverarbeitung vorteilhaft ist. Eine solche Signalauswertung durch eine Prozessierungseinheit ist in 9 dargestellt.
Eine Prozessierungseinheit umfasst die in 10 dargestellten Funktionen, ist jedoch nicht auf diese beschränkt.

– short FFT: Eine schnelle Fouriertransformation (oder auch diskrete Fourier-/oder Kosinus-Transformation FFT/DFT/DCT und ähnliches) kurzer Länge (d. h. mit wenigen Datenpunkten, z. B. 64) zur schnellen zeitlichen Auflösung einkommender Signale, bspw. zur Detektion der Amplitude und groben Frequenzdetektion kurzer Pulse
– long FFT: Wie short FFT, jedoch mit größerer Länge (d. h. mit mehr Datenpunkten, z. B. 16384) zur Erhöhung der Frequenzauflösung, wobei die zeitlich Auflösung entsprechend zurückgeht
– DFD: Digital Frequency Detection/Digitale Frequenzmessung, z. B. durch Verwendung eines Phasendiskriminators, Zählers
– other: weitere Funktionsblöcke, z. B. aus den o. g. Funktionsblöcken, oder auch zur Demodulation oder Auswahl von Signalen etc.
– Data Analysis: Fusion der verschiedenen Funktionen zur Extraktion von Daten wie beispielsweise Anzahl der Signale, Frequenz dieser Signale, Pegel dieser Signale, Phasenlage dieser Signale, Demodulierte Dateninhalte dieser Signale, PDW (Pulse-Descriptor-Word) z. B. mit Pulsdauer, Pulsamplitude, Pulshäufigkeit, Pulsart etc.

Der Unterschied zwischen der Formulierung short-FFT und long-FFT ist, dass zwei FFTs verschiedener Länge in der Prozessierungseinheit parallel verarbeitet und ausgewertet werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102006042003 A1 [0003]

Claims

Analog-Digital-Wandler umfassend hintereinandergeschaltete Stufen m, mit m = 1...M, wobei jede Stufe einen Eingang (E), eine Schaltung zur Signalaufteilung (SA), einen Verstärker (VS) und einen Analog-Digital-Umsetzer (ADC) umfasst, dadurch gekennzeichnet, dass in jeder Stufe der Eingang (E) über die Schaltung zur Signalaufteilung (SA) mit dem Verstärker (VS) und mit dem Analog-Digital-Umsetzer (ADC) gekoppelt ist.
Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass der Ausgang eines Verstärkers (VS) einer Stufe m mit dem Eingang (E) der nachfolgenden Stufe m + 1 gekoppelt ist.
Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die M Stufen identisch sind.
Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung zur Signalaufteilung (SA) ein Hochfrequenzrichtkoppler, z. B. ein Lange-Koppler oder ein Hybridkoppler sein oder ein Hochfrequenzleistungsteiler, z. B. ein Wilkinson-Power Divider sein.
Analog-Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass jeder Analog-Digital-Wandler (ADC) mit einer Prozessierungseinheit (PROC) verbunden ist.