DE102011090124B4 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102011090124B4 DE102011090124B4 DE102011090124.8A DE102011090124A DE102011090124B4 DE 102011090124 B4 DE102011090124 B4 DE 102011090124B4 DE 102011090124 A DE102011090124 A DE 102011090124A DE 102011090124 B4 DE102011090124 B4 DE 102011090124B4
- Authority
- DE
- Germany
- Prior art keywords
- power
- chips
- metal pattern
- bonded
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Halbleitervorrichtung (10) mit:
einem isolierenden Substrat (16),
einem Metallmuster (18), das auf dem isolierenden Substrat gebildet ist,
einem Leistungsanschluss (26), der auf das Metallmuster (18) gebondet ist,
einer Mehrzahl von Leistungschips (20, 22), die auf das Metallmuster gebondet sind, und
einem freiliegenden Lotmuster (19), das zwischen dem Leistungsanschluss (26) und der Mehrzahl von Leistungschips (20, 22) auf das Metallmuster (18) gebondet ist,
wobei keine Komponente auf das freiliegende Lotmuster (19) gebondet ist, und
wobei jeder aus der Mehrzahl von Leistungschips (20, 22) von dem Leistungsanschluss (26) einen Abstand hat, der hinreichend ist, dass die Mehrzahl von Leistungschips (20, 22) von dem Leistungsanschluss (26) thermisch isoliert sind.
einem isolierenden Substrat (16),
einem Metallmuster (18), das auf dem isolierenden Substrat gebildet ist,
einem Leistungsanschluss (26), der auf das Metallmuster (18) gebondet ist,
einer Mehrzahl von Leistungschips (20, 22), die auf das Metallmuster gebondet sind, und
einem freiliegenden Lotmuster (19), das zwischen dem Leistungsanschluss (26) und der Mehrzahl von Leistungschips (20, 22) auf das Metallmuster (18) gebondet ist,
wobei keine Komponente auf das freiliegende Lotmuster (19) gebondet ist, und
wobei jeder aus der Mehrzahl von Leistungschips (20, 22) von dem Leistungsanschluss (26) einen Abstand hat, der hinreichend ist, dass die Mehrzahl von Leistungschips (20, 22) von dem Leistungsanschluss (26) thermisch isoliert sind.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die beispielsweise für eine Motorsteuerung in einer industriellen Anlage verwendet wird.
-
JP 2000 - 307 058 A - US 2008 / 0 157 310 A1 beschreibt eine Halbleitervorrichtung mit einem isolierenden Substrat und einem darauf gebildeten Metallmuster, auf das eine Mehrzahl von Anschlüssen und eine Mehrzahl von Halbleiterchips gebondet sind. Niedrigleistungshalbleiterchips sind auf dem Metallmuster nahe den Anschlüssen angeordnet, während Leistungssteuerungshalbleiterchips auf dem Metallmuster in einem größeren Abstand von den Anschlüssen angeordnet sind.
- Die vorliegende Erfindung wurde durchgeführt, um dieses Problem zu lösen. Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine Halbleitervorrichtung bereitzustellen, bei der verhindert wird, dass die Leistungsanschlüsse auf eine hohe Temperatur erhitzt werden.
- Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1. Eine Weiterbildung der Erfindung ist in dem Unteranspruch angegeben.
- Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
-
1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. -
2 ist eine Schnittansicht entlang einer gestrichelten Linie II-II in1 , gesehen in Richtung der Pfeile. -
3 ist ein Diagramm, das eine Beziehung zwischen einer Temperatur des Leistungsanschlusses und einem Abstand zeigt. -
4 ist eine Schnittansicht, die einen Kühlkörper zeigt, der mit Lot auf das Metallmuster zwischen dem Leistungsanschluss und dem IGBT-Chip gebondet ist. -
1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung10 hat ein Gehäuse12 . Eine Cu-Basis14 ist an dem Gehäuse12 befestigt. Eine Mehrzahl isolierender Substrate16 ist auf der Cu-Basis14 befestigt. Die isolierenden Substrate16 sind aus einer AlN-Keramik gebildet. Ein Metallmuster18 ist auf jedem isolierenden Substrat16 gebildet. Diese Metallmuster18 sind aus Kupfer gebildet. - Ein IGBT-Chip
20 ist auf das Metallmuster18 auf einem der isolierenden Substrate16 gebondet. Außerdem ist auch ein Diodenchip22 auf das Metallmuster18 gebondet. Diese Chips sind mit Lot auf das Metallmuster gebondet. Das Metallmuster18 , der IGBT-Chip20 und der Diodenchip22 sind über Drähte24 elektrisch miteinander verbunden. Der IGBT-Chip20 und der Diodenchip22 können als „Leistungschips“ bezeichnet werden. Das freiliegende Lot auf der Oberfläche des Metallmusters18 , das keinen Leistungschip auf sich hat, wird als „Lot 19“ bezeichnet. - Ein Leistungsanschluss
26 wird mit Lot25 auf das Metallmuster18 gebondet. Der Hauptstrom der Halbleitervorrichtung10 fließt über den Leistungsanschluss26 . Ein Signalanschluss28 ist an einer Seite des Gehäuses12 befestigt. Der Signalanschluss28 ist mit dem Gate des IGBT-Chips20 verbunden. -
2 ist eine Schnittansicht entlang einer gestrichelten Linie II-II in1 , gesehen in Richtung der Pfeile. Der Leistungsanschluss26 ist mit Lot25 auf das Metallmuster18 gebondet. Der IGBT-Chip20 ist mit Lot21 auf das Metallmuster18 gebondet. Der Leistungsanschluss26 hat einen Abstand von 5 mm von dem nächsten Leistungschip (d. h. dem IGBT-Chip20 ). Der Abstand zwischen dem Leistungsanschluss26 und dem IGBT-Chip20 ist in2 durch L angegeben. Das bedeutet, dass der Abstand L der kleinste der Abstände zwischen dem Leistungsanschluss26 und der Mehrzahl von Leistungschips der Halbleitervorrichtung ist. Anders ausgedrückt haben alle Leistungschips von dem nächsten Leistungsanschluss26 einen Abstand von 5 mm oder mehr. -
3 ist ein Diagramm, das eine Beziehung zwischen der Temperatur des Leistungsanschlusses26 und dem Abstand L zeigt. Wenn der Abstand L kleiner als 5 mm ist, wird die Temperatur des Leistungsanschlusses26 um so höher, je kleiner der Abstand L ist, da der Anschluss durch die große Wärme beeinflusst wird, die in dem Leistungschip erzeugt wird. Wenn dagegen der Abstand L 5 mm oder größer ist, gibt es keine signifikante Beziehung zwischen der Temperatur des Leistungsanschlusses26 und dem Abstand L. Das bedeutet, dass der Leistungsanschluss26 von dem IGBT-Chip20 thermisch isoliert werden kann, wenn der Abstand L 5 mm oder mehr ist. Der Ausdruck „thermisch isoliert“ bedeutet nicht notwendigerweise, dass vollständig verhindert wird, dass der Leistungsanschluss26 Wärme von dem IGBT-Chip20 und anderen Chips empfängt. Er bedeutet stattdessen, dass der Leistungsanschluss26 praktisch keine Wärme von dem IGBT-Chip20 und anderen Chips empfängt. - Die Hauptfaktoren für einen Anstieg der Temperatur des Leistungsanschlusses
26 sind der große Strom, der in dem Anschluss fließt, und die Wärmeleitung von den Leistungschips. Es wurde herausgefunden, dass der Leistungsanschluss aufgrund dieser Faktoren in einigen Fällen auf eine hohe Temperatur erhitzt wird. In der Halbleitervorrichtung10 der vorliegenden Ausführungsform ist der Leistungsanschluss26 jedoch thermisch von den Leistungschips isoliert, wodurch verhindert wird, dass die Temperatur des Anschlusses durch von den Leistungschips zugeführte Wärme erhöht wird. Auf diese Weise kann verhindert werden, dass der Leistungsanschluss26 auf eine hohe Temperatur erhitzt wird. - Die Halbleitervorrichtung der vorliegenden Erfindung ist dadurch gekennzeichnet, dass alle der Mehrzahl von Leistungschips von dem Leistungsanschluss
26 durch einen Abstand getrennt sind, der hinreichend ist, diese Leistungschips thermisch von dem Leistungsanschluss zu isolieren. Auch wenn in der obigen Ausführungsform die Leistungschips der Halbleitervorrichtung IGBT-Chips und Diodenchips sind, ist daher klar, dass in anderen Ausführungsformen die Halbleitervorrichtung entweder nur IGBT-Chips oder nur Diodenchips enthalten kann oder dass sie alternativ auch andere wärmeerzeugende Chips enthalten kann. Weiter ist das Material der Metallmuster18 nicht auf Cu eingeschränkt. - Weiter erfordert die vorliegende Erfindung nicht notwendigerweise, dass der Abstand zwischen jedem Leistungsanschluss und dem nächsten Leistungschip 5 mm oder mehr beträgt. Der Abstand, der erforderlich ist, um jeden Leistungsanschluss von den Leistungschips thermisch zu isolieren, kann durch das Material des Metallmusters und die Maximaltemperatur jedes Leistungschips usw. festgelegt sein.
- In der Halbleitervorrichtung
10 der vorliegenden Ausführungsform ist die Fläche zwischen dem Leistungsanschluss26 und dem IGBT-Chip20 , wie in2 gezeigt, mit dem Lot19 bedeckt, es ist jedoch keine Komponente darauf gebondet In einer beispielhaften Ausführungsform kann Es kann beispielsweise ein Kühlkörper auf das Metallmuster zwischen dem Leistungsanschluss26 und dem Leistungschip gebondet sein.4 ist eine Schnittansicht, die einen Kühlkörper40 zeigt, der mit dem Lot19 auf das Metallmuster18 zwischen dem Leistungsanschluss26 und dem IGBT-Chip20 gebondet ist. Der Kühlkörper40 hat Kühlrippen. Die Verwendung des Kühlkörpers40 macht es möglich, den Abstand L zu verringern, der erforderlich ist, um den Leistungsanschluss26 thermisch von dem IGBT-Chip20 zu isolieren. - Gemäß der vorliegenden Erfindung ist der Leistungsanschluss thermisch von den Leistungschips isoliert, um zu verhindern, dass der Leistungsanschluss auf eine hohe Temperatur erhitzt wird.
Claims (2)
- Halbleitervorrichtung (10) mit: einem isolierenden Substrat (16), einem Metallmuster (18), das auf dem isolierenden Substrat gebildet ist, einem Leistungsanschluss (26), der auf das Metallmuster (18) gebondet ist, einer Mehrzahl von Leistungschips (20, 22), die auf das Metallmuster gebondet sind, und einem freiliegenden Lotmuster (19), das zwischen dem Leistungsanschluss (26) und der Mehrzahl von Leistungschips (20, 22) auf das Metallmuster (18) gebondet ist, wobei keine Komponente auf das freiliegende Lotmuster (19) gebondet ist, und wobei jeder aus der Mehrzahl von Leistungschips (20, 22) von dem Leistungsanschluss (26) einen Abstand hat, der hinreichend ist, dass die Mehrzahl von Leistungschips (20, 22) von dem Leistungsanschluss (26) thermisch isoliert sind.
- Halbleitervorrichtung (10) gemäß
Anspruch 1 , bei der das Metallmuster (18) aus Kupfer gebildet ist, jeder der Mehrzahl von Leistungschips (20, 22) ein IGBT-Chip (20) oder ein Diodenchip (22) ist und der Abstand (L) zwischen dem Leistungsanschluss (26) und dem nächsten der Leistungschips (20, 22) 5 mm oder größer ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-089353 | 2011-04-13 | ||
JP2011089353A JP5626087B2 (ja) | 2011-04-13 | 2011-04-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102011090124A1 DE102011090124A1 (de) | 2012-10-18 |
DE102011090124B4 true DE102011090124B4 (de) | 2018-10-04 |
Family
ID=46935649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011090124.8A Active DE102011090124B4 (de) | 2011-04-13 | 2011-12-29 | Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US8455997B2 (de) |
JP (1) | JP5626087B2 (de) |
KR (1) | KR101365501B1 (de) |
CN (1) | CN102738134B (de) |
DE (1) | DE102011090124B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102034717B1 (ko) * | 2013-02-07 | 2019-10-21 | 삼성전자주식회사 | 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈 |
JP6759784B2 (ja) * | 2016-07-12 | 2020-09-23 | 三菱電機株式会社 | 半導体モジュール |
JP2020047725A (ja) * | 2018-09-18 | 2020-03-26 | トヨタ自動車株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307058A (ja) | 1999-04-19 | 2000-11-02 | Mitsubishi Electric Corp | パワー半導体モジュール |
US20080157310A1 (en) * | 2006-12-29 | 2008-07-03 | Fairchild Korea Semiconductor, Ltd. | Power device package |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386576A (en) * | 1977-01-10 | 1978-07-31 | Nec Corp | Package for semiconductor element |
JP3215254B2 (ja) * | 1994-03-09 | 2001-10-02 | 株式会社東芝 | 大電力用半導体装置 |
CN1146988C (zh) * | 1997-12-08 | 2004-04-21 | 东芝株式会社 | 半导体功率器件的封装及其组装方法 |
JP2008060430A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | 電力変換装置 |
JP5285348B2 (ja) * | 2008-07-30 | 2013-09-11 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
JP5182274B2 (ja) * | 2009-11-17 | 2013-04-17 | 三菱電機株式会社 | パワー半導体装置 |
JP5450192B2 (ja) * | 2010-03-24 | 2014-03-26 | 日立オートモティブシステムズ株式会社 | パワーモジュールとその製造方法 |
JP5467933B2 (ja) * | 2010-05-21 | 2014-04-09 | 株式会社東芝 | 半導体装置 |
-
2011
- 2011-04-13 JP JP2011089353A patent/JP5626087B2/ja not_active Expired - Fee Related
- 2011-12-02 US US13/309,754 patent/US8455997B2/en active Active
- 2011-12-29 DE DE102011090124.8A patent/DE102011090124B4/de active Active
-
2012
- 2012-04-03 KR KR1020120034265A patent/KR101365501B1/ko active IP Right Grant
- 2012-04-10 CN CN201210115290.5A patent/CN102738134B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307058A (ja) | 1999-04-19 | 2000-11-02 | Mitsubishi Electric Corp | パワー半導体モジュール |
US20080157310A1 (en) * | 2006-12-29 | 2008-07-03 | Fairchild Korea Semiconductor, Ltd. | Power device package |
Also Published As
Publication number | Publication date |
---|---|
KR101365501B1 (ko) | 2014-02-21 |
JP5626087B2 (ja) | 2014-11-19 |
JP2012222297A (ja) | 2012-11-12 |
DE102011090124A1 (de) | 2012-10-18 |
CN102738134A (zh) | 2012-10-17 |
KR20120116859A (ko) | 2012-10-23 |
US20120261811A1 (en) | 2012-10-18 |
CN102738134B (zh) | 2015-09-16 |
US8455997B2 (en) | 2013-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112015005217B4 (de) | Halbleitervorrichtung und elektronisches Bauteil, welches diese verwendet | |
DE112010006084B4 (de) | Kühler | |
DE102018212047B4 (de) | Halbleitermodul | |
DE112013006640T5 (de) | Kühlvorrichtung und mit Kühlvorrichtung ausgestattetes Leistungsvolumen | |
DE112014002061T5 (de) | Halbleitermodul | |
DE112014004043T5 (de) | Halbleiter-Modul und Inverter-Einheit | |
DE112008002559T5 (de) | Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr | |
DE112012006842B4 (de) | Halbleitervorrichtung | |
DE112017003768T5 (de) | Kühlvorrichtung | |
DE102014110220A1 (de) | Leiterplattensatz mit hocheffizienter Wärmeabfuhr | |
DE102012204085A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen dieser | |
DE112014006142B4 (de) | Leistungshalbleiteranordnung | |
DE3735985C2 (de) | ||
DE102011090124B4 (de) | Halbleitervorrichtung | |
DE10393769T5 (de) | Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen | |
DE102019103032A1 (de) | Schaltnetzteilvorrichtung | |
DE102017207727A1 (de) | Halbleiteranordnung | |
DE102018207745B4 (de) | Kühlkörperbaugruppe | |
DE102019104792A1 (de) | Lichtemittierendes modul | |
DE102017209119B4 (de) | Halbleitermodul und Leistungswandler | |
EP2222150B1 (de) | Leiterplatte mit Kühlkörper | |
DE112013007122B4 (de) | Halbleitervorrichtung | |
DE102015222576B4 (de) | Elektronikvorrichtung mit Wärmeleitteil | |
WO2013004385A1 (de) | Anordnung zum kühlen von baugruppen eines automatisierungs- oder steuerungssystems | |
DE10218530B4 (de) | Integrierte Schaltung mit thermisch abgeschirmter elektrischer Widerstandsbahn |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: ARIGNA TECHNOLOGY LTD., IE Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CO., TOKYO, JP Owner name: ARIGNA TECHNOLOGY LTD., IE Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORP., TOKYO, JP |
|
R082 | Change of representative |
Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE |