DE102010054763A1

DE102010054763A1 - Aktive parasitäre Leistungsschaltung

Info

Publication number: DE102010054763A1
Application number: DE102010054763A
Authority: DE
Inventors: Marvin Lyle Tex. Peak Jr.; Bradley Mason Tex. Harrington; Matthew Ray Tex. Harrington
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2009-12-17
Filing date: 2010-12-16
Publication date: 2011-06-22
Anticipated expiration: 2030-12-17
Also published as: US9106138B1; US20110149623A1; DE102010054763B4; US8278782B2; US8698358B1

Abstract

Es ist eine Schaltung vorgesehen, die eine parasitäre Leistungsschaltung enthält, mittels derer eine parasitäre Schaltung gespeist wird. Die parasitäre Leistungsschaltung leitet eine Versorgungsspannung von einem externen AC-Signal oder von einem anderen Signal ab, das zur Verwendung als ein Kommunikationssignal geeignet ist. Ein PMOS-Transistor oder PMOS-Transistoren werden verwendet, um einen Versorgungsspannungskondensator zu aktivieren, um im Wesentlichen auf die gleiche Spannung geladen zu werden wie die Kanalspannung des Kommunikationssignals.

Description

QUERBEZUG ZU VERWANDTEN ANMELDUNGEN

N/A

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft allgemein aktive parasitäre Leistungsschaltungen sowie Verfahren zu deren Implementierung. Beispielhafte aktive parasitäre Leistungsschaltungen erhalten Energie von einer I/O-Datenleitung (Input/Output-Datenleitung) und speichern diese Energie in einem Kondensator, um durch eine elektronische Vorrichtung verwendet zu werden. Bei Ausführungsformen von derzeitigen aktiven parasitären Leistungsschaltungen wird insbesondere eine kapazitive Spannung auf einer I/O-Datenleitung gespeichert, die sich in einem logischen ”HIGH”-Zustand befindet, wodurch einem Slave-IC für dessen Betrieb Leistung zugeführt wird, und zwar auch dann, wenn die minimale Kanalspannung für Datenleitungen auf unter etwa 2 Volt abfällt.
HINTERGRUND
Es wird nun auf 1, 2 und 3 Bezug genommen, in denen eine parasitäre Leistungsschaltung 10 gemäß Stand der Technik gezeigt ist. Die parasitäre Leistungsschaltung 10 enthält einen parasitären Leistungskondensator 12, der verwendet wird, um eine Spannung zu speichern, die parasitär über den Dateneingang bzw. I/O-Eingang 14 erhalten wird. Eine Blockiervorrichtung 16 in Form eines Diodentransistors ermöglicht, dass durch ein HIGH-Signal auf der Signalleitung 18 sowohl eine Slave-Vorrichtung 20 mit einer Spannung V_DD gespeist als auch der parasitäre Leistungskondensator 12 geladen wird. Während eines LOW-Datensignals auf der Signalleitung 18 wird der Diodentransistor 16 in Sperrrichtung vorgespannt und ausgeschaltet. Wenn der Diodentransistor 16 ausgeschaltet ist, dann ist V_DD oder die Spannung für die Slawe-Vorrichtung 20 jene Spannung, die auf dem parasitären Leistungskondensator 12 gehalten ist.
2 zeigt eine Grafik von einem beispielhaften Signal auf Signalleitung 18. Die Signalleitung geht bei etwa 1,8 Volt auf HIGH 22. Wenn die Signalleitung 18 auf HIGH 22 liegt, dann wird der Diodentransistor 16 in Vorwärtsrichtung vorgespannt und eingeschaltet, so dass die Slawe-Vorrichtung (nicht speziell gezeigt) durch die V_DD-Spannung 20 gespeist wird, während gleichzeitig der parasitäre Leistungskondensator 12 geladen wird (zwischen der Zeit 0 und etwa 10 Mikrosekunden, wie in 3 gezeigt ist). Wenn die Signalleitung 18 auf LOW 24 geht, dann wird der Diodentransistor 16 in Sperrrichtung vorgespannt und ausgeschaltet, so dass die Slawe-Vorrichtung ihre V_DD-Spannung über die im parasitären Leistungskondensator gespeicherte Energie empfängt.
3 zeigt, dass in der Schaltung gemäß Stand der Technik, wenn die V_DD-Spannung 20 nicht von einer Slave-Vorrichtung verwendet wird, der parasitäre Leistungskondensator 12 auf etwa 1,25 Volt 26 geladen wird. Die 1,25 Volt entsprechen dem Spannungsabfall über der Blockiervorrichtung (Diodentransistor 16) gemäß Stand der Technik, wodurch die maximale Spannung begrenzt wird, auf die der parasitäre Leistungskondensator 12 aufgeladen werden kann.
Bei Daten- oder I/O-Kommunikationssignalen ist der HIGH-Zustand 22 allgemein ein inaktiver Zustand, bei dem kein Datensignal 18 auf der Signalleitung 18 übertragen wird. Wenn die Signalleitung 18 auf LOW 23 geht, kann dadurch angezeigt werden, dass auf der Signalleitung 18 gerade Daten übertragen werden. Verschiedene Eindraht-Vorrichtungen werden parasitär über den Daten- bzw. I/O-Eingang 14 gespeist, so dass ein einziger I/O-Anschluss 14 und ein Erde-Anschluss erforderlich sind, um eine Leistungsschaltung in einer Slawe-Vorrichtung zu speisen.
Die parasitäre Leistungsschaltung 10 gemäß Stand der Technik bewirkt eine Spannungshürde für die erzeugte V_DD-Spannung 20. Die Spannungshürde ist gleich der minimalen V_DD-Spannung, die diese Slawe-Schaltung, die durch die V_DD-Spannung 20 gespeist wird, für ihren Betrieb benötigt, zuzüglich des Spannungsabfalls über dem Diodentransistor 16 (VBE). Die Kanalspannung, die die Differenz zwischen der LOW-Spannung 24 und der HIGH-Spannung 22 des Datensignals 18 ist, muss eine minimale HIGH-Spannung (VIO_min) haben, die hoch genug ist, um die V_DD-Spannung 20 auf einem Spannungspegel zu halten, der hoch genug ist, damit die Slave-Schaltung betrieben werden kann. Die Gleichung, die die minimal erforderliche Kanalspannung beschreibt, lautet: VIO_min > VBE + (VTN + VTP) wobei VIO_min die minimal erlaubte Kanalspannung auf der Signalleitung 18 ist, die größer als die Betriebsspannung der Slawe-Schaltung sein muss. Die Betriebsspannung der Slawe-Schaltung kann durch VTN + VTP definiert sein, wobei VTN der Spannungsgrenzwert einer N-Vorrichtung und VTP die Grenzwertspannung der P-Vorrichtungen ist, die sich in der Schaltung der Slawe-Vorrichtung finden. VTN + VTP wird somit als die minimale Spannung betrachtet, die die Slave-Schaltung für ihren korrekten Betrieb benötigt. Diese minimale Spannung wird zu VBE addiert, wobei VBE der Spannungsabfall zwischen Basis und Emitter des Diodentransistors 16 ist. Daher muss die minimal erforderliche Kanalspannung auf der Signalleitung 18 größer sein als der Spannungsabfall über dem Diodentransistor 16 zuzüglich der minimalen Betriebsspannung der Slawe-Schaltung, die durch die parasitäre Leistungsschaltung 10 gespeist wird.
Mit fortschreitender Technologie wurden die Kanalspannungen von Mikroprozessoren und Signalleitungen von anderen Schaltungen von etwa 2,5 Volt auf etwa 1,8 Volt vermindert. Folglich kann die parasitäre Leistungsschaltung 10 gemäß Stand der Technik auch unter guten Bedingungen lediglich eine V_DD-Spannung 20 von etwa 1,25 Volt erzeugen, wie in 3 gezeigt ist. Eine Spannung von 1,25 Volt kann unter verschiedenen Bedingungen eine nicht ausreichend hohe Betriebsspannung sein, um die minimalen Betriebsspannungsanforderungen einer Slawe-Schaltung zu erfüllen und um einen Korrekturfaktor (design margin) zur Verfügung zu stellen. Benötigt wird daher eine neue parasitäre Leistungsschaltung, die eine V_DD-Spannung zur Verfügung stellen kann, um eine Slawe-Schaltung mit einer Spannung zu speisen, die näher (als eine Schaltung gemäß Stand der Technik) an der Kanalspannung der Signalleitung liegt, von der die parasitäre Leistung abgezogen wird.
ZUSAMMENFASSSUNG
Ausführungsbeispiele der vorliegenden Erfindung stellen eine elektronische Schaltung zur Verfügung, wobei die elektronische Schaltung eine parasitäre Leistungsschaltung enthält. Die parasitäre Leistungsschaltung enthält einen ersten PMOS-Transistor, der ausgestaltet ist, um einen Drain-Anschluss, der ein Eingangssignal empfängt, und einen Source-Anschluss zu haben, der elektrisch mit einem Spannungsversorgungsausgangsknoten verbunden ist. Die parasitäre Leistungsschaltung enthält außerdem eine erste Vergleichsschaltung, die ausgestaltet ist, um das Eingangssignal zu empfangen und um eine Vergleichsausgabe zu liefern, durch die der erste PMOS-Transistor eingeschaltet wird, wenn das Eingangssignal über einer vorbestimmten Vergleichsspannung liegt. Die beispielhafte Schaltung enthält außerdem eine parasitäre Schaltung, die ausgestaltet ist, um von dem Spannungsversorgungsausgangsknoten der parasitären Leistungsschaltung eine Versorgungsspannung zu empfangen.
Bei weiteren Ausführungsformen der Erfindung kann die erste Vergleichsschaltung ferner ausgestaltet sein, um ein Eingangssignal zu empfangen, so dass die Vergleichsausgabe ein Boole'sche Ergebnis des Eingangssignals und des Aktivierungssignals (invoke signal) ist.
Ausführungsbeispiele der Erfindung können außerdem arbeiten, wenn das Eingangssignal eine Abfallzeit t_fall hat, wobei t_fall kleiner oder gleich τ_rec geteilt durch X ist, wobei τ_rec eine Erholungszeit (recovery time) und X ein Korrekturfaktor (measure of design margin) ist. Ferner kann bei Ausführungsbeispielen die Erholungszeit gleich einer Zeitdauer sein, die erforderlich ist, um einen Versorgungsspannungskondensator aufzuladen, wobei der Versorgungsspannungskondensator zwischen dem Versorgungsausgangsknoten und einem Erde-Knoten angeschlossen ist.
Bei weiteren Ausführungsformen kann die Leistungsschaltung außerdem den zweiten PMOS-Transistor enthalten, der elektrisch zwischen dem ersten PMOS-Transistor und dem Spannungsausgangsknoten so geschaltet ist, dass der Source-Anschluss des ersten PMOS-Transistors und der Source-Anschluss des zweiten PMOS-Transistors elektrisch mit dem gleichen Knoten verbunden sind, und dass der Drain-Anschluss des zweiten PMOS-Transistors elektrisch mit dem Spannungsversorgungsausgangsknoten verbunden ist.
Weitere Ausgestaltungen der Erfindung können eine parasitäre Leistungsschaltung enthalten, die einen PMOS-Transistor mit einem Drain-Anschluss, der ausgestaltet ist, um ein Eingangssignal zu empfangen, und eine Vergleichsschaltung aufweist, die einen ersten Vergleichseingang, der das Eingangssignal empfängt, und einen zweiten Vergleichseingang hat, der ein Vergleichssignal empfängt. Die Vergleichsschaltung liefert eine Ausgabe (ein Gate-Signal) zum PMOS-Transistor, so dass dann, wenn das Gate-Signal den PMOS-Transistor einschaltet, der PMOS-Transistor ausgestaltet ist, um einen Widerstand und/oder eine Spannung von nahezu Null für Eingangssignal zu bilden und das Eingangssignal zu einem VDD-Versorgungsknoten durchzulassen, wobei der VDD-Versorgungsknoten ausgestaltet ist, um einer parasitären Schaltung Leistung zuzuführen. Wenn der PMOS-Transistor ausgeschaltet ist, dann ist der PMOS-Transistor ausgestaltet, um als ein in Sperrrichtung vorgespannter Diodentransistor zu arbeiten. Ein Kondensator kann elektrisch zwischen dem VDD-Versorgungsknoten und einem Erde-Knoten geschaltet sein.
Bei noch weiteren Ausgestaltungen der Erfindung kann eine elektronische Schaltung vorgesehen sein, die eine parasitäre Leistungsschaltung und eine parasitäre Schaltung enthält. Die parasitäre Leistungsschaltung enthält einen ersten PMOS-Transistor mit einem ersten Drain-Anschluss, einem ersten Gate-Anschluss und einem ersten Source-Anschluss. Der erste Drain-Anschluss kann geschaltet sein, um ein Eingangssignal zu empfangen. Der erste Source-Anschluss kann elektrisch mit einem VDD-Versorgungsknoten verbunden sein, wobei der VDD-Versorgungsknoten mit einem Kondensator und mit der parasitären Schaltung verbunden sein kann. Die parasitäre Leistungsschaltung kann außerdem eine Vergleichsschaltung aufweisen, die ausgestaltet ist, um das Eingangssignal zu empfangen. Die Vergleichsschaltung hat einen Vergleichsausgang, der elektrisch mit dem ersten Gate-Anschluss verbunden ist.
Bei einigen Ausgestaltungen kann die Vergleichsschaltung außerdem ein Aktivierungssignal (invoke signal) empfangen, so dass die Vergleichsausgabe den PMOS-Transistor ausschaltet, wenn das Aktivierungssignal angibt, dass der erste PMOS-Transistor das Eingangssignal nicht zu dem VDD-Versorgungsknoten durchlassen soll. Die Vergleichsschaltung kann den PMOS-Transistor einschalten, wenn das Aktivierungssignal anzeigt, dass der erste PMOS-Transistor das Eingangssignal zum VDD-Versorgungsknoten durchlassen kann, und der Spannungspegel des Eingangssignals größer ist als ein vorbestimmter Spannungspegel. Wenn der erste PMOS-Transistor eingeschaltet ist, dann herrscht zwischen dem Drain-Anschluss und dem Source-Anschluss ein Widerstand von nahezu Null, so dass der mit dem VDD-Versorgungsknoten verbundene Kondensator im Wesentlichen auf die maximale Spannung des Spannungspegels des Eingangssignals oder der Kanalspannung aufgeladen werden kann. Die Kanalspannung ist die Differenz zwischen dem normalen HIGH-Spannungspegel und dem normalen LOW-Spannungspegel des Eingangssignals.
Bei noch weiteren Ausgestaltungen der Erfindung kann die parasitäre Leistungsschaltung außerdem einen zweiten PMOS-Transistor mit einem zweiten Drain-Anschluss, einem zweiten Gate-Anschluss und einem zweiten Source-Anschluss aufweisen. Der zweite PMOS-Transistor kann zwischen dem ersten PMOS-Transistor und dem VDD-Versorgungsknoten angeschlossen sein, so dass der zweite Source-Anschluss elektrisch mit dem ersten Source-Anschluss und der zweite Drain-Anschluss elektrisch mit dem VDD-Versorgungsknoten verbunden sind. Außerdem kann eine zweite Vergleichsschaltung vorgesehen sein, die ein Programmiersignal empfängt, so dass eine Ausgabe der zweiten Vergleichsschaltung dem zweiten Gate-Anschluss des zweiten PMOS-Transistors zugeführt wird. Diese Ausgabe schaltet den zweiten PMOS-Transistor aus, wenn das Programmiersignal anzeigt, dass sich die parasitäre Schaltung in einem Programmiermodus befindet. Die Ausgabe schaltet den zweiten PMOS-Transistor ein, wenn das Programmiersignal anzeigt, dass sich die parasitäre Schaltung nicht im Programmiermodus befindet, und die Spannung des Eingangssignals größer ist als die vorbestimmte Spannung.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Zum besseren Verständnis wird nun auf die nachfolgende Beschreibung zusammen mit den beiliegenden Zeichnungen Bezug genommen, in denen:
1 eine Schaltungsdarstellung von einer parasitären Leistungsschaltung gemäß Stand der Technik zeigt;
2 eine Grafik der Spannung über der Zeit von einem beispielhaften Daten- oder I/O-Signal zeigt;
3 eine Grafik der Spannung über der Zeit von einer Ausgangsspannung der parasitären Leistungsschaltung gemäß Stand der Technik ist;
4 ein allgemeines Blockdiagramm von einer parasitären Leistungsschaltung ist, die eine Slave-Schaltung oder eine andere Schaltung speist;
5 eine schematische Darstellung von einer beispielhaften aktiven parasitären Leistungsschaltung ist;
6 eine schematische Darstellung von einer anderen aktiven parasitären Leistungsschaltung ist;
7 eine weitere schematische Darstellung von einer beispielhaften aktiven parasitären Leistungsschaltung ist;
8 eine Grafik der Spannung über der Zeit ist, in der die V_DD-Ausgabe einer beispielhaften Ausgestaltung mit der V_DD-Ausgabe einer parasitären Leistungsschaltung gemäß Stand der Technik verglichen wird; und
9 eine schematische Darstellung von einer beispielhaften Implementierung einer aktiven parasitären Leistungsschaltung ist.
DETAILLIERTE BESCHREIBUNG
Es wird nun auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszeichen verwendet werden, um durchgehend gleiche Elemente zu bezeichnen, und in denen verschiedene Ansichten und Ausführungsbeispiele einer aktiven parasitären Leistungsschaltung sowie andere mögliche Ausgestaltungen dargestellt und beschrieben sind. Die Figuren sind nicht notwendigerweise maßstabsgetreu dargestellt, und in einigen Fällen sind die Zeichnungen vergrößert und/oder vereinfacht, sofern dies für die Darstellung sinnvoll ist. Für den Fachmann ist offensichtlich, dass auf den nachfolgenden Beispielen der möglichen Ausgestaltungen viele verschiedene Anwendungen und Variationen basieren.
4 zeigt ein Blockdiagramm von einer allgemeinen Konfiguration einer parasitären Leistungsschaltung 30 gemäß den Ausgestaltungen der Erfindung. Die Schaltung 32, die mit parasitärer Leistung betrieben wird, kann eine beispielsweise auf Silizium basierende Schaltung sein, die eine Speicherschaltung, eine programmierbare Logikschaltung, die einen elektronischen Algorithmus enthalten kann, ein Prozessor oder im Wesentlichen irgendeine Schaltung sein, die unter Verwendung von Leistung betrieben wird, die von einem Eingangsdatensignal 36 abgezogen wird. Das Eingangsdatensignal 36 wird sowohl einer parasitären Leistungsschaltung 34 als auch der parasitären Schaltung 32 zugeführt. Wenn das Eingangsdatensignal HIGH ist, kann es sowohl einen Kondensator in der parasitären Leistungsschaltung 34 aufladen als auch die V_DD-Spannung 38 zur Verfügung stellen, mittels derer die parasitäre Schaltung 32 gespeist wird. Wenn sich das Eingangsdatensignal 36 in einem LOW-Zustand befindet (oder unter einer vorbestimmten Spannung liegt), dann liefert die Energie, die in der parasitären Leistungsschaltung 34 gespeichert ist, die V_DD-Spannung 38, mittels derer die parasitäre Schaltung 32 gespeist wird. Währenddessen kann das Eingangsdatensignal durch die parasitäre Schaltung 32 als ein Eingangsdatensignal empfangen werden, so dass beispielsweise eine Ausgabe 40 geliefert wird.
Bei Ausgestaltungen der Erfindung wird die Hürde des VBE fast vollständig von dem VIO_min-Spannungserfordernis einer parasitären Schaltung beseitigt. Wenn bei einer beispielhaften Ausgestaltung die Hürde des VBE-Spannungsabfalls fast vollständig beseitigt wird, dann kann die resultierende V_DD-Spannung nahezu oder im Wesentlichen gleich der Kanalspannung des Eingangsdatensignals sein. Mit anderen Worten: die maximale V_DD-Versorgungsspannung für die parasitäre Schaltung kann nahezu oder im Wesentlichen gleich dem HIGH-Datensignal oder der Kanalspannung des Eingangsdatensignals sein (HIGH-Datenspannung). Die Bedeutung der Ausgestaltungen der Erfindung besteht darin, dass die VBE-Spannung im Wesentlichen oder nahezu vollständig aus der VIO_min-Gleichung entfernt wird, was wichtig ist, da die resultierende V_DD- oder Versorgungsspannung, die verwendet wird, um eine parasitäre Schaltung zu speisen, eine höhere Spannung als jene sein kann, die durch eine parasitäre Leistungsschaltung gemäß Stand der Technik zur Verfügung gestellt wird. Aus einer anderen Perspektive ermöglichen es Ausgestaltungen der Erfindung, dass im Vergleich mit zuvor erforderlichen Kanalspannungen eine geringere Kanalspannung auf der Eingangsdatensignalleitung verwendet werden kann, um eine parasitäre Schaltung parasitär zu speisen.
5 zeigt eine schematische Darstellung von einer Ausgestaltung 42 der Erfindung. Auf einer Eingangsleitung wird ein Datensignal empfangen, beispielsweise von einer externen Quelle. Die parasitäre Leistungsschaltung 42 enthält ein Vergleichsmittel, das in seiner einfachsten Form einen Inverter ist. Das Vergleichsmittel 44 vergleicht das Eingangssignal 36 mit einem Grenzwert. Die Grenzwertspannung kann ein logisches Signal oder eine Spannung zwischen der V_DD-Versorgungsspannung 46 und Erde sein. Wenn durch die Vergleichsschaltung 44 erfasst wird, dass die Spannung am Eingang 36 nahe der V_DD-Spannung 46 liegt, schaltet sie einen P-Kanal-Transistor 48 ein. Der P-Kanal lässt in seinem EIN-Betriebszustand das HIGH-Eingangsspannungssignal zum V_DD-Versorgungsknoten 46 durch, und zwar im Wesentlichen ohne Spannungsabfall. Das Signal wird nahezu durchgelassen, wenn der P-Kanal einen Kurzschluss bildet. Die Wanne (well) des P-Kanals ist mit der Source-Seite des Transistors 48 so verbunden, dass dann, wenn der P-Kanal-Transistor 48 ausgeschaltet ist (d. h. das Eingangssignal zeigt einen LOW-Zustand), der 2-Kanal 48 wie eine Diode 50 wirkt und den Strom daran hindert, von einem aufgeladenen Versorgungskondensator 52 zurück zum Eingang der beispielhaften Schaltung 42 zu fließen.
In verschiedenen Ausführungsformen kann das Vergleichsmittel 44 komplizierter sein als eine einfache Inverterschaltung. Die Vergleichsschaltung 44 kann eine komplexe Schaltung sein, die verwendet wird, um die Grenzwerte zum Einschalten und zum Ausschalten des P-Kanal-Transistors 48 auf genauen Differenzen zwischen der Spannung des Eingangssignals 36 und der am V_DD-Versorgungsknoten 46 gewünschten Spannung zu bewegen. Wenn das Datensignal 36 HIGH ist, schaltet die Vergleichsschaltung 44 die P-Kanal-Vorrichtung 48 ein, und wenn das Eingangssignal unter einem vorbestimmten Grenzwert liegt oder unter einen vorbestimmten Grenzwert fällt, dann schaltet die Vergleichsschaltung den P-Kanal-Transistor 48 aus. Wenn der P-Kanal eingeschaltet ist, dann wird der Versorgungskondensator 52 geladen, und wenn der 2-Kanal-Transistor 48 ausgeschaltet ist, dann hindert er einen Strom daran, vom Versorgungskondensator 52 abzufließen, um den Versorgungskondensator 52 zu entladen, und liefert ein Strom zurück zur Eingangsleitung der beispielhaften Ausgestaltung.
In 6 ist eine weitere Ausgestaltung 60 einer parasitären Leistungsschaltung gezeigt. Ein Eingangssignal 36 wird an einen Eingang von einem NAND-Glied 62 geliefert. Die NAND-Schaltung 62 kann auch verwendet werden, um wie eine einfache Vergleichsschaltung zu wirken. Wenn sowohl das Eingangssignal 36 als auch das Aktivierungssignal 64 HIGH sind, dann gibt die NAND-Vorrichtung 62 ein LOW-Signal aus, das am P-Kanal-MOS-Transistor 48 invertiert wird und den Transistor einschaltet. Wie bei anderen Ausgestaltungen wirkt der P-Kanal-Transistor 48 im Wesentlichen wie ein Kurzschluss und ermöglicht, dass das HIGH-Eingangssignal 36 den Versorgungskondensator 52 in Richtung auf eine Spannung auflädt, die im Wesentlichen gleich der Kanalspannung ist. Ferner liefert das Eingangssignal die V_DD-Versorgungsspannung 46 zu einer parasitären Schaltung (in dieser Figur nicht speziell gezeigt). Unter bestimmten Umständen kann bei dieser Ausgestaltung 60 das Aktivierungssignal 64 auf LOW gehalten werden. Wenn das Aktivierungssignal 64 auf LOW gehalten wird, dann wird der P-Kanal-Transistor 48 nicht eingeschaltet, und zwar unabhängig davon, ob das Eingangssignal 36 einen HIGH-Zustand hat. Stattdessen wird die Diode 66 eingeschaltet, wenn das Eingangssignal 36 mit etwa 0,7 Volt (der Spannungsabfall über der Diode 66) über der Spannung liegt, die am Versorgungskondensator 52 am V_DD-Versorgungsspannungsknoten 46 gefunden wird. Wenn das Aktivierungssignal 64 LOW ist, arbeitet diese beispielhafte Schaltung ähnlich wie die in 1 gezeigte Schaltung. In dieser beispielhaften Ausgestaltung 60 besteht daher eine Option, diese Schaltung nicht zu aktivieren und sie wie eine Vorrichtung gemäß Stand der Technik zu betreiben, oder die Schaltung unter Verwendung des Aktivierungssignals 64 zu aktivieren, um den Spannungsabfall von nahezu Null über dem P-Kanal-Transistor 48 gemäß den Ausgestaltungen der vorliegenden Erfindung zu verwenden.
Unter Bezugnahme auf 8 ist eine Grafik der Spannung über der Zeit für die V_DD-Versorgungsausgangsspannung der parasitären Leistungsschaltung gemäß Stand der Technik im Vergleich zu einer beispielhaften aktiven parasitären Leistungsschaltung gemäß der Erfindung gezeigt. Für eine V_DD-Spannung 26 gemäß Stand der Technik, bei der die HIGH-Eingangssignalspannung oder die Kanalspannung 1,8 Volt beträgt, hat die V_DD-Spannung 26 ein Maximum von etwa 1,25 Volt, wie in 8 und 3 gezeigt. Umgekehrt, wenn das Aktivierungssignal 64 HIGH ist und die beispielhafte Schaltung den P-Kanal-Transistor 48 einschaltet, wenn das Eingangssignal 36 ebenfalls HIGH ist und eine HIGH-Eingangsspannung von etwa 1,8 Volt hat, kann die V_DD-Versorgungsspannung 46 ebenfalls im Wesentlichen nahe bei 1,8 Volt liegen.
Bei Ausführungsbeispielen der Erfindung, die ähnlich dem Ausführungsbeispiel 60 sind, hängt die Verwendung des Aktivierungssignals 64 von den Abfallzeiten des Eingangssignals 36 ab. Wenn das Eingangssignal 36 eine Abfallzeit hat, die schnell genug ist, dann wird das Aktivierungssignal 64 unter Verwendung des P-Kanal-Transistor-Aspekts der Ausführungsbeispiele der Erfindung eingeschaltet. Wenn die Abfallzeit des Eingangssignals 36 zu langsam und das Aktivierungssignal 64 HIGH ist, kann der P-Kanal eingeschaltet werden, wenn das Eingangssignal beispielsweise in Richtung auf seinen maximalen Wert ansteigt, wenn aber das Eingangssignal zu viel Zeit benötigt, um seinen maximalen HIGH-Wert zu erreichen, kann der Versorgungskondensator 52 durch den P-Kanal-Transistor 48 in der Eingangsleitung 36 entladen werden, was unerwünscht ist. Folglich kann das Aktivierungssignal 36 bei relativ langsamen Abfallzeiten für das Eingangssignal 36 LOW gehalten werden, so dass nur die Diode 66 zum Einschalten und zum Aufladen des Versorgungskondensators und zum Ausschalten verwendet wird, so dass die V_DD-Versorgungsspannung 46 nicht auf die Sperrvorspannung der Diode 66 entladen wird.
Es wird nun auf 7 Bezug genommen, in der ein weiteres Ausführungsbeispiel einer aktiven parasitären Leistungsschaltung 70 dargestellt ist. Die aktive parasitäre Leistungsschaltung 70 kann verwendet werden, wenn das Eingangssignal 72 auf eine erhöhte HIGH-Spannung geschaltet wird, die für eine bestimmte Zeitdauer deutlich über beispielsweise einer HIGH-Signalspannung von 1,8 Volt oder 2,5 Volt liegt. Daher kann das Eingangssignal 72 normalerweise mit einem Eingangssignal arbeiten, das ein LOW von etwa 0 Volt und ein HIGH von etwa 1,8 Volt hat, aber unter bestimmten Umständen kann das HIGH des Eingangssignals auf eine Spannung erhöht werden, die sehr viel höher ist als die normalen 1,8 Volt. Ein Umstand, bei dem ein solches Eingangssignal 72 vorliegen kann, liegt vor, wenn ein Eingangssignal verwendet wird, um einen Speicher in der parasitären Schaltung zu programmieren. Mit anderen Worten: das Eingangssignal 72 kann verwendet werden, um einen nichtflüchtigen Speicher zu programmieren, aber die parasitäre Leistungsschaltung ist immer noch erforderlich, um die geeignete V_DD-Versorgungsspannung 74 für die parasitäre Schaltung zur Verfügung zu stellen. Anders ausgedrückt: das Ausführungsbeispiel 70 ermöglicht es, dass die parasitäre Leistungsschaltung zwischen dem Akzeptieren eines normalen HIGH/LOW-Datensignals 72 und eines höheren Spannungseingangssignal 72 geschaltet wird, so dass das höhere Spannungseingangssignal 72 beispielsweise zum Programmieren eines nichtflüchtigen Speichers verwendet werden kann, wobei die V_DD-Versorgungsspannung 74 zwischenzeitlich auf eine sichere Spannung zum Betreiben der zugehörigen Schaltung geklemmt wird, die bei ihrer normalen geforderten Spannung arbeitet. In einer parasitären Schaltung können verschiedene Typen von nichtflüchtigen Speichern programmiert werden. Solche Typen von nichtflüchtigen Speichern können Flash-Speicher, E²-Speicher, EPROM-Speicher und andere Typen von Speichern sein, die in die Kategorie der nichtflüchtigen elektrisch programmierten Speicher fallen.
Es wird immer noch auf 7 Bezug genommen, wenn dieses Ausführungsbeispiel 70 unter Bedingungen eines normalen Eingangssignals 72 betrieben wird, wobei das Programmiersignal 76 auf LOW gehalten wird. Das LOW-Programmiersignal 76 wird einer nicht-invertierenden Pegelverschiebeschaltung 78 zugeführt, die ein LOW-Signal an einen der Eingänge der NOR-Vorrichtung 80 liefern kann. Wenn gleichzeitig das Eingangssignal 72 HIGH ist, dann ist der Eingang zur Vergleichsschaltung 82 ebenfalls HIGH, wodurch ein LOW-Ausgangssignal für den ersten P-Kanal-Transistor 86 erzeugt wird, wodurch dieser eingeschaltet wird. Gleichzeitig liefert der Ausgang der Vergleichsschaltung 82 sein LOW zum zweiten Eingang der NOR-Vorrichtung 80, wodurch ein HIGH-Ausgang zum Eingang der Invertervorrichtung 84 geliefert wird, die wiederum einen LOW-Ausgang zum Gate-Anschluss des zweiten P-Kanal-Transistors 88 liefert, wodurch dieser ebenfalls eingeschaltet wird. Folglich sind der erste P-Kanal-Transistor 86 und der zweite P-Kanal-Transistor 88 beide eingeschaltet, wodurch ermöglicht wird, dass ein HIGH-Eingangssignal am V_DD-Versorgungsspannungsknoten 74 erscheint, und zwar ohne einen signifikanten Spannungsabfall oder Widerstand durch den ersten und zweiten P-Kanal-Transistor 86 und 88. Gleichzeitig, da das Programmiersignal 76 auf LOW gehalten wird, ist der N-Kanal-Transistor 92 ausgeschaltet, wodurch im Wesentlichen eine offene Schaltung zwischen der V_DD-Versorgung 74 und Erde erzeugt wird (d. h. zwischen der Klemme 94 und Erde). Somit kann der Versorgungskondensator 90 durch ein HIGH-Eingangssignal 72 aufgeladen werden. Das HIGH-Eingangssignal 72 speist im normalen Modus (Nicht-Programmiermodus) ferner die zugehörige parasitäre Schaltung (nicht speziell gezeigt). Wenn das Eingangssignal 72 LOW ist, dann verwendet die parasitäre Schaltung die im Versorgungskondensator 90 gespeicherte Energie, um ihre Schaltung zu speisen.
Wenn sich beispielsweise die angeschlossene parasitäre Schaltung im Programmiermodus befindet, in dem ihre nichtflüchtigen Speicher über das Eingangssignal 72 programmiert werden, kann das Eingangssignal 72 bei einer Spannung mit Signal HIGH arbeiten, die eine zu hohe Spannung für die V_DD-Versorgungsspannung 74 zur Verwendung durch die parasitäre Schaltung ist. Unter dieser Bedingung wird das Programmiersignal 76 einer beispielhaften parasitären Leistungsschaltung 70 auf einen HIGH-Zustand geschaltet. Ein HIGH-Programmiersignal 76 schaltet den Transistor 92 ein, der die Klemmschaltung 94 verwendet, um die V_DD-Versorgungsspannung auf eine sichere vorbestimmte maximale V_DD-Versorgungsspannung 74 für die Verwendung durch eine zugehörigen parasitäre Schaltung zu klemmen. In der Zwischenzeit wird das HIGH-Programmiersignal 76 über den nicht-invertierenden Pegelschieber 78 als ein HIGH zur NOR-Vorrichtung 80 geliefert und somit von der NOR-Vorrichtung ein LOW-Ausgang erzeugt, und zwar unabhängig vom HIGH- oder LOW-Zustand des Eingangssignals 72. Der LOW-Ausgang der NOR-Vorrichtung 80 wird zum Inverter 84 geliefert. Der Inverter gibt dann ein HIGH-Signal aus, durch das der zweite P-Kanal-Transistor 88 ausgeschaltet wird. Wenn sich der zweite P-Kanal-Transistor 88 in einem AUS-Zustand befindet, kann der erste P-Kanal-Transistor 86 durch das Eingangssignal 72 intermittierend eingeschaltet werden, wenn sich das Eingangssignal in einem HIGH-Zustand befindet. Der Widerstand 96 in Kombination mit dem ersten P-Kanal-Transistor 86 arbeitet ähnlich wie eine Transistordiode mit einem Spannungsabfall, so dass die Spannung, die zum V_DD-Versorgungsknoten 74 geliefert wird, einen Pegel hat, der durch die Klemmschaltung 94 auf eine vorbestimmte Spannung geklemmt werden kann, die sicher ist und durch die angeschlossene parasitäre Schaltung verwendet werden kann, während die angeschlossene parasitäre Schaltung das Programmier-Eingangssignal 72 empfängt.
Folglich können Ausführungsformen der parasitären Leistungsschaltung 70 mit einer geringeren Eingangssignalkanalspannung (beispielsweise 1,8 Volt) arbeiten, die noch verwendet wird, wenn sie über das Programmiersignal 76 geschaltet wird, um Leistung zu einer parasitären Schaltung zu liefern, und zwar während einer Programmierspannung am Eingangssignal 72 mit einer höheren Kanalbreite.
Unter Bezug auf 8 soll verstanden werden, dass die V_DD-Versorgungsspannung 46 gezeigt ist, wenn keine Leistung von einer zugehörigen parasitären Schaltung abgezogen wird. Wenn Leistung von einer zugehörigen parasitären Schaltung abgezogen wird, dann stellt die gestrichelte Linie 98 die V_DD-Versorgungsspannung 74 dar, die abfällt, wenn sich der Versorgungskondensator 52, 90 entlädt.
Außerdem sind die Ausgestaltungen der Erfindung nicht auf den Betrieb mit einem einzigen oder einadrigen Datensignalbus beschränkt, sondern können verwendet werden, um parasitäre Leistung über einen zweiadrigen Bus, einen I²C-Bus, einen dreiadrigen Bus, einen SPA-Bus, über die Datenleistungen einer USB-Datenverbindung oder verschiedene andere Datensignalleitungen oder AC-Leitungen abzuziehen, wo man wünscht, Leistung parasitär abzuziehen, um eine andere Schaltung zu speisen.
Bei Ausgestaltungen der Erfindung wird eine PMOS-Vorrichtung statt der zuvor benutzten Nicht-MOS-Vorrichtungen verwendet, um in parasitären Leistungsschaltungen gemäß Stand der Technik als der Diodentransistor zu wirken. Wenn bei Ausgestaltungen der Erfindung eine PMOS-Vorrichtung verwendet wird, dann ist es wichtig, dass das Eingangssignal schnell genug ansteigt und abfällt, so dass die PMOS-Vorrichtung nicht für eine zu lange Zeitperiode eingeschaltet ist, bevor das Eingangssignal seinen maximalen HIGH-Signalzustand erreicht oder die PMOS-Vorrichtung auf andere Weise als ein Kurzschluss wirkt und Energie von dem Versorgungsspannungskondensator 90, 52 in Richtung des Signaleingangs abzieht. Für ein beliebiges Kommunikationsprotokoll muss eine Erholungszeit τ_rec speziell so berechnet werden, dass die Kommunikationsleitung für eine bestimmte Zeitperiode in einen inaktiven Zustand zurückkehrt (ein logischer inaktiver HIGH-Zustand), wobei die nachfolgende Gleichung erfüllt sein muss: t_fall ≥ τ_rec (spezifiziert durch das Kommunikationsprotokoll):X wobei X ein gewünschter Korrekturfaktor ist, um ausreichend Zeit zu haben, um den Versorgungskondensator zu laden. Diese Gleichung kann als die erforderliche Abfallzeitgleichung bezeichnet werden. Die erforderliche Abfallzeit des Datensignals muss kleiner oder gleich der HIGH-Signalzeit (inaktive Zeit) sein, die erforderlich ist, um den Versorgungskondensator aufzuladen, geteilt durch den Wert des Korrekturfaktors (Wert des Over-Designs oder Überladung, auf die man den Kondensator aufladen können möchte, um zu gewährleisten, dass er in dem Design vollständig aufgeladen ist). Wenn beispielsweise X gleich einem Korrekturfaktor Z ist, dann möchte der Entwickler sicher sein, dass die τ_rec-Zeit doppelt so lang ist wie minimal erforderlich. Es ist wichtig, dass die Abfallzeit des Datensignals nicht zu lang ist, so dass es den Versorgungskondensator entlädt. Wenn das Dateneingangssignal eine Abfallzeit hat, die länger ist als die τ_rec-Zeit, dividiert durch den Korrekturfaktor (design margin), dann kann es erforderlich sein, dass eine beispielhafte aktive parasitäre Leistungsschaltung auf einen anderen Modus geschaltet werden kann, und zwar beispielsweise unter Verwendung der Diode 66 in 6 oder durch Ausschalten des 2-Kanal-Transistors 48, wie in 5 gezeigt, um die V_DD-Versorgungskondensatoren 52 aufzuladen. Es ist daher ein wichtiger Aspekt der Ausgestaltungen der Erfindung, dass die Datensignal-Abfallzeit kleiner oder gleich τ_rec ist, dividiert durch einen gewünschten Korrekturfaktor, damit Ausgestaltungen in einem Modus arbeiten, in dem der Versorgungskondensator durch das Eingangsdatensignal ausreichend hoch geladen wird, um eine höhere Spannung beizubehalten, damit die parasitäre Schaltung (d. h. die parasitäre Schaltung 32) arbeiten kann. Wegen der fraglichen Abfallzeit, die mit Signalen in Beziehung steht, die relativ große Kanalspannungen haben, enthalten parasitäre Leistungsschaltungen der Vergangenheit in ihrer Konstruktion keine PMOS-Transistoren in einer Weise, wie sie durch die verschiedenen Ausgestaltungen der beispielhaften Erfindung gelehrt wird.
Wenn X ansteigt, muss die erforderliche Abfallzeit eines bestimmten Dateneingangssignals sinken, damit der Kondensator die Spannung bei oder über der erforderlichen Spannung behält, um eine angeschlossene parasitäre Schaltung zu betreiben.
Es wird nun auf 9 Bezug genommen, in der eine praktische Implementierung einer Ausgestaltung einer beispielhaften aktiven parasitären Leistungsschaltung 100 dargestellt ist. Die praktische Implementierung, wenn sie eine Ausgestaltung einer beispielhaften aktiven parasitären Leistungsschaltung 100 ist, kann eine beispielhafte Implementierung der beispielhaften Schaltung sein, die in 6 gezeigt ist. Hier kann ein Eingangssignal 36 einer beispielhaften aktiven parasitären Leistungsschaltung 100 zugeführt werden. Die Widerstände 102 und 104 können als elektrostatische Entladungswiderstände betrachtet werden, um einen Schutz gegen elektrostatische Entladung zu bewirken, die auf der Eingangssignalleitung 36 auftreten kann. Außerdem können die Widerstände 102 und 104 verwendet werden, um den Entladestrom während eines Signalabfalls zu begrenzen. Beispielsweise ist der Widerstand 104 mit der äquivalenten Schaltung für einen PMOS-Transistor 106 in Reihe geschaltet, (d. h. äquivalent zu PMOS-Transistor 48), um das Begrenzen des Entladestroms zu unterstützen, wenn das Eingangssignal 36 abfällt. Eine äquivalente Schaltung für eine Diode 108 kann die Implementierung der Diode 36 sein. Der Versorgungskondensator 52 ist so gezeigt, dass er elektrische Energie für den V_DD-Versorgungsknoten 46 speichern kann. Eine äquivalente Schaltung für ein NAND-Glied 110 ist so gezeigt, dass sie einen Aktivierungssignaleingang 64 hat. Die äquivalente NAND-Glied-Schaltung 110 kann äquivalent zu oder eine Implementierung von dem NAND-Glied 62 sein, das in 6 gezeigt ist. Im Wesentlichen kann die beispielhafte aktive parasitäre Leistungsschaltung 100 eine beispielhafte Implementierung oder Konstruktion zum Einsatz auf einem Silizium-Chip sein.
Folglich können Ausgestaltungen der Erfindung eine interne V_DD-Versorgungsspannung zur Verfügung stellen, die im Wesentlichen gleich der Kanalspannung ist, die durch ein Eingangssignal der beispielhaften aktiven parasitären Leistungsschaltung zugeführt wird. Eine solche Implementierung einer aktiven parasitären Leistungsschaltung ermöglicht die Integration von parasitären Schaltungen in Systemen der nächsten Generation und von Datenbussen, die bei geringeren Kanalspannungen arbeiten als der zuvor verwendete normale Kanalspannungsbereich von 2,5 Volt, sowie das Bereitstellen einer höhere Betriebsspannung für eine parasitäre Schaltung.
Es ist für den Fachmann, der von dieser Offenbarung Kenntnis hat, offensichtlich, dass diese aktive parasitäre Leistungsschaltung Mittel zur Verfügung stellt, um eine abhängige parasitäre Schaltung in Systemen zu betreiben, bei denen die Kanalspannungen von Datenleitungen in einem Bereich von etwa 1,8 Volt bis etwa 1,2 Volt liegen, und möglicherweise niedriger. Es soll verstanden werden, dass die Zeichnungen und die detaillierte Beschreibung eher darstellender Natur sind und nicht als Einschränkung betrachtet werden sollen, und dass sie nicht betrachtet werden sollen, um auf bestimmte Formen und offenbarte Beispiele beschränkt zu werden. Im Gegenteil, es sind alle weiteren Modifikationen, Veränderungen, Neuanordnungen, Ersetzungen, Alternativen, Konstruktionsmöglichkeiten und Ausgestaltungen umfasst, die für den Fachmann offensichtlich sind, ohne vom Grundgedanken und vom Schutzbereich der Erfindung abzuweichen, der durch die nachfolgenden Ansprüche definiert ist. Es ist daher beabsichtigt, dass die nachfolgenden Ansprüche so interpretiert werden sollen, dass alle diese Modifikationen, Veränderungen, Neuanordnungen, Ersetzungen, Alternativen, Konstruktionsmöglichkeiten und Ausgestaltungen umfasst sind.

Claims

Schaltung mit: einer parasitären Leistungsschaltung, wobei die parasitäre Leistungsschaltung aufweist: einen ersten PMOS-Transistor, der ausgestaltet ist, um einen Drain-Anschluss, der ein Eingangssignal empfängt, und einen Source-Anschluss zu haben, der elektrisch mit einem Spannungsversorgungsausgangsknoten verbunden ist; und eine erste Vergleichsschaltung, die ausgestaltet ist, um das Eingangssignal zu empfangen und um eine Vergleichsausgabe zu liefern, die ausgestaltet ist, um den ersten PMOS-Transistor einzuschalten, wenn das Eingangssignal über einer vorbestimmten Vergleichsspannung liegt; und einer parasitären Schaltung, die ausgestaltet ist, um eine Spannung von dem Spannungsversorgungsausgangsknoten zu empfangen.
Schaltung nach Anspruch 1, bei der die erste Vergleichsschaltung eine Inverterschaltung ist.
Schaltung nach Anspruch 1, bei der die erste Vergleichsschaltung ferner ausgestaltet ist, um ein Aktivierungssignal zu empfangen, wobei die Vergleichsausgabe ein Boole'sches Ergebnis des Eingangssignals und des Aktivierungssignals ist.
Schaltung nach Anspruch 1, bei der das Eingangssignal eine Abfallzeit t_fall hat, wobei
so dass τ_rec eine Erholungszeit und X ein Korrekturfaktor (measure of design margin) ist.
Schaltung nach Anspruch 4, bei der die Erholungszeit gleich einer Zeitdauer ist, die erforderlich ist, um einen Versorgungsspannungskondensator aufzuladen, wobei der Versorgungsspannungskondensator zwischen dem Versorgungsausgangsknoten und Erde angeschlossen ist.
Schaltung nach Anspruch 1, bei der die parasitäre Leistungsschaltung außerdem aufweist: einen zweiten PMOS-Transistor, der elektrisch zwischen dem ersten PMOS-Transistor und dem Spannungsausgangsknoten so geschaltet ist, dass der Source-Anschluss des ersten PMOS-Transistors und der Source-Anschluss des zweiten PMOS-Transistors mit dem gleichen Knoten verbunden sind, und dass der Drain-Anschluss des zweiten PMOS-Transistors elektrisch mit dem Spannungsversorgungsausgangsknoten verbunden ist.
Schaltung nach Anspruch 6, bei der die parasitäre Leistungsschaltung außerdem eine Klemmschaltung enthält, die elektrisch zwischen dem Spannungsversorgungsausgangsknoten und Erde geschaltet ist, wobei die Klemmschaltung ausgestaltet ist, um den Spannungsversorgungsausgangsknoten auf eine vorbestimmte Spannung zu klemmen, wenn die parasitäre Leistungsschaltung ein Programmiersignal empfängt.
Parasitäre Leistungsschaltung mit: einem PMOS-Transistor mit einem Drain-Anschluss, der ausgestaltet ist, um ein Eingangssignal zu empfangen; einer Vergleichsschaltung mit einem ersten Vergleichseingang, der ausgestaltet ist, um das Eingangssignal zu empfangen, und mit einem zweiten Vergleichseingang, der ausgestaltet ist, um ein Vergleichssignal zu empfangen, wobei die Vergleichsschaltung ein Gate-Signal zum PMOS-Transistor liefert, so dass dann, wenn das Gate-Signal den PMOS-Transistor einschaltet, der PMOS-Transistor ausgestaltet ist, um einen Widerstand von nahezu Null für das Eingangssignal zur Verfügung zu stellen und um das Eingangssignal zu einem VDD-Versorgungsknoten durchzulassen; wobei der VDD-Versorgungsknoten ausgestaltet ist, um einer parasitären Schaltung Leistung zuzuführen.
Parasitäre Leistungsschaltung nach Anspruch 8, bei der dann, wenn das Gate-Signal den PMOS-Transistor ausschaltet, der PMOS-Transistor ausgestaltet ist, um als ein Diodentransistor zu arbeiten.
Parasitäre Leistungsschaltung nach Anspruch 8, außerdem mit einer Diode, die so angeschlossen ist, dass die Anode der Diode mit dem Drain-Anschluss des PMOS-Transistors verbunden ist und die Kathode der Diode mit dem Source-Anschluss des PMOS-Transistors verbunden ist.
Parasitäre Leistungsschaltung nach Anspruch 8, außerdem mit einem Kondensator, der elektrisch zwischen dem VDD-Versorgungsknoten und Erde angeschlossen ist.
Parasitäre Leistungsschaltung nach Anspruch 11, außerdem mit einer Spannungsklemmschaltung, die ausgestaltet ist, um eine VDD-Versorgungsspannung an dem VDD-Versorgungsknoten auf eine vorbestimmte Spannung zu klemmen, wenn das Eingangssignal über einer vorbestimmten Spannung liegt.
Parasitäre Leistungsschaltung nach Anspruch 11, außerdem mit einer Spannungsklemmschaltung, die ausgestaltet ist, um eine VDD-Versorgungsspannung an dem VDD-Versorgungsknoten auf eine vorbestimmte Spannung zu klemmen, wenn ein Programmiersignal angelegt wird.
Parasitäre Leistungsschaltung nach Anspruch 8, bei der die parasitäre Schaltung ausgestaltet ist, um das Eingangssignal zu empfangen.
Elektronische Schaltung mit: einer parasitären Leistungsschaltung, wobei die parasitäre Leistungsschaltung aufweist: einen ersten PMOS-Transistor mit einem ersten Drain-Anschluss, einem ersten Gate-Anschluss und einem ersten Source-Anschluss, wobei der erste Drain-Anschluss ausgestaltet ist, um elektrisch geschaltet zu sein, um ein Eingangssignal zu empfangen, der erste Source-Anschluss elektrisch mit einem VDD-Versorgungsknoten verbunden ist, wobei der VDD-Versorgungsknoten ausgestaltet ist, um mit einem Kondensator und mit einer parasitären Schaltung verbunden zu sein; eine Vergleichsschaltung, die ausgestaltet ist, um elektrisch geschaltet zu sein, um das Eingangssignal zu empfangen, wobei die Vergleichsschaltung einen Vergleichsausgang hat, der elektrisch mit dem ersten Gate-Anschluss verbunden ist.
Elektronische Schaltung nach Anspruch 15, bei der die Vergleichsschaltung außerdem ausgestaltet ist, um ein Aktivierungssignal zu empfangen, wobei die Vergleichsausgabe den PMOS-Transistor ausschaltet, wenn das Aktivierungssignal anzeigt, dass der erste PMOS-Transistor das Eingangssignal nicht zum VDD-Versorgungsknoten durchlassen soll.
Elektronische Schaltung nach Anspruch 15, bei der die Vergleichsschaltung den PMOS-Transistor einschaltet, wenn das Aktivierungssignal anzeigt, dass der erste PMOS-Transistor das Eingangssignal zum VDD-Versorgungsknoten durchlassen kann, und der Spannungspegel des Eingangssignals größer ist als eine vorbestimmte Spannung, wobei der erste PMOS-Transistor ausgestaltet ist, um im Wesentlichen als Kurzschluss zu wirken, wenn er eingeschaltet ist, so dass der Kondensator im Wesentlichen auf den Spannungspegel des Eingangssignals aufgeladen werden kann.
Elektronische Schaltung nach Anspruch 15, bei der die parasitäre Leistungsschaltung außerdem aufweist: einen zweiten PMOS-Transistor mit einem zweiten Drain-Anschluss, einem zweiten Gate-Anschluss und einem zweiten Source-Anschluss, wobei der zweite PMOS-Transistor zwischen dem ersten PMOS-Transistor und dem VDD-Versorgungsknoten geschaltet ist, so dass der zweite Source-Anschluss elektrisch mit der ersten Source-Anschluss verbunden ist und der zweite Drain-Anschluss elektrisch mit dem VDD-Versorgungsknoten verbunden ist; eine zweite Vergleichsschaltung, die ausgestaltet ist, um ein Programmiersignal zu empfangen, und ausgestaltet ist, um eine Ausgabe zu dem zweiten Gate-Anschluss zu liefern, so dass der zweite PMOS-Transistor ausgeschaltet wird, wenn das Programmiersignal anzeigt, dass sich die parasitäre Schaltung in einem Programmiermodus befindet, wobei der zweite PMOS-Transistor eingeschaltet wird, wenn das Programmiersignal anzeigt, dass sich die parasitäre Schaltung nicht in einem Programmiermodus befindet, und der Spannungspegel des Eingangssignals größer ist als die vorbestimmte Spannung.
Elektronische Schaltung nach Anspruch 18, außerdem mit einer Klemmschaltung, die ausgestaltet ist, um die VDD-Versorgungsknotenspannung zu klemmen, wenn das Programmiersignal angibt, dass sich die parasitäre Schaltung im Programmiermodus befindet.
Elektronische Schaltung nach Anspruch 18, bei der die parasitäre Schaltung eine programmierbare nichtflüchtige Speicherschaltung enthält.