-
TECHNISCHES GEBIET
-
Ausführungsformen der Erfindung beziehen sich auf ein Verfahren und ein System zur Link-Initialisierung zwischen einem Speichergerät und einem Memory-Controller. Insbesondere beziehen sich Ausführungsformen der Erfindung auf Techniken zur Initialisierung eines Double Data Rate-(DDR)-Links, der adaptive Entzerrung, optimierte Referenzspannung und Strobe-Ausrichtung ermöglichen kann.
-
HINTERGRUND
-
Gegenwärtige Initialisierungsverfahren für DDR-Links leiden generell an einem „Huhn-oder-Ei”-Problem, da ein Muster in einen Speicher geschrieben und dann aus dem Speicher wieder ausgelesen wird. Der Schreibprozess kann jedoch fehlerhaft sein, was ein inkorrektes Ergebnis für eine Leseoperation ergibt. Da der Fehler das Ergebnis einer Schreiboperation oder einer Leseoperation sein kann, wird häufig ein sich wiederholender und oft relativ zeitaufwendiger Einleitungsprozess mit Algorithmen, die eine Verfeinerung und größere Datenmengen benötigen, verwendet, um die Fehlerursachen abzugrenzen. Das resultiert in Systemineffizienzen und erweiterten Trainingszeiten.
-
Die
US 2008/0225603 A1 liefert eine Schaltung mit einem Ausgabepuffer, der mit einem Speichergerät gekoppelt ist. Die Daten werden zum Ausgabepuffer übertragen und von einem Synchronisationscontroller zum Synchronisieren der Datenschnittstelle gesteuert.
-
Die
US 2007/0008791 A1 betrifft ein Verfahren zum Zentrieren von DQS-Strobe. Das Zentrieren kann zum Lesetraining verwendet werden.
-
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, einen schnelleren und effizienteren Link-Initialisierungsprozess bereitzustellen.
-
Erfindungsgemäß wir diese Aufgabe durch ein Verfahren nach Anspruch 1, ein System nach Anspruch 8 und ein Speichergerät nach Anspruch 15 gelöst.
-
Die Unteransprüche betreffen jeweilige besondere Ausführungsformen.
-
1 ist ein Flussdiagramm der konventionellen Initialisierung eines DDR-Links. Als Antwort auf einen Resetzustand 100 wird ein Selbstkalibrierungsprozess 110 initiiert. Befehls-, Steuerungs- und Taktsignal-Timing werden bestimmt, 120. Schreibausgleichoperationen werden ausgeführt, 130. Leseausgleichoperationen werden ausgeführt, 140.
-
Lesetraining 150 und Schreibtraining 160 wird ausgeführt. Das Lese- und Schreibtraining ist ein sich wiederholender Vorgang, bei dem Werte in einen Speicher geschrieben und aus einem Speicher gelesen werden, um zu bestimmen, ob die Lese- und Schreiboperationen fehlerlos sind. Fehler können beispielsweise von einem Übersprechen verursacht durch Leitungsbündelung und/oder Verschachtelung von Signalleitungen herrühren. Das wiederholende Lese- und Schreibtraining ist das Ergebnis des oben besprochenen Huhn-oder-Ei-Zustandes. Nach der Durchführung des Lese- und Schreibtrainings können nachfolgende Lese- und Schreiboperationen 170 ausgeführt werden.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Ausführungsformen der Erfindung werden exemplarisch und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei gleiche Bezugsnummern zum Verweis auf ähnliche Elemente verwendet werden.
-
1 ist ein Flussdiagramm der konventionellen Initialisierung eines DDR-Links.
-
2 ist ein Flussdiagramm einer Ausführungsform des Link-Initialisierungsprozesses, bei der Lesetraining und Schreibtraining entkoppelt sind.
-
3 ist eine konzeptionelle Darstellung einer Ausführungsform eines Lesetrainingverfahrens.
-
4 ist eine konzeptionelle Darstellung einer Ausführungsform eines Schreibtrainingverfahrens.
-
5 ist eine konzeptionelle Darstellung einer Ausführungsform von einer Fehlerberechnung in einem Schreibtrainingverfahren.
-
6 ist ein Blockdiagramm einer Ausführungsform einer Elektronik.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Bei der folgenden Beschreibung werden zahlreiche spezifische Details gegeben. Verschiedene erfindungsgemäße Ausführungsformen können jedoch ohne diese spezifischen Details umgesetzt werden. In anderen Fällen wurden wohlbekannte Schaltungen, Strukturen und Techniken nicht im Detail gezeigt, um das Verständnis dieser Beschreibung nicht in den Hintergrund rücken zu lassen.
-
Die hier beschriebenen Initialisierungstechniken dienen dazu, das Lesetraining vom Schreibtraining zu entkoppeln. Bei einer Ausführungsform kann das Lesetraining in einer robusten Weise vollendet werden, bevor ein Schreibtraining ausgeführt wird. Diese Techniken können wesentlich verbesserte Link-Initialisierungszeiten ermöglichen. Bei einer Ausführungsform wird ein benutzerprogrammierbares Register innerhalb eines Dynamic Random Access Memory-(DRAM-)-Moduls von den entkoppelten Lesetraining- und Schreibtrainingprozessen verwendet. Die Entkopplung kann in kürzeren und robusteren Trainingssegmenten resultieren, die ein schnelleres Training und/oder erhöhte Link-Geschwindigkeiten unterstützen können.
-
Bei einer Ausführungsform wird ein Mehrzweckregister (MPR) in einem DRAM-Modul verwendet, um Testmuster zu speichern. Das MPR kann ein einzelnes Register (z. B. ein 24-Bit-Register) oder eine Kombination von Registern (z. B. drei 8-Bit-Register) sein. Das Testmuster kann irgendeine Größe (z. B. 8 Bits, 24 Bits, 48 Bits) aufweisen. Bei einer Ausführungsform kann der Inhalt der MPRs mit einem vom Anwender gewählten Wert programmiert werden (z. B. durch ein Seitenband JTAG/SMBus). Ein Memory-Controller kann ebenfalls einen Ausgangspin zur Steuerung des Referenzspannungseingangswerts zum DRAM-Modul enthalten.
-
Unter Verwendung der hier beschriebenen Techniken und Prozesse kann ein Trainingsverfahren zur Verfügung gestellt werden, das die MPRs und den Referenzspannungswert verwendet, um ein leistungsfähiges Lesetraining mit Memory-Controller-Referenzspannungsoptimierung, Entzerrungsadaption im Memory-Controller für die Leseoperation und die Lese-Strobe-Ausrichtung bereitzustellen. Im Anschluss an die Durchführung des Lesetrainings kann ein Schreibtraining mit DRAM-Referenzspannungsoptimierung und Schreib-Strobe-Ausrichtung erfolgen.
-
Gegenwärtig werden Trainingsprozesse anhand eines sich wiederholenden Lese- und Schreibtrainingsprozesses ausgeführt. Das Lesetraining erfolgt durch Schreiben eines Musters zum DRAM und dem anschließenden Zurücklesen. Das bewirkt eine signifikante Verlängerung des Trainingsprozesses und kann eine Verwirrung einführen, ob irgendwelche beobachteten Fehler während des Schreibprozesses oder während des Leseprozesses aufgetreten sind. Weiter enthalten diese gegenwärtigen Trainingsprozesse keine Entzerrungsoptimierung, Memory-Controller-Referenzspannungsoptimierung und/oder DRAM-Referenzspannungsoptimierung.
-
Im Gegensatz zu den sich wiederholenden Trainingsprozessen der 1 beruhen die hier beschriebenen Prozesse auf dem entkoppelten Lese- und Schreibtraining. Bei einer Ausführungsform umfasst die Memory-Controller-Empfängerschaltung einen Empfangsentzerrer, der zum Beispiel ein 1- oder 2-tap-Decision Feedback Equalizer (DFE) sein kann. Der Memory-Controller kann ebenfalls einen Pin zur Kontrolle der Referenzspannung des DRAM enthalten. Diese Komponenten, zusammen mit den MPRs können ein Verfahren unterstützen, um Empfangsentzerrung, Referenzspannungsoptimierung und Strobe-Ausrichtung auf eine im Wesentlichen gleichzeitige Weise zu adaptieren.
-
2 ist ein Flussdiagramm einer Ausführungsform des Link-Initialisierungsprozesses, bei der Lesetraining und Schreibtraining entkoppelt sind. Die Entkopplung von Lesetraining und Schreibtraining während der Link-Initialisierung kann durch die Verwendung von benutzerprogrammierbaren MPRs und einem Muster erreicht werden, das während des Lesetrainings kontinuierlich gelesen werden kann. Das Schreibtraining wird nach dem Lesetraining abgeschlossen, sodass das Schreibtraining unter Verwendung des Lesetrainingmusters ausgeführt werden kann.
-
Als Antwort auf einen Resetzustand 200 wird ein Selbstkalibrierungsprozess 210 initiiert. Der Selbstkalibrierungsprozess von 2 ist unterschiedlich zum Selbstkalibrierungsprozess von 1, da die für das Lese- und Schreibtraining verwendeten Werte für den Selbstkalibrierungsprozess 210 bereitgestellt werden. Befehls-, Steuerungs- und Taktsignal-Timing werden bestimmt, 220. Schreibausgleichoperationen werden ausgeführt, 230. Leseausgleichoperationen werden ausgeführt, 240.
-
Lesetraining wird ausgeführt, 250. Eine Ausführungsform des Lesetrainings wird nachfolgend detaillierter in Bezug auf 3 beschrieben. Bei einer Ausführungsform ist ein Lesetraining als eine Prüfung vorhanden, um zu bestimmen, ob der Speicher unter Einsatz der oben besprochenen MPRs den korrekten Wert gespeichert und bereitgestellt hat. Das Lesetraining kann ebenfalls ein oder mehr von Folgendem einschließen: Empfängerentzerrungsadaption, Referenzspannungskalibrierung und/oder Strobe-Ausrichtung.
-
Bei einer Ausführungsform wird das Lesetraining durch das Senden von Daten von den DRAM-MPRs an den Memory-Controller erreicht. Die Musterlänge kann jede Länge sein. Bei einer Ausführungsform werden 24-Bit-Muster verwendet. Das empfangene Muster wird mit dem erwarteten Muster verglichen, um zu bestimmen, ob ein Lesefehler aufgetreten ist. Während des Lesetrainingprozesses kann ein Empfangsseitenentzerrer im Memory-Controller konfiguriert werden, um frequenzabhängige Verluste über den Link, der initialisiert wird, zu kompensieren. Bei einer Ausführungsform kann das durch die Anwendung eines Verstärkers erreicht werden, der die umgekehrten Merkmale des Link-Verlustes bereitstellt.
-
Ein Referenzspannungs-Sweep kann unter Einsatz des oben beschriebenen Pins ausgeführt werden. Bei einer Ausführungsform kann die Strobe-Ausrichtung ebenfalls während des Lesetrainings erfolgen. Der entkoppelte hier beschriebene Lese- und Schreibtrainingsprozess ermöglicht die effizientere Ausführung der Strobe-Ausrichtung, was in einem kürzeren Link-Initialisierungsprozess resultiert. Das kann in einem leistungsfähigeren Trainingsverfahren und deshalb in einem kürzeren Link-Initialisierungsprozess resultieren.
-
Schreibtraining wird ausgeführt, 260. Eine Ausführungsform des Schreibtrainings wird nachfolgend detaillierter in Bezug auf 4 beschrieben. Bei einer Ausführungsform ist ein Schreibtraining als eine Prüfung vorhanden, um zu bestimmen, ob der Speicher unter Einsatz der oben besprochenen MPRs den korrekten Wert gespeichert hat. Das heißt, da das Lesetraining abgeschlossen wurde, können Leseoperationen als funktionsfähig und korrekt arbeitend betrachtet werden. Deshalb können Schreibvorgänge zu den MPRs verwendet werden, um zu bestimmen, ob Schreibfehler auftreten, ohne die Möglichkeit, dass der Fehler das Ergebnis eines Lesefehlers wie im Verfahren von 1 ist. Das Schreibtraining kann ebenfalls eines oder mehr von Folgendem einschließen: Senderentzerrungsadaption, Referenzspannungskalibrierung und/oder Strobe-Ausrichtung.
-
Bei einer Ausführungsform wird das Schreibtraining durch das Senden von Daten von den DRAM-MPRs an den Memory-Controller erreicht. Die Musterlänge kann jede Länge sein. Bei einer Ausführungsform werden 24-Bit-Muster verwendet. Das empfangene Muster wird mit dem erwarteten Muster verglichen, um zu bestimmen, ob ein Schreibfehler aufgetreten ist. Während des Schreibtrainingprozesses kann ein Sendeentzerrer im Memory-Controller konfiguriert werden, um frequenzabhängige Verluste über den Link, der initialisiert wird, zu kompensieren. Bei einer Ausführungsform kann das durch die Anwendung eines Verstärkers erreicht werden, der die umgekehrten Merkmale des Link-Verlustes bereitstellt.
-
Ein Referenzspannungs-Sweep kann unter Einsatz des oben beschriebenen Pins ausgeführt werden. Bei einer Ausführungsform kann die Strobe-Ausrichtung ebenfalls während des Schreibtrainings ausgeführt werden. Nach der Durchführung des Lese- und Schreibtrainings können nachfolgende Lese- und Schreiboperationen 270 erfolgen.
-
3 ist eine konzeptionelle Darstellung einer Ausführungsform eines Lesetrainingverfahrens. Bei einer Ausführungsform werden für alle eingehenden Daten für das Lesetraining die MPRs dazu verwendet, Muster zum Memory-Controller zu senden. Jede Musterlänge (z. B. 24 Bits, 16 Bits, 48 Bits) kann verwendet werden und sie kann die Länge eines MPR oder von mehreren MPRs sein. Bei einer Ausführungsform wird erwartet, dass sich die optimale Referenzspannung während des Trainings nach einem randomisierten Muster ändert, daher muss die Referenzspannung abgetastet werden, da die auf einem zufälligen Muster beruhende Optimierung, nach dem Training festgelegt ist, um Prozessorzeit zu sparen.
-
Bei einer Ausführungsform wird der Prozess der 3 mit einem Standardwert für die Referenzspannung 310 am Memory-Controller-Sender und einem Standardwert für den Empfängerentzerrer initiiert.
-
Bei einer Ausführungsform wird die Referenzspannung von einem Mindestwert zu einem Höchstwert und für jeden Wert abgetastet, für den der Empfangsentzerrer optimiert ist, 330, und der Zeitsteuerungsspielraum wird gemessen, 340, unter Verwendung der Strobe-Abtastung im Memory-Controller. Diese Verfahren werden für alle Referenzspannungseinstellungen, eine Abfrage eines maximalen Spielraums oder einen Time-Out-Zustand 350 ausgeführt. Bei einer Ausführungsform ist der optimierte Referenzspannungswert derjenige, der dem maximalen Zeitsteuerungsspielraum 380 entspricht. Bei einer Ausführungsform ist der Bereich für den Referenzspannungs-Sweep, die Granularität des Sweeps und die Anzahl an Intervallen, für die Entzerreroptimierung ausgeführt wird, benutzergesteuert.
-
Der Empfängerentzerrer kann abhängig vom verwendeten Link zum Beispiel ein 1- oder 2-tap-(oder mehr)-DFE sein. DFEs können schnellere Entzerreroptimierung ermöglichen als die Verwendung eines CTLE und ebenfalls Reflexionen aufheben, die in Speicherleitungen dominierend sein können.
-
4 ist eine konzeptionelle Darstellung einer Ausführungsform eines Schreibtrainingverfahrens. Bei einer Ausführungsform wird die DRAM-Referenzspannung vom Memory-Controller 410 unter Verwendung des oben beschriebenen programmierbaren Pins programmiert und kann von einem Minimum zu einem Maximum abgetastet werden, das benutzerdefiniert sein kann, 480. Für jede Referenzspannungseinstellung kann die gesendete Daten-Datenstrobe-Phase abgetastet und die geschriebenen und gelesenen Bits mit den Bits, die vom Memory-Controller-Musterpuffer 430 gesendet wurden, verglichen werden.
-
Bei einer Ausführungsform wird der Zeitsteuerungsspielraum durch die „linke” und „rechte” Phasen-Bitversatz-Differenz zwischen den Daten und Datenstrobe-Signalen definiert, bei der die Bitfehler einen vorausgewählten Schwellenwert überschreiten. Bei einer Ausführungsform ist die optimale DRAM-Referenzspannung der Wert, bei dem der Zeitsteuerungsspielraum am größten ist. Die Schleife wird mit einem Standardwert für den Sendeentzerrer begonnen. Der Standardwert kann zum Beispiel unter Verwendung von Plattform-Link-Simulationen bestimmt werden. Wenn es beruhend auf den Simulationen erachtet wird, dass es potenzielle durch die Sendeentzerreroptimierung zu gewinnende Spielräume gibt, dann kann die Schleife der 4 für jede Sendeentzerrereinstellung wiederholt und die spezielle Einstellung, die den größten Spielraum ergibt, verwendet werden.
-
5 ist eine konzeptionelle Darstellung einer Ausführungsform von einer Fehlerberechnung in einem Schreibtrainingverfahren. Die Timing- und Begrenzungsbestimmung für jede Einstellung, die durch Vergleichen des gesendeten Musters mit dem des gelesenen Musters am Memory-Controller gemacht wird, ist konzeptionell in der 5 gezeigt. Entweder für das Lesetraining oder für das Schreibtraining können die „Grenzen” für den Zeitsteuerungsspielraum vom Memory-Controller bestimmt werden, wenn die durchschnittliche Anzahl an aufgezeichneten Fehlern mit der Anzahl an gesendeten Bytes verglichen wird, wie durch den Vergleich des gesendeten Musters mit dem empfangenen Muster.
-
Die Fehlerberechnung kann ausgeführt werden, indem ein Muster zum Speicher 580 geschrieben wird. Das Muster 510 wird dem Speicher 550 von einem Memory-Controller oder Anwender durch den Sendepuffer 515 bereitgestellt. Das Muster wird vom Speicher 585 zurückgelesen. Das Muster wird vom Speicher 550 vom Memory-Controller durch den Empfangspuffer 520 empfangen. Bei einer Ausführungsform wird das empfangene Muster im Ausrichtungspuffer 530 gespeichert.
-
Das empfangene Muster wird mit dem gesendeten Muster verglichen, 590. Der Prozess wiederholt sich, bis die erforderliche Anzahl an Bytes gesendet und empfangen ist, 595. Dieser Vergleich ist der Mechanismus, durch den die Fehlerberechnung beim Schreibtrainingverfahren erreicht werden kann.
-
Bei einer Ausführungsform wird das Abtasten des Strobesignals entweder für das Lesetraining oder für das Schreibtraining vom Memory-Controller ausgeführt. Die folgenden Modifikationen können verwendet werden, um eine präzisere und zeiteffizientere Operation zu ermöglichen. Es kann ein binärer Sweep anstatt einem linearen Sweep der Zeitsteuerungsspielräume über das Intervall und für den Referenzspannungsbereich verwendet werden. Wenn Nullpunktabweichungen bei einer bestimmten Einstellung über eine angegebene Anzahl von Bytes aufgezeichnet werden, kann das Strobe als zu weit von der Grenze entfernt betrachtet und vorwärts bewegt werden, bevor die Standardanzahl an Bytes getestet wird.
-
Bei einer Ausführungsform verwendet die Optimierungssequenz einen JTAG oder BIOS-Scan oder einen endlichen Automat, welche Hardware aufweisen, die den Initialisierungsprozess implementiert. Die Komponenten, welche die Initialisierung und Optimierung implementieren, können eine Reihe von Registern bereitstellen, um mindestens zwei Ebenen von vorherigen Parameterwerten zu speichern, um den Vergleich bereitzustellen, und mindestens ein Register, das gegen warme Resets immun ist, um die endgültigen optimierten Werte zu speichern, die nach der Initialisierung erneut benutzt werden könnten, es sei denn, dass ein harter Plattformreset auftritt.
-
6 ist ein Blockdiagramm einer Ausführungsform einer Elektronik. Die in der 6 gezeigte Elektronik ist dazu beabsichtigt, einen Bereich an Elektronik (entweder verdrahtet oder drahtlos) zu repräsentieren, zum Beispiel Desktop-Computersysteme, Laptop-Computersysteme, Mobilfunktelefone, Personal Digital Assistants (PDAs) einschließlich mobilfunkaktivierten PDAs und Set-Top-Boxen. Alternative Elektronik kann mehr, weniger und/oder unterschiedliche Komponenten einschließen.
-
Elektronik 600 umfasst Bus 605 oder ein anderes Kommunikationsgerät, um Information zu kommunizieren, und Prozessor 610 gekoppelt zu Bus 605, welcher Information verarbeiten kann. Während Elektronik 600 mit einem einzelnen Prozessor gezeigt wird, kann Elektronik 600 mehrere Prozessoren und/oder Koprozessoren enthalten. Elektronik 600 kann weiter Random Access Memory (RAM) oder ein anderes dynamisches Speichergerät 625 (als Hauptspeicher bezeichnet), das mit dem Bus 605 gekoppelt ist, umfassen, und sie kann Information und Anweisungen speichern, die durch den Prozessor 610 ausgeführt werden können. Der Hauptspeicher 625 kann auch zum Speichern von temporären Variablen oder anderen Zwischeninformationen während der Ausführung von Anweisungen durch Prozessor 610 verwendet werden.
-
Bei einer Ausführungsform kann Memory-Controller 620 zwischen Bus 605 und Speicher 625 gekoppelt sein. Bei alternativen Ausführungsformen kann Memory-Controller 620 innerhalb anderer Komponenten der Elektronik 600 eingeschlossen sein, wie zum Beispiel Prozessor 610. Memory-Controller 620 handhabt generell den Datenfluss zu und von Speicher 625. Der Memory-Controller 620 und Speicher 625 können ein oder mehrere Mehrzweckregister enthalten, die für die Initialisierung des Links zwischen Memory-Controller 620 und Speicher 625 in der hier beschriebenen Weise verwendet werden können.
-
Anweisungen und/oder Schaltung, um den hier beschriebenen Link-Initialisierungsprozess zu bewirken, können in ein oder mehreren der Komponenten von Elektronik 600 gespeichert sein. Zum Beispiel können Anweisungen in der Firmware im Memory-Controller 620 oder im ROM 630 gespeichert sein. Diese Anweisungen können bewirken, dass Memory-Controller 620 das hier beschriebene Link-Initialisierungsverfahren ausführt. Bei einer anderen Ausführungsform kann/können Prozessor(en) 610 am Link-Initialisierungsverfahren beteiligt sein.
-
Elektronik 600 kann ebenfalls Read Only Memory (ROM) und/oder ein anderes statisches Speichergerät 630 gekoppelt mit dem Bus 605 umfassen, das statische Information und Anweisungen für den Prozessor 610 speichern kann. Datenspeichergerät 640 kann mit Bus 605 gekoppelt sein, um Information und Anweisungen zu speichern. Das Datenspeichergerät 640 (beispielsweise eine Magnetdiskette oder optische Disk und ein entsprechendes Laufwerk) kann mit der Elektronik 600 gekoppelt sein.
-
Elektronik 600 kann ebenfalls über den Bus 605 mit Anzeigegerät 650, beispielsweise eine Kathodenstrahlröhre (CRT) oder Flüssigkristallanzeige (LCD), gekoppelt sein, um einem Anwender Information anzuzeigen. Das alphanumerische Eingabegerät 660, einschließlich alphanumerischer und anderer Tasten, kann mit Bus 605 gekoppelt sein, um Information und Befehlsauswahlen zu Prozessor 610 zu kommunizieren. Eine andere Art von Benutzereingabegerät ist Cursorsteuerung 670, wie z. B. eine Maus, ein Trackball oder Cursorpfeiltasten für die Kommunikation von Richtungsanweisungsdaten und Befehlauswahlen an Prozessor 610 sowie für die Steuerung der Cursorbewegung an Anzeige 650.
-
Elektronik 600 kann weiter Netzwerkschnittstelle(n) 680 umfassen, um Zugriff zu einem Netzwerk, wie beispielsweise einem lokalen Netzwerk zu ermöglichen. Netzwerkschnittstelle(n) 680 kann/können zum Beispiel eine drahtlose Netzwerkschnittstelle einschließen, die Antenne 685 aufweist, welche eine oder mehrere Antennen repräsentieren kann. Netzwerkschnittstelle(n) 680 kann/können ebenfalls beispielsweise eine verdrahtete Netzwerkschnittstelle einschließen, um mit entfernten Geräten über das Netzwerkkabel 687 zu kommunizieren, das beispielsweise ein Ethernetkabel, ein Koaxialkabel, ein Lichtwellenleiter, ein serielles Kabel oder ein paralleles Kabel sein kann.
-
Bei einer Ausführungsform kann/können Netzwerkschnittstelle(n) 680 Zugriff zu einem lokalen Netzwerk ermöglichen, indem sie beispielsweise dem IEEE 802.11b und/oder IEEE 802.11g Standard entsprechen, und/oder die drahtlose Netzwerkschnittstelle kann Zugriff auf ein Personal Area Network ermöglichen, indem sie beispielsweise Bluetooth-Standards entspricht. Andere drahtlose Netzwerkschnittstellen und/oder Protokolle können ebenfalls unterstützt werden.
-
IEEE 802.11b entspricht IEEE Std. 802.11b-1999 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen: Erweiterung der physikalischen Schicht mit höherer Geschwindigkeit im 2,4-GHz-Band”, zugelassen am 16. September 1999, sowie zugehörige Dokumente. IEEE 802.11g entspricht IEEE Std. 802.11g-2003 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen, Zusatz 4: Weitere Erweiterung mit höherer Geschwindigkeit im 2,4-GHz-Band”, zugelassen am 27. Juni 2003, sowie zugehörige Dokumente. Bluetooth-Protokolle sind beschriebenen in „Spezifikation des Bluetooth-Systems: Kern, Version 1.1”, veröffentlicht am 22. Februar 2001 von der Bluetooth Special Interest Group, Inc. Associated, und vorherige oder nachfolgende Versionen des Bluetooth-Standards können ebenfalls unterstützt werden.
-
Zusätzlich zu oder anstatt Kommunikation über Wireles-LAN-Standards, kann/können Netzwerkschnittstelle(n) 680 drahtlose Kommunikationen unter Verwendung von beispielsweise Zeitmultiplexverfahren, Vielfachzugriffs-(TDMA)-Protokollen, Global System for Mobile Communications-(GSM)-Protokollen, Code Division, Multiple Access-(CDMA)-Protokollen und/oder jede andere Art von drahtlosem Datenübertragungsprotokoll ermöglichen.
-
Verweise in der Beschreibung auf „eine Ausführungsform” bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder Charakteristikum, das in Verbindung mit der Ausführungsform beschrieben wird, in zumindest einer erfindungsgemäßen Ausführungsform enthalten ist. Die Verwendung des Ausdrucks „bei einer Ausführungsform” an verschiedenen Stellen in der Beschreibung bezieht sich nicht notwendigerweise immer auf die gleiche Ausführungsform.
-
Während die Erfindung bezogen auf verschiedene Ausführungsformen der Erfindung beschrieben wurde, wird der Fachmann erkennen, dass die Erfindung nicht auf die beschriebenen Ausführungsformen der Erfindung beschränkt ist, sondern auch mit Abwandlungen und Änderungen im Sinne und innerhalb des Schutzbereichs der angefügten Ansprüche genutzt werden kann. Die Beschreibung ist daher als eine nicht einschränkende Veranschaulichung zu verstehen.
