CN113168393B - 高速的硬件传输均衡 - Google Patents
高速的硬件传输均衡 Download PDFInfo
- Publication number
- CN113168393B CN113168393B CN201980059333.2A CN201980059333A CN113168393B CN 113168393 B CN113168393 B CN 113168393B CN 201980059333 A CN201980059333 A CN 201980059333A CN 113168393 B CN113168393 B CN 113168393B
- Authority
- CN
- China
- Prior art keywords
- subset
- speed
- channels
- lanes
- training
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Bus Control (AREA)
Abstract
公开用于以目标高速执行传输均衡的系统、设备和方法。一种计算系统包括至少发射器、接收器以及连接所述发射器和所述接收器的通信信道。所述通信信道包括多个通道,所述多个通道被细分为通道的第一子集和通道的第二子集。在均衡训练期间,所述通道的第一子集以第一速度操作,而所述通道的第二子集以第二速度操作。所述第一速度是用于操作所述通信链路的期望目标速度,而所述第二速度是能够在均衡训练之前在给定通道上可靠地载送数据的相对较低的速度。以所述第一速度训练所述通道的第一子集,同时使用以所述第二速度操作的所述通道的第二子集来将反馈从所述接收器传送至所述发射器。
Description
背景技术
相关技术的描述
现代处理器包括多种电路和部件以便于快速和有效的计算。另外,包括电路和部件以管理装置(包括在处理器外部的装置)之间的通信。例如,处理器经常与例如显示装置、外部存储装置、网络通信以及各种其它外围装置的外部装置通信。为了与这些装置通信,从处理器的处理元件(例如,中央处理单元、图形处理单元等)传递事务并由这些处理元件接收事务。
在现代计算系统中,许多系统部件使用点对点链路耦合在一起。应注意,“点对点链路”在本文中也称为“串行链路”。串行链路是一次传递一位数据的通信信道,并且串行链路越来越普遍,因为与并行通信信道相比,串行链路具有更好的信号完整性并可实现更高的数据速率。然而,准备点对点链路以在高数据速率下传递数据通常是缓慢而复杂的过程。
附图说明
通过结合附图参考以下描述,可更好地理解本文中描述的方法和机制的优点,在附图中:
图1是针对通信信道的物理层规范的一个实施方式的框图。
图2是计算系统的发射器和接收器的一个实施方式的框图。
图3是在发射器与接收器之间的通信信道的一个实施方式的框图。
图4是数据眼的一个实施方式的图。
图5是说明用于执行均衡训练的方法的一个实施方式的通用流程图。
图6是说明用于在执行均衡训练时确定如何细分通信链路的多个通道的方法的一个实施方式的通用流程图。
图7是说明用于执行减少等待时间的均衡训练的方法的一个实施方式的通用流程图。
图8是说明用于使用边带信号传送反馈信息来执行均衡训练的方法的一个实施方式的通用流程图。
具体实施方式
在以下描述中,阐述了众多具体细节以提供对本文中呈现的方法和机制的透彻理解。然而,本领域普通技术人员应认识到,可在没有这些特定细节的情况下实践各种实施方式。在一些情况下,并未详细示出众所周知的结构、部件、信号、计算机程序指令和技术,以避免混淆本文描述的方法。应了解,为了使说明简单且清楚,附图中所示的元件未必按比例绘制。例如,一些元件的尺寸可相对于其它元件被放大。
本文公开了用于以目标高速执行传输均衡的各种系统、设备和方法。计算系统包括至少发射器、接收器以及连接发射器和接收器的通信信道。通信信道包括多个N个通道,其中N是大于1的正整数。将多个通道细分为通道的第一子集和通道的第二子集。在通道的第一子集中包括从1至K的任何数目的通道,其中K为正整数。而且,在通道的第二子集中包括从1至(N-K)的任何数目的通道。应注意,第一和第二子集中的通道的数目根据实施方式而变化。
在均衡训练期间,通道的第一子集以第一速度操作,而通道的第二子集以第二速度操作。第一速度是用于操作通信链路的期望目标速度,而第二速度是相对较低的速度。以第一速度训练通道的第一子集,同时使用以第二速度操作的通道的第二子集来将反馈从接收器传送至发射器。由于通道的第二子集以较低的第二速度运行,因此通道的第二子集能够在不首先进行均衡训练的情况下载送反馈信息。在为第一子集完成均衡训练之后,以第一速度训练第二子集,其中通道的第一子集将反馈信息从接收器载送到发射器。在训练第二子集之后,通信链路的所有通道现在都能够以第一速度载送数据。用于执行均衡训练的上述技术减少了执行通信链路的均衡训练所涉及的步骤数目和时间。
现在参考图1,示出了通过物理信道135连接的发射器102和接收器104的一个实施方式的框图。在一个实施方式中,发射器102经由具有任意数目的数据通道的物理信道135与接收器104通信。在一个实施方式中,发射器102包括物理媒体附接层115以连接至物理信道135。同样,在一个实施方式中,发射器102包括逻辑子块物理译码子层110和媒体访问层105。类似地,接收器104包括物理媒体附接层130、物理译码子层125和媒体访问层120。
在一个实施方式中,物理信道135是用于发送串行数据的在发射器102与接收器104之间的点对点链路。应注意,在一些实施方式中,物理信道135可为双向链路。在这些实施方式中,发射器102和接收器104被称为收发器。物理信道135包括任何数目的数据通道,其中通道的数目根据实施方式而变化。在一个实施方式中,每个数据通道包括链路伙伴之间的两个单向链路。
在各种实施方式中,发射器102与接收器104被实施为各种类型的计算系统中的任何一种计算系统中的各种类型的装置中的任何一种。例如,在一个实施方式中,发射器102和接收器104是分开的集成电路(IC)。在另一实施方式中,发射器102和接收器104是分开的片上系统(SoC)。在另外的实施方式中,发射器102和接收器104是分开的插座。用于实施发射器102和接收器104的其它类型的装置是可能的并且是预期的。
在一个实施方式中,在两个物理媒体附接层115和130之间执行传输均衡。传输均衡由发射器102的较高逻辑级别105和110以及接收器104的逻辑级别120和125控制。在一个实施方案中,逻辑级别向物理媒体附接层115和130提供均衡设置,然后检查来自物理媒体附接层115和130的反馈。基于反馈,逻辑级别应用新的均衡设置、检查反馈等,直到找到最佳的传输均衡设置为止。
系统100包括用于在发射器-接收器对之间传递数据的各种数目的通信链路。这些通信链路中的一个或多个具有多个数据通道。在一个实施方式中,在加电或复位时,给定的收发器-接收器对通过将对应的通信链路细分为数据通道的两个子集来执行均衡训练。数据通道的第一子集以高速(即,目标速度)操作并进行传输均衡训练,而数据通道的第二子集以低速操作并载送与数据通道的第一子集的传输均衡训练相关联的反馈信息。应注意,在本文中,“速度”也称为“时钟速度”、“频率”或“时钟频率”。使用这种方法,数据通道的第一子集能够在单个训练阶段以目标速度进行训练。在训练数据通道的第一子集之后,以目标速度训练数据通道的第二子集,而数据通道的第一子集载送对应的反馈信息。在训练数据通道的第二子集之后,通信链路的所有数据通道都能够以目标速度载送数据。任何数目的通信链路都能够执行上述步骤,其中数目根据系统100和实施方式而变化。
在各种实施方式中,计算系统100是计算机、笔记本电脑、移动装置、游戏控制台、服务器、流式传输装置、可穿戴装置或各种其它类型的计算系统或装置中的任一种。应注意,计算系统100的部件的数目随实现方式的不同而不同。例如,在其它实施方式中,存在与图1中示出的数目相比更多或更少的每种部件。还应注意,在其它实施方式中,计算系统100包括图1中未示出的其它部件。另外,在其它实施方式中,计算系统100以与图1中所示不同的方式进行结构化。
现在转到图2,示出了说明计算系统200的链路伙伴205A和链路伙伴205B的一个实施方式的框图。链路伙伴205A通过链路215耦合至链路伙伴205B。取决于实施方式,链路215包括任何数目的数据通道。计算系统200还包括未示出以避免使图混淆不清的一个或多个其它部件。例如,在各种实施方式中,计算系统200包括一个或多个处理单元(例如,处理器、处理器核心、可编程逻辑装置、专用集成电路)、一个或多个存储装置,和/或其它部件。一个或多个处理单元根据实施方式执行指令和/或执行一种或多种类型的计算(例如,浮点、整数、存储器、I/O)。应注意,链路伙伴205A和链路伙伴205B在本文中也称为“收发器”。
链路伙伴205A包括控制逻辑225,用于生成训练序列、分析反馈、调整传输预加重设置、控制速度设置和/或执行链路215的通道的其它功能。尽管在图2中未示出,但是除了控制逻辑225之外,链路伙伴205A还可包括内部时钟生成部件和/或电路、锁相回路(PLL),和/或用于调整时钟速率的其它电路。应注意,控制逻辑225在本文中也称为“控制单元”。链路伙伴205B包括控制逻辑230,用于检测链路215上的均衡训练序列,将接收到的测试模式与期望值进行比较,生成反馈和/或执行其它功能。尽管在图2中未示出,但是除了控制逻辑230之外,链路伙伴205B还可包括内部时钟生成部件和/或电路、PLL,和/或用于调整时钟其它其他电路。
在一个实施方式中,链路伙伴205A在链路215的数据通道的第一子集上以第一时钟速度发起均衡训练序列。第一时钟速度是高速,所述速度是链路215的高速操作的目标速度。换句话说,第一时钟速度是能够在链路215上传递数据的最大时钟速度。在一个实施方式中,为了发起均衡训练序列,链路伙伴205A在被测试的数据通道的第一子集的每个通道上传输训练序列指示。在一个实施方式中,训练序列指示是从二进制0到二进制1的过渡,然后是预定数目的1。在其它实施方式中,训练序列指示是其它类型的过渡和/或值。在发送训练序列指示之后,链路伙伴205A在数据通道的第一子集的每个通道上发送均衡训练模式。在一个实施方式中,测试模式是伪随机二进制序列(PRBS)。一般来说,PRBS是确定性二进制序列,其展现与随机二进制序列相似的行为。
链路伙伴205B接收在链路215的数据通道的第一子集215A上发送的均衡训练模式,然后链路伙伴205B通过将接收到的数据与期望值进行比较来检查接收到的测试模式中是否存在任何错误。链路伙伴205B基于捕获的训练模式中的错误数目生成反馈数据。例如,在一个实施方式中,反馈数据指定在捕获的训练模式中检测到的错误数目。接下来,链路伙伴205B以第二时钟速度通过链路215的数据通道的第二子集215B将反馈数据发送到链路伙伴205A。在一个实施方式中,第二时钟速度是相对较低的时钟速度,所述时钟速度允许在对这些通道执行均衡训练之前,经由数据通道的第二子集215B准确地接收数据。在一些情况下,第二时钟速度基本上小于第一时钟速度。例如,在一个实施方式中,第二时钟速度小于第一时钟速度的一半。链路伙伴205A捕获反馈数据,然后使用所述反馈(以及来自先前和/或后续测试的反馈)来识别数据通道的第一子集215A的数据眼。在捕获反馈之后,链路伙伴205A确定是否执行另一个测试或者均衡训练是否可终止。
一旦完成对链路215的数据通道的第一子集215A的均衡训练,链路伙伴205A和链路伙伴205B就以类似的方式对链路215的数据通道的第二子集215B执行均衡训练。但是,一个区别在于反馈将以第一速度在数据通道的第一子集215A上发送。一旦训练了数据通道的第二子集215B,则链路215的所有通道能够在载送由链路伙伴205A传输的数据时以第一速度操作。应注意,在训练链路伙伴205A之后,可以类似的方式训练链路伙伴205B。
系统200代表包括链路伙伴205A和链路伙伴205B的任何类型的计算系统或计算装置。例如,在各种实施方式中,系统200是计算机、服务器、计算节点、处理器、处理装置、可编程逻辑装置、存储器装置,存储器中处理(PIM)节点、移动装置、电视机、娱乐系统或装置,和/或其它类型的系统或装置。除了链路伙伴205A和链路伙伴205B之外,系统200还包括任意数目的其它链路伙伴对。
现在参考图3,示出了在发射器310与接收器320之间的通信信道330的一个实施方式的框图。通信信道330代表连接发射器310和接收器320的任何类型的通信信道。应注意,通信信道330在本文中也称为“通信链路”。通信信道330具有任何数目“N”个数据通道,其中N是大于1的正整数并且数目“N”根据实施方式而变化。每个数据通道0-(N-1)被配置为载送串行位流。在其它实施方式中,通信信道330包括时钟通道和/或一个或多个其它通道。
在一个实施方式中,将信道330细分为子集330A和子集330B。如图3中所示,子集330A包括K个通道,而子集330B包括(N-K)个通道。K的值根据实施方式而变化,其中K等于从1到(N-1)的任何整数。在一个实施方式中,发射器在目标时钟速度下对子集330A执行均衡训练,同时在子集330B上以相对较低的速度发送与均衡训练相关联的反馈。目标时钟速度是指一旦所有训练都已经完成并且一旦通信信道330被认为可操作,则通过通信信道330发送数据的期望速率。相对较低的速度是允许在执行任何均衡训练之前以可靠的方式发送和接收数据的时钟速度。术语“可靠方式”是指接收到的误码率低于给定阈值。
由接收器320生成并发送到发射器310的反馈指示在所接收的测试模式中是否存在任何错误。在一个实施方式中,反馈是单个位。在其它实施方式中,反馈利用多个位来指示错误的数目。发射器310接收反馈,并利用所述反馈来确定其当前的传输设置在数据眼之内还是之外。在一个实施方式中,在发射器310接收到反馈之后,发射器310改变子集330A的通道的一个或多个传输设置,并且如果认为训练未完成(例如,指示错误),则执行另一测试。替代地,认为训练完成(例如,如果没有指示错误),并且发射器310以目标时钟速度前进到训练子集330B的下一步骤。当以目标时钟速度对子集330B执行均衡训练时,接收器320以目标时钟速度向子集330A上的发射器310发送反馈。发射器310使用反馈来调整子集330B的通道的传输设置。一旦认为对子集330B的通道的训练完成,则子集330A和330B的所有通道就能够开始正常操作并以目标时钟速度载送数据。
现在转到图4,示出了数据眼400的一个实施方式的框图。数据眼400是数据有效时段的一个实例,通过捕获信道(例如,图3的通信信道330)的数据通道上的位转移来监视所述数据有效时段。在一个实施方式中,发射器(例如,图3的发射器310)以不同的传输设置发送多个反馈训练序列,以针对以目标速度操作的通道的第一子集(例如,图3的子集330A)检测数据眼400的边界。发射器在以相对较低的速度操作的通道的第二子集(例如,图3的子集330B)上从接收器(例如,图3的接收器320)接收关于每个测试的结果的反馈。接收器在通道的第二子集上驱动反馈,以指示对于给定测试是否检测到任何错误。
在各种实施方式中,发射器在多个传输设置下运行多个测试,并且当反馈从不良(即,一个或多个错误)变为良好(即,无错误)时,发射器将所述特定的传输设置识别为与数据眼400的打开410一致。在一个实施方式中,发射器以较小的增量添加延迟并执行额外测试,并且当反馈从良好变为不良时,发射器将其标识为数据眼400的关闭420。发射器取打开410和关闭420的平均值,以计算数据眼400的中心430。对应于数据眼400的中心430的传输设置被认为是针对信道的给定数据通道的最佳传输设置。发射器对信道的每个数据通道执行这些测试。
现在参考图5,示出了用于执行均衡训练的方法500的一个实施方式。出于论述的目的,按顺序次序示出此实施方式中的步骤和图6至图8的那些步骤。然而,应注意,在所描述的方法的各种实施方式中,所描述的要素中的一者或多者同时地执行,以与所示不同的次序执行,或者完全地被省略。还根据需要执行其它另外的要素。本文中所描述的各种系统或设备中的任一者被配置成实施方法500。
耦合至通信链路的控制单元(例如,图2的控制逻辑225)检测用于在通信链路上执行均衡训练的条件(框505)。在各种实施方式中,所述条件是加电周期、复位周期或其它。通信链路将第一收发器(例如,链路伙伴A)连接至第二收发器(例如,链路伙伴B),并且通信链路包括多个通道。应注意,“均衡训练”在本文中也称为“传输均衡训练”。
响应于检测到条件,控制单元以第一速度操作多个通道中的通道的第一子集(框510)。应注意,在一个实施方式中,通道的第一子集可仅包括单个通道。在一个实施方式中,第一速度是用于操作通信链路的目标速度。换句话说,一旦均衡训练完成,第一速度是用于在通信链路上可靠地发送数据的最高可能速度。同样响应于检测到条件,控制单元以第二速度操作多个通道中的通道的第二子集,其中第二速度小于第一速度(框515)。应注意,在一个实施方式中,通道的第二子集可仅包括单个通道。在其它实施方式中,通道的第二子集包括多于一个通道。在一个实施方式中,第二速度是能够在对给定数据通道执行均衡训练之前在给定数据通道上可靠地传输数据的速度。换句话说,第二速度足够低,因此链路不需要经历任何传输均衡来获得清晰的数据眼。因此,可以第二速度传输数据并在不调整发射器均衡设置的情况下恢复数据。应注意,术语“可靠地传输数据”被定义为传输和接收数据,使得期望的传输误码率小于阈值。
接下来,通过对链路伙伴A应用不同的预加重设置,并在以第二速度操作的通道的第二子集上将第一反馈从链路伙伴B发送至链路伙伴A,对以第一速度操作的通道的第一子集执行传输均衡训练的第一阶段(框520)。接下来,在框520中确定最佳传输均衡设置之后,将最佳传输均衡设置应用于链路伙伴A的发射器的通道的第一子集(框525)。在对通道的第一子集执行传输均衡训练的第一阶段之后,通道的第一子集能够以第一速度(即,目标速度)可靠地将数据从链路伙伴A载送至链路伙伴B。
接下来,控制单元通过以第一速度在通道的第一子集上发送第二反馈而以第一速度对链路伙伴A的通道的第二子集执行传输均衡训练的第二阶段,其中基于传输均衡训练的第二阶段生成第二反馈(框530)。然后,将在框530中确定的最佳传输均衡设置应用于链路伙伴A的发射器的通道的第二子集(框535)。在对通道的第二子集执行传输均衡训练的第二阶段之后,通信链路的通道的第一和第二子集现在能够以第一速度可靠地将数据从链路伙伴A的发射器载送到链路伙伴B的接收器。
接下来,以第一速度操作通信链路的所有通道,同时在从链路伙伴A的接收器提供反馈时针对链路伙伴B的发射器测试各种传输预加重设置(框540)。然后,将在框540中确定的最佳传输均衡设置应用于链路伙伴B的发射器的所有通道(框545)。在框545之后,方法500结束。应注意,在其它实施方式中,方法500的步骤可变化。例如,在另一实施方式中,通道的第一子集以第一速度运行,而通道的第二子集以第二速度运行,并且对链路伙伴A和链路伙伴B都执行传输均衡训练。然后,针对两个链路伙伴训练通道的第二子集。另外,在另一实施方式中,存在通道的多于两个子集。
现在转到图6,示出了用于在执行均衡训练时确定如何细分通信链路的多个通道的方法600的一个实施方式。控制单元接收对给定通信链路的等待时间和性能要求的指示(框605)。接下来,控制单元基于等待时间和性能要求来确定如何将通信链路的多个通道细分为第一子集和第二子集(框610)。例如,如果等待时间要求比性能要求具有更高的优先级,则控制单元优先将多个通道细分为具有相对较大数目的通道的第一子集和具有相对较少数目的通道的第二子集。替代地,如果性能要求比等待时间要求具有更高的优先级,则控制单元优先将多个通道细分为相等或相对接近相等数目的通道的子集。例如,如果通信链路的通道总数为16,并且性能要求比等待时间要求具有更高优先级,则在一个实施方式中,控制单元将多个通道细分为8个通道的第一子集和8个通道的第二子集。接下来,控制单元基于所选择的通道细分方案对通信链路执行双阶段均衡训练(框615)。在图5的方法500的讨论中描述了双阶段均衡训练的一个实例。在双阶段均衡训练之后,通信链路在正常操作期间以目标速度传输数据(框620)。在框620之后,方法600结束。
现在参考图7,示出了用于执行减少等待时间的均衡训练的方法700的一个实施方式。控制单元以第一速度对通道的第一子集执行均衡训练,而以第二速度操作的通道的第二子集载送在均衡训练期间生成的反馈信息(框705)。在一个实施方式中,控制单元耦合至通信链路,所述通信链路包括通道的第一和第二子集。在一个实施方式中,第一速度是通信链路的目标速度,而第二速度是允许在均衡训练之前在链路上可靠地发送数据的相对较低的速度。
接下来,控制单元将通道第一子集细分为通道的第三子集和通道的第四子集(框710)。第三子集和第四子集中的通道数目根据实施方式而变化。然后,控制单元以第一速度对通道的第二子集执行均衡训练,而通道的第三子集载送反馈信息并且通道的第四子集载送在正常操作期间传输的数据(框715)。换句话说,通道的第四子集载送与均衡训练无关的数据。应注意,在一个实施方式中,在框715中,通道的第三和第四子集以第一速度操作。在以第一速度训练通道的第二子集之后,通信链路的通道的第一和第二子集用于在正常操作期间以第一速度传输数据(框720)。在框720之后,方法700结束。
现在转到图8,示出了用于使用边带信号传送反馈信息来执行均衡训练的方法800的一个实施方式。耦合至通信链路的控制单元(例如,图2的控制逻辑225)检测用于在通信链路上执行均衡训练的条件(框805)。接下来,控制单元以目标速度操作通信链路的所有通道(框810)。然后,控制单元对所有通道应用不同的预加重设置,同时接收器使用边带信号向发射器发送反馈(框815)。应注意,“预加重设置”是指应用于发射器的传输均衡设置。接下来,控制单元使用所述反馈来找到用于以目标速度传输数据的最佳预加重设置(框820)。然后,将最佳预加重设置应用于链路的所有通道上的发射器(框825)。在框825之后,方法800结束。在对链路的所有通道执行均衡训练之后,所有通道都能够可靠地以目标速度载送数据。
在各种实施方式中,使用软件应用程序的程序指令来实施本文所述的方法和/或机制。例如,可由通用或专用处理器执行的程序指令是预期的。在各种实施方式中,此类程序指令由高级编程语言表示。在其它实施方式中,将程序指令从高级编程语言编译成二进制形式、中间形式或其它形式。替代地,可写入描述硬件的行为或设计的程序指令。此类程序指令由例如C的高级编程语言表示。替代地,使用例如Verilog的硬件设计语言(HDL)。在各种实施方式中,程序指令存储在各种非暂时性计算机可读存储介质中的任一种上。存储介质可由计算系统在使用期间获得,以将程序指令提供到计算系统用于程序执行。一般来讲,此计算系统至少包括一个或多个存储器和被配置成执行程序指令的一个或多个处理器。
应强调,上述实施方式仅是实施方式的非限制性实例。一旦充分地了解以上公开内容,众多变化和修改对于本领域的技术人员而言就将变得显而易见。所附权利要求意图被解释为涵盖所有此类变化和修改。
Claims (20)
1.一种系统,包括:
控制单元;
第一收发器;
第二收发器;以及
通信链路,所述通信链路连接所述第一收发器和所述第二收发器,其中所述通信链路包括多个通道;
其中响应于检测到对所述通信链路执行均衡训练的条件,所述控制单元被配置成:
将所述多个通道细分为通道的第一子集和通道的第二子集;
以第一速度操作所述通道的第一子集;
在以所述第一速度操作所述通道的第一子集的同时,以第二速度操作所述通道的第二子集,其中所述第二速度小于所述第一速度;并且
通过以所述第二速度在所述通道的第二子集上发送反馈,以所述第一速度对所述通道的第一子集执行均衡训练。
2.如权利要求1所述的系统,其中执行均衡训练包括:基于经由所述通道的第二子集接收的反馈来调整所述第一收发器在所述通道的第一子集上的传输设置。
3.如权利要求1所述的系统,其中所述第一速度是所述通信链路的所述多个通道的目标操作速度。
4.如权利要求1所述的系统,其中所述第二速度允许在执行均衡训练之前通过所述通信链路以小于阈值的误码率发送数据。
5.如权利要求1所述的系统,其中在训练所述通道的第一子集之后,所述控制单元被配置成通过以所述第一速度在所述通道的第一子集上发送反馈来对所述通道的第二子集执行均衡训练。
6.如权利要求5所述的系统,其中在对所述通道的第二子集执行均衡训练之后,所述控制单元被配置成以所述第一速度在所述多个通道上操作。
7.如权利要求1所述的系统,其中在对所述通道的第一子集进行均衡训练期间,所述通道的第一子集载送在第一方向上传输的信号,并且所述通道的第二子集载送在第二方向上传输的信号,并且其中所述第二方向与所述第一方向相反。
8.一种方法,包括:
将通信链路的多个通道细分为通道的第一子集和通道的第二子集,其中所述通信链路将第一收发器耦合至第二收发器;
以第一速度操作所述通道的第一子集;
在以所述第一速度操作所述通道的第一子集的同时,以第二速度操作所述通道的第二子集,其中所述第二速度小于所述第一速度;并且
通过以所述第二速度在所述通道的第二子集上发送反馈,以所述第一速度对所述通道的第一子集执行均衡训练。
9.如权利要求8所述的方法,其中执行均衡训练包括:基于经由所述通道的第二子集接收的反馈来调整所述第一收发器在所述通道的第一子集上的传输设置。
10.如权利要求8所述的方法,其中所述第一速度是所述通信链路的所述多个通道的目标操作速度。
11.如权利要求8所述的方法,其中所述第二速度允许在执行均衡训练之前通过所述通信链路以小于阈值的误码率发送数据。
12.如权利要求8所述的方法,其中在训练所述通道的第一子集之后,所述方法还包括:通过以所述第一速度在所述通道的第一子集上发送反馈,以所述第一速度对所述通道的第二子集执行均衡训练。
13.如权利要求12所述的方法,其中在对所述通道的第二子集执行均衡训练之后,所述方法还包括以所述第一速度在所述多个通道上操作。
14.如权利要求8所述的方法,其中在对所述通道的第一子集进行均衡训练期间,所述通道的第一子集载送在第一方向上传输的信号,并且所述通道的第二子集载送在第二方向上传输的信号,并且其中所述第二方向与所述第一方向相反。
15.一种设备,包括:
控制单元;以及
通信链路,所述通信链路包括多个通道;
其中响应于检测到对所述通信链路执行均衡训练的条件,所述控制单元被配置成:
将所述多个通道细分为通道的第一子集和通道的第二子集;
以第一速度操作所述通道的第一子集;
在以所述第一速度操作所述通道的第一子集的同时,以第二速度操作所述通道的第二子集,其中所述第二速度小于所述第一速度;并且
通过以所述第二速度在所述通道的第二子集上发送反馈,以所述第一速度对所述通道的第一子集执行均衡训练。
16.如权利要求15所述的设备,其中执行均衡训练包括:使得基于经由所述通道的第二子集接收的反馈而针对所述通道的第一子集调整传输设置。
17.如权利要求15所述的设备,其中所述第一速度是所述通信链路的所述多个通道的目标操作速度。
18.如权利要求15所述的设备,其中所述第二速度允许在执行均衡训练之前通过所述通信链路以小于阈值的误码率发送数据。
19.如权利要求15所述的设备,其中在训练所述通道的第一子集之后,所述控制单元被配置成通过以所述第一速度在所述通道的第一子集上发送反馈,以所述第一速度对所述通道的第二子集执行均衡训练。
20.如权利要求19所述的设备,其中在对所述通道的第二子集执行均衡训练之后,所述控制单元被配置成以所述第一速度在所述多个通道上操作。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/130,791 | 2018-09-13 | ||
US16/130,791 US10541841B1 (en) | 2018-09-13 | 2018-09-13 | Hardware transmit equalization for high speed |
PCT/US2019/050304 WO2020055792A1 (en) | 2018-09-13 | 2019-09-10 | Hardware transmit equilization for high speed |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113168393A CN113168393A (zh) | 2021-07-23 |
CN113168393B true CN113168393B (zh) | 2022-12-13 |
Family
ID=68000149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980059333.2A Active CN113168393B (zh) | 2018-09-13 | 2019-09-10 | 高速的硬件传输均衡 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10541841B1 (zh) |
EP (1) | EP3850494B1 (zh) |
JP (1) | JP7065255B2 (zh) |
KR (1) | KR102396212B1 (zh) |
CN (1) | CN113168393B (zh) |
WO (1) | WO2020055792A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10432240B1 (en) | 2018-05-22 | 2019-10-01 | Micron Technology, Inc. | Wireless devices and systems including examples of compensating power amplifier noise |
US10763905B1 (en) | 2019-06-07 | 2020-09-01 | Micron Technology, Inc. | Wireless devices and systems including examples of mismatch correction scheme |
US10972139B1 (en) | 2020-04-15 | 2021-04-06 | Micron Technology, Inc. | Wireless devices and systems including examples of compensating power amplifier noise with neural networks or recurrent neural networks |
US11496341B2 (en) | 2020-08-13 | 2022-11-08 | Micron Technology, Inc. | Wireless devices and systems including examples of compensating I/Q imbalance with neural networks or recurrent neural networks |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080104352A1 (en) * | 2006-10-31 | 2008-05-01 | Advanced Micro Devices, Inc. | Memory system including a high-speed serial buffer |
WO2009019746A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | 通信装置、通信システム、及び通信方法 |
US8320439B2 (en) * | 2008-02-29 | 2012-11-27 | Agere Systems Inc. | Methods and apparatus for adaptive link partner transmitter equalization |
US7836199B2 (en) * | 2008-09-24 | 2010-11-16 | Applied Micro Circuits Corporation | System and method for multilane link rate negotiation |
US8208467B2 (en) * | 2009-06-16 | 2012-06-26 | Oracle America, Inc. | Method and apparatus for modulating the width of a high-speed link |
US9104793B2 (en) * | 2010-09-24 | 2015-08-11 | Intel Corporation | Method and system of adapting communication links to link conditions on a platform |
US9444656B2 (en) * | 2011-11-04 | 2016-09-13 | Altera Corporation | Flexible receiver architecture |
WO2014065873A1 (en) * | 2012-10-22 | 2014-05-01 | Jeff Willey | Control messaging in multislot link layer flit |
US20140281067A1 (en) * | 2013-03-15 | 2014-09-18 | Debendra Das Sharma | Apparatus, system, and method for performing link training and equalization |
WO2017151925A1 (en) * | 2016-03-02 | 2017-09-08 | Lattice Semiconductor Corporation | Link training in multimedia interfaces |
US10103837B2 (en) * | 2016-06-23 | 2018-10-16 | Advanced Micro Devices, Inc. | Asynchronous feedback training |
US10747688B2 (en) * | 2016-12-22 | 2020-08-18 | Intel Corporation | Low latency retimer |
-
2018
- 2018-09-13 US US16/130,791 patent/US10541841B1/en active Active
-
2019
- 2019-09-10 EP EP19773310.8A patent/EP3850494B1/en active Active
- 2019-09-10 WO PCT/US2019/050304 patent/WO2020055792A1/en unknown
- 2019-09-10 JP JP2021512840A patent/JP7065255B2/ja active Active
- 2019-09-10 KR KR1020217007445A patent/KR102396212B1/ko active IP Right Grant
- 2019-09-10 CN CN201980059333.2A patent/CN113168393B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR20210040444A (ko) | 2021-04-13 |
KR102396212B1 (ko) | 2022-05-10 |
EP3850494B1 (en) | 2022-07-06 |
US10541841B1 (en) | 2020-01-21 |
JP7065255B2 (ja) | 2022-05-11 |
JP2021528932A (ja) | 2021-10-21 |
EP3850494A1 (en) | 2021-07-21 |
WO2020055792A1 (en) | 2020-03-19 |
CN113168393A (zh) | 2021-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113168393B (zh) | 高速的硬件传输均衡 | |
US10606793B2 (en) | Low latency multi-protocol retimers | |
US8924805B2 (en) | Computer memory test structure | |
US7444558B2 (en) | Programmable measurement mode for a serial point to point link | |
US7082556B2 (en) | System and method of detecting a bit processing error | |
US8443243B2 (en) | Semiconductor integrated circuit device and method for evaluating an eye-opening margin | |
US7633877B2 (en) | Method and apparatus for meeting compliance for debugging and testing a multi-speed, point-to-point link | |
US7814371B2 (en) | Apparatus and method for point-to-point interconnect testing | |
US9996439B2 (en) | Self-error injection technique for point-to-point interconnect to increase test coverage | |
JP6725692B2 (ja) | 非同期フィードバックトレーニング | |
EP3260984B1 (en) | Asynchronous feedback training | |
US20230094919A1 (en) | Techniques for monitoring and control of high speed serial communication link |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |