DE102010021789A1 - Verfahren und System, um konfigurierbare Eingangs-/Ausgangs-(I/O-Input/Output)-Abschlussspannungsreferenz zu erleichtern - Google Patents

Verfahren und System, um konfigurierbare Eingangs-/Ausgangs-(I/O-Input/Output)-Abschlussspannungsreferenz zu erleichtern Download PDF

Info

Publication number
DE102010021789A1
DE102010021789A1 DE102010021789A DE102010021789A DE102010021789A1 DE 102010021789 A1 DE102010021789 A1 DE 102010021789A1 DE 102010021789 A DE102010021789 A DE 102010021789A DE 102010021789 A DE102010021789 A DE 102010021789A DE 102010021789 A1 DE102010021789 A1 DE 102010021789A1
Authority
DE
Germany
Prior art keywords
supply voltage
input
coupled
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010021789A
Other languages
English (en)
Inventor
Ronald W. Granite Bay Swartz
Vladislav Tsirkin
Ram Livne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102010021789A1 publication Critical patent/DE102010021789A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

Ein Verfahren und System, um konfigurierbare Eingangs-/Ausgangs-(I/O-input/output)-Abschlussspannungsreferenz in einem Transmitter oder Empfänger zu erleichtern. Bei einer erfindungsgemäßen Ausführungsform verfügen der Transmitter und der Empfänger jeweils über eine Abschlussschaltung, um basierend auf der gewünschten Kopplungsart eine geeignete Abschlussreferenzspannung auszuwählen. Bei einer erfindungsgemäßen Ausführungsform verfügt der Transmitter über eine mit einem Übertragungstreiber gekoppelte Abschlussschaltung, und der Transmitter wählt lediglich entweder eine Versorgungsspannung, eine Massespannung oder eine halbe Versorgungsspannung als eine Abschlussspannungsreferenz des Übertragungstreibers aus. Der Empfänger verfügt über eine Abschlussschaltung, um entweder eine Versorgungsspannung oder eine Massespannung als eine Abschlussspannungsreferenz des Empfängers auszuwählen.

Description

  • BEREICH DER ERFINDUNG
  • Diese Erfindung betrifft eine Abschlussschaltung und spezifischer, aber nicht ausschließlich, eine konfigurierbare Eingangs-/Ausgangs-(I/O-Input/Output)-Abschlussspannungsreferenz.
  • HINTERGRUNDBESCHREIBUNG
  • Ein typisches Computersystem verfügt über mehrere Hauptkomponenten, die den Prozessor, den Memory-Controller-Hub, allgemein als die „Northbridge” bekannt, den I/O-Controller-Hub, allgemein als die „Southbridge” bekannt, Speichermodule und ein Massenspeichergerät beinhalten.
  • Die Abschlussspannungsreferenz der Schnittstelle zwischen der Southbridge und der Northbridge ist üblicherweise fest. Wenn beispielsweise Gleichstrom (direct current, DC), der zwischen einer Southbridge und einer Northbridge koppelt, verwendet werden soll, kann eine an der Southbridge abgeschlossene Stromversorgung sich lediglich mit einer an der Northbridge abgeschlossenen Stromversorgung verbinden. Die an der Southbridge abgeschlossene Stromversorgung kann nicht mit einer an der Massespannung abgeschlossenen Northbridge verbunden werden. Somit ermöglicht die feste Abschlussspannungsreferenz der Southbridge und Northbridge keine Interoperabilität der Southbridge und Northbridge.
  • KURZE BESCHREIBUNG DER ZEICHUNGEN
  • Die Merkmale und Vorteile erfindungsgemäßer Ausführungsformen werden aus der folgenden ausführlichen Beschreibung des Gegenstandes ersichtlich, in der:
  • 1 ein System in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform veranschaulicht;
  • 2 ein Schaltbild eines Transmitters in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform veranschaulicht; und
  • 3 ein Schaltbild eines Empfängers in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Hierin beschriebene erfindungsgemäße Ausführungsformen werden in den begleitenden Figuren beispielhaft und nicht einschränkend veranschaulicht. Aus Gründen der Einfachheit und Klarheit der Veranschaulichung sind in den Figuren veranschaulichte Elemente nicht notwendigerweise maßstabsgetreu gezeichnet. Die Abmessungen einiger Elemente können hinsichtlich anderer Elemente aus Gründen der Klarheit beispielsweise übertrieben groß dargestellt sein. Weiter wurden Bezugsnummern in den Figuren an angemessenen Stellen wiederholt, um entsprechende oder analoge Elemente anzuzeigen. Verweise in der Beschreibung auf „eine erfindungsgemäße Ausführungsform” bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder Charakteristikum, das in Verbindung mit der Ausführungsform beschrieben wird, in zumindest einer erfindungsgemäßen Ausführungsform enthalten ist. Die Verwendung des Ausdrucks „bei einer Ausführungsform” an verschiedenen Stellen in der Beschreibung bezieht sich somit nicht notwendigerweise immer auf die gleiche Ausführungsform.
  • Erfindungsgemäße Ausführungsformen stellen ein Verfahren und System bereit, um konfigurierbare Eingangs-/Ausgangs-(I/O-input/output)-Abschlussspannungsreferenz in einem Transmitter oder Empfänger zu erleichtern. Bei einer erfindungsgemäßen Ausführungsform verfügen der Transmitter und der Empfänger jeweils über eine Abschlussschaltung, um basierend auf der gewünschten Kopplungsart eine geeignete Abschlussreferenzspannung auszuwählen. Bei einer erfindungsgemäßen Ausführungsform beispielsweise verfügt der Transmitter über eine mit einem Übertragungstreiber gekoppelte Abschlussschaltung, und der Transmitter wählt lediglich entweder eine Versorgungsspannung, eine Massespannung oder eine halbe Versorgungsspannung als eine Abschlussspannungsreferenz des Übertragungstreibers aus. Bei einer weiteren erfindungsgemäßen Ausführungsform verfügt der Empfänger über eine Abschlussschaltung, um entweder eine Versorgungsspannung oder eine Massespannung als eine Abschlussspannungsreferenz des Empfängers auszuwählen.
  • Bei einer Ausführungsform beispielsweise, wenn Wechselstrom-Kopplung zwischen dem Transmitter und dem Empfänger verwendet werden soll, wählt der Transmitter die halbe Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers aus und der Empfänger wählt eine Massespannung als die Abschlussspannungsreferenz des Empfängers aus. Indem eine konfigurierbare I/O-Abschlussspannungsreferenz in einem Transmitter oder Empfänger erleichtert wird, wird eine Interoperabilität des Transmitters und/oder des Empfängers ermöglicht. Zusätzlich muss ein Transmitter mit unterschiedlichen Abschlussspannungsreferenzen nicht mehrere Aufbauten aufweisen. Ein einziger Aufbau eines Transmitters mit konfigurierbaren I/O-Abschlussspannungsreferenzen kann verwendet werden, um Kosten zu sparen, die anfallen, wenn mehrere Produktlinien des Transmitters mit unterschiedlichen Abschlussspannungsreferenzen aufrechterhalten werden.
  • 1 veranschaulicht ein Blockdiagramm 100 eines Systems 110 in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform. Das System 110 beinhaltet, ist aber nicht beschränkt auf, einen Desktopcomputer, einen Laptop, ein Netbook, ein Notebook, einen Minicomputer (personal digital assistant, PDA), einen Server, eine Workstation, ein Mobiltelefon, ein mobiles EDV-Gerät, ein Internet-Gerät oder jede andere Art EDV-Gerät. Bei einer weiteren Ausführungsform kann das System 110, das verwendet wird, um die hierin offenbarten Verfahren zu implementieren, ein Ein-Chip-System (system-on-chip, SOC) sein.
  • Der Prozessor 120 verfügt über einen Prozessorkern, um Befehle des Systems 110 auszuführen. Der Prozessorkern beinhaltet, ist aber nicht beschränkt auf, Prefetch-Logik, um Befehle abzurufen, Decodierlogik, um die Befehle zu decodieren, Ausführlogik, um Befehle auszuführen und dergleichen. Der Prozessor 120 verfügt über einen Cache-Speicher, um Befehle und/oder Daten des Systems 110 in den Cache-Speicher aufzunehmen. Bei einer weiteren erfindungsgemäßen Ausführungsform beinhaltet der Cache-Speicher Level-1, Level-2 und Level-3 Cache-Speicher oder jede andere Konfiguration des Cache-Speichers innerhalb des Prozessors 120, ist aber nicht darauf beschränkt.
  • Der Prozessor 120 verfügt über einen Memory-Controller 122, der mit einem I/O-Controller 140 über die Schnittstellen 124 und 142 gekoppelt ist. Der Memory-Controller 122 führt Funktionen aus, die es dem Prozessor 120 ermöglichen, über die Schnittstellen 126 und 132 auf einen Speicher 130, der einen flüchtigen Speicher und/oder einen Permanentspeicher beinhaltet, zuzugreifen und damit zu kommunizieren. Der flüchtige Speicher beinhaltet, ist aber nicht beschränkt auf, synchronen dynamischen Direktzugriffsspeicher (Synchronous Dynamic Random Access Memory, SDRAM), dynamischen Direktzugriffsspeicher (Dynamic Random Access Memory, DRAM), RAMBUS DRAM (RAMBUS Dynamic Random Access Memory, RDRAM) und/oder jede andere Art Speichergerät mit wahlfreiem Zugriff (random access).
  • Der Permanentspeicher beinhaltet, ist aber nicht beschränkt auf, NAND-Flash-Memory, Phasenwechselspeicher (phase change memory, PCM), Festspeicher (read only memory, ROM), elektrisch löschbaren programmierbaren Festspeicher (electrically erasable programmable read only memory, EEPROM) oder jede andere Art Permanentspeichergerät. Der Speicher 130 speichert Informationen und Befehle, die von dem Prozessor 120 ausgeführt werden sollen. Der Speicher 130 kann ebenfalls temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 120 Befehle ausführt. Bei einer weiteren erfindungsgemäßen Ausführungsform ist der Memory-Controller 122 von dem Prozessor 120 getrennt und ist in einem anderen Block oder Modul vorhanden.
  • Der I/O-Controller 140 beinhaltet, ist aber nicht beschränkt auf, einen I/O-Controller-Hub (ICH), einen Plattform-Controller-Hub (PCH), einen Chipsatz und dergleichen. Der I/O-Controller 140 ermöglicht es dem Prozessor 120, sich mit anderen Modulen in dem System 110 zu verbinden. Bei einer erfindungsgemäßen Ausführungsform arbeiten die Schnittstellen 124 und 142 in Übereinstimmung mit, aber nicht beschränkt auf, einem Punkt-zu-Punkt-Kommunikationsprotokoll, wie z. B. dem Intel® QuickPath Interconnect (QPI), einer direkten Medienschnittstelle (direct media interface, DMI) oder dergleichen. Der I/O-Controller 140 ist über die Schnittstellen 144 und 152 mit einem Display-Gerät 150 verbunden, das einen Flüssigkristallbildschirm (liquid crystal display, LCD), ein Röhrenmonitor-(cathode ray tube, CRT)-Display oder jede andere Art von visuellem Display-Gerät beinhaltet, aber nicht darauf beschränkt ist. Bei einer erfindungsgemäßen Ausführungsform arbeiten die Schnittstellen 144 und 152 in Übereinstimmung mit, aber nicht beschränkt auf, einem Digital-Visual-Interface-(DVI)-Protokoll, einem DisplayPort-Protokoll, einer High Definition Multimedia Interface (HDMI) und dergleichen.
  • Bei einer erfindungsgemäßen Ausführungsform verfügt der I/O-Controller 140 über einen konfigurierbaren Transmitter in der Schnittstelle 142. Der I/O-Controller 140 ist in der Lage, eine gewünschte Abschlussspannungsreferenz in der Schnittstelle 142 auszuwählen, um mit der Schnittstelle 124 in dem Memory-Controller 122 zu kommunizieren. Wenn bei einer erfindungsgemäßen Ausführungsform der I/O-Controller 140 und der Memory-Controller 122 in Übereinstimmung mit DMI kommunizieren, wählt der I/O-Controller 140 lediglich entweder eine Versorgungsspannung des Systems 110, eine Massespannung des Systems 110 oder eine halbe Versorgungsspannung des Systems 110 als die Abschlussspannungsreferenz aus. Der Memory-Controller 122 verfügt über einen Empfänger, um eine gewünschte Abschlussspannungsreferenz auszuwählen, die zu der Kopplungsart in dem Transmitter in der Schnittstelle 142 bei einer erfindungsgemäßen Ausführungsform passt.
  • Die Konfigurierbarkeit des Transmitters in der Schnittstelle 142 des I/O-Controllers und des Empfängers in der Schnittstelle 124 des Memory-Controllers 122 erleichtert die Interoperabilität des I/O-Controllers 140 und des Memory-Controllers 122 bei einer erfindungsgemäßen Ausführungsform. Der I/O-Controller 140 verfügt über (eine) Schnittstelle(n) 146, um mit Peripheriegeräten zu koppeln, einschließlich, aber nicht beschränkt auf, einen Permanentspeicher, ein Speichermedium, eine Tastatur/Maus und eine Netzwerkschnittstelle. Das Speichermedium beinhaltet, ist aber nicht beschränkt auf, ein Festkörperlaufwerk, ein Festplattenlaufwerk, ein USB-(universal serial bus)-Flash-Memory-Laufwerk oder jede andere Art von Speichermedium für Computerdaten.
  • Die Netzwerkschnittstelle ist unter Verwendung jeder Art wohlbekannten Netzwerkschnittstellen-Standards implementiert, einschließlich, aber nicht beschränkt auf, eine Ethernet-Schnittstelle, eine universelle serielle Bus (universal serial bus, USB) Schnittstelle, eine Peripheral Component Interconnect-(PCI)-Express-Schnittstelle, eine Drahtlosschnittstelle und/oder jede andere geeignete Art Schnittstelle. Die Drahtlosschnittstelle arbeitet in Übereinstimmung mit, ist aber nicht beschränkt auf, der Institute of Electrical and Electronics Engineers (IEEE) Drahtlosstandardfamilie 802.11, Home Plug AV (HPAV), Ultra-Breitband (ultra wide band, UWB), Bluetooth, WiMax oder jeder Art Drahtlos-Kommunikationsprotokoll.
  • Während die in 1 gezeigten Module als getrennte Blöcke innerhalb des Systems 110 dargestellt sind, können die von einigen dieser Blöcke ausgeführten Funktionen innerhalb einer einzigen Halbleiterschaltung integriert sein oder können unter Verwendung von zwei oder mehr getrennten integrierten Schaltungen implementiert sein. Das System 110 kann mehr als einen Prozessor/Prozessorkern bei einer weiteren erfindungsgemäßen Ausführungsform beinhalten. Zusätzlich gibt es weitere funktionelle Blöcke oder mehr Instanzen eines jeden Blockes, die in System 110 verbunden sein können und die nicht gezeigt sind.
  • 2 veranschaulicht ein Schaltbild 200 eines Transmitters 210 in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform. Der Transmitter 210 ist bei einer erfindungsgemäßen Ausführungsform Teil der Schnittstelle 142 in dem I/O-Controller 140. Bei einem weiteren Teil der Erfindung ist der Transmitter 210 Teil der Schnittstelle 144 in dem I/O-Controller 140. Für einen Fachmann ist es sofort selbstverständlich, dass der Transmitter 210 in jeder Schnittstelle des Systems 110 verwendet werden kann, ohne die erfindungsgemäßen Arbeiten zu beeinträchtigen.
  • Der Transmitter verfügt über einen Treiber 220, der mit einer Abschlussschaltung 240 gekoppelt ist. Bei einer erfindungsgemäßen Ausführungsform überträgt der Transmitter Information über ein Paar von Differenzanschlusspunkte D+ 290 und D– 292. Der Treiber 220 verfügt über sechs Transistoren 221, 223, 225, 227, 229 und 231, die von Steuersignalen 222, 224, 226, 228, 230 bzw. 232 gesteuert werden. Die Versorgungsspannung 235 versorgt den Treiber 220 mit Strom und für einen Fachmann sind die Tätigkeiten des Treibers sofort selbstverständlich und die Tätigkeiten sollen hierin nicht beschrieben werden. Das Schaltbild des veranschaulichten Treibers 220 soll als nicht einschränkend verstanden werden und für einen Fachmann ist es sofort selbstverständlich, dass weitere Implementierungen des Treibers 220 möglich sind, ohne die erfindungsgemäßen Arbeiten zu beeinträchtigen.
  • Die Abschlussschaltung 240 weist bei einer erfindungsgemäßen Ausführungsform drei mögliche Einstellungen für die Abschlussspannungsreferenz auf. Für einen Fachmann ist es selbstverständlich, dass mehr als drei oder weniger als drei mögliche Einstellungen der Abschlussspannungsreferenz bei weiteren erfindungsgemäßen Ausführungsformen implementiert sein können.
  • Die Abschlussschaltung 240 verfügt über zwei Widerstände 242 und 244, die in Reihe über das Paar von Differenzausgängen D+ 290 und D– 292 des Treibers 220 verbunden sind. Bei einer erfindungsgemäßen Ausführungsform haben die Widerstände 242 und 244 einen im Wesentlichen gleichen Wert. Bei einer weiteren erfindungsgemäßen Ausführungsform hat jeder Widerstand 242 und 244 einen Wert von 50 Ohm. Die erste Einstellung der Abschlussspannungsreferenz des Transmitters 210 wird durch einen Operationsverstärker (operational amplifier, opamp) 246 erleichtert. Der Ausgang und invertierende Eingang des Operationsverstärkers 246 ist bei einer erfindungsgemäßen Ausführungsform mit einem Knoten 243 verbunden. Die Spannung an dem Knoten 243 ist die Abschlussspannungsreferenz des Transmitters 210. Der nicht invertierende Eingang des Operationsverstärkers 246 ist mit einer halben Abschlussspannung (VAbschluss/2) 250 verbunden, d. h. die Hälfte der Abschlussspannung des Treibers 220. Bei einer erfindungsgemäßen Ausführungsform ist die Abschlussspannung mit der Versorgungsspannung des Transmitters 210 verbunden.
  • Der Operationsverstärker 246 verfügt über ein Freigabe-1-Signal 248 Signal, um zu steuern, wann die Spannung des Knotens 243 bei einer erfindungsgemäßen Ausführungsform auf die Hälfte der Abschlussspannung eingestellt wird. Wenn bei einer erfindungsgemäßen Ausführungsform beispielsweise das Freigabe-1-Signal 248 aktiviert ist, d. h. aktiviert oder angeschaltet ist, erfährt der invertierende Eingang des Operationsverstärkers 246 die gleiche Spannung wie der nicht invertierende Eingang des Operationsverstärkers 246. Da der nicht invertierende Eingang des Operationsverstärkers 246 auf VAbschluss/2 250 eingestellt ist, wird daher der invertierende Eingang des Operationsverstärkers 246 auf VAbschluss/2 250 eingestellt. Der Knoten 243 wird auf VAbschluss/2 250 eingestellt, indem bei einer erfindungsgemäßen Ausführungsform der Operationsverstärker 246 freigegeben wird. Die Abschlussspannungsreferenz des Transmitters 210 wird auf VAbschluss/2 250 eingestellt, wenn das Freigabe-1-Signal 248 Signal aktiviert ist.
  • Die Abschlussschaltung 240 verfügt über einen Kondensator 280, der mit dem Knoten 243 und dem Masseknoten verbunden ist. Bei einer erfindungsgemäßen Ausführungsform wird die Abschlussspannungsreferenz als die Hälfte der Abschlussspannung des Treibers 220 eingestellt, wenn der Transmitter 210 in einen Wechselstrom-(alternative current, AC)-Kopplungsmodus eingestellt werden soll. Der Kondensator 280 dient bei hohen Frequenzen als ein Kurzschluss zu dem Masseknoten.
  • Die zweite Einstellung der Abschlussspannungsreferenz wird bei einer erfindungsgemäßen Ausführungsform durch eine Schaltlogik erleichtert. Die Schaltlogik beinhaltet, ist aber nicht beschränkt auf, einen Transistor, ein Relais und dergleichen. Die Abschlussschaltung 240 verfügt über einen Transistor 260, der bei einer erfindungsgemäßen Ausführungsform von einem Freigabe-2-Signal 262 gesteuert wird. Wenn das Freigabe-2-Signal 262 aktiviert ist, wird der Transistor 260 angeschaltet und ermöglicht es dem Knoten 243, als die Abschlussspannung (VAbschluss) 270 eingestellt zu werden. Die Abschlussspannungsreferenz des Transmitters 210 wird daher als die Abschlussspannung (VAbschluss) 270 eingestellt.
  • Die dritte Einstellung der Abschlussspannungsreferenz wird bei einer erfindungsgemäßen Ausführungsform durch eine weitere Schaltlogik erleichtert. Die Abschlussschaltung 240 verfügt über einen Transistor 265, der bei einer erfindungsgemäßen Ausführungsform von einem Freigabe-3-Signal 267 gesteuert wird. Wenn das Freigabe-3-Signal 267 aktiviert ist, wird der Transistor 265 angeschaltet und ermöglicht es dem Knoten 243, als die Massespannung eingestellt zu werden. Die Abschlussspannungsreferenz des Transmitters 210 wird daher als die Massespannung eingestellt.
  • Bei einer erfindungsgemäßen Ausführungsform wählt der Transmitter lediglich die Versorgungsspannung oder lediglich eine Massespannung als die Abschlussspannungsreferenz des Transmitters 210 aus, wenn der Transmitter 210 in einen Gleichstrom-(direct current, DC)-Kopplungsmodus eingestellt werden soll. Während des Betriebs des Transmitters 210 wird lediglich eines von drei Freigabesignalen 248, 262 und 267 aktiviert, um bei einer erfindungsgemäßen Ausführungsform die gewünschte Abschlussspannungsreferenz auszuwählen.
  • Bei einer erfindungsgemäßen Ausführungsform verfügt der I/O-Controller 140 über ein Register, um die Einstellungen der drei Freigabesignale 248, 262 und 267 zu steuern. Bei einer erfindungsgemäßen Ausführungsform beispielsweise verfügt der I/O-Controller 140 über zwei Bits, um die Abschlussspannungsreferenz des Transmitters 210 zu steuern. Basierend auf dem Wert der beiden Bits in dem Register, werden die geeigneten Steuersignale an die drei Freigabesignale 248, 262 und 267 gesendet. Wenn beispielsweise der Wert der beiden Bits auf „00” eingestellt wird, um eine Einstellung von Massespannung als die Abschlussspannungsreferenz des Transmitters 210 anzuzeigen, wird ein Steuersignal gesendet, um das Freigabe-3-Signal 267 zu aktivieren, und je zwei Steuersignale werden gesendet, um die Freigabesignale 248 und 262 zu deaktivieren, um den Operationsverstärker 248 bzw. Transistor 260 zu deaktivieren.
  • Bei einer erfindungsgemäßen Ausführungsform ist das Register Teil des Transmitters 210. Für einen Fachmann ist es sofort selbstverständlich, dass es andere Verfahren zum Steuern der Freigabesignale 248, 262 und 267 gibt, und diese anderen Verfahren können ebenfalls verwendet werden, ohne die erfindungsgemäßen Arbeiten zu beeinträchtigen. Bei einer weiteren erfindungsgemäßen Ausführungsform beispielsweise sind die Freigabesignale 248, 262 und 267 jeweils mit einem Strap-Pin auf einem Systemboard verbunden, um die Konfiguration der Abschlussspannungsreferenz des I/O-Controllers 140 zu ermöglichen. Der Benutzer kann beispielsweise einen Jumper verwenden, um den gewünschten Strap-Pin mit der Versorgungsspannung oder mit der Massespannung zu verbinden.
  • 3 veranschaulicht ein Schaltbild 300 eines Empfängers 310 in Übereinstimmung mit einer erfindungsgemäßen Ausführungsform. Bei einer erfindungsgemäßen Ausführungsform ist der Empfänger 310 Teil der Schnittstelle 124 in dem Memory-Controller 122. Bei weiteren erfindungsgemäßen Ausführungsformen kann der Empfänger 310 ebenfalls in anderen Schnittstellen des Systems 110 implementiert sein. Der Empfänger 310 verfügt über ein Paar von Differenzeingangssignalen D+ 350 und D– 352. Die Widerstände 302 und 304 sind in Reihe über das Paar von Differenzeingangssignalen D+ 350 und D– 352 verbunden. Bei einer erfindungsgemäßen Ausführungsform haben die Widerstände 302 und 304 einen im Wesentlichen gleichen Wert. Bei einer weiteren Ausführungsform haben die Widerstände 302 und 304 einen Wert von 50 Ohm, wenn der Empfänger 310 in Übereinstimmung mit DMI-Protokoll betrieben werden kann.
  • Für einen Fachmann sind die Tätigkeiten der Schaltung in dem Empfänger 310 sofort selbstverständlich und die Tätigkeiten sollen hierin nicht beschrieben werden. Der Knoten 354 ist bei einer erfindungsgemäßen Ausführungsform als ein Pin oder Kugelkopf an einem Gehäuse des Empfängers 310 vorhanden. Der Knoten 354 kann bei einer erfindungsgemäßen Ausführungsform mit einem Strap-Pin an einem Systemboard verbunden sein. Dies ermöglicht eine Steuerung der Abschlussspannungsreferenz des Empfängers 310über den Strap-Pin, indem eine Versorgungsspannung oder Massespannung verbunden wird. Bei einer weiteren erfindungsgemäßen Ausführungsform ist der Knoten 354 durch ein Register steuerbar oder konfigurierbar. Bei einer erfindungsgemäßen Ausführungsform beispielsweise kann ein Bit des Registers verwendet werden, um die Spannung des Knotens 354 zu steuern.
  • Mit konfigurierbarer oder steuerbarer Abschlussspannungsreferenz des Transmitters 210 und/oder Empfängers 310 kann eine Interoperabilität des Transmitters 210 und/oder Empfängers 310 erzielt werden.
  • Obwohl Beispiele der Ausführungsformen des offenbarten Gegenstandes beschrieben sind, ist es für einen Fachmann sofort selbstverständlich, dass viele andere Verfahren zum Implementieren des offenbarten Gegenstandes alternativ verwendet werden können. Bei der vorstehenden Beschreibung wurden verschiedene Ausführungsformen des offenbarten Gegenstandes beschrieben. Zum Zwecke der Erklärung wurden spezifische Anzahlen, Systeme und Konfigurationen dargelegt, um ein gründliches Verständnis des Gegenstandes bereitzustellen. Es ist jedoch einem Fachmann, der den Vorteil dieser Offenbarung hat, selbstverständlich, dass der Gegenstand ohne die spezifischen Details umgesetzt werden kann. In anderen Fällen wurden wohlbekannte Merkmale, Komponenten oder Module weggelassen, vereinfacht, kombiniert oder aufgeteilt, um den offenbarten Gegenstand nicht zu verschleiern.
  • Der hierin verwendete Begriff „kann betrieben werden” bedeutet, dass das Gerät, System, Protokoll etc. in der Lage ist oder dazu ausgelegt ist, in seiner gewünschten Funktionalität zu arbeiten, wenn sich das Gerät oder System in einem ausgeschalteten Zustand befindet. Der hierin verwendete Begriff „im Wesentlichen gleich” bedeutet, dass der Unterschied bei dem Wert nicht mehr als 10% differiert. Beispielsweise kann ein Widerstand einen Toleranzwert von 5% haben und zwei Widerstände, die einen gleich veröffentlichten Widerstandswert haben, können bei dem tatsächlich gemessenen Widerstandswert aufgrund des Toleranzwertes differieren. Der Toleranzwert ist bei einer erfindungsgemäßen Ausführungsform innerhalb eines Bereiches von 10% annehmbar. Verschiedene Ausführungsformen des offenbarten Gegenstands können in Hardware, Firmware, Software oder Kombinationen davon implementiert sein und können unter Bezugnahme auf oder in Verbindung mit Programmcode, wie z. B. Befehlen, Funktionen, Verfahrensweisen, Datenstrukturen, Logik, Anwendungsprogrammen, Designdarstellungen oder Formaten zur Simulation, Emulation und Herstellung eines Designs beschrieben werden, die, wenn von einer Maschine darauf zugegriffen wird, dazu führen, dass die Maschine Aufgaben ausführt, wobei abstrakte Datentypen oder hardwarenaher Zusammenhang definiert wird oder ein Ergebnis erzeugt wird.
  • Die in den Figuren gezeigten Techniken können unter Verwendung von Code und Daten, die auf einem oder mehr EDV-Geräten, wie z. B. Universalcomputern oder EDV-Geräten, gespeichert sind und ausgeführt werden, implementiert werden. Solche EDV-Geräte speichern und kommunizieren (intern und mit anderen EDV-Geräten über ein Netzwerk) Code und Daten unter Verwendung maschinenlesbarer Medien, wie z. B. maschinenlesbare Speichermedien (z. B. Magnetplatten; optische Platten; Direktzugriffsspeicher; Festspeicher; Flash-Memory-Geräte; Phasenwechselspeicher) und maschinenlesbarer Kommunikationsmedien (z. B. elektrische, optische, akustische oder andere Formen sich ausbreitender Signale – wie z. B. Trägersignale, Infrarotsignale, digitale Signale etc.).
  • Während der offenbarte Gegenstand unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht einschränkend ausgelegt werden. Verschiedene Modifikationen der veranschaulichenden Ausführungsformen sowie weitere Ausführungsformen des Gegenstands, die Fachleuten, die der offenbarte Gegenstand betrifft, offensichtlich sind, sollen als im Umfang des offenbarten Gegenstands liegend erachtet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • - Institute of Electrical and Electronics Engineers (IEEE) Drahtlosstandardfamilie 802.11 [0018]

Claims (24)

  1. Vorrichtung, umfassend: einen Übertragungstreiber; und eine mit dem Übertragungstreiber gekoppelte Abschlussschaltung, um lediglich entweder eine Versorgungsspannung, eine Massespannung oder eine halbe Versorgungsspannung als eine Abschlussspannungsreferenz des Übertragungstreibers auszuwählen.
  2. Vorrichtung nach Anspruch 1, wobei die Abschlussschaltung über drei Steuersignale verfügt, und wobei jedes Steuersignal entweder die Versorgungsspannung, die Massespannung oder die halbe Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers freigeben oder sperren soll.
  3. Vorrichtung nach Anspruch 2, wobei die Abschlussschaltung zum Auswählen lediglich entweder der Versorgungsspannung, der Massespannung oder der halben Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers lediglich eines der drei Steuersignale aktivieren soll, um entweder die Versorgungsspannung, die Massespannung oder die halbe Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers freizugeben.
  4. Vorrichtung nach Anspruch 1, wobei die Abschlussschaltung zum Auswählen lediglich entweder der Versorgungsspannung, der Massespannung oder der halben Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers lediglich die halbe Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers auswählen soll, wenn der Übertragungstreiber in einen Wechselstrom-(alternative current, AC)-Kopplungsmodus eingestellt werden soll.
  5. Vorrichtung nach Anspruch 1, wobei die Abschlussschaltung zum Auswählen lediglich entweder der Versorgungsspannung, der Massespannung oder der halben Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers lediglich die Versorgungsspannung oder lediglich eine Massespannung als die Abschlussspannungsreferenz des Übertragungstreibers auswählen soll, wenn der Übertragungstreiber in einen Gleichstrom-(direct current, DC)-Kopplungsmodus eingestellt werden soll.
  6. Vorrichtung nach Anspruch 1, wobei die Vorrichtung ein Register mit einem oder mehr Bits umfasst, um die drei Steuersignale zu programmieren.
  7. Vorrichtung nach Anspruch 3, wobei der Übertragungstreiber ein Paar von Differenzausgangssignalen ansteuern soll; und wobei die Abschlussschaltung umfasst: einen Widerstand, der mit einem der Differenzausgangssignale und einem Knoten gekoppelt ist; einen weiteren Widerstand, der mit einem weiteren der Differenzausgangssignale und dem Knoten gekoppelt ist; einen Kondensator, der mit dem Knoten und einem Masseknoten gekoppelt ist; und einen Operationsverstärker mit einem nicht invertierten Eingang, einem invertierten Eingang, einem Freigabe-Eingang und einem Ausgang, wobei der nicht invertierte Eingang mit der halben Versorgungsspannung gekoppelt ist, wobei der invertierte Eingang und der Ausgang mit dem Knoten gekoppelt sind, und wobei lediglich ein erstes der drei Steuersignale mit dem Freigabe-Eingang gekoppelt ist, um den Knoten auf die halbe Versorgungsspannung einzustellen, die auf eine Aktivierung des ersten Steuersignals reagiert.
  8. Vorrichtung nach Anspruch 7, wobei die Abschlussschaltung weiter umfasst: Schaltlogik mit einem Schalteingang, einem Schaltausgang und einem weiteren Freigabe-Eingang, wobei der Schalteingang mit der Versorgungsspannung gekoppelt ist, wobei der Schaltausgang mit dem Knoten gekoppelt ist, und wobei lediglich ein zweites der drei Steuersignale mit dem weiteren Freigabe-Eingang gekoppelt ist, um den Knoten auf die Versorgungsspannung einzustellen, die auf eine Aktivierung des zweiten Steuersignals reagiert.
  9. Vorrichtung nach Anspruch 8, wobei der Freigabe-Eingang ein erster Freigabe-Eingang ist, wobei der weitere Freigabe-Eingang ein zweiter Freigabe-Eingang ist, und wobei die Abschlussschaltung weiter umfasst: eine weitere Schaltlogik mit einem weiteren Schalteingang, einem weiteren Schaltausgang und einem dritten Freigabe-Eingang, wobei der weitere Schalteingang mit dem Masseknoten gekoppelt ist, wobei der weitere Schaltausgang mit dem Knoten gekoppelt ist, und wobei lediglich ein drittes der drei Steuersignale mit dem dritten Freigabe-Eingang gekoppelt ist, um den Knoten auf die Massespannung einzustellen, die auf eine Aktivierung des dritten Steuersignals reagiert.
  10. Vorrichtung nach Anspruch 1, wobei der Übertragungstreiber in Übereinstimmung mit entweder einem direkten Medienschnittstellen-(Direct Media Interface, DMI)-Protokoll, einem Peripheral Component Interconnect-(PCI)-Express-Schnittstellen-Protokoll oder einem Display Port Schnittstellen-Protokoll betrieben werden kann.
  11. System, umfassend: einen Memory-Controller mit einem Empfänger mit einer Abschlussschaltung, um entweder eine Versorgungsspannung oder eine Massespannung als eine Abschlussspannungsreferenz des Empfängers auszuwählen; und einen Controller mit einem Transmitter, um mit dem Empfänger zu kommunizieren.
  12. System nach Anspruch 11, wobei die Abschlussschaltung eine Empfänger-Abschlussschaltung ist, wobei die Abschlussspannungsreferenz eine Empfänger-Abschlussspannungsreferenz ist, wobei die Versorgungsspannung eine Empfänger-Versorgungsspannung ist, und wobei der Transmitter umfasst: einen Übertragungstreiber; und eine mit dem Übertragungstreiber gekoppelte Transmitter-Abschlussschaltung, um lediglich entweder eine Transmitter-Versorgungsspannung, eine Massespannung oder eine halbe Versorgungsspannung als eine Transmitter-Abschlussspannungsreferenz des Übertragungstreibers auszuwählen.
  13. System nach Anspruch 11, wobei der Memory-Controller ein Memory-Controller-Hub (MCH) ist, und wobei der Controller entweder ein Plattform-Controller-Hub (PCH) oder ein Eingangs-/Ausgangs-(I/O-input/output)-Controller-Hub (ICH) ist.
  14. System nach Anspruch 13, weiter umfassend einen Prozessor, wobei der MCH ein Teil des Prozessors ist.
  15. System nach Anspruch 11, wobei der Empfänger ein Paar von Differenzeingangssignalen umfasst, die mit der Abschlussschaltung gekoppelt sind, wobei die Abschlussschaltung umfasst: einen Widerstand, der mit einem der Differenzeingangssignale und einem Knoten gekoppelt ist; einen weiteren Widerstand, der mit einem weiteren der Differenzeingangssignale und dem Knoten gekoppelt ist; und wobei der Empfänger weiter den Knoten mit der ausgewählten einen Spannung verbinden soll.
  16. System nach Anspruch 12, wobei die Transmitter-Abschlussschaltung über drei Steuersignale verfügt, und wobei jedes Steuersignal entweder die Transmitter-Versorgungsspannung, die Massespannung oder die halbe Versorgungsspannung als die Transmitter-Abschlussspannungsreferenz des Übertragungstreibers freigeben oder sperren soll.
  17. System nach Anspruch 12, wobei die Transmitter-Abschlussschaltung zum Auswählen lediglich entweder der Transmitter-Versorgungsspannung, der Massespannung oder der halben Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers lediglich eines der drei Steuersignale aktivieren soll, um entweder die Transmitter-Versorgungsspannung, die Massespannung oder die halbe Versorgungsspannung als die Abschlussspannungsreferenz des Übertragungstreibers freizugeben.
  18. System nach Anspruch 17, wobei der Übertragungstreiber ein Paar von Differenzausgangssignalen ansteuern soll; und wobei die Abschlussschaltung umfasst: einen Widerstand, der mit einem der Differenzausgangssignale und einem weiteren Knoten gekoppelt ist; einen weiteren Widerstand, der mit einem weiteren der Differenzausgangssignale und dem Knoten gekoppelt ist; einen Kondensator, der mit dem Knoten und einem Masseknoten gekoppelt ist; und einen Operationsverstärker mit einem nicht invertierten Eingang, einem invertierten Eingang, einem Freigabe-Eingang und einem Ausgang, wobei der nicht invertierte Eingang mit der halben Versorgungsspannung gekoppelt ist, wobei der invertierte Eingang und der Ausgang mit dem Knoten gekoppelt sind, und wobei lediglich ein erstes der drei Steuersignale mit dem Freigabe-Eingang gekoppelt ist, um den Knoten auf die halbe Versorgungsspannung einzustellen, die auf eine Aktivierung des ersten Steuersignals reagiert.
  19. System nach Anspruch 18, wobei die Transmitter-Abschlussschaltung weiter umfasst: Schaltlogik mit einem Schalteingang, einem Schaltausgang und einem weiteren Freigabe-Eingang, wobei der Schalteingang mit der Transmitter-Versorgungsspannung gekoppelt ist, wobei der Schaltausgang mit dem Knoten gekoppelt ist, und wobei lediglich ein zweites der drei Steuersignale mit dem weiteren Freigabe-Eingang gekoppelt ist, um den Knoten auf die Transmitter-Versorgungsspannung einzustellen, die auf eine Aktivierung des zweiten Steuersignals reagiert.
  20. System nach Anspruch 19, wobei der Freigabe-Eingang ein erster Freigabe-Eingang ist, wobei der weitere Freigabe-Eingang ein zweiter Freigabe-Eingang ist, und wobei die Transmitter-Abschlussschaltung weiter umfasst: eine weitere Schaltlogik mit einem weiteren Schalteingang, einem weiteren Schaltausgang und einem dritten Freigabe-Eingang, wobei der weitere Schalteingang mit dem Masseknoten gekoppelt ist, wobei der weitere Schaltausgang mit dem Knoten gekoppelt ist, und wobei lediglich ein drittes der drei Steuersignale mit dem dritten Freigabe-Eingang gekoppelt ist, um den Knoten auf die Massespannung einzustellen, die auf eine Aktivierung des dritten Steuersignals reagiert.
  21. System nach Anspruch 12, wobei der Übertragungstreiber in Übereinstimmung mit entweder einem direkten Medienschnittstellen-(Direct Media Interface, DMI)-Protokoll, einem Peripheral Component Interconnect-(PCI)-Express-Schnittstellen-Protokoll oder einem Display Port Schnittstellen-Protokoll betrieben werden kann.
  22. Verfahren, umfassend: Auswählen lediglich entweder einer Versorgungsspannung, einer Massespannung oder einer halben Versorgungsspannung als eine Abschlussspannungsreferenz eines Transmitters;
  23. Verfahren nach Anspruch 22, weiter umfassend entweder eine weitere Versorgungsspannung oder eine weitere Massespannung als eine Abschlussspannungsreferenz eines Empfängers auszuwählen, der kommunikationsfähig mit dem Transmitter gekoppelt ist.
  24. Verfahren nach Anspruch 23, wobei der Transmitter und der Empfänger kommunikationsfähig in Übereinstimmung mit entweder einem direkten Medienschnittstellen-(Direct Media Interface, DMI)-Protokoll, einem Peripheral Component Interconnect-(PCI)-Express-Schnittstellen-Protokoll oder einem Display Port Schnittstellen-Protokoll gekoppelt sind.
DE102010021789A 2009-06-30 2010-05-27 Verfahren und System, um konfigurierbare Eingangs-/Ausgangs-(I/O-Input/Output)-Abschlussspannungsreferenz zu erleichtern Ceased DE102010021789A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/495,602 2009-06-30
US12/495,602 US7859298B1 (en) 2009-06-30 2009-06-30 Method and system to facilitate configurable input/output (I/O) termination voltage reference

Publications (1)

Publication Number Publication Date
DE102010021789A1 true DE102010021789A1 (de) 2011-01-27

Family

ID=43357350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010021789A Ceased DE102010021789A1 (de) 2009-06-30 2010-05-27 Verfahren und System, um konfigurierbare Eingangs-/Ausgangs-(I/O-Input/Output)-Abschlussspannungsreferenz zu erleichtern

Country Status (4)

Country Link
US (1) US7859298B1 (de)
JP (1) JP2011015391A (de)
CN (1) CN101938273A (de)
DE (1) DE102010021789A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410812B2 (en) * 2009-10-22 2013-04-02 Synopsys, Inc. “Supply-less” HDMI source terminated output stage with tuned wide-range programmable termination
KR101717587B1 (ko) * 2011-04-12 2017-03-17 삼성전자주식회사 종단 회로, 종단 회로를 포함하는 송신 장치 및 송신 장치를 포함하는 멀티미디어 소스 장치
CN103186178A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业(深圳)有限公司 主板
US9357649B2 (en) * 2012-05-08 2016-05-31 Inernational Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US8638838B1 (en) 2012-08-27 2014-01-28 Teradici Corporation Differential serial interface for supporting a plurality of differential serial interface standards
US9519315B2 (en) 2013-03-12 2016-12-13 International Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US8912819B2 (en) * 2013-03-18 2014-12-16 Mediatek Inc. Termination circuits capable of receiving data signals in different formats for performing impedance matching
US9214941B2 (en) * 2013-08-30 2015-12-15 Xilinx, Inc. Input/output circuits and methods of implementing an input/output circuit
US11757489B2 (en) 2021-08-12 2023-09-12 Advanced Micro Devices, Inc. Noise mitigation in single ended links

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601486B2 (ja) * 1987-10-02 1997-04-16 川崎製鉄株式会社 プログラマブル入力回路
JP3170980B2 (ja) * 1993-11-29 2001-05-28 富士通株式会社 半導体集積回路
JP3147642B2 (ja) * 1994-02-28 2001-03-19 富士通株式会社 電子装置、集積回路及び終端装置
JP2001007692A (ja) * 1999-06-22 2001-01-12 Hitachi Ltd Lsi実装回路基板
US6476642B1 (en) * 2000-07-17 2002-11-05 Agere Systems Guardian Corp. Differential current driver circuit
JP3721117B2 (ja) * 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
US20040032319A1 (en) * 2002-08-17 2004-02-19 Kye-Hyun Kyung Devices and methods for controlling active termination resistors in a memory system
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface
KR100555571B1 (ko) * 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
JP2008042376A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd 双方向伝送回路及び送受信素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Institute of Electrical and Electronics Engineers (IEEE) Drahtlosstandardfamilie 802.11

Also Published As

Publication number Publication date
CN101938273A (zh) 2011-01-05
JP2011015391A (ja) 2011-01-20
US7859298B1 (en) 2010-12-28
US20100327957A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
DE102010021789A1 (de) Verfahren und System, um konfigurierbare Eingangs-/Ausgangs-(I/O-Input/Output)-Abschlussspannungsreferenz zu erleichtern
DE102010044867B4 (de) Speicher-Link-Initialisierung
DE102014225808B4 (de) Bluetooth-Kopplungs-System und Verfahren
DE102012100379B4 (de) Einstellen einer Datenübermittlungsrate in einem Peer-to-Peer Betrieb
DE102015117019B4 (de) Serielle Peripherieschnittstellen-Kettenkommunikation mit rahmengebundener Antwort
DE112016000994T5 (de) Ein niedrigstrom-typ-c-empfänger mit hoher leerlaufrausch- und dc-pegel-unterdrückung
DE112007003113B4 (de) Reduzieren von Leerlauf-Verlustleistung in einem integrierten Schaltkreis
DE102010025307A1 (de) Verfahren und Vorrichtung zur Verringerung des Energieverbrauchs
DE112013004799T5 (de) Symmetrisierung von Entzerrungsbestrebungen von Strukturen von Sendefiltern mit endlicher Impulsantwort und Empfangslinearentzerrern oder Entscheidungsrückkopplungsentzerrern in Hochgeschwindigkeits-Serien-Verkettungen
DE112008001757B4 (de) Systeme und Verfahren zum Bestimmen einer Aktualisierungsrate eines Speichers auf der Basis von HF-Aktivitäten
DE102010053281A1 (de) Verfahren und System zur Fehlerbehandlung bei einem Speichergerät
DE112011106021T5 (de) Zugreifen auf Daten, die in einem Befehls-/Adressregister-Gerät gespeichert sind
DE102014110423A1 (de) Techniken zum Bewegen von Daten zwischen einem Netzwerk-Eingabe/Ausgabe-Gerät und einem Speichergerät
DE112012006227T5 (de) Remotezugriff auf den direkten Speicher mit reduzierter Latenzzeit
DE102014003575A1 (de) Techniken für die Multimedia-Wiedergabe
DE112017003302T5 (de) Verfahren, Vorrichtung und System für dynamische Optimierung der Signalintegrität an einem Bus
DE102013108899A1 (de) Kontenmanagement für cloudbasierte Applikationen
DE102016206170B4 (de) Serielle draht-debug-brücke
DE102020105939A1 (de) Enhanced-Serial-Peripheral-Interface-(eSPI)-Signalisierung zurAbsturzereignisbenachrichtigung
DE112016005816T5 (de) Verfahren und Vorrichtung zum Bereitstellen von Energiezustandsinformationen mithilfe von Inband-Signalisierung
DE102014002370A1 (de) Anzeigen eines kritischen batteriestatus in mobilen einrichtungen
DE102013022164A1 (de) Ermittlung einer Formationskompatibilität zwischen einer Datenverarbeitungseinrichtung und einer weiteren Datenverarbeitungseinrichtung vor Übertragung einer Multimediadatei zwischen ihnen
DE112013003712T5 (de) Impulsbreitenmodulations-Empfängerschaltungsanordnung
DE102011055276A1 (de) Statusaustausch zwischen einem Basisgerät und einem abnehmbaren Gerät
DE102012100034A1 (de) Drahtloses Gerät und drahtloses Verbindungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20131212