JP2011015391A

JP2011015391A - 入出力終端電圧基準設定の簡易化方法およびシステム

Info

Publication number: JP2011015391A
Application number: JP2010113624A
Authority: JP
Inventors: Ronald W Swartz; ダブリュー．シュワルツ、ロナルド; Vladislav Tsirkin; ツィルキン、ブラディスラブ; Ram Livne; リブン、ラム
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2009-06-30
Filing date: 2010-05-17
Publication date: 2011-01-20
Also published as: DE102010021789A1; US20100327957A1; CN101938273A; US7859298B1

Abstract

【課題】送信機または受信機における入出力（Ｉ／Ｏ）終端電圧基準の設定を容易にする方法およびシステムを提供する。
【解決手段】送信機及び受信機はそれぞれ、所望の結合方式に基づく適切な終端基準電圧を選択するための終端回路を有する。送信機は、送信ドライバに連結された終端回路を有し、送信ドライバの終端電圧基準として、電源電圧、接地電圧または電源電圧の半分の電圧のうちのいずれか一つを選択する。また、受信機は、受信機の終端電圧基準として、電源電圧または接地電圧のいずれかを選択する終端回路を有する。
【選択図】図１

Description

本発明は、終端回路に関し、特に、これに限定されないが、設定可能な入出力（Ｉ／Ｏ）終端電圧基準に関する。

典型的なコンピュータシステムは、いくつかの主要部品を有し、プロセッサ、一般的に「ノースブリッジ」として知られるメモリ制御ハブ、「サウスブリッジ」として知られる入出力制御ハブ、メモリモジュール及び大容量記憶装置を含む。

サウスブリッジおよびノースブリッジの間のインターフェースの終端電圧基準は、通常、固定されている。例えば、サウスブリッジおよびノースブリッジの間に直流（ＤＣ）結合が使用される場合、サウスブリッジで終端する電源は、ノースブリッジで終端する電源とのみ、接続することが可能である。すなわち、サウスブリッジで終端する電源と、ノースブリッジで終端する接地電圧とを接続することはできない。このように、サウスブリッジ及びノースブリッジの終端電圧基準は固定されており、サウスブリッジとノースブリッジとの間での相互運用性が許されていない。

以下に記載する説明及び添付の図面により、本発明の実施形態の特徴および利点は明らかになる。

本発明の一実施形態によるシステムを示した図である。本発明の一実施形態による送信機の回路図である。本発明の一実施形態による受信機の回路図である。

以下、発明の実施の形態が例示されるが、これらは図面に示された構成によって限定されるものではない。図示の単純化および明瞭化のために、図示された要素は必ずしも実寸法で描かれていない。例えば、いくつかの要素の寸法は、明瞭化のために他の要素に比べて拡大して描かれていることがある。さらに、適切であると考えられる場合、対応する又は類似する要素を示すのに参照番号が図面間で繰り返し使用されている。また、本明細書において、本発明の「一実施形態」または「ある実施形態」と呼ぶものは、実施形態に関連する特定の特徴、構造及び特性が、少なくとも本発明の実施形態の一つに含まれていることを意味する。したがって、本明細書中の様々な箇所で使用されている「一実施形態において」という表現は、必ずしも同一の実施形態を指していない。

本発明の実施形態は、送信機または受信機における入出力（Ｉ／Ｏ）終端電圧基準の設定を容易にする方法およびシステムを提供する。本発明の一実施形態では、送信機及び受信機は、所望の結合方式に基づく適切な終端基準電圧を選択するための終端回路をそれぞれ有する。例えば、本発明の一実施形態では、送信機は、送信ドライバに連結された終端回路を有し、送信ドライバの終端電圧基準として、電源電圧、接地電圧または電源電圧の半分の電圧のうちのいずれか一つを選択する。また、本発明の他の実施形態では、受信機は終端回路を有し、受信機の終端電圧基準として、電源電圧または接地電圧のいずれかを選択する。

例えば、一実施形態において、送信機と受信機との間で交流（ＡＣ）結合が使用される場合、送信機は、送信ドライバの終端電圧基準として電源電圧の半分の電圧を選択し、受信機は、受信機の終端電圧基準として、接地電圧を選択する。送信機または受信機における入出力終端電圧基準の設定を簡略化することにより、送信機および／または受信機の相互運用性を向上させることができる。加えて、異なる終端電圧基準に対して、それぞれ異なる送信機設計をおこなう必要がない。一つの送信機設計で複数の設定可能な入出力終端電圧基準を利用することが可能であり、異なる終端電圧基準に対応するために複数の送信機の製品ラインを維持するコストを節約することができる。

図１は、本発明の一実施形態によるシステム１１０のブロック１００を示す図である。システム１１０としては、これらに限定されないが、デスクトップコンピューター、ラップトップコンピュータ、ネットブック、ノートパソコン、携帯情報端末（ＰＤＡ）、サーバー、ワークステーション、携帯電話、モバイルコンピューティングデバイス、インターネット機器、または他のコンピュータデバイスが含まれる。また、他の実施形態によれば、システム１１０は、後述の方法を実施するのに使用されるシステムオンチップ（ＳＯＣ）であってもよい。

プロセッサ１２０は、システム１１０の命令を実行するプロセッサコアをもつ。プロセッサコアは、これらに限定されないが、命令を取り出すプリフェッチ論理回路、命令を解読する解読回路、および命令を実行する実行論理回路などを含む。プロセッサ１２０は、システム１１０の命令および／またはデータをキャッシュするキャッシュメモリを有する。他の実施形態においては、キャッシュメモリは、これらに限定されないが、レベル１、レベル２及びレベル３キャッシュメモリ、またはプロセッサ１２０内に備えられたその他のキャッシュメモリ構造を含む。

プロセッサ１２０は、インターフェース１２４、１４２を通じて入出力制御装置１４０と連結されたメモリ制御装置１２２を有する。メモリ制御装置１２２の機能により、プロセッサ１２０は、インターフェース１２６、１３２を通じて、揮発性メモリおよび／または不揮発性メモリを含むメモリ１３０にアクセスおよび交信可能となる。揮発性メモリとしては、これらに限定されないが、ＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＲＤＲＡＭ（ＲＡＭＢＵＳＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、および／または他のＲＡＭデバイスを含む。

不揮発性メモリとしては、これらに限定されないが、ＮＡＮＤフラッシュメモリ、相変化メモリ（ＰＣＭ）、ＲＯＭ（ｒｅａｄｏｎｌｙｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（登録商標）（ｅｌｅｃｔｒｉｃａｌｌｙｅｒａｓａｂｌｅｐｒｏｇｒａｍｍａｂｌｅｒｅａｄｏｎｌｙｍｅｍｏｒｙ）、または他の不揮発性メモリデバイスを含む。メモリ１３０は、プロセッサ１２０により実行される情報および命令を記憶する。また、メモリ１３０は、プロセッサ１２０が命令を実行している間に、一時変数または他の中間情報を記憶してもよい。本発明の他の実施形態では、メモリ制御装置１２２は、プロセッサ１２０から分離されて、別のブロックまたはモジュール内に配置される。

入出力制御装置１４０は、これらに限定されないが、入出力制御ハブ（ＩＣＨ）、プラットフォーム制御ハブ（ＰＣＨ）およびチップセット等を含む。入出力制御装置１４０により、プロセッサ１２０とシステム１１０内の他のモジュールとを接続することが可能となる。本発明の一実施形態では、これらに限定されないが、インテル（登録商標）のクイックパス・インターコネクト（ＱＰＩ）、ダイレクト・メディア・インターフェース（ＤＭＩ）等のポイント・ツー・ポイント通信プロトコルに従って、インターフェース１２４、１４２は動作する。入出力制御装置１４０は、インターフェース１４４、１５２を通じて、ディスプレイ１５０と接続する。このようなディスプレイとしては、これらに限定されないが、液晶ディスプレイ（ＬＣＤ）、ブラウン管（ＣＲＴ）ディスプレイ、および他の視覚表示装置を含む。本発明の一実施形態においては、これらに限定されないが、デジタル・ビジュアル・インターフェース（ＤＶＩ）プロトコル、ディスプレイポートプロトコル、ＨＤＭＩ（Ｈｉｇｈ‐ＤｅｆｉｎｉｔｉｏｎＭｕｌｔｉｍｅｄｉａＩｎｔｅｒｆａｃｅ）等に従って、インターフェース１４４、１５２が動作する。

本発明の一実施形態においては、入出力制御装置１４０は、設定可能な送信機をインターフェース１４２に備える。入出力制御装置１４０は、メモリ制御装置１２２内のインターフェース１２４と通信するために、インターフェース１４２における所望の終端電圧を選択することができる。本発明の一実施形態において、入出力制御装置１４０およびメモリ制御装置１２２がＤＭＩに従って通信をおこなう場合、入出力制御装置１４０は、終端電圧基準として、システム１１０の電源電圧、システム１１０の接地電圧、またはシステム１１０の電源電圧の半分の電圧のうちのいずれか一つのみを選択する。また、本発明の一実施形態において、メモリ制御装置１２２は、受信機を備え、インターフェース１４２内の送信機との結合方式に適合した所望の終端電圧基準を選択する。

本発明の一実施形態においては、入出力制御装置のインターフェース１４２内の送信機およびメモリ制御装置１２２のインターフェース１２４内の受信機の設定可能性により、入出力制御装置１４０とメモリ制御装置１２２との間の相互運用性を高めることができる。入出力制御装置１４０は、これらに限定されないが、例えば、不揮発性メモリ、記憶媒体、キーボード、マウス、そしてネットワークインターフェースのような周辺機器と結合される一つのまたは複数のインターフェース１４６を有する。記憶媒体としては、これらに限定されないが、ソリッドステートドライブ、ハードディスクドライブ、ユニバーサルシリアルバスフラッシュメモリドライブ、およびその他のコンピュータデータ記憶媒体を含む。

ネットワークインターフェースは、周知のネットワークインターフェース規格のいずれかを使用して実装され、そのような規格としては、これらに限定されないが、例えば、イーサネット（登録商標）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）エクスプレスインターフェース、無線インターフェース、および／または他の適合するインターフェースが含まれる。また、これらに限定されないが、ＩＥＥＥ（ＩｎｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃｓＥｎｇｉｎｅｅｒｓ）の無線規格８０２．１１系、ＨｏｍｅＰｌｕｇＡＶ（ＨＰＡＶ）、超広帯域無線（ＵｌｔｒａＷｉｄｅＢａｎｄ：ＵＷＢ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、またはＷｉＭａｘ等の無線通信プロトコルに従って、無線インターフェースは動作する。

図１に示すモジュールでは、システム１１０内に複数のブロックが個別に存在するように描かれているが、これらのブロックのうちの、いくつかのブロックによって実行される機能を一つの半導体回路内に集積してもよいし、あるいは、二つ以上の個別の集積回路に実装するようにしてもよい。また、本発明の他の実施形態において、システム１１０は、複数のプロセッサまたはプロセッサコアを備えるようにしてもよい。さらに、図には示していないが、他の機能ブロック、またはそれぞれのブロックのインスタンスをシステム１１０内に接続することができる。

図２は、本発明の一実施形態による送信機２１０の回路２００を示す図である。本発明の一実施形態では、送信機２１０は、入出力制御装置１４０内のインターフェース１４２の一部となっている。また、本発明の他の部分では、送信機２１０は、入出力制御装置１４０内のインターフェース１４４の一部となっている。本発明の作用に影響を及ぼすことなく、システム１１０のいずれのインターフェースにおいても、送信機２１０を利用可能であることは、当業者であれば容易に理解できる。

送信機は、終端回路２４０に連結されたドライバ２２０を備える。本発明の一実施形態では、送信機は、一組の差動リンクＤ＋２９０およびＤ−２９２を通じて情報を送信する。ドライバ２２０は、６つのトランジスタ２２１、２２３、２２５、２２７、２２９、２３１を有し、トランジスタはそれぞれ制御信号２２２、２２４、２２６、２２８、２３０、２３２によって制御される。電源電圧２３５がドライバ２２０に給電する。ドライバの動作については当業者であれば容易に理解できるため、本明細書では動作について記載しない。例示されるドライバ２２０の回路図は、本発明を限定することを意図していない。当業者であれば、本発明の作用に影響を及ぼすことなく、ドライバ２２０の他の実装方法が可能であることは、容易に理解できる。

本発明の一実施形態では、終端回路２４０は、三つの終端電圧基準設定をもつ。本発明の他の実施形態では、三つ以上または三つ以下の終端電圧基準の設定をもつようにしてもよいことは、当業者であれば容易に理解できる。

終端回路２４０は、ドライバ２２０の一組の差動出力Ｄ＋２９０およびＤ−２９２間に直列に接続された二つの抵抗２４２、２４４を有する。本発明の一実施形態では、抵抗２４２、２４４は実質的に同じ抵抗値をもつ。また、本発明の他の実施形態では、抵抗２４２、２４４はそれぞれ５０Ωの抵抗値をもつ。演算増幅器（オペアンプ）２４６により、送信機２１０の終端電圧基準の第１の設定を容易にすることができる。本発明の他の実施形態では、オペアンプ２４６の出力および反転入力は、ノード２４３と接続される。ノード２４３における電圧が、送信機２１０の終端電圧基準である。オペアンプ２４６の非反転入力は、端子電圧の二分の一（Ｖ_ｔｅｒｍ／２）の電圧２５０、すなわちドライバ２２０の端子電圧の半分の電圧と接続される。また、本発明の一実施形態では、端子電圧は、送信機２１０の電源電圧と接続される。

本発明の一実施形態では、オペアンプ２４６は、ノード２４３の電圧が端子電圧の半分に設定される場合の制御信号であるイネーブル１信号２４８をもつ。例えば、本発明の一実施形態において、イネーブル１信号２４８がアサートされる、すなわちアクティブになるまたはオンになると、オペアンプ２４６の反転入力は、オペアンプ２４６の非反転入力と同じ電圧を参照する。オペアンプ２４６の非反転入力には、Ｖ_ｔｅｒｍ／２の電圧２５０が設定されているので、オペアンプ２４６の反転入力にもＶ_ｔｅｒｍ／２の電圧２５０が設定される。本発明の一実施形態では、オペアンプ２４６を有効にすることにより、ノード２４３に、Ｖ_ｔｅｒｍ／２の電圧２５０が設定される。このようにして、イネーブル１信号２４８がアサートされると、送信機２１０の終端電圧基準には、Ｖ_ｔｅｒｍ／２の電圧２５０が設定される。

終端回路２４０は、ノード２４３および接地ノードに接続されたコンデンサ２８０を有する。本発明の一実施形態では、送信機２１０が交流（ＡＣ）結合モードに設定される場合、終端電圧基準は、ドライバ２２０の端子電圧の半分に設定される。コンデンサ２８０は、高い周波数において接地ノードに対する短絡回路として機能する。

本発明の一実施形態では、スイッチング論理回路により、終端電圧基準の第２の設定を容易にすることができる。スイッチング論理回路は、これらに限定されないが、トランジスタ、リレー回路等を含む。本発明の一実施形態では、終端回路２４０は、イネーブル２信号２６２によって制御されるトランジスタ２６０を備える。イネーブル２信号２６２がアサートされて、トランジスタ２６０がオンになる、またはオンに切り替えられると、ノード２４３に端子電圧（Ｖ_ｔｅｒｍ）２７０が設定される。このようにして、送信機２１０の終端電圧基準が端子電圧（Ｖ_ｔｅｒｍ）２７０に設定される。

また、本発明の一実施形態では、別のスイッチング論理回路により、終端電圧基準の第３の設定を容易にすることができる。本発明の一実施形態では、終端回路２４０は、イネーブル３信号２６７によって制御されるトランジスタ２６５を備える。イネーブル３信号２６７がアサートされて、トランジスタ２６５がオンになる、またはオンに切り替えられると、ノード２４３が接地電圧に設定される。このようにして、送信機２１０の終端電圧基準が接地電圧に設定される。

本発明の一実施形態において、送信機２１０が直流（ＤＣ）結合モードに設定される場合、送信機は、電源電圧のみ又は接地電圧のみを送信機２１０の終端電圧基準として選択する。また、本発明の一実施形態においては、送信機２１０が動作している間、三つのイネーブル信号２４８、２６２、２６７のうち一つのみが、所望の終端電圧基準を選択するためにアサートされる。

本発明の一実施形態において、入出力制御装置１４０は、三つのイネーブル信号２４８、２６２、２６７の設定を制御するレジスタを有する。例えば、本発明の一実施形態では、入出力制御装置１４０は、送信機２１０の終端電圧基準を制御する２ビットをもつ。レジスタ内のこの２ビットの値に基づいて、適切な制御信号が三つのイネーブル信号２４８、２６２、２６７に送信される。例えば、２ビットに、送信機２１０の終端電圧基準として接地電圧が設定されることを示す値"００"が設定された場合、イネーブル３信号２６７をアサートする制御信号、およびイネーブル信号２４８、２６２を非アサートする二つの制御信号が送信されて、オペアンプ２４８およびトランジスタ２６０がそれぞれ非アクティブとなる。

本発明の一実施形態において、レジスタは、送信機２１０の一部となっている。本発明の作用に影響を及ぼすことなく、イネーブル信号２４８、２６２および２６７を制御する他の方法、および他の方法を使用可能であることは、当業者であれば容易に理解できる。例えば、本発明の他の実施形態において、イネーブル信号２４８、２６２および２６７はそれぞれシステムボード上のストラップピンに接続され、入出力制御装置１４０の終端電圧基準の設定を可能にする。ユーザーは、例えば、ジャンパーを使用して所望のストラップピンと、電源電圧または接地電圧とを接続するようにしてもよい。

図３は、本発明の一実施形態による受信機３１０の回路３００を示す図である。本発明の一実施形態では、受信機３１０は、メモリ制御装置１２２内のインターフェース１２４の一部となっている。本発明の他の実施形態では、受信機３１０が、システム１１０の他のインターフェースに実装されるようにしてもよい。受信機３１０は、一組の差動信号Ｄ＋３５０およびＤ−３５２をもつ。抵抗３０２、３０４は、一組の差動信号Ｄ＋３５０およびＤ−３５２の間に直列に接続される。本発明の一実施形態では、抵抗３０２、３０４は実質的に同じ抵抗値をもつ。また、本発明の他の実施形態において、受信機３１０がＤＭＩプロトコルに従って動作可能である場合、抵抗３０２、３０４はそれぞれ５０Ωの抵抗値をもつ。

受信機３１０の回路の動作については、当業者であれば容易に理解できるため、ここでは記載しない。本発明の一実施形態では、ノード３５４は、受信機３１０のパッケージ上のピンまたはボールであってもよい。また、本発明の一実施形態では、ノード３５４が、システムボードのストラップピンに接続されるようにしてもよい。このようにすることで、ストラップピンを通じて電源電圧または接地電圧に接続することにより、受信機３１０の終端電圧基準を制御することが可能となる。本発明の他の実施形態では、ノード３５４をレジスタにより制御可能または設定可能とするようにしてもよい。例えば、本発明の一実施形態において、レジスタの１ビットを、ノード３５４の電圧を制御するのに使用してもよい。

このように送信機２１０および／または受信機３１０の終端電圧基準を設定可能または制御可能とすることにより、送信機２１０および／または受信機３１０の相互運用性が達成される。

以上、開示の特徴の実施形態例が説明されたが、特徴を実施するために、他の様々な方法を使用してもよいことは、当業者であれば容易に理解できる。また、上記の説明では、本発明の特徴の様々な側面について記載されており、特徴を十分に理解できるよう説明することを目的として、特定の数字、システムおよび設定が述べられている。しかしながら、これらの特定の詳細事項がなくとも、本発明の特徴を実施可能であるということは、本開示の利益を享受する当業者にとって明らかである。また、他の例においては、開示の特徴を不明確にしない目的から、周知の特徴、部品またはモジュールは、省略、単純化、一体化または分割されている。

また、本明細書で使用されている「動作可能」という言葉は、装置またはシステムが電源オフの状態において、装置、システム、およびプロトコル等が動作可能であるということ、または所望の機能のために動作するのに採用されるということを意味する。また、本明細書で使用されている「実質的に同じ」という言葉は、値が１０％より大きく異ならないことを意味する。例えば、抵抗は、５％の許容範囲を有してもよく、等しい公表抵抗値をもつ二つの抵抗は、許容範囲のために実際の計測では、異なる値を示してもよい。本発明の一実施形態では、許容範囲は、１０％の範囲内で容認される。本発明の特徴の様々な実施形態は、ハードウェア、ファームウェア、ソフトウェア、及びこれらの組み合わせにより実施可能であり、プログラムコードを参照することにより又はプログラムコードと併せて説明される。プログラムコードとしては、例えば、命令、機能、プロセス、データ構造、論理、アプリケーションプログラム、またはシミュレーション、エミュレーションおよび組み立て設計のための設計表現もしくはフォーマットであって、機械によってアクセスされる場合に機械が実行するタスクとなり、抽象データ型のハードウェアコンテキスト若しくは下層のハードウェアコンテキストを定義する、または結果を生成するものが挙げられる。

図に示される技術は、記憶されたコードおよびデータを使用して実装することができ、汎用コンピュータや汎用コンピュータデバイスのような一つまたは複数のコンピュータデバイス上で実行することができる。そのようなコンピュータデバイスは、機械可読媒体を使用して、コード及びデータを記憶し、またコード及びデータを（内部で、そしてネットワーク上の他のコンピュータデバイスと）やりとりする。機械可読媒体としては、機械可読記憶媒体（例えば、磁気ディスク、光学ディスク、ＲＡＭ、ＲＯＭ，フラッシュメモリデバイス、相変化メモリ等）、及び機械可読通信媒体（電気、光、音波または他の形態の伝搬信号−例えば搬送波、赤外線信号、デジタル信号等）が含まれる。

開示された発明の特徴が、例示された実施形態を参照して説明されたが、上記の説明は、限定する目的で解釈されるべきでない。例示された実施形態、および本発明の特徴の他の実施形態に対して様々な改良を加えることが可能であることは当業者にとって明らかであり、その様な改良を加えた形態も開示される本発明の特徴の範囲内であるとみなされる。

Claims

送信ドライバと、
前記送信ドライバと連結された終端回路であって、電源電圧、接地電圧または電源電圧の半分の電圧のいずれか一つのみを前記送信ドライバの終端電圧基準として選択する終端回路と
を備える装置。
前記終端回路は、三つの制御信号を有し、前記制御信号はそれぞれ、前記電源電圧、前記接地電圧および前記電源電圧の半分の電圧のうちの、対応する電圧を前記送信ドライバの前記終端電圧基準としてイネーブルするまたはディセーブルにする請求項１に記載の装置。
前記終端回路が、前記電源電圧、前記接地電圧および前記電源電圧の半分の電圧のいずれか一つのみを前記送信ドライバの前記終端電圧基準として選択することは、前記三つの制御信号のうちいずれか一つのみをアサートして、前記電源電圧、前記接地電圧および前記電源電圧の半分の電圧のうちの前記対応する電圧を、前記送信ドライバの前記終端電圧基準としてイネーブルにすることである請求項２に記載の装置。
前記送信ドライバが交流（ＡＣ）結合モードに設定される場合、前記終端回路が、前記電源電圧、前記接地電圧および前記電源電圧の半分の電圧のいずれか一つのみを前記送信ドライバの前記終端電圧基準として選択することは、前記電源電圧の半分の電圧のみを前記送信ドライバの前記終端電圧基準として選択することである請求項１に記載の装置。
前記送信ドライバが直流（ＤＣ）結合モードに設定される場合、前記終端回路が、前記電源電圧、前記接地電圧および前記電源電圧の半分の電圧のいずれか一つのみを前記送信ドライバの前記終端電圧基準として選択することは、前記電源電圧または前記接地電圧のいずれか一つのみを前記送信ドライバの前記終端電圧基準として選択することである請求項１に記載の装置。
前記三つの制御信号をプログラムする一つまたは複数のビットを有するレジスタを備える請求項２に記載の装置。
前記送信ドライバは、一組の差動出力信号を駆動し、
前記終端回路は、
前記一組の差動出力信号のうちの一方およびノードと連結される抵抗と、
前記一組の差動出力信号のうちの他方および前記ノードと連結される他の抵抗と、
前記ノードおよび接地ノードと連結されるコンデンサと、
非反転入力、反転入力、イネーブル入力および出力を有する演算増幅器と
を含み、
前記非反転入力は前記電源電圧の半分の電圧と連結され、前記反転入力および前記出力は前記ノードと連結され、前記三つの制御信号のうちの第１の制御信号のみが前記イネーブル入力に連結され、前記第１の制御信号のアサートに応答して、前記ノードに前記電源電圧の半分の電圧を設定する請求項３に記載の装置。
前記終端回路は、スイッチ入力、スイッチ出力および他のイネーブル入力を有するスイッチング論理回路をさらに含み、前記スイッチ入力は前記電源電圧と連結され、前記スイッチ出力は前記ノードと連結され、前記三つの制御信号のうちの第２の制御信号は前記他のイネーブル入力と連結され、前記第２の制御信号のアサートに応答して前記ノードに前記電源電圧を設定する請求項７に記載の装置。
前記イネーブル入力は第１のイネーブル入力であって、前記他のイネーブル入力は第２のイネーブル入力であって、前記終端回路は、他のスイッチ入力、他のスイッチ出力および第３のイネーブル入力を有する他のスイッチング論理回路をさらに含み、前記他のスイッチ入力は前記接地ノードに連結され、前記他のスイッチ出力は前記ノードに連結され、前記三つの制御信号のうち第３の制御信号のみが前記第３のイネーブル入力に連結され、前記第３の制御信号のアサートに応答して、前記ノードに前記接地電圧を設定する請求項８に記載の装置。
前記送信ドライバは、ダイレクトメディアインターフェース（ＤＭＩ）プロトコル、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）‐エクスプレスインターフェースプロトコル、およびディスプレイポートインターフェースプロトコルのいずれか一つに従って動作可能である請求項１に記載の装置。
終端回路を含む受信機有し、前記受信機の終端電圧基準として電源電圧または接地電圧を選択するメモリ制御装置と、
前記受信機と通信する送信機を有する制御装置と
を備えるシステム。
前記終端回路は、受信機終端回路であって、前記終端電圧基準は受信機の終端電圧基準であって、前記電源電圧は受信機電源電圧であって、
前記送信機は、
送信ドライバと、
前記送信ドライバと連結され、前記送信ドライバの送信機終端電圧基準として送信機電源電圧、接地電圧および電源電圧の半分の電圧のうちいずれか一つのみを選択する送信機終端回路と
を有する請求項１１に記載のシステム。
前記メモリ制御装置はメモリ制御ハブ（ＭＣＨ）であって、前記制御装置は、プラットフォーム制御ハブ（ＰＣＨ）および入出力（Ｉ／Ｏ）制御ハブ（ＩＣＨ）のうちの一つである請求項１１に記載のシステム。
プロセッサをさらに備え、前記ＭＣＨが前記プロセッサの一部である請求項１３に記載のシステム。
前記受信機は、前記終端回路に連結された一組の差動入力信号を有し、
前記終端回路は、
前記一組の差動入力信号のうちの一方およびノードと連結される抵抗と、
前記差動入力信号のうちの他方および前記ノードと連結される他の抵抗と
を有し、前記受信機は、前記ノードを前記選択した一つの電圧に接続する請求項１１に記載のシステム。
前記送信機終端回路は、三つの制御信号を有し、前記制御信号はそれぞれ、前記送信機電源電圧、前記接地電圧および前記電源電圧の半分の電圧のうちの、対応する電圧を前記送信ドライバの前記送信機終端電圧基準として有効にするまたは無効にする請求項１２に記載のシステム。
前記送信機終端回路が、前記送信機電源電圧、前記接地電圧および前記電源電圧の半分の電圧のいずれか一つのみを前記送信ドライバの前記終端電圧基準として選択することは、前記三つの制御信号のうちのいずれか一つのみをアサートして、前記送信機電源電圧、前記接地電圧および前記電源電圧の半分の電圧のうちの前記対応する電圧を、前記送信ドライバの前記終端電圧基準として有効にすることである請求項１６に記載のシステム。
前記送信ドライバは一組の差動出力信号を駆動し、
前記終端回路は、
前記一組の差動出力信号のうちの一方および他のノードと連結される抵抗と、
前記一組の差動出力信号のうちの他方および前記他のノードと連結される他の抵抗と、
前記他のノードおよび接地ノードと連結されるコンデンサと、
非反転入力、反転入力、イネーブル入力および出力を有する演算増幅器と
を含み、前記非反転入力は前記電源電圧の半分の電圧と連結され、前記反転入力および前記出力は前記他のノードと連結され、前記三つの制御信号のうちの第１の制御信号のみが前記イネーブル入力に連結され、前記第１の制御信号のアサートに応答して前記他のノードに前記電源電圧の半分の電圧を設定する請求項１７に記載のシステム。
前記送信機終端回路は、スイッチ入力、スイッチ出力および他のイネーブル入力を有するスイッチング論理回路をさらに含み、前記スイッチ入力は前記送信機電源電圧と連結され、前記スイッチ出力は前記ノードと連結され、前記三つの制御信号のうちの第２の制御信号のみが前記他のイネーブル入力に連結され、前記第２の制御信号のアサートに応答して前記ノードに前記送信機電源電圧を設定する請求項１８に記載のシステム。
前記イネーブル入力は第１のイネーブル入力であって、前記他のイネーブル入力は第２のイネーブル入力であって、前記送信機終端回路は、他のスイッチ入力、他のスイッチ出力および第３のイネーブル入力を有する他のスイッチング論理回路をさらに含み、前記他のスイッチ入力は前記接地ノードに連結され、前記他のスイッチ出力は前記ノードに連結され、前記三つの制御信号のうち第３の制御信号のみが前記第３のイネーブル入力に連結され、前記第３の制御信号のアサートに応答して、前記ノードに前記接地電圧を設定する請求項１９に記載のシステム。
前記送信ドライバは、ダイレクトメディアインターフェース（ＤＭＩ）プロトコル、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）‐エクスプレスインターフェースプロトコル、およびディスプレイポートインターフェースプロトコルのいずれか一つに従って動作可能である請求項１２に記載のシステム。
送信機の終端電圧基準として、電源電圧、接地電圧および電源電圧の半分の電圧のうちいずれか一つのみを選択する段階を備える方法。
前記送信機と通信可能に結合される受信機の終端電圧基準として、他の電源電圧または他の接地電圧のいずれかを選択する段階をさらに備える請求項２２に記載の方法。
前記送信機および前記受信機は、ダイレクトメディアインターフェース（ＤＭＩ）プロトコル、ＰＣＩ‐エクスプレス（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）インターフェースプロトコル、およびディスプレイポートインターフェースプロトコルのいずれか一つに従って通信可能に連結されている請求項２３に記載の方法。