-
Stand der Technik
-
Die Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von Dünnchips, deren Funktionalität in einem Schichtaufbau auf einem Halbleitersubstrat realisiert wird. Bei der Herstellung wird mindestens ein Hohlraum zwischen dem Schichtaufbau und dem Halbleitersubstrat erzeugt, wobei Stützstellen mit Sollbruchstelle zwischen dem Halbleitersubstrat und dem Schichtaufbau verbleiben. Zum Vereinzeln der Chips wird der Schichtaufbau so strukturiert, dass die einzelnen Chips durch Gräben definiert werden, die in den Hohlraum münden. Die Stützstellen werden beim Vereinzeln der Chips aufgetrennt.
-
Der Markt für elektronische Geräte wird zunehmend von der Forderung nach einer immer umfangreicheren Funktionalität bei minimaler Größe der Geräte bestimmt. Um dieser Forderungen nachzukommen, müssen die Halbleiterkomponenten nicht nur immer höher integriert werden, die Bauteile müssen auch insgesamt immer weiter miniaturisiert werden. Vor diesem Hintergrund nimmt die wirtschaftliche Bedeutung extrem dünner Chips, sogenannter Dünnchips, immer mehr zu.
-
Dünnchips werden üblicherweise im Waferverbund hergestellt, indem die Funktionalität einer Vielzahl von Chips im Schichtaufbau einer Membran realisiert wird, die mit oberflächenmikromechanischen Verfahren auf einem Halbleitersubstrat erzeugt wird. Die Chipgrenzen werden durch eine entsprechende Strukturierung der Membran definiert, während die Membran bzw. die einzelnen Chips über Stützstellen mit dem Halbleitersubstrat verbunden sind und so auch im Waferverbund gehalten werden. Je nach Chipgröße und Wafergröße können auf einem Halbleiterwafer einige tausend Bauelemente angeordnet und parallel gefertigt werden. Die Vereinzelung der Bauteile erfolgt in der Praxis häufig erst im Rahmen der Einzelchipmontage. Dabei werden die Chips mit Hilfe eines geeigneten Greifwerkzeugs einzeln angesaugt oder gepackt und vom Substrat abgerissen. Alternativ können die Stützstellen auch durch eine Kippbewegung des Greifwerkzeugs auf- bzw. abgebrochen werden.
-
Die nicht vorveröffentlichte und den Oberbegriff bildende deutsche Patentanmeldung
DE 10 2009 027 180 A1 beschäftigt sich mit dem Problem, dass die Stützstellen im Rahmen des voranstehend beschriebenen Vereinzelungsprozesses unkontrolliert abreißen oder brechen. So treten neben vorteilhaften Bruchkanten, die gänzlich außerhalb des Chipaufbaus verlaufen, auch Bruchkanten auf, die sich bis in den Chipaufbau erstrecken. Durch ungünstige Bruchkanten wird der Chip mechanisch geschwächt, was im Extremfall zu einer Beeinträchtigung der Chipfunktionen führen kann. In jedem Fall wirken sich derartige Schwachstellen im Chipaufbau negativ auf die Zuverlässigkeit und Lebensdauer des Chips aus. Deshalb wird in der
DE 10 2009 027 180 A1 vorgeschlagen, die Stützstellen mit einer definierten Sollbruchstelle zu versehen, die außerhalb des Chipaufbaus liegt. Jedoch können mit den hier beschriebenen Verfahren lediglich Stützstellen realisiert werden, die einen unteren dickeren Abschnitt und einen demgegenüber dünneren oberen Abschnitt umfassen. Die Sollbruchstelle besteht hier in dem an den Chipaufbau angrenzenden dünneren Abschnitt der Stützstelle. Damit kann aber nicht zuverlässig verhindert werden, dass beim Abreißen bzw. Aufbrechen der Stützstellen nicht doch Brüche im Chipaufbau entstehen oder sogar Bruchstücke aus der Chipunterseite herausgerissen werden.
-
Aus der Schrift
DE 10 2006 059 394 A1 ist ein Verfahren zur Erzeugung von Schaltungsstrukturen in einem definierten Abschnitt eines Halbleiterwafers bekannt. Zur Abtrennung der Schaltungsstrukturen wird der definierte Abschnitt derart freigestellt, dass dieser nur noch über lokale, stegartige Verbindungen an dem verbleibenden Halbleiterwafer gehalten wird. Zur Abtrennung werden anschließend die stegartigen Verbindungen aufgetrennt.
-
Aus der Schrift
DE 696 01 977 T2 ist ein Verfahren zur Erzeugung eines Siliziums-Resonanzbalkens bekannt, bei dem in einem Wafer mit n-Dotierung eine Wanne mit einer p-Dotierung gebildet wird. Auf den Wafer wird eine n-dotierte Epitaxieschicht aufgebracht, die mit darin ausgebildeten p-dotierten Zugängen den Resonanzbalken oberhalb der Wanne definiert. Durch Entfernung der p-dotierten Bereiche wird der Resonanzbalken freigestellt.
-
Offenbarung der Erfindung
-
Mit der vorliegenden Erfindung wird eine Prozessfolge zur Verfügung gestellt, mit der sich im Rahmen eines Herstellungsverfahrens der eingangs genannten Art Stützstellen mit einer kerbenartigen Sollbruchstelle realisieren lassen, die ein kontrolliertes Abtrennen der Dünnchips vom Substrat ohne Beschädigung des Chipaufbaus ermöglichen.
-
Erfindungsgemäß werden die Stützstellen mit der Sollbruchstelle realisiert, indem zunächst die Bereiche der Substratoberfläche, in denen Stützstellen zwischen dem Halbleitersubstrat und dem Schichtaufbau ausgebildet werden sollen, mit einer ersten Dotierung versehen werden. Dann wird mindestens eine Opferschicht auf die Substratoberfläche aufgebracht. Die Basis für den noch zu erzeugenden Schichtaufbau mit der Chipfunktionalität bildet eine Schicht mit einer rasterförmigen zweiten Dotierung, die auf die Oberfläche der Opferschicht aufgebracht wird. Bei einem Hochtemperaturschritt diffundieren die erste Dotierung aus dem Halbleitersubstrat und die zweite Dotierung auf der Opferschichtoberfläche von unten und von oben in die Opferschicht, bis für jede Stützstelle ein zusammenhängender dotierter Bereich in der Opferschicht entsteht. In einem anschließenden Opferschichtätzprozess wird dann das Opferschichtmaterial dotierungsselektiv entfernt. Danach verbleiben nur noch die mit der zweiten Dotierung versehene, rasterförmig strukturierte Schicht, die als Ausgangsschicht für den Schichtaufbau fungiert, und Stützstellen, die sich aus einem vorwiegend mit der ersten Dotierung versehenen unteren Bereich und einem vorwiegend mit der zweiten Dotierung versehenen oberen Bereich zusammensetzten. Aufgrund der Form des Überlappungsbereichs der ersten und der zweiten Dotierung entsteht so zwischen dem unteren Bereich und dem oberen Bereich jeder Stützstelle eine kerbenartige Sollbruchstelle.
-
Die Erfindung geht von der Verwendung eines dotierungsselektiven Opferschichtprozesses zum Erzeugen des Hohlraums zwischen dem Schichtaufbau und dem Halbleitersubstrat aus. Zum einen ist erkannt worden, dass die Konturen der Stützstellen in diesem Fall maßgeblich von der äußeren Form der dotierten Bereiche abhängen. Zum anderen ist erkannt worden, dass sich eine Dotierung, die von der Schichtoberfläche ausgehend in die Opferschicht eingetrieben wird, in der Regel über einen abgerundeten Schichtbereich ausbreitet. Deshalb wird erfindungsgemäß vorgeschlagen, die Opferschicht zur Realisierung der Stützstellen zweiseitig zu dotieren, d.h. von der Schichtunterseite und von der Schichtoberseite ausgehend. Dabei entsteht für jede Stützstelle ein dotierter Bereich, der sich aus zwei sich überlappenden, abgerundeten Teilbereichen besteht, so dass die äußere Form dieses dotierten Bereichs und damit auch der Stützstelle eine Einschnürung bzw. Einkerbung aufweist.
-
Meist wird im Rahmen des erfindungsgemäßen Verfahrens ein Siliziumwafer als Halbleitersubstrat verwendet. In einer prozesstechnisch besonders gut kontrollierbaren Variante der Erfindung wird eine p-dotierte Silizium-Epitaxieschicht als Opferschicht genutzt. In diesem Fall werden die Stützstellenbereiche der Substratoberfläche mit einer n-Dotierung versehen, bevor die Epitaxieschicht aufgewachsen wird. Die rasterförmig strukturierte dotierte Ausgangsschicht für den Schichtaufbau mit der Chipfunktionalität kann dann einfach in Form einer entsprechenden n-Dotierung realisiert werden, die in die Oberfläche der Silizium-Epitaxieschicht eingebracht wird. Eine andere Möglichkeit besteht darin, auf der Oberfläche der Silizium-Epitaxieschicht eine gitterförmig strukturierte n-dotierte Siliziumschicht zu erzeugen. Mit beiden Prozessvarianten können Raster- bzw. Gitterstrukturen erzeugt werden, die das Aufwachsen oder Abscheiden einer monokristallinen Siliziumschicht ermöglichen. Monokristallines Silizium eignet sich aufgrund seiner mechanischen und auch elektrischen Eigenschaften besonders gut für die Fertigung von Dünnchips.
-
Figurenliste
-
Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die dem Patentanspruch 1 nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung eines Ausführungsbeispiels der Erfindung anhand der Figuren.
- 1a bis 1c zeigen schematische Schnittdarstellungen des Halbleitersubstrats während der Herstellung von Dünnchips im Waferverbund und
- 2 zeigt eine schematische Schnittdarstellung der Struktur einer Stützstelle im Bereich einer erfindungsgemäß erzeugten Sollbruchstelle.
-
Ausführungsform der Erfindung
-
Ausgangspunkt des erfindungsgemäßen Verfahrens zur Herstellung einer Vielzahl von abgedünnten Chips bildet ein Halbleitersubstrat 10, wie es in den 1a bis 1c ausschnittsweise dargestellt ist. Im hier beschriebenen Ausführungsbeispiel handelt es sich bei dem Substrat 10 um ein p-dotiertes Siliziumsubstrat. Auf diesem Substrat 10 soll im Folgenden ein Schichtaufbau mit der Funktionalität einer Vielzahl von Chips realisiert werden, der lediglich über einzelne Stützstellen mit dem Substrat 10 verbunden ist.
-
1a veranschaulicht, dass noch bevor irgendwelche Schichten auf die Substratoberfläche aufgebracht werden, eine erste Dotierung 1, hier in Form einer n-Dotierung, in die Substratoberfläche eingebracht wird, und zwar in den Bereichen, in denen Stützstellen zwischen dem Substrat 10 und dem Schichtaufbau erzeugt werden sollen. Die n-dotierten Bereiche 1 der Substratoberfläche haben einen Durchmesser von bis zu ca. 5µm.
-
Auf die so präparierte Substratoberfläche wird dann eine dünne p-dotierte Silizium-Epitaxieschicht 3 aufgewachsen, die als Opferschicht 3 fungiert und zum Freistellen des noch zu erzeugenden Schichtaufbaus dient. Die Epitaxieschicht 3 weist eine Dicke von ca. 2 bis 5µm auf. Im hier beschriebenen Ausführungsbeispiel wird nun eine gitterförmige n-Dotierung 2 als zweite Dotierung in die Oberfläche der Epitaxieschicht 3 eingebracht. Dazu wird die Oberfläche der Epitaxieschicht 3 in der Regel mit einer entsprechenden Maskierung aus Lack oder auch Oxid versehen, bevor das Dotiermaterial in die unmaskierten Bereiche der Schichtoberfläche implantiert wird. In einem Hochtemperaturschritt wird das Dotiermaterial des n-dotierten Gitters 2 in der Schichtoberfläche aktiviert und in die Epitaxieschicht 3 eingetrieben. Bei diesem Hochtemperaturschritt wird auch das Dotiermaterial der ersten Dotierung 1 aktiviert, so dass es aus der Substratoberfläche von unten in die Epitaxieschicht 3 diffundiert. Dabei entstehen die n-dotierten Bereiche 11 in der Epitaxieschicht 3. 1b veranschaulicht zum einen das Layout des n-dotierten Gitters 2, dessen Stegbreite und Öffnungen in der Größenordnung von 0,5 bis 1 µm liegen. Im Gitter 2 sind in regelmäßigen Abständen von ca. 200µm vergrößerte n-dotierte Bereiche 21 mit einem Durchmesser von ca. 5µm für die zu erzeugenden Stützstellen ausgebildet. Zum anderen zeigt 1b, dass die n-dotierten Bereiche 21 als Ergebnis des Hochtemperaturschritts jeweils mit dem gegenüber ausgebildeten n-dotierten Bereichen 11 zu einem zusammenhängenden n-dotierten Stützstellenbereich 4 zusammengewachsen sind.
-
An dieser Stelle sei angemerkt, dass auch bereits nach dem Aufwachsen der dünnen Epitaxieschicht 3, aber noch vor dem Erzeugen des n-dotierten Gitters 2 ein Hochtemperaturschritt eingeschoben werden kann, bei dem das Dotiermaterial der ersten Dotierung 1 bereits aus der Substratoberfläche von unten in die Epitaxieschicht diffundiert. Auf diese Weise lassen sich höhere Stützstellen erzeugen.
-
Des Weiteren sei angemerkt, dass ein n-dotiertes Gitter auch durch Abscheiden oder Aufwachsen einer entsprechend strukturierten n-dotierten Siliziumschicht auf der Epitaxieschicht 3 erzeugt werden kann. In diesem Fall erfordert der Diffusionsprozess, bei dem sich die n-dotierten Bereiche in der Substratoberfläche und die n-dotierten Bereiche der Gitterstruktur bis über die Epitaxieschicht 3 ausdehnen, um zu Stützstellenbereichen zusammenzuwachsen, einen gesonderten Hochtemperaturschritt .
-
In jedem Fall wird das Opferschichtmaterial - hier das p-dotierte Silizium der Epitaxieschicht 3 - dann in einem weiteren Prozessschritt entfernt, so dass lediglich die n-dotierte Gitterstruktur 2 sowie die ebenfalls n-dotierten Stützstellenbereiche 4 verbleiben. Dazu wird das p-dotierte Silizium der Epitaxieschicht 3 durch die Öffnungen des n-dotierten Gitters 2 hindurch bis in eine Tiefe von ca. 5µm porös geätzt. Dabei werden die n-dotierten Stützstellenbereiche 4 nicht angegriffen. Das poröse Silizium wird dann herausgelöst oder in einem Hochtemperaturschritt zu einem einzigen zusammenhängenden Hohlraum 5 umgelagert. Dabei entsteht - wie in 1c dargestellt - eine freigestellte Gitterstruktur 2, die lediglich über Stützstellen 4 mit dem Substrat 10 verbunden ist. Auf der Gitterstruktur 2 kann nun eine monokristalline Siliziumschicht aufgewachsen werden, auf der dann mit Standardverfahren, wie z.B. einem CMOS-Prozess elektronische Schaltungen erzeugt werden können. Die Dicke der monokristallinen Siliziumschicht auf der Gitterstruktur 2 bestimmt dann die Dicke der Dünnchips.
-
2 zeigt nochmals vergrößert den Übergang zwischen dem unteren n-dotierten Bereich 11 und dem oberen n-dotierten Bereich 21 einer erfindungsgemäß erzeugten Stützstelle 4. Die Stützstelle 4 weist in diesem Bereich eine deutliche Einkerbung 6 auf, die auf der gerundeten Form der Dotierungsbereiche 11 und 21 beruht und im Rahmen des Vereinzelungsprozesses als Sollbruchstelle 6 fungiert. 2 verdeutlicht, dass diese Sollbruchstelle 6 herstellungsbedingt außerhalb des Chipaufbaus ausgebildet ist, so dass eine Schwächung der Chipstruktur durch Brüche im Verbindungsbereich der Stützstellen zuverlässig vermieden wird.
-
Bezugszeichenliste
-
- 1
- erste Dotierung (n-Dotierung)
- 2
- zweite Dotierung (n-Dotierung)
- 3
- p-dotierte Silizium-Epitaxieschicht bzw. Opferschicht
- 4
- zusammenhängender n-dotierter Stützstellenbereich bzw. Stützstelle
- 5
- Hohlraum
- 6
- Einkerbung der 4 bzw. Sollbruchstelle
- 10
- Halbleitersubstrat
- 11
- (unterer) n-dotierter Bereich
- 21
- (oberer) vergrößerter n-dotierter Bereich
