DE102010023343A1 - Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement - Google Patents

Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement Download PDF

Info

Publication number
DE102010023343A1
DE102010023343A1 DE102010023343A DE102010023343A DE102010023343A1 DE 102010023343 A1 DE102010023343 A1 DE 102010023343A1 DE 102010023343 A DE102010023343 A DE 102010023343A DE 102010023343 A DE102010023343 A DE 102010023343A DE 102010023343 A1 DE102010023343 A1 DE 102010023343A1
Authority
DE
Germany
Prior art keywords
layer
radiation
semiconductor body
emitting semiconductor
contact structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010023343A
Other languages
English (en)
Inventor
Herbert Brunner
Patrick Ninz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010023343A priority Critical patent/DE102010023343A1/de
Priority to TW100117534A priority patent/TW201214773A/zh
Priority to CN201180028669.6A priority patent/CN102934244B/zh
Priority to PCT/EP2011/059485 priority patent/WO2011154441A1/de
Priority to EP18158977.1A priority patent/EP3349260B1/de
Priority to JP2013513673A priority patent/JP5749336B2/ja
Priority to EP11723981.4A priority patent/EP2580792B1/de
Priority to KR1020137000600A priority patent/KR20130058720A/ko
Priority to US13/698,302 priority patent/US8816375B2/en
Publication of DE102010023343A1 publication Critical patent/DE102010023343A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird ein strahlungsemittierender Halbleiterkörper (14) angegeben, der neben einer epitaktischen Halbleiterschichtenfolge (3) mit einer aktiven Zone (4), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, eine Trägerschicht (1) aufweist, die dazu vorgesehen ist, die epitaktische Halbleiterschichtenfolge (3) mechanisch zu stabilisieren. Weiterhin weist der Halbleiterkörper (14) Kontaktstrukturen (9, 91) zur elektrischen Kontaktierung des Halbleiterkörpers (14) auf, die jeweils einen Volumenbereich (12) und einen Oberflächenfügebereich (13) aufweisen, wobei der Oberflächenfügebereich aus einem Material gebildet ist, das von dem Material des Volumenbereichs (12) verschieden ist.
Es wird weiterhin ein Verfahren zur Herstellung eines solchen Halbleiterkörpers (14) und ein Bauelement mit einem solchen Halbleiterkörper (14) angegeben.

Description

  • Die Erfindung betrifft einen strahlungsemittierenden Halbleiterkörper, ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und ein strahlungsemittierendes Halbleiterbauelement.
  • Die Druckschrift EP 1 657 757 A2 beschreibt ein strahlungsemittierendes Halbleiterbauelement mit einem strahlungsemittierenden Halbleiterkörper, der mit einem Fügeverfahren, wie beispielsweise Ultraschallreibschweißen oder Thermokompression über rückseitige elektrische Kontakte elektrische leitend auf einen Chipträger aufgebracht ist.
  • Zur Herstellung der rückseitigen Kontakte werden auf den Halbleiterkörper einzelne leitfähige Kontakte nach einander mit Hilfe eines Ballbonders aufgebracht, wie beispielsweise in der Druckschrift US 2005/0247944 A1 beschrieben. Dieses Herstellungsverfahrens ist aufgrund der seriellen Prozessführung vergleichsweise zeitaufwendig.
  • Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterkörper anzugeben, der dazu geeignet ist, mit einem Fügeverfahren, insbesondere Ultraschallreibschweißen oder Thermokompression auf einen Chipträger aufgebracht zu werden. Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein vereinfachtes Verfahren zur Herstellung eines solchen Halbleiterkörpers anzugeben. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein strahlungsemittierendes Bauelement mit einem solchen strahlungsemittierenden Halbleiterkörper anzugeben.
  • Diese Aufgaben werden durch einen Halbleiterkörper mit den Merkmalen des Patentanspruchs 1, durch ein Verfahren mit den Schritten des Patentanspruchs 8 und durch ein strahlungsemittierendes Halbleiterbauelement mit den Merkmalen des Patentanspruchs 14 gelöst.
  • Vorteilhafte Weiterbildungen und Ausführungsformen sind jeweils in den abhängigen Ansprüchen angegeben.
  • Ein strahlungsemittierender Halbleiterkörper umfasst insbesondere:
    • – eine epitaktische Halbleiterschichtenfolge mit einer aktiven Zone, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen,
    • – eine Trägerschicht, die dazu vorgesehen ist, die epitaktische Halbleiterschichtenfolge mechanisch zu stabilisieren, und
    • – Kontaktstrukturen zur elektrischen Kontaktierung des Halbleiterkörpers, die jeweils einen Volumenbereich und einen Oberflächenfügebereich aufweist. Der Oberflächenfügebereich ist weiterhin aus einem Material gebildet, das von dem Material des Volumenbereichs verschieden ist.
  • Der Oberflächenfügebereich ist insbesondere dazu geeignet, mit Hilfe eines Fügeverfahrens, wie Ultraschallreibschweißen und/oder Thermokompression mit einem Chipträger verbunden zu werden. Besonders bevorzugt ist die Verbindung zwischen dem Chipträger und dem Oberflächenfügebereich elektrisch leitend ausgebildet. Besonders bevorzugt ist der Oberflächenfügebereich ultraschallreibschweißfähig und/oder thermokompressionsfähig ausgebildet, dass heißt er kann mittels Ultraschallreibschweißen und/oder Thermokompression mit dem Chipträger verbunden werden.
  • Die Kontaktstrukturen sind bevorzugt an der Rückseite des Halbleiterkörpers angeordnet, wobei die Rückseite einer strahlungsemittierenden Vorderseite des Halbleiterkörpers gegenüberliegt.
  • Gemäß einer Ausführungsform ist jeweils eine einzige Kontaktstruktur durch jeweils einen einzigen Volumenbereich und einen einzigen Oberflächenfügebereich gebildet.
  • Die Trägerschicht ist bevorzugt metallisch ausgebildet und weist beispielsweise zumindest eines der folgenden Materialien auf oder besteht aus zumindest einem dieser Materialien: Nickel, Molybdän, Kupfer. Diese Materialien können beispielsweise mittels eines galvanischen Prozesses auf die epitaktische Halbleiterschichtenfolge aufgebracht sein.
  • Gemäß einer Ausführungsform des strahlungsemittierenden Halbleiterkörpers ist der Volumenbereich aus dem gleichen Material wie die Trägerschicht gebildet. Hiermit ist nicht zwingend gemeint, dass die Volumenbereiche der Kontaktstrukturen aus dem Material der Trägerschicht gebildet sind, beispielsweise durch ein subtraktives Verfahren, wie es weiter unten im Detail beschreiben ist. Vielmehr ist es auch möglich, dass zur Bildung der Volumenbereiche der Kontaktstrukturen eine weitere Schicht, die das gleiche Material der Trägerschicht aufweist oder aus dem gleichen Material besteht, strukturiert auf die Trägerschicht aufgebracht wird.
  • Hierbei ist es auch möglich, dass sich das Material des Volumenbereiches und das Material der Trägerschicht geringfügig voneinander unterscheiden, beispielsweise aufgrund unterschiedlicher oder nacheinander stattfindender Herstellungsprozesse.
  • Besonders bevorzugt weist die weitere Schicht ein metallisches Material, wie beispielsweise Nickel, Molybdän oder Kupfer auf oder besteht aus einem dieser Materialien.
  • Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterkörpers sind die Kontaktstrukturen durch Vorsprünge ausgebildet, die jeweils vorzugsweise eine Breite zwischen 20 μm und 200 μm aufweisen, wobei die Grenzen eingeschlossen sind.
  • Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterkörpers sind die Kontaktstrukturen durch Vorsprünge gebildet, die jeweils vorzugsweise eine Höhe zwischen 5 μm und 50 μm aufweisen, wobei die Grenzen eingeschlossen sind.
  • Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterkörpers weist der Oberflächenfügebereich zumindest eines der folgenden Materialien auf oder besteht aus zumindest einem der folgenden Materialien: Gold, Kupfer, Aluminium. Besonders bevorzugt wird hierbei Gold verwendet, da seine Materialeigenschaften, wie beispielsweise die Duktilität, besonders gut für die Fügeverfahren Ultraschallreibschweißen und Thermokompression geeignet sind. Weiterhin weist Gold im Unterschied zu anderen Metallen, wie beispielsweise Kupfer oder Aluminium vorteilhafterweise höchstens eine sehr geringfügige Oxidschicht auf seiner Oberfläche auf, so dass ein Schritt zur Entfernung der Oxidschicht vor dem Ultraschallreibschweißen oder der Thermokompression, wie er in der Regel etwa bei Verwendung von Kupfer oder Aluminium durchgeführt wird, entfallen kann.
  • Wird Kupfer oder Aluminium für den Oberflächenfügebereich eingesetzt, so wird ein nachfolgender Verbindungsschritt zur Verbindung des Halbleiterkörpers mit einem Chipträger, beispielsweise mittels Ultraschallreibschweißen oder Thermokompression, besonders bevorzugt unter einer Schutzatmosphäre aus einem inerten Gas, wie beispielsweise Stickstoff oder einem Edelgas durchgeführt.
  • Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterkörpers sind die Kontaktstrukturen durch Vorsprünge gebildet, wobei die Oberflächenbereiche die Volumenbereiche jeweils beidseitig überragen. Die Kontaktstrukturen sind hierbei beispielsweise durch pilzförmige Vorsprünge gebildet, wobei die Volumenbereiche den Stil der Pilze und die Oberflächenfügebereiche die Kappe der Pilze ausbilden. Pilzförmige Vorsprünge können insbesondere durch galvanisches Abscheiden der Oberflächenfügebereiche über einer Fotolackmaske erzeugt werden, wie weiter unten im Detail beschrieben. Da galvanische Abscheideprozesse in der Regel isotropen Charakter haben, bilden sich hierbei kappenförmige Strukturen mit abgerundeten Kanten aus.
  • Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterkörpers weisen die Kontaktstrukturen jeweils eine rechteckige, quadratische, runde oder kreisförmige Grundfläche auf.
  • Ein Verfahren zur Herstellung eines Halbleiterkörpers umfasst insbesondere die folgenden Schritte:
    • – Bereitstellen einer epitaktischen Halbleiterschichtenfolge mit einer aktiven Zone, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen,
    • – Aufbringen einer Trägerschicht auf eine Hauptseite der epitaktischen Halbleiterschichtenfolge, wobei die Trägerschicht zur mechanischen Stabilisierung der epitaktische Halbleiterschichtenfolge vorgesehen ist,
    • – Aufbringen einer fügefähigen Schicht,
    • – Ausbilden von Kontaktstrukturen mittels Fotolithographie auf der Trägerschicht, wobei die Kontaktstrukturen jeweils einen Volumenbereich und einen Oberflächenfügebereich aufweisen.
  • Die epitaktische Halbleiterschichtenfolge wird in der Regel auf einem geeigneten Aufwachssubstrat epitaktisch aufgewachsen.
  • Das Aufwachssubstrat wird nach dem Aufbringen der Trägerschicht in der Regel von der epitaktischen Halbleiterschichtenfolge entfernt oder derart gedünnt, dass es alleine nicht dazu geeignet ist, die epitaktische Halbleiterschichtenfolge mechanisch zu stabilisieren.
  • Das Aufwachssubstrat wird beispielsweise durch Polieren, Ätzen oder mit Hilfe eines Laser-Lift-Off-Verfahrens von der epitaktischen Halbleiterschichtenfolge entfernt bzw. entsprechend gedünnt.
  • Die Trägerschicht, insbesondere eine metallische Trägerschicht, wird beispielsweise mittels eines galvanischen Abscheideprozesses, Sputtern oder Aufdampfen auf die epitaktische Halbleiterschichtenfolge aufgebracht.
  • Die fügefähige Schicht, insbesondere wenn diese ein metallisches Material aufweist, wird ebenfalls beispielsweise durch einen galvanischen Prozess, durch Sputtern oder Aufdampfen erzeugt. Bevorzugt werden die Oberflächenfügebereiche aus dem Material der fügefähigen Schicht gebildet.
  • Die fügefähige Schicht ist besonders bevorzugt ultraschallreibschweißfähig und/oder thermokompressionsfähig ausgebildet. Insbesondere weist die fügefähige Schicht zumindest eines der folgenden Materialien auf oder besteht aus zumindest einem der folgenden Materialien: Gold, Kupfer, Aluminium.
  • Gemäß einer Ausführungsform des Verfahrens wird zwischen die Trägerschicht und die fügefähige Schicht eine weitere Schicht auf die Trägerschicht aufgebracht. Die weitere Schicht weist bevorzugt das gleiche Material wie die Trägerschicht auf. Besonders bevorzugt ist die weitere Schicht aus dem gleichen Material wie die Trägerschicht gebildet, das heißt, dass die Materialzusammensetzung der weiteren Schicht innerhalb von Herstellungstoleranzen nicht wesentlich von der Materialzusammensetzung der Trägerschicht abweicht. Aufgrund unterschiedlicher Herstellungstechnologien oder zweier aufeinander folgender Prozessschritte zur Herstellung der Trägerschicht und der weiteren Schicht können jedoch geringfügige Abweichungen in der Materialzusammensetzung der beiden Schichten auftreten.
  • Gemäß einer weiteren Ausführungsform des Verfahrens werden die Volumenbereiche der Kontaktstrukturen aus dem Material der weiteren Schicht gebildet. Bei dieser Ausführungsform des Verfahrens handelt es sich um ein additives Verfahren, da das Material, aus dem die Volumenbereiche der Kontaktstrukturen gebildet wird, in Form einer zusätzlichen Schicht zur Verfügung gestellt wird.
  • Zur Bildung der Kontaktstrukturen wird beispielsweise auf die Trägerschicht eine Fotolackschicht aufgebracht, die die Bereiche freilässt, in denen die Vorsprünge der Kontaktstrukturen gebildet werden sollen. Nachfolgend wird – beispielsweise galvanisch – die weitere Schicht abgeschieden, so dass diese die freien Bereiche innerhalb der Fotolackschicht ausfüllt. Hierbei ist es möglich, dass die weitere Schicht die gesamten Ausnehmungen innerhalb der Fotolackschicht vollständig oder nur teilweise ausfüllt. Zur Bildung der Oberflächenfügebereiche wird dann bei dieser Ausführungsform des Verfahrens bevorzugt eine weitere fügefähige Schicht abgeschieden, die ebenfalls der durch die Fotolackschicht vorgegebenen Strukturierung folgt. Zuletzt wird die Fotolackschicht entfernt, so dass lediglich die Kontaktstrukturen in Form von Vorsprüngen mit jeweils einem Volumenbereich und jeweils einem Oberflächenfügebereich auf der Trägerschicht verbleiben.
  • Alternativ zu dem oben beschriebenen additiven Verfahren, kann auch ein subtraktives Verfahren durchgeführt werden. Bei dem substraktiven Verfahren werden die Volumenbereiche der Kontaktstrukturen direkt aus dem Material der Trägerschicht gebildet, beispielsweise durch Ätzen.
  • Ein besonderer Vorteil des hier beschriebenen Verfahrens besteht darin, dass es auf Waferlevel, das heißt, vor Vereinzelung der Halbleiterkörper, durchgeführt werden kann. Dies erlaubt eine einfache und schnelle Herstellung der Kontaktstrukturen. Weiterhin können aufgrund der Fotostrukturierung die Kontaktstrukturen in einem parallelen Prozess erzeugt werden.
  • Die erzielten Kontaktstrukturen sind weiterhin thermisch und elektrisch gut leitfähig und können in wenigen Prozessschritten erzielt werden. Weiterhin findet bei dem Verfahren zur Herstellung der Kontaktstrukturen lediglich ein geringer Temperatureintrag in den Halbleiterkörper und insbesondere in die Halbleiterschichtenfolge mit der aktiven strahlungserzeugenden Zone statt. Außerdem macht das hier vorgeschlagene Herstellungsverfahren eine Reinigung des Halbleiterkörpers im Anschluss in der Regel überflüssig.
  • Gemäß einer weiteren Ausführungsform wird die fügefähige Schicht in direktem Kontakt auf die Trägerschicht aufgebracht.
  • Ein strahlungsemittierendes Halbleiterbauelement kann beispielsweise durch Aufbringen eines der oben beschriebenen strahlungsemittierenden Halbleiterkörper auf einen Chipträger hergestellt werden. Besonders bevorzugt wird der Halbleiterkörper mittels Ultraschallreibschweißen oder Thermokompression auf dem Chipträger aufgebracht. Hierzu weist der Träger bevorzugt Kontaktbereiche auf, die dazu vorgesehen sind, mit den Kontaktstrukturen des Halbleiterkörpers verbunden zu werden. Die Kontaktbereiche weisen bevorzugt eine Metallisierung auf, die ultraschallreibschweißfähig und/oder thermokompressionsfähig ist. Hierzu ist beispielsweise eine Metallisierung geeignet, die aus einer der folgenden Materialien besteht oder eines der folgenden Materialien aufweist: Gold, Kupfer, Aluminium.
  • Vorteilhafterweise können mehrere Halbleiterkörper mit den Fügeverfahren Ultraschallreibschweißen bzw. Thermokompression in geringeren Abständen zueinander beispielsweise auf einem Träger befestigt werden, als etwa mit Kleben oder Löten.
  • Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterbauelements ist zumindest zwischen den Kontaktstrukturen ein elektrisch isolierendes Füllmaterial eingebracht. Das Füllmaterial wird bevorzugt nach dem Aufbringen auf einen Träger zwischen die Kontaktstrukturen eingebracht.
  • Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • 1A bis 1G zeigen schematische Schnittdarstellungen eines Waferverbundes während verschiedener Verfahrensschritte gemäß einem ersten Ausführungsbeispiel.
  • 2 zeigt eine schematische Schnittdarstellung eines Halbleiterkörpers gemäß einem Ausführungsbeispiel.
  • 3A und 3B zeigen jeweils eine schematische Draufsicht auf einen Halbleiterkörper gemäß zweier verschiedener Ausführungsbeispiele.
  • 4A bis 4F zeigen schematische Schnittdarstellungen eines Waferverbundes während verschiedener Verfahrensschritte gemäß einem weiteren Ausführungsbeispiel.
  • 5A bis 5E zeigen schematische Schnittdarstellungen eines Waferverbundes während verschiedener Verfahrensschritte gemäß einem weiteren Ausführungsbeispiel.
  • 6A bis 6H zeigen schematische Schnittdarstellungen eines Waferverbundes während verschiedener Verfahrensschritte gemäß einem weiteren Ausführungsbeispiel.
  • 7A bis 7D zeigen schematische Schnittdarstellungen eines strahlungsemittierenden Halbleiterbauelements während verschiedener Verfahrensschritte gemäß einem Ausführungsbeispiel.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • 1A zeigt eine Trägerschicht 1, auf deren erste Hauptseite 2 eine epitaktische Halbleiterschichtenfolge 3 angeordnet ist. Die Trägerschicht 1 stabilisiert die Halbleiterschichtenfolge 3 mechanisch. Die epitaktische Halbleiterschichtenfolge 3 ist vorliegend bereits in Chipbereiche strukturiert, von denen jeweils ein Chipbereich später Teil eines fertigen Halbleiterkörper ist. Die epitaktische Halbleiterschichtenfolge 3 weist eine aktive Zone 4 auf (in den 1A bis 1G nicht dargestellt), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen.
  • Besonders bevorzugt ist die weitere Schicht 10 metallisch ausgebildet und weist das gleiche Material auf, wie die Trägerschicht 1, beispielsweise Nickel, Molybdän, Kupfer.
  • Die Trägerschicht 1 ist vorliegend metallisch ausgebildet und weist beispielsweise Nickel, Molybdän, Kupfer auf.
  • Die aktive Zone 4 umfasst bevorzugt einen pn-Übergang, eine Doppelheterostruktur, einen Einfach-Quantentopf oder besonders bevorzugt eine Mehrfach-Quantentopfstruktur (MQW) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur beinhaltet hierbei keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit u. a. Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Zwischen der Trägerschicht 1 und den strukturierten epitaktischen Halbleiterschichtenfolgen 3 ist eine Schicht 5 angeordnet. Bei dieser Schicht 5 kann es sich beispielsweise um eine Fügeschicht zur Verbindung der epitaktischen Halbleiterschichtenfolge 3 mit der Trägerschicht 1 handeln, die etwa ein Lot oder einen Klebstoff aufweist. Weiterhin kann es sich bei der Schicht 5 auch um eine metallische Starterschicht handeln, falls die Trägerschicht 1 galvanisch aufgewachsen wird.
  • Wie in 1B beispielhaft dargestellt, wird auf die zweite Hauptseite 6 der Trägerschicht 1, die der ersten Hauptseite 2 gegenüber liegt, eine Fotolackschicht 7 aufgebracht.
  • Die Fotolackschicht 7 wird nun derart strukturiert, dass Öffnungen 8 in der Fotolackschicht 7 entstehen, die die Fotolackschicht 7 komplett durchdringen (1C). Die Öffnungen 8 in der Fotolackschicht 7 geben die Form der später erzeugten Kontaktstrukturen 9 vor.
  • In einem nächsten Verfahrensschritt, der in 1D dargestellt ist, wird eine weitere Schicht 10 über der Fotolackschicht 7 abgeschieden, wobei das Material der weiteren Schicht 10 die Öffnungen 8 in der Fotolackschicht 7 vollständig bis zum Rand der Fotolackschicht 7 ausfüllt. Die weitere Schicht 10 wird somit gemäß der Fotolackschicht 7 strukturiert auf die Trägerschicht 1 aufgebracht. Aus dem Material der metallischen Schicht 10 werden die Volumenbereiche 11 der Kontaktstrukturen 9 gebildet. Es handelt sich daher bei dem Verfahren gemäß dem Ausführungsbeispiel der 1A bis 1G um ein additives Verfahren.
  • Besonders bevorzugt ist die weitere Schicht 10 metallisch ausgebildet und weist das gleiche Material auf, wie die Trägerschicht 1, beispielsweise Nickel, Molybdän, Kupfer.
  • In einem weiteren Verfahrensschritt wird nun eine fügefähige Schicht 11 auf die weitere Schicht 10 aufgebracht (1E). Die fügefähige Schicht 11 ist bevorzugt ultraschallreibschweißfähig und/oder thermokompressionsfähig ausgebildet und weist eines der folgenden Materialien auf: Gold, Kupfer, Aluminium. Das Aufbringen der fügefähigen Schicht 11 erfolgt beispielsweise mit einem galvanischen Abscheideprozess. Hierbei bildet die Oberfläche der weiteren Schicht 10 einen Ansatzpunkt zur Abscheidung der fügefähigen Schicht 11, sodass hierbei ausgehend von der darunterliegenden strukturierten weiteren Schicht 10 kappenförmige Strukturen entstehen.
  • In einem weiteren Schritt, der schematisch in 1F dargestellt ist, wird die Fotolackschicht 7 entfernt. Auf diese Art und Weise entstehen auf der zweiten Hauptseite 6 der Trägerschicht 1 Kontaktstrukturen 9, die jeweils einen Volumenbereich 12 und einen Oberflächenfügebereich 13 aufweisen. Der Oberflächenbereich 13 wird hierbei aus dem Material der fügefähigen Schicht 11 gebildet. Ist die fügefähige Schicht 11 somit ultraschallreibschweißfähig und/oder thermokompressionsfähig, so ist auch der Oberflächenbereich 13 ultraschallreibschweißfähig und/oder thermokompressionsfähig.
  • In einem nächsten Schritt wird der Waferverbund zu einzelnen Halbleiterkörpern 14 vereinzelt (1G).
  • Mit dem Verfahren gemäß der 1A bis 1G kann beispielsweise ein strahlungsemittierender Halbleiterkörper 14 hergestellt werden, wie er schematisch in 2 dargestellt ist.
  • Der Halbleiterkörper 14 gemäß dem Ausführungsbeispiel der 2 weist eine epitaktisch gewachsene Halbleiterschichtenfolge 3 auf, die eine aktive Zone 4 umfasst. Die epitaktische Halbleiterschichtenfolge 3 ist auf der ersten Hauptseite 2 einer Trägerschicht 1 angeordnet, wobei die Trägerschicht 1 dazu dient, die epitaktische Halbleiterschichtenfolge 3 mechanisch zu stabilisieren. Zwischen der epitaktischen Halbleiterschichtenfolge 3 und der Trägerschicht 1 ist eine Schicht 5 angeordnet.
  • Auf der zweiten Hauptseite 6 der Trägerschicht 1 sind Kontaktstrukturen 9 angeordnet. Die Kontaktstrukturen 9 umfassen Volumenbereiche 12, die aus dem gleichen Material gebildet sind, wie die Trägerschicht 1. Weiterhin umfassen die Kontaktstrukturen 9 Oberflächenfügebereiche 13, die bevorzugt ultraschallreibschweißfähig und/oder thermokompressionsfähig ausgebildet sind. Der 13 einer Kontaktstruktur 91 ist vorliegend in direktem Kontakt mit dem Volumenbereich 12 angeordnet. Weiterhin sind die Volumenbereiche 12 der Kontaktstrukturen 9 in direktem Kontakt mit der Trägerschicht 1 angeordnet.
  • Bei dem Halbleiterkörper 14 gemäß 2 sind die Kontaktstrukturen 9 durch pilzförmige Vorsprünge gebildet, wobei der Volumenbereich 12 den Stil des Pilzes und der Oberflächenfügebereich 13 die Kappe des Pilzes ausbildet. Der Oberflächenfügebereich 13 ragt somit lateral über den Volumenbereich 12 hinaus und weist abgerundete Kanten auf.
  • Wie in der Draufsicht auf einen Halbleiterkörper in 3A exemplarisch dargestellt, können die Grundflächen der Kontaktstrukturen 9 jeweils rechteckig oder quadratisch ausgebildet sein. Weiterhin können die Grundflächen der Kontaktstrukturen 9 auch rund oder kreisförmig ausgebildet sein (3B).
  • Anhand der 4A bis 4F wird im Folgenden ein weiteres Ausführungsbeispiel eines additives Verfahrens zur Herstellung der Kontaktstrukturen 9 beschrieben. Die Verfahrensschritte gemäß der 4A bis 4C entsprechen hierbei im Wesentlichen den Verfahrensschritten gemäß der 1A bis 1C.
  • Im Unterschied zu dem Verfahren gemäß dem Ausführungsbeispiel der 1A bis 1G wird jedoch die weitere Schicht 10 derart auf der strukturierten Fotolackschicht 7 abgeschieden, dass ihr Material die Öffnungen 8 in der Fotolackschicht 7 nur teilweise füllt (4D). In einem nachfolgenden Schritt wird nun die fügefähige Schicht 11 aufgebracht, wobei auch diese die verbleibende Höhe der Öffnungen 8 nicht vollständig ausfüllt (4E).
  • In einem weiteren Schritt wird nun die Fotolackschicht 7 entfernt (4F) und die Halbleiterkörper 14 vereinzelt (nicht dargestellt).
  • Auf diese Art und Weise entstehen Kontaktstrukturen 9, bei denen im Gegensatz zu den Kontaktstrukturen 9 gemäß der 2 die Oberflächenfügebereiche 13 seitlich mit den Volumenbereichen 12 abschließt.
  • Im Folgenden wird anhand der 5A bis 5E ein Ausführungsbeispiel eines subtraktiven Verfahrens näher erläutert.
  • 5A zeigt eine bereits in einzelne Chipbereiche strukturierte epitaktische Halbleiterschichtenfolge 3, die auf einer Trägerschicht 1 angeordnet ist. Zwischen der Trägerschicht 1 und der epitaktischen Halbleiterschichtenfolge 3 ist eine Schicht 5 angeordnet, bei der es sich beispielsweise um eine reflektierende Schicht handeln kann.
  • Im Unterschied zu den 1A und 4A ist bei dem Waferverbund gemäß 5A auf der zweiten Hauptseite 6 der Trägerschicht 1, eine fügefähige Schicht 11, beispielsweise aus Gold, unstrukturiert aufgebracht. Auf die fügefähige Schicht 11 wird, wie in 5B zu sehen, eine Fotolackschicht 7 aufgebracht, die anschließend entsprechend der gewünschten Kontaktstrukturen 9 strukturiert wird (5C). Die Fotolackschicht 7 weist hierbei entsprechend der später zu erzeugenden Kontaktstrukturen 9 Öffnungen 8 auf, die die Fotolackschicht 7 vollständig durchdringen.
  • In einem nächsten Schritt werden die fügefähige Schicht 11 und ein Teil der Trägerschicht 1 entsprechend der strukturierten Fotolackschicht 7 strukturiert, beispielsweise mittels nasschemischen Ätzens (5D). Danach wird die Fotolackschicht 7 wieder entfernt (5E).
  • Auch bei diesem Verfahren entstehen Kontaktstrukturen 9, von denen jede einen Volumenbereich 12 und einen Oberflächenfügebereich 13 aufweist. Der Oberflächenfügebereich 13 schließt hierbei seitlich mit dem Volumenbereich 12 ab.
  • Anhand der 6A bis 6H wird im Folgenden ein weiteres Ausführungsbeispiel eines subtraktiven Verfahrens beschrieben. Die Verfahrensschritte gemäß der 6A bis 6C entsprechen hierbei im Wesentlichen den Verfahrensschritten gemäß der 1A bis 1C.
  • Im Unterschied zu dem Verfahren gemäß der 1A bis 1G wird jedoch nach der Strukturierung der Fotolackschicht 7 keine weitere Schicht 10 aufgebracht, sondern das Material der Trägerschicht 1 selbst innerhalb der Öffnungen 8 der Fotolackschicht 7 entfernt, beispielsweise mittels Ätzen (6D). Nach Entfernen der Fotolackschicht 7 entstehen auf diese Art und Weise, wie in 6E gezeigt, Volumenbereiche 12 der späteren Kontaktstrukturen 9.
  • In einem nächsten Schritt wird eine weitere Fotolackschicht 15 strukturiert auf die zweite Hauptseite 6 der Trägerschicht 1 derart aufgebracht, dass das Material der weiteren Fotolackschicht 15 die Vertiefungen zwischen den Volumenbereichen 12 der Kontaktstrukturen 9 vollständig ausfüllt (6F).
  • In einem nächsten Schritt wird nun eine fügefähige Schicht 11 auf der weiteren Fotolackschicht 15 aufgebracht, beispielsweise durch galvanische Abscheidung (6G).
  • Nach Entfernen der zweiten Fotolackschicht 15 entstehen somit Kontaktstrukturen 9, wobei jede Kontaktstruktur 91 aus einem Volumenbereich 12 und einem Oberflächenfügebereich 13 gebildet ist. Der Volumenbereich 12 ist hierbei aus dem Material der Trägerschicht 1 gebildet und der Oberflächenfügebereich 13 weist bevorzugt ein thermokompressionsfähiges und/oder ultraschallreibschweißfähiges Material auf, das vorzugsweise von dem Material des Volumenbereichs 12 verschieden ist (6H).
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel der 7A bis 7D wird in einem ersten Schritt ein Chipträger 16 bereitgestellt, auf den eine Metallisierung, die bevorzugt ultraschallreibschweißfähig und/oder thermokompressionsfähig ist, innerhalb eines Kontaktbereiches 17 aufgebracht (7A).
  • In einem zweiten Schritt wird ein Halbleiterkörper 14, wie er beispielsweise mit einem der oben beschriebenen Verfahren hergestellt werden kann, mit einem Fügeverfahren, wie Ultraschweißen und/oder Thermokompression über seine rückseitigen Kontaktstrukturen 9, die bevorzugt einen ultraschallreibschweißfähigen und/oder thermokompressionsfähigen Oberflächenfügebereich 13 aufweisen, elektrisch leitend mit dem Kontaktbereich 17 des Chipträgers 16 verbunden (7B). Mit Hilfe eines Bondrahts 18 wird der Halbleiterkörper 14 vorderseitig mit einem Bondpad 19 auf dem Chipträger 16 elektrisch kontaktiert (7C).
  • In einem weiteren Schritt wird, wie in 7D beispielhaft gezeigt, ein Füllmaterial 20 zwischen den Chipträger 16 und die Vorsprünge, die die Kontaktstrukturen 9 ausbilden, eingebracht. Als Füllmaterial 20 kann beispielsweise eines der folgenden Materialien verwendet werden: Epoxidharze, die beispielsweise warmhärtend sind, Silikone, Hybridmaterialien, die beispielsweise Epoxidharze und Silikone umfassen. Das Füllmaterial 20 weist gemäß einer Ausführungsform einen Füllstoff, wie beispielsweise Titanoxid auf.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 1657757 A2 [0002]
    • US 2005/0247944 A1 [0003]

Claims (15)

  1. Strahlungsemittierender Halbleiterkörper (14) mit: – einer epitaktischen Halbleiterschichtenfolge (3) mit einer aktiven Zone (4), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, – einer Trägerschicht (1), die dazu vorgesehen ist, die epitaktische Halbleiterschichtenfolge (3) mechanisch zu stabilisieren, und – Kontaktstrukturen (9, 91) zur elektrischen Kontaktierung des Halbleiterkörpers (14), die jeweils einen Volumenbereich (12) und einen Oberflächenfügebereich (13) aufweisen, wobei der Oberflächenfügebereich (13) aus einem Material gebildet ist, das von dem Material des Volumenbereichs (12) verschieden ist.
  2. Strahlungsemittierender Halbleiterkörper (14) nach dem vorherigen Anspruch, bei dem der Volumenbereich (12) aus dem gleichen Material wie die Trägerschicht (1) gebildet ist.
  3. Strahlungsemittierender Halbleiterkörper nach einem der obigen Ansprüche, bei dem die Trägerschicht (1) ein metallisches Material aufweist, das bevorzugt aus der folgenden Gruppe gewählt ist: Nickel, Molybdän, Kupfer.
  4. Strahlungsemittierender Halbleiterkörper (14) nach einem der obigen Ansprüche, bei dem die Oberflächenfügebereiche (13) zumindest eines der folgenden Materialien aufweisen: Gold, Kupfer, Aluminium.
  5. Strahlungsemittierender Halbleiterkörper (14) nach einem der obigen Ansprüche, bei dem die Kontaktstrukturen (9) durch Vorsprünge gebildet sind, die jeweils eine Breite zwischen 20 μm und 200 μm und/oder eine Höhe zwischen 5 μm und 50 μm aufweisen, wobei die Grenzen eingeschlossen sind.
  6. Strahlungsemittierender Halbleiterkörper (14) nach einem der obigen Ansprüche, bei dem die Kontaktstrukturen (9) durch Vorsprünge gebildet sind, wobei die Oberflächenfügebereiche die Volumenbereiche jeweils beidseitig überragen.
  7. Strahlungsemittierender Halbleiterkörper (14) nach einem der obigen Ansprüche, bei dem die Oberflächenfügebereiche ultraschallreibschweißfähig und/oder thermokompressionsfähig ausgebildet ist.
  8. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers (14) mit den Schritten: – Bereitstellen einer epitaktischen Halbleiterschichtenfolge (3) mit einer aktiven Zone (4), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, – Aufbringen einer Trägerschicht (1) auf eine Hauptseite der epitaktischen Halbleiterschichtenfolge (3), wobei die Trägerschicht (1) zur mechanischen Stabilisierung der epitaktischen Halbleiterschichtenfolge (3) vorgesehen ist, – Aufbringen einer fügefähigen Schicht (11), – Ausbilden von Kontaktstrukturen (9) mittels Fotolithographie auf der Trägerschicht (1), wobei die Kontaktstrukturen (9) jeweils einen Volumenbereich (12) und einen Oberflächenfügebereich (13) aufweisen.
  9. Verfahren nach dem vorherigen Anspruch, bei dem zwischen die Trägerschicht (1) und die fügefähige Schicht (11) eine weitere Schicht (10) aus dem gleichen Material wie die Trägerschicht (1) aufgebracht wird und das Material der Trägerschicht (1) bevorzugt metallisch ausgebildet ist.
  10. Verfahren nach dem vorherigen Anspruch, bei dem die Volumenbereiche (12) der Kontaktstrukturen (9) aus dem Material der weiteren Schicht (10) gebildet werden.
  11. Verfahren nach Anspruch 8, bei dem die Volumenbereiche (12) der Kontaktstrukturen (9) aus dem Material der Trägerschicht (1) gebildet wird.
  12. Verfahren nach dem vorherigen Anspruch, bei dem die fügefähige Schicht (11) in direktem Kontakt auf die Trägerschicht (1) aufgebracht wird.
  13. Verfahren nach einem der Ansprüche 8 bis 12, bei dem der Oberflächenfügebereich und/oder die fügefähige Schicht ultraschallreibschweißfähig und/oder thermokompressionsfähig ausgebildet ist.
  14. Strahlungsemittierendes Halbleiterbauelement mit einem strahlungsemittierenden Halbleiterkörper (14) nach einem der Ansprüche 1 bis 7, der auf einen Chipträger (16) aufgebracht ist.
  15. Strahlungsemittierendes Halbleiterbauelement nach dem vorherigen Anspruch, bei dem der Halbleiterkörper (14) mittels Ultraschallschreibweißen oder Thermokompression auf den Chipträger (16) aufgebracht ist.
DE102010023343A 2010-06-10 2010-06-10 Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement Withdrawn DE102010023343A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102010023343A DE102010023343A1 (de) 2010-06-10 2010-06-10 Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
TW100117534A TW201214773A (en) 2010-06-10 2011-05-19 Radiation-emitting semiconductor body, method for producing a radiation-emitting semiconductor body and radiation-emitting semiconductor component
CN201180028669.6A CN102934244B (zh) 2010-06-10 2011-06-08 发射辐射的半导体本体、用于制造发射辐射的半导体本体的方法和发射辐射的半导体器件
PCT/EP2011/059485 WO2011154441A1 (de) 2010-06-10 2011-06-08 Strahlungsemittierender halbleiterkörper, verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers und strahlungsemittierendes halbleiterbauelement
EP18158977.1A EP3349260B1 (de) 2010-06-10 2011-06-08 Verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
JP2013513673A JP5749336B2 (ja) 2010-06-10 2011-06-08 放射放出半導体ボディ、放射放出半導体ボディの製造方法、および放射放出半導体部品
EP11723981.4A EP2580792B1 (de) 2010-06-10 2011-06-08 Strahlungsemittierender halbleiterkörper, verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers und strahlungsemittierendes halbleiterbauelement
KR1020137000600A KR20130058720A (ko) 2010-06-10 2011-06-08 방사선 방출 반도체 몸체, 방사선 방출 반도체 몸체를 제조하기 위한 방법 그리고 방사선 방출 반도체 소자
US13/698,302 US8816375B2 (en) 2010-06-10 2011-06-08 Radiation-emitting semiconductor body, method for producing a radiation-emitting semiconductor body and radiation-emitting semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010023343A DE102010023343A1 (de) 2010-06-10 2010-06-10 Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102010023343A1 true DE102010023343A1 (de) 2011-12-15

Family

ID=44356273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010023343A Withdrawn DE102010023343A1 (de) 2010-06-10 2010-06-10 Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement

Country Status (8)

Country Link
US (1) US8816375B2 (de)
EP (2) EP3349260B1 (de)
JP (1) JP5749336B2 (de)
KR (1) KR20130058720A (de)
CN (1) CN102934244B (de)
DE (1) DE102010023343A1 (de)
TW (1) TW201214773A (de)
WO (1) WO2011154441A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105666A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE102013212928A1 (de) * 2013-07-03 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102016205572A1 (de) * 2016-04-05 2017-10-05 Osram Gmbh Akustischer sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050370A1 (en) * 2000-06-09 2001-12-13 Noriaki Sakamoto Light irradiating device, manufacturing method thereof, and lighting apparatus using the light irradiating device
US20050077529A1 (en) * 2003-10-14 2005-04-14 Yu-Nung Shen Light-emitting diode chip package body and packaging method thereof
US20050247944A1 (en) 2004-05-05 2005-11-10 Haque Ashim S Semiconductor light emitting device with flexible substrate
EP1657757A2 (de) 2004-11-12 2006-05-17 LumiLeds Lighting U.S., LLC Lichtemittierende Halbleitervorrichtung mit optischem Element und Herstellungsverfahren
DE102006038099A1 (de) * 2005-09-28 2007-03-29 Industrial Technology Research Institute, Chutung Licht emittierende Vorrichtung
US20090014735A1 (en) * 2006-04-19 2009-01-15 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor device fabrication method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
TW511422B (en) 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
US6900476B2 (en) * 2001-11-30 2005-05-31 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component
JP3705791B2 (ja) 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
TWI236772B (en) * 2002-03-14 2005-07-21 Toshiba Corp Semiconductor light emitting element and semiconductor light emitting device
JP2004235505A (ja) 2003-01-31 2004-08-19 Shin Etsu Handotai Co Ltd 発光素子及び半導体素子用オーミック電極構造
JP2006066449A (ja) 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子
US20060154393A1 (en) 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode
TWI422044B (zh) 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
US8614449B1 (en) * 2005-10-11 2013-12-24 SemiLEDs Optoelectronics Co., Ltd. Protection for the epitaxial structure of metal devices
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
TW200933755A (en) 2008-01-18 2009-08-01 Advanced Semiconductor Eng Chip package process and structure thereof
KR100999736B1 (ko) * 2010-02-17 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 라이트 유닛

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050370A1 (en) * 2000-06-09 2001-12-13 Noriaki Sakamoto Light irradiating device, manufacturing method thereof, and lighting apparatus using the light irradiating device
US20050077529A1 (en) * 2003-10-14 2005-04-14 Yu-Nung Shen Light-emitting diode chip package body and packaging method thereof
US20050247944A1 (en) 2004-05-05 2005-11-10 Haque Ashim S Semiconductor light emitting device with flexible substrate
EP1657757A2 (de) 2004-11-12 2006-05-17 LumiLeds Lighting U.S., LLC Lichtemittierende Halbleitervorrichtung mit optischem Element und Herstellungsverfahren
DE102006038099A1 (de) * 2005-09-28 2007-03-29 Industrial Technology Research Institute, Chutung Licht emittierende Vorrichtung
US20090014735A1 (en) * 2006-04-19 2009-01-15 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor device fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105666A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil

Also Published As

Publication number Publication date
EP2580792A1 (de) 2013-04-17
CN102934244A (zh) 2013-02-13
JP5749336B2 (ja) 2015-07-15
US8816375B2 (en) 2014-08-26
EP2580792B1 (de) 2018-05-16
US20130134473A1 (en) 2013-05-30
EP3349260A1 (de) 2018-07-18
KR20130058720A (ko) 2013-06-04
WO2011154441A1 (de) 2011-12-15
JP2013529394A (ja) 2013-07-18
TW201214773A (en) 2012-04-01
CN102934244B (zh) 2015-11-25
EP3349260B1 (de) 2019-09-18

Similar Documents

Publication Publication Date Title
DE102010025320B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE112014002611B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
WO2010040331A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP2980864B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP3349260B1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
WO2015043851A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
EP2415086B1 (de) Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
DE102007004301A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
DE102008034708A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102017107201A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102011017097A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2016050561A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102008030821A1 (de) Elektroluminieszierende Vorrichtung und Verfahren zur Herstellung einer elektroluminieszierenden Vorrichtung
DE102015104144A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102017110076A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
WO2016055526A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl an strahlungsemittierenden halbleiterchips und optoelektronisches bauelement mit einem strahlungsemittierenden halbleiterchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee