DE102010017146A1 - Halbleitervorrichtung mit Driftsteuerzone - Google Patents

Halbleitervorrichtung mit Driftsteuerzone Download PDF

Info

Publication number
DE102010017146A1
DE102010017146A1 DE102010017146A DE102010017146A DE102010017146A1 DE 102010017146 A1 DE102010017146 A1 DE 102010017146A1 DE 102010017146 A DE102010017146 A DE 102010017146A DE 102010017146 A DE102010017146 A DE 102010017146A DE 102010017146 A1 DE102010017146 A1 DE 102010017146A1
Authority
DE
Germany
Prior art keywords
trench
gate electrode
electrode structure
gate
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010017146A
Other languages
English (en)
Inventor
Wolfgang Dr. Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102010017146A1 publication Critical patent/DE102010017146A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Ausführungsform umfasst einen Graben (102, 202) innerhalb eines Halbleiterkörpers (104, 204) und eine Gateisolationsstruktur (106, 206) an gegenüberliegenden Seitenwänden innerhalb des Grabens (102, 202). Eine Gateelektrodenstruktur (110, 210) grenzt an die Gateisolationsstruktur (106, 206) innerhalb des Grabens (102, 202) an und eine dielektrische Struktur (115, 215) grenzt an die Gateelektrodenstruktur (110, 210) innerhalb des Grabens (102, 202) an. Die Gateelektrodenstruktur (110, 210) ist an einer Unterseite des Grabens (102, 202) in Kontakt mit dem Halbleiterkörper (104, 204) und ist elektrisch über ein Element (133, 233) mit einer Spannungssperrfestigkeit mit einer Drainzone (122, 222) gekoppelt.

Description

  • In Halbleitervorrichtungen wie Leistungstransistoren hängen die Durchbruchspannung und der Einschaltwiderstand von Parametern wie der Dotierung und Dicke einer Driftzone ab. Während eine hohe Dotierstoffdichte und eine kurze Erstreckung einer Driftzone zu einem niedrigen Einschaltwiderstand und einer niedrigen Durchbruchspannung der Vorrichtung führen können, können geringere Dotierstoffdichten und größere Erstreckungen der Driftzone zu einem höheren Einschaltwiderstnd und einer höheren Durchbruchspannung der Vorrichtung führen. Um beide Größen zu verbessern, nämlich den Einschaltwiderstand zu erniedrigen und die Spannungssperrfestigkeit zu erhöhen, ist eine Entkopplung zwischen diesen beiden Größen wünschenswert. Eine Konfiguration eines vertikalen MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) ist ein TEDFET (Trench Extended Drain Field Effect Transistor), der eine verbesserte Entkopplung der Spannungssperrfestigkeit und des Einschaltwiderstandes im Vergleich zu herkömmlichen MOSFETs ermöglicht, indem die Leitfähigkeit in der Driftzone durch Driftsteuerzonen gesteuert wird. Die Herstellung eines TEDFETs kann Prozessabfolgen umfassen, die einen erheblichen Einfluss auf die Kosten und die Zuverlässigkeit der Vorrichtung haben.
  • Im Hinblick auf Halbleitervorrichtungen mit Driftzonen und Driftsteuerzonen ist eine Vorrichtung mit verbesserter Zuverlässigkeit wünschenswert.
  • Es ist eine Aufgabe der Erfindung, eine solche Halbleitervorrichtung anzugeben.
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Nachfolgend werden Ausführungsformen der Erfindung anhand der Figuren näher beschrieben. Die Figuren sind nicht maßstabsgerecht. Die Merkmale der verschiedenen Ausführungsformen können miteinander kombiniert werden, sofern sie einander nicht ausschließen. Ähnliche oder übereinstimmende Bezugskennzeichen können zur Bezeichnung ähnlicher oder übereinstimmender Teile verwendet werden.
  • 1 zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die eine Driftzone und eine Driftsteuerzone gemäß einer Ausführungsform aufweist.
  • 2A bis 2H zeigen schematische Querschnittsansichten eines Bereichs eines Halbleiterkörpers während der Herstellung einer Halbleitervorrichtung, die eine Driftzone und eine Driftsteuerzone aufweist.
  • 1 zeigt eine Querschnittsansicht eines Bereichs einer Halbleitervorrichtung 100 wie etwa einen TEDFET, der einen innerhalb eines Halbleiterkörpers 104 ausgebildeten Graben 102 aufweist. Eine Gateisolationsstruktur 106 ist an gegenüberliegenden Seitenwänden innerhalb des Grabens 102 ausgebildet. Eine Gateelektrodenstruktur 110, die eine erste Gateelektrodenschicht mit Bereichen 108, 108' von unterschiedlichem Leitfähigkeitstyp und eine zweite Gateelektrodenschicht mit Bereichen 109, 109' von unterschiedlichem Leitfähigkeitstyp aufweist, grenzt an die Gateisolationsstruktur 106 an. Eine dielektrische Struktur 115, die eine dielektrische Schicht 113 und ein dielektrisches Füllmaterial 114 aufweist, grenzt innerhalb des Grabens 102 an die Gateelektrodenstruktur 110 an. Innerhalb der dielektrischen Struktur 115 kann beispielsweise eine Aussparung 117 ausgebildet sein.
  • Die Gateisolationsstruktur 106, die Gateelektrodenstruktur 110 und die dielektrische Struktur 115 innerhalb des Grabens 102 bilden eine Driftsteuerzone aus, die sich zur Steuerung der Leitfähigkeit eines Kanalgebiets 119 eignet, das sich von einer Sourcezone 120 zu einer Drainzone 122 durch ein Bodygebiet 125 und eine Driftzone 126 erstreckt. Die Gateelektrodenstruktur 110 ist an einer Unterseite 128 des Grabens 102 über ein Element 133 mit einer Spannungssperrfestigkeit in Kontakt mit dem Halbleiterkörper 104 und elektrisch an eine Drainzone 122 gekoppelt. Das Element 133 kann eine Diode sein, die Gebiete 131, 132 von unterschiedlichem Leitfähigkeitstyp aufweist.
  • Durch Feldeffekt-Steuerung der Leitfähigkeit im Kanalgebiet 119 über die innerhalb des Grabens 102 ausgebildete Driftsteuerzone kann die Leitfähigkeit in der Driftzone 126 erhöht werden, ohne die Dotierstoffkonzentration innerhalb dieser Zone zu erhöhen. Die Erhöhung der Leitfähigkeit lässt sich durch Ausbilden einer Anreicherungszone im Kanalgebiet 119, das an die Gateisolationsstruktur angrenzt, durch Feldeffekt erzielen oder durch Ausbilden einer Inversionszone im Kanalgebiet 119 durch Feldeffekt. Eine Dicke der Gateisolationsstruktur kann derart gewählt werden, dass eine erforderliche Isolationsstärke zwischen der Driftzone 126 und der Driftsteuerzone erzielt werden kann, indem beispielsweise eine Spannungsabfallcharakteristik entlang der Driftzone 126 und die Spannungsabfallcharakteristik entlang der Gateelektrodenstruktur 110 im Rückwärtsbetrieb, d. h. bei Anlegen einer Sperrspannung, berücksichtigt werden.
  • In der in 1 gezeigten Ausführungsform sind die Bereiche 108', 109' der Halbleiter-Gateelektrodenstruktur 110 von einem anderen Leitfähigkeitstyp als die Bereiche 108, 109, d. h. die Bereiche 108' und 109' sind vom p-Typ und die Bereiche 108 und 109 sind vom n-Typ. Gemäß einer weiteren Ausführungsform kann der Leitfähigkeitstyp, d. h. n-Typ oder p-Typ, der Gebiete 108, 108', 109, 109' entgegengesetzt zur Darstellung der 1 sein. Zudem kann eine Dotierstoffkonzentration innerhalb der Bereiche 108', 109' größer sein als in den Bereichen 108, 109. Eine Dotierstoffkonzentration der Gebiete 108, 109 kann kleiner als 1015 cm–3 oder sogar kleiner als 1014 cm–3 sein. Ein Leitfähigkeitstyp der Bereiche 108, 109 der Gateelektrodenstruktur 110 kann ebenso dem Leitfähigkeitstyp der Bereiche 108', 109' entsprechen, sofern die Dotierstoffkonzentration in den Bereichen 108', 109' größer ist als in den Bereichen 108, 109.
  • Eine Grenzfläche zwischen den Gebieten 108, 108' und auch den Gebieten 109, 109' kann in einer Tiefe positioniert sein, die der Tiefe einer Grenzfläche zwischen dem Bodygebiet 125 und der Driftzone 126 entspricht oder näherungsweise entspricht. Der Leitfähigkeitstyp der Gateelektrodenstruktur 110 kann unabhängig vom Leitfähigkeitstyp der Source- und Driftzonen 120, 122 gewählt sein, sofern die Gateelektrodenstruktur 110 elektrisch mit der Driftzone 122 über das Element 133, das eine Spannungssperrfestigkeit aufweist, gekoppelt ist.
  • Die Dotierstoffkonzentration der Driftzone 126 kann kleiner sein als die Dotierstoffkonzentration im Bodygebiet 125 und kann einen Wert von weniger als 1015 cm–3 oder sogar von weniger als 1014 cm–3 aufweisen. In der in 1 gezeigten Ausführungsform ist der Leitfähigkeitstyp der Driftzone 126 der n-Typ, der vom p-Typ Leitfähigkeitstyp des Bodygebiets 125 verschieden ist. In diesem Fall kann sich im Kanalgebiet 119 im eingeschalteten Zustand der Vorrichtung 100 eine Anreicherungszone ausbilden. Gemäß einer weiteren Ausführungsform kann der Leitfähigkeitstyp der Driftzone 126 ebenso mit dem Leitfähigkeitstyp des Bodygebiets 125 übereinstimmen. In diesem Fall kann sich in einem eingeschalteten Zustand der Vorrichtung 100 eine Inversionszone im Kanalgebiet 119 ausbilden.
  • Die in der Querschnittsansicht von 1 gezeigte Vorrichtung ist ein Beispiel für eine Ausführungsform. Weitere Ausführungsformen können andere oder zusätzliche strukturelle Elemente aufweisen.
  • Die Gateelektrodenstruktur 110 kann ebenso aus einer oder mehr als zwei Halbleiterschichten aufgebaut sein. Diese Halbleiterschichten können nicht-epitaktisch gewachsene Schichten wie polykristalline oder amorphe Schichten sein. Beispielsweise kann die Gateelektrodenstruktur eine polykristalline oder eine amorphe Siliziumschicht aufweisen. Gemäß einer weiteren Ausführungsform kann die Gateelektrodenstruktur SiC oder GaN umfassen. Letztere Materialien haben eine größere Bandlücke als Si, was zu einem vorteilhaften geringeren Sperrstrom innerhalb der Driftsteuerzone führen kann.
  • Die dielektrische Struktur kann ebenso eine oder mehr als zwei dielektrische Schichten wie undotierte oder dotierte Siliziumoxidschichten, z. B. BPSG (Bor-Phosphor-Silicatglas), PSG (Phosphor-Silicatglas), aufweisen.
  • Die Spannungssperrfestigkeit des Elements 133 kann derart gewählt sein, dass in einem eingeschalteten Zustand der Vorrichtung 100 mit an die Sourcezone 120 und die Drainzone 122 angelegten niedrigen Spannungen, z. B. 0 V an die Sourcezone 120 und 1 V an die Drainzone 122, im Falle eines n-Kanal MOSFETs, und einer an die Gateelektrodenstruktur 110 angelegten vergleichsweise höheren Spannung, z. B. 10 V oder 15 V, ein Stromfluss von der Gateelektrodenstruktur 110 zur Drainzone 122 durch die Spannungssperrfestigkeit des Elements 133 verhindert wird.
  • 2A bis 2H zeigen schematische Querschnittsansichten eines Bereichs eines Halbleiterkörpers während der Herstellung einer Halbleitervorrichtung wie der in 1 gezeigten Vorrichtung 100. Neben den mit Bezug auf die nachfolgenden Querschnittsansichten dargestellten Elementen und Prozessmerkmalen können weitere Prozesse vor oder nach einer oder zwischen beliebigen zwei der in den 2A bis 2H gezeigten Prozessstufen durchgeführt werden.
  • In der schematischen Querschnittsansicht eines Bereichs eines Halbleiterkörpers 204 in 2A, wird ein Graben 202 innerhalb des Halbleiterkörpers 204 ausgebildet, der sich durch eine Driftzone 226 in eine Drainzone 222 erstreckt. Der Graben 202 kann beispielsweise durch einen Ätzprozess unter Verwendung einer Ätzmaske auf einer Oberfläche 250 des Halbleiterkörpers 204 ausgebildet werden.
  • Der Halbleiterkörper 204 kann eine auf einem Halbleitersubstrat ausgebildete epitaktische Schicht aufweisen. Beispielsweise kann die Driftzone 226 auf einem Halbleitersubstrat, das die Drainzone 222 umfasst, aufgewachsen werden. Die Drainzone kann vom n-Leitfähigkeitstyp sein und eine höhere Dotierstoffkonzentration aufweisen als die Driftzone 226, die sowohl vom n-Typ oder p-Typ sein kann. Der Halbleiterkörper 204 kann beispielsweise aus Si ausgebildet sein oder Si aufweisen.
  • Wie in der Querschnittsansicht der 2B schematisch gezeigt ist, werden p-Dotierstoffe wie B in den Halbleiterkörper 204 in ein Gebiet 231 an einer Unterseite des Grabens 202 eingebracht. Die p-Typ Dotierstoffe können in den Halbleiterkörper 204 implantiert werden unter Verwendung einer Implantationsmaske, die beispielsweise ein Streuoxid umfassen kann (nicht in 2B gezeigt). Die p-Typ Dotierstoffe können ebenso in das Gebiet 231 diffundiert werden.
  • In der in 2C gezeigten schematischen Querschnittsansicht eines Bereichs des Halbleiterkörpers 204 werden n-Typ Dotierstoffe wie P oder As in ein in das Gebiet 231 eingebettetes Gebiet 232 eingebracht. Die n-Typ Dotierstoffe können beispielsweise in das Gebiet 232 implantiert oder diffundiert werden (nicht in 2C gezeigt). Das n-Typ Gebiet 232 grenzt an eine Unterseite des Grabens 202 an. Das n-Typ Gebiet 232 bildet zusammen mit dem p-Typ Gebiet 231 eine Diode 233 aus, die ein Element mit einer Spannungssperrfestigkeit darstellt, das elektrisch mit der Drainzone 222 gekoppelt ist.
  • Eine Gateisolationsstruktur 206 ist an Seitenwänden und an einer Unterseite des Grabens 202 als auch auf der Oberfläche 250 des Halbleiterkörpers 204 ausgebildet. Die Gateisolationsstruktur 206 kann als Gateoxidschicht wie etwa als thermisches Oxid, d. h. als ein durch thermische Oxidation in einem Hochtemperaturprozess bei Temperaturen in einem Bereich von beispielsweise 800°C bis 1200°C ausgebildetes Oxid geformt werden. Durch Ausbilden der Gateisolationsstruktur 206 in Form einer thermische Oxidschicht, ähnlich zum Gateoxid eines bekannten MOS-Transistors, lässt sich eine vorteilhafte Grenzfläche mit einer geringen Defektkonzentration zwischen der Gateisolationsstruktur 206 und der Driftzone 226 erzielen, wodurch die Zuverlässigkeit des Bauelements verbessert werden kann. Bei Ausbildung der Gateisolationsstruktur 206 als Gateoxidschicht kann zusätzlicher Sauerstoff in diese Schicht eingebracht werden, wodurch ein Ausheilen in einer Stickstoff haltigen Atmosphäre ausbleiben kann. Die Gateisolationsstruktur 206 kann eine oder mehrere Isolationsschichten umfassen.
  • In der in 2D gezeigten schematischen Querschnittsansicht wird eine erste Gateelektrodenschicht 208 auf der Gateisolationsstruktur 206 ausgebildet. Die erste Gateelektrodenschicht 208 kann beispielsweise durch Abscheidung von undotiertem oder geringfügig dotiertem Polysilizium ausgebildet werden. Die erste Gateelektrodenschicht kann ebenso aus einem anderen polykristallinen oder amorphen Material ausgebildet werden. Eine Dicke der ersten Gateelektrodenschicht 208 kann beispielsweise im Bereich von 10 nm bis 1000 nm oder auch im Bereich von 50 nm bis 100 nm liegen.
  • Danach werden, wie in der schematischen Querschnittsansicht von 2E gezeigt ist, die Gateisolationsstruktur 206 und die erste Gateelektrodenschicht 208 strukturiert, z. B. durch anisotrope Ätzung zur Entfernung der Teile dieser Elemente, die entweder auf der Oberfläche 250 des Halbleiterkörpers 204 oder auf einer Unterseite des Grabens 202 angeordnet sind. Somit verbleiben die Gateisolationsstruktur 206 und die erste Gateelektrodenschicht 208 an den Seitenwänden des Grabens 202.
  • In der in 2F gezeigten schematischen Querschnittsansicht wird eine zweite Gateelektrodenschicht 209 auf der ersten Gateelektrodenschicht 208 auf der Oberfläche 250 des Halbleiterkörpers 204 und an einer Unterseite des Grabens 202, der an das n-Typ Gebiet 232 angrenzt, ausgebildet. Beispielsweise kann die zweite Gateelektrodenschicht 209 aus undotiertem oder geringfügig dotiertem Polysilizium mit einer Dicke in einem Bereich von 10 nm bis 1000 nm oder auch mit einer Dicke im Bereich von 50 nm bis 100 nm ausgebildet werden. Jedoch kann auch ein anderes polykristallines oder amorphes Halbleiter material als Material für die zweite Gateelektrodenschicht gewählt werden. Somit wird eine Gateelektrodenstruktur 210 ausgebildet, die die erste Gateelektrodenschicht 208 und die zweite Gateelektrodenschicht 209 aufweist. Die Gateelektrodenstruktur 210 ist elektrisch mit der Drainzone 222 über die Diode 233 gekoppelt, wobei die Diode 233 ein Element mit einer Spannungssperrfestigkeit ist, das geeignet ist, einen Stromfluss von der Elektrodenstruktur 210 zur Drainzone 222 in einem eingeschalteten Zustand der fertig gestellten Vorrichtung zu verhindern. Beim Ausbilden der ersten und zweiten Gateelektrodenschichten 208, 209 können diese Schichten undotiert oder geringfügig mit einer Dotierstoffkonzentration von weniger als 1015 cm–3 oder auch von weniger als 1014 cm–3 dotiert werden.
  • In der in 2G gezeigten schematischen Querschnittsansicht wird eine erste dielektrische Schicht 213, z. B. eine Oxidschicht, auf der zweiten Gateelektrodenschicht 209 ausgebildet. Die erste dielektrische Schicht 213 kann eine Dicke innerhalb eines Bereichs von einigen Zehn bis einigen Hundert Nanometern aufweisen, z. B. 50 nm bis 300 nm. Auf der ersten dielektrischen Schicht 213 wird eine zweite dielektrische Schicht 214, z. B. BPSG oder PSG ausgebildet. Ein Verschmelzen der zweiten dielektrischen Schicht 214 kann zur Auffüllung des Grabens 202 folgen. Nach Durchführung der Verfließung kann eine Aussparung 217 innerhalb der zweiten dielektrischen Schicht 214 verbleiben. Die ersten und zweiten dielektrischen Schichten 213, 214, welche die dielektrische Struktur 215 darstellen, werden von einer Oberfläche 250 des Halbleiterkörpers 204 durch ein Verfahren wie Ätzung entfernt. Die dielektrische Schicht 214 kann ebenso durch ein nichtdielektrisches Grabenfüllmaterial wie Polysilizium ersetzt werden.
  • In der in 2H gezeigten schematischen Querschnittsansicht werden Dotierstoffe in einen Bereich 208' und einen Bereich 209' der Gateelektrodenstruktur eingebracht.
  • Die Ausbreitung der Dotierstoffe entlang der Seitenwände des Grabens 202 kann durch Einstellung der Dauer und Temperatur eines Diffusionsprozesses dieser Dotierstoffe gesteuert werden. Eine Tiefe d der Bereiche 208', 209' bezogen auf die Oberfläche 250 des Halbleiterkörpers 204 kann derart gewählt werden, dass diese mit einer Tiefe eines Bodygebiets übereinstimmt, wobei das Bodygebiet beispielsweise vorab ausgebildet wurde oder in späteren Prozessschritten ausgebildet wird.
  • Innerhalb des Grabens 202 werden eine Driftsteuerzone mit einer Gateisolationsstruktur 206, der Gateelektrodenstruktur 210 und der dielektrischen Struktur 215 ausgebildet.
  • Weitere Elemente, die zur Fertigstellung der Vorrichtungen 100, 200 erforderlich sind, wie etwa eine Sourcezone, ein Bodygebiet und weitere Halbleitergebiete, können vor, nach, zwischen oder auch zusammen mit den oben beschriebenen Prozessschritten durchgeführt werden. Werden beispielsweise Dotierstoffe in die Gebiete 231, 232 eingebracht, so können diese Dotierstoffe in weitere Bereiche des Halbleiterkörpers 204, z. B. unter Verwendung einer geeigneten Maske, eingebracht werden, um weitere Halbleitergebiete, z. B. eine Sourcezone oder ein Bodygebiet, auszubilden.
  • Die oben mit Bezug auf die 1 und 2 beschriebenen Ausführungsformen weisen vorteilhafte Eigenschaften wie eine niedrige Grenzflächenladung an der Grenzfläche zwischen der Driftzone und der Gateisolationsstruktur auf, wenn ein thermisches Oxid für die Gateisolationsstruktur verwendet wird, wie dies beispielsweise bei bekannten MOS-Prozessen der Fall ist. Zudem können Alkaliionen innerhalb einer BPSG-Schicht der dielektrischen Schicht, die den Graben füllt, gegettert werden. Durch die Effekte lässt sich die Zuverlässigkeit der Vorrichtung verbessern.
  • Ein Leckstrom der Driftsteuerzone lässt sich reduzieren, indem die Dicke der Gateelektrodenstruktur auf einen Wert im Bereich von 5 bis 30 nm oder auch zwischen 10 bis 20 nm minimiert wird. Die Gateelektrodenstruktur kann ebenso durch Abscheidung von amorphem Silizium und Ausheilung ausgebildet werden, wobei das Ausheilen etwa durch RTA (Rapid Thermal Annealing) oder Laser-Annealing erfolgen kann. Der Leckstrom innerhalb der Driftsteuerzone lässt sich ebenso durch Ausheilen der Gateelektrodenstruktur in einer Wasserstoffatmosphäre bei hohen Temperaturen im Bereich von 1000°C bis 1100°C reduzieren, was zu großen Siliziumkörnern einer Gateelektrodenstruktur aus Silizium führt. Diese Körner können etwa einen Durchmesser von mehreren Mikrometern aufweisen.

Claims (20)

  1. Eine Halbleitervorrichtung (100, 200), umfassend: einen Graben (102, 202) innerhalb eines Halbleiterkörpers (104, 204); eine Gateisolationsstruktur (106, 206) an gegenüberliegenden Seitenwänden innerhalb des Grabens (102, 202); eine Gateelektrodenstruktur (110, 210), die innerhalb des Grabens (102, 202) an die Gateisolationsstruktur (106, 206) angrenzt; und eine dielektrische Struktur (115, 215), die innerhalb des Grabens (102, 202) an die Gateelektrodenstruktur (110, 210) angrenzt, wobei die Gateelektrodenstruktur (110, 210) an einer Unterseite des Grabens (102, 202) in Kontakt mit dem Halbleiterkörper (104, 204) ist und elektrisch mit einer Drainzone (122, 222) über ein Element, das eine Spannungssperrfestigkeit aufweist, gekoppelt ist.
  2. Die Halbleitervorrichtung (100, 200) nach Anspruch 1, wobei die Gateelektrodenstruktur (110, 210) eines der Materialien der Gruppe bestehend aus polykristallinem Halbleitermaterial, insbesondere einer ersten Schicht aus Polysilizium (108, 208) und einer zweiten Schicht (109, 209) aus Polysilizium, amorphem Halbleitermaterial, und wenigstens einer Verbindung aus SiC und GaN aufweist.
  3. Die Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, wobei die Gateelektrodenstruktur (110, 210) einen pn-Übergang (108', 108) aufweist.
  4. Die Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, wobei die dielektrische Struktur (115, 215) eine Aussparung (117, 217) aufweist.
  5. Die Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, wobei das Element (133, 233) mit der Spannungssperrfestigkeit eine innerhalb des Halbleiterkörpers (104, 204) ausgebildete Diode ist.
  6. Die Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, wobei sich der Graben (102, 202) durch eine Driftzone (126, 226) in die Drainzone (122, 222) erstreckt.
  7. Die Halbleitervorrichtung (100, 200) nach einem der vorangehenden Ansprüche, wobei eine Dicke der Gateisolationsstruktur entlang einer Seitenwand des Grabens (102, 202) von einem Sourcegebiet zu einer Drainzone konstant ist.
  8. Eine Halbleitervorrichtung (100, 200), umfassend: einen Graben (102, 202) innerhalb eines Halbleiterkörpers (104, 204); eine Gateisolationsstruktur (106, 206) an gegenüberliegenden Seitenwänden innerhalb des Grabens (102, 202); und eine Gateelektrodenstruktur (110, 210), die innerhalb des Grabens (102, 202) an die Gateisolationsstruktur (106, 206) angrenzt, wobei die Gateelektrodenstruktur (110, 210) aus polykristallinem oder amorphem Halbleitermaterial ausgebildet ist; wobei die Gateelektrodenstruktur (110, 210) an einer Unterseite des Grabens (102, 202) in Kontakt mit dem Halbleiterkörper (104, 204) ist und elektrisch über ein Element (133, 233) mit einer Spannungssperrfestigkeit mit einer Drainzone (122, 222) gekoppelt ist.
  9. Die Halbleitervorrichtung (100, 200) nach Anspruch 8, wobei eine Abfolge von Elementen innerhalb des Grabens (102, 202) von einer Seitenwand des Grabens (102, 202) zur gegen überliegenden Seitenwand des Grabens die Gateisolationsstruktur (206, 206), die Gateelektrodenstruktur (110, 210), eine dielektrische Struktur (115, 215), die Gateelektrodenstruktur (110, 210) und die Gateisolationsstruktur (106, 206) umfasst.
  10. Die Halbleitervorrichtung (100, 200) nach einem der Ansprüche 1–7, 9, wobei die Gateisolationsstruktur (106, 206), die dielektrische Struktur (115, 215) und die Gateelektrodenstruktur (110, 210) innerhalb des Grabens (102, 202) eine Driftsteuerzone ausbilden.
  11. Ein Verfahren zum Herstellen einer Halbleitervorrichtung (100, 200), das umfasst: Ausbilden eines Grabens (102, 202) innerhalb eines Halbleiterkörpers (104, 204); Ausbilden einer Gateisolationsstruktur (106, 206) an gegenüberliegenden Seitenwänden innerhalb des Grabens (102, 202); Ausbilden einer Gateelektrodenstruktur (110, 210), die an die Gateisolationsstruktur (106, 206) innerhalb des Grabens (102, 202) angrenzt, wobei die Gateelektrodenstruktur (110, 210) an einer Unterseite des Grabens (102, 202) mit dem Halbleiterkörper (104, 204) in Kontakt ist; und elektrisches Koppeln der Gateelektrodenstruktur (110, 210) an einer Unterseite des Grabens (102, 202) mit einem Draingebiet (122, 222) über ein Element (133, 233) mit einer Spannungssperrfestigkeit und Ausbilden einer dielektrischen Struktur (115, 215), die innerhalb des Grabens (102, 202) an die Gateelektrodenstruktur (110, 210) angrenzt.
  12. Das Verfahren nach Anspruch 11, umfassend Ausbilden des Elements (133, 233) mit der Spannungssperrfestigkeit als Diode innerhalb des Halbleiterkörpers (104, 204).
  13. Das Verfahren nach Anspruch 11 oder 12, umfassend Ausbilden der Gateelektrodenstruktur (110, 210) aus einem polykristallinen oder amorphen Halbleitermaterial.
  14. Ein Verfahren zum Herstellen einer Halbleitervorrichtung (100, 200), umfassend: Ausbilden eines Grabens (102, 202) innerhalb eines Halbleiterkörpers (104, 204); Ausbilden einer Gateisolationsstruktur (106, 206) an gegenüberliegenden Seitenwänden innerhalb des Grabens (102, 202); Ausbilden einer Gateelektrodenstruktur (110, 210), die innerhalb des Grabens (102, 202) an die Gateisolationsstruktur (106, 206) angrenzt, wobei die Gateelektrodenstruktur (110, 210) aus einem polykristallinen oder amorphen Halbleitermaterial ausgebildet ist und an einer Unterseite des Grabens (102, 202) in Kontakt mit dem Halbleiterkörper (104, 204) ist; und elektrisches Koppeln der Gateelektrodenstruktur (110, 210) an der Unterseite des Grabens (102, 202) mit einer Drainzone (122, 222) über ein Element (133, 233) mit einer Spannungssperrfestigkeit.
  15. Das Verfahren nach Anspruch 14, wobei innerhalb des Grabens (102, 202) von einer Seitenwand zur gegenüberliegenden Seitenwand des Grabens (102, 202) ausgebildete Elemente in der folgenden Reihenfolge die Gateisolationsstruktur (106, 206), die Gateelektrodenstruktur (110, 210), eine dielektrische Struktur (115, 215), die Gateelektrodenstruktur (110, 210) und die Gateisolationsstruktur (106, 206) umfassen.
  16. Das Verfahren nach einem der Ansprüche 11 bis 15, umfassend Ausbilden eines pn-Übergangs innerhalb der Gateelektrodenstruktur (110, 210).
  17. Eine integrierte Schaltung, umfassend: einen Graben (102, 202) innerhalb eines Halbleiterkörpers (104, 204); eine Driftsteuerzone, die eine Gateisolationsstruktur (106, 206) an gegenüberliegenden Seitenwänden innerhalb des Grabens (102, 202) aufweist, eine Gateelektrodenstruktur (110, 210), die an die Gateisolationsstruktur (106, 206) angrenzt, und eine dielektrische Struktur (115, 215), die an die Gateelektrodenstruktur (110, 210) angrenzt, wobei die Gateelektrodenstruktur (110, 210) an einer Unterseite des Grabens (102, 202) in Kontakt mit dem Halbleiterkörper (104, 204) ist und elektrisch über ein Element (133, 233) mit einer Spannungssperrfestigkeit mit einer Drainzone (122, 222) gekoppelt ist; und ein Kanalgebiet (119), das an die Gateisolationsstruktur (106, 206) angrenzt und sich zwischen einer Sourcezone (120, 220) und der Drainzone (122, 222) durch ein Bodygebiet und eine Driftzone erstreckt.
  18. Die integrierte Schaltung nach Anspruch 17, umfassend: eine in dem Kanalgebiet (119) durch Feldeffekt ausbildbare Akkumulationszone, die zur Erhöhung der Leitfähigkeit des Kanalgebiets (119) geeignet ist.
  19. Die integrierte Schaltung nach Anspruch 17 oder 18, wobei die Gateisolationsstruktur (106, 206) als thermisch gewachsenes Oxid ausgebildet ist.
  20. Die integrierte Schaltung nach einem der Ansprüche 17 bis 19, umfassend: Alkaliionen innerhalb einer Schicht der dielektrischen Struktur (115, 215).
DE102010017146A 2009-06-01 2010-05-28 Halbleitervorrichtung mit Driftsteuerzone Ceased DE102010017146A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/476,077 2009-06-01
US12/476,077 US7999311B2 (en) 2009-06-01 2009-06-01 Semiconductor device

Publications (1)

Publication Number Publication Date
DE102010017146A1 true DE102010017146A1 (de) 2010-12-02

Family

ID=43028733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010017146A Ceased DE102010017146A1 (de) 2009-06-01 2010-05-28 Halbleitervorrichtung mit Driftsteuerzone

Country Status (2)

Country Link
US (1) US7999311B2 (de)
DE (1) DE102010017146A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013106619B4 (de) * 2012-06-27 2015-10-22 Infineon Technologies Austria Ag Treiberschaltkreis

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999311B2 (en) * 2009-06-01 2011-08-16 Infineon Technologies Austria Ag Semiconductor device
US8933533B2 (en) 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634239B2 (ja) * 2005-06-30 2011-02-16 ブラザー工業株式会社 画像形成装置
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US7999311B2 (en) * 2009-06-01 2011-08-16 Infineon Technologies Austria Ag Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013106619B4 (de) * 2012-06-27 2015-10-22 Infineon Technologies Austria Ag Treiberschaltkreis

Also Published As

Publication number Publication date
US7999311B2 (en) 2011-08-16
US20100301408A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112008003787B4 (de) Halbleitervorrichtung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE10393853B4 (de) Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102004010127B4 (de) Halbleitervorrichtung mit einer Grabengatestruktur und Verfahren zum Herstellen dergleichen
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60116612T2 (de) Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode
DE102014114230B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014107325A1 (de) Halbleiterbauelement
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final