DE102009054701B4

DE102009054701B4 - Detektion von und Regeneration von einem elektrischen-schnellen-Störsignal/Burst (EFT/B) auf einem Universal Serial Bus-(USB)-Gerät

Info

Publication number: DE102009054701B4
Application number: DE102009054701.0A
Authority: DE
Inventors: John Julius Asuncion; Wai Keat Tai; Shan Chong Tan; Lian Chun Xu
Original assignee: Avago Technologies General IP Singapore Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2008-12-18
Filing date: 2009-12-15
Publication date: 2016-09-01
Anticipated expiration: 2029-12-16
Also published as: DE102009054701A1; US20100162054A1; US8020049B2

Abstract

Vorrichtung, aufweisend: einen Detektor, um in Antwort auf ein elektrisches-schnelles-Störsignal/Burst(EFT/B)-Ereignis auf einem mit einem Universal Serial Bus-(USB)-Chip gekoppelten Datenkanal ein Detektorstatussignal zu setzen; einen Überwachungsprozessor, welcher mit dem Detektor gekoppelt ist, wobei der Überwachungsprozessor konfiguriert ist, das Detektorstatussignal zu beobachten; einen USB-Kern; einen Kommunikationskanal, um den Überwachungsprozessor mit dem USB-Kern zu koppeln, wobei der Überwachungsprozessor weiterhin konfiguriert ist, den USB-Kern automatisch mit einem Host-Gerät wieder zu verbinden, in Antwort auf eine Erkennung eines durch das Host-Gerät initiierten Sperrstatus; einen Zeitgeber, welcher mit dem Überwachungsprozessor gekoppelt ist, wobei der Zeitgeber konfiguriert ist, für den Überwachungsprozessor zum Beobachten des Detektorstatussignals verfügbare Zeitintervalle zu erzeugen, wobei der Zeitgeber konfiguriert ist, ein für den Überwachungsprozessor verfügbares Verzögerungsintervall zu erzeugen, wobei das Verzögerungsintervall ein Zeitintervall zwischen Versuchen repräsentiert, den USB-Kern mit dem Host-Gerät wieder zu verbinden.

Description

HINTERGRUND
USB-Technologie erlaubt, viele Peripheriekomponenten unter Benutzung einer einzelnen standardisierten Schnittstellenbuchse zu verbinden und verbessert die Plug-and-Play-Funktionalitäten durch Erlauben von Tauschen im Betrieb (hot swapping). Tauschen im Betrieb erlaubt, dass Geräte verbunden werden und abgetrennt werden, ohne den Computer neu zu starten oder das Gerät abzuschalten. USB-Technologie kann Computerperipheriegeräte, wie etwa eine Mouse, Tastaturen, PDAs, Spielfelder (game pads) und Joysticks, Scanner, digitale Kameras, Drucker, persönliche Medienabspielgeräte, Flashplattenlaufwerke, und andere Geräte, verbinden.
Ein traditionelles USB-Kabel hat vier Adern und Verbindungen. Die außenseitigen zwei Leiter, VBUS und GND, stellen, falls benötigt, Energie für das USB-Gerät bereit. Die mittleren zwei Leiter, D+ und D–, sind das differentielle Datenpaar, welches Halb-Duplex differentielle Signalfolge benutzt, um Daten zwischen dem USB-Gerät und einem Host zu kommunizieren. Da die differentiellen Datenpaarleiter D+ und D– physikalisch nahe dem Energie- und Masseleiter sind, kann ein elektrisches Störsignal (transient) von einer Host-Energieversorgung zu Rauschen auf den differentiellen Datenpaarleitern D+ und D– führen und kann somit Datenkommunikationen zwischen dem Host und dem USB-Gerät unterbrechen.
Die Internationale Elektrotechnische Kommission hat IEC 61000-4-4 veröffentlicht, was ein Standard zum Messen und Testen eines elektrischen-schnellen-Störsignals/Burst (EFT/B) ist, welcher Burst auf einem USB-Datenkabel auftreten kann. Dieser Standard etabliert eine gemeinsame und reproduzierbare Referenz zum Auswerten der Immunität von elektrischem und elektronischem Equipment, falls dieses EFT/Bs ausgesetzt wird. EFT/B-Tests werden bei bis zu +/– 2,0 KV oder höher mit einer Dauer von bis zu 60 Sekunden durchgeführt. Bei diesen Spannungen und mit diesen Zeitintervallen ist die Datenübertragung zwischen dem Host und dem USB-Gerät beschädigt. Wenn dies auftritt, sendet der Host einen Rücksetzungsbefehl an das USB-Gerät, und das USB-Gerät versucht, eine Reihe von Antworten zu senden, wie in der USB-Spezifikation dargelegt. Wenn die Antworten von dem USB-Gerät während der Rücksetzungssequenz jedoch auch durch das EFT/B-Ereignis beschädigt sind, dann wird der Host die Antworten nicht erkennen und hört schließlich auf, zu versuchen, die Verbindung mit dem USB-Gerät zurückzusetzen. Wenn der Host aufhört, zu versuchen, Kommunikationen mit dem USB-Gerät wieder zu etablieren, setzt der Host den USB-Port in einen Sperrmodus oder -zustand (suspend mode or state). Wenn ein USB-Port in einen Sperrmodus gesetzt worden ist, wird das USB-Gerät manuell abgetrennt und wieder mit dem Host verbunden, was störend und zeitaufwendig sein kann.
Die Druckschrift US 6,101,076 offenbart eine elektromagnetische-Sicherheiterhöhende Schaltung für ein USB System, welche ein Ausstecken und Einstecken eines USB-Gerätes simulieren kann, nachdem es von einer USB-Schnittstelle aufgrund von elektromagnetischen Interferenzen entkoppelt worden ist. Eine elektromagnetische-Sicherheit-Bedingung der Datenkommunikation zwischen dem USB-Gerät und der USB-Schnittstelle wird detektiert und wenn diese nicht normal ist, wird ein Überlaufsignal an eine Wiederaufnahme-Steuer-Einheit gesendet. Diese Einheit kann ein Heraufsetz-Steuersignal an eine Spannung-heraufsetzende Schaltung ausgeben, um diese derart zu steuern, dass, wenn das USB-Gerät von der USB-Schnittstelle abgekoppelt wird, die Spannung-heraufsetzende Schaltung zunächst daran gehindert ist, ein Spannungssignal auf eine Datenleitung der USB-Schnittstelle auszugeben, um dadurch eine Aussteck-Aktion zu simulieren, und nach einer gesetzten Zeit wird diese Schaltung wieder aktiviert, um das Spannungssignal auszugeben, um dadurch eine Wiedereinsteck-Aktion zu simulieren.
Die Druckschrift US 6,647,452 B1 ein offenbart ein automatisches Erholen eines nicht antwortenden Peripheriegerätes durch ein scheinbares Entkoppeln und wieder Koppeln. Dabei wird ein Wechselschalter von einer Steuereinheit gesteuert, welche innerhalb einer USB-Steuerung bereitgestellt ist. Wenn ein Host eine Anfrageoperation an das Peripheriegerät nicht fortsetzt, öffnet das Peripheriegerät zunächst den Kreis des Umlege-Schalters, um so das Potenzial an einem Punkt des Hostes im Wesentlichen auf ein Masse-Potenzial herabzusetzen. Dann schließt das Peripheriegerät den Kreis des Umlege-Schalters, um das Potenzial bei dem Punkt auf einen Wert nahe einer Versorgungsspannung anzuheben. Demgemäß bestimmt der Host, dass das Peripheriegerät wieder mit dem Wirt verbunden worden ist und beginnt die Abfrageoperation.
1 illustriert ein graphisches Wellenformdiagramm 10 eines Datensignals 14, welches durch eine EFT/B-Sequenz 12 auf einem Datenbus eines konventionellen USB-Geräts beeinträchtigt wird. Die individuellen Bursts (bezeichnet als B1 bis B5) sind mit einer typischen Dauer von Tbd gezeigt. Diese Dauer könnte z. B. 15 ms in einer Dauer sein. Die Zeitperiode der Bursts ist als Tb gezeigt. Die Zeit Tb könnte z. B. 300 ms sein. Die Zeiten Tbd und Tb könnten variieren, sind aber für Illustrationszwecke gezeigt.
Mit jedem EFT/B-Ereignis wird der Datenaustausch zwischen dem USB-Gerät und dem Host beschädigt, weil es ein elektrisches Feld gibt, welches von den VBUS- und GND-Leitern in dem USB-Kabel während jedes EFT/B-Stoßes auf der Host-Energieversorgung emittiert wird. Dieses von dem EFT/B-Stoß erzeugte elektrische Feld führt dazu, dass der Datenbus während der Flanken des Bursts umschaltet, was den Austausch von Daten unterbricht und/oder zu Datenbuszuständen führt, welche in der USB-Spezifikation nicht erlaubt sind. Diese Unregelmäßigkeiten veranlassen den Host, die Kommunikation mit dem USB-Gerät zurückzusetzen. Da die Zurücksetzungstransaktion aufgrund der Bursts nicht erfolgreich sein mag, wird der Host es ohne Erfolg versuchen, und dann den USB-Port in einen Sperrmodus setzen. Zeit 0 in 1 ist eine Zeit, zu welcher die Datenkommunikationen zwischen dem USB-Gerät und dem Host bis zu dem ersten EFT/B-Ereignis B1 normal sind. Das Intervall zwischen dem ersten EFT/B-Ereignis B1 und Zeit 1 ist das Zeitintervall, wann der Host versucht, die USB-Port-Kommunikationen zurückzusetzen. Falls nicht erfolgreich, setzt der Host dann bei Zeit 1 den USB-Port und das USB-Gerät in Sperrmodus. Zeit 2 ist ein Zeitpunkt, nach dem die EFT/B-Ereignisse aufgehört haben. Obwohl die EFT/B-Ereignisse bei Zeit 2 aufgehört haben, bleibt der USB-Port in dem Sperrstatus, bis ein Benutzer das USB-Gerät abtrennt und wieder mit dem Host verbindet.
Traditionelle Verfahren, um Immunität von USB-Geräten gegen EFT/B-Ereignisse zu verbessern, setzen konventionelle passive Implementationen ein. Ein Beispiel einer konventionellen passiven Implementation ist Energiefiltern unter Benutzung von Bypasskondensatoren über die VBUS- und GND-Verbindungen. Ein anderes Beispiel einer konventionellen passiven Implementation ist Benutzen eines hochqualitativen USB-Kabels mit einem Ferritkern und guten Abschirmcharakteristiken. Ein anderes Beispiel einer konventionellen passiven Implementation ist ein angemessenes Abschirmen des USB-Datenbuses (D+, D–) auf dem PCB auf dem USB-Gerät. All diese konventionellen Verfahren führen zu höheren Systemkosten und zu umfangreicherer Gerätegröße. Für einen Schutz gegen extrem starke EFT/B-Ereignisse mögen diese konventionellen passiven Verfahren nicht in der Lage sein, genügenden Schutz bereitzustellen, und der Host könnte nichtsdestotrotz selbst mit passivem EFT/B-Schutz das USB-Gerät in einen Sperrstatus setzen.
ZUSAMMENFASSUNG
Ausführungsformen einer Vorrichtung werden beschrieben. In einer Ausführungsform umfasst die Vorrichtung einen Detektor und einen Überwachungsprozessor. Der Detektor stellt ein Detektorstatussignal in Antwort auf einen EFT/B auf einem USB-Datenkanal, welcher mit einem USB-Chip gekoppelt ist, fest. Der Überwachungsprozessor ist mit dem Detektor gekoppelt. Der Überwachungsdetektor beobachtet das Detektorstatussignal von dem Detektor. Andere Ausführungsformen der Vorrichtung werden auch beschrieben.
Ausführungsformen eines Systems werden auch beschrieben. In einer Ausführungsform ist das System ein EFT/B-Detektions- und Regenerationssystem. Das System umfasst einen USB-Kern und einen Burst-Controller. Der USB-Kern ermöglicht serielle Kommunikationen mit einem Host-Gerät durch einen USB-Datenkanal. Der Burst-Controller ist mit dem USB-Kern gekoppelt. Der Burst-Controller verbindet automatisch den USB-Kern wieder mit dem Host-Gerät in Antwort auf Erkennen eines Sperrstatus des USB-Kerns durch das Host-Gerät. Andere Ausführungsformen des Geräts werden auch beschrieben.
Ausführungsformen eines Verfahrens werden auch beschrieben. In einer Ausführungsform ist das Verfahren ein Verfahren zum Handhaben eines USB-Datenkanals. Das Verfahren umfasst Setzen eines Detektorstatussignals in Antwort auf einen EFT/B. Das Verfahren umfasst auch Beobachten des Detektorstatussignals unter Benutzung eines Überwachungsprozessors. Das Verfahren umfasst auch automatisches Wiederverbinden eines USB-Chip mit einem Host-Gerät in Antwort auf einen durch das Host-Gerät initiierten Sperrstatus. Andere Ausführungsformen des Verfahrens werden auch beschrieben.
Andere Aspekte und Vorteile der Ausführungsformen der vorliegenden Erfindung werden von der folgenden detaillierten Beschreibung ersichtlich werden, welche Beschreibung in Verbindung mit den begleitenden Zeichnungen genommen wird, welche als Beispiel der Prinzipien der Erfindung illustriert sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 illustriert ein graphisches Wellenformdiagramm eines Datensignals, welches durch eine EFT/B-Sequenz auf einem Datenbus eines konventionellen USB-Geräts beeinträchtigt ist.
2 zeigt ein schematisches Blockdiagramm einer Ausführungsform eines USB-Chip zum Detektieren und Regenerieren von einem EFT/B-Ereignis.
3 zeigt ein graphisches Wellenformdiagramm einer Ausführungsform einer Regeneration eines Datensignals, welches durch EFT/B-Ereignisse beeinträchtigt ist.
4 zeigt ein logisches Diagramm, welches eine Ausführungsform des Detektors des Burst-Controllers der 2 zeigt.
5A zeigt ein graphisches Wellenformdiagramm einer Ausführungsform des Lock-in des Detektorstatussignals auf Detektion eines positiven EFT/B-Ereignisses hin.
5B zeigt ein graphisches Wellenformdiagramm einer Ausführungsform des Lock-in des Detektorstatussignals auf Detektion eines negativen EFT/B-Ereignisses hin.
6 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Detektieren und Regenerieren von einem EFT/B-Ereignis.
7 zeigt ein schematisches Blockdiagramm einer Ausführungsform eines Systems zur Implementation des USB-Chip von 2.
Durch die Beschreibung hindurch können ähnliche Bezugsnummern benutzt werden, um ähnliche Elemente zu identifizieren.
DETAILLIERTE BESCHREIBUNG
Während viele Ausführungsformen hierin beschrieben werden, implementieren mindestens einige der Ausführungsformen ein aktives Verfahren einer Detektion und einer Regeneration von einem elektrischen-schnellen-Störsignal/Burst (EFT/B) auf einem Universal Serial Bus-(USB)-Gerät, welches mit einem Host verbunden ist. Insbesondere stellen hierin beschriebene Ausführungsformen einen aktiven Weg bereit, um das Auftreten eines EFT/B zu detektieren und Kommunikationen zwischen dem USB-Gerät und dem Host wieder zu etablieren, wenn der Host das USB-Gerät fälschlicherweise in einen Sperrmodus nach einem EFT/B setzt. Auf diese Weise kann sich das USB-Gerät automatisch wieder mit dem Host verbinden, oder wieder Kommunikationen mit dem Host etablieren, wenn das USB-Gerät durch den Host in den Sperrmodus gesetzt worden ist.
Einige der hierin beschriebenen Ausführungsformen verzichten auf konventionelle passive Geräte und Implementationen. Zum Beispiel kann auf ein hochqualitatives USB-Kabel (mit einem Ferritkern und guten Abschirmcharakteristiken) verzichtet werden, was zu niedrigeren Systemkosten führt. In einem anderen Beispiel kann auf Filter-/Bypass-Kondensatoren, um EFT/B zu eliminieren, verzichtet werden. Zusätzlich können Ausführungsformen, welche ein effektives aktives Detektionsverfahren implementieren, zu geringerer Einschränkung beim PCB-Routing führen, was zu einer geringeren Größe führt.
2 zeigt ein schematisches Blockdiagramm einer Ausführungsform eines USB-Chip 100 zum Detektieren und Regenerieren von einem EFT/B-Ereignis. Der illustrierte USB-Chip 100 umfasst einen USB-Kern 104, D+/D– Treiber/Empfänger 106 und 108, und einen Burst-Controller 112. Im Allgemeinen fungiert der Burst-Controller 112, um ein EFT/B-Ereignis zu detektieren, und ermöglicht ein automatisches Wiederverbinden des USB-Chip 100 mit einem Host-Gerät, wenn das Host-Gerät den USB-Chip 100 in einen Sperrstatus setzt.
Der gezeigte Burst-Controller 112 umfasst einen Überwachungsprozessor 114, welcher wiederum einen Zeitgeber 116 und einen Speicher 118 umfasst. In einer Ausführungsform speichert der Speicher ein Flag 120. Der Burst-Controller 112 umfasst auch einen Detektor 122 und einen Rücksetzungsschaltkreis 124. In einer alternativen Ausführungsform ist ein externer Rücksetzungsschaltkreis 126 mit dem Detektor 122 verbunden. Der Burst-Controller 112 ist mit dem USB-Kern 104 durch einen Kommunikationskanal 128 verbunden, welcher eine individuelle Leitung, ein Bus, oder ein anderer Typ eines Kommunikationsmediums sein kann, welches in der Lage ist, Daten- oder Steuersignale zwischen dem Burst-Controller 112 und dem USB-Kern 104 zu übermitteln.
Der illustrierte USB-Chip 100 umfasst auch einige Stifte für externe Verbindungen, z. B. zu einer gedruckten Schaltungsplatte. Insbesondere umfasst der USB-Chip 100 einen Spannungsversorgungsstift VBUS 130, einen positiven Datenstift D+ 132, einen negativen Datenstift D– 134 und einen Massestift GND 136. In einigen Ausführungsformen umfasst der USB-Chip 100 auch einen Detektorstift 138. Obwohl der gezeigte USB-Chip 100 einige Komponenten umfasst, welche gezeigt und hierin beschrieben sind, um eine spezifische Funktionalität zu implementieren, können andere Ausführungsformen des USB-Chip 100 weniger oder mehr Komponenten umfassen, um weniger oder mehr Funktionalität zu implementieren.
In einer Ausführungsform ermöglicht der USB-Kern 104 serielle Kommunikationen mit einem Host (siehe 7) durch die Datenstifte 132 und 134, welche mit einem USB-Datenkanal (siehe 7), welcher mit dem Host verbunden ist, verbunden sind. Im Allgemeinen überträgt der USB-Kern 104 abgehende Datensignale an die D+ und D– Treiber/Empfänger 106 und 108, welche die abgehenden Signale zur Übertragung über den USB-Datenkanal zu dem Host transformieren. Ähnlich transformieren die D+ und D– Treiber/Empfänger 106 und 108 von dem Host empfangende eingehende Signale in ein Signalformat, welches durch den USB-Kern 104 benutzbar ist. Die D+ und D– Treiber/Empfänger 106 und 108 können mit irgendeinem geeigneten Typ von Treiber-/Empfängertechnologien implementiert sein.
In einer Ausführungsform repliziert der Detektor 122 mindestens teilweise ein Datensignal von dem D+ Treiber/Empfänger 106 und/oder dem D-Treiber/Empfänger 108. Obwohl viele Typen von Signalreplikation implementiert werden können, involviert ein Beispiel eines Typs von Signalreplikation ein Erzeugen eines getrennten Signals, welches repräsentativ für die Signalstärke des oder der entsprechenden Datensignale ist. Zum Beispiel kann der Detektor 122 ein repliziertes Signal erzeugen, welches ein Bruchteil des ursprünglichen Datensignals ist. In einer Ausführungsform ist die Bruchteilstärke des replizierten Signals innerhalb eines Herabsetzungsschwellwertes (pull down threshold) von Signallogik innerhalb des Detektors 122 (siehe 4). Die Signallogik kann starke Herabsetzungs-(pull down) und schwache Heraufsetzungs-(pull up)-Charakteristiken haben, wie in größerem Detail unten erläutert. In einem Beispiel kann das replizierte Signal weniger als ungefähr 2% der Stärke des entsprechenden Datensignals (z. B. ungefähr 1 mA) sein. In anderen Ausführungsformen kann das replizierte Signal ein verschiedener Bruchteil der Stärke des entsprechenden Datensignals sein. Zum Beispiel kann das replizierte Signal weniger als ungefähr 1%, oder weniger als ungefähr 5%, oder weniger als ungefähr 10%, oder weniger als ungefähr 20%, abhängig von dem Typ von Signallogik sein, welche in dem Detektor 122 implementiert ist. Andere Ausführungsformen können einen verschiedenen Bruchteil der Stärke des entsprechenden Datensignals benutzen. Zusätzlich sollte bemerkt sein, dass die Stärke des replizierten Signals zumindest zum Teil von dem Ausgabe-Niedrig/Hoch-(output low/high)-Treiberstrom (IOH/IOL) abhängen kann.
Obwohl das replizierte Signal eine Bruchteilrepräsentation des oder der Datensignale ist, kann der Wert des replizierten Signals nichtsdestotrotz über den Herabsetzungsschwellwert der Signallogik in dem Detektor 122 ansteigen, wenn ein EFT/B-Ereignis auftritt und erhebliches Rauschen auf den Datenleitungen verursacht. Mit anderen Worten wird der Bruchteil der Replikation so eingestellt (tuned), dass der Detektor durch ein relativ geringes EFT/B-Ereignis „beschädigt” („corrupted”) wird, verglichen mit der Stärke eines EFT/B-Ereignisses, welches die Datenleitungen beschädigt. Dies erlaubt dem Detektor 122, das Vorhandensein eines EFT/B-Ereignisses zu detektieren, bevor das EFT/B-Ereignis die USB-Datenkommunikation beschädigen kann. In einer Ausführungsform kann das durch den Detektor 122 erzeugte replizierte Signal an dem Detektorstift 138 bereitgestellt sein, z. B. für Testen (i. e. Qualitätssicherung), Diagnose, oder andere Zwecke.
Ein Beispiel des Detektors 122 ist in 4 gezeigt und ist in größerem Detail unten beschrieben. Im Allgemeinen benutzt der Detektor 122 das replizierte Signal und erzeugt ein Detektorzustandssignal, welches von dem Wert des replizierten Signals abhängt. Ein Beispiel des Detektorzustandssignals ist in 3 gezeigt und ist in größerem Detail unten beschrieben. In einer Ausführungsform wird das Detektorzustandssignal jedes Mal festgestellt, wenn ein EFT/B-Ereignis detektiert wird. Der festgestellte Zustand des Detektorzustandssignals kann aufrechterhalten werden, bis der Detektor 122 ein Rücksetzungssignal von dem Rücksetzungsschaltkreis 124 (oder von dem externen Rücksetzungsschaltkreis 126) empfängt.
In einer Ausführungsform ist der Überwachungsprozessor 114 mit dem Detektor 122 verbunden, um das Detektorzustandssignal zu beobachten. Wie oben erläutert, ist der Überwachungsprozessor 114 auch mit dem Kommunikationskanal 128 verbunden, um dem Überwachungsprozessor 114 zu erlauben, mit dem USB-Kern 104 zu kommunizieren und den USB-Kern 104 wieder mit dem Host zu verbinden, wenn der Host den USB-Kern 104 in den Sperrmodus setzt.
In einer Ausführungsform stellt der Zeitgeber 116 des Überwachungsprozessors 114 ein oder mehr Zeitintervalle zur Benutzung durch den Überwachungsprozessor 114 bereit. Einige Beispiele dieser Zeitintervalle können für periodisches Beobachten des Detektorzustandssignals, für Verzögerungsintervalle, wenn das Detektorzustandssignal beobachtet wird, nachdem ein EFT/B-Ereignis detektiert ist, und für Herabsetzungszeitintervall während des automatischen Wiederverbindungsprozesses benutzt werden. In einigen Ausführungsformen kann der Zeitgeber 116 zusätzliche Zeitintervalle zur Benutzung durch den Überwachungsprozessor 114 erzeugen. Der Zeitgeber 116 kann innerhalb des Überwachungsprozessors 114 umfasst sein, wie gezeigt, oder kann alternativ ein getrennter Zeitgeberschaltkreis sein.
In einer Ausführungsform speichert der Speicher 118 des Überwachungsprozessors 114 Programmanweisungen für den Überwachungsprozessor 114. Der Speicher 118 speichert auch ein oder mehr Statusflags oder andere Berechnungswerte, welche durch den Überwachungsprozessor 114 benutzt werden. Der Speicher 118 kann innerhalb des Überwachungsprozessors 114 integriert sein, wie gezeigt, oder kann alternativ ein getrenntes Speichersystem außerhalb des Überwachungsprozessors 114 sein.
In einer Ausführungsform ist der Rücksetzungsschaltkreis 124 mit dem Überwachungsprozessor 114 und dem Detektor 122 verbunden. Der Rücksetzungsschaltkreis 124 erlaubt dem Überwachungsprozessor 114, den Detektor 122 zurückzusetzen. In einigen Ausführungsformen steuert der Überwachungsprozessor 114 den Rücksetzungsschaltkreis 124 unter Benutzung eines oder mehr Steuersignale. Insbesondere steuert der Überwachungsprozessor 114 den Rücksetzungsschaltkreis 124, um ein Rücksetzungssignal nach einem Zeitintervall zu erzeugen, welches durch den Zeitgeber 116 gesteuert ist. Wie oben erläutert, setzt das Rücksetzungssignal das Detektorzustandssignal in Antwort auf Detektion eines EFT/B-Ereignisses zurück.
In einer Ausführungsform erlaubt ein Implementieren des Burst-Controllers 112 unter Benutzung von aktiver Logik innerhalb des USB-Chip 100 dem USB-Gerät, darauf zu verzichten, ein EFT/B-Ereignis zu detektieren und sich von diesem Ereignis zu erholen. Zum Beispiel kann auf eine konventionelle passive Schaltung von der gedruckten Schaltungsplatte des USB-Gerätes verzichtet werden. Durch Verzichten auf gewisse passive Komponenten werden Kosten für das USB-Gerät sowohl in den Kosten von Hinzufügen von Komponenten und auch in den Kosten einer Herstellung des USB-Gerätes selbst gespart.
3 zeigt ein graphisches Wellenformdiagramm 200 einer Ausführungsform von Regeneration eines Datensignals, welches durch ein EFT/B-Ereignis beeinträchtigt ist. Insbesondere umfasst 3 vier getrennte Wellenformen, umfassend die EFT/B-Wellenform 12, das Datensignal 14, das Detektorzustandssignal 202, und einen Überprüfungs-Flag-Indikator 204. Die gezeigte EFT/B-Wellenform 12 ist dieselbe wie die in 1 gezeigte und oben beschriebene EFT/B-Wellenform 12. Diese Repräsentation zeigt fünf EFT/B-Ereignisse, aber die Anzahl von EFT/B könnte größer oder kleiner als die gezeigten fünf EFT/B-Ereignisse sein. Die zweite Wellenform zeigt das Detektorzustandssignal 202, welches der Detektor 122 in Antwort auf das EFT/B-Ereignis erzeugt. In einer Ausführungsform setzt der Detektor 122 das Detektorzustandssignal 202 auf ein hohes Niveau, wenn ein EFT/B-Ereignis auftritt. (Alternativ kann der Detektor das Detektorzustandssignal 202 auf ein niedriges Niveau setzen, wenn unter Benutzung von aktiver Niedrig-Technologie implementiert).
Die dritte Wellenform zeigt einen Überprüfungs-Flag-Indikator 204, welcher durch den Zeitgeber 116 erzeugt ist und durch den Überwachungsprozessor 114 benutzt ist, um das Detektorzustandssignal 202 auf einer regelmäßigen Basis zurückzusetzen. Wenn das Detektorzustandssignal 202 als ein Ergebnis eines Detektierens eines EFT/B-Ereignisses auf einen hohen Wert gesetzt wird und der Überwachungsprozessor 114 den hohen Zustand des Detektorstatussignals 202 detektiert, setzt in einigen Ausführungsformen der Überwachungsprozessor 114 den Detektor 122 unter Benutzung des Rücksetzungsschaltkreises 124 zurück. Durch Zurücksetzen des Detektors 122 setzt der Detektor 122 das Detektorzustandssignal 202 z. B. auf einen niedrigen Status. Jedes Mal, wenn der Überprüfungs-Flag-Indikator 204 gesetzt ist, steuert der Überwachungsprozessor 114 den Rücksetzungsschaltkreis 124, um das Detektorstatussignal 202 zurückzusetzen. Die Frequenz f des Überprüfungs-Flag-Indikators 204 kann z. B. ungefähr 3,5 kHz sein, aber der Zeitgeber 116 kann gesetzt werden, den Überwachungsprozessor 114 zu aktivieren, um das Detektorzustandssignal 202 häufiger oder weniger häufig zu beobachten.
In einer besonderen Ausführungsform setzt der Zeitgeber 116 eine Verzögerungszeit Tf, um den Überwachungsprozessor 114 periodisch zu aktivieren, um das Detektorzustandssignal 202 zu beobachten. Das Tf-Intervall könnte z. B. 300 ms sein, aber könnte auch länger oder kürzer als dieses Zeitintervall sein. Am Ende des Zeitintervalls Tf betrachtet der Überwachungsprozessor 114 wieder das Detektorzustandssignal 202 und, falls das Detektorzustandssignal 202 hoch ist, setzt der Überwachungsprozessor 114 das Detektorzustandssignal 202 zurück und wartet für ein weiteres Intervall Tf, um zu sehen, ob das Detektorzustandssignal 202 wieder hoch ist. Dieser Prozess dauert an, bis der Überwachungsprozessor 114 bestimmt, dass das Detektorzustandssignal 202 für eine Zeitdauer niedrig bleibt. Nachdem der Überwachungsprozessor 114 bestimmt, dass das Detektorzustandssignal 202 für eine Zeitdauer niedrig bleibt, überprüft der Überwachungsprozessor 114 den USB-Kern 104, um zu bestimmen, ob der Host den USB-Kern 104 in Sperrmodus gesetzt hat. Wenn nicht, setzt der Überwachungsprozessor 114 den Detektor 122 zurück und kehrt dann zurück, das Detektorzustandssignal 202 auf einer regelmäßigen oder intermittierenden Basis zu beobachten. Wenn der Überwachungsprozessor 114 entdeckt, dass der Host den USB-Kern 104 in einen Sperrmodus gesetzt hat, setzt der Überwachungsprozessor 114 die D+/D– Treiber/Empfänger 106 und 108 für ein Zeitintervall Td in einen niedrigen Zustand. Das Zeitintervall Td könnte z. B. 10 ms oder ein anderer Wert sein. Wenn der Host wieder Kommunikationen beginnt, kehrt der Überwachungsprozessor 114 zurück, das Detektorzustandssignal 202 auf einer regelmäßigen oder intermittierenden Basis zu beobachten. Wenn der Host keine Kommunikationen mit dem USB-Kern 104 etabliert hat, geht der Überwachungsprozessor 114 wieder durch den Prozess eines Setzens der D+/D– Treiber/Empfänger 106 und 108 auf einen niedrigen Zustand für ein Zeitintervall Td und fährt mit diesem Prozess fort, bis der Host Kommunikationen mit dem USB-Kern 104 etabliert. Dann kehrt der Überwachungsprozessor 114 zurück, das Detektorzustandssignal 202 auf einer regelmäßigen oder intermittierenden Basis zu beobachten.
Die vierte Wellenform repräsentiert das Datensignal 14 bei dem USB-Kern 104. Obwohl das gezeigte Datensignal 14 bei Zeiten 0 und 1 ähnlich dem in 1 und oben beschriebenen Datensignal 14 ist, illustriert bei Zeit 2 das Datensignal 14 der 4, dass der Burst-Controller 112 Wiederverbinden des USB-Kerns 104 mit den Host-Gerät nach den EFT/B-Ereignisende (wie durch Überwachungsprozessor 104 durch Erkennen des niedrigen Zustandes des Detektorzustandssignals 202 bei Zeit 2 bestimmt) ermöglicht.
4 zeigt ein logisches Diagramm, welches eine Ausführungsform des Detektors 122 des Burst-Controllers 112 der 2 zeigt. In der illustrierten Ausführungsform umfasst der Detektor 122 einen RESET-Eingang, eine Detektorstiftverbindung und einen Detektorstatussignalausgang. Der Detektor 122 umfasst auch ein NOR-Gatter 302, ein NAND-Gatter 304, und eine Mehrzahl von Invertern 306, 308, 310 und 312. Für Bezugnahme sind die Inverter 306, 308, 310 und 312 als INV1, INV2, INV3 und INV4 bezeichnet. Andere Ausführungsformen des Detektors können unter Benutzung von weniger oder mehr logischen Gattern implementiert sein, welche in einer ähnlichen oder einer verschiedenen Konfiguration angeordnet sind.
Im Allgemeinen implementiert die Signallogik innerhalb des Detektors 122 eine Form eines Replikators, um das oder die Datensignale auf den D+/D– Treibern/Empfängern 106 und 108 zu replizieren. Insbesondere fungiert das NOR-Gatter 302 als ein Treiber und der INV1 306 fungiert als ein Empfänger. Dies ermöglicht eine grundsätzliche Replikation der USB-Datenbustreiber/Empfänger 106 und 108. In einigen Ausführungsformen ist die Ausgabestromtreiber-(IOH/IOL)-Stärke des NOR-Gatters 302 ein Bruchteil der D+/D– Senderantriebsstärke (transmitter drive strength). Zusätzlich ist die Eingabelogik niedrig/hoch des INV1 306 nicht kritisch und kann wie die einer normalen Logik ausgestaltet sein (z. B. ungefähr 1/3 bis 2/3 der Versorgung).
Der RESET-Eingang ist mit einem Eingang des NOR-Gatters 302 verbunden. Das invertierte Signal von dem Detektorstift 338 ist auch Eingang für das NOR-Gatter 302. Obwohl nicht spezifisch in 4 gezeigt, ist das bei dem Detektorstift 138 verfügbare Signal das replizierte Signal, welches oben in größerem Detail beschrieben ist. In dieser Ausführungsform ist das replizierte Signal ein Bruchteil der Antriebsstärke des oder der Signale bei den D+/D– Treibern/Empfängern 106 und 108. In dieser Weise kann das replizierte Signal den Zustand des Ausgangs des NOR-Gatters 302 in Antwort auf ein EFT/B-Ereignis ändern, um somit dazu zu führen, dass der INV1 306 einen niedrigen Eingang des NOR-Gatters 302 liefert. Bei Abwesenheit der RESET-Eingabe (i. e. der RESET-Eingang ist niedrig) geht der Ausgang des NOR-Gatters 302 auf den hohen Zustand, bis die RESET-Leitung auf hoch gebracht wird, um den Ausgang des NOR-Gatters 302 zurückzusetzen.
Sobald der Ausgang des NOR-Gatters 302 auf hoch geht, geht der INV1-Gatter 306 Ausgang auf niedrig und daher geht der Detektorstatussignal 202 Ausgang von INV3 310 auf hoch, um die Detektion des EFT/B-Ereignisses anzuzeigen. Zusätzlich geht der Ausgang von INV4 312 nach hoch und wird in das NAND-Gatter 304 eingegeben. In der Abwesenheit des RESET-Signals, ist der Ausgang von dem INV2 308, welcher dem NAND-Gatter 304 eingegeben wird, auch auf hoch, so dass der Ausgang des NAND-Gatters 304 auf niedrig ist. Somit bleibt der hohe Ausgang des INV3 310 hoch.
Wenn der RESET-Eingang festgestellt ist, geht der Ausgang des NOR-Gatters 302 nach niedrig. Folglich geht auch das Detektorstatussignal 202 nach niedrig. Auch ist der RESET-Eingang bei dem INV2 308 hoch, so ist der Eingang zu dem NAND-Gatter 304 niedrig und daher hilft das NAND-Gatter 304, den niedrigen Zustand des Detektorstabsignals 202 aufrechtzuerhalten.
In einigen Ausführungsformen haben ein oder mehr der logischen Gatter relativ schwache Heraufsetzungs-(pull up)- und starke Herabsetzungs-(pull down)-charakteristiken. In einer besonderen Ausführungsform sind das Inverter-Gatter INV1 306 und das NAND-Gatter 304 derart ausgelegt, dass beide Gatter schwache Heraufsetzungs- und starke Heraufsetzungscharakteristiken haben. Die Unterschiede in den Heraufsetzungs- und Herabsetzungscharakteristiken können den logischen Gattern helfen, im Lichte eines Bruchteilwertes des replizierten Signals korrekt zu arbeiten. Insbesondere kann der replizierte Wert innerhalb des Herabsetzungsschwellwertes der logischen Gatter sein, so behandeln die logischen Gatter den replizierten Wert als ein logisch niedriges Signal, während der replizierte Wert des EFT/B-Ereignisses oberhalb des Herabsetzungsschwellwertes liegt und daher als ein logisch hohes Signal behandelt wird.
5A zeigt ein graphisches Wellenformdiagramm 400 einer Ausführungsform des Lock-in des Detektorstatussignals auf Detektion eines positiven EFT/B-Ereignisses hin. Die obere Wellenform 402 zeigt vier positive EFT/B-Ereignisse. Die mittlere Wellenform 404 zeigt den Detektorstatus ohne einen Registerspeicher (latch) oder anderen Mechanismus, um den Detektorstatus zu sichern (lock). Daher wechselt der Detektorstatus zwischen hohen und niedrigen Signalstati gemäß der EFT/B-Ereignisse – der Detektor ist jedes Mal hoch, wenn das replizierte Signal ein EFT/B-Ereignis anzeigt. Im Gegensatz zu der mittleren Wellenform 404 zeigt die untere Wellenform 406 den Effekt eines Latch oder eines anderen Mechanismus, um den Detektorstatus zu sichern (lock-in), wenn das erste positive EFT/B-Ereignis auftritt. Während das Detektorstatussignal auf locked-in gesetzt ist, bleibt das Detektorstatussignal festgestellt (z. B. hoch), selbst wenn das replizierte Signal keine EFT/B-Ereignisse anzeigt (z. B. zwischen sequenziellen EFT/B-Ereignissen).
5B zeigt ein graphisches Wellenformdiagram 500 einer Ausführungsform des Lock-in des Detektorstatussignals auf Detektion eines negativen EFT/B-Ereignisses hin. Ähnlich zu dem Wellenformdiagramm 400 von 5A umfasst das Wellenformdiagramm 500 der 5 eine obere Wellenform von vier EFT/B-Ereignissen (auch wenn anstatt von positiven negative), eine mittlere Wellenform des Detektorstatus ohne einen Latch oder einen anderen Mechanismus, um den Detektorstatus zu sichern, und eine untere Wellenform, um den Effekt eines Latch oder eines anderen Mechanismus zu zeigen, den Detektorstatus in Antwort auf die ansteigende Kante des ersten negativen EFT/B-Ereignisses zu sichern (lock-in). In anderen Ausführungsformen kann der Detektorstatus mit der fallenden Kante des replizierten Signals korreliert sein, welches repräsentativ für das EFT/B-Ereignis auf dem Datenkanal ist.
6 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens 600 zum Detektieren und Regenerieren von einem EFT/B-Ereignis. Das illustrierte Verfahren 600 ist im Zusammenhang mit dem USB-Chip 100 der 2 gezeigt und beschrieben. Insbesondere ist mindestens einiges der Funktionalität der Ausführungsformen des Verfahrens 600 durch den Burst-Controller 112 implementiert, welcher den Überwachungsprozessor 114 und den Detektor 122 umfasst. Einige Ausführungsformen des Verfahrens 600 können jedoch in Verbindung mit anderen Typen eines USB-Chip oder anderen Typen von Burst-Controllern implementiert sein.
Bei Block 602 ist der Überwachungsprozessor 114 in einem Untätigkeitsmodus. Während des Untätigkeitsmodus kann der Überwachungsprozessor 114 auf alle Typen von Verarbeitung verzichten außer darauf zu warten, dass ein Zeitintervall ausläuft oder darauf zu warten, ein Triggersignal zu empfangen, um den Untätigkeitsmodus zu verlassen. Alternativ kann der Überwachungsprozessor 114 nichtsdestotrotz einige Funktionen ausführen, z. B. Systemüberprüfungen ausführen, aktiv gewisse Signale beobachten, oder andere Operationen durchführen, welche sich auf den Betrieb des Burst-Controllers 112 beziehen.
Bei Block 604 überprüft der Überwachungsprozessor 114 ein Störsignalflag (transient flag), um zu bestimmen, ob das Detektorzustandssignal 202 festgestellt ist. In einer Ausführungsform kann der Überwachungsprozessor 114 ein Störsignalflag überprüfen, welches in dem Speicher 118 jedes Mal gespeichert wird, wenn das Detektorzustandssignal 202 festgestellt wird. Durch Speichern des Störsignalflag in dem Speicher 118 kann das Störsignalflag auch für Fehlersuchzwecke benutzt werden. Alternativ kann der Überwachungsprozessor direkt das Detektorzustandssignal 202 selbst beobachten, wenn das Detektorzustandssignal 202 von dem Detektor 122 empfangen wird. Durch Überprüfen des Störsignalflag oder des Detektorstatussignals 202 kann der Überwacher 114 bestimmen, ob ein EFT/B-Ereignis auftritt, da das Detektorzustandssignal 202 in Antwort auf jedes EFT/B-Ereignis festgestellt wird. Wenn ein EFT/B-Ereignis nicht auftritt und das Störsignalflag nicht gesetzt ist, dann kann der Überwachungsprozessor 114 in den Untätigkeitsmodus zurückkehren und fortfahren, das Störsignalflag oder das Detektorstatussignal 202 auf einer regelmäßigen oder intermittierenden Basis zu überprüfen.
Wenn der Überwachungsprozessor 114 das Störsignalflag beobachtet und bestimmt, dass das Detektorzustandssignal 202 nach hoch geht, dann beobachtet bei Block 606 der Überwachungsprozessor 114 den USB-Kern 104, um zu bestimmen, ob sich der USB-Kern 104 von dem EFT/B-Ereignis von selbst erholt. In einer Ausführungsform wartet der Überwachungsprozessor 114 für ein Intervall Tw. Als ein Beispiel kann Tw zwischen ungefähr 10 ms und 100 ms sein, obwohl andere Ausführungsformen andere Verzögerungszeiten benutzen können. In einigen Ausführungsformen kann der USB-Kern 104 sich von dem EFT/B-Ereignis von selbst erholen, wenn die EFT/B-Ereignisse aufhören, bevor das Host-Gerät aufhört zu versuchen, eine Antwort von dem USB-Gerät zu empfangen. Der Überwachungsprozessor 114 kann den Status des USB-Kerns über den Kommunikationskanal 128 beobachten.
Bei Block 608 bestimmt der Überwachungsprozessor 114, ob der Host den USB-Kern 104 in Sperrmodus gesetzt hat. Wenn nicht, setzt der Überwachungsprozessor 114 den Detektor bei Block 624 zurück (auf dem Fortsetzungsbogen für 6 gezeigt) und kehrt dann zu Block 602 zurück, um wie oben beschrieben fortzufahren. Andernfalls, wenn der USB-Kern 104 in Sperrmodus gesetzt ist, bestimmt dann bei Block 610 der Überwachungsprozessor 114 wieder, ob das Störsignalflag gesetzt ist oder ob das Detektorstatussignal 202 festgestellt ist. Diese Operation kann im Wesentlichen ähnlich der in Block 604 gezeigten und oben beschriebenen Operation sein.
Wenn der Überwachungsprozessor 114 bestimmt, dass das Störsignalflag gesetzt ist und/oder das Detektorzustandssignal 202 festgestellt ist, dann löscht der Überwachungsprozessor 114 bei Block 612 das Störsignalflag. In einer Ausführungsform steuert der Überwachungsprozessor 114 den Rücksetzungsschaltkreis 126, um das Detektorzustandssignal 202 auf einen niedrigen Status zurückzusetzen. Zusätzlich kann der Überwachungsprozessor 114 ein Störsignalflag in dem Speicher 118 löschen. Nach Löschen des Störsignalflag in dem Speicher 118 und Zurücksetzen des Detektorstatussignals 202 wartet der Überwachungsprozessor 114 bei Block 614 für eine Zeitverzögerung von Tf. In einer Ausführungsform ist die Zeitverzögerung Tf ungefähr 330 ms. Andere Ausführungsformen können andere Zeitintervalle benutzen. Bei dem Ende der Zeitverzögerung Tf beobachtet der Überwachungsprozessor 114 wieder das Störsignalflag in Speicher 118 und/oder das Detektorstatussignal 202. Diese Flagbeobachtungsverzögerungsschleife, umfassend Blöcke 610, 612 und 614, wiederholt sich solange, wie das Detektorzustandssignal 202 in einem hohen Zustand ist. Auf diese Weise kann der Überwachungsprozessor 114 eine Folge von Beobachtungsintervallen identifizieren, während derer das Störsignalflag nicht gesetzt ist und somit die EFT/B-Ereignisse aufgehört haben.
Sobald der Überwachungsprozessor 114 bestimmt, dass EFT/B-Ereignisse aufgehört haben, bestimmt der Überwachungsprozessor 114 dann bei Block 616, ob zulässige Energie von dem Host kommt. Wenn keine Energie von dem Host über den VBUS-Leiter verfügbar ist, fährt der Überwachungsprozessor 114 fort, auf zulässige Energie von dem Host zu prüfen. Obwohl nicht gezeigt, können einige Ausführungsformen ein Zeitabschaltungsintervall umfassen, nach welchem der Überwachungsprozessor 114 Versuche sperrt, wieder mit dem Host zu verbinden.
Wenn der Überwachungsprozessor 114 bestimmt, dass Energie von dem Host-Gerät verfügbar ist, dann setzt der Überwachungsprozessor 114 bei Block 618 die Datenleitungen D+/D– 106 und 108 für eine Zeitdauer Td auf einen niedrigen Zustand. In einer Ausführungsform ist Td ungefähr 10 ms, obwohl andere Ausführungsformen eine kürzere oder längere Zeitdauer benutzen können. Herabsetzen der Datenleitungen D+/D– 106 und 108 simuliert ein manuelles Abtrennen des USB-Gerätes von dem Host-Gerät. Nachfolgend gibt bei Block 620 der Überwachungsprozessor 114 die D+/D– Datenleitungen 106 und 108 frei, was erlaubt, dass die Signale auf den Datenleitungen D+/D– auf einen Kommunikationsstatus zurückkehren, welcher ein oder mehr Intervalle von hohen Signalen umfasst. Freigeben der Datenleitungen D+/D– 106 und 108 simuliert manuelles Wiederverbinden des USB-Gerätes mit dem Host-Gerät.
Nach Freigeben der Datenleitungen D+/D– 106 und 108 beobachtet dann bei Block 622 der Überwachungsprozessor 114 den USB-Kern 104, um zu bestimmen, ob der Host den USB-Kern 104 von dem Sperrmodus innerhalb einer Zeit Te (z. B. 1 Sekunde) freigegeben hat. Wenn der Host den USB-Kern 104 nicht aus dem Sperrmodus freigegeben hat, dann kehrt der Überwachungsprozessor 114 zu Block 618 zurück und funktioniert wie oben beschrieben, um wieder zu versuchen, den Host zu veranlassen, den USB-Kern 104 zurückzusetzen. In einigen Ausführungsformen kann der Überwachungsprozessor 114 fortfahren, Wiederverbindungen für ein Zeitabschaltungsintervall zu versuchen, oder alternativ eine vorbestimmte Anzahl von Wiederverbindungsversuchen.
Wenn der USB-Kern 104 aus dem Sperrmodus entkommt, dann setzt der Überwachungsprozessor 114 bei Block 624 den Burst-Controller 112 zurück, welcher den Detektor 122 umfasst, und kehrt zu Block 602 zurück, um nachfolgende EFT/B-Ereignisse zu beobachten. Auf diese Weise kann der Überwachungsprozessor 114 eine „Haupt”-Rücksetzung („master” reset) des Burst-Controllers 112 implementieren.
7 zeigt ein schematisches Blockdiagramm einer Ausführungsform eines Systems 700 zum Implementieren des USB-Chip der 2. Obwohl das System 700 in Verbindung mit dem USB-Chip 100 der 2 beschrieben ist, können andere Ausführungsformen des Systems 700 mit anderen Typen eines USB-Chip implementiert sein, welche im Stande sind, Detektion von und Regeneration von EFT/B-Stößen durchzuführen. Zusätzlich können einige Ausführungsformen des USB-Chip 100 der 2 in anderen Typen von Systemen implementiert sein.
Das illustrierte System 700 umfasst einen Host-Computer 702. Der Host-Computer kann irgendein Typ von elektronischem Gerät sein, welches eine Energieversorgung 704 umfasst und welches durch ein USB-Kabel 706 mit einem USB-Gerät 708 verbunden werden kann. Die Host-Energieversorgung 704 ist die Quelle der EFT/B-Ereignisse, welche die Kommunikationen zwischen dem Host-Computer 702 und dem USB-Gerät 708 beeinträchtigen. Das USB-Gerät 708 kann irgendein Typ von USB-Gerät sein. Das USB-Gerät 708 umfasst eine Ausführungsform des USB-Chip 100.
Obwohl die Operationen des oder der Verfahren hierin in einer bestimmten Ordnung gezeigt und beschrieben sind, kann die Ordnung der Operationen jedes Verfahrens geändert werden, so dass gewisse Operationen in einer inversen Ordnung durchgeführt werden können oder so dass gewisse Operationen zumindest teilweise gleichzeitig mit anderen Operationen durchgeführt werden können. In anderen Ausführungsformen können Anweisungen oder Unteroperationen von bestimmten Operationen in einer intermittierenden und/oder alternierenden Weise implementiert sein.
In der obigen Beschreibung werden spezifische Details von verschiedenen Ausführungsformen bereitgestellt. Einige Ausführungsformen können jedoch mit weniger als allen diesen spezifischen Details praktiziert werden. In anderen Fällen sind gewisse Verfahren, Prozeduren, Komponenten, Strukturen und/oder Funktionen aus Gründen der Kürze und Klarheit nicht im größeren Detail beschrieben, als die verschiedenen Ausführungsformen der Erfindung zu ermöglichen.
Obwohl spezifische Ausführungsformen der Erfindung beschrieben und illustriert worden sind, ist die Erfindung nicht auf die spezifischen Formen oder Anordnungen von Teilen, so beschrieben und illustriert, begrenzt. Der Geltungsbereich der Erfindung ist durch die hieran angehängten Ansprüche und ihre Äquivalente zu definieren.

Claims

Vorrichtung, aufweisend: einen Detektor, um in Antwort auf ein elektrisches-schnelles-Störsignal/Burst(EFT/B)-Ereignis auf einem mit einem Universal Serial Bus-(USB)-Chip gekoppelten Datenkanal ein Detektorstatussignal zu setzen; einen Überwachungsprozessor, welcher mit dem Detektor gekoppelt ist, wobei der Überwachungsprozessor konfiguriert ist, das Detektorstatussignal zu beobachten; einen USB-Kern; einen Kommunikationskanal, um den Überwachungsprozessor mit dem USB-Kern zu koppeln, wobei der Überwachungsprozessor weiterhin konfiguriert ist, den USB-Kern automatisch mit einem Host-Gerät wieder zu verbinden, in Antwort auf eine Erkennung eines durch das Host-Gerät initiierten Sperrstatus; einen Zeitgeber, welcher mit dem Überwachungsprozessor gekoppelt ist, wobei der Zeitgeber konfiguriert ist, für den Überwachungsprozessor zum Beobachten des Detektorstatussignals verfügbare Zeitintervalle zu erzeugen, wobei der Zeitgeber konfiguriert ist, ein für den Überwachungsprozessor verfügbares Verzögerungsintervall zu erzeugen, wobei das Verzögerungsintervall ein Zeitintervall zwischen Versuchen repräsentiert, den USB-Kern mit dem Host-Gerät wieder zu verbinden.
Vorrichtung nach Anspruch 1, wobei der Zeitgeber konfiguriert ist, ein für den Überwachungsprozessor verfügbares Herabsetzungsintervall zu erzeugen, wobei der Überwachungsprozessor weiterhin konfiguriert ist, während des Herabsetzungsintervalls ein Signal auf dem Datenkanal herabzusetzen, um eine Trennung des USB-Kerns von dem Host-Gerät zu replizieren.
Vorrichtung nach Anspruch 1, wobei der Detektor logische Gatter aufweist, um ein Datensignal auf dem Datenkanal zu replizieren.
Vorrichtung nach Anspruch 3, wobei die logischen Gatter aufweisen: ein NOR-Gatter, um als ein Treiber zu fungieren; und einen mit dem NOR-Gatter gekoppelten Inverter, wobei der Inverter konfiguriert ist, als ein Empfänger zu fungieren.
Vorrichtung nach Anspruch 1, wobei der Detektor logische Gatter aufweist, um ein Latch zu bilden, um dem Überwachungsprozessor das Detektorstatussignal in Antwort auf den EFT/B auf dem Datenkanal des USB-Chip bereitzustellen.
Vorrichtung nach Anspruch 5, wobei zumindest einige der logischen Gatter ein schwaches Heraufsetzen und ein starkes Herabsetzen haben, um das Detektorstatussignal in Lock-in zu setzen.
Vorrichtung nach Anspruch 1, weiterhin einen Speicher aufweisend, welcher mit dem Überwachungsprozessor gekoppelt ist, wobei der Speicher konfiguriert ist, ein Status-Flag zu speichern, wobei das Status-Flag konfiguriert ist, einen Status des Detektorstatussignals anzuzeigen, und wobei der Speicher weiter konfiguriert ist, Programmanweisungen zum Betrieb des Überwachungsprozessors zu beinhalten.
Vorrichtung nach Anspruch 1, weiterhin einen Rücksetzungsschaltkreis aufweisend, welcher mit dem Detektor und dem Überwachungsprozessor gekoppelt ist, wobei der Überwachungsprozessor konfiguriert ist, das Detektorstatussignal durch Initiieren eines Rücksetzungssignals von dem Rücksetzungsschaltkreis zu dem Detektor zurückzusetzen.
Verfahren zum Handhaben eines Universal Serial Bus-(USB)-Datenkanals, wobei das Verfahren aufweist: Setzen eines Detektorstatussignals in Antwort auf ein elektrisches-schnelles-Störsignal/Burst-(EFT/B)-Ereignis; Beobachten des Detektorstatussignals unter Benutzung eines Überwachungsprozessors; automatisches Wiederverbinden eines USB-Chip mit einem Host-Gerät in Antwort auf einen durch das Host-Gerät initiierten Sperrstatus; und periodisches Zurücksetzen und Beobachten des Detektorstatussignals, bis das Detektorstatussignal für ein Schwellwertzeitintervall in einem Rücksetzungszustand bleibt.
Verfahren nach Anspruch 9, weiterhin aufweisend Herabsetzen von Datenleitungen des USB-Chip auf einen niedrigen Zustand, für ein Herabsetzungszeitintervall, um die automatische Wiederverbindung mit dem Host-Gerät zu initiieren, in Antwort darauf, dass der Host den USB-Chip in den Sperrmodus setzt.
Verfahren nach Anspruch 9, weiterhin aufweisend Zurücksetzen des Detektors und Beobachten des Detektorstatussignals nachfolgend zu Wiederverbinden des USB-Chip mit dem Host-Gerät.