-
QUERVERWEIS AUF VERWANDTE ANMELDUNG
-
Diese Anmeldung bezieht sich auf die japanische Patentanmeldung Nr.
2008 -
216611 , eingereicht am 26. August 2008, deren Inhalt hierdurch durch Bezugnahme aufgenommen ist.
-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die vorliegende Erfindung bezieht sich auf einen digitalen Signalprozessor (DSP) zum Steuern einer analogen Schaltungsvorrichtung. Die vorliegende Erfindung kann vorteilhaft verwendet werden, um Phasenschieber von Antennen eines phasengesteuerten Array-Radars zu steuern.
-
2. Beschreibung der verwandten Technik
-
Eine Struktur eines typischen phasengesteuerten Array-Radars ist im Folgenden erläutert. 5 ist ein Blockdiagramm, das eine Struktur eines phasengesteuerten Array-Radars 100, das n (n ist eine ganze Zahl, die größer als 1 ist) Sende-/Empfangs-Antennen aufweist, zeigt. In der folgenden Beschreibung bedeutet der Ausdruck „Phasenschieber“ ein unendlicher Phasenschieber. Hier ist auf n Sendeempfänger des phasengesteuerten Array-Radars 100 als ein Zweig-1, Zweig-2, ..., ein Zweig-n Bezug genommen. Nimmt man den Zweig-n als ein Beispiel, erzeugt ein Lokaloszillator 10 eine Hochfrequenzwelle cosωt, und ein Phasenschieber 21-n verzögert die Phase der Hochfrequenzwelle coscot um -(n-1)θ, um eine Sendungswelle TX zu erzeugen, die zu einem Verstärkersystem 31-n auszugeben ist. Das Verstärkersystem 31-n ist eine Kombination aus einem oder mehreren Verstärkern und einem Filter. Das Ausgangssignal des Verstärkersystems 31-n wird in einen Zirkulator 40-n eingegeben. Der Zirkulator 40-n gibt die verstärkte Sendungswelle TX zu einer Antenne 50-n aus. Auf diese Weise wird, wenn Hochfrequenzwellen cosωt, cos(ωt-θ), ..., cos{ωt-(n-1)θ} als die Sendewellen TX von den Antennen 50-1, 50-2, ..., 50-n des Zweigs-1, Zweigs-2, ..., Zweigs-n ausgegeben werden, ein Strahl in dem Azimut von ψ erzeugt. Wenn die Antennen 50-1, 50-2, ..., 50-n gerade in einer Reihe in dieser Reihenfolge in einem Intervall von d angeordnet sind, ist der Azimutwinkel ψ durch die Gleichung dsinψ=λθ/2π bestimmt, wenn die Richtung, die senkrecht zu der Reihe ist, auf 0 Grad eingestellt ist, und die Wellenlänge der Hochfrequenzwelle λ ist. Wie im Vorhergehenden erläutert ist, kann durch Versorgen der Antennen 50-1, 50-2, ..., 50-n mit der Hochfrequenzwelle, derart, dass alle benachbarten zwei der Antennen die Sendewellen X, die einen vorbestimmten Phasenunterschied dazwischen haben, strahlen, ein Strahl in der Richtung abhängig von dem Phasenunterschied erzeugt werden.
-
Es kann andererseits angenommen werden, dass die empfangene Welle (reflektierte Welle) im Wesentlichen aus der Azimutrichtung von ψ kommt. Die reflektierte Welle, die durch den Zweig-n empfangen wird, eilt in der Phase um θ von der reflektierten Welle, die durch den Zweig-(n-1) empfangen wird, nach. Wenn dementsprechend die reflektierte Welle, die durch den Zweig-1 empfangen wurde, cos(ωt+φ) ist, ist die reflektierte Welle, die durch den Zweig-2 empfangen wurde, als cos(ωt+θ+φ), ...., dargestellt, und die reflektierte Welle, die durch den Zweig-n empfangen wurde ist als cos(ωt+(n-1)θ+φ) dargestellt. Die empfangene Welle wird daher durch jeden Zweig auf die folgende Weise verarbeitet. Nimmt man den Zweig-n als ein Beispiel, wird die empfangene Welle RX von der Antenne 50-n durch den Zirkulator 40-n zu einem Verstärkersystem 32-n ausgegeben. Das Verstärkersystem 32-n ist eine Kombination von einem oder mehreren Verstärkern und einem Filter. Das Ausgangssignal des Verstärkersystems 32-n wird in einen Mischer 60-n eingegeben. In den Mischer wird ferner durch einen Phasenschieber 22-n das Ausgangssignal des Lokaloszillators 10 eingegeben. Der Phasenschieber 22-n schiebt die Phase der Hochfrequenzwelle cosωt, die in denselben eingegeben wird, um (n-1)θ, um eine Hochfrequenzwelle cos{ωt+(n-1)θ} zu erzeugen. Das Ausgangssignal des Mischers 60-n ist dementsprechend als cosφ dargestellt. Die Ausgangssignale des Mischers 60-1, des Mischers 60-2, ..., des Mischers 60-n des Zweigs-1, Zweigs-2, ..., Zweigs-n sind alle coscp. Die Ausgangssignale des Mischers 60-1, des Mischers 60-2, ..., des Mischers 60-n werden durch einen Kombinierverstärker 70, um einen empfangenen Strahl zu erzeugen, addiert. Das Ausgangssignal (der empfangene Strahl) des Kombinierverstärkers 70 wird einem Radarverfahren (einem Abstandsmessverfahren) für jeden Wert des Azimuts ψ unterworfen.
-
Bei dem phasengesteuerten Array-Radar, das in 5 gezeigt ist, ist es nicht möglich, dass die Sendungsabstände zwischen dem Lokaloszillator 10 und jedem der Phasenschieber 21-1, 21-2, ..., 21-n und 22-1, 22-2, ..., 22-n zueinander gleich sind. Es ist ferner schwierig, die Unterschiede der Sendungsabstände gleich ganzzahligen Vielfachen der Wellenlänge der Hochfrequenzwelle zu machen. Bei dem phasengesteuerten Array-Radar ist es dementsprechend nicht möglich, dass die Hochfrequenzwellen, die in die Phasenschieber 21-1, 21-2, ..., 21-n und 22-1, 22-2, ..., 22-n eingegeben werden, die gleiche Phase haben. Dies verhindert, dass sowohl der Sendestrahl als auch der empfangene Strahl hohe Richtwirkungen haben. Obwohl die Phasenunterschiede durch Durchführen einer Kalibrierung vor der Auslieferung eliminiert werden können, ist es nicht möglich, Phasenfehler aufgrund einer lang dauernden Variation oder Temperaturvariation in dem Hochfrequenzschaltungsabschnitt des phasengesteuerten Array-Radars 100 zu eliminieren.
-
Es ist erforderlich, dass das phasengesteuerte Array-Radar 100 auf den Phasenunterschied θ zwischen den Ausgangssignalen der sendeseitigen Phasenschieber von allen benachbarten zwei der Zweige und ferner den Phasenunterschied θ zwischen den Ausgangssignalen der empfangsseitigen Phasenschieber von allen benachbarten zwei der Zweige präzise eingestellt wird. Auf der Sendeseite kann der Phasenunterschied θ an den Ausgängen der Verstärkersysteme 31-1, 31-2, ..., 32-n (den Eingängen der Zirkulatoren 40-1, 40-2, ..., 40-n) anstatt bei den Phasenschiebern sichergestellt werden.
-
Zu diesem Zweck kann die Versatzphase (der Phasenunterschied) zwischen den benachbarten Phasenschiebern durch die im Folgenden beschriebene Struktur angepasst werden. Es wird hier angenommen, dass jeder der Phasenschieber durch einen 90-Grad-Hybridkoppler und zwei Mischer gebildet ist. 6 ist ein Blockdiagramm, das zusammen mit benachbarten Komponenten des phasengesteuerten Array-Radars 100 eine Struktur eines digitalen Signalprozessors 900 zum Bestimmen eines Versatzes bzw. Offsets zwischen benachbarten Phasenschiebern zeigt. Die in 6 gezeigte Konfiguration dient zum Berechnen einer Versatzphase (eines Phasenunterschieds) zwischen den Ausgangssignalen der Phasenschieber 21-1 und 21-2. Der Ausgang des Phasenschiebers 21-1 ist durch das Verstärkersystem 31-1 in zwei Komponenten verzweigt, wobei eine derselben an einen Eingangsanschluss eines symmetrischen Mischers 80-12 angelegt ist. Ähnlicherweise ist der Ausgang des Phasenschiebers 21-2 durch das Verstärkersystem 31-2 in zwei Komponenten verzweigt, wobei eine derselben an den anderen Eingangsanschluss des symmetrischen Mischers 80-12 angelegt ist. Der digitale Signalprozessor 900 erfasst durch ein Tiefpassfilter 81-12 und einen Verstärker 82-12 das Ausgangssignal des symmetrischen Mischers 80-12, um die Phase des Ausgangssignals des Phasenschiebers 21-2 zu korrigieren. Diese Phasenkorrektur wird durch einen korrigierenden Phasenschieber 25-2, der zwischen dem Ausgang des Phasenschiebers 21-2 und dem Eingang des Verstärkersystems 31-2 angeordnet ist, durchgeführt, und derselbe ist entsprechend einem Korrekturbefehl von dem digitalen Signalprozessor 900 in Betrieb. Der symmetrische Mischer 80-12 ist durch zwei Mischer gebildet, die die gleiche Struktur haben, um jeweils zwei Eingangssignale, mit denen symmetrisch versorgt wird, zu empfangen, und ist konfiguriert, um eine Summe dieser Eingangssignale zu bilden. Der Grund eines Verwendens eines solchen symmetrischen Mischers besteht darin, dass es schwierig ist, durch einen herkömmlichen Multiplizierer, wie im Folgenden unter Bezugnahme auf 7A, 7B und 7C erläutert ist, zwei Eingangssignale gleich zu behandeln, um ein Produkt dieser Eingangssignale zu erhalten. 7A ist ein Schaltungsdiagramm eines herkömmlichen Multiplizierers eines Differenzial-Eingangs-/Differenzial-Ausgangs-Typs unter Verwendung einer Gilbert-Zelle. 7B ist ein Blockdiagramm, das die Struktur dieses herkömmlichen Multiplizierers, bei dem der Multipliziererkern durch M bezeichnet ist, schematisch zeigt. Wie aus 7A zu sehen ist, sind zwei Differenzialeingangsanschlüsse C und D des Multipliziererkerns M hinsichtlich einander nicht in symmetrischen Positionen. Da dementsprechend die zwei Differenzialeingangsanschlüsse C und D unterschiedliche Eingangsimpedanzen haben, kann das Ausgangssignal des Multiplizierers hinsichtlich der Phase variieren. Um diesem Nachteil zu entfernen, ist es bekannt, wie es in 7C gezeigt ist, die Vorverzerrungsstufe (P und P') und den Multipliziererkern (M und M') zu verdoppeln, wobei ein Eingangssignal 11 an einen Eingangsanschluss C des Multipliziererkerns M und einen Eingangsanschluss D' des Multipliziererkerns M' angelegt ist, und das andere Eingangssignal 12 an den anderen Eingangsanschluss D des Multipliziererkerns M und den anderen Eingangsanschluss C' des Multipliziererkerns M' angelegt ist. Durch Bilden der Summe der Ausgangssignale der Multipliziererkerne M und M' ist es möglich, das Produkt der Eingangssignale 11 und 12 zu erhalten, die symmetrisch behandelt wurden. Für weitere Details wird auf Hans-Martin Rein et al., „A Symmetrical Wide-Band Analog Multiplier IC Operating up to 8 Gb/s“, IEEE ISSCC 1991, Seiten 118-119, Bezug genommen.
-
Die Struktur des digitalen Signalprozessors 900 ist als Nächstes unter Bezugnahme auf 6 erläutert. Mit dem Ausgangssignal des Verstärkers 82-12 wird durch einen Schalter 931 eine Kalibrierungsschaltung 910 versorgt. Mit dem Ausgangssignal des Verstärkers 82-12 wird ferner durch einen Schalter 932 eine phasenkorrigierende Spannungserzeugungsschaltung 920 versorgt. Der digitale Signalprozessor 900 weist ferner Rechenschaltungen 950, von denen jede einen entsprechenden der Phasenschieber mit einem Phasenbefehlswert versorgt, auf, obwohl lediglich der Phasenschieber 21-12 mit einem in 6 gezeigten Phasenbefehlswert versorgt wird. Jede Rechenschaltung 950 berechnet für einen entsprechenden der Phasenschieber (den Phasenschieber 21-2 bei diesem Beispiel) auf der Basis des Ausgangssignals einer Phasensteuerungsspannungserzeugungsschaltung 940 einen Phasenbefehlswert θ und gibt die Werte von cosθ und sinθ zu dem Phasenschieber 21-2 aus. Die Kalibrierungsschaltung 910 gibt eine Versatzspannung zu dem Verstärker 82-12 aus, derart, dass das Ausgangssignal des Verstärkers 82-12 präzise bei 0 gehalten wird, wenn das Eingangssignal des Verstärkers 82-12 0 ist. Die phasenkorrigierende Spannungserzeugungsschaltung 920 versorgt den korrigierenden Phasenschieber 25-2 mit einem Befehlswert zum Korrigieren der Phase des Ausgangssignals des Phasenschiebers 21-2, derart, dass die Phasen der Ausgangssignale der Phasenschieber 21-1 und 21-2 miteinander übereinstimmen werden, wenn dieselben den gleichen Phasenbefehlswert empfangen.
-
Der digitale Signalprozessor 900 ist auf die folgende Weise in Betrieb. Es wird hier angenommen, dass das Eingangssignal des Verstärkers 82-12 0 ist. Das Eingangssignal des Verstärkers 82-12 kann durch Einstellen des Ausgangssignals des Lokaloszillators 10 auf 0 oder durch Einstellen der zwei Eingangssignale zu dem symmetrischen Mischer 80-12 auf 0, oder durch Einstellen des Ausgangssignals des symmetrischen Mischers 80-12 auf 0 oder durch Einstellen des Ausgangssignals des Tiefpassfilters 81-1 auf 0 durch eine Verwendung eines geeigneten Schalters auf 0 eingestellt werden. Da das Ausgangssignal (eine analoge Spannung) des Verstärkers 82-12 zu dieser Zeit 0 sein muss, wird der Schalter 931 eingeschaltet, und dann wird durch die Kalibrierungsschaltung 910 die analoge Spannung erfasst. Danach wird die Versatzspannung, die aus der Kalibrierungsschaltung 910 zu dem Verstärker 82-12 ausgegeben wird, derart angepasst, dass das Ausgangssignal des Verstärkers 82-12 0 wird. Die Kalibrierungsschaltung 910 speichert den Wert der Versatzspannung in der Form eines digitalen Werts. Nachdem die Versatzspannung des Verstärkers 82-12 angepasst ist, wird der Schalter 931 ausgeschaltet. Der digitale Signalprozessor 900 benötigt dementsprechend einen A/D-Wandler zum Wandeln der analogen Spannung, die aus dem Verstärker 82-12 ausgegeben wird, in einen digitalen Wert, und einen D/A-Wandler zum Wandeln des digitalen Werts, der die Versatzspannung für die Kalibrierung, die in der Kalibrierungsschaltung 910 gespeichert ist, angibt.
-
Nachdem die Versatzspannung des Verstärkers 82-12 angepasst ist, wird der Phasenunterschied zwischen den Ausgangssignalen der Phasenschieber 21-1 und 21-12 durch den korrigierenden Phasenschieber 25-2 korrigiert. Wenn die Korrektur durchgeführt wird, wird der Phasenbefehlswert für den Phasenschieber 21-1 auf einen Wert eingestellt, der 0 Grad als eine Phasenschiebungsmenge angibt, und der Phasenbefehlswert für den Phasenschieber 21-2 wird auf einen Wert eingestellt, der 90 Grad als eine Phasenschiebungsmenge angibt. Dementsprechend tritt die Hochfrequenzwelle, die aus dem Lokaloszillator 10 ausgegeben wird und hinsichtlich der Phase durch den Phasenschieber 21-1 nicht geschoben wird, in den symmetrischen Mischer 80-12 ein, nachdem dieselbe durch den Verstärker 31-1 verstärkt wurde. Die Hochfrequenzwelle, die aus dem Lokaloszillator 10 ausgegeben wird und hinsichtlich der Phase durch den Phasenschieber 21-1 um 90 Grad geschoben wird und bei dem korrigierenden Phasenschieber 25-2 einer Phasenkorrektur, wie notwendig, unterworfen wird, tritt andererseits, nachdem dieselbe durch den Verstärker 31-2 verstärkt wurde, in den symmetrischen Mischer 80-12 ein. Da daher die zwei Eingangssignale des symmetrischen Mischers 80-12 zwei Hochfrequenzwellen sind, die die gleiche Frequenz und einen Phasenunterschied von 90 Grad dazwischen haben, wird das Produkt der zwei Einzelsignale 0. Wenn der Phasenunterschied zwischen den Ausgangssignalen der Phasenschieber 21-1 und 21-2 (90+δ) Grad ist, wird eine analoge Gleichspannung, die proportional zu sinδ ist, aus dem Verstärker 82-12 ausgegeben. In diesem Fall wird der Schalter 932 eingeschaltet, um durch die phasenkorrigierende Spannungserzeugungsschaltung 920 diese analoge Spannung zu erfassen. Die phasenkorrigierende Spannungserzeugungsschaltung 920 passt einen phasenkorrigierenden Wert, der zu dem korrigierenden Phasenschieber 25-2 ausgegeben wird, an, um das Ausgangssignal des Verstärkers 82-12 gleich 0 zu machen. Nachdem der phasenkorrigierende Wert angepasst ist, wird der Schalter 932 ausgeschaltet. Der digitale Signalprozessor 900 benötigt dementsprechend einen A/D-Wandler zum Wandeln der analogen Spannung, die aus dem Verstärker 82-12 ausgegeben wird, in einen digitalen Wert, und einen D/A-Wandler zum Wandeln des digitalen Werts, der den phasenkorrigierenden Wert, der in der phasenkorrigierenden Spannungserzeugungsschaltung 920 gespeichert ist, angibt.
-
Auf die im Vorhergehenden beschriebene Weise wird die Phase des Ausgangssignals des Phasenschiebers 21-2 hinsichtlich der Phase des Ausgangssignals des Phasenschiebers 21-1 präzise korrigiert. Dieses Verfahren wird für alle benachbarten zwei von allen der sendeseitigen Phasenschieber durchgeführt, derart, dass die Phase des Ausgangssignals von jedem der Phasenschieber 21-2, 21-3, ..., 21-(n-1) und 21-n hinsichtlich der Phase des Ausgangssignals des Phasenschiebers 21-1 präzise korrigiert wird. Durch Durchführen eines ähnlichen Verfahrens wie im Vorhergehenden wird die Phase des Ausgangssignals von jedem der empfangsseitigen Phasenschieber 22-2, 22-3, ..., 22-(n-1) und 22-n hinsichtlich der Phase des Ausgangssignals des Phasenschiebers 22-1 präzise korrigiert.
-
Wie im Vorhergehenden erläutert ist, benötigen sowohl die Kalibrierungsschaltung 910 als auch die phasenkorrigierende Spannungserzeugungsschaltung 920 einen A/D-Wandler. Dies macht die Schaltungsstruktur des digitalen Signalprozessors 900 größer. Es ist möglich, einen A/D-Wandler zu konfigurieren, um als sowohl der A/D-Wandler der Kalibrierungsschaltung 910 als auch der A/D-Wandler für die phasenkorrigierende Spannungserzeugungsschaltung 920 in Betrieb zu sein. In diesem Fall muss der Bereich der Eingangsspannung der Kalibrierungsschaltung 910 gleich demselben der phasenkorrigierenden Spannungserzeugungsschaltung 920 sein. Da jeder der Phasenschieber 21-1 bis 21-n und 22-1 bis 22-n jedoch ein unendlicher Phasenschieber ist und der phasenkorrigierende Wert, der zu dem korrigierenden Phasenschieber 25-2 ausgegeben wird, von 0 bis 360 Grad reicht, ist es wahrscheinlich, dass sich in diesem Fall die Genauigkeit einer Phasenkorrektur bei dem korrigierenden Phasenschieber 25-2 verschlechtert. Der digitale Signalprozessor benötigt ferner für sowohl die Sendeseite als auch die Empfangsseite 2 (n-1) korrigierende Phasenschieber. Dies verhindert ferner, dass der digitale Signalprozessor 900 hinsichtlich der Schaltungsstruktur kompakt gemacht wird.
-
Darüber hinaus findet sich weiterer Stand der Technik in folgendem Dokument.
-
Die
US 5 731 772 A offenbart ein Verfahren und eine Vorrichtung zur Kompensation des DC-Offsets eines D/A-Wandlers, insbesondere im Grundfrequenzmodulator eines Mobiltelefons. Das Verfahren und die Vorrichtung verwenden ein Fehlerkorrekturregister, dessen Wert auf Basis des DC-Offsets geändert wird und das zu jedem umzuwandelnden Signalabtastwert zur Kompensation des DC-Offsets addiert wird. Der Wert des Fehlerkorrekturregisters wird in einem Testmodus geändert, so dass ein voreingestellter Steuerwert in den D/A-Umsetzer eingespeist wird, der der Nullspannung des Ausgangs eines idealen D/A-Umsetzers entspricht; die Spannungswerte der Ausgänge eines differentiellen Ausgangspaares, das in Verbindung mit dem D/A-Wandler angeordnet ist, werden verglichen, um die Polarität der Spannungsdifferenz der Ausgänge und die Polarität, d.h. das Vorzeichen, eines relativen DC-Offsets zu überprüfen; und auf der Grundlage der Polarität der Spannungsdifferenz wird der Wert des Fehlerkorrekturregisters von dem voreingestellten Anfangswert, der vorzugsweise null ist, entweder um eins verringert oder erhöht.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die vorliegenden Aufgaben werden durch die Merkmale der unabhängigen Ansprüche 1, 2 und 3 gelöst.
-
Die vorliegende Erfindung schafft einen digitalen Signalprozessor zum Korrigieren eines Gleichausgangssignals bei einem Ausgangsanschluss einer internen Schaltung einer analogen Schaltungsvorrichtung, mit:
- einem digitalen Register zum Speichern eines digitalen Werts;
- einem zweiten digitalen Register zum Speichern eines zweiten digitalen Werts;
- einem Addierer zum Erzeugen eines Korrekturbefehlswerts durch Addieren des ersten digitalen Werts und des zweiten digitalen Werts und Ausgeben des Korrekturbefehlswerts zu der analogen Schaltungsvorrichtun
- einer Polaritätsbestimmungsschaltung, die ein erstes Signal ausgibt, wenn eine analoge Gleichspannung bei einem Bezugskorrekturpunkt, der sich von dem Ausgangsanschluss in der internen Schaltung unterscheidet, höher als ein vorbestimmter Schwellenwert ist, und ein zweites Signal ausgibt, wenn die analoge Gleichspannung niedriger als oder gleich dem vorbestimmten Schwellenwert ist; und
- einen Aktualisierungsabschnitt, der dazu geeignet ist, i) den zweiten digitalen Wert, der in dem zweiten digitalen Register gespeichert ist, entsprechend einem Ausgangssignal der Polaritätsbestimmungsschaltung zu variieren und ii) den zweiten digitalen Wert monoton zu erhöhen oder zu verringern, während ein vorbestimmtes der ersten und zweiten Signale aus der Polaritätsbestimmungsschaltung ausgegeben wird;
- der Korrekturbefehlswert Daten zum Steuern einer Phase eines Ausgangssignals eines Hochfrequenzphasenschiebers, den die analoge Schaltungsvorrichtung in sich aufweist, sind, wobei der Korrekturbezugspunkt entweder ein Ausgangsanschluss des Hochfrequenzphasenschiebers oder ein Ausgangsanschluss eines Mischers ist, in den das Ausgangssignal des Hochfrequenzphasenschiebers und eine Bezugshochfrequenzwelle eingegeben werden..
-
Die vorliegende Erfindung schafft ferner einen digitalen Signalprozessor zum Steuern einer analogen Schaltungsvorrichtung, mit:
- einem ersten digitalen Register zum Speichern eines ersten digitalen Werts, entsprechend dem die analoge Schaltungsvorrichtung gesteuert wird;
- einem D/A-Wandler (1140) zum Wandeln des in dem digitalen Register (1130) gespeicherten digitalen Werts in eine analoge Spannung und Anlegen der gewandelten analogen Spannung an den Ausgangsanschluss als das Gleichausgangssignal;
- einer Polaritätsbestimmungsschaltung, die ein erstes Signal ausgibt, wenn eine analoge Gleichspannung bei einem Bezugskorrekturpunkt in der analogen Schaltungsvorrichtung höher als ein vorbestimmter Schwellenwert ist, und ein zweites Signal ausgibt, wenn die analoge Spannung niedriger als oder gleich dem vorbestimmten Schwellenwert ist, und
- einer Aktualisierungsfunktion zum Variieren des zweiten digitalen Werts, der in dem zweiten digitalen Register gespeichert ist, entsprechend dem Ausgangssignal der Polaritätsbestimmungsschaltung;
- wobei die Aktualisierungsfunktion konfiguriert ist, um den zweiten digitalen Wert monoton zu erhöhen oder zu verringern, während ein vorbestimmtes der ersten und zweiten Signale aus der Polaritätsbestimmungsschaltung ausgegeben wird; und mit
-
Antennen, die in einem phasengesteuerten Array Radar enthalten sind, wobei die Antennen jeweils einen Phasenschieber aufweisen, um einen Sendestrahl und einen empfangenen Strahl zu erzeugen, wobei eine Phase des Phasenschiebers abhängig von dem Gleichausgangssignal gesteuert ist, um eine Versatzphasen zwischen den Phasenschiebern von allen benachbarten zwei der Antennen zu korrigieren.
-
Die vorliegende Erfindung schafft ferner einen digitalen Signalprozessor zum Steuern einer analogen Schaltungsvorrichtung, mit:
- einem ersten digitalen Register zum Speichern eines ersten digitalen Werts, entsprechend dem die analoge Schaltungsvorrichtung gesteuert wird;
- einem zweiten digitalen Register zum Speichern eines zweiten digitalen Werts;
- einem Addierer zum Erzeugen eines Korrekturbefehlswerts durch Addieren des ersten digitalen Werts und des zweiten digitalen Werts und Ausgeben des Korrekturbefehlswerts zu der analogen Schaltungsvorrichtung;
- einer Polaritätsbestimmungsschaltung, die ein erstes Signal ausgibt, wenn eine analoge Gleichspannung bei einem Bezugskorrekturpunkt in der analogen Schaltungsvorrichtung höher als ein vorbestimmter Schwellenwert ist, und ein zweites Signal ausgibt, wenn die analoge Spannung niedriger als oder gleich dem vorbestimmten Schwellenwert ist, und
- einer Aktualisierungsfunktion zum Variieren des zweiten digitalen Werts, der in dem zweiten digitalen Register gespeichert ist, entsprechend dem Ausgangssignal der Polaritätsbestimmungsschaltung;
- wobei die Aktualisierungsfunktion konfiguriert ist, um den zweiten digitalen Wert monoton zu erhöhen oder zu verringern, während ein vorbestimmtes der ersten und zweiten Signale aus der Polaritätsbestimmungsschaltung ausgegeben wird; und mit
-
Antennen, die in einem phasengesteuerten Array Radar enthalten sind, wobei die Antennen jeweils einen Phasenschieber aufweisen, um einen Sendestrahl und einen empfangenen Strahl zu erzeugen, wobei eine Phase des Phasenschiebers abhängig von dem Gleichausgangssignal gesteuert ist, um eine Versatzphasen zwischen den Phasenschiebern von allen benachbarten zwei der Antennen zu korrigieren.
-
Entsprechend der vorliegenden Erfindung wird es möglich, eine analoge Schaltungsvorrichtung, wie zum Beispiel ein phasengesteuertes Array-Radar, durch einen digitalen Signalprozessor zu steuern, der weder A/D-Wandler noch korrigierende Phasenschieber aufweist.
-
Andere Vorteile und Merkmale der Erfindung sind aus der folgenden Beschreibung, die die Zeichnungen und Ansprüche umfasst, offensichtlich.
-
Figurenliste
-
Es zeigen:
- 1 ein Blockdiagramm, das die Struktur eines digitalen Signalprozessors gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt;
- 2 ein Blockdiagramm, das die Struktur einer Kalibrierungsschaltung, die der digitale Signalprozessor in sich aufweist, gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
- 3 ein Blockdiagramm, das die Struktur einer phasenkorrigierenden Schaltung, die der digitale Signalprozessor in sich aufweist, gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
- 4 ein Blockdiagramm, das die Struktur eines digitalen Signalprozessors gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt;
- 5 ein Blockdiagramm, das die Struktur eines phasengesteuerten Array-Radars zeigt;
- 6 ein Blockdiagramm, das eine Struktur eines herkömmlichen digitalen Signalprozessors zum Kompensieren einer Versatzphase (eines Phasenunterschieds) zwischen benachbarten Phasenschiebern, die das phasengesteuerte Array-Radar, das in 5 gezeigt ist, in sich aufweist, zusammen mit benachbarten Komponenten zeigt; und
- 7A bis 7C Diagramme zum Erläutern der Struktur eines symmetrischen Mischers, der in einem phasengesteuerten Array-Radar verwendbar ist.
-
BEVORZUGTE AUSFÜHRUNGSBEISPIELE DER ERFINDUNG
-
Erstes Ausführungsbeispiel
-
1 ist ein Blockdiagramm, das zusammen mit benachbarten Komponenten des phasengesteuerten Array-Radars 100, das in 5 gezeigt ist, eine Struktur eines digitalen Signalprozessors 1000 gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt. Im Folgenden sind Teilen, die gleich denselben sind, die in den vorhergehenden Figuren gezeigt sind, gleiche Bezugsziffern oder Bezugszeichen gegeben, und eine Erläuterung derselben ist weggelassen. Die in 1 gezeigte Konfiguration dient zum Berechnen einer Versatzphase (eines Phasenunterschieds) zwischen den Ausgangssignalen des Phasenschiebers 21-1 und 21-2 des phasengesteuerten Array-Radars 100. Das Ausgangssignal des Phasenschiebers 21-1 wird durch das Verstärkersystem 31-1 in zwei Komponenten verzweigt, wobei eine derselben an einen Eingangsanschluss des symmetrischen Mischers 80-12 angelegt ist. Das Ausgangssignal des Phasenschiebers 21-2 ist ähnlicherweise durch das Verstärkersystem, 31-2 in zwei Komponenten verzweigt, wobei eine derselben an den anderen Eingangsanschluss des symmetrischen Mischers 80-12 angelegt ist. Der digitale Signalprozessor 1000 erfasst durch das Tiefpassfilter 81-12 und den Verstärker 82-12 das Ausgangssignal des symmetrischen Mischers 80-12, um den Phasenbefehlswert selbst zu korrigieren, der zu dem Phasenschieber ausgegeben wird. Die Struktur, die in 1 gezeigt ist, benötigt dementsprechend nicht den korrigierenden Phasenschieber 25-2, den die in 6 gezeigte Struktur benötigt. Der symmetrische Mischer 80-12 kann derselbe sein, der in 7A und 7B gezeigt ist. Der digitale Signalprozessor 1000 weist eine Kalibrierungsschaltung 1100 zum Kompensieren der Versatzspannung des Verstärkers 82-12 und eine phasenkorrigierende Schaltung 1200 zum Korrigieren der Versatzphase (des Phasenunterschieds) zwischen den benachbarten Phasenschiebern (zwischen den Phasenschiebern 21-1 und 21-2 in 1) auf.
-
2 ist ein Blockdiagramm, das die Struktur der Kalibrierungsschaltung 1100 zeigt. Die Kalibrierungsschaltung 1100 weist eine Polaritätsbestimmungsschaltung 1050, Schalter 1110 und 1120, ein Register 1130 und einen D/A-Wandler 1140 auf. 2 zeigt ferner eine Start-/Neueinstell-Schaltung 1010, eine Steuerungslogikschaltung 1020 und einen Taktgeber 1030, die der digitale Signalprozessor 1000 in sich aufweist. Der Verstärker 82-12 ist ein Verstärker eines Differenzialeingangstyps.
-
Die Kalibrierungsschaltung 1100 ist auf die folgende Weise in Betrieb. Wenn der digitale Signalprozessor 1000 gestartet wird, wird das Register 1130 durch die Start-/Neueinstellschaltung 1010 auf einen vorbestimmten Anfangswert neu eingestellt. Der Anfangswert wird auf einen maximalen positiven Wert der Spannung, die als eine versatzkompensierende Spannung zu erzeugen ist, eingestellt. Der D/A-Wandler 1140 liest den Wert, der in dem Register 1130 gespeichert ist, um eine analoge Spannung zu erzeugen, um zwei Eingangssignale des Verstärkers 82-1 zu kompensieren. Zu dieser Zeit empfängt der Verstärker 82-12 durch einen geeigneten Schalterbetrieb kein anderes Eingangssignal als diese analogen Spannungen, und dementsprechend wird das Ausgangssignal des Verstärkers 82-12 positiv. Die Schalter 1110 und 1120 werden ferner durch die Steuerungslogikschaltung 1020 eingeschaltet. Das Ausgangssignal des Verstärkers 82-12 wird in die Polaritätsbestimmungsschaltung 1050 eingegeben. Die Polaritätsbestimmungsschaltung 1050 vergleicht das Ausgangssignal (eine analoge Spannung) des Verstärkers 82-12 mit einer vorbestimmten Schwelle. Diese Schwelle ist bei diesem Ausführungsbeispiel eine Massepotenzialspannung (0 V). Wenn das Ausgangssignal des Verstärkers 82-12 positiv ist, gibt die Polaritätsbestimmungsschaltung 1050 ein Signal, um den Wert, der in dem Register 1130 gespeichert ist (auf denselben kann als ein „Registerwert“ im Folgenden Bezug genommen sein), zu verringern, durch den Schalter 1110 zu dem Register 1130 aus. Wenn andererseits das Ausgangssignal des Verstärkers 82-12 negativ ist, gibt die Polaritätsbestimmungsschaltung 1050 ein solches Signal nicht aus, sendet jedoch ein Signal, das einen Abschluss der Kompensation angibt, zu der Steuerungslogikschaltung 1020.
-
Die Steuerungslogikschaltung 1020 führt eine Subtrahieroperation durch, um durch die Taktgeberschaltung 1030 den Registerwert zu verringern. Die Steuerungslogikschaltung 1020 verringert in einem stärkeren Detail beispielsweise den Registerwert jedes Mal um eins, wenn das Register 1130 durch den Schalter 1120 einen Taktpuls von der Taktgeberschaltung 1030 empfängt, während die Polaritätsbestimmungsschaltung 1050 das Signal, um den Registerwert zu verringern, durch den Schalter 1110 zu dem Register 1130 ausgibt. Der D/A-Wandler 1140 wandelt den aktualisierten Wert, der in dem Register 1130 gespeichert ist, das heißt den Registerwert, der mit eins subtrahiert wurde, in eine analoge Spannung, durch die die zwei Eingangssignale des Verstärkers 82-1 kompensiert werden. Das Ausgangssignal des Verstärkers 82-1 zu dieser Zeit ist niedriger als dasselbe, wenn der Verstärker 82-1 gestartet wurde.
-
Der Registerwert wird danach aufeinanderfolgend subtrahiert, bis die Polaritätsbestimmungsschaltung 1050 bestimmt, dass das Ausgangssignal des Verstärkers 82-1 0 oder negativ ist. Unmittelbar nachdem die Polaritätsbestimmungsschaltung 1050 bestimmt, dass das Ausgangssignal des Verstärkers 82-1 0 oder negativ ist, wird das Signal, das den Abschluss der Kompensation angibt, zu der Steuerungslogikschaltung 1020 gesendet. Als ein Resultat schaltet die Steuerungslogikschaltung 1020 die Schalter 1110 und 1120 aus und stoppt die Subtrahieroperation des Registerwerts.
-
3 ist ein Blockdiagramm, das die Struktur der phasenkorrigierenden Schaltung 1200, die der digitale Signalprozessor 1000 in sich aufweist, zeigt. Die phasenkorrigierende Schaltung 1200 weist die Polaritätsbestimmungsschaltung 1050, Schalter 1210 und 1220, ein Register 1230, einen Addierer 1250, einen Rechenabschnitt 1260 und D/A-Wandler 1271 und 1272 auf. Die Polaritätsbestimmungsschaltung 1050 wird ferner durch die Kalibrierungsschaltung 1100 verwendet. 3 zeigt ferner die Start-/Neueinstellschaltung 1010, die Steuerungslogikschaltung 1020 und die Taktgeberschaltung 1030, die der digitale Signalprozessor 1000 in sich aufweist.
-
Die Kalibrierungsschaltung 1200 ist auf die folgende Weise in Betrieb. Es wird hier angenommen, dass die Kalibrierungsschaltung 1100 die Kompensation des Versatzwertes des Verstärkers 82-12 abgeschlossen hat. Wenn der digitale Signalprozessor 1000 gestartet wird, wird das Register 1230 durch die Start-/Neueinstellschaltung 1010 auf einen vorbestimmten Anfangswert neu eingestellt. Der Anfangswert wird auf einen maximalen positiven Wert, der beispielsweise einem Phasenwinkel von 180 Grad (π) entspricht, eingestellt. Der Wert, der in dem Register 1230 gespeichert ist (auf den im Folgenden als ein „Registerwert“ Bezug genommen sein kann), wird zu dem Addierer 1250 ausgegeben, bei dem der Registerwert zu dem digitalen Wert, den der A/D-Wandler 1252 durch ein A/D-Wandeln der Ausgangsspannung einer Phasensteuerungsspannungserzeugungsschaltung 140 erzeugt, addiert wird, um den Phasenbefehlswert θ zu erzeugen. Der Rechenabschnitt 1260 berechnet den Wert von cosθ und sinθ, die jeweils durch die D/A-Wandler 1271 und 1272 in analoge Werte gewandelt werden und mit denen der Phasenschieber 21-2 versorgt wird. Zu dieser Zeit schaltet die Steuerungslogikschaltung 1020 die Schalter 1210 und 1220 ein.
-
Der Phasenschieber 21-1 empfängt den Sinus und Cosinus des Phasenbefehlswerts, der 0 Grad angibt, und der Phasenschieber 21-2 empfängt den Sinus und Cosinus des Phasenbefehlswerts, der etwa 90 Grad angibt. Wie in 3 erläutert ist, werden, obwohl die Phasensteuerungsspannungserzeugungsschaltung 140 die Spannung, die dem Phasenbefehlswert θ entspricht, der einem Phasenwinkel von 90 Grad während der Kompensation entspricht, ausgibt, in den Phasenschieber 21-2 cos(θ+δ) und sin(θ+δ) eingegeben, wenn der Wert, der in dem Register 12 gespeichert ist, δ ist. Der symmetrische Mischer 80-12 mischt dementsprechend die Hochfrequenzwelle, deren Phase bei dem Phasenschieber 21-1 nicht geschoben wurde, mit der Hochfrequenzwelle, deren Phase bei dem Phasenschieber 21-2 um 90+δ geschoben wurde, und der Verstärker 82-1 gibt eine Spannung, die der Gleichkomponente sinδ entspricht, aus.
-
Das Ausgangssignal des Verstärkers 82-12 wird in die Polaritätsbestimmungsschaltung 1050 eingegeben. Die Polaritätsbestimmungsschaltung 1050 vergleicht das Ausgangssignal (eine analoge Spannung) des Verstärkers 82-12 mit einer vorbestimmten Schwelle. Diese Schwelle ist bei diesem Ausführungsbeispiel ein Massepotenzial (0 V). Wenn das Ausgangssignal des Verstärkers 82-12 positiv ist, gibt die Polaritätsbestimmungsschaltung 1050 ein Signal, um den Wert, der in dem Register 1230 gespeichert ist (auf den im Folgenden als ein „Registerwert“ Bezug genommen sein kann) zu verringern, durch den Schalter 1210 zu dem Register 1230 aus. Wenn andererseits das Ausgangssignal des Verstärkers 82-12 negativ ist, gibt die Polaritätsbestimmungsschaltung 1050 ein solches Signal nicht aus, sendet jedoch ein Signal, das einen Abschluss der Kompensation angibt, zu der Steuerungslogikschaltung 1020.
-
Die Steuerungslogikschaltung 1020 führt eine Subtrahieroperation an dem Register 1230 durch die Taktgeberschaltung 1030 durch. Die Steuerungslogikschaltung verringert detaillierter den Registerwert beispielsweise jedes Mal um eins, wenn das Register 1230 einen Taktgeberpuls durch den Schalter 1220 von der Taktgeberschaltung 1030 empfängt, während die Polaritätsbestimmungsschaltung 1050 das Signal, um den Registerwert zu verringern, durch den Schalter 1210 zu dem Register 1230 ausgibt. Auf diese Weise wird der Kompensationswinkel δ, der dem Registerwert entspricht, aktualisiert, und der Registerwert wird aufeinanderfolgend subtrahiert, bis die Polaritätsbestimmungsschaltung 1050 bestimmt, dass das Ausgangssignal des Verstärkers 82-12 0 oder negativ ist. Unmittelbar nachdem die Polaritätsbestimmungsschaltung 1050 bestimmt, dass das Ausgangssignal des Verstärkers 82-12 0 oder negativ ist, wird das Signal, das den Abschluss der Kompensation angibt, zu der Steuerungslogikschaltung 1020 gesendet. Als ein Resultat schaltet die Steuerungslogikschaltung 1020 die Schalter 1210 und 1220 aus und stoppt eine Subtraktion des Registerwerts.
-
Die Phase des Ausgangssignals des Phasenschiebers 21-1 hinsichtlich der Phase des Ausgangssignals des Phasenschiebers 21-2 wird somit präzise kompensiert. Dieses Verfahren wird für alle benachbarten zwei von allen sendeseitigen Phasenschiebern derart durchgeführt, dass die Phase des Ausgangssignals von jedem der Phasenschieber 21-2, 21-3, ..., 21-(n-1) und 21-n hinsichtlich der Phase des Ausgangssignals des Phasenschiebers 21-1 präzise korrigiert wird. Durch Durchführen eines ähnlichen Verfahrens wie im Vorhergehenden wird die Phase des Ausgangssignals von jedem der empfangsseitigen Phasenschieber 22-2, 22-3, ..., 22-(n-1) und 22-n hinsichtlich der Phase des Ausgangssignals des Phasenschiebers 22-1 präzise korrigiert.
-
Bei diesem Ausführungsbeispiel wird ein A/D-Wandler zum Wandeln des Ausgangssignals des Verstärkers 82-12 in einen digitalen Wert nicht benötigt, und die Polaritätsbestimmungsschaltung 1050 kann für alle Phasenschieber gemeinsam verwendet sein. Obwohl der symmetrische Mischer nicht gemeinsam verwendet werden kann, können das Tiefpassfilter und der Verstärker, die auf der Ausgangsseite des symmetrischen Mischers angeordnet sind, gemeinsam verwendet sein. Der korrigierende Phasenschieber 25-2, den die Struktur, die in 6 gezeigt ist, benötigt, wird bei diesem Ausführungsbeispiel ebenfalls nicht benötigt. Gemäß diesem Ausführungsbeispiel sind daher die 2(n-1) korrigierenden Phasenschieber 21-2 bis 21-n und 22-2 bis 22-n nicht mehr notwendig. Wie aus der vorhergehenden Beschreibung zu verstehen ist, kann der digitale Signalprozessor 1000 zum Kompensieren des Versatzes von jedem Phasenschieber, um einen Sendestrahl mit einer hohen Richtwirkung und einen empfangenen Strahl mit einer hohen Richtwirkung zu erzeugen, hinsichtlich der Größe kompakt gemacht werden.
-
Zweites Ausführungsbeispiel
-
4 ist ein Blockdiagramm, das eine Struktur eines digitalen Signalprozessors 2000 gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt. Der digitale Signalprozessor 2000 unterscheidet sich von dem in 1 gezeigten digitalen Signalprozessor dahingehend, dass derselbe zusätzlich mit einer Struktur versehen ist, die ein Anpassen einer anderen Schaltung, wie zum Beispiel eines VGA (= video grafic array = grafisches Video-Array), ermöglicht. Der digitale Signalprozessor 2000 weist als eine gemeinsame Struktur desselben die Start-/Neueinstellschaltung 1010, die Steuerungslogikschaltung 1020, die Taktgeberschaltung 1030 und die Polaritätsbestimmungsschaltung 1050 auf. Der digitale Signalprozessor 2000 weist ferner die Struktur der Kalibrierungsschaltung 1100, die in 2 gezeigt ist, die aus der gemeinsam verwendeten Polaritätsbestimmungsschaltung 1050, den Schaltern 1110 und 1120, dem Register 1130 und dem D/A-Wandler 1140 gebildet ist, auf. Der digitale Signalprozessor 2000 weist ferner die Struktur der phasenkorrigierenden Schaltung 1200, die in 3 gezeigt ist, die aus der gemeinsam verwendeten Polaritätsbestimmungsschaltung 1050, den Schaltern 1210 und 1220, dem Register 1230 und einer Nachschaltung 1290 gebildet ist, auf. Die Nachschaltung 1290 ist aus dem Addierer 1250, dem Rechenabschnitt 1260 und den D/A-Wandlern 1271 und 1272, die in 3 gezeigt sind, gebildet. Der digitale Signalprozessor 2000 weist ferner eine Struktur auf, die zu der Struktur der in Fig. gezeigten Phasenkorrekturschaltung 1200, die aus der gemeinsam verwendeten Polaritätsbestimmungsschaltung 1050, den Schaltern 1310 und 1320, dem Register 1330 und einer Nachschaltung 1390 gebildet ist, ähnlich ist, auf. Die Nachschaltung 1390 ist aus einer VGA-anpassenden Schaltung und einem D/A-Wandler gebildet. Wie der in 1 gezeigte bei dem ersten Ausführungsbeispiel beschriebene digitale Signalprozessor 1000 kann der digitale Signalprozessor 2000 die Versatzspannung des Verstärkers 82-12 und die Versatzphase zwischen allen benachbarten zwei der Phasenschieber kompensieren. Der digitale Signalprozessor 2000 kann zusätzlich konfiguriert sein, um durch Einstellen des Ausgangssignals des Verstärkers 82-12 durch eine Verwendung einer geeigneten Schaltung auf 0 eine Anpassung an das VGA zu beenden.
-
Die vorliegende Erfindung ist auf einen digitalen Signalprozessor anwendbar, der eine Polaritätsbestimmungsschaltung, die für zwei oder mehrere Schaltungen, die hinsichtlich der Versätze in ihren Ausgangssignalen, die durch Verstärker verstärkt werden, anzupassen sind, gemeinsam verwendet wird, aufweist, und konfiguriert ist, um eine Anpassung von jeder Schaltung zu beenden, wenn das Ausgangssignal eines entsprechenden der Verstärker 0 wird.
-
Die im Vorhergehenden erläuterten bevorzugten Ausführungsbeispiele sind für die Erfindung der vorliegenden Anmeldung, die ausschließlich durch die im Folgenden angehängten Ansprüche beschrieben ist, exemplarisch. Es versteht sich von selbst, dass Modifikationen der bevorzugten Ausführungsbeispiele vorgenommen sein können, wie es Fachleuten in den Sinn kommt.
