JP4474089B2 - 無限移相器 - Google Patents
無限移相器 Download PDFInfo
- Publication number
- JP4474089B2 JP4474089B2 JP2002037235A JP2002037235A JP4474089B2 JP 4474089 B2 JP4474089 B2 JP 4474089B2 JP 2002037235 A JP2002037235 A JP 2002037235A JP 2002037235 A JP2002037235 A JP 2002037235A JP 4474089 B2 JP4474089 B2 JP 4474089B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- control
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、０〜３６０°の位相角を連続してエンドレスに可変できる無限移相器に関する。
【０００２】
【従来の技術】
無限移相器は、０〜３６０°の位相角を連続してエンドレスに可変できる特徴があるため、スペースダイバシティ、フェーズドアレーアンテナ等の分野で広く用いられている。従来、無限移相器として導波管構造の誘電体板回転型やＰＩＮダイオードによるバランスドミキサを用いたものがある。上記導波管構造の無限移相器は、装置が大型化する上に誘電体板をサーボモータを回転させることにより移相量制御を行なっているため位相制御速度に限界があると共に寿命が短い。一方、バランスドミキサを用いて構成した無限移相器は、位相制御速度も速く、小型化も可能である。
【０００３】
図５は、バランスドミキサを用いた従来の無限移相器１０の構成を示したものである。無限移相器１０は、９０°ハイブリッド回路１１、２個のバランスドミキサ（平衡変調器）１２ａ、１２ｂ、コンバイナ１３からなる移相回路１４と、上記バランスドミキサ１２ａ、１２ｂに位相制御電圧Ｘ、Ｙを与える制御回路１５により構成したもので、その動作原理は次の通りである。
【０００４】
上記９０°ハイブリッド回路１１は、入力信号＾Ｅi（＾はベクトルを示す）を＾Ａｉ、＾Ｂｉの信号に２分岐し、バランスドミキサ１２ａ、１２ｂに出力する。上記９０°ハイブリッド回路１１で２分された信号＾Ａｉ、＾Ｂｉは互いに９０°の位相差を有し、次式で表される。
【０００５】
＾Ａｉ＝（Ｅｉ／√２）ｅｊω t
＾Ｂｉ＝−ｊ（Ｅｉ／√２）ｅｊω t ・・・（１）
また、バランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉには、制御回路１５から、移相量を制御する第１の関数に基づく位相制御電圧Ｘ、及び上記第１の関数と直交する第２の関数に基づく位相制御電圧Ｙを与える。例えば位相制御電圧Ｘとして位相制御信号θに対応したcosθのレベルの直流電圧、位相制御電圧Ｙとしてsinθのレベルの直流電圧を与える。
【０００６】
上記バランスドミキサ１２ａ、１２ｂは、制御端子Ｑ、Ｉに与えられた位相制御電圧Ｘ、Ｙにより、出力信号の振幅及び極性（０°、１８０°の位相）を制御する回路であり、図６に示すように位相制御電圧Ｘ＝cosθ、Ｙ＝sinθに振幅が比例した信号＾Ａｏ、及び＾Ｂｏを出力する。この出力信号＾Ａｏ、＾Ｂｏは、下式で示される。
【０００７】
＾Ａｏ＝ｋcosθ ＾Ａｉ＝（ｋcosθ／√２）Ｅｉ ｅｊω t
＾Ｂｏ＝ｋsinθ ＾Ｂｉ＝（ｋsinθ／√２）Ｅｉ ｅｊω t ・・・（２）
但し、ｋはバランスドミキサ１２ａ、１２ｂの利得を表す定数である。
【０００８】
上記バランスドミキサ１２ａ、１２ｂの出力信号＾Ａｏ及び＾Ｂｏは、コンバイナ１３で合成されて無限移相器１０の出力信号＾Ｅｏとなり、次式で与えられる。
【０００９】
Ｅｏ＝（＾Ａｏ＋＾Ｂｏ）／√２＝（ｋ／２）Ｅｉ ｅｊ（ω t −θ） ・・・（３）
上式から明らかなように、出力信号の位相は入力信号の位相に対してθだけ移相され、この移相角は入力信号の角周波数ωに拘わらず一定値となり、原理的に周波数特性のない移相器を実現できる。また、移相量は、バランスドミキサ１２ａ、１２ｂの出力信号振幅をcosθ及びsinθとなるように制御することによって得るため、どの位相角においても連続した移相を実現でき、０〜３６０°の位相角をエンドレスに可変できる所謂無限移相器となる。更に、（３）式よりバランスドミキサ１２ａ、１２ｂの利得が１の場合には、無限移相器１０の損失は原理的に６ｄＢとなる
【００１０】
【発明が解決しようとする課題】
上記従来の無限移相器１０は、ＱＰＳＫ（quadrature phase shift keying）変調に使用することは可能であるが、無限移相器として実際に使用するには次のような問題があった。
【００１１】
すなわち、バランスドミキサ１２ａ、１２ｂは、ダイオードを可変減衰器として使用しているが、ダイオードの可変減衰特性が非線形のため、制御回路１５から与えられるsinθ、cosθの位相制御電圧（ベクトル）と実際の位相角度情報がずれ、正確な移相量制御が困難である。
【００１２】
通常、ＱＰＳＫモジュレータでは、バランスドミキサにおけるダイオードの可変減衰特性が非線形とバラツキにより位相制御電圧と実際の位相角度情報がずれても、微小なため無視できる。しかし、無限移相器として使用する場合には、ＱＰＳＫ変調における移相角９０度おきの制御とは違い、３６０度無限に制御しなくてはならない。そのためには、バランスドミキサ１２ａ、１２ｂに入力するsinθ、cosθの位相制御電圧を微小な値にすることが必要になるが、それによって更に３ｄＢ減衰し、可変減衰器としての減衰量が−２５〜−３５ｄＢとなる。このためＱＰＳＫ変調では位相制御電圧に対しての微小な位相角度情報のずれが、無限移相器としては無視できない値となる。
【００１３】
上記のようにバランスドミキサを用いた従来の無限移相器１０は、位相制御速度も速く、小型化も可能であるが、通過損失が大きくなることや、位相制御電圧に対してダイオードの可変減衰特性が非線形であるため、位相制御電圧に対する位相角度情報のずれにより正確な移相量制御が困難である等の問題があった。
【００１４】
また、最近のフェーズドアレーアンテナ等には、４ビット、５ビットといったライン長をＰＩＮダイオード等でオン／オフして加算し、位相値を変化させるデジタル移相器が主であり、ＩＣ化により小型化しているが高コストとなっている。更に、デジタル移相器の場合、例えば２２．５度、４５度、９０度、１８０度の固定移相器を組み合わせて構成した４ビット移相器であれば、位相角の制御には各移相器を制御するために４つの制御信号が必要であり、且つ各アンテナ素子の利得を制御することはできない。
【００１５】
本発明は上記の課題を解決するためになされたもので、通過損失が小さく、且つ正確な移相量制御が可能で安価に構成し得る無限移相器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
第１の発明に係る無限移相器は、入力信号を９０°の位相差を持つ２つの信号に分岐して出力する第１の出力端子及び第２の出力端子を備える９０°ハイブリッド回路と、
前記９０°ハイブリッド回路の第１の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第１の位相制御電圧が与えられる制御端子を備える第１のバランスドミキサと、
前記９０°ハイブリッド回路の第２の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第２の位相制御電圧が与えられる制御端子を備える第２のバランスドミキサと、
前記第１のバランスドミキサの出力信号が入力される第１の入力端子及び前記第２のバランスドミキサの出力信号が入力される第２の入力端子を備え、前記第１の入力端子及び前記第２の入力端子に入力された信号を合成して出力する出力端子を備えるコンバイナと、
前記コンバイナの出力信号を前記９０°ハイブリッド回路に入力された入力信号に対し位相角度θに移相制御するために、第１の関数cosθに基づく第１の制御信号を生成すると共に、前記第１の関数cosθと直交する第２の関数sinθに基づく第２の制御信号を生成する制御回路と、
前記制御回路から出力される前記第１の制御信号を位相角度θ毎に設定された定数ｋに基づいて増幅器により増幅して、オフセット電圧αを加え、「ｋ cosθ＋α」を第１の位相制御電圧として前記第１のバランスドミキサの制御端子に出力する第１のオフセット回路と、
前記制御回路から出力される前記第２の制御信号を位相角度θ毎に設定された定数ｋに基づいて増幅器により増幅して、オフセット電圧βを加え、「ｋ sinθ＋β」を第２の位相制御電圧として前記第２のバランスドミキサの制御端子に出力する第２のオフセット回路とを具備することを特徴とする。
第２の発明は、上記第１の発明に係る無限移相器において、上記制御回路は、位相角度θ毎に定数ｋを記憶しているテーブルを備えて、位相角度θに応じて上記第１のオフセット回路の増幅器の定数ｋ及び上記第２のオフセット回路の増幅器の定数ｋを設定することを特徴とする。
第３の発明に係る無限移相器は、入力信号を９０°の位相差を持つ２つの信号に分岐して出力する第１の出力端子及び第２の出力端子を備える９０°ハイブリッド回路と、
前記９０°ハイブリッド回路の第１の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第１の位相制御電圧が与えられる制御端子を備える第１のバランスドミキサと、
前記９０°ハイブリッド回路の第２の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第２の位相制御電圧が与えられる制御端子を備える第２のバランスドミキサと、
前記第１のバランスドミキサの出力信号が入力される第１の入力端子及び前記第２のバランスドミキサの出力信号が入力される第２の入力端子を備え、前記第１の入力端子及び前記第２の入力端子に入力された信号を合成して出力する出力端子を備えるコンバイナと、
前記コンバイナの出力信号を前記９０°ハイブリッド回路に入力された入力信号に対し位相角度θに移相制御するために、オフセット電圧α及びオフセット電圧βと、位相角度θ毎に設定されたｋを定数として位相制御電圧ｋ cosθ及び位相制御電圧ｋ sinθを出力する演算／制御回路と、
前記演算／制御回路から出力される位相制御電圧ｋ cosθとオフセット電圧αを加算し「ｋ cosθ＋α」を第１の位相制御電圧として前記第１のバランスドミキサの制御端子に出力する第１の加算回路と、
前記演算／制御回路から出力される位相制御電圧ｋ sinθとオフセット電圧βを加算し「ｋ sinθ＋β」を第２の位相制御電圧として前記第２のバランスドミキサの制御端子に出力する第２の加算回路とを具備することを特徴とする。
第４の発明は、上記第３の発明に係る無限移相器において、上記第１の加算回路、第２の加算回路及び演算／制御回路がマイクロコンピュータにより構成されていることを特徴とする。
【００１７】
上記の構成によれば、第１及びバランスドミキサにおける制御信号と出力信号との非線形特性に伴う位相角度情報のずれ分を第１及び第２のオフセット手段で生成したオフセット信号によって補正でき、位相制御を正確に行なうことができる。また、上記オフセット手段において、位相制御電圧の振幅値を制御することにより、無限移相器における信号の減衰を補って通過損失を小さくすることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る無限移相器１０Ａの回路構成を示すブロック図である。本発明の第１実施形態に係る無限移相器１０Ａは、移相回路１４のバランスドミキサ１２ａ、１２ｂと制御回路１５との間にオフセット回路２１、２２を設けたものである。移相回路１４及び制御回路１５は、図５に示した従来の無限移相器１０におけるものと同様の構成であるので、詳細な説明は省略する。
【００２０】
上記オフセット回路２１、２２は、移相回路１４の減衰量を補うための増幅器を備えると共に、バランスドミキサ１２ａ、１２ｂにおける位相角度情報のずれを補正する機能を備えたもので、図２に示すように構成している。
【００２１】
オフセット回路２１と２２は同じ構成であるが、オフセット回路２１には制御回路１５からcosθの位相制御電圧が与えられ、オフセット回路２２には制御回路１５からsinθの位相制御電圧が与えられる。
【００２２】
オフセット回路２１、２２は、cosθ、sinθの位相制御電圧を反転増幅する低雑音増幅器（ＬＮＡ）３１を備えている。この増幅器３１は、＋Ｅ（例えば＋８Ｖ）、−Ｅ（例えば−８Ｖ）の電源電圧によって動作するもので、＋端子が接地され、−端子に位相制御電圧が抵抗３２を介して入力される。また、増幅器３１の−端子には可変抵抗３４により調整されたオフセット電圧が抵抗３３を介して供給される。上記可変抵抗３４は、固定端子の一方が抵抗３５を介して＋Ｅの電源ラインに接続され、固定端子の他方が抵抗３６を介して＋Ｅの電源ラインに接続される。更に、増幅器３１の出力端子と−端子との間に負帰還用抵抗３７が接続される。
【００２３】
そして、オフセット回路２１、２２の増幅器３１から出力される信号は、抵抗３８を介して移相回路１４におけるバランスドミキサ１２ａ、１２ｂ（図１参照）の制御端子Ｑ、Ｉに入力される。
【００２４】
上記オフセット回路２１、２２の増幅器３１は、制御回路１５から与えられる位相制御電圧cosθ、sinθ及び可変抵抗３４により調整されたオフセット電圧を増幅し、それぞれ位相制御電圧Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βとして上記バランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉに出力する。上記α、βは、オフセット信号（オフセット量）を示している。
【００２５】
上記のように構成したオフセット回路２１、２２を初期設定する場合には、移相回路１４の入力端子（ＩＮ）と出力端子（ＯＵＴ）との間に計測装置例えばネットワークアナライザ測定器４０を接続する。このネットワークアナライザ測定器４０は、移相回路１４の信号入力端子に高周波信号（ＲＦ）を入力し、移相回路１４の信号出力端子から出力される信号を読み込んで、移相回路１４における位相角度及び通過損失を計測する。
【００２６】
また、上記オフセット回路２１、２２の初期設定に際しては、制御回路１５からオフセット回路２１に与えるcosθ、sinθの位相制御電圧を０Ｖとし、このときのベクトル値としての位相角度のずれを可変抵抗３４の調整により、すなわちオフセット信号α、βの調整により、図３に示すベクトル図の中心に合わせ込んでキャンセルし、それにより微小な位相角度情報のずれをなくす。
【００２７】
図３に示すベクトル図において、曲線４１はオフセット回路２１、２２を調整する前の移相回路１４における０〜３６０°のベクトル出力特性を示したもので、位相制御電圧Ｘ、Ｙを０Ｖとしたときの中心点４２はベクトル図の中心点４３よりずれている。この状態で、オフセット回路２１、２２の可変抵抗３４を調整し、ずれ分を含む中心点４２をベクトル図の中心点４３に合わせ込み、微小な位相角度情報のずれをなくす。すなわち、cosθ、sinθの位相制御電圧を０Ｖとした時の角度ベクトル値のずれ分の逆電圧をＸ＝cosθ、Ｙ＝sinθのそれぞれの軸上でオフセット回路２１、２２にて反映することで、微小な位相角度情報のずれ分を補正する。この場合、３６０°が無限に制御できる位相制御電圧値（最大値）を探し出し、ネットワークアナライザ測定器４０のベクトルレンジ上で補正する。
【００２８】
上記のように位相角度情報のずれ分を補正することで、移相回路１４における０〜３６０°のベクトル出力特性４１をベクトル図の中心点４３に合わせたベクトル出力特性４４とすることができる。
【００２９】
また、移相回路１４のベクトル出力は、ｋcosθ、ｋsinθの位相制御電圧における定数ｋの値が反映されるので、０〜３６０°のベクトル出力が一定値となるように各位相角度θにおける定数ｋの値を計測結果から探し出し、各位相角度θにおける定数ｋの値を予め例えばテーブル等に記憶しておく。そして、オフセット回路２１、２２から位相制御電圧Ｘ、Ｙを出力する際に上記テーブルを参照し、その時の位相角度θに応じて定数ｋの値を設定する。上記定数ｋの値は、例えば増幅器３１の増幅度を調整するなどの手段によって設定する。この結果、移相回路１４における０〜３６０°のベクトル出力特性４４を正確な円形とすることができる。また、移相回路１４における０〜３６０°のベクトル出力特性４４は、各位相角度θにおけるｋの値を調整することによって任意の特性に設定することが可能である。
【００３０】
［第２実施形態］
次に本発明の第２実施形態について図４を参照して説明する。この第２実施形態は、上記制御回路１５及びオフセット回路２１、２２をマイクロコンピュータ５２によって構成し、無限移相器１０Ａの移相回路１４に対するオフセット信号及び定数ｋの値を自動的に設定する場合の例について示したものである。
【００３１】
移相回路１４は、上記したように９０°ハイブリッド回路１１、バランスドミキサ１２ａ、１２ｂ、及びコンバイナ１３によって構成されている。上記移相回路１４に対するオフセット信号を初期設定する場合には、移相回路１４の入力端子と出力端子間に、位相角度／通過損失検波回路５１を接続する。
【００３２】
上記位相角度／通過損失検波回路５１は、移相回路１４の信号入力端子に高周波信号を入力し、その信号出力端子から出力される信号に基づいて移相回路１４の位相角度及び通過損失を検出する。上記位相角度／通過損失検波回路５１により検出された信号は、マイクロコンピュータ５２に送られる。このマイクロコンピュータ５２は、演算／制御回路５３及び加算回路５４、５５を備え、演算／制御回路５３において、移相回路１４のバランスドミキサ１２ａ、１２ｂに対する位相制御電圧Ｘ＝ｋcosθ、Ｙ＝ｋsinθを生成すると共に、バランスドミキサ１２ａに対するオフセット信号α及びバランスドミキサ１２ｂに対するオフセット信号βを生成する。
【００３３】
上記演算／制御回路５３で生成されたバランスドミキサ１２ａに対する位相制御電圧Ｘ＝ｋcosθとオフセット信号αは、加算回路５４で加算され、Ｘ＝ｋcosθ＋αとしてバランスドミキサ１２ａへ送られる。また、演算／制御回路５３で生成されたバランスドミキサ１２ｂに対す位相制御電圧Ｙ＝ｋsinθとオフセット信号βは、加算回路５５で加算され、Ｙ＝ｋsinθ＋βとしてバランスドミキサ１２ｂへ送られる。
【００３４】
上記の構成において、移相回路１４のバランスドミキサ１２ａ、１２ｂに対するオフセット信号α、βを初期設定する場合、マイクロコンピュータ５２の演算／制御回路５３から出力される位相制御電圧ｋcosθ＋α、ｋsinθ＋βを０Ｖとし、位相角度／通過損失検波回路５１により移相回路１４における位相角度のずれを求め、マイクロコンピュータ５２の演算／制御回路５３へ出力する。
【００３５】
演算／制御回路５３は、位相角度／通過損失検波回路５１で求めた位相角度のずれ（ベクトル値）がなくなるようにバランスドミキサ１２ａに対するオフセット信号α及びバランスドミキサ１２ｂに対するオフセット信号βを算出し、メモリに記憶して加算回路５４、５５へ出力する。上記オフセット信号α、βにより、第１実施形態の場合と同様に移相回路１４における微小な位相角度情報のずれをなくすことができる。
【００３６】
次に、演算／制御回路５３は、移相回路１４のバランスドミキサ１２ａ、１２ｂに対する位相制御電圧ｋcosθ、ｋsinθを生成し、上記オフセット信号α、βと共に加算回路５４、５５へ出力する。この場合、位相制御電圧ｋcosθ、ｋsinθは、ｋの値を所定の基準値（一定）に保持したまま、θを０〜３６０°の範囲で一定角度例えば０．１度の間隔で順次変化させる。上記演算／制御回路５３で生成された位相制御電圧ｋcosθ、ｋsinθは、それぞれ加算回路５４、５５においてオフセット信号α、βと加算され、Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βとしてバランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉに送られる。
【００３７】
このとき位相角度／通過損失検波回路５１は、移相回路１４の各位相角度に対する通過損失を検出して演算／制御回路５３へ出力する。演算／制御回路５３は、演算／制御回路５３の検出信号に基づいて移相回路１４から出力される信号の振幅値が０〜３６０°の範囲で一定の値となるように各角度毎に定数ｋの値を求め、テーブルに記憶する。
【００３８】
以上で移相回路１４に対する位相制御電圧Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βのオフセット信号α、β及び定数ｋの自動設定処理を終了する。設定処理終了後は、位相角度／通過損失検波回路５１を移相回路１４及びマイクロコンピュータ５２から取り外す。
【００３９】
そして、上記無限移相器を実際にフェーズドアレーアンテナ等に接続して使用する場合、マイクロコンピュータ５２は、演算／制御回路５３において、位相制御信号θの値によりオフセット信号α、β及び定数ｋの記憶テーブルを参照し、θの値に対応したオフセット信号α、β及び位相制御電圧ｋcosθ、ｋsinθを出力する。上記演算／制御回路５３から出力されるオフセット信号α、β及び位相制御電圧ｋcosθ、ｋsinθは、加算回路５４、５５で加算され、Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βとしてバランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉへ送られる。バランスドミキサ１２ａ、１２ｂは、上記マイクロコンピュータ５２から送られてくる位相制御電圧Ｘ、Ｙに基づいて入力信号に対する位相制御を実行する。
【００４０】
この結果、上記位相制御電圧Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋β中のオフセット信号α、βにより移相回路１４における位相角度情報のずれ分を補正して正確な位相制御を行なうことができる。また、移相回路１４の出力信号の振幅値が位相制御電圧Ｘ、Ｙ中の定数ｋによって常に一定となるように制御されるので、移相回路１４における信号の減衰を補うと共に０〜３６０°のベクトル出力特性を正確な円形とすることができる。
【００４１】
上記本発明による無限移相器は、例えばフェーズドアレーアンテナ等に使用される。フェーズドアレーアンテナに使用する場合には、受信アンテナの１素子毎に無限移相器を設ける。この場合、移相回路１４のバランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉに与えるsin θ、cos θの位相制御電圧値（ベクトル値）を制御することで、入出力の周波数に依存することなく、任意の移相値に容易に合わせることができる。また、sin θ、cos θの位相制御電圧値（振幅）を制御することにより、各アンテナ素子の利得を任意の値に合わせることができる。従って、本発明による無限移相器をフェーズドアレーアンテナに使用した場合には、指向性成形やアッテネータなどの機能を持たせることができる。
【００４２】
【発明の効果】
以上詳記したように本発明によれば、バランスドミキサを用いた無限移相器において、移相量制御信号に対するオフセット信号を生成するオフセット手段を設け、バランスドミキサにおける制御信号と出力信号との非線形特性に伴う位相角度情報のずれ分を上記オフセット手段で生成したオフセット信号によって補正するようにしたので、位相制御を正確に行なうことができる。また、上記オフセット手段において、移相量制御信号の振幅値を制御することにより、無限移相器における信号の減衰を補って通過損失を小さくすることができる。更に、バランスドミキサを用いて無限移相器を構成することにより、位相制御速度が速く、小型化が可能であると共にコストの低下を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る無限移相器の概略構成を示すブロック図。
【図２】同実施形態における詳細な回路構成を示す図。
【図３】同実施形態におけるベクトル出力特性を示す図。
【図４】本発明の第２実施形態に係る無限移相器の構成を示すブロック図。
【図５】従来の無限移相器の構成を示すブロック図。
【図６】従来の無限移相器の動作を説明するためのベクトル図。
【符号の説明】
１０、１０Ａ…無限移相器
１１…９０°ハイブリッド回路
１２ａ．１２ｂ…バランスドミキサ
１３…コンバイナ
１４…移相回路
１５…制御回路
２１、２２…オフセット回路
３１…増幅器
３２、３３、３６、３７、３８…抵抗
３４…可変抵抗
４０…ネットワークアナライザ測定器
５１…位相角度／通過損失検波回路
５２…マイクロコンピュータ
５３…演算／制御回路
５４．５５…加算回路
【発明の属する技術分野】
本発明は、０〜３６０°の位相角を連続してエンドレスに可変できる無限移相器に関する。
【０００２】
【従来の技術】
無限移相器は、０〜３６０°の位相角を連続してエンドレスに可変できる特徴があるため、スペースダイバシティ、フェーズドアレーアンテナ等の分野で広く用いられている。従来、無限移相器として導波管構造の誘電体板回転型やＰＩＮダイオードによるバランスドミキサを用いたものがある。上記導波管構造の無限移相器は、装置が大型化する上に誘電体板をサーボモータを回転させることにより移相量制御を行なっているため位相制御速度に限界があると共に寿命が短い。一方、バランスドミキサを用いて構成した無限移相器は、位相制御速度も速く、小型化も可能である。
【０００３】
図５は、バランスドミキサを用いた従来の無限移相器１０の構成を示したものである。無限移相器１０は、９０°ハイブリッド回路１１、２個のバランスドミキサ（平衡変調器）１２ａ、１２ｂ、コンバイナ１３からなる移相回路１４と、上記バランスドミキサ１２ａ、１２ｂに位相制御電圧Ｘ、Ｙを与える制御回路１５により構成したもので、その動作原理は次の通りである。
【０００４】
上記９０°ハイブリッド回路１１は、入力信号＾Ｅi（＾はベクトルを示す）を＾Ａｉ、＾Ｂｉの信号に２分岐し、バランスドミキサ１２ａ、１２ｂに出力する。上記９０°ハイブリッド回路１１で２分された信号＾Ａｉ、＾Ｂｉは互いに９０°の位相差を有し、次式で表される。
【０００５】
＾Ａｉ＝（Ｅｉ／√２）ｅｊω t
＾Ｂｉ＝−ｊ（Ｅｉ／√２）ｅｊω t ・・・（１）
また、バランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉには、制御回路１５から、移相量を制御する第１の関数に基づく位相制御電圧Ｘ、及び上記第１の関数と直交する第２の関数に基づく位相制御電圧Ｙを与える。例えば位相制御電圧Ｘとして位相制御信号θに対応したcosθのレベルの直流電圧、位相制御電圧Ｙとしてsinθのレベルの直流電圧を与える。
【０００６】
上記バランスドミキサ１２ａ、１２ｂは、制御端子Ｑ、Ｉに与えられた位相制御電圧Ｘ、Ｙにより、出力信号の振幅及び極性（０°、１８０°の位相）を制御する回路であり、図６に示すように位相制御電圧Ｘ＝cosθ、Ｙ＝sinθに振幅が比例した信号＾Ａｏ、及び＾Ｂｏを出力する。この出力信号＾Ａｏ、＾Ｂｏは、下式で示される。
【０００７】
＾Ａｏ＝ｋcosθ ＾Ａｉ＝（ｋcosθ／√２）Ｅｉ ｅｊω t
＾Ｂｏ＝ｋsinθ ＾Ｂｉ＝（ｋsinθ／√２）Ｅｉ ｅｊω t ・・・（２）
但し、ｋはバランスドミキサ１２ａ、１２ｂの利得を表す定数である。
【０００８】
上記バランスドミキサ１２ａ、１２ｂの出力信号＾Ａｏ及び＾Ｂｏは、コンバイナ１３で合成されて無限移相器１０の出力信号＾Ｅｏとなり、次式で与えられる。
【０００９】
Ｅｏ＝（＾Ａｏ＋＾Ｂｏ）／√２＝（ｋ／２）Ｅｉ ｅｊ（ω t −θ） ・・・（３）
上式から明らかなように、出力信号の位相は入力信号の位相に対してθだけ移相され、この移相角は入力信号の角周波数ωに拘わらず一定値となり、原理的に周波数特性のない移相器を実現できる。また、移相量は、バランスドミキサ１２ａ、１２ｂの出力信号振幅をcosθ及びsinθとなるように制御することによって得るため、どの位相角においても連続した移相を実現でき、０〜３６０°の位相角をエンドレスに可変できる所謂無限移相器となる。更に、（３）式よりバランスドミキサ１２ａ、１２ｂの利得が１の場合には、無限移相器１０の損失は原理的に６ｄＢとなる
【００１０】
【発明が解決しようとする課題】
上記従来の無限移相器１０は、ＱＰＳＫ（quadrature phase shift keying）変調に使用することは可能であるが、無限移相器として実際に使用するには次のような問題があった。
【００１１】
すなわち、バランスドミキサ１２ａ、１２ｂは、ダイオードを可変減衰器として使用しているが、ダイオードの可変減衰特性が非線形のため、制御回路１５から与えられるsinθ、cosθの位相制御電圧（ベクトル）と実際の位相角度情報がずれ、正確な移相量制御が困難である。
【００１２】
通常、ＱＰＳＫモジュレータでは、バランスドミキサにおけるダイオードの可変減衰特性が非線形とバラツキにより位相制御電圧と実際の位相角度情報がずれても、微小なため無視できる。しかし、無限移相器として使用する場合には、ＱＰＳＫ変調における移相角９０度おきの制御とは違い、３６０度無限に制御しなくてはならない。そのためには、バランスドミキサ１２ａ、１２ｂに入力するsinθ、cosθの位相制御電圧を微小な値にすることが必要になるが、それによって更に３ｄＢ減衰し、可変減衰器としての減衰量が−２５〜−３５ｄＢとなる。このためＱＰＳＫ変調では位相制御電圧に対しての微小な位相角度情報のずれが、無限移相器としては無視できない値となる。
【００１３】
上記のようにバランスドミキサを用いた従来の無限移相器１０は、位相制御速度も速く、小型化も可能であるが、通過損失が大きくなることや、位相制御電圧に対してダイオードの可変減衰特性が非線形であるため、位相制御電圧に対する位相角度情報のずれにより正確な移相量制御が困難である等の問題があった。
【００１４】
また、最近のフェーズドアレーアンテナ等には、４ビット、５ビットといったライン長をＰＩＮダイオード等でオン／オフして加算し、位相値を変化させるデジタル移相器が主であり、ＩＣ化により小型化しているが高コストとなっている。更に、デジタル移相器の場合、例えば２２．５度、４５度、９０度、１８０度の固定移相器を組み合わせて構成した４ビット移相器であれば、位相角の制御には各移相器を制御するために４つの制御信号が必要であり、且つ各アンテナ素子の利得を制御することはできない。
【００１５】
本発明は上記の課題を解決するためになされたもので、通過損失が小さく、且つ正確な移相量制御が可能で安価に構成し得る無限移相器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
第１の発明に係る無限移相器は、入力信号を９０°の位相差を持つ２つの信号に分岐して出力する第１の出力端子及び第２の出力端子を備える９０°ハイブリッド回路と、
前記９０°ハイブリッド回路の第１の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第１の位相制御電圧が与えられる制御端子を備える第１のバランスドミキサと、
前記９０°ハイブリッド回路の第２の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第２の位相制御電圧が与えられる制御端子を備える第２のバランスドミキサと、
前記第１のバランスドミキサの出力信号が入力される第１の入力端子及び前記第２のバランスドミキサの出力信号が入力される第２の入力端子を備え、前記第１の入力端子及び前記第２の入力端子に入力された信号を合成して出力する出力端子を備えるコンバイナと、
前記コンバイナの出力信号を前記９０°ハイブリッド回路に入力された入力信号に対し位相角度θに移相制御するために、第１の関数cosθに基づく第１の制御信号を生成すると共に、前記第１の関数cosθと直交する第２の関数sinθに基づく第２の制御信号を生成する制御回路と、
前記制御回路から出力される前記第１の制御信号を位相角度θ毎に設定された定数ｋに基づいて増幅器により増幅して、オフセット電圧αを加え、「ｋ cosθ＋α」を第１の位相制御電圧として前記第１のバランスドミキサの制御端子に出力する第１のオフセット回路と、
前記制御回路から出力される前記第２の制御信号を位相角度θ毎に設定された定数ｋに基づいて増幅器により増幅して、オフセット電圧βを加え、「ｋ sinθ＋β」を第２の位相制御電圧として前記第２のバランスドミキサの制御端子に出力する第２のオフセット回路とを具備することを特徴とする。
第２の発明は、上記第１の発明に係る無限移相器において、上記制御回路は、位相角度θ毎に定数ｋを記憶しているテーブルを備えて、位相角度θに応じて上記第１のオフセット回路の増幅器の定数ｋ及び上記第２のオフセット回路の増幅器の定数ｋを設定することを特徴とする。
第３の発明に係る無限移相器は、入力信号を９０°の位相差を持つ２つの信号に分岐して出力する第１の出力端子及び第２の出力端子を備える９０°ハイブリッド回路と、
前記９０°ハイブリッド回路の第１の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第１の位相制御電圧が与えられる制御端子を備える第１のバランスドミキサと、
前記９０°ハイブリッド回路の第２の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第２の位相制御電圧が与えられる制御端子を備える第２のバランスドミキサと、
前記第１のバランスドミキサの出力信号が入力される第１の入力端子及び前記第２のバランスドミキサの出力信号が入力される第２の入力端子を備え、前記第１の入力端子及び前記第２の入力端子に入力された信号を合成して出力する出力端子を備えるコンバイナと、
前記コンバイナの出力信号を前記９０°ハイブリッド回路に入力された入力信号に対し位相角度θに移相制御するために、オフセット電圧α及びオフセット電圧βと、位相角度θ毎に設定されたｋを定数として位相制御電圧ｋ cosθ及び位相制御電圧ｋ sinθを出力する演算／制御回路と、
前記演算／制御回路から出力される位相制御電圧ｋ cosθとオフセット電圧αを加算し「ｋ cosθ＋α」を第１の位相制御電圧として前記第１のバランスドミキサの制御端子に出力する第１の加算回路と、
前記演算／制御回路から出力される位相制御電圧ｋ sinθとオフセット電圧βを加算し「ｋ sinθ＋β」を第２の位相制御電圧として前記第２のバランスドミキサの制御端子に出力する第２の加算回路とを具備することを特徴とする。
第４の発明は、上記第３の発明に係る無限移相器において、上記第１の加算回路、第２の加算回路及び演算／制御回路がマイクロコンピュータにより構成されていることを特徴とする。
【００１７】
上記の構成によれば、第１及びバランスドミキサにおける制御信号と出力信号との非線形特性に伴う位相角度情報のずれ分を第１及び第２のオフセット手段で生成したオフセット信号によって補正でき、位相制御を正確に行なうことができる。また、上記オフセット手段において、位相制御電圧の振幅値を制御することにより、無限移相器における信号の減衰を補って通過損失を小さくすることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る無限移相器１０Ａの回路構成を示すブロック図である。本発明の第１実施形態に係る無限移相器１０Ａは、移相回路１４のバランスドミキサ１２ａ、１２ｂと制御回路１５との間にオフセット回路２１、２２を設けたものである。移相回路１４及び制御回路１５は、図５に示した従来の無限移相器１０におけるものと同様の構成であるので、詳細な説明は省略する。
【００２０】
上記オフセット回路２１、２２は、移相回路１４の減衰量を補うための増幅器を備えると共に、バランスドミキサ１２ａ、１２ｂにおける位相角度情報のずれを補正する機能を備えたもので、図２に示すように構成している。
【００２１】
オフセット回路２１と２２は同じ構成であるが、オフセット回路２１には制御回路１５からcosθの位相制御電圧が与えられ、オフセット回路２２には制御回路１５からsinθの位相制御電圧が与えられる。
【００２２】
オフセット回路２１、２２は、cosθ、sinθの位相制御電圧を反転増幅する低雑音増幅器（ＬＮＡ）３１を備えている。この増幅器３１は、＋Ｅ（例えば＋８Ｖ）、−Ｅ（例えば−８Ｖ）の電源電圧によって動作するもので、＋端子が接地され、−端子に位相制御電圧が抵抗３２を介して入力される。また、増幅器３１の−端子には可変抵抗３４により調整されたオフセット電圧が抵抗３３を介して供給される。上記可変抵抗３４は、固定端子の一方が抵抗３５を介して＋Ｅの電源ラインに接続され、固定端子の他方が抵抗３６を介して＋Ｅの電源ラインに接続される。更に、増幅器３１の出力端子と−端子との間に負帰還用抵抗３７が接続される。
【００２３】
そして、オフセット回路２１、２２の増幅器３１から出力される信号は、抵抗３８を介して移相回路１４におけるバランスドミキサ１２ａ、１２ｂ（図１参照）の制御端子Ｑ、Ｉに入力される。
【００２４】
上記オフセット回路２１、２２の増幅器３１は、制御回路１５から与えられる位相制御電圧cosθ、sinθ及び可変抵抗３４により調整されたオフセット電圧を増幅し、それぞれ位相制御電圧Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βとして上記バランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉに出力する。上記α、βは、オフセット信号（オフセット量）を示している。
【００２５】
上記のように構成したオフセット回路２１、２２を初期設定する場合には、移相回路１４の入力端子（ＩＮ）と出力端子（ＯＵＴ）との間に計測装置例えばネットワークアナライザ測定器４０を接続する。このネットワークアナライザ測定器４０は、移相回路１４の信号入力端子に高周波信号（ＲＦ）を入力し、移相回路１４の信号出力端子から出力される信号を読み込んで、移相回路１４における位相角度及び通過損失を計測する。
【００２６】
また、上記オフセット回路２１、２２の初期設定に際しては、制御回路１５からオフセット回路２１に与えるcosθ、sinθの位相制御電圧を０Ｖとし、このときのベクトル値としての位相角度のずれを可変抵抗３４の調整により、すなわちオフセット信号α、βの調整により、図３に示すベクトル図の中心に合わせ込んでキャンセルし、それにより微小な位相角度情報のずれをなくす。
【００２７】
図３に示すベクトル図において、曲線４１はオフセット回路２１、２２を調整する前の移相回路１４における０〜３６０°のベクトル出力特性を示したもので、位相制御電圧Ｘ、Ｙを０Ｖとしたときの中心点４２はベクトル図の中心点４３よりずれている。この状態で、オフセット回路２１、２２の可変抵抗３４を調整し、ずれ分を含む中心点４２をベクトル図の中心点４３に合わせ込み、微小な位相角度情報のずれをなくす。すなわち、cosθ、sinθの位相制御電圧を０Ｖとした時の角度ベクトル値のずれ分の逆電圧をＸ＝cosθ、Ｙ＝sinθのそれぞれの軸上でオフセット回路２１、２２にて反映することで、微小な位相角度情報のずれ分を補正する。この場合、３６０°が無限に制御できる位相制御電圧値（最大値）を探し出し、ネットワークアナライザ測定器４０のベクトルレンジ上で補正する。
【００２８】
上記のように位相角度情報のずれ分を補正することで、移相回路１４における０〜３６０°のベクトル出力特性４１をベクトル図の中心点４３に合わせたベクトル出力特性４４とすることができる。
【００２９】
また、移相回路１４のベクトル出力は、ｋcosθ、ｋsinθの位相制御電圧における定数ｋの値が反映されるので、０〜３６０°のベクトル出力が一定値となるように各位相角度θにおける定数ｋの値を計測結果から探し出し、各位相角度θにおける定数ｋの値を予め例えばテーブル等に記憶しておく。そして、オフセット回路２１、２２から位相制御電圧Ｘ、Ｙを出力する際に上記テーブルを参照し、その時の位相角度θに応じて定数ｋの値を設定する。上記定数ｋの値は、例えば増幅器３１の増幅度を調整するなどの手段によって設定する。この結果、移相回路１４における０〜３６０°のベクトル出力特性４４を正確な円形とすることができる。また、移相回路１４における０〜３６０°のベクトル出力特性４４は、各位相角度θにおけるｋの値を調整することによって任意の特性に設定することが可能である。
【００３０】
［第２実施形態］
次に本発明の第２実施形態について図４を参照して説明する。この第２実施形態は、上記制御回路１５及びオフセット回路２１、２２をマイクロコンピュータ５２によって構成し、無限移相器１０Ａの移相回路１４に対するオフセット信号及び定数ｋの値を自動的に設定する場合の例について示したものである。
【００３１】
移相回路１４は、上記したように９０°ハイブリッド回路１１、バランスドミキサ１２ａ、１２ｂ、及びコンバイナ１３によって構成されている。上記移相回路１４に対するオフセット信号を初期設定する場合には、移相回路１４の入力端子と出力端子間に、位相角度／通過損失検波回路５１を接続する。
【００３２】
上記位相角度／通過損失検波回路５１は、移相回路１４の信号入力端子に高周波信号を入力し、その信号出力端子から出力される信号に基づいて移相回路１４の位相角度及び通過損失を検出する。上記位相角度／通過損失検波回路５１により検出された信号は、マイクロコンピュータ５２に送られる。このマイクロコンピュータ５２は、演算／制御回路５３及び加算回路５４、５５を備え、演算／制御回路５３において、移相回路１４のバランスドミキサ１２ａ、１２ｂに対する位相制御電圧Ｘ＝ｋcosθ、Ｙ＝ｋsinθを生成すると共に、バランスドミキサ１２ａに対するオフセット信号α及びバランスドミキサ１２ｂに対するオフセット信号βを生成する。
【００３３】
上記演算／制御回路５３で生成されたバランスドミキサ１２ａに対する位相制御電圧Ｘ＝ｋcosθとオフセット信号αは、加算回路５４で加算され、Ｘ＝ｋcosθ＋αとしてバランスドミキサ１２ａへ送られる。また、演算／制御回路５３で生成されたバランスドミキサ１２ｂに対す位相制御電圧Ｙ＝ｋsinθとオフセット信号βは、加算回路５５で加算され、Ｙ＝ｋsinθ＋βとしてバランスドミキサ１２ｂへ送られる。
【００３４】
上記の構成において、移相回路１４のバランスドミキサ１２ａ、１２ｂに対するオフセット信号α、βを初期設定する場合、マイクロコンピュータ５２の演算／制御回路５３から出力される位相制御電圧ｋcosθ＋α、ｋsinθ＋βを０Ｖとし、位相角度／通過損失検波回路５１により移相回路１４における位相角度のずれを求め、マイクロコンピュータ５２の演算／制御回路５３へ出力する。
【００３５】
演算／制御回路５３は、位相角度／通過損失検波回路５１で求めた位相角度のずれ（ベクトル値）がなくなるようにバランスドミキサ１２ａに対するオフセット信号α及びバランスドミキサ１２ｂに対するオフセット信号βを算出し、メモリに記憶して加算回路５４、５５へ出力する。上記オフセット信号α、βにより、第１実施形態の場合と同様に移相回路１４における微小な位相角度情報のずれをなくすことができる。
【００３６】
次に、演算／制御回路５３は、移相回路１４のバランスドミキサ１２ａ、１２ｂに対する位相制御電圧ｋcosθ、ｋsinθを生成し、上記オフセット信号α、βと共に加算回路５４、５５へ出力する。この場合、位相制御電圧ｋcosθ、ｋsinθは、ｋの値を所定の基準値（一定）に保持したまま、θを０〜３６０°の範囲で一定角度例えば０．１度の間隔で順次変化させる。上記演算／制御回路５３で生成された位相制御電圧ｋcosθ、ｋsinθは、それぞれ加算回路５４、５５においてオフセット信号α、βと加算され、Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βとしてバランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉに送られる。
【００３７】
このとき位相角度／通過損失検波回路５１は、移相回路１４の各位相角度に対する通過損失を検出して演算／制御回路５３へ出力する。演算／制御回路５３は、演算／制御回路５３の検出信号に基づいて移相回路１４から出力される信号の振幅値が０〜３６０°の範囲で一定の値となるように各角度毎に定数ｋの値を求め、テーブルに記憶する。
【００３８】
以上で移相回路１４に対する位相制御電圧Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βのオフセット信号α、β及び定数ｋの自動設定処理を終了する。設定処理終了後は、位相角度／通過損失検波回路５１を移相回路１４及びマイクロコンピュータ５２から取り外す。
【００３９】
そして、上記無限移相器を実際にフェーズドアレーアンテナ等に接続して使用する場合、マイクロコンピュータ５２は、演算／制御回路５３において、位相制御信号θの値によりオフセット信号α、β及び定数ｋの記憶テーブルを参照し、θの値に対応したオフセット信号α、β及び位相制御電圧ｋcosθ、ｋsinθを出力する。上記演算／制御回路５３から出力されるオフセット信号α、β及び位相制御電圧ｋcosθ、ｋsinθは、加算回路５４、５５で加算され、Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋βとしてバランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉへ送られる。バランスドミキサ１２ａ、１２ｂは、上記マイクロコンピュータ５２から送られてくる位相制御電圧Ｘ、Ｙに基づいて入力信号に対する位相制御を実行する。
【００４０】
この結果、上記位相制御電圧Ｘ＝ｋcosθ＋α、Ｙ＝ｋsinθ＋β中のオフセット信号α、βにより移相回路１４における位相角度情報のずれ分を補正して正確な位相制御を行なうことができる。また、移相回路１４の出力信号の振幅値が位相制御電圧Ｘ、Ｙ中の定数ｋによって常に一定となるように制御されるので、移相回路１４における信号の減衰を補うと共に０〜３６０°のベクトル出力特性を正確な円形とすることができる。
【００４１】
上記本発明による無限移相器は、例えばフェーズドアレーアンテナ等に使用される。フェーズドアレーアンテナに使用する場合には、受信アンテナの１素子毎に無限移相器を設ける。この場合、移相回路１４のバランスドミキサ１２ａ、１２ｂの制御端子Ｑ、Ｉに与えるsin θ、cos θの位相制御電圧値（ベクトル値）を制御することで、入出力の周波数に依存することなく、任意の移相値に容易に合わせることができる。また、sin θ、cos θの位相制御電圧値（振幅）を制御することにより、各アンテナ素子の利得を任意の値に合わせることができる。従って、本発明による無限移相器をフェーズドアレーアンテナに使用した場合には、指向性成形やアッテネータなどの機能を持たせることができる。
【００４２】
【発明の効果】
以上詳記したように本発明によれば、バランスドミキサを用いた無限移相器において、移相量制御信号に対するオフセット信号を生成するオフセット手段を設け、バランスドミキサにおける制御信号と出力信号との非線形特性に伴う位相角度情報のずれ分を上記オフセット手段で生成したオフセット信号によって補正するようにしたので、位相制御を正確に行なうことができる。また、上記オフセット手段において、移相量制御信号の振幅値を制御することにより、無限移相器における信号の減衰を補って通過損失を小さくすることができる。更に、バランスドミキサを用いて無限移相器を構成することにより、位相制御速度が速く、小型化が可能であると共にコストの低下を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る無限移相器の概略構成を示すブロック図。
【図２】同実施形態における詳細な回路構成を示す図。
【図３】同実施形態におけるベクトル出力特性を示す図。
【図４】本発明の第２実施形態に係る無限移相器の構成を示すブロック図。
【図５】従来の無限移相器の構成を示すブロック図。
【図６】従来の無限移相器の動作を説明するためのベクトル図。
【符号の説明】
１０、１０Ａ…無限移相器
１１…９０°ハイブリッド回路
１２ａ．１２ｂ…バランスドミキサ
１３…コンバイナ
１４…移相回路
１５…制御回路
２１、２２…オフセット回路
３１…増幅器
３２、３３、３６、３７、３８…抵抗
３４…可変抵抗
４０…ネットワークアナライザ測定器
５１…位相角度／通過損失検波回路
５２…マイクロコンピュータ
５３…演算／制御回路
５４．５５…加算回路
Claims (4)
- 入力信号を９０°の位相差を持つ２つの信号に分岐して出力する第１の出力端子及び第２の出力端子を備える９０°ハイブリッド回路と、
前記９０°ハイブリッド回路の第１の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第１の位相制御電圧が与えられる制御端子を備える第１のバランスドミキサと、
前記９０°ハイブリッド回路の第２の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第２の位相制御電圧が与えられる制御端子を備える第２のバランスドミキサと、
前記第１のバランスドミキサの出力信号が入力される第１の入力端子及び前記第２のバランスドミキサの出力信号が入力される第２の入力端子を備え、前記第１の入力端子及び前記第２の入力端子に入力された信号を合成して出力する出力端子を備えるコンバイナと、
前記コンバイナの出力信号を前記９０°ハイブリッド回路に入力された入力信号に対し位相角度θに移相制御するために、第１の関数cosθに基づく第１の制御信号を生成すると共に、前記第１の関数cosθと直交する第２の関数sinθに基づく第２の制御信号を生成する制御回路と、
前記制御回路から出力される前記第１の制御信号を位相角度θ毎に設定された定数ｋに基づいて増幅器により増幅して、オフセット電圧αを加え、「ｋ cosθ＋α」を第１の位相制御電圧として前記第１のバランスドミキサの制御端子に出力する第１のオフセット回路と、
前記制御回路から出力される前記第２の制御信号を位相角度θ毎に設定された定数ｋに基づいて増幅器により増幅して、オフセット電圧βを加え、「ｋ sinθ＋β」を第２の位相制御電圧として前記第２のバランスドミキサの制御端子に出力する第２のオフセット回路と、
を具備することを特徴とする無限移相器。 - 上記制御回路は、位相角度θ毎に定数ｋを記憶しているテーブルを備えて、位相角度θに応じて上記第１のオフセット回路の増幅器の定数ｋ及び上記第２のオフセット回路の増幅器の定数ｋを設定することを特徴とする請求項１に記載の無限移相器。
- 入力信号を９０°の位相差を持つ２つの信号に分岐して出力する第１の出力端子及び第２の出力端子を備える９０°ハイブリッド回路と、
前記９０°ハイブリッド回路の第１の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第１の位相制御電圧が与えられる制御端子を備える第１のバランスドミキサと、
前記９０°ハイブリッド回路の第２の出力端子からの出力信号が入力され、該入力された信号に対して、出力の振幅及び極性を制御する第２の位相制御電圧が与えられる制御端子を備える第２のバランスドミキサと、
前記第１のバランスドミキサの出力信号が入力される第１の入力端子及び前記第２のバランスドミキサの出力信号が入力される第２の入力端子を備え、前記第１の入力端子及び前記第２の入力端子に入力された信号を合成して出力する出力端子を備えるコンバイナと、
前記コンバイナの出力信号を前記９０°ハイブリッド回路に入力された入力信号に対し位相角度θに移相制御するために、オフセット電圧α及びオフセット電圧βと、位相角度θ毎に設定されたｋを定数として位相制御電圧ｋ cosθ及び位相制御電圧ｋ sinθを出力する演算／制御回路と、
前記演算／制御回路から出力される位相制御電圧ｋ cosθとオフセット電圧αを加算し「ｋ cosθ＋α」を第１の位相制御電圧として前記第１のバランスドミキサの制御端子に出力する第１の加算回路と、
前記演算／制御回路から出力される位相制御電圧ｋ sinθとオフセット電圧βを加算し「ｋ sinθ＋β」を第２の位相制御電圧として前記第２のバランスドミキサの制御端子に出力する第２の加算回路と、
を具備することを特徴とする無限移相器。 - 上記第１の加算回路、第２の加算回路及び演算／制御回路がマイクロコンピュータにより構成されていることを特徴とする請求項３に記載の無限移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037235A JP4474089B2 (ja) | 2002-02-14 | 2002-02-14 | 無限移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037235A JP4474089B2 (ja) | 2002-02-14 | 2002-02-14 | 無限移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243959A JP2003243959A (ja) | 2003-08-29 |
| JP4474089B2 true JP4474089B2 (ja) | 2010-06-02 |
Family
ID=27778899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002037235A Expired - Fee Related JP4474089B2 (ja) | 2002-02-14 | 2002-02-14 | 無限移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4474089B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4558458B2 (ja) * | 2004-11-25 | 2010-10-06 | 三菱電機株式会社 | 位相同期回路 |
| JP2010054218A (ja) * | 2008-08-26 | 2010-03-11 | Toyota Central R&D Labs Inc | デジタル信号処理装置及びそれを有するフェーズドアレイレーダ |
| JP5206267B2 (ja) * | 2008-09-17 | 2013-06-12 | 株式会社デンソー | 無限移相器アレイ |
| JP5071414B2 (ja) | 2009-03-04 | 2012-11-14 | 株式会社デンソー | レーダ装置 |
| JP6650599B2 (ja) * | 2016-03-29 | 2020-02-19 | パナソニックＩｐマネジメント株式会社 | フェーズドアレイ送信装置及びキャリアリーク補正方法 |
-
2002
- 2002-02-14 JP JP2002037235A patent/JP4474089B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003243959A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8837632B2 (en) | Vector generator using octant symmetry | |
| US8903342B1 (en) | High dynamic range precision variable amplitude controller | |
| US5068668A (en) | Adaptive polarization combining system | |
| US20100260285A1 (en) | Digital amplitude control of vector generator | |
| US7598805B2 (en) | Load insensitive balanced power amplifier and related operating method | |
| US4398161A (en) | Phase-shifting amplifier | |
| JP2018533266A (ja) | シリアル相互接続の較正 | |
| JPS63119339A (ja) | ベクトル変調器校正方法 | |
| US7183843B1 (en) | Electronically tuned power amplifier | |
| US6853691B1 (en) | Vector modulator using amplitude invariant phase shifter | |
| US7937051B2 (en) | Apparatus and method for measuring the level of RF signals, and a transmitter including a wide band measurement circuit | |
| US11411312B2 (en) | Phase adjusting circuit and phase adjusting method | |
| JP4474089B2 (ja) | 無限移相器 | |
| US10063327B2 (en) | System and method for array antenna failure detection and antenna self-correction | |
| US5473460A (en) | Adaptive equalizer for analog optical signal transmission | |
| US6862442B2 (en) | Receiver | |
| US4841262A (en) | Radio frequency power modification without phase shift | |
| US9537558B1 (en) | ESA phase shifter topology | |
| US4013960A (en) | Quadraphase modulator | |
| US20170250472A1 (en) | Compensation circuit, anttenna unit, and mimo system | |
| CN113783531A (zh) | 数控矢量调制器 | |
| AU552220B2 (en) | Singla adjustment phase resolver with constant amplitude output | |
| JPH03198401A (ja) | 位相・振幅調整回路 | |
| US20040196083A1 (en) | System and method for generating balanced signals with arbitrary amplitude and phase control using modulation | |
| CN118214384A (zh) | 用于校正幅度不平衡和相位不平衡的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |