-
QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
-
Die vorliegende Anmeldung beansprucht die Priorität aus der am 14. Mai 2019 eingereichten vorläufigen US-Patentanmeldung Nr.
62/847,481 mit dem Titel „Digital Beamforming User Terminal“, deren Inhalt hiermit in vollem Umfang durch Bezugnahme aufgenommen ist.
-
HINTERGRUND
-
Eine Antenne (z.B. eine Dipolantenne) erzeugt in der Regel ein Strahlungsmuster, das eine Vorzugsrichtung aufweist. Zum Beispiel ist das erzeugte Strahlungsmuster in einigen Richtungen stärker und in anderen Richtungen schwächer. Auch beim Empfang von elektromagnetischen Signalen hat die Antenne dieselbe Vorzugsrichtung. Die Signalqualität (z.B. das Signal-Rausch-Verhältnis oder SNR) kann sowohl bei Sende- als auch Empfangsszenarien verbessert werden, indem die Vorzugsrichtung der Antenne mit einer Richtung des Ziels oder der Quelle des Signals ausgerichtet wird. Es ist jedoch oft unpraktisch, die Antenne in Bezug auf das Ziel oder die Quelle des Signals physisch neu auszurichten. Außerdem ist die genaue Position der Quelle/des Ziels möglicherweise nicht bekannt. Um einige der oben genannten Unzulänglichkeiten der Antenne zu überwinden, kann eine phasengesteuerte Gruppenantenne aus einem Satz aus Antennenelementen gebildet werden, um eine große Richtantenne zu simulieren. Ein Vorteil einer phasengesteuerten Gruppenantenne ist ihre Fähigkeit, Signale in einer bevorzugten Richtung zu senden und/oder zu empfangen (z.B. die Fähigkeit der Antenne zur Strahlformung), ohne dass sie physisch neu positioniert oder neu ausgerichtet werden muss.
-
Es wäre vorteilhaft, phasengesteuerte Gruppenantennen mit größerer Bandbreite zu konfigurieren und dabei ein hohes Verhältnis zwischen der Leistung der Hauptkeule und der Leistung der Nebenkeule beizubehalten. Ebenso wäre es vorteilhaft, phasengesteuerte Antennen und zugeordnete Schaltungen zu konfigurieren, die ein geringeres Gewicht, eine geringere Größe, niedrigere Herstellungskosten und/oder geringere Leistungsanforderungen aufweisen. Dementsprechend sind Ausführungsformen der vorliegenden Offenbarung auf diese und andere Verbesserungen bei phasengesteuerten Gruppenantennen oder Teilen davon gerichtet.
-
Figurenliste
-
Die vorgenannten Aspekte und viele der dazugehörigen Vorteile dieser Erfindung treten deutlicher hervor, wenn diese durch Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden wird:
- 1 ist eine beispielhafte Darstellung eines Blockdiagramms von mindestens einem Teil eines Kommunikationsknotens gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
- 2 ist eine beispielhafte Darstellung, die Schaltkreise oder elektrische Komponenten zeigt, die in einem digitalen Strahlformer-(DBF)-Chip enthalten und/oder diesem zugeordnet sind, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
- 3 ist eine beispielhafte Darstellung einer Draufsicht auf ein Antennengitter gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
- 4 ist eine beispielhafte Darstellung, die Schaltkreise oder elektrische Komponenten zeigt, die in einem DBF-Chip enthalten und/oder diesem zugeordnet sind, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Ausführungsformen von Vorrichtungen und Verfahren beziehen sich auf digitale Strahlformungssender und -empfänger, die in einem Kommunikationssystem enthalten sind. In einigen Ausführungsformen ist eine Vorrichtung in einem Kommunikationssystem enthalten, wobei die Vorrichtung eine Vielzahl von Antennenelementen, die in einer phasengesteuerten Gruppenantenne konfiguriert sind; eine Vielzahl von integrierten Schaltungschips (IC-Chips), wobei jeder IC-Chip aus der Vielzahl der IC-Chips einer jeweiligen Untergruppe von Antennenelementen aus der Vielzahl der Antennenelemente zugeordnet ist, und wobei für jeden IC-Chip aus der Vielzahl der IC-Chips die zugeordnete Untergruppe der Antennenelemente zum Senden und Empfangen von Hochfrequenzsignalen (HF-Signalen) durch den IC-Chip verwendet wird; und einen lokalen Oszillator aufweist, der so konfiguriert ist, dass er ein gemeinsames lokales Oszillatorsignal erzeugt und das gemeinsame lokale Oszillatorsignal jedem IC-Chip aus der Vielzahl der IC-Chips bereitstellt. Diese und andere Aspekte der vorliegenden Offenbarung werden im Folgenden ausführlicher beschrieben.
-
Während die Konzepte der vorliegenden Offenbarung für verschiedene Modifikationen und alternative Formen zugänglich sind, sind spezifische Ausführungsformen davon beispielhaft in den Zeichnungen dargestellt und werden hier im Detail beschrieben. Es sollte jedoch klar sein, dass es nicht die Absicht ist, die Konzepte der vorliegenden Offenbarung auf die besonderen Formen zu beschränken, die offenbart sind, sondern die Absicht vielmehr darin besteht, alle Modifikationen, Äquivalente und Alternativen abzudecken, die mit der vorliegenden Offenbarung und den beigefügten Ansprüchen konsistent sind.
-
Verweise in der Beschreibung auf „eine einzelne Ausführungsform“, „eine Ausführungsform“, „eine anschauliche Ausführungsform“ usw. weisen darauf hin, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft enthalten kann, aber nicht jede Ausführungsform notwendigerweise dieses bestimmte Merkmal, diese Struktur oder diese Eigenschaft enthalten muss. Außerdem beziehen sich solche Ausdrücke nicht unbedingt auf dieselbe Ausführungsform. Wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft in Verbindung mit einer Ausführungsform beschrieben wird, so ist davon auszugehen, dass ein Fachmann dieses Merkmal, diese Struktur oder diese Eigenschaft auch in Verbindung mit anderen Ausführungsformen anwenden kann, unabhängig davon, ob diese ausdrücklich beschrieben sind oder nicht. Darüber hinaus ist zu beachten, dass die in einer Aufzählung in der Form von „mindestens ein A, B und C“ enthaltenen Elemente (A); (B); (C); (A und B); (B und C); (A und C); oder (A, B und C) bedeuten können. In ähnlicher Weise können Angaben in der Form von „mindestens eines von A, B oder C“ bedeuten: (A); (B); (C); (A und B); (B und C); (A und C); oder (A, B und C).
-
Ausdrücke wie „Oberseite“, „Unterseite“, „senkrecht“, „waagerecht“ und „seitlich“ in der vorliegenden Offenbarung dienen der Orientierung des Lesers mit Bezug auf die Zeichnungen und sind nicht als vorgeschriebene Ausrichtung der Komponenten oder als Ausrichtungsbeschränkungen in den Ansprüchen gedacht.
-
In den Zeichnungen können einige Struktur- oder Verfahrensmerkmale in bestimmten Anordnungen und/oder Reihenfolgen dargestellt sein. Es sollte jedoch berücksichtigt werden, dass solche spezifischen Anordnungen und/oder Reihenfolgen nicht unbedingt erforderlich sind. Vielmehr können solche Merkmale in einigen Ausführungsformen in einer anderen Weise und/oder Reihenfolge angeordnet sein als in den veranschaulichenden Figuren dargestellt. Darüber hinaus bedeutet die Einbeziehung eines Struktur- oder Verfahrensmerkmals in einer bestimmten Figur nicht, dass dieses Merkmal in allen Ausführungsformen erforderlich ist, und in einigen Ausführungsformen ist es möglicherweise gar nicht enthalten oder aber mit anderen Merkmalen kombiniert.
-
Viele Ausführungsformen der hier beschriebenen Technologie können die Form von computer- oder steuerungsausführbaren Anweisungen annehmen, einschließlich Routinen, die von einem programmierbaren Computer oder Controller ausgeführt werden. Fachleute wissen, dass die Technologie auch auf anderen als den oben gezeigten und beschriebenen Computer-/Controller-Systemen ausgeführt werden kann. Die Technologie kann in einem speziellen Computer, Controller oder Datenprozessor verkörpert sein, der speziell programmiert, konfiguriert oder konstruiert ist, um eine oder mehrere der oben beschriebenen computerausführbaren Anweisungen auszuführen. Dementsprechend beziehen sich die Begriffe „Computer“ und „Controller“, wie sie hier allgemein verwendet werden, auf jeden Datenprozessor und können Internet-Geräte und Handheld-Geräte (einschließlich Palmtop-Computer, tragbare Computer, zellulare oder Mobiltelefone, Multiprozessorsysteme, prozessorbasierte oder programmierbare Unterhaltungselektronik, Netzwerkcomputer, Minicomputer und dergleichen) umfassen. Die von diesen Computern verarbeiteten Informationen können auf jedem geeigneten Anzeigemedium dargestellt werden, darunter ein OLED-Display (Organic Light Emitting Diode) oder ein LCD-Display (Liquid Crystal Display).
-
1 ist eine beispielhafte Darstellung eines Blockdiagramms von zumindest einem Teil eines Kommunikationsknotens 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der Kommunikationsknoten 100 umfasst einen lokalen Oszillator 102, ein hierarchisches Netzwerk 104, eine Vielzahl von digitalen Strahlformer-Chips (DBF-Chips) 106, ein Modem 110, eine Vielzahl von Antennenelementen 112 und einen Referenztaktgeber 116. Der lokale Oszillator 102 ist zwischen dem Referenztaktgeber 116 und dem hierarchischen Netzwerk 104 elektrisch angeschlossen. Das hierarchische Netzwerk 104 ist zwischen dem lokalen Oszillator 102 und jedem DBF-Chip aus der Vielzahl der DBF-Chips 106 elektrisch angeschlossen. Das Modem 110 ist elektrisch an den ersten DBF-Chip der Vielzahl der DBF-Chips 106 (z.B. den DBF-Chip 107) angeschlossen. Jeder DBF-Chip der Vielzahl der DBF-Chips 106 ist elektrisch an eine entsprechende Untergruppe aus der Vielzahl der Antennenelemente 112 angeschlossen.
-
Der Kommunikationsknoten 100, der auch als Knoten, Kommunikationseinheit, Vorrichtung und/oder dergleichen bezeichnet wird, weist einen Teil eines Kommunikationssystems auf. In einigen Ausführungsformen ist der Kommunikationsknoten 100 in einem drahtlosen Kommunikationssystem, einem Breitbandkommunikationssystem, einem satellitengestützten Kommunikationssystem, einem terrestrischen Kommunikationssystem, einem nicht-geostationären (NGO) Satellitenkommunikationssystem, einem LEO-Satellitenkommunikationssystem (Low Earth Orbit) und/oder dergleichen enthalten. Ohne Einschränkung kann der Kommunikationsknoten 100 beispielsweise einen Satelliten, ein Benutzerterminal, das einem oder mehreren Benutzergeräten zugeordnet ist, ein Gateway, einen Repeater oder eine andere Vorrichtung umfassen, das in der Lage ist, Signale mit einem anderen Gerät eines Satellitenkommunikationssystems auszutauschen, also zu empfangen und zu übertragen.
-
Der lokale Oszillator (LO) 102 ist so konfiguriert, dass er in Verbindung mit dem Referenztaktgeber 116 ein gemeinsames LO-Signal an jeden DBF-Chip der Vielzahl der DBF-Chips 106 bereitstellt. Das gemeinsame LO-Signal wird Mischern bereitgestellt, die in der Vielzahl der DBF-Chips 106 enthalten sind, um die Durchführung einer synchronisierten Frequenzaufwärtswandlung in zu übertragende Hochfrequenzsignale (HF-Signale) und/oder eine Abwärtswandlung in empfangene HF-Signale zu ermöglichen, wie im Folgenden ausführlich beschrieben wird. Der lokale Oszillator 102 umfasst unter anderem einen Sende-Phasenregelkreis (Tx PLL) 118, einen Empfangs-Phasenregelkreis (Rx PLL) 120, einen Multiplexer (MUX) 122 und einen Leistungsverstärker (PA) 124.
-
Der lokale Oszillator 102 weist einen integrierten Schaltungschip (IC-Chip) auf. In einigen Ausführungsformen stellt der Referenztaktgeber 116 dem Tx PLL 118 und dem Rx PLL 120 jeweils ein gemeinsames Referenzsignal bereit. Der Tx PLL 118 ist so konfiguriert, dass er ein Signal mit einer Frequenz erzeugt, die der Übertragung von Signalen zugeordnet ist, und der Rx PLL 120 ist so konfiguriert, dass er ein Signal mit einer Frequenz erzeugt, die dem Empfang von Signalen zugeordnet ist. Die Ausgänge des Tx PLL 118 und des Rx PLL 120 bilden die Eingänge in den MUX 122.
-
Der MUX 122 ist so konfiguriert, dass er das vom Tx PLL 118 oder Rx PLL 120 ausgegebene Signal entsprechend dem Sende- bzw. Empfangsmodus des Kommunikationsknotens 100 auswählt. Zu jedem gegebenen Zeitpunkt arbeiten die Vielzahl der im Kommunikationsknoten 100 enthaltenen DBF-Chips 106 alle im Sende- oder Empfangsmodus.
-
Der Ausgang des MUX 122 bildet den Eingang in den PA 124. Der PA 124 ist so konfiguriert, dass er das Signal vom MUX 122 verstärkt. Der Ausgang von PA 124 weist das gemeinsame LO-Signal auf, das von einem einzelnen lokalen Oszillator 102 erzeugt und der Vielzahl der DBF-Chips 106 bereitgestellt wird. Das gemeinsame LO-Signal spezifiziert eine genaue unmodulierte Frequenz, die jeder Übertragung oder jedem Empfang von Signalen durch die Vielzahl der DBF-Chips 106 zugeordnet ist. Als Beispiel kann das gemeinsame LO-Signal eine Frequenz von 5 Gigahertz (GHz) oder eine Frequenz angeben, die ein ganzzahliges geteiltes Verhältnis der HF-Sende- oder Empfangsträgerfrequenz ist.
-
Das vom lokalen Oszillator 102 erzeugte gemeinsame LO-Signal ist ein Eingang in das hierarchische Netzwerk 104. Vom lokalen Oszillator 102 wird dem hierarchischen Netzwerk 104 auch ein Referenztaktsignal, wie z.B. ein 60-Megahertz-(MHz)-Signal, bereitgestellt, das von den jeweiligen Takt-PLLs, die in den DBF-Chips 106 enthalten sind, als digitales Referenztaktsignal verwendet wird. Das gemeinsame LO-Signal kann die Referenztaktinformation enthalten, oder das gemeinsame LO-Signal und das Referenztaktsignal können getrennte Signale aufweisen. Das gemeinsame LO-Signal und das Referenztaktsignal werden gemeinsam als gemeinsames Eingangssignal, gemeinsames Signal, Ansteuersignal und/oder dergleichen für jeden DBF-Chip aus der Vielzahl der DBF-Chips 106 bezeichnet.
-
Das hierarchische Netzwerk 104 ist so konfiguriert, dass es das gemeinsame Eingangssignal zu jedem DBF-Chip aus der Vielzahl der DBF-Chips 106 leitet. Die Signalwegstrecken vom Eingangspunkt des hierarchischen Netzwerks 104 zu jedem Ausgangspunkt des hierarchischen Netzwerks 104, der elektrisch an einen entsprechenden DBF-Chip aus der Vielzahl der DBF-Chips 106 angeschlossen ist, sind gleich lang. Mit anderen Worten, alle Signalwegstrecken stellen Längen dar, die aneinander angepasst sind. Die Längenanpassung stellt sicher, dass es keine Ausbreitungsverzögerung und damit keine Einbringung von Phasendifferenzen in das Referenztaktsignal gibt, das an die jeweiligen DBF-Chips 106 geliefert wird. Die Genauigkeit der Phase des Referenztaktsignals zwischen den DBF-Chips 106 erleichtert die Synchronisierung der Operationen aller DBF-Chips 106 mit derselben Zeitabstimmung.
-
In einigen Ausführungsformen wird das Referenztaktsignal an jeden DBF-Chip der Vielzahl der DBF-Chips 106 mit der gleichen Phase (oder dem gleichen Phasenbereich) zueinander verteilt. Alternativ kann die Referenztaktsignalverteilung an die Vielzahl der DBF-Chips 106 unterschiedliche Phasen relativ zueinander haben. Die unterschiedlichen Phasen können durch Kalibrierungs- oder Kompensationstechniken synchronisiert oder anderweitig angegangen werden.
-
In einigen Ausführungsformen ist das hierarchische Netzwerk 104 in einer oder mehreren Schichten eines Leiterplattenstapels (PCB-Stapels) implementiert. Der lokale Oszillator 102 und die Vielzahl der DBF-Chips 106 können ebenfalls in einer oder mehreren Schichten des PCB-Stapels implementiert sein, wobei es sich um die gleiche(n) oder (eine) andere(n) Schicht(en) als die des hierarchischen Netzwerks 104 handeln kann. Das hierarchische Netzwerk 104 weist ein H-Netz (auch als H-Baum-Netz bezeichnet), ein fraktales Netz, ein selbstähnliches fraktales Netz, ein Baumnetz, ein Sternnetz, ein hybrides Netz, ein geradliniges Netz, ein gekrümmtes Netz, ein geradliniges H-Netz, ein gekrümmtes H-Netz, ein Multiplexspeisenetz oder andere Netze auf, bei denen jedes Signal, das in ein Netz eingespeist wird, dieselbe Länge von Leiterbahnen bis zu den Ausgängen durchläuft, um durch unterschiedliche Leiterbahnlängen verursachte, störende Signalverzögerungen zu vermeiden.
-
Die Vielzahl der DBF-Chips 106 weist eine Anzahl L von DBF-Chips auf. Zum Beispiel weist der DBF-Chip 107 den ersten DBF-Chip (i=l, wobei i=1 bis L) etc. auf, bis zum DBF-Chip 108, der den L-ten DBF-Chip (i=L) aus der Vielzahl der DBF-Chips 106 aufweist. Jeder DBF-Chip aus der Vielzahl der DBF-Chips 106 ist elektrisch an eine jeweilige Anzahl von M Antennenelementen aus der Vielzahl der Antennenelemente 112 angeschlossen. In Fortsetzung des Beispiels ist der DBF-Chip 107 elektrisch mit M Antennenelementen 113 verbunden, und der DBF-Chip 108 ist elektrisch mit M Antennenelementen 114 verbunden. Die Vielzahl der DBF-Chips 106 sind elektrisch aneinander in einer Daisy-Chain-Anordnung angeschlossen. Der i-te DBF-Chip aus der Vielzahl von DBF-Chips 106 ist elektrisch an den (i+1)-ten DBF-Chip angeschlossen. Zum Beispiel ist der erste DBF-Chip (i=1) elektrisch zwischen dem Modem 110 und dem zweiten DBF-Chip (i=2) angeschlossen. Der zweite DBF-Chip (i=2) ist elektrisch zwischen dem ersten DBF-Chip (i=1) und dem dritten DBF-Chip (i=3) angeschlossen. Der dritte DBF-Chip (i=3) ist elektrisch zwischen dem zweiten DBF-Chip (i=2) und dem vierten DBF-Chip (i=4) angeschlossen, und so weiter, wobei der letzte DBF-Chip (i=L) elektrisch an den vorletzten DBF-Chip (i=L-1) angeschlossen ist.
-
Jeder DBF-Chip der Vielzahl der DBF-Chips 106 weist einen IC-Chip oder ein IC-Chip-Gehäuse mit einer Vielzahl von Pins auf, wobei mindestens eine erste Untergruppe der Vielzahl der Pins so konfiguriert ist, dass sie Signale mit ihrem/ihren elektrisch angeschlossenen DBF-Chip(s) (und/oder Modem 110 im Fall des DBF-Chips 107) überträgt, eine zweite Untergruppe der Vielzahl der Pins so konfiguriert ist, dass sie Signale mit M Antennenelementen sendet/empfängt, und eine dritte Untergruppe der Vielzahl der Pins so konfiguriert ist, dass sie das gemeinsame LO-Signal (und das Referenztaktsignal) vom hierarchischen Netzwerk 104 empfängt. Die Vielzahl der DBF-Chips 106 können auch als Sende-/Empfangs-(Tx/Rx)-DBF-Chips, Tx/Rx-Chips, Transceiver, DBF-Transceiver und/oder dergleichen bezeichnet werden.
-
3 ist eine beispielhafte Darstellung einer Draufsicht auf ein Antennengitter 300 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Das Antennengitter 300 umfasst eine Vielzahl von Antennenelementen 302, die in einem bestimmten Muster angeordnet sind, um eine bestimmte Antennenapertur zu definieren. Die Antennenapertur ist der Bereich, durch den Leistung von oder zu den Antennenelementen 302 abgestrahlt wird. Das Antennengitter 300 definiert eine phasengesteuerte Gruppenantenne. Eine phasengesteuerte Gruppenantenne synthetisiert ein bestimmtes elektrisches Feld (Phase und Amplitude) über eine Apertur.
-
In einigen Ausführungsformen weist die Vielzahl von Antennenelementen 302 die Vielzahl der Antennenelemente 112 in 1 auf. Eine Untergruppe 304 aus der Vielzahl der Antennenelementen 302 kann die M Antennenelemente 113 umfassen, und eine Untergruppe 306 aus der Vielzahl der Antennenelemente 302 kann die M Antennenelemente 114 umfassen. Die verbleibenden Untergruppen von Antennenelementen aus der Vielzahl der Antennenelemente 302 können in ähnlicher Weise den verbleibenden DBF-Chips aus der Vielzahl der DBF-Chips 106 zugeordnet sein.
-
In einigen Ausführungsformen ist jeder DBF-Chip aus der Vielzahl der DBF-Chips 106 so konfiguriert, dass er im Halbduplexmodus arbeitet - er kann HF-Signale/Wellenformen empfangen oder senden, aber nicht beides gleichzeitig. 2 ist eine beispielhafte Darstellung, die Schaltkreise oder elektrische Komponenten zeigt, die im DBF-Chip 107 enthalten und/oder diesem zugeordnet sind, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der Inhalt jedes der DBF-Chips 106 ist ähnlich dem, der hier für den DBF-Chip 107 erläutert ist.
-
In einigen Ausführungsformen umfasst der DBF-Chip 107 einen Demultiplexer (DEMUX) 202, einen Frequenzvervielfacher 203, einen Pufferverteiler 204, einen Sendeabschnitt 206, einen Empfangsabschnitt 208, eine Sendekalibrierung 210 und eine Empfangskalibrierung 212. Der DBF-Chip 107 ist so konfiguriert, dass er HF-Signale (auf der Grundlage der vom Modem 110 bereitgestellten Daten) erzeugt, die von den Antennenelementen 113 gesendet werden sollen, HF-Signale decodiert, die von den Antennenelementen 113 empfangen werden, um sie dem Modem 110 bereitzustellen, den Empfangsabschnitt 208 (auch als Empfänger oder Empfängerabschnitt bezeichnet) unter Verwendung der Sendekalibrierung 210 und des Antennenelements 214 kalibriert und den Sendeabschnitt 206 (auch als Sender oder Senderabschnitt bezeichnet) unter Verwendung der Empfangskalibrierung 212 und des Antennenelements 214 kalibriert.
-
Das gemeinsame LO-Signal und das Referenztaktsignal werden von dem hierarchischen Netzwerk 104 durch den DEMUX 202 empfangen. Der DEMUX 202 ist so konfiguriert, dass er das/die empfangene(n) Eingangssignal(e) in einzelne Signale entkoppelt, abtrennt, trennt und/oder anderweitig verarbeitet, die für die jeweiligen Zwecke verwendet werden können. Beispielsweise können die Ausgänge des DEMUX 202 ohne Einschränkung ein Referenztaktsignal, ein Signal, das eine vom Tx-PLL 118 ausgegebene Frequenz identifiziert, und/oder ein Signal umfassen, das eine vom Rx-PLL 120 ausgegebene Frequenz identifiziert, basierend auf dem/den vom hierarchischen Netzwerk 104 empfangenen Signal(en). Das vom DEMUX 202 ausgegebene Referenztaktsignal wird dem Pufferverteiler 204 zugeführt, damit es zur Verwendung für alle digitalen Taktoperationen innerhalb des DBF-Chips 107 und/oder mit den anderen DBF-Chips aus der Vielzahl der DBF-Chips 106 verteilt werden kann.
-
Das Signal, das eine vom Tx-PLL 118 oder Rx-PLL 120 (das gemeinsame LO-Signal) vom DEMUX 202 ausgegebene Frequenz angibt, bildet den Eingang zum Frequenzvervielfacher 203. Der Frequenzvervielfacher 203 ist so konfiguriert, dass er die Frequenz des Tx- oder Rx-PLL-Signals um einen voreingestellten Betrag erhöht. Ohne Einschränkung ist der Frequenzvervielfacher 203 beispielsweise so konfiguriert, dass er die Frequenz des Tx- oder Rx-PLL-Signals verdreifacht (z.B. weist der Frequenzvervielfacher 203 einen Frequenzverdreifacher auf). Unter Fortführung des obigen Beispiels ist, wenn das gemeinsame LO-Signal eine Frequenz von 5 GHz hat, der Ausgang des Frequenzvervielfachers 203 ein Signal mit einer Frequenz von 15 GHz (5 GHz x 3). Der Ausgang des Frequenzvervielfachers 203 ist ein Eingang in die Mischer 242 und 256, um gesendete bzw. empfangene Signale aufwärts- bzw. abwärtszuwandeln.
-
Der Ausgang aus dem Frequenzvervielfacher 203 wird auch den Sende- und Empfangskalibrierungen 210, 212 zugeführt, um die jeweiligen Empfangs- und Sendeabschnitte 208, 206 zu kalibrieren. Die Sende- und Empfangskalibrierungen 210, 212 werden auch als Sende- und Empfangskalibrierungsabschnitte, Kalibrierung Tx und Rx und/oder dergleichen bezeichnet. Die Sende- und Empfangskalibrierungen 210, 212 sind selektiv elektrisch an ein Kalibrierantennenelement 214 angeschlossen. Ein Schalter ist zwischen dem Kalibrierantennenelement 214 und jeder der Sende- und Empfangskalibrierungen 210, 212 angeordnet. Wenn der Sendeabschnitt 206 kalibriert werden soll, ist der Schalter so konfiguriert, dass das Kalibrierungsantennenelement 214 an die Empfangskalibrierung 212 elektrisch angeschlossen ist (z.B. Schalter in einer ersten Position). Wenn der Empfangsabschnitt 208 kalibriert werden soll, dann ist der Schalter so konfiguriert, dass er das Kalibrierungsantennenelement 214 elektrisch mit der Sendekalibrierung 210 koppelt (z.B. Schalter in einer zweiten Position). Wenn keiner der Abschnitte 206, 208 kalibriert werden soll, kann der Schalter so konfiguriert werden, dass keine elektrische Kopplung mit den Sende- und Empfangskalibrierungen 210, 212 besteht (z.B. Schalter in einer dritten Position). Obwohl in 2 ein einziger Schalter zwischen dem Kalibrierungsantennenelement 214 und den Sende- und Empfangskalibrierungen 210, 212 dargestellt ist, ist es denkbar, dass mehr als ein Schalter implementiert werden kann, und zwar ein spezieller Schalter für jede der Sende- und Empfangskalibrierungen 210, 212.
-
Das Kalibrierungsantennenelement 214 weist ein im Antennengitter 300 enthaltenes Antennenelement 302 auf. In einigen Ausführungsformen ist das Kalibrierungsantennenelement 214 für die Durchführung von Kalibrierungen konfiguriert und kann möglicherweise nicht für normale oder reguläre Signalkommunikationsverbindungen verwendet werden. Die Sende- und Empfangskalibrierungen 210, 212 sind so konfiguriert, dass sie den Erhalt von Kalibrierungsmessungen erleichtern, um die Empfangs- und Sendeabschnitte 208 bzw. 206 anzupassen, um Phasen- und/oder Zeitverzögerungsfehlanpassungen zu kompensieren, die durch den DBF-Chip 107, PCB-Leiterbahnen, zugeordnete Antennenelemente und/oder zugeordnete Antennenelementschaltungen erzeugt werden.
-
In einigen Ausführungsformen kann das Kalibrierantennenelement 214 jedes der M Antennenelemente 113 umfassen. In einer solchen Konfiguration kann ein der Kalibrierung gewidmetes Antennenelement 214 optional sein.
-
In einigen Ausführungsformen umfasst der Sendeabschnitt 206 einen digitalen Sende-Strahlformungsabschnitt (Tx DBF) 220 und eine Vielzahl von HF-Sendeabschnitten 222. Der digitale Sende-Strahlformungsabschnitt 220 umfasst ein Zeitverzögerungsfilter 224, ein digitales Filter 226, eine digitale Verstärkungssteuerung 228, eine Vielzahl von Phasenschiebern 230, eine Vielzahl von Aufwärtsabtastern 232 und eine Vielzahl von IQ-Verstärkungs- und Phasenkompensatoren 234. Der digitale Sende-Strahlformungsabschnitt 220 wird auch als Basisbandabschnitt, Basisband-Verarbeitungsabschnitt und/oder dergleichen bezeichnet. Ein einzelner Kanal mit einem Datensignal oder -strom wird vom Modem 110 bereitgestellt und bildet den Eingang zum Zeitverzögerungsfilter 224.
-
Das Zeitverzögerungsfilter 224 ist so konfiguriert, dass es eine bestimmte Zeitverzögerung τt auf das empfangene Datensignal codiert oder anwendet. In einer Ausführungsform weist das Zeitverzögerungsfilter 224 ein Filter mit endlicher Impulsantwort (FIR), ein Transversalfilter, ein Farrow FIR und/oder dergleichen auf. Das zeitverzögert codierte Datensignal ist der Eingang zum digitalen Filter 226. Das digitale Filter 226 ist so konfiguriert, dass es unerwünschte Signalkomponenten aus dem zeitverzögerten codierten Datensignal entrauscht oder herausfiltert. Das digitale Filter 226 kann optional sein, wenn eine Filterung aufgrund der Qualität der vom Modem 110 bereitgestellten Signale nicht erforderlich ist.
-
Der Ausgang des digitalen Filters 226 ist der Eingang in die digitale Verstärkungssteuerung 228. Die digitale Verstärkungssteuerung 228 ist so konfiguriert, dass sie das gefilterte Signal verstärkt oder ihm eine Verstärkung verleiht. Der Ausgang der digitalen Verstärkungssteuerung 228 ist der Eingang in die Vielzahl der Phasenschieber 230. Die Phasenschieber 230 können auch als Phasenfilter, Phasendreher und/oder dergleichen bezeichnet werden. Jeder Phasenschieber der Vielzahl der Phasenschieber 230 ist so konfiguriert, dass er das gefilterte Signal codiert oder ihm eine bestimmte Phase zuweist, so dass die M Ausgangssignale der Vielzahl der Phasenschieber 230 (auch als phasencodierte Signale bezeichnet) eine unterschiedliche Phase im Verhältnis zueinander aufweisen. Beispielsweise ist ohne Einschränkung ein erster Phasenschieber (i=1) mit einer Phase Φ1, ein zweiter Phasenschieber (i=2) mit einer Phase Φ2 usw. konfiguriert, bis der M-te Phasenfilter (i=M) für eine Phase ΦM konfiguriert ist. Jedes der M phasencodierten Signale weist ein Signal auf, das mit einer bestimmten Zeitverzögerung und -phase codiert ist, die sich von anderen phasencodierten Signalen unterscheidet.
-
Jedes der phasencodierten Signale ist der Eingang zu einem entsprechenden Aufwärtsabtaster aus der Vielzahl der Aufwärtsabtaster 232. Das phasencodierte Signal, das dem ersten Phasenschieber zugeordnet ist, ist der Eingang des ersten Aufwärtsabtasters (i=1) aus der Vielzahl der Aufwärtsabtaster 232, das phasencodierte Signal, das dem zweiten Phasenschieber zugeordnet ist, ist der Eingang des zweiten Aufwärtsabtasters (i=2) aus der Vielzahl der Aufwärtsabtaster 232, und so weiter. Im Sendeabschnitt 206 gibt es M Signalwege oder -pfade, einschließlich elektrischer Komponenten, um M Signale zu erzeugen, die den jeweiligen M Antennenelementen 113 zur Übertragung bereitgestellt werden. Die M phasencodierten Signale werden von der Anzahl M von Aufwärtsabtastern 232 abgetastet. Jeder der Aufwärtsabtaster 232 ist so konfiguriert, dass er sein jeweiliges phasencodiertes Signal mit einer höheren Abtastrate oder Dichte neu abtastet. Die M aufwärts abgetasteten Signale sind die Eingänge zu den jeweiligen IQ-Verstärkungs- und Phasenkompensatoren 234.
-
Die Vielzahl der IQ-Verstärkungs- und Phasenkompensatoren 234 weist eine Anzahl M von IQ-Verstärkungs- und Phasenkompensatoren 234 auf. Die IQ-Verstärkungs- und Phasenkompensatoren 234 sind so konfiguriert, dass sie jeden unerwünschten Offset im Sendepfad kompensieren (z.B. eine Phasenbeeinträchtigung durchführen), der während der Signalverarbeitung in den HF-Abschnitten 222 aufgetreten sein kann.
-
Die M Ausgänge der IQ-Verstärkungs- und Phasenkompensatoren 234 umfassen auch die Ausgänge des digitalen Sende-Strahlformungsabschnitts 220. Die M Ausgänge der IQ-Verstärkungs- und Phasenkompensatoren 234 sind die Eingänge zu den jeweiligen HF-Sendeabschnitten 222. Die HF-Sendeabschnitte 222, die auch als HF-Abschnitte bezeichnet werden, sind so konfiguriert, dass sie die zeitverzögerten und phasencodierten digitalen Signale für die Übertragung bereitstellen. Die Vielzahl der HF-Sendeabschnitte 222 weist eine Anzahl M von HF-Sendeabschnitten 222 auf, einen für jeden der M Pfade. Jeder HF-Sendeabschnitt 222 umfasst ein digitales Sende-Frontend (Tx DFE) 236, einen Digital-Analog-Wandler (DAC) 238, ein Tiefpassfilter (LPF) 240, einen Mischer 242 und einen Leistungsverstärker (PA) 244.
-
In jedem HF-Sendeabschnitt 222 empfängt das Tx DFE 236 den Ausgang des jeweiligen IQ-Verstärkungs- und Phasenkompensators 234, ein digitales Signal. Das Tx DFE 236 ist so konfiguriert, dass es eine Brücke zwischen der digitalen Basisbandverarbeitung im digitalen Sende-Strahlformungsabschnitt 220 und der analogen HF-Verarbeitung schlägt, die im HF-Sendeabschnitt 222 durchgeführt wird. Das Tx DFE 236 kann für eine oder mehrere Verarbeitungsfunktionen in Bezug auf Kanalisierung und/oder Abtastratenumwandlung verantwortlich sein. Das Tx DFE 236 ist unter anderem so konfiguriert, dass es das digitale Eingangssignal auf eine höhere Abtastrate oder Dichte neu abtastet und das aufwärts abgetastete Signal dem DAC 238 bereitstellt. Zum Beispiel kann das digitale Eingangssignal um den Faktor vier aufwärts abgetastet werden. Der DAC 238 ist so konfiguriert, dass er das digitale Eingangssignal in ein analoges Signal umwandelt. Der DAC 238 kann ein IQ-DAC sein. Das zeitverzögerte und phasencodierte digitale Signal ist nun ein zeitverzögertes und phasencodiertes analoges Signal. Das analoge Signal ist der Eingang zum LPF 240.
-
Das LPF 240 ist so konfiguriert, dass das analoge Signal einer Tiefpassfilterung unterzogen oder entrauscht wird. Das gefilterte analoge Signal ist der Eingang zum Mischer 242. Der Mischer 242 ist so konfiguriert, dass er eine Frequenzaufwärtswandlung durchführt, um die dem gefilterten analogen Signal zugeordnete (Basisband-)Mittenfrequenz in eine Trägerfrequenz umzuwandeln (z.B. Wechsel von fDC zu fHF). Zumindest ein Teil des Eingangssignals vom lokalen Oszillator 102 ist auch ein Eingang in den Mischer 242, um die Frequenzaufwärtswandlung durchzuführen. Die Mischer 242 der M HF-Sendeabschnitte 222 führen eine synchronisierte Frequenzaufwärtswandlung durch. Das zeitverzögerte und phasencodierte analoge Signal, das auf einer Trägerfrequenz bereitgestellt wird und auch als HF-Signal bezeichnet wird, wird durch den PA 244 leistungsverstärkt.
-
Das verstärkte HF-Signal, das vom PA 244 ausgegeben wird, ist der Eingang in ein Antennenelement 113. Das Antennenelement 113 strahlt seinerseits das verstärkte HF-Signal ab. Jedes der M Antennenelemente 113 ist so konfiguriert, dass es ein verstärktes HF-Signal abstrahlt, das von einem entsprechenden HF-Sendeabschnitt 222 erzeugt wird. In einigen Ausführungsformen ist eine Impedanzanpassung zwischen jedem M-Pfad zwischen den HF-Sendeabschnitten 222 und den Antennenelementen 113 implementiert. Bei Bereitschaft zur Datenübertragung werden elektrische Kopplungen zwischen den M Antennenelementen 113 und dem Sendeabschnitt 206 über dazwischen angeordnete Schalter hergestellt, wodurch die Signalpfade zu den M Antennenelementen 113 von den M HF-Sendeabschnitten 222 zur Übertragung vervollständigt werden.
-
In einer Ausführungsform können die HF-Sendeabschnitte 222 Quadratur-Direktumsetzungs-Senderabschnitte (IQ), Quadratur-Direktumsetzungs-Sender oder dergleichen umfassen. In jedem der HF-Sendeabschnitte 222 kann ein einzelner PA 244, der elektrisch an zwei Sätze aus Tx DFE 236, DAC 238, LPF 240 und Mischer 242 parallel angeschlossen ist, implementiert werden, wobei der erste Satz so konfiguriert ist, dass er den I-Anteil des komplexen I- und Q-Signals verarbeitet, und der zweite Satz so konfiguriert ist, dass er den Q-Anteil des komplexen I- und Q-Signals verarbeitet. Das komplexe I- und Q-Signal ist das digitale Signal, das vom IQ-Verstärkungs- und Phasenkompensator 234 an den HF-Sendeabschnitt 222 ausgegeben wird.
-
In einigen Ausführungsformen umfasst der Empfangsabschnitt 208 eine Vielzahl von HF-Empfangsabschnitten 250 und einen digitalen Empfangsstrahlformungs-(Rx DBF)-Abschnitt 252. Wenn der DBF-Chip 107 im Empfangsmodus arbeitet (im Gegensatz zum oben besprochenen Sendemodus), ist die Vielzahl von Schaltern, die zwischen den M Antennenelementen 113 und den M HF-Empfangsabschnitten 250 angeordnet sind, so konfiguriert, dass sie entsprechende elektrische Signalpfade zwischen ihnen herstellen. Jedes einer Anzahl M von HF-Signalen, die von den M Antennenelementen 113 erfasst werden, ist ein Eingang zu einem entsprechenden HF-Empfangsabschnitt der Vielzahl der HF-Empfangsabschnitte 250, wodurch M Eingänge zu den M Signalwegen oder -pfaden des Empfangsabschnitts 208 bereitgestellt werden.
-
In einigen Ausführungsformen werden dieselben M Antennenelemente 113 sowohl von den Sende- als auch von den Empfangsabschnitten 206, 208 unterstützt. Ein oder mehrere Schalter können zwischen den Antennenelementen 113 und den Sende- und Empfangsabschnitten 206, 208 vorgesehen sein, um die M Antennenelemente 113 selektiv elektrisch mit dem Sende- oder Empfangsabschnitt 206, 208 zu koppeln. Alternativ können auch andere Komponenten als Schalter eingesetzt werden, um Signalwege zwischen den Antennenelementen 113 und dem gewünschten Sende- oder Empfangsabschnitt 206, 208 herzustellen. In anderen Ausführungsformen können unterschiedliche Sätze von M Antennenelementen von jedem der Sende- und Empfangsabschnitte 206, 208 unterstützt werden. Ein erster Satz aus M Antennenelementen kann von dem Sendeabschnitt 206 und ein zweiter/anderer Satz aus M Antennenelementen kann von dem Empfangsabschnitt 208 unterstützt werden.
-
Die Vielzahl der HF-Empfangsabschnitte 250 weist eine Anzahl M von HF-Empfangsabschnitten auf. Jeder HF-Empfangsabschnitt 250 enthält einen rauscharmen Verstärker (LNA) 254, einen Mischer 256, ein Tiefpassfilter (LPF) 258, einen Analog-DigitalWandler (ADC) 260 und ein digitales Empfangs-Frontend (Rx DFE) 262. In jedem HF-Empfangsabschnitt 250 ist der LNA 254 so konfiguriert, dass er eine rauscharme Verstärkung des am jeweiligen Antennenelement 113 empfangenen analogen HF-Signals vornimmt. Das verstärkte HF-Signal ist der Eingang in den Mischer 256. Zumindest ein Teil des vom lokalen Oszillator 102 erzeugten Eingangssignals bildet auch den Eingang zum Mischer 256. Der Mischer 256, der auch als Abwärtswandler bezeichnet wird, ist so konfiguriert, dass er eine Frequenzabwärtswandlung durchführt, um die dem verstärkten Signal zugeordnete Mittenfrequenz von der HF-Trägerfrequenz auf die Basisbandfrequenz abzuändern (z.B. Änderung von fHF auf fDC). Anschließend wird das Signal durch das LPF 258 einer Tiefpassfilterung unterzogen oder entrauscht. Das gefilterte Signal, das ein analoges Signal ist, wird im ADC 260 in ein digitales Signal umgewandelt. Der ADC 260 kann einen IQ-ADC aufweisen. Der Ausgang vom ADC 260 ist der Eingang in das Rx DFE 262.
-
In jedem der HF-Empfangsabschnitte 250 kann ein einzelner LNA 254, der elektrisch an zwei Sätze aus RX-Mischer 256, LPF 258, ADC 260 und einem Rx-DFE 262 parallel angeschlossen ist, implementiert werden, wobei der erste Satz so konfiguriert ist, dass er den I-Anteil des komplexen I- und Q-Signals verarbeitet, und der zweite Satz so, dass er den Q-Anteil des komplexen I- und Q-Signals verarbeitet.
-
Das Rx DFE 262 ist so konfiguriert, dass es eine Brücke zwischen der HF-Verarbeitung im HF-Empfangsabschnitt 250 und der digitalen Basisbandverarbeitung im digitalen Empfangs-Strahlformungsabschnitt 252 schlägt. Das Rx DFE 262 kann für eine oder mehrere Verarbeitungsfunktionen in Bezug auf Kanalisierung und/oder Abtastratenumwandlung verantwortlich sein. Das Rx DFE 262 ist unter anderem so konfiguriert, dass es das digitale Eingangssignal auf eine niedrigere Abtastrate oder Dichte neu abtastet und das abwärts getastete Signal dem digitalen Empfangs-Strahlformungsabschnitt 252 bereitstellt.
-
In einigen Ausführungsformen können die HF-Empfangsabschnitte 250 Quadratur-Direktumsetzungs-Empfängerabschnitte (IQ), Quadratur-Direktumsetzungs-Empfänger oder dergleichen umfassen. In jedem der HF-Empfangsabschnitte 250 kann ein einzelner LNA 254, der elektrisch an zwei Sätze aus Mischer 256, LPF 258, ADC 260 und Rx DFE 262 parallel angeschlossen ist, implementiert werden, wobei der erste Satz so konfiguriert ist, dass er den I-Anteil des komplexen I- und Q-Signals verarbeitet, und der zweite Satz so konfiguriert ist, dass er den Q-Anteil des komplexen I- und Q-Signals verarbeitet. Das komplexe I- und Q-Signal weist die Amplitude bzw. die Phase des analogen HF-Signals auf, das von einem jeweiligen Antennenelement 113 empfangen wird.
-
In einigen Ausführungsformen umfasst der digitale Empfangs-Strahlformungsabschnitt 252 eine Vielzahl von Gleichstrom-Offsetkompensatoren (DCOC) und IQ-Kompensatoren 264, eine Vielzahl von Filter- und Abwärtsabtastern 266, eine Vielzahl von Phasenschiebern 268, einen Addierer 269, ein digitales Filter 270 und ein Zeitverzögerungsfilter 272. Die Vielzahl der DCOC- und IQ-Kompensatoren 264 sind elektrisch zwischen den Rx-DFEs 262 und den Vielzahl der Filter- und Abwärtsabtaster 266 angeschlossen. Die Vielzahl der Filter- und Abwärtsabtaster 266 ist elektrisch zwischen die Vielzahl der DCOC- und IQ-Kompensatoren 264 und der Vielzahl der Phasenschieber 268 angeschlossen. Die Vielzahl der Phasenschieber 268 sind elektrisch zwischen der Vielzahl der Filter- und Abwärtsabtaster 266 und dem Addierer 269 angeschlossen. Der Addierer 269 ist elektrisch zwischen der Vielzahl der Phasenschieber 268 und dem digitalen Filter 270 angeschlossen. Das digitale Filter 270 ist elektrisch zwischen der Vielzahl der Phasenschieber 268 und dem Zeitverzögerungsfilter 272 angeschlossen. Der digitale Empfangs-Strahlformungsabschnitt 252 wird auch als Basisbandabschnitt, Basisbandverarbeitungsabschnitt und/oder dergleichen bezeichnet.
-
Die Anzahl M digitaler Signale, die von den jeweiligen HF-Empfangsabschnitten 250 ausgegeben werden, bilden die Eingänge in jeweilige DCOC- und IQ-Kompensatoren 264. Die Vielzahl der DCOC- und IQ-Kompensatoren 264 weist eine Anzahl M von DCOC- und IQ-Kompensatoren auf. Jeder der DCOC- und IQ-Kompensatoren 264 ist so konfiguriert, dass er unerwünschte Offsets im digitalen Signal kompensiert, die während der Signalverarbeitung im HF-Empfangsabschnitt 250 aufgetreten sein können (z.B. Durchführung von Phasenbeeinträchtigung, Gleichstromkompensation usw.), Korrektur von Ausbreitungsverzögerungen und/oder Durchführung anderer Kompensationen zur Vorbereitung der Phasen- und Zeitverzögerungsdecodierung. In einigen Ausführungsformen enthält das digitale Signal, das jedem der DCOC- und IQ-Kompensatoren 264 zugeführt wird, I- und Q-Komponenten eines komplexen IQ-Signals, und jede der I- und Q-Komponenten kann separat verarbeitet werden. Die kompensierten Digitalsignale, die von den DCOC- und IQ-Kompensatoren 264 ausgegeben werden, bilden die Eingänge in die jeweiligen Filter- und Abwärtsabtaster 266.
-
Die Vielzahl der Filter- und Abwärtsabtaster 266 weist eine Anzahl M von Filter- und Abwärtsabtastern auf, einen für jeden der M Pfade des Empfängerabschnitts 208. Jeder der Filter- und Abwärtsabtaster 266 ist so konfiguriert, dass er Rauschen und andere unerwünschte Komponenten aus seinem kompensierten digitalen Signal entfernt und das Signal auf eine niedrigere Abtastrate oder Dichte abtastet. Der Ausgang jedes der Filter- und Abwärtsabtaster 266 ist der Eingang zu einem entsprechenden Phasenschieber 268.
-
Die Vielzahl der Phasenschieber 268 weist eine Anzahl M von Phasenschiebern auf. Die Phasenschieber 268 können auch als Phasenfilter, Phasendreher und/oder dergleichen bezeichnet werden. Jeder Phasenschieber aus der Vielzahl der Phasenschieber 268 ist so konfiguriert, dass er eine bestimmte Phase decodiert oder auf das gefilterte Signal anwendet, das von einem entsprechenden Filter- und Abwärtsabtaster 266 empfangen wird. Die jeweils angewendete Phase wird so gewählt, dass sie die auf das zur Übertragung bestimmte Signal angewendete Phase rückgängig macht oder aufhebt, um die ursprünglichen oder zugrunde liegenden Daten bzw. das ursprüngliche oder zugrunde liegende Signal wiederherzustellen. Beispielsweise, und ohne Einschränkung, ist ein erster Phasenschieber (j=1 für j=1 bis M) mit der Phase Φ'1 konfiguriert, der die Phase Φ1 decodiert, ein zweiter Phasenschieber (j=2) ist mit Φ'2 konfiguriert, der die Phase Φ2 decodiert, und so weiter, bis zum M-ten Phasenschieber (j=M), der mit Φ'M konfiguriert ist, der die Phase ΦM decodiert.
-
Die Ausgänge der Vielzahl der Phasenschieber 268 weisen Teile eines ursprünglichen oder zugrunde liegenden Signals ohne Phasencodierung auf, aber mit einer noch zu entfernenden Zeitverzögerungscodierung. Solche phasendecodierten Signale aus der Vielzahl der Phasenschieber 268 werden durch den Addierer 269 zu einem einzelnen phasendecodierten Signal addiert oder kombiniert. Der Addierer 269 kann auch als Summationskomponente oder Kombinierer bezeichnet werden. Das einzelne phasendecodierte Signal ist der Eingang zum digitalen Filter 270. Das digitale Filter 270 ist so konfiguriert, dass es unerwünschte Signalkomponenten entfernt oder das phasendecodierte Signal entrauscht. Das gefilterte Signal wird dann dem Zeitverzögerungsfilter 272 zugeführt.
-
Das Zeitverzögerungsfilter 272 ist so konfiguriert, dass es die im gefilterten Signal vorhandene Zeitverzögerung decodiert, die zur Übertragung des Signals angewendet wurde. Eine auf das gefilterte Signal angewendete Zeitverzögerung τr kann der Größe nach der im gefilterten Signal vorhandenen Zeitverzögerung τt entsprechen, wodurch die im Signal vorhandene Zeitverzögerung entfernt und das ursprüngliche oder zugrunde liegende Signal vollständig rekonstruiert wird. Das ursprüngliche oder zugrundeliegende Signal weist einen Kanal mit einem Datensignal oder -strom auf, der dem Modem 110 zugeführt wird. Wenn beispielsweise ein bestimmtes Datensignal, das in einem Kanal enthalten ist, vom Modem 110 dem Sendeabschnitt 206 bereitgestellt wird, was gesendet und dann vom Empfangsabschnitt 208 wieder empfangen wird, dann weist das vom Zeitverzögerungsfilter 272 dem Modem 110 bereitgestellte Signal das bestimmte Datensignal auf, das in einem Kanal enthalten ist, wie es ursprünglich/anfänglich vom Modem 110 bereitgestellt wurde.
-
In einigen Ausführungsformen kann der Empfangsabschnitt 208 außerdem eine oder mehrere elektrische Komponenten enthalten. So kann beispielsweise eine digitale Verstärkungssteuerung zwischen dem Addierer 269 und dem Zeitverzögerungsfilter 272 vorgesehen sein, um das phasendecodierte Signal angemessen zu verstärken oder mit einer Signalverstärkung zu versehen.
-
Auf diese Weise ist der DBF-Chip 107 so konfiguriert, dass er sowohl ein erstes Datensignal, einen ersten Datenstrom oder einen ersten Strahl eines Einzelkanals zur Übertragung durch eine erste Vielzahl von Antennenelementen digital verarbeitet; ein zweites Datensignal, einen zweiten Datenstrom oder einen zweiten Strahl eines Einzelkanals unter Verwendung einer zweiten Vielzahl von Antennenelementen empfängt; und das ursprüngliche Datensignal, das dem empfangenen Signal zugrunde liegt, digital wiederherstellt/rekonstruiert. Die erste und die zweite Vielzahl der Antennenelemente können gleich oder unterschiedlich sein. Der DBF-Chip 107 weist eine Halbduplex-Vorrichtung auf, die so konfiguriert ist, dass sie zu jedem Zeitpunkt im Sende- oder im Empfangsmodus arbeitet.
-
Jeder DBF-Chip der Vielzahl der DBF-Chips 106 ist ähnlich konfiguriert und einer entsprechenden Untergruppe der Vielzahl der Antennenelemente 112 zugeordnet. Ein gemeinsamer oder einzelner lokaler Oszillator 102 unterstützt die Vielzahl der DBF-Chips 106, anstatt dass jeder DBF-Chip von einem eigenen lokalen Oszillator unterstützt wird. Dieselbe Untergruppe von Antennenelementen kann für Sende- und Empfangssignalpfade innerhalb eines Chips verwendet werden. Als Beispiel, ohne Einschränkung, unterstützt jeder DBF-Chip der Vielzahl der DBF-Chips 106 bis zu 16 Antennenelemente (M=16) der Vielzahl der Antennenelemente 112. Der gemeinsame/einzelne lokale Oszillator 102 ist in der Lage, bis zu 100 DBF-Chips (L=100) synchron mit einem gemeinsamen LO-Signal und einem gemeinsamen Referenztaktsignal zu unterstützen.
-
So werden Kosteneinsparungen durch eine geringere Anzahl elektrischer Komponenten innerhalb und zur Unterstützung jedes DBF-Chips sowie Platzeinsparungen durch die geringere Anzahl elektrischer Komponenten und/oder Energieeinsparungen erzielt, und zwar dadurch, dass die Sende- und Empfangskomponenten nicht immer vollständig mit Strom versorgt werden müssen oder auch eine geringere Anzahl elektrischer Komponenten vorliegt.
-
4 ist eine beispielhafte Darstellung, die Schaltkreise oder elektrische Komponenten zeigt, die in einem DBF-Chip 400 enthalten und/oder diesem zugeordnet sind, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In einer Ausführungsform ähnelt der DBF-Chip 400 dem in 2 dargestellten DBF-Chip 107, mit der Ausnahme, dass zusätzliche elektrische Komponenten in den Signalpfaden zwischen einem Antennenelement 413 und den Sende- und Empfangsabschnitten 406, 408 enthalten sind. Das Antennenelement 413, der Sendeabschnitt 406, der Empfangsabschnitt 408, der digitale Sende-Strahlformungsabschnitt 420, eine Vielzahl von HF-Sendeabschnitten 422, der digitale Empfangs-Strahlformungsabschnitt 452 und eine Vielzahl von HF-Empfangsabschnitten 450, die im DBF-Chip 400 enthalten sind, ähneln dem Antennenelement 113, dem Sendeabschnitt 206, dem Empfangsabschnitt 208, dem digitalen Sende-Strahlformungsabschnitt 220, der Vielzahl der HF-Sendeabschnitte 222, dem digitalen Empfangs-Strahlformungsabschnitt 252 bzw. der Vielzahl der HF-Empfangsabschnitte 250 des DBF-Chips 107. Zwischen dem Antennenelement 413 und einem HF-Sendeabschnitt 422 ist ein PA 450 angeordnet. Zwischen dem Antennenelement 413 und einem HF-Empfangsabschnitt 450 befindet sich ein LNA 452.
-
Mit Bezug auf 2 kann die Funktionalität des PA 244 in zwei elektrischen Komponenten konfiguriert sein - ein Pre-PA (PPA), der im DBF-Chip 107 enthalten ist, und ein PA, der sich außerhalb des DBF-Chips 107 befindet. Der in 4 gezeigte PA 450 ist ein Beispiel für die Implementierung des PA 244 als zwei elektrische Komponenten, wobei der außerhalb des Chips befindliche PA den PA 450 aufweist. In ähnlicher Weise kann die Funktionalität des LNA 254 in zwei elektrischen Komponenten konfiguriert sein - ein Pre-LNA (PLNA), der im DBF-Chip 107 enthalten ist, und ein LNA, der sich außerhalb des DBF-Chips 107 befindet. Der in 4 gezeigte LNA 452 ist ein Beispiel für einen LNA 254, der in Form zweier elektrischer Komponenten implementiert ist, wobei der außerhalb des Chips befindliche LNA den LNA 452 aufweist.
-
Der PA 450 und der LNA 452 können zusammen in einem einzigen IC-Chip (wie dem IC-Chip 456) oder in separaten Gehäusen/Chips untergebracht sein. In einigen Ausführungsformen kann der IC-Chip 456 zusätzliche elektrische Komponenten enthalten, wie z.B. ein Impedanzanpassungsnetzwerk 454, das zwischen dem PA 450 und dem Sendeabschnitt 406 sowie zwischen dem LNA 452 und dem Empfangsabschnitt 408 angeordnet ist, ohne darauf beschränkt zu sein.
-
Der Signalpfad, der jedem der verbleibenden Antennenelemente und Sende- und Empfangsabschnitte zugeordnet ist, kann ähnliche PAs und LNAs außerhalb des DBF-Chips enthalten. Wenn ein Chip oder ein Gehäuse wie der IC-Chip 456 implementiert wird, dann können die extern angeordneten PAs und LNAs, die solchen verbleibenden Antennenelementen zugeordnet sind, auch in dem IC-Chip 456 enthalten sein. Alternativ kann ein separater IC-Chip oder separates Gehäuse mit einem PA, LNA und einem Impedanzanpassungsnetzwerk zwischen einem Antennenelement und seinen zugeordneten Sende- und Empfangsabschnitten für jedes der Antennenelemente angeordnet werden.
-
Obwohl der PA 450 und LNA 452 zwischen dem Antennenelement 413 und den Schaltern dargestellt sind, können der PA 450 und LNA 452 zwischen den Schaltern und den Sende- und HF-Empfangsabschnitten 422, 450 angeordnet sein.
-
In einigen Ausführungsformen können einer oder mehrere der Sende- oder Empfangssignalpfade des DBF-Chips 107 durch dynamische Steuerung eines oder mehrerer Freigabesignale innerhalb des DBF-Chips 107 effektiv aktiviert oder deaktiviert werden.
-
Im Folgenden werden Beispiele für die Vorrichtungen, Systeme und/oder Verfahren verschiedener Ausführungsformen beschrieben. Eine Ausführungsform der Vorrichtungen, Systeme und/oder Verfahren kann ein oder mehrere Beispiele und jede Kombination der unten beschriebenen Beispiele umfassen.
-
Beispiel 1 ist eine Vorrichtung, die in einem Kommunikationssystem enthalten ist, wobei die Vorrichtung umfasst: eine Vielzahl von Antennenelementen, die in einer phasengesteuerten Gruppenantenne konfiguriert sind; eine Vielzahl von integrierten Schaltungschips (IC-Chips), wobei jeder IC-Chip aus der Vielzahl der IC-Chips einer jeweiligen Untergruppe von Antennenelementen aus der Vielzahl der Antennenelemente zugeordnet ist, und wobei für jeden IC-Chip aus der Vielzahl der IC-Chips die zugeordnete Untergruppe der Antennenelemente zum Senden und Empfangen von Hochfrequenzsignalen (HF-Signalen) durch den IC-Chip verwendet wird; und einen lokalen Oszillator, der so konfiguriert ist, dass er ein gemeinsames lokales Oszillatorsignal erzeugt und das gemeinsame lokale Oszillatorsignal jedem IC-Chip aus der Vielzahl der IC-Chips bereitstellt.
-
Beispiel 2 umfasst den Gegenstand von Beispiel 1 und umfasst ferner ein hierarchisches Netzwerk, das zwischen dem lokalen Oszillator und jedem IC-Chip aus der Vielzahl der IC-Chips elektrisch angeschlossen ist.
-
Beispiel 3 umfasst den Gegenstand von einem der Beispiele 1 bis 2 und umfasst ferner, dass Signalwegstrecken zwischen dem lokalen Oszillator und jedem IC-Chip aus der Vielzahl der IC-Chips gleich groß sind.
-
Beispiel 4 umfasst den Gegenstand von einem der Beispiele 1 bis 3 und umfasst ferner, dass das hierarchische Netz ein H-Netz, ein H-Baum-Netz, ein fraktales Netz, ein selbstähnliches fraktales Netz, ein Baumnetz, ein Sternnetz, ein hybrides Netz, ein geradliniges Netz, ein gekrümmtes Netz, ein geradliniges H-Netz, ein gekrümmtes H-Netz oder ein MultiplexSpeisenetz aufweist.
-
Beispiel 5 umfasst den Gegenstand von einem der Beispiele 1 bis 4 und umfasst ferner einen Referenztaktgeber, der so konfiguriert ist, dass er ein Referenzsignal erzeugt, wobei der lokale Oszillator so konfiguriert ist, dass er das gemeinsame lokale Oszillatorsignal auf der Grundlage des Referenzsignals erzeugt, und wobei das lokale Oszillatorsignal eine unmodulierte Frequenz definiert, die dem Senden oder Empfangen der HF-Signale zugeordnet ist.
-
Beispiel 6 umfasst den Gegenstand von einem der Beispiele 1 bis 5 und umfasst ferner, dass der lokale Oszillator so konfiguriert ist, dass er ein Referenztaktsignal erzeugt, und dass das gemeinsame lokale Oszillatorsignal und das Referenztaktsignal jedem IC-Chip aus der Vielzahl der IC-Chips bereitgestellt werden.
-
Beispiel 7 umfasst den Gegenstand von einem der Beispiele 1 bis 6 und umfasst ferner, dass das lokale Oszillatorsignal ein 5-Gigahertz-Signal (GHz) und das Referenztaktsignal ein 60-Megahertz-Signal (MHz) aufweist.
-
Beispiel 8 umfasst den Gegenstand von einem der Beispiele 1 bis 7 und umfasst ferner, dass jeder IC-Chip aus der Vielzahl der IC-Chips einen Sendeabschnitt und einen Empfangsabschnitt enthält, wobei der Sendeabschnitt so konfiguriert ist, dass er ein erstes Datensignal empfängt, das erste Datensignal unter Verwendung einer Vielzahl von im Sendeabschnitt enthaltenen Sendesignalpfaden verarbeitet und eine Vielzahl von zu sendenden zweiten HF-Signalen erzeugt, wobei jedes zweite HF-Signal aus der Vielzahl der zweiten HF-Signalen einem jeweiligen Antennenelement aus der Untergruppe von Antennenelementen, die dem IC-Chip zugeordnet sind, zur Übertragung bereitgestellt wird, wobei jedes Antennenelement aus der Untergruppe der Antennenelemente, die dem IC-Chip zugeordnet sind, so konfiguriert ist, dass es ein jeweiliges drittes HF-Signal aus einer Vielzahl von dritten HF-Signalen empfängt, und wobei der Empfangsabschnitt so konfiguriert ist, dass er jedes dritte HF-Signal aus der Vielzahl der dritten HF-Signale unter Verwendung eines jeweiligen Empfangssignalpfades aus einer Vielzahl von Empfangssignalpfaden verarbeitet, die in dem Empfangsabschnitt enthalten sind, und ein viertes Datensignal erzeugt, um es einem Modem bereitzustellen.
-
Beispiel 9 umfasst den Gegenstand von einem der Beispiele 1 bis 8 und umfasst ferner, dass die Untergruppe der dem IC-Chip zugeordneten Antennenelemente zu einem bestimmten Zeitpunkt an den Sendeabschnitt oder den Empfangsabschnitt elektrisch angeschlossen ist.
-
Beispiel 10 umfasst den Gegenstand von einem der Beispiele 1 bis 9 und umfasst ferner, dass eine Anzahl von Antennenelementen der Untergruppe der Antennenelemente, die mit dem IC-Chip zugeordnet sind, gleich einer Anzahl von Sendesignalpfaden aus der Vielzahl der Sendesignalpfade oder gleich einer Anzahl von Empfangssignalpfaden aus der Vielzahl der Empfangssignalpfade ist.
-
Beispiel 11 umfasst den Gegenstand von einem der Beispiele 1 bis 10 und umfasst ferner, dass der Sendeabschnitt einen digitalen Strahlformungsabschnitt und einen HF-Abschnitt enthält, und dass jedes zweite HF-Signal aus der Vielzahl der zweiten HF-Signale ein phasen- und zeitverzögerungscodiertes Signal aufweist, das von dem digitalen Strahlformungsabschnitt erzeugt und auf einem HF-Trägersignal durch den HF-Abschnitt bereitgestellt wird.
-
Beispiel 12 ist eine Einrichtung mit einem ersten digitalen Strahlformer (DBF), der einer ersten Untergruppe von Antennen einer phasengesteuerten Gruppenantenne zugeordnet ist, wobei der erste DBF ein erstes Zeitverzögerungsfilter, das der Übertragung eines ersten Signals zugeordnet ist, eine erste Vielzahl von Phasenschiebern, die der Übertragung des ersten Signals zugeordnet sind, eine erste Vielzahl von Mischern, die der Übertragung des ersten Signals zugeordnet sind, ein zweites Zeitverzögerungsfilter, das dem Empfang eines zweiten Signals zugeordnet ist, eine zweite Vielzahl von Phasenschiebern, die dem Empfang des zweiten Signals zugeordnet sind, und eine zweite Vielzahl von Mischern enthält, die dem Empfang des zweiten Signals zugeordnet sind; und einen zweiten DBF, der einer zweiten Untergruppe von Antennen der phasengesteuerten Gruppenantenne zugeordnet ist, wobei der erste und zweite DBF so konfiguriert sind, dass sie ein lokales Oszillatorsignal von einem gemeinsamen lokalen Oszillator empfangen.
-
Beispiel 13 umfasst den Gegenstand von Beispiel 12 und umfasst ferner den gemeinsamen lokalen Oszillator und ein hierarchisches Netzwerk, das so konfiguriert ist, dass es das lokale Oszillatorsignal von dem gemeinsamen lokalen Oszillator jeweils dem ersten und zweiten DBF in einer jeweils gleich langen Signalwegstrecke bereitstellt.
-
Beispiel 14 umfasst den Gegenstand von einem der Beispiele 12 bis 13 und umfasst ferner, dass der erste und zweite DBF so konfiguriert sind, dass sie ein Referenztaktsignal von dem gemeinsamen lokalen Oszillator empfangen, und dass das Referenztaktsignal, das sowohl vom ersten als auch zweiten DBF empfangen wird, relativ zueinander die gleiche Phase hat.
-
Beispiel 15 umfasst den Gegenstand von einem der Beispiele 12 bis 14 und umfasst ferner, dass der erste DBF und die erste Untergruppe von Antennen zwischen einem Sendemodus zum Senden des ersten Signals und einem Empfangsmodus zum Empfangen des zweiten Signals umschalten.
-
Beispiel 16 umfasst den Gegenstand von einem der Beispiele 12 bis 15 und umfasst ferner einen Frequenzvervielfacher, der jeweils im ersten und zweiten DBF enthalten ist, wobei das lokale Oszillatorsignal durch den Frequenzvervielfacher jeweils im ersten und zweiten DBF in der Frequenz erhöht wird, und wobei das in der Frequenz erhöhte, lokale Oszillatorsignal einen Eingang in Mischer aufweist, die jeweils im ersten und zweiten DBF enthalten sind.
-
Beispiel 17 ist ein integrierter Schaltungschip (IC-Chip) mit einem Sendeabschnitt, der einen ersten digitalen Basisbandabschnitt und Vielzahl von ersten Hochfrequenz-(HF)-Abschnitten aufweist, wobei der erste digitale Basisbandabschnitt ein erstes Zeitverzögerungsfilter und Vielzahl von ersten Phasenschiebern enthält, wobei eine Vielzahl von Sendesignal-Verarbeitungspfaden in dem Sendeabschnitt definiert sind, wobei jeder Sendesignal-Verarbeitungspfad aus der Vielzahl der Sendesignal-Verarbeitungspfade einen jeweiligen ersten Phasenschieber aus der Vielzahl der ersten Phasenschieber und einen jeweiligen ersten HF-Abschnitt aus der Vielzahl der ersten HF-Abschnitte enthält; und einen Empfangsabschnitt, der eine Vielzahl von zweiten HF-Abschnitten und einen zweiten digitalen Basisbandabschnitt aufweist, wobei der zweite digitale Basisbandabschnitt ein zweites Zeitverzögerungsfilter und eine Vielzahl von zweiten Phasenschiebern enthält, wobei eine Vielzahl von Empfangssignal-Verarbeitungspfaden in dem Empfangsabschnitt definiert sind, wobei jeder Empfangssignal-Verarbeitungspfad aus der Vielzahl der Empfangssignal-Verarbeitungspfade einen jeweiligen zweiten Phasenschieber aus der Vielzahl der zweiten Phasenschieber und einen jeweiligen zweiten HF-Abschnitt aus der Vielzahl der zweiten HF-Abschnitte enthält, wobei der IC-Chip und ein zweiter IC-Chip dasselbe lokale Oszillatorsignal von einem einzelnen lokalen Oszillator empfangen, und wobei der IC-Chip zwischen einem Betrieb des Sendeabschnitts oder des Empfangsabschnitts unter Verwendung desselben lokalen Oszillatorsignals umschaltet.
-
Beispiel 18 umfasst den Gegenstand von Beispiel 17 und umfasst ferner, dass derselbe Satz aus Antennenelementen einer phasengesteuerten Gruppenantenne selektiv an die Vielzahl der Sendesignal-Verarbeitungspfade oder die Vielzahl der Empfangssignal-Verarbeitungspfade elektrisch angeschlossen ist.
-
Beispiel 19 umfasst den Gegenstand von einem der Beispiele 17 bis 18 und umfasst ferner, dass ein hierarchisches Netzwerk zwischen dem einzelnen lokalen Oszillator und jeweils dem IC-Chip und zweiten IC-Chip elektrisch angeschlossen ist, und wobei eine erste Signalwegstrecke zwischen dem einzelnen lokalen Oszillator und dem IC-Chip gleich einer zweiten Signalwegstrecke zwischen dem einzelnen lokalen Oszillator und dem zweiten IC-Chip ist.
-
Beispiel 20 umfasst den Gegenstand von einem der Beispiele 17 bis 19 und umfasst ferner, dass der IC-Chip und der zweite IC-Chip in einem Kommunikationsknoten eines Satellitenkommunikationssystems enthalten sind.
-
Beispiel 21 umfasst den Gegenstand von einem der Beispiele 17 bis 20 und umfasst ferner, dass sowohl der IC-Chip als auch der zweite IC-Chip dasselbe Referenztaktsignal von dem einzelnen lokalen Oszillator empfangen.
-
Beispiel 22 umfasst den Gegenstand von einem der Beispiele 17 bis 21 und umfasst ferner, dass ein dritter IC-Chip das gleiche lokale Oszillatorsignal von dem einzelnen lokalen Oszillator empfängt, wobei ein Modem so konfiguriert ist, dass es dem Sendeabschnitt ein Datensignal bereitstellt, um es zur Übertragung zu verarbeiten, und wobei der IC-Chip zwischen dem Modem und dem zweiten IC-Chip elektrisch angeschlossen ist und der zweite IC-Chip zwischen dem IC-Chip und dem dritten IC-Chip elektrisch angeschlossen ist.
-
Obwohl bestimmte Ausführungsformen hier zu Beschreibungszwecken dargestellt und beschrieben wurden, können die gezeigten und beschriebenen Ausführungsformen durch eine Vielzahl alternativer und/oder gleichwertiger Ausführungsformen oder Implementierungen ersetzt werden, von denen man annimmt, dass sie dieselben Zwecke erfüllen, ohne dass der Umfang der vorliegenden Offenbarung verlassen wird. Diese Anmeldung soll alle Anpassungen oder Variationen der hier beschriebenen Ausführungsformen abdecken. Es ist daher offensichtlich beabsichtigt, dass die hierin beschriebenen Ausführungsformen nur durch die Ansprüche eingeschränkt werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-