DE102009019949A1

DE102009019949A1 - System und Verfahren zum Erzeugen einer Refenzspannung

Info

Publication number: DE102009019949A1
Application number: DE102009019949A
Authority: DE
Inventors: Mario Motz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-05-15
Filing date: 2009-05-05
Publication date: 2009-11-26
Anticipated expiration: 2029-05-06
Also published as: DE102009019949B4; US7961041B2; US20090284242A1

Abstract

Bei einem Ausführungsbeispiel wird eine Schaltung offenbart, die einen chopperstabilisierten Verstärker und ein Netzwerk, das mit dem chopperstabilisierten Verstärker rückgekoppelt ist, aufweist. Die Schaltung weist ferner eine Mehrzahl von Schaltern, die mit einem Ausgang des chopperstabilisierten Verstärkers gekoppelt sind, und ein mit der Mehrzahl von Schaltern gekoppeltes Summierungsnetzwerk auf. Manche der Mehrzahl von Schaltern sind mit manchen einer Mehrzahl der Summierungsnetzwerkeingänge gekoppelt.

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halbleiterschaltungen und insbesondere auf ein Verfahren zum Erzeugen einer Referenzspannung.
Halbleiterbauelemente werden bei einer Vielzahl von Anwendungen eingesetzt, beispielsweise bei Mobiltelefonen und Personal-Computern. Die hohe Nachfrage nach tragbaren Geräten sowie Fortschritte in der Halbleitertechnologie führten zu neuen hochmodernen Prozessen, die bei niedrigen Leistungsversorgungsspannungen betrieben werden müssen.
Während die Größe von Halbleitermerkmalen immer mehr abnimmt, nimmt auch der Spannungspegel, dem diese Bauelemente standhalten können, entsprechend ab. Dünnere Gateoxide und geringere Kanallängen haben die üblichen Versorgungsspannungen von den 5 V und 3,3 V, die vor zehn Jahren verwendet wurden, auf 1,2 V und weniger verringert. Die höhere Packungsdichte und die schnellere Leistungsfähigkeit von im Submikrometerbereich liegenden Prozessen gehen zu Lasten niedrigerer Bauelement-Durchschlagspannungen. Durch die hohe Nachfrage nach kleinen tragbaren Geräten wie z. B. MP3-Playern erhöhte sich auch die Nachfrage nach Schaltungen, die mit einer einzigen Batteriezelle effizient arbeiten können.
Niedrigere Leistungsversorgungsspannungen führten bereits zu einer Anzahl von Herausforderungen und Schwierigkeiten beim Schaltungsentwurf. Eine dieser Schwierigkeiten liegt in der chipinternen Referenzspannungserzeugung. Ungeachtet der jeweiligen Anwendung erfordern die meisten Halbleiterschaltungen eine präzise und vorhersehbare Vorspannungserzeugung, um über einen Prozess, Temperatur und Leistungsversorgungsspannungen eine akzeptable Schaltungsleistungsfähigkeit zu garantieren. Insbesondere Bandabstandsspannungsreferenzen werden vielfach eingesetzt, um temperaturunabhängige Spannungen zu erzeugen. Diese temperaturunabhängigen Spannungen werden anschließend beispielsweise dazu verwendet, A/D-Schwellen, regulierte Leistungsversorgungsspannungen und temperaturunabhängige Stromquellen abzuleiten. Bandabstandsspannungen werden abgeleitet, indem eine Diodenspannung (die üblicherweise zwischen etwa 0,6 V und 0,8 V liegt), die eine zur Temperatur umgekehrt proportionale Charakteristik aufweist, zu einer Spannung summiert wird, die proportional zur Temperatur ist. Die resultierende Spannung beträgt bei einem Siliziumprozess in der Regel etwa 1,23 Volt, damit sich die positive und die negative Temperaturcharakteristik gegenseitig aufheben. Da die resultierende Spannung in der Nähe des 1,11 betragenden Bandabstands von Silizium liegt, werden diese Referenzen üblicherweise als Bandabstandsreferenzen bezeichnet.
Wenn Versorgungsspannungen auf 1,6 V und darunter abnehmen, sind Schaltungen, die üblicherweise in der Vergangenheit dazu verwendet wurden, zuverlässig eine 1,23 V betragende temperaturunabhängige Spannung zu erzeugen, nicht mehr realisierbar. Es wurden einige Schaltungen entwickelt, um dieses Problem anzugehen, indem man Spannungsskalierungs- und -abtasttechniken verwendet, jedoch weisen viele dieser Schaltungen Rauschen, Ungenauigkeit, eine geringe Ausbeute und Schaltwelligkeit bzw. ein geringes Schalt-Ripple auf. Auf dem Gebiet von Halbleiterschaltungen werden Bandabstandsschaltungen mit hoher Ausbeute und geringer Spannung benötigt, die präzise, rauscharme und welligkeitsarme Ausgänge liefern.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung, eine Halbleiterbandabstandsschaltung, eine Spannungsreferenzschaltung sowie ein Verfahren zum Erzeugen eines temperaturkompensierten Signals mit verbesserten Charakteristika zu liefern.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
Bei einem Ausführungsbeispiel wird eine Schaltung offenbart. Die Schaltung weist einen chopperstabilisierten Verstärker, ein Netzwerk, das mit dem chopperstabilisierten Verstärker rückgekoppelt ist, eine Mehrzahl von Schaltern, die mit einem Ausgang des chopperstabilisierten Verstärkers gekoppelt sind; und ein Summierungsnetzwerk auf, das mit der Mehrzahl von Schaltern gekoppelt ist. Manche der Mehrzahl von Schaltern sind mit manchen einer Mehrzahl der Summierungsnetzwerkeingänge gekoppelt.
Im Vorstehenden wurden in groben Zügen Merkmale der vorliegenden Erfindung umrissen. Hiernach werden zusätzliche Merkmale der Erfindung beschrieben, die den Gegenstand der Patentansprüche der Erfindung bilden. Fachleuten sollte einleuchten, dass das offenbarte Konzept und spezifische Ausführungsbeispiel ohne weiteres als Basis zum Modifizieren oder Entwerfen anderer Strukturen oder Prozesse zum Ausführen derselben Zwecke der vorliegenden Erfindung verwendet werden kann. Fachleuten sollte außerdem einleuchten, dass derartige äquivalente Konstruktionen nicht von der Wesensart und dem Schutzumfang der Erfindung, wie sie bzw. er in den angehängten Patentansprüchen dargelegt ist, abweichen.
Um ein umfassenderes Verständnis der vorliegenden Erfindung und der Vorteile derselben zu vermitteln, wird nun auf die folgenden Beschreibungen Bezug genommen, die im Zusammenhang mit den beiliegenden Zeichnungen zu verstehen sind. Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 eine schematische Darstellung eines Ausführungsbeispiels einer Spannungsreferenz;
2 eine schematische Darstellung eines Ausführungsbeispiels eines Verstärkers, der bei der Spannungsreferenz der 1 verwendet wird;
3a–3b ein weiteres Ausführungsbeispiel einer Spannungsreferenz; und
4 einen Signalverlaufsvergleich einer herkömmlichen Spannungsreferenzschaltung und eines Ausführungsbeispiels einer Spannungsreferenzschaltung.
Entsprechende Ziffern und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, wenn nichts anderes angegeben ist. Die Figuren sind gezeichnet, um die relevanten Aspekte von Ausführungsbeispielen der vorliegenden Erfindung deutlich zu veranschaulichen, und sie sind nicht unbedingt maßstabsgetreu gezeichnet. Um bestimmte Ausführungsbeispiele deutlicher zu veranschaulichen, kann auf eine Figurenziffer ein Buchstabe folgen, der Variationen derselben Struktur, desselben Materials oder desselben Prozessschrittes angibt.
Anschließend wird die Herstellung und Verwendung von Ausführungsbeispielen ausführlich erörtert. Jedoch sollte man sich darüber im Klaren sein, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte liefert, die bei einer Vielzahl von spezifischen Kontexten verkörpert werden können. Die erörterten spezifischen Ausführungsbeispiele stellen lediglich eine Veranschaulichung von spezifischen Arten und Weisen, die Erfindung herzustellen und zu verwenden, dar schränken den Schutzumfang der Erfindung nicht ein.
Die vorliegende Erfindung wird unter Bezugnahme auf Ausführungsbeispiele in einem spezifischen Kontext, nämlich in Bezug auf ein System und ein Verfahren zum Herstellen einer Referenzspannung, beschrieben. Ausführungsbeispiele dieser Er findung können auch auf andere Schaltungen und Systeme angewandt werden, die genaue und stabile Gleichspannungen erfordern.
Eine Spannungsreferenz 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist in 1 gezeigt. Allgemein wird ein chopperstabilisierter Verstärker dazu verwendet, eine ΔVBE-Schaltung 103 vorzuspannen. Ein Knoten Va wird abwechselnd in aufeinander folgenden Taktphasen φ1 und φ2 auf Knoten S1 und S2, die auf Kapazitäten bzw. Kondensatoren C₁ bzw. C₂ gespeichert sind, abgetastet und über PMOS-Transistoren M31 und M32 in einen Strom Iout umgewandelt. Die Auswirkung etwaiger Spannungsdifferenzen zwischen S1 und S2 wird gemittelt, indem die Drainströme von M31 und M32 summiert werden, was zu einem temperaturstabilen, welligkeitsarmen Ausgang an dem Knoten Vref führt.
Im Einzelnen weist die Spannungsreferenz 100 einen Verstärker 102 mit Schaltern 106, 108, 110 und 112 an seinem Eingang und einem Mixer 104 an seinem Ausgang auf, wodurch ein chopperstabilisiertes Verstärkungssystem gebildet wird. Der Verstärker 102 ist vorzugsweise ein Transkonduktanzverstärker, obwohl bei alternativen Ausführungsbeispielen der vorliegenden Erfindung andere Verstärkertypen verwendet werden können. Der Verstärker 102 ist mit PMOS-Transistoren M1 und M2 gekoppelt, die Ströme an die ΔVBE-Schaltung 103 liefern. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung können PMOS-Transistoren unter Verwendung anderer Stromquellenstrukturen, beispielsweise Kaskodenstromquellen oder Stromquellenstrukturen, die lokale Rückmeldung verwenden, implementiert werden. Bei anderen Ausführungsbeispielen können die Transistoren M1 und M2 unter Verwendung von anderen MOS-Transistortypen wie z. B. NMOS-Bauelementen oder sogar BJT-Bauelementen wie z. B. PNP- oder NPN-Bauelementen implementiert werden.
Die ΔVBE-Schaltung 103 weist einen PNP-Transistor Q1, der parallel zu einer Reihenkombination von Widerständen R_1A und R_1B ist, in einem ersten Zweig sowie einen PNP-Transistor Q2, der in Reihe mit einem Widerstand R0 ist, auf, wobei die Kombination parallel zu einer Reihenkombination der Widerstände R_1B und R_2B in einem zweiten Zweig ist. Die Fläche von Q2 beträgt das N-Fache der Fläche von Q1, wobei N vorzugsweise 7 beträgt, jedoch kann N bei alternativen Ausführungsbeispielen der vorliegenden Erfindung auch andere Werte aufweisen. Q1 und Q2 werden vorzugsweise unter Verwendung von parasitären Substrat-PNP-Strukturen zum Zweck einer Kompatibilität mit standardmäßigen CMOS-Prozessen implementiert. Eine Verwendung von Substrat-PNP-Strukturen ist vorteilhaft, da sowohl die Basis als auch der Kollektor der PNP-Bauelemente Q1 und Q2 mit Masse verbunden sind, jedoch können statt Q1 und Q2 andere Strukturen wie z. B. NPNs, Dioden oder sonstige Bauelemente, die einen Halbleiterübergang enthalten, verwendet werden, falls sie bei dem Prozess verfügbar sind. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung können die Transistoren M1 und M2 mit VSS 107 gekoppelt sein, und der Referenzzweig 103 kann mit Vdd 105 gekoppelt sein. Bei weiteren alternativen Ausführungsbeispielen der vorliegenden Erfindung können statt der in 1 gezeigten ΔVBE-Schaltung 103 andere ΔVBE-Schaltungsarchitekturen verwendet werden.
Der Ausgang des Verstärkers 102 ist ferner mit Schaltern 114 und 116 gekoppelt, die die Spannung an dem Knoten Va auf die Kapazitäten C₁ und C₂ abtasten. Die Gatter der PMOS-Stromquellentransistoren M31 und M32 sind mit den Kapazitäten C₁ und C₂ gekoppelt. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung kann auf C₁ und C₂ verzichtet werden, falls die Gate-Source-Kapazität von M31 und M32 groß genug ist, um die Spannung Va zuverlässig zu speichern. Um eine Summe von Strömen zu liefern, sind die Drains der Bauelemente M31 und M32 miteinander gekoppelt, so dass Strom Iout aus den Drains der Bauelemente M31 und M32 über den Widerstand R3 hinweg fließt.
Eine optionale Filterkapazität C3 liefert einen Pol an dem Ausgang, der dazu beiträgt, Welligkeit bei Vref zu verringern. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung können die PMOS-Transistoren M31 und M32 durch eine andere Art von Stromquelle, beispielsweise eine Kaskodenstromquelle, oder einen anderen Transistortyp, z. B. einen PNP-Transistor, ersetzt werden. Jedoch weisen M31 und M32 vorzugsweise denselben Bauelementtyp und/oder dieselbe Architektur auf wie die Bauelemente M1 und M2, um eine präzise Stromspiegelung zu liefern. Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung können die Bauelemente M31 und M32 skalierte Versionen von M1 und M2 sein. M31 und M32 werden vorzugsweise unter Verwendung von in der Technik bekannten Methoden auf M1 und M2 abgestimmt, um die Genauigkeit der Spannungsreferenz 100 zu verbessern. Ein optionaler Widerstand Rz kann zwischen den Verstärker 102 und die Gatter von M1 und M2 gekoppelt sein, um die Leistungsfähigkeit weiter zu verbessern, wie nachstehend beschrieben wird.
Der Gleichstrombetrieb der Spannungsreferenz 100 kann abgeleitet werden, falls unter der Annahme, dass die Schalter 110, 108, 114 und 116 geschlossen sind und die Schalter 106 und 112 geöffnet sind, eine Analyse durchgeführt wird. Der Rückkopplungsbetrieb des Verstärkers 102 stellt den Betrag der Ströme I₁ und I₂ ein, bis die Spannungen VB und VC im Wesentlichen gleich sind. Es kann gezeigt werden, dass
wobei v_T die Temperaturspannung ist, N das Flächenverhältnis von Q1 zu Q2 ist, V_BE1 die Basis-Emitter-Spannung von Q1 ist und I₁, I₂, R_o und R₂ der Angabe in 1 entsprechen. Da die Temperaturspannung v_T proportional zur Temperatur ist und V_BE1 mit der Temperatur abnimmt, weisen die Ströme I₁ und I₂ sowohl zunehmende als auch abnehmende Temperaturkomponenten auf. Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung ist die Schaltungstopologie optimiert, so dass der zur Temperatur proportionale Term, v_Tln(N), den Abnehmende-Temperatur-Term,
aufhebt, wodurch die Summe,
über die Temperatur hinweg konstant wird. Auch ist zu beachten, dass bei praktischen Anwendungen die Ströme I₁ und I₂ einen zusätzlichen Temperaturkoeffizienten aufweisen würden, der zu dem Temperaturkoeffizienten oder R_o, R₁ und R₂ äquivalent ist. Dieser Temperaturkoeffizient kann eliminiert werden, falls R₃ aus demselben Material hergestellt ist und denselben Temperaturkoeffizienten aufweist wie R_o, R₁ und R₂.
Wenn man davon ausgeht, dass die Schalter 114 und 116 zu Analysezwecken geschlossen sind und wenn man davon ausgeht, dass die kombinierten Bauelementflächen von M31 und M32 gleich entweder M1 oder M2 sind, kann ermittelt werden, dass ein Ausdruck für die Gleichspannung Vref
beträgt, wobei Vref und R₃ der Angabe in der schematischen Darstellung entsprechen. Aus der Gleichung 2 ist ersichtlich, dass Vref eingestellt werden kann, indem der Wert des Widerstands R₃ modifiziert wird oder indem das Spiegelungsverhältnis zwischen den Spiegelbauelementen M1/M2 und M31/M32 verändert wird. Indem man diese Werte manipuliert, kann eine Bandbreite möglicher temperaturunabhängiger Spannungen zwischen Vss und einiger weniger hundert Millivolt an Vdd bereitgestellt werden. Die Genauigkeit und Leistungsfähigkeit der Spannungsreferenz 100 verschlechtert sich, wenn sich Vref an Vdd annähert und die Bauelemente M31 und M32 Sättigung verlassen und im linearen Bereich arbeiten.
Die Betriebsspannungsreferenz 100 als ausschließliche Gleichstromschaltung, wie sie bei der oben präsentierten Gleichstromanalyse beschrieben ist, stellt einige Schwierigkeiten dar. Sowohl statistische als auch systematische Versätze des Verstärkers 112 können zu Fehlern bei der Ausgangsspannung führen. Potentielle Versätze werden weiter verstärkt, was den Effekt der durch R_1A und R_2A und durch R_1A und R_1B gebildeten Spannungsteiler noch verstärkt. Mit zunehmendem Spannungsteilerverhältnis nimmt der Spannungsgewinn von dem Eingang des Verstärkers zu Vref zu. Wenn beispielsweise der Gewinn von dem Eingang in den Verstärker 102 zu Vref etwa 20 beträgt und falls der Verstärker 102 einen eingangsbezogenen Versatz von etwa 10 mV aufweist, würde an dem Ausgangsknoten Vref ein 200 mV betragener Spannungsfehler auftreten, falls Vref durch R₃ auf 1,23 V eingestellt würde. Ein derartiger Fehler ist bei vielen Anwendungen unakzeptabel.
Aus einem Versatz resultierende Probleme können angegangen werden, indem der Verstärker 102 als chopperstabilisierter Verstärker betrieben wird. Ein chopperstabilisierter Verstärker besteht aus einem Eingangsmischer 107, auf den ein Verstärker 102 und ein Ausgangsmischer 104 folgen. Der Eingangsmischer 107 besteht aus Schaltern 106, 108, 110 und 112, die den Eingang des Verstärkers 102 periodisch umpolen. Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung erfolgt diese Umpolung vorzugsweise mit einer Schaltfrequenz zwischen etwa 50 kHz und etwa 10 MHz, vorzugsweise 250 kHz. Bei alternativen Ausführungsbeispielen können je nach der Anwendung jedoch auch andere Frequenzen verwendet werden. Der erste Mischer 107 mischt im Wesentlichen die Gleichstromkomponenten an dem Eingang des Mischers auf das Doppelte der Schaltfrequenz. Der Verstärker 102 verstärkt den Ausgang des ersten Mischers, und der Ausgangsmischer 104 mischt die ursprüngliche Gleichstromkomponente, die bei der doppelten Schaltfrequenz liegt, wieder zu Gleichstrom herunter. Jeglicher in dem Verstärker vorliegender Versatz wird durch den Mischvorgang der Mischer 107 und 104 im Wesentlichen aufgehoben.
Eine andere Art und Weise, den Aufhebungseffekt des chopperstabilisierten Verstärkers zu betrachten, besteht darin, zu bedenken, was während jedes Schaltintervalls an dem Knoten Va passiert. Der Gleichstromausgang des Verstärkers 102 während φ1 kann als V_Gewünscht + ΔV dargestellt werden, wobei V_Gewünscht die gewünschte Ausgangsspannung ist und ΔV die auf den Versatz zurückzuführende Fehlerspannung ist. Jedoch wird der Verstärker 102 während φ2 umgepolt, was eine Ausgangsspannung von V_Gewünscht – ΔV ergibt. Wenn man von einem 50%igen Arbeitszyklus ausgeht, kann man erkennen, dass die durchschnittliche Ausgangsspannung zwischen φ1 und φ2 (V_Gewünscht + ΔV + V_Gewünscht – ΔV)/2 = V_Gewünscht beträgt. Die ΔV-Terme werden effektiv aufgehoben.
Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung ist der Ausgangsmischer 104 in den Verstärker 102 integriert, was nachstehend unter Bezugnahme auf 2 erörtert wird. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung kann ein separater Ausgangsmischer verwendet werden. Die Schalter 106, 108, 110 und 112 werden vorzugsweise durch MOS-Schalter implementiert, bei alternativen Ausführungsbeispielen können als diese Schaltelemente jedoch Dioden, Bipolartransistoren oder andere Bauelemente verwendet werden.
Während ein chopperstabilisierter Verstärker dazu verwendet werden kann, den Versatz des Verstärkers 102 zu eliminieren, bewirkt die Verwendung eines geschalteten Systems, wie es bei Systemen der herkömmlichen Technik implementiert ist, auf Grund von Schaltstößen andere suboptimale Leistungsfähigkeitseffekte. Beispielsweise bewirkt der Schaltvorgang der Mischer 107 und 104 Störungen an dem Knoten Va. Wie oben beschrieben wurde, schwankt der Ausgang an dem Knoten Vref zwischen V_Gewünscht + ΔV und V_Gewünscht – ΔV, was eine Spitze-Spitze- Störung von zumindest 2 ΔV ergibt. Zusätzlich zu Störungen, die durch die Ausgangsversatzspannungen bewirkt werden, können Schaltstörungen wie z. B. Ladungsinjektion und sonstige Schaltstöße auftreten. Diese Störungen können als periodisches Signal einer beträchtlichen Amplitude an dem Ausgang Vref auftreten und können eine große Bandbreite an Funktionsschwierigkeiten wie z. B. geringe Schaltleistung und Störstrahlungen bewirken. Systeme der herkömmlichen Technik versuchten bereits, dieses Problem durch Tiefpassfiltern der Ausgangsspannung mit einer sehr großen Parallelkapazität an dem Ausgang oder mit einer sehr großen Miller-Kapazität in dem Verstärker, der zusätzlich zu einer dynamischen Stabilisierung zum Tiefpassfiltern verwendet wird, anzugehen.
Die in 4 gezeigte Kurve 402 ist ein beispielhafter Ausgangssignalverlauf einer kapazitiv belasteten, chopperstabilisierten Spannungsreferenz der herkömmlichen Technik. Man kann erkennen, dass die durchschnittliche Spannung des Ausgangs etwa 300 mV beträgt, jedoch erfährt das Signal selbst Ausschläge zwischen 288 mV und 312 mV. Ausführungsbeispiele der vorliegenden Erfindung gehen dieses Problem an, indem sie den Ausgang des Verstärkers 102 anhand der Schalter 114 und 116 nacheinander abtasten, die Spannung während φ1 und φ2 auf der Kapazität C₁ bzw. C₂ speichern und jede der abgetasteten Spannungen dazu verwenden, die Stromspiegeltransistoren M31 und M32 zu steuern. Gleichzeitig steuert der Ausgang des Verstärkers 102 die ΔVBE-Schaltung 103 durch die Stromquellentransistoren M1 und M2. Bei Ausführungsbeispielen der vorliegenden Erfindung kann beispielsweise C₁ die Spannung V_Gewünscht + ΔV speichern, und C₂ kann beispielsweise die Spannung V_Gewünscht – ΔV speichern. Falls wir davon ausgehen, dass die Transkonduktanz der Transistoren M31 und M32 jeweils gm/2 beträgt, gibt M31 den Strom gm(V_Gewünscht + ΔV)/2 aus, und der Transistor M32 gibt den Strom gm(V_Gewünscht – ΔV)/2 aus. Der durch die Kombination von M31 und M32 ausgegebene Gesamtstrom beträgt somit gmV_Gewünscht, was ein zeitlich kontinuierlicher Strom ist, der durch Übergangsfehler, die durch den Versatz des Verstärkers 102 bewirkt werden, nicht beeinflusst wird. Statt den Ausgang des chopperstabilisierten Verstärkers 102 über die Zeit zu mitteln, wird dieses Mitteln unter Verwendung von Dauerströmen durchgeführt.
Die in 4 gezeigte Kurve 404 ist ein Beispiel eines Ausgangs eines Ausführungsbeispiels einer Spannungsreferenz, die eine beträchtliche Verbesserung gegenüber einer chopperstabilisierten Spannungsreferenz der herkömmlichen Technik zeigt. Jedoch zeigt die Kurve 404 trotzdem noch Belege für Schaltstoßstörungen, beispielsweise an dem Punkt 408.
Unter erneuter Bezugnahme auf 1 ist der Widerstand Rz bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung zwischen den Ausgang des Mischers 104 und die Gatter der Stromquellentransistoren M1 und M2 gekoppelt. R_z entkoppelt den Ausgang des Mischers 104 und der Schalter 114 und 116 von den Gattern der Stromquellentransistoren M1 und M2. R_z weist vorzugsweise eine Konduktanz auf, die etwa gleich der Transkonduktanz des Verstärkers 102 ist, und er ist vorzugsweise als MOS-Widerstand implementiert. Bei alternativen Ausführungsbeispielen können andere Werte und Implementierungsverfahren für R_z verwendet werden.
Unter Bezugnahme auf 2 ist eine schematische Darstellung des Verstärkers 102 (1) veranschaulicht. Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung wird ein gefalteter Kaskadenverstärker 102 mit einem geschalteten Ausgang verwendet. Eine Differenzeingangsstufe, die PMOS-Transistoren M47 und M48 aufweist, ist mit NMOS-Stromquellentransistoren M41 und M42 und NMOS-Kaskodentransistoren M43 und M44 gekoppelt. Ein Schwanzstrom für die Differenzeingangsstufe wird durch einen PMOS-Stromquellentransistor M49 geliefert. Bei dem vorliegenden Ausführungsbeispiel liefern Transistoren M40, M50, M51 und M52 Vorspannungsreferenzen, die auf der Referenzspannung Vbias (VVorspannung) beruhen. Beispielsweise liefern der PMOS-Transistor M51 und der mit einer Diode verbundene NMOS-Transistor M52 (eine) Vorspannungsreferenz für die Kaskodentransistoren M43 und M44, und der PMOS-Transistor M50 und der diodenverbundene NMOS-Transistor M40 liefern eine Vorspannungsreferenz für die Stromquellentransistoren M41 und M42. Die Bemessung von Transistoren und die Spannungserzeugung ist gemäß herkömmlichen Techniken ausgelegt, jedoch werden bei Niederspannungsanwendungen vorzugsweise Kaskodenvorspannungstechniken mit hohem Ausschlag verwendet, um die Kaskadentransistoren M43 und M44 vorzuspannen.
Eine geschaltete Ausgangsstufe des Verstärkers 102 wird durch PMOS-Ausgangstransistoren M45 und M46 und Schalter 202, 204, 206 und 208 gebildet. Während φ1 sind die Schalter 202 und 206 geschlossen, und die Schalter 204 und 208 sind offen, wodurch der PMOS-Transistor M45 in einer diodenverbundenen Konfiguration verbunden wird und Vo mit den Drains des NMOS-Transistors M44 und des PMOS-Transistors M46 verbunden wird. Während φ1 wird Signalstrom von dem Differenzeingangspaar entweder durch den Kaskoden-NMOS-Transistor M44 oder durch den Kaskodentransistor M43 und durch Spiegelung von dem diodenverbundenen PMOS-Transistor M45 zu dem PMOS-Transistor M46 an den Ausgangsknoten Vo geliefert. Desgleichen sind während φ2 die Schalter 204 und 208 geschlossen, und die Schalter 202 und 206 sind offen, wodurch der PMOS-Transistor M46 in eine diodenverbundene Konfiguration platziert wird und Vo mit den Drains des NMOS-Transistors M43 und des PMOS-Transistors M45 verbunden wird. Während φ2 wird Signalstrom von dem Differenzeingangspaar entweder durch den Kaskoden-NMOS-Transistor M43 an den Ausgangsknoten geliefert, oder er wird an den Ausgang geliefert, indem er durch den Kaskodentransistor M44 fließt und von dem diodenverbundenen PMOS-Transistor M46 zu dem PMOS-Transistor M45 gespiegelt wird. Die Schalter 202, 204, 206 und 208 werden vorzugsweise unter Verwendung von MOS-Transistoren implementiert, jedoch können bei alternativen Ausführungsbeispielen der vorliegenden Erfindung Dioden, BJTs (bipolar junction transistors, bipolare Sperrschichttransistoren) und andere Bauelemente verwendet werden.
Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung können andere Verstärkertopologien oder Variationen der veranschaulichten Topologien statt des in 2 gezeigten Verstärkers 102 verwendet werden. Beispielsweise kann bei Spannungsreferenzen mit mehr verfügbarer Reserve oder bei Referenzspannungen, deren Ausgang auf die Versorgung bezogen ist, statt eines massebezogenen Schemas, wie es in 1 gezeigt ist, ein gefalteter Kaskodenverstärker mit einem NMOS-Differenzeingangspaar verwendet werden.
3a–3b veranschaulichen schematische Darstellungen eines weiteren Ausführungsbeispiels der vorliegenden Erfindung. Eine Spannungsreferenz 300 weist einen Referenzerzeugungskern 304, eine Hochfahrschaltung 302, eine Ausgangsschaltungsanordnung 303, einen Verstärker 308 und einen nicht-überlappenden Taktgeber 310 auf. Ausführliche schematische Darstellungen des Verstärkers 308 sind in der 3b enthalten.
Der Referenzerzeugungskern 304 weist PMOS-Stromspiegeltransistoren M1 und M2, Transistoren Q1 und Q2 sowie Widerstände R_1A, R_2A, R_1B, R_2B und R_o auf. Der Verstärker 308 und der Referenzerzeugungskern 304 arbeiten in Rückkopplung zusammen, um eine Spannung Va zu erzeugen, wie sie oben beschrieben wurde. Die Ausgangsschaltung 303 tastet Va während der Phasen φ1 und φ2 unter Verwendung der PMOS-Transistoren M114 und M116 als Schalter und der Kapazitäten C₁ und C₂ als Speicherungselemente abwechselnd ab. Ströme von den PMOS-Transistoren M1 und M2 in dem Referenzkern werden zu den PMOS-Ausgangstransistoren M31 und M32 gespiegelt. Ein PMOS-Transistor M62 erfüllt die Funktion R_z (1) und ist zwischen den Ausgang des Verstärkers 308 und die Gatter der PMOS-Transistoren M1 und M2 gekoppelt. Wie oben beschrieben wurde, weist M62 vorzugsweise eine Konduktanz auf, die unter normalen Vorspannungsbedingungen ungefähr äquivalent zu der Transkonduktanz des Verstärkers 308 ist.
Die Taktsignale φ1 und φ2 werden durch den nicht-überlappenden Taktgeber 310 erzeugt, der NOR-Gatter 322 und 324, Inverter 320, 326, 328, 330, 332, 336 und 334 sowie Verzögerungselemente 340 und 342 enthält. Die Topologie des nicht-überlappenden Taktgebers 310 gewährleistet, dass φ1 und φ2 niemals gleichzeitig aktiv sind. Wenn Clk beispielsweise von niedrig zu hoch übergeht, geht φ1 zunächst von hoch zu niedrig über. φ2 kann erst von hoch zu niedrig übergehen, nachdem sich ein Übergang bei φ1 durch das NOR-Gatter 322, die Verzögerung 342 und schließlich durch die Inverter 326 und 330 fortsetzt. Es ist zu beachten, dass die Signale φ1 und φ2 aktiv hoch sind und nicht-überlappende Niedrig-Perioden liefern, die zur Verwendung beim Treiben von NMOS-Schaltern geeignet sind. Die Signale φ1q und φ2q werden von den Invertern 336 und 334 abgeleitet und liefern Aktiv-Niedrig-Signale, die beim Treiben von PMOS-Schaltern geeignet sind. Die Verzögerungselemente 340 und 342 können unter Verwendung einer Inverterkette, einer Reihe von schwach kapazitiv belasteten Invertern oder anderer in der Technik bekannter Verzögerungsmethoden implementiert werden. Die tatsächliche verwendete Verzögerung wird bezüglich einer optimalen Leistungsfähigkeit ausgewählt. Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung liegt diese Verzögerung vorzugsweise zwischen etwa 2 ns und etwa 10 ns. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung können andere Verzögerungen verwendet werden. Ferner können andere Techniken und Architekturen verwendet werden, um nicht-überlappende Takte φ1 und φ2 zu erzeugen.
Da die Kombination des Referenzkerns 304 und des Verstärkers 308 in zwei Zuständen stabil sein kann, ist die Hochfahrschaltung 302 vorgesehen, um zu gewährleisten, dass der Referenzkern in einen gewünschten Zustand hochfährt. Wenn die Schaltung hochfährt, fließt kein Strom durch ein NMOS- Bauelement M66, und ein Knoten 350 ist anfänglich bei Vdd. Folglich werden die Gatter der NMOS-Bauelemente M64 und M65 hochgezogen bzw. auf einen hohen logischen Pegel gezogen, was bewirkt, dass die Gatter der PMOS-Bauelemente M1, M2, M31, M32, M70 und M72 heruntergezogen bzw. auf einen niedrigen logischen Pegel gezogen werden, wodurch bewirkt wird, dass in diesen Bauelementen Strom fließt. Nachdem die Gatter der Bauelemente M70 und M72 heruntergezogen wurden, wird jedoch Stromfluss in M68 zu M66 gespiegelt, was den Knoten 350 herunterzieht. Nachdem der Knoten 350 niedrig ist, schalten sich M64 und M65 aus, und die Hochfahrschaltung wird gesperrt.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden die folgenden Werte für die Schaltung der 3a zugewiesen: R_o = 6 KΩ, R_1A = 27 KΩ, R_1B = 27 KΩ, R_2A = 27 KΩ, R_2B = 27 KΩ, R_3A = 27 KΩ, R_3B = 27 KΩ, R₄ = 1 MΩ und N = 8. Der Widerstandswert des PMOS-Bauelements M62 wird auf etwa 12 kΩ eingestellt, um mit der Transkonduktanz des Verstärkers 308 übereinzustimmen, und der Eingangsvorspannungsstrom Ib wird auf etwa 10 μA eingestellt. Man sollte sich darüber im Klaren sein, dass diese Werte für ein bestimmtes Ausführungsbeispiel optimiert sind und bei alternativen Ausführungsbeispielen der vorliegenden Erfindung anders lauten können.
Unter Bezugnahme auf 3b ist eine schematische Darstellung eines Operationstranskonduktanzverstärkers (OTA – operational transconductance amplifier) 308 (2) veranschaulicht. Eine Differenzeingangsstufe, die PMOS-Transistoren M47 und M48 aufweist, ist mit den NMOS-Stromquellentransistoren M41 und M42 und den NMOS-Kaskodentransistoren M43 und M44 gekoppelt. Ein Schwanzstrom für die Differenzeingangsstufe wird durch den PMOS-Stromquellentransistor M49 bereitgestellt, der durch das PMOS-Bauelement M51 gespiegelt wird. Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung beträgt der Schwanzstrom durch M49 vorzugsweise 20 μA, jedoch kann dieser Strom über den Prozess und die Temperatur hinweg vari ieren. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung kann ein höherer oder geringerer Schwanzstrom verwendet werden. Das diodenverbundene PMOS-Bauelement M60 ist in Reihe mit einem PMOS-Spiegelbauelement vorgesehen, um eine Vorspannungsspannung für den Transistor M62 (3a) zu liefern, so dass das Gatter des M62 2 Vgs unterhalb von Vdd vorgespannt ist. Der Stromspiegeltransistor M40 liefert eine Vorspannungsreferenz für die NMOS-Stromquellentransistoren M41 und M42. Die Kaskodentransistoren M43 und M44 werden durch M40 und den Widerstand R6 vorgespannt. R6 beträgt vorzugsweise etwa 36 KΩ, und der Strom durch M40 beträgt vorzugsweise etwa 10 μA, jedoch können diese Werte bei alternativen Ausführungsbeispielen variieren. Die Transistorbemessung und Vorspannungserzeugung sind nach herkömmlichen Techniken ausgelegt, jedoch werden bei Niederspannungsanwendungen vorzugsweise Kaskodenvorspannungstechniken mit hohen Ausschlägen verwendet, um die Kaskodentransistoren M43 und M44 vorzuspannen. Wiederum ist zu beachten, dass diese Werte je nach Implementierung, Architektur und Ausführungsbeispiel variieren können. Außerdem ist zu beachten, dass neben der in 3b gezeigten Architektur andere Verstärkerarchitekturen verwendet werden können, beispielsweise andere Transkonduktanzverstärkerstrukturen oder Spannungsverstärkerarchitekturen.
An dem Eingang des Verstärkers 308 sind NMOS-Eingangsschalter M106, M108, M110 und M112 vorgesehen, um den Eingangsmischer zu bilden, und diese werden durch nicht-überlappende Taktsignale φ1 und φ2 betrieben. An dem Ausgang des Verstärkers 308 sind PMOS-Ausgangsschalter M202, M204, M206 und M208 vorgesehen, und diese werden ebenfalls durch nicht-überlappende Taktsignale φ1q und φ2q betrieben. Der Betrieb dieser Schalter wird oben unter Bezugnahme auf die Ausführungsbeispiele der 1 und 2 beschrieben. Bei alternativen Ausführungsbeispielen der vorliegenden Erfindung kann sich die Implementierung des Verstärkers 308 von der in 3b gezeigten schematischen Darstellung unterscheiden. Beispielsweise kann ein alternatives Ausführungsbeispiel eines Verstärkers einen NMOS-Differenzeingang aufweisen, und/oder statt NMOS-Transistoren können PMOS-Transistoren verwendet werden, und umgekehrt. Außerdem können alternative Halbleiterprozesse, z. B. ein BiCMOS-Prozess, verwendet werden, wobei in diesem Fall manche oder alle MOS-Bauelemente bei den in den 3a–3b gezeigten Ausführungsbeispielen durch Bipolartransistoren ersetzt werden können.
Fachleuten wird ebenfalls ohne weiteres einleuchten, dass Materialien und Verfahren variiert werden können, ohne dass der Schutzumfang der vorliegenden Erfindung verlassen wird. Auch ist klar, dass die vorliegende Erfindung außer den spezifischen Kontexten, die zum Veranschaulichen von Ausführungsbeispielen verwendet wurden, viele anwendbare erfindungsgemäße Konzepte liefert. Demgemäß sollen die angehängten Patentansprüche in ihrem Schutzumfang derartige Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Einrichtungen, Verfahren oder Schritte umfassen.

Claims

Schaltung, die folgende Merkmale aufweist: einen chopperstabilisierten Verstärker; ein Netzwerk, das mit dem chopperstabilisierten Verstärker rückgekoppelt ist; eine Mehrzahl von Schaltern, die mit einem Ausgang des chopperstabilisierten Verstärkers gekoppelt sind; und ein Summierungsnetzwerk, das mit der Mehrzahl von Schaltern gekoppelt ist und bei dem manche der Mehrzahl von Schaltern mit manchen einer Mehrzahl der Summierungsnetzwerkeingänge gekoppelt sind.
Schaltung gemäß Anspruch 1, bei der das Summierungsnetzwerk eine Mehrzahl von verstärkenden Bauelementen umfasst, wobei manche von Eingängen der Mehrzahl von verstärkenden Bauelementen mit manchen der Mehrzahl von Schaltern gekoppelt sind.
Schaltung gemäß Anspruch 2, bei der ein Ausgang des Summierungsnetzwerks folgende Merkmale aufweist: eine Signalkomponente, die zur absoluten Temperatur proportional ist; und eine Signalkomponente, die zur absoluten Temperatur umgekehrt proportional ist.
Schaltung gemäß Anspruch 2 oder 3, bei der die Mehrzahl von verstärkenden Bauelementen Transkonduktanzverstärker umfassen; und ein Ausgang des Summierungsnetzwerks einen Strom umfasst.
Schaltung gemäß Anspruch 4, die ferner einen mit dem Ausgang des Summierungsnetzwerks gekoppelten Widerstand umfasst.
Schaltung gemäß Anspruch 5, bei der eine über den Widerstand gebildete Spannung im Wesentlichen unabhängig von Temperatur ist.
Schaltung gemäß einem der Ansprüche 1 bis 6, bei der der chopperstabilisierte Verstärker folgende Merkmale aufweist: einen mit einem Eingang eines Transkonduktanzverstärkers gekoppelten Eingangsmischer (107); und einen mit einem Ausgang des Transkonduktanzverstärkers gekoppelten Ausgangsmischer (104).
Schaltung gemäß Anspruch 7, die ferner einen Widerstand aufweist, der zwischen einen Ausgang des chopperstabilisierten Verstärkers und das rückgekoppelte Netzwerk gekoppelt ist.
Schaltung gemäß Anspruch 8, bei der der Widerstand eine Konduktanz aufweist, die ungefähr gleich einer Transkonduktanz des Transkonduktanzverstärkers ist.
Halbleiterbandabstandsschaltung, die folgende Merkmale aufweist: eine Mehrzahl von Schaltungsnetzwerken, wobei jedes Netzwerk eine Diode aufweist; einen chopperstabilisierten Verstärker, wobei jeder Eingang des chopperstabilisierten Verstärkers mit jedem der Mehrzahl von Schaltungsnetzwerken gekoppelt ist; eine Mehrzahl von Stromquellentransistoren, wobei ein Steuerknoten jedes Stromquellentransistors mit einem Ausgang des chopperstabilisierten Verstärkers gekoppelt ist, und wobei ein Stromausgang jedes Stromquellentransistors mit jedem der Mehrzahl von Schaltungsnetzwerken gekoppelt ist; eine Mehrzahl von Abtastschaltern, die mit dem Ausgang des chopperstabilisierten Verstärkers gekoppelt sind; und eine Mehrzahl von weiteren Stromquellentransistoren, wobei Steuergatter mancher der Mehrzahl der weiteren Stromquellentransistoren mit dem Ausgang des chopperstabilisierten Verstärkers gekoppelt sind.
Halbleiterbandabstandsschaltung gemäß Anspruch 10, bei der zumindest eines der Mehrzahl von Schaltungsnetzwerken Widerstände umfasst; und eine Fläche einer Diode zumindest eines der Mehrzahl von Schaltungsnetzwerken größer ist als eine Fläche einer Diode bei einem anderen der Mehrzahl von Schaltungsnetzwerken.
Halbleiterbandabstandsschaltung gemäß Anspruch 11, bei der die Dioden bipolare Sperrschichttransistoren umfassen.
Halbleiterbandabstandsschaltung gemäß Anspruch 11 oder 12, die ferner einen Widerstand aufweist, der zwischen den chopperstabilisierten Verstärker und die Mehrzahl von Abtastschaltern gekoppelt ist.
Halbleiterbandabstandsschaltung gemäß einem der Ansprüche 11 bis 13, bei der die Abtastschalter MOS-Transistoren umfassen.
Spannungsreferenzschaltung, die folgende Merkmale aufweist: einen chopperstabilisierten Verstärker, der folgende Merkmale aufweist: einen mit einem Ausgang eines ersten Referenzgenerators gekoppelten ersten Eingang und einen mit einem Ausgang eines zweiten Referenzgenerators gekoppelten zweiten Eingang; eine erste Stromquelle, die folgende Merkmale aufweist: einen mit dem Ausgang des chopperstabilisierten Verstärkers gekoppelten Steuereingang und einen mit einem Eingang des ersten Referenzgenerators gekoppelten Stromausgang; eine zweite Stromquelle, die folgende Merkmale aufweist: einen mit dem Ausgang des chopperstabilisierten Verstärkers gekoppelten Steuereingang und einen mit einem Eingang des zweiten Referenzgenerators gekoppelten Stromausgang; einen ersten Schalter, der zwischen einen Steuereingang einer dritten Stromquelle und den Ausgang des chopperstabilisierten Verstärkers gekoppelt ist; und einen zweiten Schalter, der zwischen einen Steuereingang einer vierten Stromquelle und den Ausgang des chopperstabilisierten Verstärkers gekoppelt ist, wobei ein Stromausgang der dritten Stromquelle mit einem Stromausgang der vierten Stromquelle gekoppelt ist.
Spannungsreferenzschaltung gemäß Anspruch 15, die ferner einen Ausgangsreihenwiderstand aufweist, der zwischen den Ausgang des chopperstabilisierten Verstärkers und den Steuereingang der ersten Stromquelle und der zweiten Stromquelle gekoppelt ist.
Spannungsreferenzschaltung gemäß Anspruch 16, bei der eine Konduktanz des Ausgangsreihenwiderstands einen Wert zwischen etwa 50% und etwa 150% einer Transkonduktanz des chopperstabilisierten Verstärkers umfasst.
Spannungsreferenzschaltung gemäß einem der Ansprüche 15 bis 17, bei der die erste, die zweite, die dritte und die vierte Stromquelle sowie die Schalter Transistoren umfassen.
Spannungsreferenzschaltung gemäß Anspruch 18, bei der die Transistoren MOS-Transistoren umfassen.
Spannungsreferenzschaltung gemäß einem der Ansprüche 15 bis 19, die ferner Kapazitäten umfasst, die mit den Steuereingängen der dritten und der vierten Stromquelle parallel geschaltet sind.
Spannungsreferenzschaltung gemäß einem der Ansprüche 15 bis 20, die ferner einen Widerstand aufweist, der mit den Stromausgängen der dritten und der vierten Stromquelle gekoppelt ist.
Spannungsreferenz einem der Ansprüche 15 bis 21, bei der der erste Referenzgenerator eine erste Diode aufweist und ein erster Spannungsteiler parallel zu der ersten Diode gekoppelt ist; der Ausgang des ersten Referenzgenerators einen Ausgang des ersten Spannungsteilers umfasst; der Eingang des ersten Referenzgenerators einen Eingang des ersten Spannungsteilers umfasst; der zweite Referenzgenerator eine zweite Diode, einen mit der zweiten Diode in Reihe geschalteten Widerstand und einen zweiten Spannungsteiler aufweist, der mit einer Reihenkombination der zweiten Diode und des Widerstands, der in Reihe mit der zweiten Diode ist, parallel gekoppelt ist, wobei die zweite Diode eine Fläche aufweist, die größer ist als die der ersten Diode; der Ausgang des zweiten Referenzgenerators einen Ausgang des zweiten Spannungsteilers umfasst; und der Eingang des zweiten Referenzgenerators einen Eingang des zweiten Spannungsteilers umfasst.
Ein Verfahren zum Erzeugen eines temperaturkompensierten Signals, wobei das Verfahren folgende Schritte umfasst: Steuern einer Mehrzahl von temperaturabhängigen Signalen mit einem Steuersignal; Mischen der Mehrzahl von temperaturabhängigen Signalen, um ein erstes Signal bei einer nicht null betragenden Frequenz zu bilden; Verstärken des ersten Signals bei der nicht null betragenden Frequenz, um ein erstes verstärktes Signal zu bilden; Mischen des ersten verstärkten Signals zu einer etwa null betragenden Frequenz, um das Steuersignal zu bilden; Abtasten des Gleichstromsteuersignals während eines ersten Abtastintervalls, um ein erstes abgetastetes Signal zu bilden; Abtasten des Gleichstromsteuersignals während eines zweiten Abtastens, um ein zweites abgetastetes Signal zu bilden, wobei sich das erste Abtastintervall von dem zweiten Abtastintervall unterscheidet; und Bilden eines Ausgangssignal ausgehend von dem ersten und dem zweiten abgetasteten Signal.
Verfahren gemäß Anspruch 23, bei dem das Bilden des Ausgangssignals folgende Schritte umfasst: Umwandeln des ersten und des zweiten abgetasteten Signals in einen ersten und einen zweiten Ausgangsstrom; und Bilden einer Ausgangsspannung, wobei das Bilden ein Anlegen des ersten und des zweiten Ausgangsstroms über einen Widerstand hinweg umfasst.
Verfahren gemäß Anspruch 23 oder 24, bei dem: das Verstärken ein Verstärken des ersten Signals mit einem Transkonduktanzverstärker umfasst; das Steuern der Mehrzahl von temperaturabhängigen Signalen ein Anlegen des Steuersignals an den Referenzsignalgenerator über einen Kopplungswiderstand umfasst; und der Kopplungswiderstand eine Konduktanz im Bereich von etwa 50% und etwa 150% einer Transkonduktanz des Transkonduktanzverstärkers umfasst.