IT201800004794A1 - Un sistema di misura comprendente un fet e un circuito di misura configurato per misurare la corrente che attraversa il fet, relativo circuito integrato, convertitore elettronico e procedimento per operare un convertitore elettronico - Google Patents

Description

DESCRIZIONE dell’invenzione industriale dal titolo:

“Un sistema di misura comprendente un FET e un circuito di misura configurato per misurare la corrente che attraversa il FET, relativo circuito integrato, convertitore elettronico e procedimento per operare un convertitore elettronico”

TESTO DELLA DESCRIZIONE

Campo Tecnico

Le forme di attuazione della presente descrizione sono relative a soluzioni per misurare la corrente che scorre attraverso un transistore a effetto di campo, come un transistore a canale p. Specificamente, varie forme di attuazione della presente descrizione sono relative a soluzioni per misurare la corrente che scorre attraverso uno switch del lato alto (“high-side”) di un convertitore elettronico, come un convertitore boost.

Sfondo

Gli alimentatori switched mode sono ben noti nella tecnica. Per esempio, la Figura 1 rappresenta un esempio di un convertitore boost DC-DC. Specificamente, il convertitore comprende due terminali di ingresso 102a e 102b per ricevere una tensione di ingresso DC VIN, in cui il terminale di ingresso negativo 102b rappresenta una massa GND. Il convertitore comprende anche due terminali di uscita 104a e 104b per fornire una tensione di uscita DC regolata VOUT. Specificamente, nel caso di un convertitore boost tradizionale, la tensione di uscita VOUT è (uguale a o) maggiore della tensione di ingresso VIN.

Per esempio, la tensione di ingresso VIN può essere fornita da una qualsiasi sorgente di alimentazione DC, come una batteria o una tensione AC raddrizzata, e la tensione di uscita VOUT può essere usata per alimentare un carico. Di conseguenza, durante l’operazione, i terminali di uscita 104a e 104b forniranno una corrente IOUT a un carico connesso tra i terminali 104a e 104b.

Un convertitore boost comprende tipicamente un elemento di immagazzinamento di energia induttivo L, per es. un induttore, e un diodo D, che sono connessi (per es., direttamente) in serie tra il terminale di ingresso positivo 102a e il terminale di uscita positivo 104a. Specificamente, un primo terminale dell’induttore L è connesso (per es., direttamente) al terminale 102a e un secondo terminale dell’induttore L, identificato in seguito come un nodo Lx, è connesso (per es., direttamente) all’anodo del diodo D e il catodo ed diodo D è connesso (per es., direttamente) al terminale di uscita positivo 104a. Di conseguenza, il diodo D è configurato per condurre corrente soltanto nella direzione del carico. Di solito, il terminale di uscita (negativo) 104b è connesso (per es., direttamente) alla massa GND. Spesso, un convertitore boost comprende anche un condensatore di uscita COUT connesso (per es., direttamente) tra i terminali di uscita 104a e 104b per stabilizzare la tensione di uscita VOUT.

Nell’esempio considerato, il convertitore boost comprende inoltre uno switch elettronico Q1, di solito un transistore, come un transistore a effetto di campo o FET (Field-Effect Transistor), come un transistore a effetto di campo a semiconduttore a ossidi metallici (MOSFET, “Metal-Oxide-Semiconductor Field-Effect Transistor”). A causa della connessione a massa GND, di solito è usato un FET a canale n (per es., un NMOS) per il transistore Q1. Specificamente, questo transistore Q1 è configurato per connettere selettivamente il nodo Lx (cioè, il punto intermedio tra l’elemento induttivo L e il diodo D) alla massa GND in funzione di un segnale di pilotaggio DRV1, cioè il transistore Q1 è connesso (per es., direttamente) tra il nodo Lx e la massa GND. Per esempio, quando si considera un FET a canale n, il terminale di source del transistore Q1 può essere connesso alla massa GND/terminale 102b e il terminale di drain del transistore Q1 può essere connesso al nodo Lx.

Come rappresentato nella Figura 2, quando il transistore Q1 è chiuso durante un intervallo di accensione/commutazione a on (“switch-on”) TON1 (si veda la Figura 2a), una corrente IIN scorre dal terminale di ingresso positivo 102a e attraverso l’induttore L alla massa GND, e l’induttore L immagazzina energia generando un campo magnetico (si veda la Figura 2b). Per contro, quando il transistore Q1 è aperto durante un intervallo di spegnimento/commutazione a off (“switch-off”) TOFF1, la corrente IIN sarà ridotta siccome la tensione VOUT è più alta della tensione VIN e il campo magnetico creato precedentemente genererà un flusso di corrente attraverso il diodo D e verso il terminale di uscita positivo 104a, cioè il condensatore COUT e il carico.

Di conseguenza, come rappresentato nella Figura 2a, il segnale di pilotaggio DRV1 corrisponde a un segnale a impulsi, che è posto periodicamente:

- a un primo livello logico, per es. alto, chiudendo con ciò il transistore Q1 per una durata TON1; e

- a un secondo livello logico, per es. basso, aprendo con ciò il transistore Q1 per una durata TOFF1.

Nell’esempio considerato, il convertitore comprende così un circuito di controllo 20 configurato per controllare l’operazione del convertitore boost, in particolare la generazione del segnale di pilotaggio DRV1. Per esempio, spesso questo circuito di controllo 20 effettua un’operazione di controllo ad anello chiuso al fine di controllare la commutazione del transistore Q1 in funzione di un segnale di retroazione FB indicativo della tensione di uscita VOUT e/o della corrente di uscita IOUT, al fine di regolare la tensione di uscita VOUT e/o la corrente di uscita IOUT a un valore desiderato.

Per esempio, il circuito può comprendere un divisore di tensione comprendente almeno due resistori R1 e R2, che sono connessi in serie tra i terminali di uscita 104a e 104b, cioè in parallelo al condensatore di uscita COUT. Di conseguenza, in base al funzionamento ben noto di un divisore di tensione, il punto intermedio tra i resistori R1 e R2 fornisce un segnale (di tensione) FB indicativo della (cioè proporzionale alla) tensione di uscita VOUT.

In aggiunta o in alternativa, può essere usato un sensore di corrente per generare un segnale di retroazione FB indicativo della corrente IOUT, come un resistore shunt connesso in serie con i terminali 104a e 104b.

Nell’esempio considerato, il segnale di retroazione FB è fornito all’unità di controllo 20, che controlla l’operazione di commutazione del transistore Q1 in funzione del segnale di retroazione FB. Differenti schemi di controllo possono essere implementati all’interno dell’unità di controllo 20 per controllare il transistore Q1 in funzione del segnale (dei segnali) di retroazione FB, che sono ben noti agli esperti nella tecnica.

Per esempio, di solito il circuito di controllo 20 comprende un circuito di pilotaggio (“driver”) 22 e un circuito regolatore 24.

In un primo tipo di schema di controllo, il segnale di pilotaggio DRV1 corrisponde a un segnale con modulazione a larghezza di impulso (PWM, “Pulse-Width-Modulation”), cioè il circuito di pilotaggio 22 è un circuito di pilotaggio PWM. In questo caso, il segnale DRV1 è posto per la durata TON1 al primo livello logico e per la durata TOFF1 al secondo livello logico, in cui la durata TSW1 = TON1 TOF1F dei cicli di commutazione è costante (si veda anche la Figura 2a). Per esempio, in questo caso, il circuito regolatore 24 può essere un amplificatore di errore 24, come un regolatore PI (Proporzionale-Integrale) o PID (Proporzionale-Integrale-Derivativo), che è configurato per regolare il duty-cycle DC1 = TON1/TSW1 del segnale di pilotaggio DRV1 in funzione del segnale di retroazione FB finché il segnale di retroazione FB corrisponde a un segnale di riferimento REF, per es.:

- aumentare il duty-cycle DC1 quando il segnale di retroazione FB è minore di un segnale di riferimento REF; e - diminuire il duty-cycle DC1 quando il segnale di retroazione FB è maggiore di un segnale di riferimento REF.

In un secondo schema di controllo, invece di usare un segnale PWM, l’amplificatore di errore 24 potrebbe anche variare soltanto una delle durate TON1 e TOFF1 (cioè, l’altra delle durate TON1 e TOFF1 può essere costante), per es.: - aumentare la durata TON1 o diminuire la durata TOFF1 quando il segnale di retroazione FB è minore di un segnale di riferimento REF; e

- diminuire la durata TON1 o aumentare la durata TOFF1 quando il segnale di retroazione FB è maggiore di un segnale di riferimento REF.

In un terzo schema di controllo, il circuito regolatore 24 può anche comprendere soltanto un semplice comparatore, che confronta il segnale di retroazione FB con il segnale di riferimento REF. In questo caso, il circuito regolatore 24 può pilotare il circuito di pilotaggio 22 al fine di generare una pluralità di (brevi) impulsi con durate fisse/predeterminate TON1 e TOFF1 finché il segnale di retroazione FB è maggiore del segnale di riferimento REF. Di conseguenza, una volta che il segnale di retroazione FB è maggiore del segnale di riferimento REF, non è generato alcun impulso, cioè TON1 = 0. Per contro, quando il segnale di retroazione FB è di nuovo minore del segnale di riferimento REF, il circuito regolatore 24 può pilotare di nuovo il circuito di pilotaggio 22 al fine di generare uno o più impulsi ulteriori con durate fisse/predeterminate TON1 e TOFF1. In questo caso, invece di usare un singolo segnale di riferimento REF, può anche essere usata una soglia superiore per arrestare la generazione degli impulsi e può essere usata una soglia inferiore per avviare di nuovo la generazione degli impulsi. Di solito, questo tipo di pilotaggio è detto modalità a burst (“burst-mode”).

Generalmente, gli schemi precedenti possono anche essere combinati, per es. la modalità a burst può essere usata per piccoli carichi di uscita e la modalità PWM può essere usata per carichi di uscita più grandi, evitando con ciò che il convertitore boost sia operato con piccoli dutycycle che hanno come risultato una operazione con modalità di conduzione discontinua o DCM (Discontinuous Conduction Mode), in cui tipicamente le perdite aumentano. Per esempio, la Figura 2c rappresenta l’operazione nella modalità DCM, in cui la corrente IIN raggiunge lo zero prima che sia iniziato un nuovo ciclo.

Così, generalmente, il circuito regolatore 24 pilota il circuito di pilotaggio 22 al fine di variare la durata (media) dell’intervallo TON1 rispetto alla durata (media) dell’intervallo TOFF1. In effetti, la tensione (media) VOUT di un convertitore boost “ideale” (senza perdite) può essere calcolata in base al (valore medio del) rapporto D = TON1/(TON1 TOFF1), che corrisponde sostanzialmente al duty-cycle di un segnale PWM:

VOUT = VIN / (1 - D) (1) La Figura 3 rappresenta un secondo esempio di un convertitore boost. Specificamente, nell’esempio considerato, il diodo D della Figura 1 è sostituito con un transistore (di potenza) high-side Q2, che è aperto o chiuso selettivamente in funzione di un segnale di pilotaggio DRV2. Per esempio, nell’esempio considerato, il transistore Q2 è un transistore a effetto di campo FET, come un transistore a effetto di campo a semiconduttore a ossidi metallici (MOSFET). A causa dei livelli di tensione nel transistore, spesso è usato un FET a canale p (per es., un PMOS) per il transistore Q2.

Specificamente, nell’esempio considerato, il terminale di drain del transistore Q2 è connesso (per es., direttamente) al nodo Lx e il terminale di source del transistore Q2 è connesso (per es., direttamente) al terminale 104a. La Figura 3 rappresenta anche la direzione del diodo di corpo (“body diode”) DQ2 che permette un flusso di corrente dal terminale di drain al terminale di source del transistore Q2.

Il circuito di controllo 20, in particolare il circuito di pilotaggio 24, è così configurato per generare anche il segnale di pilotaggio DRV2. Specificamente, il circuito di controllo 20/circuito di pilotaggio 24 è configurato per aprire il transistore Q2 quando il transistore Q1 è chiuso. Per contro, quando il transistore Q1 è aperto, il transistore Q2 dovrebbe rimanere chiuso (simile a un diodo) almeno fintantoché la tensione nel punto intermedio tra l’induttore e il transistore Q1 è maggiore della tensione di uscita VOUT.

Per esempio, quando è usata la modalità di conduzione continua (CCM, “Continuous Conduction Mode”) (come rappresentato nella Figura 2b) o la modalità di transizione (TM, “Transition Mode”), il pilotaggio del transistore Q2 può essere semplificato e il circuito di controllo 20/circuito di pilotaggio 24 può chiudere il transistore Q2 quando il transistore Q1 è aperto. Di conseguenza, la durata di commutazione a off TOFF2 del transistore Q2 può corrispondere alla durata di commutazione a on TON1 del transistore Q1, e la durata di switch-on TON2 del transistore Q2 può corrispondere alla durata di switch-off TOFF1 del transistore Q1.

L’operazione precedente ipotizza l’operazione tradizionale di un convertitore boost come un convertitore step-up, come rappresentato con riferimento all’Equazione (1), cioè per VIN <= VOUT. Tuttavia, il convertitore rappresentato nella Figura 3 può anche essere usato quando la tensione di ingresso VIN è maggiore della tensione di uscita VOUT, cioè VIN > VOUT. Specificamente, in questo caso, il convertitore può essere operato nella cosiddetta operazione in modalità verso il basso (“down-mode”) o modalità di conversione verso il basso (“down conversion mode”).

Per esempio, come rappresentato nella Figura 3, il diodo di corpo DQ2 bypassa il transistore Q2. Con una connessione adatta del transistore Q2 (per es., connettendo i terminali di bulk e di gate del transistore Q2 a VOUT), durante la durata di switch-off TOFF1 dello switch Q1, la tensione VLx nel nodo Lx corrisponderà sostanzialmente a VOUT 0,7 corrispondendo così a VOUT VTQ2 (tensione di soglia di Q2). Così, il diodo DQ2 è chiuso e la corrente fornita dall’induttore L scorrerà attraverso sia il diodo DQ2 sia il transistore Q2 e caricherà il condensatore COUT aumentando la tensione di uscita VOUT. Di conseguenza, quando sono connessi i terminali di bulk e di gate del transistore Q2 a VOUT, il convertitore elettronico può operare con VIN < VOUT 0,7 V.

Una tale operazione e anche altri schemi di operazione (per es., usando una differente connessione dei terminali di bulk e di gate del transistore Q2) del down-mode sono noti nella tecnica, per es. dai documenti US 5,751,139, US 2004/0135556 A1, EP 0 933 865 A1 o Christian V. Schimpfle, et al. “A Step-Down Conversion Concept per a PWM-mode Boost Converter”, Texas Instruments Deutschland GmbH. http://www.ti.com/lit/wp/slva144/slva144.pdf, che sono incorporati qui tramite citazione.

Generalmente, al fine di operare un convertitore boost in modalità di step-up ed eventualmente anche in down-mode, può essere richiesto di monitorare (in alternativa o in aggiunta alla tensione VOUT) la corrente di uscita IOUT fornita a un carico connesso ai terminali 104a e 104b. Per esempio, come menzionato in precedenza, può essere monitorata la corrente di uscita IOUT invece della tensione VOUT al fine di generare il segnale di retroazione FB per un anello di regolazione della corrente di uscita 22/24. Per contro, può essere monitorata la corrente di uscita IOUT in aggiunta alla tensione VOUT usata da un anello di regolazione della tensione di uscita 22/24 al fine di determinare lo stato del carico del convertitore, per es. al fine di rilevare una condizione di carico aperto (nessun carico è connesso ai terminali 104a e 104b) o una condizione di cortocircuito (i terminali 104a e 104b sono cortocircuitati), in cui il convertitore può essere commutato a off almeno temporaneamente. Inoltre, lo stato del carico può essere usato per adattare uno o più parametri operativi del convertitore al fine di migliorare l’efficienza del convertitore. Per esempio, come menzionato in precedenza, lo stato del carico può essere usato per commutare l’operazione del convertitore dalla modalità PWM alla modalità burst. Similmente, a seconda del livello di corrente fornito al carico, possono essere usate soltanto certe porzioni di Q1 e di Q2 (per es., quando sono usati switch plurali connessi in parallelo al fine di implementare gli switch Q1 e Q2). Così, in condizioni di carico leggero, è usata soltanto una piccola porzione della potenza al fine di ridurre le perdite di potenza di commutazione e di aumentare l’efficienza complessiva. Inoltre, il livello di corrente può anche essere usato per decidere se dovrebbe essere attivato un ulteriore convertitore all’interno dello stesso chip.

Per esempio, come menzionato in precedenza, la corrente di uscita IOUT può essere monitorata tramite un resistore shunt connesso in serie con i terminali 104a e 104b. Tuttavia, questo ha lo svantaggio che anche un tale resistore shunt genera perdite elettriche.

Così, sarebbe vantaggioso monitorare la corrente che scorre attraverso un componente già esistente del convertitore. Per esempio, la corrente di uscita media <IOUT> corrisponde anche alla corrente media <IM> che scorre attraverso il FET a canale p Q2. Così, la corrente IOUT può essere monitorata misurando in realtà la corrente IM che scorre (in media) attraverso il FET a canale p Q2.

Tuttavia, il transistore Q2 di solito ha una bassa resistenza di switch-on. Di conseguenza, quando il transistore Q2 è chiuso, si sviluppa soltanto una piccola caduta di tensione ai terminali del transistore Q2 a causa della corrente IM che scorre attraverso il transistore Q2. Per contro, quando il transistore Q2 è aperto e il transistore Q1 è chiuso, la tensione di uscita VOUT (significativamente maggiore) è applicata ai terminali del transistore Q2.

Di conseguenza, è richiesto un circuito di misurazione della corrente, che sia atto a monitorare la corrente IM che scorre attraverso il FET a canale p Q2 per tutte le condizioni operative del convertitore. Per esempio, per questo motivo, un semplice amplificatore differenziale connesso ai terminali del transistore Q2 può non essere sufficiente.

Similmente, può anche essere richiesto di misurare la corrente che scorre attraverso un FET a canale n, come il transistore Q1.

Sintesi

In considerazione di ciò che precede, uno scopo di varie forme di attuazione della presente descrizione è di fornire soluzioni per monitorare la corrente che scorre attraverso un FET. Per esempio, varie forme di attuazione sono particolarmente utili per monitorare la corrente che scorre attraverso un FET a canale p, come un PMOS, come lo switch high-side di un convertitore boost.

Secondo una o più forme di attuazione, uno o più degli scopi precedenti sono raggiunti per mezzo di un sistema di misura comprendente un FET e un circuito di misura configurato per misurare la corrente che scorre attraverso il FET, il sistema di misura avendo le caratteristiche esposte specificamente nelle rivendicazioni che seguono. Le forme di attuazione concernono inoltre un relativo circuito integrato, convertitore elettronico e procedimento per operare un convertitore elettronico. Le rivendicazioni sono parte integrante dell’insegnamento tecnico della descrizione qui fornita.

Come menzionato in precedenza, varie forme di attuazione sono relative a un sistema di misura comprendente un FET, come un FET di potenza, e a un rispettivo circuito di misura. Specificamente, il circuito di misura è configurato per generare un segnale indicativo della corrente che scorre attraverso il FET.

Per esempio, un tale sistema di misura può essere usato in un convertitore elettronico, come un convertitore boost come descritto in precedenza. Per esempio, un convertitore elettronico comprende di solito uno stadio di commutazione, in cui lo stadio di commutazione può comprendere almeno un FET (di potenza), come un FET a canale p. Di conseguenza, il circuito di misura può essere usato per determinare un segnale indicativo della corrente che scorre attraverso il FET (di potenza) dello stadio di commutazione. Per esempio, una unità di controllo del convertitore elettronico può pilotare il FET (di potenza) dello stadio di commutazione in funzione del segnale fornito dal circuito di misura.

Generalmente, un FET comprende un terminale di gate e un primo e un secondo terminale (di drain e di source) che definiscono il percorso di corrente del FET.

In varie forme di attuazione, il circuito di misura comprende un primo FET che è una versione scalata del FET (di potenza), in cui il primo terminale del primo FET è connesso al primo terminale del FET (di potenza) e il terminale di gate del primo FET è configurato per essere pilotato con il segnale di pilotaggio del FET (di potenza). Per esempio, nel caso dei FET a canale p, il primo terminale del FET (di potenza) e del primo FET possono essere i terminali di drain.

In varie forme di attuazione, il circuito di misura comprende un amplificatore operazionale, in cui un primo terminale di ingresso (positivo) dell’amplificatore operazionale è connesso al secondo terminale del FET (di potenza) e un secondo terminale di ingresso (negativo) dell’amplificatore operazionale è connesso a un secondo terminale del primo FET. Per esempio, nel caso dei FET a canale p, il secondo terminale del FET (di potenza) e del primo FET possono essere i terminali di source.

In varie forme di attuazione, una sorgente di corrente variabile è configurata per generare una corrente in funzione del segnale a un terminale di uscita dell’amplificatore operazionale. Per esempio, in varie forme di attuazione, la sorgente di corrente variabile comprende un secondo FET. Per esempio, in questo caso, il primo terminale del secondo FET può essere connesso a una tensione di riferimento e il terminale di gate del secondo FET può essere connesso al terminale di uscita dell’amplificatore operazionale, cioè il secondo terminale del secondo FET fornisce una corrente che è determinata in funzione del segnale all’uscita dell’amplificatore operazionale. Per esempio, in varie forme di attuazione, il secondo FET può essere un FET a canale p, cioè il terminale di source del secondo FET a canale p può essere connesso alla tensione di riferimento. Inoltre, in particolare quando è monitorata la corrente che scorre attraverso un FET (di potenza) a canale p, la tensione al terminale di source di questo FET a canale p può essere usata come tensione di riferimento.

In varie forme di attuazione, uno specchio di corrente applica una corrente che è proporzionale alla corrente generata dalla sorgente di corrente variabile al secondo terminale del primo FET, per es. il terminale di source del primo FET a canale p. Per esempio, in varie forme di attuazione, lo specchio di corrente comprende due FET a canale n.

Di conseguenza, l’amplificatore operazionale regola tramite la sorgente di corrente variabile e lo specchio di corrente la tensione nel secondo terminale del primo FET alla tensione nel secondo terminale del FET (di potenza) e attraverso il primo FET scorre una corrente, che è proporzionale alla corrente che scorre attraverso il FET (di potenza).

In varie forme di attuazione, il circuito di misura comprende inoltre un circuito di misurazione configurato per generare un segnale di misurazione indicativo della corrente che scorre attraverso il FET (di potenza) monitorando la corrente che scorre attraverso il primo FET e/o la corrente generata dalla sorgente di corrente variabile. Per esempio, in varie forme di attuazione, il circuito di misurazione comprende un terzo FET, in cui il primo terminale del terzo FET è connesso alla tensione di riferimento e il terminale di gate del terzo FET è connesso al terminale di uscita dell’amplificatore operazionale, cioè il secondo terminale del terzo FET fornisce una corrente, in cui la corrente è proporzionale alla corrente generata dalla sorgente di corrente variabile. Per esempio, in varie forme di attuazione, il terzo FET può essere un FET a canale p, cioè il terminale di source del terzo FET a canale p può essere connesso alla tensione di riferimento. Inoltre, in particolare quando è monitorata la corrente che scorre attraverso un FET (di potenza) a canale p, la tensione nel terminale di source di questo FET (di potenza) a canale p può essere usata di nuovo come una tensione di riferimento.

In varie forme di attuazione, il circuito di misura può comprendere un circuito interruttore ripetitivo (“chopper”) associato all’amplificatore operazionale, in cui il circuito chopper è configurato per commutare i terminali di ingresso ed eventualmente anche quello di uscita dell’amplificatore operazionale in funzione di un segnale di controllo di interruzione ripetitiva (“chopping”), muovendo con ciò l’offset dell’amplificatore operazionale a una frequenza più alta rispetto alla frequenza del segnale, cioè la frequenza del segnale di controllo di chopping. In questo caso, il circuito di misura può comprendere anche un circuito di filtro configurato per filtrare il segnale di misurazione al fine di rimuovere la frequenza del segnale di controllo di chopping dal segnale di misurazione.

In varie forme di attuazione, il circuito di misura può anche essere usato quando i terminali di source e di gate del FET (di potenza) a canale p possono essere cortocircuitati, per es. come può avvenire quando un rispettivo convertitore boost è operato in un down-mode. Specificamente, in questo caso, il circuito di misura può comprendere un quarto FET a canale p che è una versione scalata del FET (di potenza) a canale p, in cui il terminale di drain del quarto FET a canale p è connesso al terminale di drain del FET (di potenza) a canale p, il terminale di source del quarto FET a canale p è connesso al terminale di source del primo FET a canale p e il terminale di gate del quarto FET a canale p è connesso al terminale di source del quarto FET a canale p. Di conseguenza, quando i terminali di source e di gate del FET (di potenza) a canale p sono cortocircuitati, l’amplificatore operazionale regola di nuovo tramite la sorgente di corrente variabile e lo specchio di corrente la tensione nel terminale di source del primo FET a canale p (e così anche il terminale di source del quarto FET a canale p) alla tensione nel terminale di source del FET (di potenza) a canale p. Tuttavia, in questo caso, il primo FET a canale p non è usato e attraverso il quarto FET a canale p scorre una corrente, che è proporzionale alla corrente che scorre attraverso il FET (di potenza) a canale p. Per esempio, l’uso del quarto FET a canale p può essere particolarmente utile, quando il primo FET a canale p è implementato con una pluralità di FET a canale p che hanno i loro percorsi di corrente connessi in serie.

Breve descrizione delle figure

Forme di attuazione della presente descrizione saranno ora descritte con riferimento ai disegni annessi, che sono forniti a puro titolo di esempio non limitativo, e nei quali:

- la Figura 1 rappresenta un primo esempio di un convertitore boost;

- la Figura 2 rappresenta tipiche forme d’onda del convertitore boost della Figura 1;

- la Figura 3 rappresenta un secondo esempio di un convertitore boost;

- la Figura 4 rappresenta una prima forma di attuazione di un convertitore boost comprendente un circuito di misura secondo la presente descrizione;

- la Figura 5 rappresenta una seconda forma di attuazione di un convertitore boost comprendente un circuito di misura secondo la presente descrizione;

- la Figura 6 rappresenta una terza forma di attuazione di un convertitore boost comprendente un circuito di misura secondo la presente descrizione;

- la Figura 7 rappresenta una quarta forma di attuazione di un convertitore boost comprendente un circuito di misura secondo la presente descrizione;

- la Figura 8 rappresenta un esempio di forme d’onda del convertitore boost della Figura 7; e

- la Figura 9 rappresenta una quinta forma di attuazione di un convertitore boost comprendente un circuito di misura secondo la presente descrizione.

Descrizione Dettagliata

Nella descrizione che segue, sono illustrati numerosi dettagli specifici, allo scopo di fornire una comprensione approfondita delle forme di attuazione. Le forme di attuazione possono essere attuate senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture ben note non sono illustrate o descritte in dettaglio in modo da evitare di rendere poco chiari certi aspetti delle forme di attuazione.

Un riferimento a “una forma di attuazione” in tutta questa descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Così, le frasi come “in una forma di attuazione” che compaiono in vari punti della presente descrizione non fanno necessariamente riferimento tutte alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e non definiscono l’ambito o il significato delle forme di attuazione.

Nelle seguenti Figure da 4 a 9 le parti, gli elementi o i componenti che sono già stati descritti con riferimento alle Figure da 1 a 3 sono indicati con gli stessi riferimenti usati precedentemente in tali Figure; la descrizione di tali elementi descritti precedentemente non sarà ripetuta in seguito al fine di non rendere troppo pesante la presente descrizione dettagliata.

Come menzionato in precedenza, la presente descrizione è relativa a soluzioni per monitorare la corrente IM che scorre attraverso un FET, come un FET a canale p, come un PMOS. Per esempio, le soluzioni descritte qui possono essere usate per monitorare la corrente IM che scorre attraverso uno switch high-side Q2 di un convertitore boost. Tuttavia, in generale la soluzione può anche essere usata per monitorare la corrente che scorre attraverso un FET a canale n, come un NMOS, come lo switch Q1 rappresentato nelle Figure 1 e 3.

Per esempio, la Figura 4 rappresenta una forma di attuazione di un convertitore boost secondo la presente descrizione.

Specificamente, in linea con la descrizione delle Figure da 1 a 3, il convertitore boost comprende due terminali di ingresso 102a e 102b per ricevere una tensione di ingresso DC VIN e due terminali di uscita 104a e 104b per fornire una tensione regolata VOUT o una corrente regolata IOUT, in cui il terminale di uscita negativo 104b è connesso (per es., direttamente) al terminale di ingresso negativo 102b, che rappresenta una massa GND.

Nella forma di attuazione considerata, un induttore L e un FET a canale p Q2, come un PMOS, sono connessi (per es., direttamente) in serie tra il terminale di ingresso positivo 102a e il terminale di uscita positivo 104a. Specificamente, un primo terminale dell’induttore L è connesso (per es., direttamente) al terminale 102a, un secondo terminale dell’induttore L è connesso (per es., direttamente) al terminale di drain del transistore Q2 (identificato in seguito di nuovo come un nodo Lx), e il terminale di source del transistore Q2 è connesso (per es., direttamente) al terminale 104a.

Nella forma di attuazione considerata, uno switch elettronico Q1 è connesso (per es., direttamente) tra il nodo Lx (punto intermedio tra l’induttore L e il transistore Q2) e la massa GND. Per esempio, lo switch elettronico Q1 può essere un transistore, come un FET a canale n, per es. un NMOS. Specificamente, questo switch elettronico Q1 è configurato per connettere selettivamente il nodo Lx alla massa GND.

In varie forme di attuazione, un condensatore COUT può essere connesso (per es., direttamente) tra i terminali di uscita 104a e 104b.

In varie forme di attuazione, come menzionato in precedenza, il terminale di gate/controllo dello switch/transistore Q1 e il terminale di gate del transistore Q2 possono essere pilotati per mezzo di rispettivi segnali di pilotaggio DRV1 e DRV2 generati da un circuito di controllo 20.

Di conseguenza, l’architettura del convertitore boost corrisponde ai convertitori descritti nella parte introduttiva e si applica completamente la rispettiva descrizione.

Nella forma di attuazione considerata, il convertitore elettronico comprende anche un circuito di misura 26 configurato per generare un segnale S indicativo della corrente IM che scorre attraverso il transistore a canale p Q2.

Per esempio, nella forma di attuazione considerata, il circuito di misura 26 comprende un FET a canale p Q3. Specificamente, in varie forme di attuazione, il FET a canale p Q3 corrisponde a una versione scalata del FET a canale p Q2. Specificamente, in varie forme di attuazione, il rapporto W/L (larghezza su lunghezza) di entrambi i transistori Q2 e Q3 è scalato. Per esempio, in varie forme di attuazione, la lunghezza L di entrambi i transistori Q2 e Q3 corrisponde, ma la larghezza W è differente. Tuttavia, generalmente, potrebbe essere variata anche la lunghezza L o potrebbero essere variati entrambi i parametri. Per esempio, a questo scopo, il circuito di misura 26 e il FET a canale p Q2 possono essere integrati all’interno dello stesso circuito integrato. Per esempio, nel contesto di un convertitore boost, lo switch Q1, il transistore Q2, il circuito di controllo 20 e il circuito di misura 26 possono essere implementati in un IC di controllo integrato. Nella forma di attuazione considerata, il circuito di misura 26 comprende inoltre un amplificatore operazionale 260, una sorgente di corrente variabile 262 e uno specchio di corrente 264.

Specificamente, nella forma di attuazione considerata, il terminale positivo/non invertente (o in generale un primo terminale di ingresso) dell’amplificatore operazionale 260 è connesso (per es., direttamente) al terminale di source del transistore Q2. Per contro, il terminale negativo/invertente (o in generale un secondo terminale di ingresso) dell’amplificatore operazionale 260 è connesso (per es., direttamente) tramite il FET a canale p Q3 al terminale di drain del transistore Q2. Specificamente, nella forma di attuazione considerata, il terminale di source del transistore Q3 è connesso al terminale negativo/invertente dell’amplificatore operazionale 260 e il terminale di drain del transistore Q3 è connesso al terminale di drain del transistore Q2. Infine, il terminale di gate del transistore Q3 è connesso al terminale di gate del transistore Q2, o in generale il segnale di pilotaggio del transistore Q3 corrisponde al segnale di pilotaggio DRV2 del transistore Q2 quando il convertitore è operato nella modalità di step-up.

Nella forma di attuazione considerata, l’uscita dell’amplificatore operazionale 260 pilota il generatore di corrente variabile 262, che così è configurato per generare una corrente IG in funzione del segnale all’uscita dell’amplificatore operazionale 260.

Specificamente, nel caso di un convertitore boost, il secondo terminale/terminale di source del transistore Q2 è connesso al terminale di uscita 104a, e così alla tensione regolata VOUT. Di conseguenza, la sorgente di corrente variabile 262 può essere alimentata tramite la tensione VOUT, cioè il terminale di source del transistore Q2.

Per esempio, nella forma di attuazione considerata, la sorgente di corrente variabile 262 è implementata con un FET a canale p Q4, come un PMOS. Specificamente, nella forma di attuazione considerata, il terminale di source del transistore Q4 è connesso (per es., direttamente) al terminale di source del transistore Q2 (cioè, alla tensione VOUT) e il terminale di gate è connesso all’uscita dell’amplificatore operazionale 260. Di conseguenza, il terminale di drain del transistore Q4 fornirà una corrente IG che è determinata in funzione del (per es., almeno in parte proporzionale al) segnale all’uscita dell’amplificatore operazionale 260.

Nella forma di attuazione considerata, la corrente variabile IG generata dal generatore di corrente 262 (per es., la corrente fornita tramite il terminale di drain del transistore Q4) è applicata tramite lo specchio di corrente 264 al terminale di source del transistore Q3.

Per esempio, nella forma di attuazione considerata, lo specchio di corrente 264 è connesso a massa GND ed è così implementato con uno specchio di corrente che comprende due FET a canale n Q5 e Q6, come NMOS. Specificamente, nella forma di attuazione considerata, il terminale di drain del transistore Q5 è connesso all’uscita del generatore di corrente 262, per es. al terminale di drain del transistore Q4, il terminale di source del transistore Q5 è connesso alla massa GND, e il terminale di gate del transistore Q5 è connesso al terminale di drain del transistore Q5. Per contro, il terminale di gate del transistore Q6 è connesso al terminale di gate del transistore Q5, il terminale di source del transistore Q6 è connesso alla massa GND, e il terminale di drain del transistore Q6 è connesso al terminale di source del transistore Q3.

Così, nella forma di attuazione considerata, lo specchio di corrente 264 impone la corrente IG generata dal generatore di corrente variabile 262 anche sul transistore Q3.

Di conseguenza, lo specchio di corrente 264 implementa un anello di retroazione della corrente IG fornita dalla sorgente di corrente 262. Specificamente, l’amplificatore operazionale 260 è configurato per variare tramite questo anello di retroazione la corrente IG generata dal generatore di corrente 262 al fine di mantenere la tensione V- all’ingresso negativo/invertente dell’amplificatore operazionale 260 uguale alla tensione V+ all’ingresso positivo/non invertente dell’amplificatore operazionale 260. Così, nella condizione stabile (V+ = V-), la tensione VDS3 tra i terminali di drain e di source del transistore Q3 corrisponde alla tensione VDS2 tra i terminali di drain e di source del transistore Q2.

Tuttavia, a causa del dimensionamento in scala (“scaling”) del transistore Q2 rispetto al transistore Q3, soltanto una frazione della corrente IM che scorre attraverso il transistore Q2 scorrerà attraverso il transistore Q3, cioè la corrente IS che scorre attraverso il transistore Q3 è proporzionale alla corrente IM che scorre attraverso il transistore Q2:

IS = IM/M (2) Generalmente, anche lo specchio di corrente 264 può effettuare un dimensionamento in scala, cioè la corrente IG fornita dal generatore di corrente 262 può non essere necessariamente identica alla corrente IS, ma può essere soltanto proporzionale alla corrente IS.

Così, al fine di determinare un valore indicativo della corrente IM che scorre attraverso il transistore Q2, il circuito di misura 26 può comprendere un mezzo di misura/circuito di misurazione 266 configurato per misurare, per es.:

- la corrente IS che scorre attraverso il transistore Q3 (che corrisponde alla corrente che scorre attraverso l’uscita dello specchio di corrente 264); e/o

- la corrente IG fornita dal generatore di corrente variabile 262 (che corrisponde alla corrente che scorre attraverso l’ingresso dello specchio di corrente 264).

Per esempio, nella forma di attuazione considerata, il mezzo di misura/circuito di misurazione 266 comprende un generatore di corrente variabile 268 configurato per generare una corrente variabile ID in funzione della corrente IG, che è così proporzionale alla corrente IM.

Per esempio, nella forma di attuazione considerata e in modo simile al generatore di corrente 262, il generatore di corrente variabile 268 è implementato con un FET a canale p Q7, come un PMOS. Specificamente, nella forma di attuazione considerata, il terminale di source del transistore Q7 è connesso al terminale di source del transistore Q2 (cioè alla tensione VOUT) e il terminale di gate è connesso al terminale di gate del transistore Q4. Di conseguenza, nella forma di attuazione considerata, i FET a canale p Q4 e Q7 sono pilotati dalla stessa tensione di gate-source e così forniscono la stessa corrente (o, di nuovo, le correnti IG e ID sono almeno proporzionali). Di conseguenza, il terminale di drain del transistore Q7 fornirà una corrente ID che è proporzionale alla corrente IM.

Di conseguenza, il segnale di misura/misurazione S può corrispondere alla corrente ID. nel caso in cui il segnale di misura S dovesse essere un segnale di tensione, il mezzo di misura 266 può anche comprendere un convertitore di corrente-tensione 270, come per es. un resistore RD connesso (per es., direttamente) tra l’uscita del generatore di corrente variabile 268, per es. il terminale di drain del transistore Q7, e la massa GND. Di conseguenza, nella forma di attuazione considerata, la tensione VD sul resistore RD sarà proporzionale alla corrente IM che scorre attraverso il transistore Q2.

Per esempio, il segnale S generato dal circuito di misura 26 e che è indicativo della/proporzionale alla corrente IM, per es. la corrente ID o la tensione VD, può essere fornito al circuito di controllo 20, che può pilotare i transistori Q1 e Q2 in funzione di questo segnale S. Per esempio, il circuito di controllo 20 può effettuare un’operazione di media al fine di calcolare un valore indicativo della corrente media IM, che è così anche indicativo del valore medio della corrente di uscita Iout del convertitore.

Generalmente, un simile circuito di misura può anche essere usato per monitorare la corrente che scorre attraverso un FET a canale n, come il transistore Q1. In effetti, in varie forme di attuazione secondo la presente descrizione, il circuito di misura 26 comprende un primo FET Q3 che è una versione scalata del FET Q1/Q2 da monitorare. In particolare, un primo terminale del primo FET Q3 è connesso a un primo terminale del FET da monitorare Q1/Q2. Per esempio, nel caso dei FET a canale p, il primo terminale è il terminale di drain. Inoltre, il terminale di gate del primo FET Q3 è configurato per essere pilotato con il segnale di pilotaggio DRV1/DRV2 del FET da monitorare Q1/Q2.

Specificamente, il circuito di misura comprende anche un anello di regolazione che comprende un amplificatore operazionale 260, una sorgente di corrente variabile 262 e uno specchio di corrente 264. Un primo terminale di ingresso dell’amplificatore operazionale 260 è connesso al secondo terminale (per es., 104a) del FET da monitorare Q1/Q2 e un secondo terminale di ingresso dell’amplificatore operazionale 260 è connesso al secondo terminale del primo FET Q3. La sorgente di corrente variabile 262 genera una corrente IG in funzione del segnale nel terminale di uscita dell’amplificatore operazionale 260, e lo specchio di corrente 264 applica una corrente che è proporzionale alla corrente IG generata dalla sorgente di corrente variabile 262 al secondo terminale del primo FET Q3. Di conseguenza, l’amplificatore operazionale 260 regola, tramite la sorgente di corrente variabile 262 e lo specchio di corrente 264, la tensione nel secondo terminale del primo FET Q3 alla tensione nel secondo terminale (per es., 104a) del FET da monitorare Q1/Q2 e attraverso il primo FET Q3 scorre una corrente IS, che è proporzionale alla corrente IM che scorre attraverso il FET da monitorare Q1/Q2.

Un circuito di misurazione 266 può così generare un segnale di misurazione S indicativo della corrente IM che scorre attraverso il FET da monitorare Q1/Q2 monitorando la corrente IS che scorre attraverso il primo FET Q3 e/o la corrente IG generata dalla sorgente di corrente variabile 262.

Il circuito di misura 26 della Figura 4 è atto a monitorare la corrente IM anche per piccole cadute di tensione tra il terminale di drain e quello di source del transistore Q2, che (per applicazioni di bassa potenza) possono essere nell’intervallo da 1 mV a 5 mV, per una tipica resistenza di switch-on di 50 mΩ del transistore Q2. Tuttavia, al fine di implementare un monitoraggio preciso della corrente IM, può essere richiesta una regolazione fine (“trimming”) dell’offset dell’amplificatore operazionale 260.

La Figura 5 rappresenta una forma di attuazione del circuito di misura che supera o almeno riduce questo svantaggio.

Specificamente, nella forma di attuazione considerata, un circuito chopper 272 è associato all’amplificatore operazionale 260. Specificamente, il circuito chopper 272 è configurato per commutare i terminali di ingresso ed eventualmente anche quello di uscita dell’amplificatore operazionale 260 al fine di muovere l’offset dell’amplificatore operazionale 260 a una frequenza più alta rispetto alla frequenza del segnale. Il funzionamento di un tale circuito chopper 272 è noto nella tecnica, per es. da R. Wu et al., Precision Instrumentation Amplifiers and Read-Out Integrated Circuits, “Chapter 2 - Dynamic Offset Cancellation Techniques for Operational Amplifiers”, Analog Circuits and Signal Processing, DOI: 10.1007/978-1-4614-3731-4_2, Springer Science+Business Media New York (Stati Uniti d’America) 2013. Generalmente, il circuito chopper 272 può anche essere integrato nell’amplificatore operazionale 260.

Specificamente, nella forma di attuazione considerata, il circuito chopper 270 è configurato per effettuare l’operazione di chopping in base a un segnale CHOP. Per esempio, in varie forme di attuazione, il segnale CHOP può essere fornito dal circuito di controllo 20. Per esempio, in varie forme di attuazione, il CHOP può essere un segnale a impulsi, che è impostato periodicamente per una durata TSW1 (cioè, un ciclo di commutazione dello switch Q2) a un primo livello logico e quindi per una durata TSW1 (cioè, un ciclo di commutazione dello switch Q2) a un secondo livello logico.

Di conseguenza, facendo commutare i terminali di ingresso e/o di uscita dell’amplificatore operazionale 260, il circuito chopper 270 muove l’offset dell’amplificatore operazionale 260 a una frequenza più alta rispetto alla frequenza del segnale. Di conseguenza, nella forma di attuazione considerata, l’offset dell’amplificatore operazionale 260 sarà modulato con la frequenza Fchop del segnale CHOP, che può essere per es. Fchop = 1/(2 TSW1). Di conseguenza, in varie forme di attuazione, il circuito di misura 26 e/o l’unità di controllo 20 possono comprendere un filtro 274 configurato per filtrare il segnale misurato S, per es. la corrente ID o la tensione VD, al fine di rimuovere la frequenza Fchop.

Per esempio, questo filtro 274 può essere un filtro passa-banda o passa-basso analogico che ha una frequenza superiore che è minore della frequenza minima Fchop del segnale CHOP.

In varie forme di attuazione, il filtro 274 può anche essere usato per ottenere direttamente il valore medio del segnale S e così della corrente IM. In effetti, come menzionato in precedenza, il circuito di controllo 20 può operare in realtà con il valore medio della corrente IM invece che con il suo valore istantaneo. Così, filtrando il segnale S, il filtro 274 può essere dimensionato al fine di effettuare entrambe le operazioni contemporaneamente, nella misura in cui in entrambi i casi può essere usato, per es., un filtro passa-basso.

Per esempio, nella forma di attuazione considerata, un filtro passa-basso analogico 274 è connesso tra il segnale S e la massa, cioè in parallelo al convertitore di corrente-tensione 270, per cui la tensione VD rappresenta già un segnale filtrato, in cui è stato rimosso l’offset modulato dell’amplificatore operazionale 260.

Per esempio, nella forma di attuazione considerata, un filtro passa-basso 274 passivo è implementato connettendo un condensatore CD in parallelo al resistore RD.

La Figura 6 rappresenta una ulteriore forma di attuazione del circuito di misura 26. Specificamente, nella forma di attuazione considerata, uno switch elettronico Q8 è connesso tra il generatore di corrente 268 e il filtro e il circuito di conversione di corrente-tensione 270/274.

Specificamente, quando lo switch Q8 è chiuso, la corrente ID fornita dal generatore di corrente 268 sarà filtrata e la tensione VD fornita dal filtro e dal circuito di conversione di corrente-tensione 270/274 sarà proporzionale alla corrente filtrata ID. Per contro, quando lo switch Q8 è aperto, la tensione VD fornita dal filtro e dal circuito di conversione di corrente-tensione 268 rimarrà sostanzialmente stabile (almeno quando si considerano brevi periodi).

Di conseguenza, nella forma di attuazione considerata, lo switch Q8 e il filtro 274 implementano sostanzialmente un elemento di immagazzinamento analogico della tensione VD. Di conseguenza, in varie forme di attuazione, il circuito di controllo 20 può anche generare un segnale di pilotaggio DRV8 per lo switch Q8 al fine di:

a) chiudere lo switch Q8 quando il transistore Q2 è chiuso e una corrente scorre attraverso il transistore Q2, e

b) aprire lo switch Q8 quando il transistore Q2 è aperto.

Tuttavia, quando lo switch Q8 è aperto, il terminale di uscita del generatore di corrente variabile 268, in linea di principio, sarebbe flottante. Tuttavia, a causa delle capacità parassite Cpar all’uscita del generatore di corrente 268, la tensione nel terminale di uscita di solito aumenterà. Per esempio, nella forma di attuazione considerata, la tensione del terminale di drain del transistore Q7 può aumentare sostanzialmente fino alla tensione di uscita VOUT. Quando lo switch Q8 è chiuso di nuovo, il filtro e il circuito di conversione di correntetensione 270/274 saranno connessi di nuovo al terminale di uscita del generatore di corrente 268.

Per esempio, nella forma di attuazione considerata, le capacità parassite Cpar trasferiranno in questo momento una carica Qpar al filtro e al circuito di conversione di corrente-tensione 270/274, corrispondente per es. a:

Qpar = Cpar (VOUT – VD)

Nel caso in cui la corrente ID sia elevata, questa carica parassita Qpar può essere trascurata. Per contro, in implementazioni pratiche, la corrente ID dovrebbe essere la più piccola possibile al fine di ridurre le perdite elettriche. Di conseguenza, in questo caso, la carica parassita Qpar potrebbe fare variare in modo apprezzabile la tensione VD.

Di conseguenza, la Figura 7 rappresenta una ulteriore forma di attuazione, in cui un circuito stabilizzatore 276 è introdotto nel circuito di misura 26. Specificamente, questo circuito stabilizzatore 276 è configurato per imporre la tensione VD al terminale di uscita del generatore di corrente 268, quando lo switch Q8 è aperto.

Per esempio, in varie forme di attuazione, il circuito stabilizzatore 276 comprende un inseguitore di tensione (“voltage follower”) 278 configurato per fornire alla sua uscita la tensione VD. Per esempio, nella forma di attuazione considerata, l’inseguitore di tensione 278 è implementato con un amplificatore operazionale 280 che riceve al terminale di ingresso positivo/non invertente la tensione VD e il terminale di uscita dell’amplificatore operazionale 280 è connesso al terminale di ingresso negativo/invertente dell’amplificatore operazionale 280. Il circuito stabilizzatore 276 comprende inoltre uno switch elettronico Q9 configurato per connettere selettivamente il terminale di uscita dell’inseguitore di tensione 278/amplificatore operazionale 280 al terminale di uscita del generatore di corrente 268.

Di conseguenza, in varie forme di attuazione, lo switch Q9 è chiuso quando lo switch Q8 è aperto, e lo switch Q9 è aperto quando lo switch Q8 è chiuso. Per esempio, in varie forme di attuazione, il circuito di controllo 20 può anche generare un segnale di pilotaggio DRV9 per lo switch Q9.

Generalmente, anche il circuito chopper 272, il circuito di filtro 274 e/o il circuito stabilizzatore 276 possono anche essere usati quando è monitorata la corrente che scorre attraverso un FET a canale n, come il transistore Q1.

Le Figure da 8a a 8f rappresentano possibili forme d’onda:

a) del segnale CHOP usato per il chopping dei terminali di ingresso dell’amplificatore operazionale 260;

b) del segnale di pilotaggio DRV1 per lo switch Q1; c) del segnale di pilotaggio DRV2 per il transistore Q2;

d) del segnale di pilotaggio DRV8 per lo switch Q8, in cui il segnale di pilotaggio DRV9 per lo switch Q9 corrisponde a una versione invertita del segnale DRV8;

e) della corrente IM che scorre attraverso il transistore Q2; e

f) della tensione VD fornita dal filtro e dal circuito di conversione di corrente-tensione 270/274.

Nelle forme di attuazione descritte con riferimento alle Figure 4, 5, 6 e 7, invece di usare un singolo transistore Q3, può essere usata una pluralità di transistori Q3 connessi in serie. Per esempio, questo permette di porre i transistori Q3 in prossimità del (per es., intorno al) transistore Q2 al fine di assicurare che i transistori Q3 presentino le stesse variazioni di temperatura del transistore Q2.

Specificamente, come rappresentato nella Figura 9, quando è usata una pluralità di FET a canale p per il transistore Q3, i percorsi di corrente dei transistori sono connessi in serie, cioè:

- il terminale di drain del primo transistore è connesso al terminale di drain del transistore Q2 e il terminale di source del primo transistore è connesso al terminale di drain di un transistore seguente;

- il terminale di drain dell’ultimo transistore è connesso al terminale di source di un transistore precedente e il terminale di source dell’ultimo transistore è connesso all’amplificatore operazionale 260/circuito chopper 272; e

- nel caso in cui siano usati anche uno o più transistori intermedi, il terminale di drain di ciascun transistore intermedio è connesso al terminale di source di un transistore precedente e il terminale di source di ciascun transistore intermedio è connesso al terminale di drain di un transistore seguente.

Per contro, i terminali di gate di questi transistori sono connessi al terminale di gate del transistore Q2.

Tuttavia, in questo caso, quando il transistore Q2 può anche essere operato nel down-mode, la connessione serie dei transistori non fornirebbe lo stesso comportamento di diodo del transistore Q2, cioè le correnti IS e IM non sarebbero più proporzionali con il fattore di dimensionamento in scala M.

La Figura 9 rappresenta così una forma di attuazione, che può anche essere usata per misurare in modo affidabile la corrente IM quando il convertitore è operato nel down mode, cioè quando il transistore Q2 è usato sostanzialmente come un diodo. Generalmente, sebbene la Figura 9 rappresenti l’architettura del circuito di misura 26 come rappresentato con riferimento alla Figura 7, le stesse considerazioni si applicano anche ai circuiti di misura delle Figure 4, 5 e 6.

Specificamente, nella forma di attuazione considerata, quando il convertitore è operato in down mode, l’unità di controllo 20 è configurata per cortocircuitare i terminali di gate e di source del transistore Q2.

Nella forma di attuazione considerata, un ramo aggiuntivo è connesso in parallelo al transistore Q3 o alla connessione serie di transistori Q3. Specificamente, questo ramo comprende un singolo transistore Q10, in cui il terminale di drain del transistore Q10 è connesso al terminale di drain del transistore Q3 (cioè, il terminale di drain del transistore Q2) e il terminale di source del transistore Q10 è connesso al terminale di source dell’ultimo transistore Q3, cioè lo specchio di corrente 264.

Inoltre, nella forma di attuazione considerata, al fine di implementare il down-mode, il terminale di gate del transistore Q10 è connesso al terminale di source del transistore Q10.

In varie forme di attuazione, anche il transistore Q10 corrisponde a una versione scalata del transistore Q2. Tuttavia, in questo caso, il dimensionamento in scala dovrebbe assicurare che si applichi il dimensionamento in scala M della corrente IM, quando i transistori Q2 e Q10 sono operati come diodi, cioè la corrente IS2 che scorre attraverso il transistore Q10 dovrebbe corrispondere a IM/M quando il transistore Q2 è operato come un diodo.

In varie forme di attuazione, anche il transistore Q10 è integrato insieme al transistore Q2 nello stesso circuito integrato, e può essere posto in prossimità del transistore Q2 al fine di essere soggetto alle stesse variazioni di temperatura.

Di conseguenza, in varie forme di attuazione, può non essere richiesta alcuna calibrazione dell’offset dell’amplificatore operazionale 260. Inoltre, ponendo il transistore (i transistori) Q3 e opzionalmente Q10 in prossimità del transistore Q2 all’interno dello stesso circuito integrato, può essere ottenuto un adattamento di temperatura e tecnologia.

Inoltre, la corrente può anche essere misurata quando il transistore Q2 è operato in down-mode. Specificamente, come descritto con riferimento alla Figura 9, in questo caso può essere usato un transistore Q10 aggiuntivo, che è usato soltanto per il down-mode di operazione, o generalmente quando i terminali di gate e di source del transistore Q2 sono cortocircuitati.

Generalmente, come menzionato in precedenza, il transistore Q10 per monitorare la corrente IM quando il transistore Q2 è operato nel down-mode, può essere usato in una qualsiasi delle forme di attuazione precedenti rappresentate nelle Figure da 4 a 7.

Inoltre, sebbene le forme di attuazione siano state descritte nello specifico esempio di un convertitore boost, il transistore Q2 e il rispettivo circuito di misura 26 possono anche essere usati in altre applicazioni. Per esempio, il transistore Q2 può essere usato al posto di un diodo di ricircolo (“free-wheeling”) di un convertitore flyback o come switch high-side di un convertitore buckboost invertente.

Naturalmente, fermi restando i principi di fondo dell’invenzione, i dettagli di costruzione e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto e illustrato qui, puramente a titolo di esempio, senza uscire con ciò dall’ambito della presente invenzione, come definito dalle rivendicazioni che seguono.

Claims (13)

1. RIVENDICAZIONI 1. Un sistema di misura comprendente: - un FET (Q2) che comprende un primo (Lx) e un secondo (104a) terminale che definiscono un percorso di corrente, e un terminale di gate configurato per ricevere un segnale di pilotaggio (DRV2); - un circuito di misura (26) configurato per generare un segnale (ID, VD) indicativo della corrente (IM) che scorre attraverso detto FET (Q2); in cui detto circuito di misura (26) comprende: - un primo FET (Q3) che è una versione scalata di detto FET (Q2), in cui un primo terminale di detto primo FET (Q3) è connesso a detto primo terminale (Lx) di detto FET (Q2), in cui un terminale di gate di detto primo FET (Q3) è configurato per essere pilotato con detto segnale di pilotaggio (DRV2) di detto FET (Q2); - un amplificatore operazionale (260), in cui un primo terminale di ingresso di detto amplificatore operazionale (260) è connesso a detto secondo terminale (104a) di detto FET (Q2) e un secondo terminale di ingresso di detto amplificatore operazionale (260) è connesso a un secondo terminale di detto primo FET (Q3); - una sorgente di corrente variabile (262) configurata per generare una corrente (IG) in funzione del segnale in un terminale di uscita di detto amplificatore operazionale (260); e - uno specchio di corrente (264) configurato per applicare una corrente che è proporzionale a detta corrente (IG) generata da detta sorgente di corrente variabile (262) a detto secondo terminale di detto primo FET (Q3), per cui detto amplificatore operazionale (260) regola, tramite detta sorgente di corrente variabile (262) e detto specchio di corrente (264), la tensione in detto secondo terminale di detto primo FET (Q3) alla tensione in detto secondo terminale (104a) di detto FET (Q2) e attraverso detto primo FET (Q3) scorre una corrente (IS), che è proporzionale a detta corrente (IM) che scorre attraverso detto FET (Q2); e - un circuito di misurazione (266) configurato per generare un segnale di misurazione (S) indicativo di detta corrente (IM) che scorre attraverso detto FET (Q2) monitorando detta corrente (IS) che scorre attraverso detto primo FET (Q3) e/o detta corrente (IG) generata da detta sorgente di corrente variabile (262).
2. 2. Il sistema di misura secondo la Rivendicazione 1, in cui un terminale di ingresso positivo di detto amplificatore operazionale (260) è connesso a detto secondo terminale (104a) di detto FET (Q2) e un terminale di ingresso negativo di detto amplificatore operazionale (260) è connesso a detto secondo terminale di detto primo FET (Q3).
3. 3. Il sistema di misura secondo la Rivendicazione 1 o la Rivendicazione 2, in cui detta sorgente di corrente variabile (262) comprende un secondo FET (Q4), in cui un primo terminale di detto secondo FET (Q4) è connesso a una tensione di riferimento o al secondo terminale di detto FET (Q2) e un terminale di gate di detto secondo FET (Q4) è connesso al terminale di uscita di detto amplificatore operazionale (260), per cui un secondo terminale di detto secondo FET (Q4) fornisce detta corrente (IG), in cui detta corrente (IG) è determinata in funzione del segnale all’uscita di detto amplificatore operazionale (260).
4. 4. Il sistema di misura secondo una qualsiasi delle rivendicazioni precedenti, in cui detto FET (Q2) e detto primo FET (Q3) sono FET a canale p, e in cui detto specchio di corrente (264) comprende: - un primo FET a canale n (Q5), in cui un terminale di drain di detto primo FET a canale n (Q5) è connesso all’uscita di detta sorgente di corrente variabile (262), un terminale di source di detto primo FET a canale n (Q5) è connesso a una massa (GND) e un terminale di gate di detto primo FET a canale n (Q5) è connesso al terminale di drain di detto primo FET a canale n (Q5); e - un secondo FET a canale n (Q6), in cui un terminale di gate di detto secondo FET a canale n (Q6) è connesso al terminale di gate di detto primo FET a canale n (Q5), un terminale di source di detto secondo FET a canale n (Q6) è connesso a detta massa (GND) e un terminale di drain di detto secondo FET a canale n (Q6) è connesso al secondo terminale di detto primo FET (Q3).
5. 5. Il sistema di misura secondo una qualsiasi delle rivendicazioni precedenti, in cui detto circuito di misurazione (266) comprende un terzo FET (Q7), in cui un primo terminale di detto terzo FET (Q7) è connesso a una tensione di riferimento o al secondo terminale di detto FET (Q2) e un terminale di gate di detto terzo FET (Q7) è connesso al terminale di uscita di detto amplificatore operazionale (260), per cui un secondo terminale di detto terzo FET (Q7) fornisce una corrente (ID), in cui detta corrente (ID) è proporzionale alla corrente (IG) generata da detta sorgente di corrente variabile (262).
6. 6. Il sistema di misura secondo la Rivendicazione 5, comprendente un condensatore (CD) e opzionalmente un resistore (RD) connessi tra il secondo terminale di detto terzo FET (Q7) e una massa (GND).
7. 7. Il sistema di misura secondo la Rivendicazione 6, comprendente: - un primo switch elettronico (Q8) connesso tra detto condensatore (CD) e il secondo terminale di detto terzo FET (Q7); - un inseguitore di tensione (278) configurato per fornire in uscita la tensione (VD) in detto condensatore (CD); e - un secondo switch elettronico (Q9) connesso tra l’uscita di detto inseguitore di tensione (278) e il secondo terminale di detto terzo FET (Q7).
8. 8. Il sistema di misura secondo una qualsiasi delle rivendicazioni precedenti, comprendente: - un circuito chopper (272) associato a detto amplificatore operazionale (260), in cui detto circuito chopper (272) è configurato per commutare i terminali di ingresso ed eventualmente anche quello di uscita di detto amplificatore operazionale (260) in funzione di un segnale di controllo di chopping (CHOP), muovendo con ciò l’offset di detto amplificatore operazionale (260) a una frequenza più alta rispetto alla frequenza del segnale; e - un circuito di filtro (274) configurato per filtrare detto segnale di misurazione (S) al fine di rimuovere la frequenza di detto segnale di controllo di chopping (CHOP) da detto segnale di misurazione (S).
9. 9. Il sistema di misura secondo una qualsiasi delle rivendicazioni precedenti, in cui detto FET (Q2) e detto primo FET (Q3) sono FET a canale p e detto sistema di misura comprende: - un quarto FET a canale p (Q10) che è una versione scalata di detto FET (Q2), in cui un terminale di drain di detto quarto FET a canale p (Q10) è connesso al primo terminale (Lx) di detto FET (Q2), in cui un terminale di source di detto quarto FET a canale p (Q10) è connesso al secondo terminale di detto primo FET (Q3), e in cui un terminale di gate di detto quarto FET a canale p (Q10) è connesso al terminale di source di detto quarto FET a canale p (Q10), per cui, quando il secondo terminale e il terminale di gate di detto FET (Q2) sono cortocircuitati, detto amplificatore operazionale (260) regola, tramite detta sorgente di corrente variabile (262) e detto specchio di corrente (264), la tensione in detto terminale di source di detto quarto FET a canale p (Q10) alla tensione nel secondo terminale (104a) di detto FET a canale p (Q2) e attraverso detto quarto FET a canale p (Q10) scorre una corrente (IS2), che è proporzionale a detta corrente (IM) che scorre attraverso detto FET (Q2).
10. 10. Il sistema di misura secondo una qualsiasi delle rivendicazioni precedenti, in cui detto primo FET (Q3) è implementato con una pluralità di FET che hanno i loro percorsi di corrente connessi in serie.
11. 11. Un circuito integrato comprendente il sistema di misura secondo una qualsiasi delle rivendicazioni precedenti.
12. 12. Un convertitore elettronico comprendente uno stadio di commutazione (Q1, Q2) e un sistema di misura secondo una qualsiasi delle rivendicazioni precedenti, in cui detto stadio di commutazione (Q1, Q2) comprende almeno un FET (Q1, Q2) che rappresenta detto FET (Q2).
13. 13. Un procedimento per operare un convertitore elettronico secondo la Rivendicazione 12, comprendente le fasi di: - pilotare detto FET (Q1, Q2) con un segnale di pilotaggio (DRV1/DRV2); - generare tramite detto circuito di misura (26) un segnale (ID, VD) indicativo della corrente (IM) che scorre attraverso detto FET (Q1, Q2); e - variare detto segnale di pilotaggio (DRV1/DRV2) in funzione di detto segnale (ID, VD) indicativo della corrente (IM) che scorre attraverso detto FET (Q2).