DE102009015604A1 - Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen - Google Patents

Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen Download PDF

Info

Publication number
DE102009015604A1
DE102009015604A1 DE200910015604 DE102009015604A DE102009015604A1 DE 102009015604 A1 DE102009015604 A1 DE 102009015604A1 DE 200910015604 DE200910015604 DE 200910015604 DE 102009015604 A DE102009015604 A DE 102009015604A DE 102009015604 A1 DE102009015604 A1 DE 102009015604A1
Authority
DE
Germany
Prior art keywords
layer
substrate
uppermost layer
etching
uppermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200910015604
Other languages
English (en)
Inventor
Detlef Dipl.-Ing. Gerhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200910015604 priority Critical patent/DE102009015604A1/de
Priority to PCT/EP2010/054195 priority patent/WO2010112504A1/de
Publication of DE102009015604A1 publication Critical patent/DE102009015604A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Strukturierung einer auf einem Substrat (11) befindlichen Schicht (12). Erfindungsgemäß ist vorgesehen, dass die oberste Lage (13) aus einem Edelmetall wie Au besteht und im ersten Prozessschritt mittels eines Laserstrahls (17) strukturiert wird. Hierbei entsteht eine Öffnung (18), so dass die oberste Schicht (13) als Ätzmaske zum Einsatz kommt. In einem weiteren Schritt können die weiteren Lagen (14, 15, 16) durch eine Ätzbehandlung strukturiert werden. Hierbei verbleibt die oberste Schicht (13) bei dem fertig gestellten Bauteil auf den unteren Lagen (14, 15, 16) und übernimmt hier eine besondere Funktion (z.B. als Bondfläche). Das Verfahren hat den Vorteil, dass die gesonderte Herstellung einer Ätzmaske nicht notwendig ist, die nach erfolgter Herstellung des Bauteils wieder entfernt werden müsste.

Description

  • Die Erfindung betrifft ein Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen. Hierbei wird zunächst die oberste Lage unter Anwendung eines Laserstrahls derart prozessiert, dass eine Ätzmaske für die darunter liegende Lage entsteht. In einem nächsten Schritt wird mindestens eine darunter liegende Lage unter Anwendung eines Ätzmediums strukturiert.
  • Ein Verfahren der eingangs genannten Art ist beispielsweise in dem Abstract zur japanischen Patentanmeldung 2006-100810 A1 bekannt. Danach wird dieses Verfahren zur Strukturierung eines Halbleiterbauteils verwendet. Unter Umgehung der üblichen fotolithographischen Prozesse, mit deren Hilfe Ätzmasken aus Fotolack auf der Oberfläche des zu strukturierenden Bauteils aufgebracht werden, wird gemäß dem genannten Abstract die oberste Lage des beschichteten, zu strukturierenden Bauteils unter Anwendung des Laser in ein Metalloxid verwandelt, welches einem nachfolgend angewendeten Ätzmedium einen größeren Widerstand entgegensetzt, als die nicht oxidierten Schichtanteile. Durch Anwendung eines Ätzmediums wird daher die nicht oxidierte oberste Lage sowie die darunter befindliche Lage abgetragen, wodurch das Bauteil strukturiert wird. Dabei bilden die oxidierten Anteile der obersten Lage im fertig gestellten Bauteil die Oberfläche in den nicht abgetragenen Bereichen des Bauteils.
  • Die Aufgabe der Erfindung liegt darin, ein Verfahren der eingangs genannten Art dahingehend zu verbessern, dass das er zeugte Bauteil vergleichsweise gut für einen nachfolgenden Montageprozess vorbereitet ist.
  • Diese Aufgabe wird mit dem eingangs genannten Verfahren erfindungsgemäß dadurch gelöst, dass als oberste Lage ein Edelmetall oder eine Edelmetalllegierung verwendet wird und für die untere Lage oder die unteren Lagen kein Edelmetall und keine Edelmetalllegierung verwendet wird, wobei die oberste Lage an den Bereichen der zu erzeugenden Ätzöffnungen der Ätzmaske durch den Laserstrahl entfernt wird. Erfindungsgemäß wird daher das Laserlicht nicht verwendet, um die oberste Lage in ein beständiges Material zu verwandeln, sondern die Laserbehandlung erfolgt mit dem Ziel eines Materialabtrags der obersten Lage unter Ausbildung der gewünschten Ätzöffnungen. Hierbei muss der Energiegehalt des Lasers ausreichend für diese Aufgabe sein. Die nach dem Stand der Technik zum Einsatz kommenden Laser zur Überführung des Materials der obersten Lage in ein beständiges Material (Oxidieren der Schicht bzw. Entwickeln einer fotolithographischen Lage) sind daher für die Durchführung des erfindungsgemäßen Verfahrens nicht genügend leistungsfähig.
  • Für die Anwendbarkeit des Verfahrens ist es weiterhin von vorrangiger Bedeutung, dass die oberste Lage so edel ist, dass ein Abtrag des Materials, welches die Ätzmaske bildet, durch das Ätzmedium nicht oder nur sehr langsam abgetragen wird. Die zu strukturierenden Lagen unterhalb der obersten Lage müssen jedoch im Vergleich hierzu so viel unedler sein, dass diese durch das Ätzmedium in vertretbarer Zeit entfernt werden können.
  • Das erfindungsgemäße Ätzverfahren kann besonders vorteilhaft bei beschichteten Bauteilen angewendet werden, die zumindest an Teilen ihrer Oberfläche eine Decklage aus einem Edelmetall benötigen. Bei diesen Bauteilen kann vorteilhaft die Prozessierung einer eigenen Ätzmaske entfallen, weil die oberste Lage aus dem Edelmetall neben der für das Bauteil vorgesehenen Funktion auch die Funktion einer Ätzmaske während des Ätzprozesses übernehmen kann. Dadurch kann auch die Nachbehandlung vorteilhaft entfallen, die notwendig ist, wenn eine Ätzmaske aufgetragen wird, die anschließend wieder entfernt werden muss.
  • Unter Edelmetallen sollen im Zusammenhang mit dieser Erfindung Au, Ag und die Platinoiden (Ru, Rh, Pd, Os, Ir und Pt) verstanden werden. Besonders vorteilhaft ist es jedoch, wenn für die oberste Lage Au oder eine Au-Legierung verwendet wird. Au eignet sich insbesondere als Substrat, wenn in weiteren Verfahrensschritten der Herstellung des Bauteils elektrische Bauelemente oder Bonddrähte gebondet werden sollen. Durch die Strukturierung des Bauteils ist es möglich, dass die oberste Schicht in Form von Feldern ausgebildet wird, auf denen diese elektrischen Bauteile und auch die Bonddrähte gebondet werden können. Für den Fall, dass eine elektrische Isolation notwendig ist, und das Substrat aus einem elektrischen Isolator besteht, können die Gräben, die in die Lagen der Schicht geätzt werden, bis auf das Substrat herabreichen. Vorteilhaft ist es, wenn als Substrat ein Keramikbauteil, insbesondere aus AlN, Verwendung findet. Dieses weist elektrisch isolierende Eigenschaften auf, so dass eine elektrische Isolation zwischen benachbarten Schichtbereichen ermöglicht wird. Außerdem können vorteilhaft auf das Substrat auch elektrische Bauelemente montiert werden, deren Betrieb eine große Wärmeentwicklung mit sich bringt, da die Wärme durch AlN gut abgeleitet werden kann.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass eine der unteren Lagen aus Cu oder einer Cu-Legierung besteht. Die Wahl dieses Metalls ist besonders vorteilhaft, wenn aus der Schicht einzelne elektrische Leiter prozessiert werden sollen. Einerseits lässt sich Cu vergleichsweise gut mittels einer Ätzbehandlung strukturieren. Zum anderen ist Cu ein guter elektrischer Leiter, so dass die erforderlichen Querschnitte der erzeugten Leiterbahnen vergleichsweise gering ausfallen können. Natürlich können auch andere elektrisch gut leitfähige Metalle wie Al verwendet werden.
  • Weiterhin ist es vorteilhaft, wenn die an die oberste Lage angrenzende untere Lage aus Ni oder einer Ni-Legierung besteht. Diese Lage verhindert vorteilhaft ein Ablegieren der obersten Lage aus Edelmetall. Insbesondere wenn Au als oberste Lage und Cu als eine der unteren Lagen verwendet wird, kann Ni als Diffusions-Sperrschicht für Au und Cu dienen, da ansonsten an einer direkten Grenzfläche zwischen Au und Cu aufgrund von Diffusionsprozessen eine schnelle Legierung erfolgen würde. Dies würde jedoch die Eigenschaften der obersten Lage hinsichtlich ihrer Korrosionsbeständigkeit gegenüber dem Ätzmittel negativ beeinflussen, weswegen dies verhindert werden muss.
  • Es ist auch vorteilhaft, wenn die an das Substrat angrenzende untere Lage aus Ni oder einer Ni-Legierung besteht. Hier übernimmt diese Lage die Funktion einer Haftvermittlerlage, weil diese auf insbesondere keramischen Bauteilen eine gute Haftung erzeugt und für andere Metalle einen geeigneten Untergrund bildet.
  • Vorteilhaft ist es auch möglich, dass die oberste Lage über Kanten des Substrates hinwegprozessiert wird. Hierin ist ein großer Vorteil der Prozessierung der obersten Lage mittels des Lasers zu sehen. Vor der Prozessierung mit dem Laser kann das Substrat beispielsweise galvanisch zuverlässig über Kanten hinweg mit einer Schicht aus mehreren Lagen versehen werden. Mittels des Lasers können Öffnungen in der obersten Lage, die als Ätzöffnungen dienen sollen, auch über die Kanten hinweg ausgebildet werden. Hierbei ist der Laser in geeigneter Weise zu führen, wobei die zulässigen Auftreffwinkel des Laserstrahls auf die oberste Lage berücksichtigt werden müssen.
  • Insbesondere kann die Oberseite des Substrates in mehreren Stufen ausgeführt sein. Das Substrat stellt dann, wenn es beispielsweise als Schaltungsträger verwendet werden soll, mehrere Ebenen für die Montage von elektrischen Bautelementen zur Verfügung.
  • Außerdem ist es vorteilhaft, wenn zumindest die oberste Lage bevorzugt auch alle Lagen der Schicht auf die gesamte Oberfläche des das Substrat bildenden Bauteils aufgebracht werden. Dies hat mehrere Vorteile. Grundsätzlich ist damit eine Strukturierung des Substrates an allen Seiten, also der gesamten Oberfläche möglich und nicht nur auf seiner Vorderseite. Außerdem hat eine Beschichtung der gesamten Oberfläche auch prozesstechnische Vorteile, wenn die Schicht beispielsweise galvanisch erzeugt wird. Zuletzt bildet die oberste Lage aus Edelmetall aufgrund seiner innerten Eigenschaften auch einen guten Schutz für das Substrat.
  • Weitere Einzelheiten der Erfindung werden nachfolgend anhand schematischer Ausführungsbeispiele beschrieben. Gleiche oder sich entsprechende Zeichnungselemente sind jeweils mit den gleichen Bezugszeichen versehen und werden nur insoweit mehrfach erläutert, wie sich Unterschiede zwischen den einzelnen Figuren ergeben. Es zeigen
  • 1 und 2 verschiedene Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens, wobei das zu strukturierende Bauteil als Ausschnitt geschnitten dargestellt ist und
  • 3 ein Bauteil im Schnitt, welches nach einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt wurde.
  • In 1 ist ein Substrat 11 mit einer Schicht 12 dargestellt, welche mehrere Lagen aufweist. Die oberste Lage 13 besteht aus Au. Dieser obersten Lage 13 folgen mehrere untere Lagen 14, 15, 16. Die Lagen 14 und 16 bestehen aus Ni und die Lage 15 aus Cu. In 1 ist ein Verfahrensabschnitt dargestellt, bei dem mittels eines Laserstrahls 17 die oberste Lage 13 abgetragen wird. Auf diese Weise entstehen in der obersten Lage 13 Ätzöffnungen 18, in denen das Material der obersten Lage 13 durch den Laserstrahl 17 verdampft wurde. Insofern kann die oberste Lage für einen nachfolgenden Ätzschritt als Maske dienen.
  • Die Ätzbehandlung erfolgt beispielsweise mittels der Ätzmedien
    • • Ammoniumoxydisulfat oder Eisen-III-Chlorid (die typischerweise für Cu verwendet werden) und
    • • konzentrierte Säuren wie HF, HNO3 oder HPO3 (als Ätzmittel für Ni bekannt sind).
  • Zu erkennen ist in 2 eine Ätzgrube 19 unterhalb der Ätzöffnung 18 in der obersten Lage, wobei die Ätzgrube 19 einen Nutgrund 20 aufweist, welcher durch das Substrat 11 gebildet wird.
  • Das Substrat gemäß 3 bildet einen Schaltungsträger aus Keramik (AlN), welcher im Schnitt dargestellt ist und von allen Seiten mit der Beschichtung 12 versehen ist. Die Beschichtung 12 ist entsprechend 1 aufgebaut, wobei die einzelnen Lagen nicht explizit dargestellt sind. In dem Substrat ist eine Stufe 21 vorgesehen, wobei hierdurch eine Art Podest entsteht, auf dem die Beschichtung ein Feld 22 für ein elektrisches Bauelement 23 bildet. Das Feld ist durch eine Leiterbahn 24 elektrisch kontaktiert. Diese ist lediglich exemplarisch dargestellt. Das Feld 23 kann durch mehrere gleichartige Leiterbahnen verbunden sein, wobei dann in nicht dargestellter Weise Ätzgruben ausgeführt sein müssen, die eine elektrische Isolierung der benachbarten Leiterbahnen und Kontaktflächen gewährleistet. Derartige Ätzgruben 19 sind exemplarisch bei der Leiterbahn 24 dargestellt. Mit derartigen Ätzgruben 19 kann auch eine Kontaktfläche 25 für einen Bonddraht 26 von der restlichen Schicht 12 abgeteilt werden.
  • Um das Feld 22 von der restlichen Schicht 12 freizustellen, wurde die Schicht 12 auch im Bereich der Stufe 21 an den Seitenflächen weggeätzt. Zu diesem Zweck musste die dort angebrachte oberste Lage 13 (dargestellt in 1) oberhalb der durch die Stufe gebildeten Kante 27 entfernt werden. Eine nachfolgende Ätzung hat die Stufe mitsamt der Kante dann bis auf das Substrat freigelegt, wodurch die Fläche 22 gebildet wurde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2006-100810 A1 [0002]

Claims (9)

  1. Verfahren zur Strukturierung einer auf einem Substrat (11) befindlichen Schicht mit mehreren Lagen, • bei dem die oberste Lage (13) unter Anwendung eines Laserstrahls (17) derart prozessiert wird, dass eine Ätzmaske für die darunterliegende Lage (14) entsteht und • bei dem mindestens die darunterliegende Lage (14) unter Anwendung eines Ätzmediums strukturiert wird, dadurch gekennzeichnet, dass als oberste Lage (13) ein Edelmetall oder eine Edelmetalllegierung verwendet wird und für die untere Lage (14) oder die unteren Lagen (14, 15, 16) kein Edelmetall und keine Edelmetalllegierung verwendet wird, wobei die oberste Lage (13) an den Bereichen der zu erzeugenden Ätzöffnungen (18) der Ätzmaske durch den Laserstrahl entfernt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als oberste Lage (13) Au oder eine Au-Legierung verwendet wird.
  3. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat (11) ein Keramikbauteil insbesondere aus AlN zum Einsatz kommt.
  4. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine der unteren Lagen (14, 15, 16) aus Cu oder einer Cu-Legierung besteht.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die an die oberste Lage (13) angrenzende untere Lage (14) und/oder die an das Substrat angrenzende untere Lage (16) aus Ni oder einer Ni-Legierung besteht.
  6. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die oberste Lage (13) über Kanten (27) des Substrates (11) hinweg prozessiert wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Oberseite des Substrates (11) in mehreren Stufen (21) ausgeführt ist.
  8. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest die oberste (13) Lage auf die gesamte Oberfläche des das Substrat (11) bildenden Bauteiles aufgebracht wird.
  9. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass auf der obersten Schicht (13) Felder (22) ausgebildet werden, auf denen mindestens ein elektrisches Bauelement (23) und/oder mindestens ein Bonddraht (26) gebondet wird.
DE200910015604 2009-04-02 2009-04-02 Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen Withdrawn DE102009015604A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200910015604 DE102009015604A1 (de) 2009-04-02 2009-04-02 Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen
PCT/EP2010/054195 WO2010112504A1 (de) 2009-04-02 2010-03-30 Verfahren zur strukturierung einer auf einem substrat befindlichen schicht mit mehreren lagen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200910015604 DE102009015604A1 (de) 2009-04-02 2009-04-02 Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen

Publications (1)

Publication Number Publication Date
DE102009015604A1 true DE102009015604A1 (de) 2010-10-07

Family

ID=42238547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910015604 Withdrawn DE102009015604A1 (de) 2009-04-02 2009-04-02 Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen

Country Status (2)

Country Link
DE (1) DE102009015604A1 (de)
WO (1) WO2010112504A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
JP2006100810A (ja) 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2518279A1 (de) * 1975-04-24 1976-11-04 Siemens Ag Verfahren zur herstellung eines induktiven bauelements
US4543153A (en) * 1984-05-17 1985-09-24 Psi Star Process and apparatus for etching copper masked by a nickel-gold mask
GB2207395B (en) * 1987-07-29 1991-07-17 Gen Electric Plc A method for producing a pattern in a material
DE59403626D1 (de) * 1993-09-29 1997-09-11 Siemens Nv Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
JP2006100810A (ja) 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
WO2010112504A1 (de) 2010-10-07

Similar Documents

Publication Publication Date Title
DE2637667C2 (de) Halbleiteranordnung
DE1614872C3 (de) Halbleiteranordnung
DE1965546C3 (de) Halbleiterbauelement
WO2013167643A2 (de) Verfahren zum elektrischen kontaktieren eines elektronischen bauelements als stapel und elektronisches bauelement mit einer kontaktierungsstruktur
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE102012105059A1 (de) Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement
DE3638799A1 (de) Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat
DE102015109333A1 (de) Optoelektronisches Bauelement
DE102010027149A1 (de) Verbiegbare Metallkernleiterplatte
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE102009015604A1 (de) Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen
DE102009017434A1 (de) Elektronisches Bauelement und Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements als Stapel
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
WO2007093279A2 (de) Verfahren zur herstellung von elektronischen bauelementen und drucksensor
DE1465748A1 (de) Verfahren zur Herstellung von hermetisch gekapselten Bauelementen,insbesondere von integrierten Schaltungen sandwichartiger Struktur
DE10104265A1 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102018221485A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4437963A1 (de) Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte
DE102012223077A1 (de) Kontaktanordnung für einen mehrlagigen Schaltungsträger
DE102022124238A1 (de) Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen
DE10255427B4 (de) Verfahren zur Herstellung einer Antifuse in einem Substrat und Antifuse-Struktur zur Integration in einem Substrat
DE102015217334B3 (de) Verfahren zum Herstellen eines als Stapel ausgebildeten Vielschichtaktors
WO2004086497A2 (de) Verfahren zur herstellung von chipstapeln
DE2144078C3 (de) Leiterplatte mit Uberkreuzungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned

Effective date: 20110628