DE102009010199A1 - Systemträger mit Formschlossentlüftung - Google Patents
Systemträger mit Formschlossentlüftung Download PDFInfo
- Publication number
- DE102009010199A1 DE102009010199A1 DE102009010199A DE102009010199A DE102009010199A1 DE 102009010199 A1 DE102009010199 A1 DE 102009010199A1 DE 102009010199 A DE102009010199 A DE 102009010199A DE 102009010199 A DE102009010199 A DE 102009010199A DE 102009010199 A1 DE102009010199 A1 DE 102009010199A1
- Authority
- DE
- Germany
- Prior art keywords
- peripheral edge
- venting channel
- opening
- die pad
- system carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 37
- 238000013022 venting Methods 0.000 claims description 36
- 229910000679 solder Inorganic materials 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 18
- 238000004080 punching Methods 0.000 claims description 14
- 238000009423 ventilation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002775 capsule Substances 0.000 claims 1
- KENZYIHFBRWMOD-UHFFFAOYSA-N 1,2-dichloro-4-(2,5-dichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C=C(Cl)C(Cl)=CC=2)=C1 KENZYIHFBRWMOD-UHFFFAOYSA-N 0.000 description 15
- 238000005538 encapsulation Methods 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Ein Systemträger zum Stützen eines Halbleiterchips weist ein Die-Pad mit einer ersten Hauptoberfläche (38) und einer gegenüberliegenden zweiten Hauptoberfläche (40), die eine Dicke definieren, und mindestens eine Umfangskante auf. Er umfasst ferner eine Öffnung (42), die von der mindestens einen Umfangskante (44) beabstandet ist und durch die Dicke des Die-Pads (32) zwischen der ersten und zweiten Hauptoberfläche (38, 40) verläuft. Ein Entlüftungskanal (50) verläuft von der mindestens einen Umfangskante (44) zur Öffnung (42), sodass die Öffnung (42) mit der mindestens einen Umfangskante (44) in Verbindung steht.
Description
- Die Erfindung betrifft Systemträger zum Stützen eines Halbleiterchips sowie Halbleiter-Packages und Verfahren zum Herstellen eines Halbleiter-Package.
- Es sind verschiedene Halbleiterchip-Packages (Halbleiterchipgehäuse) bekannt, die eine Stütze für einen integrierten Schaltungschip oder Die und assoziierte Bonddrähte liefern, Schutz vor feindlichen Umgebungen bereitstellen und eine Oberflächenmontage des Die an und Zusammenschaltung mit einer gedruckten Leiterplatte ermöglichen. Eine Package-Konfiguration enthält einen Systemträger (Leadframe) mit einem Die-Pad und Drahtbondpads, wobei das Die an das Die-Pad gebondet und elektrisch über Bondzuleitungen oder -drähte an die Drahtbondpads gekoppelt ist. Ein Kapselungsmaterial wie beispielsweise etwa Kunststoff, Epoxid oder Harz, wird über dem Die und Bonddrähten und einem Abschnitt des Die-Pad und Drahtbondpads ausgebildet und füllt einen Raum zwischen dem Die und Drahtbondpads.
- Um besser sicherzustellen, dass das Kapselungsmaterial nicht von dem Die-Pad weggezogen wird oder sich davon trennt, enthält eine Package-Konfiguration eine Formschlossöffnung, die durch das Die-Pad verläuft und auf einer Oberfläche des Die-Pad gegenüber dem Die breiter ist. Während des Kapselungsprozesses füllt das flüssige Kapselungsmaterial die Formschlossöffnung, sodass das Kapselungsmaterial nach dem Härten oder Aushärten mechanisch an das Die-Pad gekoppelt ist. Während des nachfolgenden Anbringens des Chip-Packages an einer gedruckten Leiterplatte (PCB), was üblicherweise unter Verwendung von Aufschmelzlöttechniken erreicht wird, haftet Lot jedoch nicht an dem die Formschlossöffnung füllenden Kapselungsmaterial.
- Eine der Erfindung zugrunde liegende Aufgabe kann darin gesehen werden, eine sichere Häusung eines Halbleiter-Package zu ermöglichen. Insbesondere soll eine sichere Verbindung zwischen dem Kapselungsmaterial und dem Systemträger erreichbar sein.
- Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
- Eine Ausführungsform stellt einen Systemträger bereit zum Stützen eines Halbleiterchips, wobei der Systemträger ein Die-Pad mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche, eine Dicke definierend, und mit mindestens einer Umfangskante enthält. Eine Öffnung ist von der mindestens einen Umfangskante beabstandet und verläuft durch die Dicke des Die-Pad zwischen der ersten und zweiten Hauptoberfläche. Ein Entlüftungskanal verläuft von der mindestens einen Umfangskante zur Öffnung, sodass die Öffnung mit der mindestens einen Umfangskante in Verbindung steht.
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln, und stellen einen Teil der Beschreibung dar. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht not wendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 zeigt eine Draufsicht, die einen Systemträger gemäß einer Ausführungsform darstellt. -
2 zeigt eine Querschnittsansicht des Systemträgers von1 . -
3 zeigt eine Querschnittsansicht eines den Systemträger von1 verwendenden Halbleiter-Package. -
4 zeigt eine Perspektivansicht des Halbleiter-Package von3 . -
5 zeigt eine Draufsicht auf den Halbleiter-Package von3 . -
6 zeigt eine Bodenansicht des Halbleiter-Package von3 . -
7 zeigt eine Querschnittsansicht des an einer Oberfläche angebrachten Halbleiter-Package von3 gemäß einer Ausführungsform. -
8 zeigt eine Bodenansicht des an einer Oberfläche angebrachten Halbleiter-Package wie in7 gezeigt. -
9 zeigt eine Perspektivansicht des an einer Oberfläche angebrachten Halbleiter-Package wie in7 gezeigt. -
10 zeigt eine Seitenansicht eines Abschnitts des an einer Oberfläche angebrachten Halbleiter-Package wie in7 gezeigt, und zeigt einen Entlüftungskanal gemäß einer Ausführungsform. -
11 zeigt eine Seitenansicht eines Abschnitts des an einer Oberfläche angebrachten Halbleiter-Package wie in7 gezeigt, und zeigt einen Entlüftungskanal gemäß einer anderen Ausführungsform. -
12 zeigt ein Flussdiagramm, das einen Formprozess gemäß einer Ausführungsform allgemein beschreibt. - In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen.
-
1 zeigt eine Draufsicht, die einen Systemträger (Leadframe)30 darstellt zum Stützen eines Halbleiterchips und die eine Formschlossöffnung und einen Entlüftungskanal gemäß einer Ausführungsform verwendet. Bei einer Ausführungsform umfasst der Systemträger30 wie dargestellt einen drahtlosen Systemträger. Der Systemträger30 enthält ein Die-Pad32 und mehrere Drahtbondpads34 , die zu mehreren Zuleitungen36 verlaufen. Der Systemträger30 besitzt eine vordere oder obere Oberfläche38 , die, wie unten ausführlicher beschrieben ist, konfiguriert ist, einen Halbleiterchip zu empfangen und sich mechanisch mit diesem zu verbinden, und eine hintere oder untere Oberfläche40 (siehe2 ), die konfiguriert ist, sich mit einer Anbringungsoberfläche wie etwa beispielsweise einer gedruckten Leiterplatte (PCB) zu verbinden. Das Die-Pad32 enthält eine von einer gegenüber den Drahtbondpads34 liegenden Umfangskante44 des Die-Pad32 beabstandete Formschlossöffnung oder Formschlussöffnung42 . -
2 zeigt eine Querschnittsansicht „A-A” des Systemträgers30 von1 , die die Formschlossöffnung42 weiter veranschaulicht. Wie dargestellt verläuft die Formschlossöffnung42 von der oberen Oberfläche38 durch eine Dicke46 des Die-Pad32 zur unteren Oberfläche40 . Bei einer Ausführungsform enthält die Formschlossöffnung42 eine Formschlosskerbe48 entlang der unteren Oberfläche40 , sodass die Formschlossöffnung42 größer ist oder eine größere Fläche bei der unteren Oberfläche40 als der oberen Oberfläche38 besitzt. Wie unten ausführlicher beschrieben wird, ist die Formschlossöffnung42 konfiguriert, während eines Halbleiter-Package-Fabrikationsprozesses ein Kapselungsmaterial aufzunehmen und in Eingriff zu nehmen. Wenngleich die Formschlossöffnung42 als von rechteckiger Gestalt dargestellt ist, kann sie auch andere Gestaltungen aufweisen. - Ein Entlüftungskanal
50 verläuft von der Umfangskante44 zur Formschlossöffnung42 , sodass die Formschlossöffnung42 mit der Umfangskante44 des Die-Pad32 in Kommunikation bzw. Verbindung steht. Bei einer Ausführungsform verläuft, wie in1 gezeigt, der Entlüftungskanal50 von der oberen Oberfläche38 durch die ganze Dicke46 des Die-Pad32 zur unteren Oberfläche40 . Wie unten ausführlicher beschrieben wird, liefert der Entlüftungskanal50 einen Austritts- oder Evakuierungsweg für Luft, die ansonsten möglicherweise unter der Formschlossöffnung42 gefangen werden könnte, wenn die untere Oberfläche40 als Teil eines Halbleiter-Package gebondet wird, wie etwa durch Löten an eine Anbringungsoberfläche eines Elektronikbauelements, wie etwa beispielsweise einer PCB. - In der Regel werden Systemträger, wie etwa der Systemträger
30 , durch Stanz- oder Ätzprozesse aus flachem Blech (z. B. Kupfer) konstruiert. Beim Stanzen werden Matrizen- und Stempelsätze verwendet, um die gewünschte Systemträgerstruktur über einen oder mehrere Stanz-/Lochungsprozesse zu erzielen. Die beabsichtigte Systemträgerstruktur wird oftmals fortschreitend durch eine Reihe von Stanz-/Lochungsprozessen erzielt. - Das Ätzen beinhaltet in der Regel das selektive Bedecken des Blechs mit einem Fotolack gemäß einer gewünschten Struktur des Systemträgers. Das Blech wird dann chemischen Ätzmitteln ausgesetzt, um Bereiche des Bleches zu entfernen, die nicht von dem Fotolack bedeckt sind. Ähnlich wie bei mechanischen Lochungsprozessen kann die gewünschte Systemträgerstruktur fortschreitend durch eine Reihe von Ätzprozessen erzielt werden.
- Bei einer Ausführungsform wird der Systemträger
30 einschließlich der Formschlossöffnung42 und dem Entlüftungskanal50 unter Verwendung von Stanz-/Lochungsprozessen hergestellt. Bei einer Ausführungsform wird der Systemträger30 durch eine Reihe von Stanz-/Lochungsprozessen hergestellt. Bei einer Ausführungsform wird die Formschlossöffnung42 durch das Stanzen von Vertiefungen oder Stufen entlang der Umfangskante der Formschlossöffnung42 ausgebildet, um eine Formschlosskerbe48 auszubilden. - Bei einer Ausführungsform wird der Systemträger
30 einschließlich der Formschlossöffnung42 und dem Entlüftungska nal50 unter Verwendung von chemischen Ätzprozessen hergestellt. Bei einer Ausführungsform wird der Systemträger30 über eine Reihe von chemischen Ätzprozessen hergestellt. Bei einer Ausführungsform wird die Umfangskante der Formschlossöffnung42 selektiv teilweise durch das Blech (z. B. Kupfer) des Systemträgers30 geätzt, um die Formschlosskerbe48 auszubilden (z. B. ein Halbätzprofil). - Die
3 bis6 zeigen eine Ausführungsform eines Halbleiter-Package60 , das den Systemträger30 wie oben beschrieben verwendet.3 ist eine Querschnittsansicht, die das Halbleiter-Package60 allgemein darstellt, während die4 bis6 jeweils eine Perspektivansicht, Draufsicht und Bodenansicht zeigen. - Unter Bezugnahme auf
3 enthält das Halbleiter-Package60 den Systemträger30 und einen Halbleiterchip oder Die62 , der etwa mit beispielsweise einem Epoxid an die vordere Oberfläche38 des Die-Pad32 gebondet ist. Mehrere Bonddrähte64 koppeln den Die62 elektrisch an die mehreren Drahtbondpads34 . Ein Kapselungsmaterial66 wie etwa Kunststoff, Epoxid oder Harz, als Beispiel, wird über dem Die62 , den Bonddrähten64 und den Drahtbondpads34 und über einem Abschnitt des Die-Pad32 und der Zuleitungen36 ausgebildet. Kapselungsmaterial66 füllt Räume zwischen dem Die62 und dem Die-Pad32 und um die Bonddrähte64 und Drahtbondpads34 herum. - Kapselungsmaterial
66 füllt mit Ausnahme eines Abschnitts auch die ganze Formschlossöffnung42 einschließlich der Formschlosskerbe48 und einem Teil des Entlüftungskanals50 . Die Formschlossöffnung42 bildet dadurch, dass sie an der unteren Oberfläche40 breiter ist als an der oberen Oberfläche38 (d. h. die Seite, zu der der Die62 gebondet wird), eine mechanische Passform oder eine mechanische Verzahnung, die Kapselungsmaterial66 einfängt und festhält, und um es daran zu hindern, dass es sich von Die- und Drahtbondpads32 und34 und von dem Die62 trennt oder wegzieht. -
7 ist eine Querschnittsansicht des Halbleiter-Package60 der3 bis6 nach dem Anbringen an einer Anbringungsoberfläche, wie etwa einer PCB70 , eines Elektronikbauelements. Ein herkömmliches Verfahren zum Anbringen von Halbleiter-Packages an PCBs, wie etwa dem Halbleiter-Package60 an den PCB70 , besteht darin, das Die-Pad32 und jedes der mehreren Drahtbondpads34 getrennt an einen entsprechenden Anschluss oder Anbringungspad (z. B. ein Kupferpad) auf dem PCB70 (siehe8 ) zu löten, wobei ein Aufschmelzlötprozess verwendet wird. Während eines typischen Aufschmelzlötprozesses wird Lötpaste auf den verschiedenen Anbringungspads aufgebracht, und das Halbleiter-Package wird entsprechend positioniert und ausgerichtet. Der PCB und das Halbleiter-Package werden dann in einem Ofen erhitzt, um Lötteilchen in der Paste zu schmelzen und Lötbindungen (z. B. metallurgische Bindungen) zwischen dem Halbleiter-Package und dem PCB auszubilden, wie etwa durch die Lötbindungen72 zwischen dem Halbleiter-Package60 und dem PCB70 veranschaulicht. - Die
8 und9 zeigen eine Unter- bzw. Perspektivansicht des Halbleiter-Package60 von7 nach dem Lötbonden an den PCB70 . Unter Bezugnahme auf8 , die durch den PCB70 blickt, stellt der schraffierte Bereich ein Anbringungspad74 dar, an den das Die-Pad32 lötgebondet ist, und die schraffierten Bereiche76a bis76e stellen Anbringungspads entsprechend jedem der mehreren Drahtbondpads34 dar. - PCBs wie etwa der PCB
70 sind in der Regel konfiguriert, eine Vielzahl an Halbleiter-Packages aufzunehmen, sodass die Anbringungspads, wie etwa die Anbringungspads74 und76a bis76e auf dem PCB70 , nicht individuell zugeschnitten oder be messen werden müssen, um den Abmessungen der Die- und Drahtbondpads eines bestimmten Halbleiter-Package zu entsprechen, wie etwa Die- und Drahtbondpads32 und34 des Halbleiter-Package60 . In der Regel werden die Anbringungspads nicht modifiziert, um Merkmale von individuellen Halbleiter-Packages zu berücksichtigen, wie etwa die Formschlossöffnung42 des Systemträgers30 des Halbleiter-Package60 . - Beispielsweise verwenden, wie durch
7 und8 dargestellt, PCBs, wie etwa der PCB70 , in der Regel ein einziges Die-Anbringungspad zum Bonden an das Die-Pad, wie etwa das Anbringungspad74 , das Abmessungen aufweist, um mindestens das ganze Die-Pad, wie etwa das Die-Pad32 , zu umgreifen. Während des Aufschmelzlötprozesses wird Lötpaste auf dem ganzen Die-Anbringungspad derart aufgebracht, dass die Lötbindung mindestens die ganze untere Oberfläche des Die-Pad, wie etwa die ganze untere Oberfläche40 des Die-Pad32 , einschließlich der Fläche unter der Formschlossöffnung42 bedeckt, und sie kann sich sogar über das Die-Pad hinaus erstrecken, wie durch die Lötbindung72 dargestellt. - Während ein derartiger Ansatz den Prozess des Anbringens oder Bondens des Halbleiter-Package
60 an den PCB70 möglicherweise vereinfacht, wird angemerkt, dass die Lötbindung72 nicht an dem Kapselungsmaterial66 bondet oder haftet. Bei einer Ausführungsform besitzt die Formschlossöffnung eine Breite bei der unteren Oberfläche40 des Systemträgers30 von nur etwa 0,1 Millimetern, was etwa gleich einer Dicke der Lötbindung72 ist. Folglich kann die Lötbindung72 die Breite der Formschlossöffnung42 leicht überbrücken, und zwischen dem Kapselungsmaterial66 innerhalb der Formschlossöffnung42 und der Lötbindung72 kann ein Spalt entstehen, in dem während des Lötaufschmelzprozesses Lufttaschen, wie etwa die Lufttasche80 , eingefangen werden können. Diese eingefangenen Lufttaschen können auch innerhalb des flüssigen Lots während des Aufschmelzprozesses migrieren und sich im schlimmsten Fall zu einem mittleren Gebiet unter dem Die-Pad32 bewegen. Die Wärmeausdehnung von solchen eingefangenen Lufttaschen, wie etwa der Lufttasche80 , während des nachfolgenden Betriebs des Halbleiter-Package60 könnte zum Reißen der Lötbindung72 führen, wodurch die Betriebszuverlässigkeit beeinträchtigt wird, indem sowohl die mechanische als auch die elektrische Verbindung zwischen dem Halbleiter-Package60 und dem PCB70 geschwächt oder zerstört wird. -
10 ist eine Stirn- oder Seitenansicht des Halbleiter-Package60 der7 –9 , die den Entlüftungskanal50 gemäß einer Ausführungsform weiter veranschaulicht. Wie dargestellt verläuft der Entlüftungskanal50 durch die ganze Dicke46 des Systemträgers30 und besitzt eine Breite WV, wie bei90 dargestellt. Während des Prozesses des Ausbildens von Kapselungsmaterial66 um den Halbleiterchip62 und Bonddrähte64 auf der oberen Oberfläche38 des Systemträgers30 herum füllt das Kapselungsmaterial66 mindestens einen Abschnitt des Entlüftungskanals50 . Weil jedoch das Lot der Lötbindung72 nicht an dem Kapselungsmaterial66 haftet oder daran bondet, wird ein lotfreier Spalt92 zwischen dem den Entlüftungskanal50 füllenden Kapselungsmaterial66 und der Lötbindung72 aufrechterhalten. - Bei einer Ausführungsform, wie durch
10 dargestellt, ist die Breite WV90 des Entlüftungskanals50 mindestens breit genug, um zu verhindern, dass das Lot der Lötbindung72 die Breite WV90 des Entlüftungskanals50 überbrückt, sodass mindestens ein Abschnitt des Entlüftungskanals50 frei von Lot zwischen dem Kapselungsmaterial66 und der Leiterplatte70 ist. Bei einer Ausführungsform ist die Breite WV90 größer als eine Dicke der Lötbindung72 . Selbst wenn jedoch das Lot der Lötbindung72 die Breite WV90 vollständig überbrückt, existiert dennoch ein lotfreier Spalt zwischen dem den Ent lüftungskanal50 füllenden Kapselungsmaterial66 und der Lötbindung72 . Bei einer Ausführungsform besitzt der Entlüftungskanal50 eine Breite WV90 von 1 Millimeter (mm). Bei einer Ausführungsform besitzt der Entlüftungskanal50 eine Breite in einem Bereich von 0,5 mm bis 1,5 mm. - Durch Bereitstellen eines Weges, der durch die Lötbindung
72 zwischen der Formschlossöffnung42 und der Umfangskante44 des Systemträgers30 nicht blockiert wird, liefert der Entlüftungskanal50 einen Evakuierungsweg, der das Entweichen von Luft aus der Lufttasche80 von der Formschlossöffnung42 ermöglicht, wie durch Pfeil82 gezeigt (siehe8 und9 ), die ansonsten während des Aufschmelzlötprozesses beim Anbringen des Halbleiter-Package60 an den PCB70 möglicherweise unter der Formschlossöffnung42 eingefangen werden könnte. Als solches reduziert der Entlüftungskanal50 das Potential für das Reißen der Lötbindung72 zwischen dem Die-Pad32 und dem PCB70 und vergrößert die Zuverlässigkeit der Verbindung des Halbleiter-Package60 mit dem PCB70 und somit die Zuverlässigkeit eines Bauelements, von dem der PCB70 ein Teil ist. -
11 ist eine Seitenansicht des Halbleiter-Package60 von7 –9 , die eine weitere Ausführungsform des Entlüftungskanals50 weiter veranschaulicht. Wie dargestellt verläuft der Entlüftungskanal50 , statt durch die ganze Dicke46 des Die-Pad32 zwischen der oberen und unteren Oberfläche38 und40 zu verlaufen, nur teilweise durch die Dicke46 und formt einen Kanal in der unteren Oberfläche40 von der Umfangskante44 zur Formschlossöffnung42 . -
12 ist ein Flussdiagramm, das einen Prozess90 zum Ausbilden eines Halbleiter-Package unter Verwendung eines Systemträgers mit einer Formschlossöffnung und einem Entlüftungskanal, wie etwa eines Halbleiter-Package60 und eines Systemträgers30 , allgemein darstellt. Der Prozess90 beginnt bei92 durch Ausbilden eines Systemträgers (Leadframe) mit mehreren Drahtbondpads und Zuleitungen und einschließlich eines Die-Pad mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche, eine Dicke definierend, und einschließlich mindestens einer Umfangskante, wie oben durch den Systemträger30 dargestellt. - Bei
94 wird eine Formschlossöffnung durch die Dicke des Die-Pad zwischen der ersten und zweiten Hauptoberfläche ausgebildet und ist von der Umfangskante beabstandet, wie etwa die Formschlossöffnung42 des Die-Pad32 . Bei96 wird ein Entlüftungskanal von der Formschlossöffnung durch das Die-Pad zu der Umfangskante ausgebildet, sodass die Formschlossöffnung mit der Umfangskante in Kommunikation steht, wie etwa der Entlüftungskanal50 . Bei einer Ausführungsform verläuft der Entlüftungskanal durch die ganze Dicke des Die-Pad zwischen der ersten und zweiten Hauptoberfläche. Bei einer Ausführungsform verläuft der Entlüftungskanal nur teilweise durch die Dicke des Die-Pad, sodass der Entlüftungskanal einen Kanal in der zweiten Hauptoberfläche zwischen der Formschlossöffnung und der Umfangskante bildet. Wenngleich separat dargestellt, wird angemerkt, dass94 und96 bei anderen Ausführungsformen in92 enthalten sein können. - Bei
98 wird ein Halbleiterchip oder Die an das bei92 ausgebildete Die-Pad gebondet einschließlich Koppeln von mehreren Bonddrähten zwischen dem Halbleiter-Die und den Drahtbondpads, wie etwa oben durch3 dargestellt. Bei einer Ausführungsform schließt der Prozess90 bei100 durch Kapseln der Halbleiter-Die- und Drahtbondpads und mindestens eines Abschnitts des Die-Pad und der Zuleitungen mit einem Kapselungsmaterial, wie etwa oben durch3 bis7 dargestellt. - Wenngleich vorstehend spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können. Die vorliegende Anmeldung soll alle Kombinationen, Anpassungen oder Variationen der vorstehend erörterten spezifischen Ausführungsformen abdecken.
Claims (24)
- Systemträger zum Stützen eines Halbleiterchips, wobei der Systemträger folgendes umfasst: ein Die-Pad (
32 ) mit einer ersten Hauptoberfläche (38 ) und einer gegenüberliegenden zweiten Hauptoberfläche (40 ), die eine Dicke definieren, und mit mindestens einer Umfangskante (44 ); eine Öffnung (42 ), die von der mindestens einen Umfangskante (44 ) beabstandet ist und durch die Dicke des Die-Pad (32 ) zwischen der ersten und zweiten Hauptoberfläche (38 ,40 ) verläuft; und einen Entlüftungskanal (50 ), der von der mindestens einen Umfangskante (44 ) zu der Öffnung (42 ) verläuft, sodass die Öffnung (42 ) mit der mindestens einen Umfangskante (44 ) in Verbindung steht. - Systemträger nach Anspruch 1, wobei der Entlüftungskanal (
50 ) durch die Dicke des Die-Pad (32 ) zwischen der ersten und zweiten Hauptoberfläche (38 ,40 ) verläuft. - Systemträger nach Anspruch 1 oder 2, wobei die erste Hauptoberfläche (
38 ) konfiguriert ist, an einen Halbleiterchip zu bonden, und wobei der Entlüftungskanal (50 ) einen Kanal in der zweiten Oberfläche (40 ) umfasst, der nur teilweise durch die Dicke des Die-Pad (32 ) verläuft. - Systemträger nach einem der vorhergehenden Ansprüche, wobei der Entlüftungskanal (
50 ) eine Länge aufweist, die zwischen der Öffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und eine Breite in einem Bereich von 0,5 bis 1,5 Millimetern. - Systemträger nach einem der vorhergehenden Ansprüche, wobei die Öffnung (
42 ) eine Breite in einer Richtung im we sentlichen parallel zu der Länge des Entlüftungskanals aufweist, die in einem Bereich von etwa 0,5 bis 0,8 Mikrometern liegt. - Systemträger nach einem der vorhergehenden Ansprüche, wobei die erste Hauptoberfläche (
38 ) konfiguriert ist, einen Halbleiterchip aufzunehmen, und die zweite Hauptoberfläche (40 ) konfiguriert ist, an eine Anbringungsoberfläche (70 ) lötgebondet zu werden, und wobei der Entlüftungskanal (50 ) eine Länge besitzt, die zwischen der Öffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und eine Breite, die mindestens breit genug ist, um zu verhindern, dass Lot einer Lötbindung zwischen der zweiten Hauptoberfläche und der Anbringungsoberfläche die Breite des Entlüftungskanals (50 ) überbrückt. - Systemträger nach einem der vorhergehenden Ansprüche, wobei der Systemträger einen drahtlosen Systemträger umfasst.
- Systemträger nach einem der vorhergehenden Ansprüche, wobei die erste Hauptoberfläche (
38 ) konfiguriert ist, an einen Halbleiterchip zu bonden, und wobei die Öffnung (42 ) einen größeren Flächeninhalt bei der zweiten Hauptoberfläche (40 ) als der ersten Hauptoberfläche (38 ) besitzt. - Halbleiter-Package, umfassend: einen Systemträger (
30 ), der umfasst: ein Die-Pad (32 ) mit einer ersten Hauptoberfläche (38 ) und einer gegenüberliegenden zweiten Hauptoberfläche (40 ), die eine Dicke definieren, und mit mindestens einer Umfangskante (44 ); eine Formschlossöffnung (42 ), die von der mindestens einen Umfangskante (44 ) beabstandet ist und durch die Dicke des Die-Pad (32 ) zwischen der ersten und zweiten Hauptoberfläche (38 ,40 ) verläuft; einen Entlüftungskanal (50 ), der von der mindestens einen Umfangskante (44 ) zu der Formschlossöffnung (42 ) verläuft, sodass die Formschlossöffnung (42 ) mit der mindestens einen Umfangskante (44 ) in Kommunikation steht; einen an der ersten Hauptoberfläche (38 ) angebrachten Halbleiter-Die (32 ), wobei die Formschlossöffnung (42 ) freiliegend bleibt; und ein Kapselungsmaterial (66 ), das um den Halbleiter-Die und einen Abschnitt der ersten Hauptoberfläche (38 ) herum ausgebildet ist und die Formschlossöffnung (42 ) und einen Abschnitts des Entlüftungskanals (50 ) bedeckt und füllt. - Halbleiter-Package nach Anspruch 9, wobei der Entlüftungskanal (
50 ) eine Länge, die zwischen der Formschlossöffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und eine Breite in einem Bereich von 0,5 bis 1,5 Millimetern aufweist. - Halbleiter-Package nach Anspruch 9 oder 10, wobei der Entlüftungskanal (
50 ) durch die Dicke des Die-Pad (32 ) zwischen der ersten und zweiten Hauptoberfläche (38 ,40 ) verläuft. - Halbleiter-Package nach einem der Ansprüche 9 bis 11, wobei der Entlüftungskanal (
50 ) einen Kanal in der zweiten Oberfläche umfasst (40 ), der sich nur teilweise durch die Dicke des Die-Pad (32 ) erstreckt. - Halbleiter-Package nach einem der Ansprüche 9 bis 12, wobei die erste Hauptoberfläche (
38 ) des Systemträgers (30 ) konfiguriert ist, einen Halbleiterchip aufzunehmen, und die zweite Hauptoberfläche (40 ) konfiguriert ist, an eine Anbringungsoberfläche (70 ) lötgebondet zu werden, und wobei der Entlüftungskanal (50 ) eine Länge besitzt, die zwischen der Formschlossöffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und eine Breite, die mindestens breit genug ist, um zu verhindern, dass Lot einer Lötbindung zwischen der zweiten Hauptoberfläche (40 ) und der Anbringungsoberfläche (70 ) die Breite des Entlüftungskanals (50 ) überbrückt. - Halbleiter-Package nach einem der Ansprüche 9 bis 13, wobei die erste Hauptoberfläche (
38 ) des Systemträgers (30 ) konfiguriert ist, einen Halbleiterchip aufzunehmen, und die zweite Hauptoberfläche (40 ) konfiguriert ist, an eine Anbringungsoberfläche (70 ) lötgebondet zu werden, und wobei der Entlüftungskanal (50 ) eine Länge besitzt, die zwischen der Formschlossöffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und eine Breite, die breiter ist als eine Dicke einer zwischen der zweiten Hauptoberfläche und der Anbringungsoberfläche auszubildenden Lötbindung. - Halbleiter-Package nach einem der Ansprüche 9 bis 14, wobei der Systemträger einen drahtlosen Systemträger umfasst.
- Verfahren zum Herstellen eines Halbleiter-Package, wobei das Verfahren folgendes umfasst: Ausbilden eines Systemträgers (
30 ) einschließlich eines Die-Pad (32 ) mit einer ersten Hauptoberfläche (38 ) und einer gegenüberliegenden zweiten Hauptoberfläche (40 ), die eine Dicke definieren, und mindestens einer Umfangskante (44 ), einschließlich Ausbilden einer Formschlossöffnung (42 ) durch die Dicke des Die-Pad (32 ) zwischen der ersten und zweiten Hauptoberfläche (38 ,40 ), wobei die Formschlossöffnung (42 ) von der mindestens einen Umfangskante (44 ) beabstandet ist und einen Entlüftungskanal (50 ) von der Formschlossöffnung (42 ) durch das Die-Pad (32 ) zu der mindestens einen Umfangskante (44 ) bildet, sodass die Formschlossöffnung (42 ) mit der mindestens einen Umfangskante (44 ) in Verbindung steht; Anbringen eines Halbleiter-Die an der ersten Hauptoberfläche (38 ), wobei die Formschlossöffnung (42 ) freiliegend bleibt; und Kapseln des Halbleiter-Die und eines Abschnitts der ersten Hauptoberfläche (38 ) mit einem Kapselungsmaterial (66 ), wobei die Formschlossöffnung (42 ) und ein Abschnitt des Entlüftungskanals (50 ) mit dem Kapselungsmaterial bedeckt und gefüllt werden. - Verfahren nach Anspruch 16, wobei das Ausbilden des Entlüftungskanals (
50 ) das Ausbilden des Entlüftungskanals mit einer Länge, die zwischen der Formschlossöffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und einer senkrecht zur Länge verlaufenden Breitee, die in einem Bereich von 0,5 Millimetern bis 1,5 Millimetern liegt, beinhaltet. - Verfahren nach Anspruch 16 oder 17, weiterhin umfassend das Ausbilden des Entlüftungskanals (
50 ) mit einer Länge, die zwischen der Formschlossöffnung (42 ) und der mindestens einen Umfangskante (44 ) verläuft, und einer senkrecht zu der Länge verlaufenden Breite, die mindestens breit genug ist, um zu verhindern, dass Lot einer Lötbindung zwischen der zweiten Hauptoberfläche (40 ) und einer Anbringungsoberfläche (70 ) die Breite des Entlüftungskanals (50 ) überbrückt. - Verfahren nach einem der Ansprüche 16 bis 18, weiterhin umfassend das Ausbilden eines Entlüftungskanals (
50 ) durch die Dicke des Die-Pads (32 ) zwischen der ersten und zweiten Hauptoberfläche (38 ,40 ). - Verfahren nach einem der Ansprüche 16 bis 18, wobei der Systemträger (
30 ) einen drahtlosen Systemträger umfasst. - Verfahren nach einem der Ansprüche 16 bis 19, wobei der Systemträger (
30 ) unter Verwendung von Lochungsprozessen ausgebildet wird. - Verfahren nach einem der Ansprüche 16 bis 20, wobei die Formschlossöffnung (
42 ) und der Entlüftungskanal (50 ) über eine Reihe von Lochungsprozessen ausgebildet werden. - Verfahren nach einem der Ansprüche 16 bis 22, wobei der Systemträger (
30 ) unter Verwendung von Ätzprozessen ausgebildet wird. - Verfahren nach Anspruch 23, wobei die Formschlossöffnung (
42 ) und der Entlüftungskanal (50 ) über eine Reihe von Ätzprozessen ausgebildet werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/038,458 | 2008-02-27 | ||
US12/038,458 US7781899B2 (en) | 2008-02-27 | 2008-02-27 | Leadframe having mold lock vent |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009010199A1 true DE102009010199A1 (de) | 2009-09-10 |
DE102009010199B4 DE102009010199B4 (de) | 2013-04-11 |
Family
ID=40936524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009010199A Expired - Fee Related DE102009010199B4 (de) | 2008-02-27 | 2009-02-23 | Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7781899B2 (de) |
DE (1) | DE102009010199B4 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7732937B2 (en) * | 2008-03-04 | 2010-06-08 | Infineon Technologies Ag | Semiconductor package with mold lock vent |
US8406004B2 (en) | 2008-12-09 | 2013-03-26 | Stats Chippac Ltd. | Integrated circuit packaging system and method of manufacture thereof |
CN101924041B (zh) * | 2009-06-16 | 2015-05-13 | 飞思卡尔半导体公司 | 用于装配可堆叠半导体封装的方法 |
US8884413B2 (en) * | 2012-08-31 | 2014-11-11 | Freescale Semiconductor, Inc. | Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture |
JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN106129035B (zh) | 2015-05-05 | 2021-01-29 | 恩智浦美国有限公司 | 具有模制锁定的露出焊盘式集成电路封装件 |
US10008472B2 (en) * | 2015-06-29 | 2018-06-26 | Stmicroelectronics, Inc. | Method for making semiconductor device with sidewall recess and related devices |
CN110945649B (zh) * | 2018-05-29 | 2023-06-16 | 新电元工业株式会社 | 半导体模块 |
US11227817B2 (en) | 2018-12-12 | 2022-01-18 | Stmicroelectronics, Inc. | Compact leadframe package |
CN111370322B (zh) * | 2020-03-24 | 2022-04-01 | 江苏海莱新创医疗科技有限公司 | 将片或板状电子元器件密封的固定于基体上的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0124755Y1 (ko) | 1993-09-04 | 1999-02-18 | 곽노권 | 반도체 팩키지 성형용 몰드프레스 |
US6038136A (en) | 1997-10-29 | 2000-03-14 | Hestia Technologies, Inc. | Chip package with molded underfill |
US6324069B1 (en) | 1997-10-29 | 2001-11-27 | Hestia Technologies, Inc. | Chip package with molded underfill |
JP3895570B2 (ja) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
US6661083B2 (en) | 2001-02-27 | 2003-12-09 | Chippac, Inc | Plastic semiconductor package |
US7217599B2 (en) | 2003-06-12 | 2007-05-15 | St Assembly Test Services Ltd. | Integrated circuit package with leadframe locked encapsulation and method of manufacture therefor |
-
2008
- 2008-02-27 US US12/038,458 patent/US7781899B2/en active Active
-
2009
- 2009-02-23 DE DE102009010199A patent/DE102009010199B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090212404A1 (en) | 2009-08-27 |
DE102009010199B4 (de) | 2013-04-11 |
US7781899B2 (en) | 2010-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009010199B4 (de) | Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung | |
DE69735361T2 (de) | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür | |
DE102009006826B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102008028072B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE68927295T2 (de) | Kunstharzversiegeltes halbleiterbauelement | |
DE4421077B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE69530037T2 (de) | Automatische Bandmontage für Halbleiteranordnung | |
DE102012215705B4 (de) | Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe | |
DE69413602T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
DE10393164T5 (de) | Nicht vergossenes Gehäuse auf einer Substratbasis | |
DE112006003036T5 (de) | Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung | |
DE10393232T5 (de) | Halbleiterchipgehäuse mit Drain-Klemme | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE102008061636A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10229692A1 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE112006003633T5 (de) | Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben | |
DE102009041463A1 (de) | Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung | |
DE19755675B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE102009044561A1 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers | |
DE112006002635T5 (de) | Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst | |
DE19819217B4 (de) | Leiterplatte für eine elektronische Komponente | |
WO2021008813A1 (de) | Bauteil und verfahren zur herstellung eines bauteils | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE10297264B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102018130965A1 (de) | Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20130712 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |