DE102008051615A1 - Verfahren zum Detektieren eines Lichtangriffs, Speicherelement und Smart-Card - Google Patents

Verfahren zum Detektieren eines Lichtangriffs, Speicherelement und Smart-Card Download PDF

Info

Publication number
DE102008051615A1
DE102008051615A1 DE102008051615A DE102008051615A DE102008051615A1 DE 102008051615 A1 DE102008051615 A1 DE 102008051615A1 DE 102008051615 A DE102008051615 A DE 102008051615A DE 102008051615 A DE102008051615 A DE 102008051615A DE 102008051615 A1 DE102008051615 A1 DE 102008051615A1
Authority
DE
Germany
Prior art keywords
memory
memory element
memory cells
light attack
enable signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008051615A
Other languages
English (en)
Other versions
DE102008051615B4 (de
Inventor
Min Kyu Seongnam Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008051615A1 publication Critical patent/DE102008051615A1/de
Application granted granted Critical
Publication of DE102008051615B4 publication Critical patent/DE102008051615B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125Cells incorporating circuit means for protecting against loss of information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/005Circuit means for protection against loss of information of semiconductor storage devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)

Abstract

Ein Speicherelement (300) umfasst eine Mehrzahl von Speicherzellen, eine Anordnung (310) zum Abschalten aller Speicherzellen in Abhängigkeit von einem Sicherheitsdetektionsfreigabesignal und eine Detektionsschaltung (350), die operativ mit den Speicherzellen gekoppelt ist, zum Detektieren von Leckströmen der abgeschalteten Speicherzellen und zum Detektieren eines Lichtangriffs auf das Speicherelement (300), wenn der Leckstrom einer der Speicherzellen des Speicherelements (300) größer als ein Schwellenwert ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Detektieren eines Lichtangriffs, ein Speicherelement und eine Smart-Card.
  • Smart-Cards besitzen integrierte Schaltkreis(IC)-Chips, die eingebettete Mikroprozessoren, Kartenbetriebssysteme, Sicherheitsmodule und Speicher umfassen können. Im Gegensatz zu anderen Karten, die nur einen Speicher aufweisen, können Smart-Cards verschiedene spezifische Operationen ausführen, wie arithmetische Operationen, Datenverschlüsselung und -entschlüsselung, bidirektionale Kommunikation usw. Operationen zum Lesen, Schreiben und Löschen von Daten und Programmen, die in einer Smart-Card gespeichert sind, und Kommunikation zwischen einer Smart-Card und einem externen System sind durch eingebaute Sicherheitsfunktionen und ausgeklügelte Verschlüsselungsalgorithmen vor unerlaubtem Zugriff oder Störungen streng kontrolliert und geschützt.
  • Allgemein können Smart-Cards in Smart-Cards vom Kontakttyp und in kontaktlose Smart-Cards unterteilt werden.
  • 7A zeigt ein funktionelles Blockdiagramm einer Smart-Card vom Kontakttyp 700A. Die Smart-Card 700A beinhaltet eine Zentralverarbeitungseinheit 710A und einen Kryptocoprozessor 720A, die über einen Bus 760A mit einem Nurlesespeicher (ROM) 730A, einem Direktzugriffspeicher (RAM) 740A und einem elektrisch löschbaren und programmierbaren Nurlesespeicher (EEPROM) 750A verbunden sind. Die Smart-Card 700A besitzt auch Eingabe/Ausgabe(I/O)-Schaltungen und Sicherheitssensoren 770A und eine Bank von elektrischen Kontakten 780A. In einer Ausführungsform beinhalten die elektrischen Kontakte 780A einen VCC-Kontakt C1, einen Rücksetz(RST)-Kontakt C2, einen Taktkontakt C3, einen Massekontakt C5 und einen VPP-Kontakt C7. Kontakte C4 und C8 sind reserviert.
  • 7B zeigt ein funktionelles Blockdiagramm einer Smart-Card vom kontaktlosen Typ 700B. Die Smart-Card 700B beinhaltet eine Steuerungs- und Arithmetikeinheit 710B, eine Authentifizierungs- und Zugangskontrolleinheit 720B, einen ROM 730B, einen RAM 740B, einen EEPROM 750B, ein I/O 760B, eine HF-Schaltung 770B (mit Leistungsempfangsschaltung 772B und Datenübertragungsschaltung 774B) und eine Antenne 780B.
  • Smart-Cards werden zunehmend für eine Vielfalt von Anwendungen eingesetzt, bei denen Identifizierung und Authentifizierung von Bedeutung sind. Solche Anwendungen können Banktransaktionen, Kredittransaktionen, Bezahlung von Einkäufen, Mobiltelefone, Zugangsberechtigung zu Video- und Audioprogrammen, persönlichen Zutritt zu gesicherten Einrichtungen usw. umfassen.
  • Für diese Anwendungen ist es in der Regel erforderlich, dass die Smart-Cards sensible Informationen speichern, wie Kontonummern, Zugangscodes, Personendaten usw. Deshalb ist es von wesentlicher Bedeutung, dass die internen Informationen von Smart-Cards si cher sind, um solche Karten bei diesen Anwendungen sicher einzusetzen.
  • Mit der Ausweitung der Verwendung von Smart-Cards gibt es zunehmend Anstrengungen, Techniken zum "Angriff" auf Smart-Cards zu entwickeln, um ihre Sicherheitsmaßnahmen zu überwinden und Zugang zu den von der Smart-Card genutzten sensiblen Informationen zu erlangen und finanzielle Vorteile zu erzielen. Allgemein wird ein unerlaubter Zugriff auf die Smart-Card als "Manipulation" bezeichnet. Manipulationstechniken beinhalten Mikrosondieren, Softwareangriffe, Abhören und Erzeugung von Fehlfunktionen.
  • Eine Mikrosondierungstechnik kann verwendet werden, um direkt auf die Oberfläche eines IC-Chips zuzugreifen. Ein Softwareangriff funktioniert mit einer allgemeinen Kommunikationsschnittstelle, wobei Sicherheitslücken ausgenutzt werden, die aus Protokollen, einem Verschlüsselungsalgorithmus oder der Ausführung eines Algorithmus entstehen. Eine Abhörtechnik wird so ausgeführt, dass analoge Merkmale der Energiezufuhr und Schnittstellen der Smart-Card untersucht werden und die von einem Prozessor bei normalen Operationen erzeugte Elektromagnetik analysiert wird. Eine Fehlererzeugungstechnik funktioniert so, dass eine Fehlfunktion eines Prozessors ausgelöst wird, um einen weiteren Zugriff mittels abnormaler Umgebungsbedingungen zu erreichen. Die Mikrosondierungstechnik ist eine Art invasiver Angriff, der viel Zeit benötigt. Die anderen Techniken sind nicht-invasive Angriffsarten.
  • Eine Art von nicht-invasivem Angriff ist eine Störimpulsangriffstechnik. Die Störimpulsangriffstechnik versucht eine Smart-Card zu "hacken", indem ein externes Signal oder ein abnormales Signal an ihre Energiezufuhr angelegt wird, so dass die Smart-Card nicht ordnungsgemäß arbeitet.
  • In den letzten Jahren wurde eine Angriffstechnik zum Austauschen von Daten in einer Smart-Card mittels Laserlicht entwickelt, das so gesteuert werden kann, dass es nur auf sehr begrenzte Bereiche der Smart-Card eingestrahlt wird.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Detektieren eines Lichtangriffs, ein Speicherelement und eine Smart-Card zur Verfügung zu stellen, die dazu in der Lage sind, Lichtangriffe zu detektieren.
  • Die Erfindung löst dieses Problem durch ein Verfahren zum Detektieren eines Lichtangriffs mit den Merkmalen von Anspruch 1 oder 7, ein Speicherelement mit den Merkmalen von Anspruch 15 oder 22 und eine Smart-Card mit den Merkmalen von Anspruch 24 oder 26.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme zum Inhalt dieser Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
  • Vorteilhafte Ausführungsformen der Erfindung, wie sie unten ausführlich beschrieben werden, sowie die oben diskutierten Ausführungsformen aus dem Stand der Technik, die das Verständnis der Erfindung erleichtern, sind in den Zeichnungen dargestellt. Es zeigt:
  • 1 ein Blockdiagramm einer Smart-Card mit einem oder mehreren Lichtsensoren,
  • 2A ein Blockdiagramm einer Ausführungsform einer Smart-Card, die zum Detektieren eines Lichtangriffs ausgebildet ist,
  • 2B ein Flussdiagramm zum Erläutern eines Verfahrens zum Detektieren eines Lichtangriffs auf die in 2A dargestellte Smart-Card,
  • 3 ein Blockdiagramm eines Speicherelements, das zum Detektieren eines Lichtangriffs ausgebildet ist,
  • 4A eine Ausführungsform eines Detektors, der im Speicherelement von 3 eingesetzt sein kann,
  • 4B ein Taktdiagramm eines Betriebs der Detektionsschaltung von 4A,
  • 5 eine Ausführungsform einer Detektionsschaltung, die im Speicherelement von 3 eingesetzt sein kann,
  • 6 ein Blockdiagramm einer Anordnung mit einem Speicherelement, das zum Detektieren eines Lichtangriffs ausgebildet ist,
  • 7A ein funktionelles Blockdiagramm einer Smart-Card vom Kontakttyp und
  • 7B ein funktionelles Blockdiagramm einer Smart-Card vom kontaktlosen Typ,
  • 1 zeigt ein Blockdiagramm einer Smart-Card 10, die einen oder mehrere Lichtsensoren beinhaltet. Die Smart-Card 10 weist eine Zentralverarbeitungseinheit (CPU) 110, einen Nurlesespeicher (ROM) 120, einen Direktzugriffspeicher (RAM) 130, eine serielle Eingabe/Ausgabe(I/O)-Schnittstelle 140, ein Speicherelement 150 und eine Rücksetzsteuerungsschaltung 160 auf.
  • Die CPU 110 steuert die gesamte Funktion der Smart-Card 10. Der ROM 120 weist typischerweise programmierte Basisbefehle und ein Kartenbetriebssystem (COS) zum Verwalten des IC-Chips der Smart-Card 10 auf. Der RAM 130 wird zum Verwalten temporärer Daten und zum Speichern von Zwischenergebnissen von in der CPU 110 ausgeführten Berechnungen verwendet. Die SIO-Schnittstelle 140 ist zum Übertragen und Empfangen von Daten zwischen der Smart-Card 10 und einer externen Einrichtung (nicht gezeigt) vorgesehen.
  • Die Rücksetzsteuerungsschaltung 160 beinhaltet verschiedene Arten von Detektoren, um abnormale Zustände der Smart-Card 10 zu detektieren. Obwohl es in 1 nicht speziell gezeigt ist, beinhaltet die Rücksetzsteuerungsschaltung verschiedene Arten von Detektoren, um abnormale Zustände der Smart-Card 10 zu messen, die externe Angriffe auf die Smart-Card 10 durch unerlaubte Benutzer anzeigen können. Solche Detektoren können einen Bestrahlungsdetektor, einen Frequenzdetektor, einen Spannungsdetektor und einen Temperaturdetektor umfassen. Der Bestrahlungsdetektor erzeugt ein Rücksetzsignal RST, wenn er detektiert, dass bei einem Versuch, einen Siliziumoxidfilm, der als Schutzschicht bei der Smart-Card 10 verwendet ist, zu entfernen, die Chipoberfläche eine Lichteinstrahlung erfährt. Der Frequenzdetektor detektiert eine Frequenz des Haupttaktsignals und erzeugt ein Rücksetzsignal RST, wenn die detektierte Frequenz außerhalb eines erwarteten Frequenzbereichs liegt. Der Spannungsdetektor detektiert eine Spannung einer von außen zugeführten Energiequelle (z. B. von einem Kartenleser) und erzeugt ein Rücksetzsignal RST, wenn die detektierte Spannung außerhalb eines erwarteten Spannungsbereichs liegt. Der Temperaturdetektor detektiert eine Temperatur der Smart-Card 10 und erzeugt ein Rücksetzsignal RST, wenn die detektierte Temperatur außerhalb eines erwarteten Temperaturbereichs liegt. In Abhängigkeit vom Rücksetzsignal RST wird die Smart-Card 10 zurückgesetzt, um einen Angriff zu vereiteln.
  • Das Speicherelement 150 speichert Benutzerinformationen, die vor einem äußeren Angriff geschützt werden müssen. Zum Beispiel kann das Speicherelement 150 Kartenausgeberdaten, Benutzerdaten und Daten speichern, die bei verschiedenen Operationen anwendbar sind, die von der Smart-Card 10 ausgeführt werden. Das Speicherelement 150 umfasst normale Datenspeicherzellen (nicht gezeigt) und eine Mehrzahl von dedizierten Lichtmesszellen 152, die keine Daten speichern. Die Lichtmesszellen 152 messen jeweils darauf eingestrahltes Licht und erzeugen in Abhängigkeit davon ein Lichtdetektionssignal, das der Rücksetzsteuerungsschaltung 160 zugeführt wird. In Abhängigkeit vom Lichtdetektionssignal erzeugt die Rücksetzsteuerungsschaltung 160 das Rücksetzsignal RST, wodurch die Smart-Card 10 zurückgesetzt wird.
  • Die Lichtmesszellen 152 nehmen jedoch wertvollen Raum in einer integrierten Schaltung für die Smart-Card ein.
  • 2A zeigt ein Blockdiagramm einer Ausführungsform einer Smart-Card, die zum Detektieren eines Lichtangriffs ausgebildet ist. Die Smart-Card 1 umfasst eine CPU 100 und ein Speicherelement 300, die durch einen Datenbus 500 verbunden sind. Die Smart-Card 1 umfasst auch eine Speichersteuereinheit 200 und eine Rücksetzdetektionssteuerung (RSD_CTRL) 400. Die Speichersteuereinheit 200 umfasst eine Speicherschnittstelleneinheit 210 und eine Sicherheitsdetektionsfreigabesteuereinheit (SDE_CTRL) 220.
  • Wenn im Betrieb die CPU 100 einen Befehl für das Speicherelement 300 ausgibt, interpretiert die MIU 210 den Befehl und gibt die geeigneten Signale an das Speicherelement 300 aus. Daten werden zwischen der CPU 100 und dem Speicherelement 230 über den Datenbus 500 ausgetauscht.
  • Bevorzugt weist die Speichersteuereinheit 200 dem Speicherelement 300 eine Zeitdauer zum Durchführen eines Angriffsdetektionsvorgangs zu, wenn das Speicherelement 300 ungenutzt ist. Das Speicherelement 300 wird aktiv, wenn die MIU 210 ein Chipauswahlfreigabesignal (CSE) ausgibt, damit der Chip in einen aktiven Zustand ACTIVE (z. B. "hoch") kommt, wie es in 2A gezeigt ist. SDE_CTRL 220 erzeugt ein Sicherheitsdetektionsfreigabe(SDE)-Signal während der ungenutzten Zeit, wenn die MIU 210 nicht auf das Speicherelement 300 zugreift. Das SDE-Signal initiiert den Detektionsvorgang.
  • 2B zeigt ein Flussdiagramm zum Erläutern eines Verfahrens zum Detektieren eines Lichtangriffs auf die in 2A dargestellte Smart-Card.
  • In Schritt S10 wird bestimmt, ob das Speicherelement 300 aktiv ist oder nicht, je nach dem, ob die MIU 200 das CSE in einen ACTIVE-Zustand (z. B. "hoch") setzt oder nicht.
  • Zu einem Zeitpunkt, wenn CSE inaktiv (INACTIVE) ist (z. B. "niedrig"), was anzeigt, dass das Speicherelement 300 nicht für eine Lese- oder Schreiboperation genutzt wird, wird in Schritt S30 das SDE-Signal ACTIVE (z. B. "hoch"), was es dem Speicherelement 300 ermöglicht, einen Lichtangriff zu detektieren.
  • In Abhängigkeit davon, dass das SDE ACTIVE (z. B. "hoch") wird, führt das Speicherelement 300 einen Lichtdetektionsprozess durch, um zu bestimmen, ob das Speicherelement 300 einem unerwünschten Licht ausgesetzt ist, das seine Daten stören könnte. Wenn das Speicherelement 300 einen Lichtangriff detektiert, dann erzeugt es ein Lichtangriffsdetektionssignal DETOUT. Das Lichtangriffsdetektionssignal DETOUT wird der RSD_CTRL 400 zugeführt. In Abhängigkeit vom aktiven DETOUT-Signal, das anzeigt, dass ein Lichtangriff detektiert wurde, kann die RSD_CTRL 400 ein Rücksetzsignal RST an die CPU 100 senden, wodurch der Speicherinhalt zurückgesetzt wird. Optional kann die RSD_CTRL 400 umgangen werden und das Lichtangriffsdetektionssignal DETOUT kann der CPU 100 zugeführt werden.
  • 3 zeigt ein Blockdiagramm eines Speicherelements, das zum Detektieren eines Lichtangriffs ausgebildet ist. Das Speicherelement 300 umfasst eine Sicherheitsdetektionsfreigabe(SDE)-Schaltung 310, eine Zellenmatrix 320, einen Spaltenmultiplexer 330, einen Abtastverstärkerblock 340 und eine Detektionsschaltung 350. Die Zellenmatrix 320 umfasst eine Mehrzahl von Speicherzellen. Die Speicherzellen in der Zellenmatrix 320 können NOR-Zellen, Split-Gate-Zellen, Stacked-Gate-Zellen oder andere geeignete Elemente sein. Der Abtastverstärkerblock 340 umfasst eine Mehrzahl von Abtastverstärkern 340-1 bis 340-n, die mit Spaltenzeilen der Zellenmatrix 320 durch Spaltenmultiplexer 330 verbunden sind. Die Detektionsschaltung 350 umfasst eine Mehrzahl von Detektoren 350-1 bis 350-n, die mit zugehörigen Abtastverstärkern 340-1 bis 340-n verbunden sind.
  • Eine Angriffsdetektionsoperation des Speicherelements 300 wird nun mit Bezug zu 3 erläutert. Wenn ein Angriffsdetektionsvorgang ausgelöst wird (z. B. durch SDE_CTRL 220 von 2A), wird das SDE-Signal ACTIVE (z. B. "hoch"). In Abhängigkeit vom aktiven SDE-Signal (z. B. "hoch") sind alle Wortleitungen WL1 bis WLm der Zellenmatrix 320 durch Operationen der NOR-Gatter in der SDE-Schaltung 310 in einem INACTIVE oder nicht aktiven Zustand. Dementsprechend ist das Gate jeder Speicherzelle "geschlossen" und alle Speicherzellen in der Zellenmatrix 320 sind "ausgeschaltet". In diesem Fall ist die Aus gabe der Speicherzellen in einem niedrigen oder "ausgeschalteten" Pegel. Hierbei bleibt der Abtastverstärkerblock 340 weiter in Betrieb.
  • Speicherzellen der Speichermatrix 320 messen örtlich eingestrahltes Licht von einem Lichtangriff wie folgt. Wenn ein Hacker Licht (z. B. einen Laser) auf die Zellenmatrix 320 einstrahlt, während das Speicherelement 300 in einem inaktiven Zustand ist, wird durch das eingestrahlte Licht ein Leckstrom in den Speicherzellen der Speichermatrix 320 erzeugt. Der Leckstrom wird durch ein an den Spaltenmultiplexer 330 angelegtes Spaltenadresssignal YADD1 bis YADDn zum Abtastverstärker 340 übertragen. Die Abtastverstärker 340-1 bis 340-n geben zugehörige Abtaststromausgabesignale SOUT-1 bis SOUT-n aus, die angeben, ob der Leckstrom von einer oder mehreren der Speicherzellen, die mit dem Abtastverstärker verbunden sind, größer als ein Schwellenwert ist. Detektoren 350-1 bis 350-n empfangen die entsprechenden Abtaststromausgabesignale SOUT-1 bis SOUT-n und bestimmen aus den Pegeln der Abtaststromausgabesignale SOUT-1 bis SOUT-n, ob der Leckstrom in den Speicherzellen des Speicherelements 320 durch eingestrahltes Licht von einem Lichtangriff erzeugt ist.
  • Wenn die Ausgabe einer Speicherzelle größer ist als ein Schwellenwert, der gemäß seinem üblichen niedrigen Pegelwert gesetzt bzw. festgelegt sein kann, können Daten aufgrund von Licht von einem Lichtangriff auf das Speicherelement 300 Schaden erleiden. Die Abtastverstärker 340-1 bis 340-n geben jeweils ein Abtaststromausgabesignal SOUT-1 bis SOUT-n aus, das angibt, ob der Leckstrom von einer Speicherzelle, die mit dem Abtastverstärker verbunden ist, größer ist als ein Schwellenwert, um einen Lichtangriff zu detektieren. Die Detektorschaltung 350 erzeugt das Lichtangriffsdetektionssignal DETOUT in Abhängigkeit von den Abtaststromausgabesignalen SOUT-1 bis SOUT-n.
  • 4A stellt eine Ausführungsform eines Detektors 350-1 dar, der in einer Detektionsschaltung 350 im Speicherelement 300 von 3 eingesetzt sein kann. Ein beliebiger oder alle Detektoren 350-1 bis 350-n können die gleiche Konfiguration aufweisen, wie sie in 4A gezeigt ist. Der Detektor 350-1 umfasst einen ersten Zwischenspeicher 11, eine erste Logikschaltung (z. B. ein NAND-Gatter) 12 und einen zweiten Zwischenspeicher 13.
  • 4B zeigt ein Taktdiagramm, das eine Operation der Detektionsschaltung von 4A darstellt.
  • Eine Lichtdetektionsoperation des Detektors 350-1 wird nun mit Bezug zu den 4A–B erläutert. Wenn ein Abtastverstärker (z. B. 340-1) einen Leckstrom detektiert, während das Speicherelement 300 in einem Lichtdetektionsmodus ist, indem das SDE-Signal auf ACTIVE (z. B. "hoch") gesetzt ist, wird das Abtaststromausgabesignal SOUT-1 "hoch". Der Detektor 350-1 tastet das Abtaststromausgabesignal SOUT-1 ab. DET-1 wird logisch aktiv, wobei es anzeigt, dass ein Lichtangriff detektiert ist, wenn das Abtaststromausgabesignal SOUT-1 ACTIVE (z. B. "hoch") ist und das SDE-Signal auch ACTIVE (z. B. "hoch") ist. Der erste Zwischenspeicher 11 stabilisiert das SDE-Signal durch Zwischenspeichern des SDE-Signals synchron zu dem Taktsignal CLK und gibt das zwischengespeicherte Sicherheitsdetektionsfreigabesignal SDR aus. Die erste Logikschaltung 12 führt eine logische Kombination des SDR-Signals und des Abtaststromausgabesignals SOUT-1 durch und gibt das gemessene Leckstromsignal aus. Der zweite Zwischenspeicher 13 speichert das gemessene Leckstromsignal synchron zu dem Taktsignal zwischen. Als Folge davon kann DET-1 stabilisiert werden.
  • Wie aus 4B hervorgeht, tastet der Detektor 350-1 das Abtaststromausgabesignal SOUT-1 an der Anstiegsflanke des Systemtakts CLK ab und erzeugt ein gültiges DET-1-Signal an der nächsten steigenden Flanke des Systemtakts CLK. Die Detektionsschaltung 350 kann eine zweite Logikschaltung einsetzen, um die Signale DET-1 bis DET-n zu kombinieren, die von den Detektoren 350-1 bis 350-n ausgegeben sind, um das Lichtangriffsdetektionssignal DETOUT zu erzeugen.
  • 5 stellt eine Ausführungsform einer Detektionsschaltung 350 dar, die im Speicherelement von 3 eingesetzt sein kann. Die Detektionsschaltung 350 umfasst einen ersten Zwischenspeicher 21, eine Mehrzahl von ersten Logikschaltungen 31, 32, ..., 33, eine Mehrzahl von zweiten Zwischenspeichern 41, 42, ..., 43 und eine zweite Logikschaltung 50.
  • Im Betrieb vereint die Detektionsschaltung 350 alle Abtaststromausgabesignale SOUT-1 bis SOUT-n von den Abtastverstärkern 340-1 bis 340-n, um das Lichtangriffsdetektionssignal DETOUT zu erzeugen.
  • Wenn eines der Abtaststromausgabesignale SOUT-1 bis SOUT-n aktiv wird, während sich das Speicherelement nicht in einer Lese- oder Schreiboperation befindet (d. h. während das SDE-Signal ACTIVE ist), was anzeigt, dass ein Leckstrom von mindestens einer der Speicherzellen größer als ein Schwellenwert ist, wird das Lichtangriffsdetektionssignal DETOUT ACTIVE, um eine Detektion eines Lichtangriffs auf das Speicherelement 300 anzuzeigen.
  • 6 zeigt ein Blockdiagramm einer Anordnung mit einem Speicherelement, das zum Detektieren eines Lichtangriffs ausgebildet ist. In einer Anordnung 600 umfasst das Speicherelement mehrere Speicherblöcke 610-1 bis 610-n. In diesem Fall ist der gesamte Speicheradressenbereich X = Adressenbereich (1) + Adressenbereich (2) + ... Adressenbereich (N).
  • Alle Speicherblöcke 610-1 bis 610-n teilen sich einen Sicherheitsdetektionssteuerungsblock SDE_CTRL 620, der SDE-Signale SDE(1) bis SDE(n) in Abhängigkeit von Adressen erzeugt, die von einer Speicherschnittstelleneinheit (MIU) 610 gebildet sind, die wiederum in Abhängigkeit von einem Befehl (mit einer Adresse) von der CPU 100 erzeugt sind. Der SDE-Steuerungsblock 620 führt in Abhängigkeit von der Zeit eine effektive Verschachtelung des Lichtdetektionsvorgangs bei den Speicherblöcken 610-1 bis 610-n aus. Alle SDE-Signale SDE(1) bis SDE(n) werden zu beliebiger Zeit aktiviert, mit Ausnahme eines SDE(i)-Signals, das einem Speicherblock 610-i entspricht, auf den durch die CPU 100 über die MIU 610 momentan zugegriffen wird (in den z. B. geschrieben oder gelesen wird). Jeder Speicherblock 610-1 bis 610-n, der ein aktives SDE-Signal empfängt, führt eine Lichtdetektionsoperation aus, wie sie oben mit Bezug zu den 2A–B bis 5 beschrieben ist. Dementsprechend kann das Speicherelement basierend auf dem Zeitmultiplexverfahren, das vom SDE-Steuerungsblock 620 implementiert ist, einen Lichtangriff detektieren.
  • Gemäß der oben beschriebenen Ausführungsformen sind keine separaten dedizierten Lichtdetektionszellen erforderlich. In solchen Ausführungsformen setzt das Speicherelement mindestens eine Speicherzelle ein, um einen Lichtangriff auf das Speicherelement zu detektieren, wenn die Speicherzelle in einem inaktiven Zustand ist.

Claims (27)

  1. Verfahren zum Detektieren eines Lichtangriffs auf ein Speicherelement mit einer Mehrzahl von Speicherblöcken (610-1~610-n), die jeweils eine Mehrzahl von Speicherzellen umfassen, mit den Schritten: – Ausschalten aller Speicherzellen von Speicherblöcken (610-1~610-n) des Speicherelements, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, – Abtasten eines Leckstroms von mindestens einer der Speicherzellen der Speicherblöcke (610-1~610-n), auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, und – Detektieren eines Lichtangriffs auf das Speicherelement, wenn ein Leckstrom der einen der Speicherzellen der Speicherblöcke (610-1~610-n), auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, größer als ein Schwellenwert ist.
  2. Verfahren nach Anspruch 1, weiter ein Abtasten eines Leckstroms von allen Speicherzellen der Speicherblöcke, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, umfassend, wobei der Lichtangriff detektiert wird, wenn der Leckstrom einer beliebigen der Speicherzellen der Speicherblöcke, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, größer als ein Schwellenwert ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Abschalten aller Speicherzellen der Speicherblöcke des Speicherelements, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, ein Bereitstellen eines Sicherheitsdetektionsfreigabesignals für die Speicherblöcke umfasst, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird.
  4. Verfahren nach Anspruch 3, wobei das Sicherheitsdetektionsfreigabesignal in Abhängigkeit von einem Auswahlfreigabesignal für jeden Speicherblock erzeugt wird.
  5. Verfahren nach Anspruch 4, wobei das Sicherheitsdetektionsfreigabesignal aktiv ist, wenn das Auswahlfreigabesignal nicht aktiv ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiter ein Ausgeben eines Lichtangriffsdetektionssignals umfassend, welches anzeigt, ob ein Lichtangriff detektiert ist.
  7. Verfahren zum Detektieren eines Lichtangriffs auf ein Speicherelement mit einer Mehrzahl von Speicherzellen, mit den Schritten: – Abschalten aller Speicherzellen des Speicherelements, wenn auf das Speicherelement momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, – Abtasten eines Leckstroms von mindestens einer der Speicherzellen des Speicherelements, wenn auf das Speicherelement momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, und – Detektieren eines Lichtangriffs auf das Speicherelement, wenn der Leckstrom der einen Speicherzelle des Speicherelements größer als ein Schwellenwert ist, wenn auf das Speicherelement momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird.
  8. Verfahren nach Anspruch 7, weiter ein Abtasten eines Leckstroms von allen Speicherzellen des Speicherelements umfassend, wenn auf das Speicherelement momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, wobei der Lichtangriff detektiert wird, wenn ein Leckstrom einer beliebigen der Speicherzellen des Speicherelements, auf das momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, größer als ein Schwellenwert ist.
  9. Verfahren nach Anspruch 7 oder 8, wobei das Abschalten aller Speicherzellen von Speicherblöcken des Speicherelements, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, ein Bereitstellen eines Sicherheitsdetektionsfreigabesignals für die Speicherblöcke, auf die momentan nicht mit einer Lese-/Schreiboperation zugegriffen wird, umfasst.
  10. Verfahren nach Anspruch 9, wobei das Sicherheitsdetektionsfreigabesignal in Abhängigkeit von einem Chipauswahlfreigabesignal für das Speicherelement erzeugt wird.
  11. Verfahren nach Anspruch 10, wobei das Sicherheitsdetektionsfreigabesignal aktiv ist, wenn das Chipauswahlfreigabesignal nicht aktiv ist.
  12. Verfahren nach einem der Ansprüche 7 bis 11, weiter ein Ausgeben eines Lichtangriffsdetektionssignals umfassend, das anzeigt, ob ein Lichtangriff detektiert ist.
  13. Verfahren zum Detektieren eines Lichtangriffs auf ein Speicherelement mit einer Mehrzahl von Speicherzellen, wobei das Verfahren umfasst: – Verwenden mindestens einer Speicherzelle zum Detektieren eines Lichtangriffs auf das Speicherelement, wenn die Speicherzelle in einem inaktiven Zustand ist, und Ausgeben eines Signals, das anzeigt, ob ein Lichtangriff detektiert ist.
  14. Verfahren nach Anspruch 13, wobei alle Speicherzellen des Speicherelements zum Detektieren des Lichtangriffs auf das Speicherelement verwendet werden.
  15. Speicherelement (300), das insbesondere dazu ausgebildet ist, ein Verfahren nach einem der Ansprüche 1 bis 14 durchzuführen, umfassend: – eine Mehrzahl von Speicherzellen, – eine Anordnung (310) zum Abschalten aller Speicherzellen in Abhängigkeit von einem Sicherheitsdetektionsfreigabesignal und – eine Detektionsschaltung (350), die operativ mit den Speicherzellen gekoppelt ist, zum Detektieren von Leckströmen der abgeschalteten Speicherzellen und zum Detektieren eines Lichtangriffs auf das Speicherelement (300), wenn der Leckstrom einer der Speicherzellen des Speicherelements (300) größer als ein Schwellenwert ist.
  16. Speicherelement nach Anspruch 15, wobei die Speicherzellen in Wortleitungen und Spaltenleitungen organisiert sind, wobei das Speicherelement weiter eine Mehrzahl von Abtastverstärkern umfasst, die jeweils mit einer der Spaltenleitungen zum Abtasten eines Stroms durch die Speicherzellen, die mit der Spaltenleitung verbunden sind, verbunden sind und die eine Abtaststromausgabe für die Detektionsschaltung bereitstellen.
  17. Speicherelement nach Anspruch 16, wobei die Detektionsschaltung eine Mehrzahl von Detektoren umfasst, wobei jeder Detektor mit einem der Abtastverstärker verbunden ist und dazu ausgebildet ist, die Abtaststromausgabe in Abhängigkeit von dem Sicherheitsdetektionsfreigabesignal zu detektieren.
  18. Speicherelement nach Anspruch 17, wobei ein jeweiliger Detektor umfasst: – einen ersten Zwischenspeicher zum Zwischenspeichern des Sicherheitsdetektionsfreigabesignals synchron zu einem Taktsignal, – eine erste Logikschaltung zum logischen Kombinieren des zwischengespeicherten Sicherheitsdetektionsfreigabesignals und einer Abtaststromausgabe von einem der Abtastverstärker und zum Bereitstellen eines Abtastleckstromsignals, und – einen zweiten Zwischenspeicher zum Zwischenspeichern des Abtastleckstromsignals synchron zu dem Taktsignal.
  19. Speicherelement nach Anspruch 18, weiter umfassend: – eine zweite Logikschaltung zum logischen Kombinieren der zwischengespeicherten Abtastleckstromsignale der jeweiligen Detektoren.
  20. Speicherelement nach Anspruch 16, wobei die Detektionsschaltung umfasst: – einen ersten Zwischenspeicher zum Zwischenspeichern des Sicherheitsdetektionsfreigabesignals synchron zu einem Taktsignal, – eine Mehrzahl von ersten Logikschaltungen, die jeweils dazu ausgebildet sind, das zwischengespeicherte Sicherheitsdetektionsfreigabesignal und eine Abtaststromausgabe eines der Abtastverstärker logisch zu kombinieren und ein Abtastleckstromsignal zur Verfügung zu stellen, – eine Mehrzahl von zweiten Zwischenspeichern zum Zwischenspeichern der Abtastleckstromsignale synchron zu dem Taktsignal und – eine zweite Logikschaltung zum logischen Kombinieren der zwischengespeicherten Abtastleckstromsignale.
  21. Speicherelement nach einem der Ansprüche 15 bis 20, wobei die Speicherzellen jeweils eine NOR-Zelle, eine Split-Gate-Zelle oder eine Stacked-Gate-Zelle umfassen.
  22. Speicherelement (300), das insbesondere dazu ausgebildet ist, ein Verfahren nach einem der Ansprüche 1 bis 14 durchzuführen, mit einer Mehrzahl von Speicherzellen und Lichtangriffsdetektionsmitteln, wobei mindestens eine Speicherzelle Teil des Lichtangriffsdetektionsmittels des Speicherelements (300) ist, wenn die Speicherzelle in einem nicht aktiven Zustand ist.
  23. Speicherelement nach Anspruch 22, wobei die Speicherzellen jeweils eine NOR-Zelle, eine Split-Gate-Zelle oder eine Stacked-Gate-Zelle umfassen.
  24. Smart-Card (1), die insbesondere dazu ausgebildet ist, ein Verfahren nach einem der Ansprüche 1 bis 14 durchzuführen, umfassend: – einen Prozessor (100), – eine Speicherschnittstelleneinheit (210), die dazu ausgebildet ist, Speicherzugriffsbefehle von dem Prozessor (100) zu empfangen, – ein Speicherelement (300), insbesondere ein Speicherelement (300) nach einem der Ansprüche 15 bis 23, – einen Bus (500), der den Prozessor (100), die Speicherschnittstelleneinheit (210) und das Speicherelement (300) verbindet, und – eine Sicherheitsdetektionsfreigabesteuereinheit (220), die dazu ausgebildet ist, ein Sicherheitsdetektionsfreigabesignal in Abhängigkeit von den Speicherzugriffsbefehlen zu erzeugen, – wobei das Speicherelement (300) eine Mehrzahl von Speicherzellen umfasst, wobei eine Speicherzelle Teil eines Lichtangriffsdetektionsmittels für das Speicherelement ist, wenn die Speicherzelle in einem nicht aktiven Zustand ist.
  25. Smart-Card nach Anspruch 24, wobei die Speicherzellen jeweils eine NOR-Zelle, eine Split-Gate-Zelle oder eine Stacked-Gate-Zelle umfassen.
  26. Smart-Card (1), umfassend: – einen Prozessor (100), – eine Speicherschnittstelleneinheit (210), die dazu ausgebildet ist, Speicherzugriffsbefehle von dem Prozessor (100) zu empfangen, – ein Speicherelement (300) nach einem der Ansprüche 15 bis 23, – einen Bus (500), der den Prozessor (100), die Speicherschnittstelleneinheit (210) und das Speicherelement (300) verbindet, und – eine Sicherheitsdetektionsfreigabesteuereinheit (220), die dazu ausgebildet ist, ein Sicherheitsdetektionsfreigabesignal in Abhängigkeit von den Speicherzugriffsbefehlen zu erzeugen.
  27. Smart-Card nach Anspruch 26, wobei die Detektionsschaltung ein Lichtangriffsdetektionssignal ausgibt, das anzeigt, ob ein Lichtangriff detektiert ist, wobei der Prozessor weiter eine Rücksetzsteuereinheit zum Rücksetzen des Prozessors in Abhängigkeit von dem Lichtangriffsdetektionssignal umfasst.
DE102008051615.5A 2007-10-09 2008-10-09 Verfahren zum Detektieren eines Lichtangriffs, Speicherelement und Smart-Card Active DE102008051615B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0101207 2007-10-09
KR1020070101207A KR101477630B1 (ko) 2007-10-09 2007-10-09 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법

Publications (2)

Publication Number Publication Date
DE102008051615A1 true DE102008051615A1 (de) 2009-06-25
DE102008051615B4 DE102008051615B4 (de) 2019-04-04

Family

ID=40534061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008051615.5A Active DE102008051615B4 (de) 2007-10-09 2008-10-09 Verfahren zum Detektieren eines Lichtangriffs, Speicherelement und Smart-Card

Country Status (3)

Country Link
US (2) US7821841B2 (de)
KR (1) KR101477630B1 (de)
DE (1) DE102008051615B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015014403A1 (de) 2015-11-06 2017-05-11 Giesecke & Devrient Gmbh Verfahren und Vorrichtung zum Bestimmen eines Nullpunktes

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477630B1 (ko) * 2007-10-09 2014-12-30 삼성전자주식회사 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법
JP5208872B2 (ja) * 2009-07-15 2013-06-12 日立オートモティブシステムズ株式会社 車両搭載機器の制御装置のメモリ診断装置
GB0919253D0 (en) 2009-11-03 2009-12-16 Cullimore Ian Atto 1
US8875276B2 (en) * 2011-09-02 2014-10-28 Iota Computing, Inc. Ultra-low power single-chip firewall security device, system and method
GB2487723A (en) * 2011-01-26 2012-08-08 Nds Ltd Protection device for stored data values comprising a switching circuit
US8904216B2 (en) 2011-09-02 2014-12-02 Iota Computing, Inc. Massively multicore processor and operating system to manage strands in hardware
FR2981783B1 (fr) * 2011-10-19 2014-05-09 St Microelectronics Rousset Systeme de detection d'une attaque par laser d'une puce de circuit integre
DE102013112552B4 (de) * 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe
KR20180135662A (ko) 2017-06-13 2018-12-21 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102687192B1 (ko) 2019-02-18 2024-07-19 삼성전자주식회사 메모리 장치 및 시스템
US11452848B2 (en) 2019-04-17 2022-09-27 Bard Access Systems, Inc. Catheter securement device including extended anchor pad and release liner clasping features

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566745B2 (ja) * 1994-01-25 2004-09-15 新日本製鐵株式会社 電圧変換装置
DE10206186B4 (de) 2002-02-14 2010-01-28 Infineon Technologies Ag Speichermatrix und Verfahren zur Absicherung einer Speichermatrix
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びicカード
US6970386B2 (en) * 2003-03-03 2005-11-29 Emosyn America, Inc. Method and apparatus for detecting exposure of a semiconductor circuit to ultra-violet light
JP4156986B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
GB0409728D0 (en) * 2004-05-04 2004-06-09 Wood John Sram circuits
DE102006012187B3 (de) * 2006-03-16 2007-10-11 Infineon Technologies Ag Vorrichtung und Verfahren zur Verringerung des Leckstroms von Speicherzellen im Energiesparmodus
KR100837275B1 (ko) * 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
KR101477630B1 (ko) * 2007-10-09 2014-12-30 삼성전자주식회사 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015014403A1 (de) 2015-11-06 2017-05-11 Giesecke & Devrient Gmbh Verfahren und Vorrichtung zum Bestimmen eines Nullpunktes

Also Published As

Publication number Publication date
KR101477630B1 (ko) 2014-12-30
DE102008051615B4 (de) 2019-04-04
US20110002184A1 (en) 2011-01-06
US20090097328A1 (en) 2009-04-16
KR20090036182A (ko) 2009-04-14
US7821841B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
DE102008051615B4 (de) Verfahren zum Detektieren eines Lichtangriffs, Speicherelement und Smart-Card
DE10305587B4 (de) Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren
Skorobogatov Data remanence in flash memory devices
CN111226279B (zh) 用于闪存存储器设备的防黑客入侵机构
DE102007059923B4 (de) Smart-Card
JPS6270993A (ja) デ−タを記憶し処理するための携帯可能なデ−タ担体
US20150286585A1 (en) Apparatuses and methods for securing an access protection scheme
US20100082927A1 (en) Secure memory interface
US20130188437A1 (en) Hardware write-protection
DE102013112900A1 (de) Verfahren und System zum Bereitstellen einer intelligenten Speicherarchitektur
CN101930798B (zh) 闪存装置、存储器装置以及控制闪存装置的方法
WO1997034254A1 (de) Chipkarte
JP2007531959A (ja) 集積回路における信号タイミングの再構成
CN112020745B (zh) 具有易失性存储器特征的非易失性存储器装置及系统及其操作方法
Ho et al. A secure data-toggling SRAM for confidential data protection
KR101789846B1 (ko) 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈
JP3920973B2 (ja) 内部情報保護回路付きic
EP2019996A1 (de) Sensor mit einer schaltungs anordnung
Poudel et al. Flashmark: Watermarking of NOR flash memories for counterfeit detection
US20090073759A1 (en) Device for protecting a memory against attacks by error injection
USRE42144E1 (en) Non-volatile memory comprising means for distorting the output of memory cells
US20120191902A1 (en) One-Die Flotox-Based Combo Non-Volatile Memory
DE102008030263A1 (de) Halbleiterbauelement, Verfahren zum Zurücksetzen einer CPU und Speicherkarte
WO1998041880A2 (de) Integrierte schaltung und verfahren zum testen der integrierten schaltung
DE102005042790A1 (de) Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final