DE102008012834A1 - Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben - Google Patents

Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102008012834A1
DE102008012834A1 DE102008012834A DE102008012834A DE102008012834A1 DE 102008012834 A1 DE102008012834 A1 DE 102008012834A1 DE 102008012834 A DE102008012834 A DE 102008012834A DE 102008012834 A DE102008012834 A DE 102008012834A DE 102008012834 A1 DE102008012834 A1 DE 102008012834A1
Authority
DE
Germany
Prior art keywords
layer
insulating
carrier substrate
substrate
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008012834A
Other languages
English (en)
Inventor
Martin Franosch
Martin Handtmann
Klaus-Günter Oppermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008012834A1 publication Critical patent/DE102008012834A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02125—Means for compensation or elimination of undesirable effects of parasitic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

Eine Vorrichtung weist eine Bauelement-Schicht-Struktur, ein Bauelement, das in die Bauelement-Schicht-Struktur integriert ist, ein isolierendes Trägersubstrat und eine isolierende Schicht, die durchgehend zwischen der Bauelement-Schicht-Struktur und dem isolierenden Trägersubstrat positioniert ist, wobei die isolierende Schicht eine Dicke aufweist, die kleiner als 1/10 einer Dicke des isolierenden Trägersubstrats ist, auf. Eine Vorrichtung weist ferner ein Bauelement, das in eine Bauelement-Schicht-Struktur integriert ist, die auf einer isolierenden Schicht angeordnet ist, eine Gehäuseschicht, die auf der Bauelement-Schicht-Struktur angeordnet ist und das Bauelement häust, einen Kontakt, der eine elektrische Verbindung zwischen dem Bauelement und einer von der Bauelement-Schicht-Struktur abgewandten Oberfläche der Gehäuseschicht bereitstellt, und ein Pressmaterial, das die Gehäuseschicht und die isolierende Schicht umgibt, wobei das Pressmaterial direkt an eine von der Bauelement-Schicht-Struktur abgewandten Oberfläche der isolierenden Schicht angrenzt, auf.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Vorrichtung mit einem Bauelement und auf ein Verfahren zum Herstellen der Vorrichtung mit dem Bauelement.
  • Elektrische Bauelemente, wie z. B. Halbleiterbauelemente, sind auf einem Halbleitermaterial bzw. einem Halbleitergrundmaterial, wie z. B. Silizium, implementiert. Beispiele für derartige Bauelemente sind sogenannte BAW-Filter (BAW-Filter = Bulk-Acoustic-Wave-Filter), die in elektrischen Schaltungen als passive elektrische HF-Bauelemente (HF-Bauelemente = Hochfrequenz-Bauelemente) häufig im GHz-Bereich betrieben werden. Dabei sind kapazitive Kopplungen zwischen Leiterbahnen unmittelbar untereinander oder über ein elektrisch leitfähiges Substratmaterial oft unerwünscht und sollen vermieden werden.
  • Hierzu wird zum einen durch ein geschicktes bzw. geeignetes Design der Pads und Leiterbahnen die Kopplung der Leiterbahnen untereinander minimiert und zugleich als Substrat bzw. Substratmaterial, auf dem das elektrische Bauelement implementiert ist, ein hochohmiges Halbleitermaterial verwendet, so dass eine kapazitive Kopplung zwischen den Metallschichten bzw. den Leiterbahnen über das Substratmaterial aufgrund des hohen elektrischen Widerstands unterbunden werden kann. Unter Verwendung eines schwach dotierten Halbleitermaterials tritt jedoch eine spannungsabhängige Kapazität und/oder Substratkapazität zwischen den metallischen Strukturen in dem Bauelement, wie z. B. dem BAW-Filter, und dem Substrat auf. Diese spannungsabhängige Kapazität resultiert aus einem Oberflächen-Feld-Effekt an einer Metall-Isolator-Halbleiter-Grenzfläche. Dieser Effekt ist bereits von MOS-Transistoren bekannt (MOS-Transistor = Metall-Oxid-Halbleiter-Transistor). Eine derartige span nungsabhängige Substratkapazität beeinflusst bzw. stört das elektrische Verhalten bei einem Betrieb des Bauelements. Daher sollten spannungsabhängige Substratkapazitäten gering gehalten werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung oder ein Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1 oder 10 oder ein Verfahren gemäß Anspruch 18 oder 33 gelöst.
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2a–f schematische Ansichten der Vorrichtung während der Herstellung mittels eines Herstellungsverfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 ein Verfahren zum Herstellen einer Bauelement-Struktur, die als Ausgangsmaterial zur Herstellung einer Vorrichtung mit einem Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dient;
  • 4a–d schematische Ansichten der Bauelement-Struktur während der Herstellung der Bauelement-Struktur;
  • 5 ein Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 eine Detailansicht eines Zwischenprodukts, das bei einem Verfahren zur Herstellung der Vorrichtung mit dem Bauelement erzeugt worden ist;
  • 7a–b schematische Ansichten eines weiteren Zwischenprodukts, das bei dem Herstellungsverfahren erzeugt worden ist;
  • 8a–c schematische Ansichten der Vorrichtung mit dem Bauelement während der Herstellung;
  • 9 ein Verfahren zum Herstellen der Vorrichtung mit dem Bauelement gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • 10a–d schematische Ansichten einer Mehrzahl der in einem Verbund angeordneten Vorrichtungen bei einem Herstellungsverfahren gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
  • 11 ein Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 12a–e schematische Ansichten der Vorrichtung mit dem Bauelement bei einem Herstellungsverfahren gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 1 erläutert einen Ablauf eines Verfahrens zum Herstellen einer Vorrichtung mit einem Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In einem Schritt S11 wird ein Halbleitersubstrat mit einem Bauelement bereitgestellt. 2a zeigt eine derartige Bauelement-Anordnung 11 mit einem Ausgangs-Halbleiter-Substrat 13, auf dem eine isolierende Schicht 15, z. B. aus einem Oxid-Material oder einem Nitrid-Material, aufgebracht ist. Derartige Nitride oder Oxide können beispielsweise ein Siliziumoxid oder ein Siliziumnitrid sein. Die isolierende Schicht 15 kann dabei so aufgebracht sein, dass sie eine Oberfläche des Ausgangs-Halbleiter-Substrats 13 vollständig bedeckt.
  • Auf der isolierenden Schicht 15 sind auf einer dem Ausgangs-Halbleiter-Substrat 13 abgewandten Oberfläche eine Halbleiter-Schicht-Struktur 17 und ein elektrisches Bauelement 19 angeordnet. Das elektrische Bauelement 19 ist dabei in einer Ausnehmung der Halbleiter-Schicht-Struktur 17 integriert und somit in der Halbleiter-Schicht-Struktur 17 implementiert. Das elektrische Bauelement 19 kann sich z. B. bis zu der isolierenden Schicht 15 erstrecken. Die Halbleiter-Schicht-Struktur 17 kann dabei so auf einer dem Ausgangs-Halbleiter-Substrat 13 abgewandten Oberfläche der isolierenden Schicht 15 aufgebracht sein, dass sie die isolierende Schicht 15 vollständig bedeckt. Auf einer der isolierenden Schicht 15 abgewandten Oberfläche der Halbleiter-Schicht-Struktur 17 ist ein elektrischer Kontakt 21 aufgebracht.
  • Zwischen dem Ausgangs-Halbleiter-Substrat 13 und einer hier nicht gezeigten Metallschicht in dem elektrischen Bauelement 19, das z. B. ein BAW-Filter sein kann, bildet sich eine Kapazität aus bzw. eine Substratkapazität aus. Der Wert der Substratkapazität hängt von einer Spannung zwischen dem elektrischen Bauelement 19 und dem Ausgangs-Halbleiter-Substrat 13 ab. Des Weiteren bildet sich eine spannungsabhängige Substratkapazität zwischen dem elektrischen Kontakt 21 und dem Ausgangs-Halbleiter-Substrat 13 aus. In einer elektrischen Ersatzschaltung bildet sich eine erste Substratkapazität zwischen dem elektrischen Bauelement 19 und dem Ausgangs-Halbleiter-Substrat 13, während sich eine zweite elektrische Substratkapazität zwischen dem elektrischen Kontakt 21 und dem Ausgangs-Halbleiter-Substrat 13 bildet. Das Halbleiter-Substrat 13 stellt so einen Kopplungswiderstand dar, der eine elektrische Verbindung zwischen einem Anschluss an der ersten Substratkapazität und einem Anschluss an der zweiten Substratkapazität erzeugt, wobei beide Anschlüsse an unterschiedlichen Stellen in dem Halbleitersubstrat 13 positioniert sind.
  • Somit entsteht über das Ausgangs-Halbleiter-Substrat 13 und die beiden Substratkapazitäten eine kapazitive Kopplung zwischen einer Metallschicht in dem elektrischen Bauelement 19 und der Metallschicht des elektrischen Kontakts 21. Maßgeblich trägt dabei die isolierende Schicht 15 zur Entstehung der beiden Substratkapazitäten bei.
  • Die in 2a gezeigte Bauelementanordnung 11 lässt sich in einfacher Weise in einer Halbleiterfabrik mittels eines üblichen Standard-Prozessierungs-Verfahrens herstellen, wobei auf einem Siliziumwafer alle Schichten und Strukturen zur Erzeugung des HF-Bauelements 19 bzw. des BAW-Filters 19 erzeugt werden.
  • In einem Schritt S13 wird eine Folie 23, wie z. B. eine Thermo-Release-Folie, auf einer dem elektrischen Kontakt 21 zugewandten Oberfläche der Bauelement-Schicht-Struktur 17 angeordnet, laminiert oder aufgebracht. Danach wird in einem Schritt S15 ein temporäres Trägersubstrat 25 an dem Ausgangs-Halbleiter-Substrat 13 befestigt, so dass die Bauelement-Schicht-Struktur 17 auf einer dem temporären Trägersubstrat 25 zugewandten Seite des Ausgangs-Halbleiter-Substrats 13 angeordnet ist bzw. die Bauelement-Schicht-Struktur 17 zwischen dem temporären Trägersubstrat 25 und dem Ausgangs-Halbleiter-Substrat 13 angeordnet ist. Ein so erzeugter Aufbau der Bauelement-Anordnung 11 ist in 2b gezeigt.
  • In einem Schritt S17 wird das Ausgangs-Halbleiter-Substrat 13 von einer der isolierenden Schicht 15 abgewandten Seite des Ausgangs-Halbleiter-Substrats 13 gedünnt bzw. entfernt. Das Dünnen bzw. Entfernen des Ausgangs-Halbleiter-Substrats 13 kann dabei mittels eines Schleifens des Ausgangs-Halbleiter-Substrats 13 oder eines Ätzens des Ausgangs-Halbleiter-Substrats 13 durchgeführt werden. Das Ätzen kann dabei so ausgeführt werden, dass das Ausgangs-Halbleiter-Substrat 13 komplett entfernt wird, wobei die isolierende Schicht 15 z. B. als Ätzstopp dienen kann, der einen sich von der Unterseite des Ausgangs-Halbleiter-Substrats 13 ausbreitenden Ätzprozess stoppt. Eine mögliche Schichtenabfolge in dem in 2b gezeigten Mehrschichtenaufbau wäre dabei ein Ausgangs-Halbleiter-Substrat 13 aus Silizium und eine isolierende Schicht 15 aus einem Oxid oder einem Siliziumnitrid, wobei eben eine solche Schichtenabfolge ein Ätzen des Siliziumsubstrats 13 bis zu der isolierenden Schicht 15 ermöglichen würde. Ein Aufbau der Bauelement-Anordnung 11 nach dem Entfernen des Ausgangs-Halbleiter-Substrats 13 ist in 2c gezeigt.
  • In einem Schritt S19 wird ein endgültiges Trägersubstrat bzw. ein neues geeignetes Substrat an einer der Bauelement-Schicht-Struktur 17 abgewandten Oberfläche der isolierenden Schicht 15 festgeklebt oder gebondet, wobei das endgültige Trägersubstrat 31 verbesserte elektrische Eigenschaften aufweisen kann. Das endgültige Trägersubstrat ist dabei aus einem isolierenden Material, wie z. B. Glas oder Keramik. Ein so erzeugter Aufbau der Bauelement-Anordnung 11 mit dem isolierenden Trägersubstrat 31 bzw. dem endgültigen Trägersubstrat 31 ist in 2d gezeigt.
  • Der Schritt S19 könnte dabei auch so ausgeführt werden, dass statt dem isolierenden Trägersubstrat 31 ein strukturiertes endgültiges Trägersubstrat 33 an einer der Bauelement-Schicht-Struktur 17 abgewandten Oberfläche der isolierenden Schicht 15 festgeklebt bzw. gebondet wird, so dass, wie in 2e gezeigt ist, ein Hohlraum 35 zwischen einer der isolierenden Schicht 15 zugewandten Oberfläche des strukturierten Trägersubstrats 33 und der isolierenden Schicht 15 gebildet wird. Anders ausgedrückt dient eine Ausnehmung in dem strukturierten Trägersubstrat 33 bzw. dem strukturierten isolierenden Trägersubstrat 33 dazu, dass sich nach dem Bonden des strukturierten endgültigen Trägersubstrats 33 an die isolierende Schicht 15 der Hohlraum 35 unterhalb bzw. in der Nähe des elektrischen Bauelements 19 bilden kann.
  • Der Hohlraum 35 könnte so in dem strukturierten Trägersubstrat 33 angeordnet sein, dass er von einer der isolierenden Schicht 15 zugewandten Oberfläche des Trägersubstrats 33 weniger als ein 0,5faches der Dicke des strukturierten Trägersubstrats 33 beabstandet ist. Bei einem Aufbau ist der Hohlraum bzw. die Ausnehmung in dem strukturierten Trägersubstrat 33 unterhalb des Bauelements 19 angeordnet bzw. überlappt sich in einer Ansicht in einer Richtung der Dicke des strukturierten Trägersubstrats 33 mit dem elektrischen Bauelement 19. Dabei kann dann auch zwischen dem Hohlraum 35 und dem elektrischen Bauelement 19 ein Bereich der isolierenden Schicht 15 angeordnet sein.
  • Denn durch den Einsatz des strukturierten Trägersubstrats 33 mit dem Hohlraum 35 bei der Fertigung der erfindungsgemäßen Vorrichtung lässt sich an der Grenzfläche ein Sprung in einem Verlauf der akustischen Impedanz erzielen, so dass die Reflexion der sich in das strukturierte Trägersubstrat 33 ausbreitenden Welle stark erhöht wird. Durch diese erzielte Erhöhung der Reflexion der akustischen Welle ist das elektromechanische Verhalten der Bauelement-Anordnung 11, die in 2d gezeigt ist, ggf. derart verbessert, so dass auf einen Einsatz von einem oder mehreren Spiegeln unterhalb des Resonators in dem elektrischen Bauelement 19 verzichtet werden kann.
  • Abschließend wird in einem Schritt S21 das temporäre Trägersubstrat 25 abgelöst bzw. entfernt und die Folie 23 zusammen mit dem Trägersubstrat 25 oder in einem danach folgenden weiteren Arbeitsschritt von der Bauelement-Schicht-Struktur 17 gelöst bzw. entfernt. Der so erzeugte Aufbau einer Vorrichtung 43 mit dem Bauelement 19 ist in 2f gezeigt. Statt dem in 2f gezeigten endgültigen Trägersubstrat 31 könnte auch das strukturierte endgültige Trägersubstrat 33 in der Vorrichtung 43 angeordnet sein, falls die Vorrichtung aus der in 2d gezeigten Ausführung der Bauelement-Anordnung 11 erzeugt worden ist.
  • Auf der der isolierenden Schicht 15 abgewandten Oberfläche der Bauelement-Schicht-Struktur könnte ein Deckel bzw. ein Capping für eine beispielsweise in dem elektrischen Bauelement 19 implementierte BAW-Filterstruktur mittels eines WLP-Prozesses (WLP-Prozess = Wafer-Level-Package-Prozess) gebildet werden.
  • Vorteilhaft ist an der so erzeugten Vorrichtung 43, dass durch die Entfernung des Ausgangs-Halbleiter-Substrats, das z. B. aus Silizium ist, ein Auftreten einer spannungsabhängigen Kapazität zwischen den leitenden Bereichen in dem elektrischen Bauelement 19 oder dem elektrischen Kontakt 21 einerseits, also den leitenden Bereichen oberhalb des Substrats, und dem Ausgangs-Halbleiter-Substrat 13 verhindert wird. Dabei können auf einem Siliziumsubstrat implementierte Schaltungen, wie z. B. BAW-Filterstrukturen auf einem beliebigen neuen Substrat, wie eben dem strukturierten Trägersubstrat 33 oder dem isolierenden Trägersubstrat 31 aufgebracht werden bzw. mit diesem verbunden werden, so dass sich aufgrund der verbesserten elektrischen Eigenschaften der isolierenden Trägersubstrate 31, 33 ebenfalls verbesserte elektrische Eigenschaften der so erzeugten Vorrichtung 43 ergeben.
  • Die Herstellung einer derartigen Vorrichtung ist insofern einfach, da eine verbleibende Folie, die eine Dicke von einigen Mikrometern aufweist und aus den auf dem Ausgangs-Halbleiter-Substrat 13 gebildeten Schichten, nämlich der isolierenden Schicht 15 und der Halbleiter-Schicht 17, besteht, in einfacher Weise auf einem neuen isolierenden Trägersubstrat aufgebracht wird. Dies ist insbesondere vorteilhaft, da die in 2a gezeigte Bauelementanordnung 11 sich in einfacher Weise in einer herkömmlichen Halbleiterfabrik erzeugen lässt, in der z. B. nur Siliziumwafer prozessiert werden können, während die HF-Eigenschaften oder die thermischen Eigenschaften der herzustellenden Vorrichtung 43 durch ein Entfernen des Ausgangs-Halbleiter-Substrats 13 und ein Aufkleben auf dem bezüglich der Hochfrequenzeigenschaften oder der thermischen Eigenschaften optimierten isolierenden Substrat verbessert werden können.
  • Die so erzielte Verbesserung kann dabei in einfacher Weise erreicht werden, indem ein Film, der das Bauelement 19 und die Schichten 15, 17 umfasst, nach einem Aufbringen auf einem Zwischenträger bzw. dem temporären Trägersubstrat 25 erzeugt wird. Der so erzeugte Film wird dann noch an dem in seinen Eigenschaften optimierten isolierenden Trägersubstrat festgeklebt. Das so optimierte Substrat kann dabei beispielsweise auch ein Funktionssubstrat mit HF-Komponenten sein. Vorteilhaft ist damit, wie bereits erläutert, dass die Eigenschaften des endgültigen Trägersubstrats so gewählt werden können, dass eine spannungsabhängige Substratkapazität reduziert bzw. eliminiert ist.
  • Eine Dicke der Bauelement-Schicht-Struktur 17 liegt dabei z. B. in einem Bereich von weniger als einem 0,1-fachen einer Dicke eines endgültigen Trägersubstrats 31 bzw. des strukturierten Trägersubstrats 33. Ein Aufbau der Vorrichtung 43 kann auch so erzeugt werden, dass ein Verhältnis der Dicke der Bauelement-Schicht-Struktur 17 zu einer Dicke des endgültigen Trägersubstrats 31, 33 in einem Bereich von weniger als 0,01 liegt. Die Dicke der Bauelement-Schicht-Struktur 17 oder der isolierenden Schicht 15 kann so gewählt werden, dass sie in einem Bereich von 0,1 μm bis 10 μm liegt, wobei z. B. der Aufbau der Vorrichtung auch so gewählt werden kann, dass ein Verhältnis der Dicke der isolierenden Schicht 15 zu einer Dicke der Bauelement-Schicht-Struktur 17 in einem Bereich von 0,1 bis 10 liegt.
  • Im Folgenden wird in 3 und 4a–d ein Verfahren zur Herstellung bzw. zum Erzeugen eines Ausgangsprodukts für die Herstellung einer Vorrichtung gemäß der vorliegenden Erfindung beschrieben. In einem Schritt S31 wird eine Bauelement-Struktur 51 mit einem Basis-Substrat 53, auf dessen Oberfläche eine Isolationsschicht 55 aufgebracht ist, bereitgestellt. Die Isolationsschicht 55 kann dabei so gebildet werden, dass sie eine Oberfläche des Basis-Substrats 53 vollständig bedecken kann. Auf einer dem Basis-Substrat 53 abgewandten Oberfläche der Isolationsschicht 55 ist eine Bauelement-Schicht-Struktur 57, die eine Ausnehmung aufweist, gebildet, in der eine Schaltungsstruktur 59 bzw. ein Bauelement 59 angeordnet ist. Die Bauelement-Schicht-Struktur 57 kann dabei so auf der Isolationsschicht 55 aufgebracht sein, dass sie eine Oberfläche der Isolationsschicht 55 vollständig bedeckt, während die Schaltungsstruktur 59 so in einer Ausnehmung der Bauelement-Schicht-Struktur 57 angeordnet sein kann, dass die Schaltungsstruktur 59 an eine Oberfläche der Isolationsschicht 55 anstößt.
  • Auf einer der Isolationsschicht 55 abgewandten Oberfläche der Bauelement-Schicht-Struktur 57 ist eine Kontakt-Struktur 61 gebildet. Des Weiteren ist auf der der Isolationsschicht 55 abgewandten Oberfläche der Bauelement-Schicht-Struktur 57 bzw. auf einer der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Kontakt-Struktur 61 eine Kunstharz-Schicht 63 angeordnet, die eine erste Ausnehmung 63a und eine zweite Ausnehmung 63b aufweist. Die erste Ausnehmung 63a ist ein Hohlraum, der über einer Oberfläche der Schaltungsstruktur 59 gebildet ist und dazu dient, ein Verhalten der Schaltungsstruktur 59 zu beeinflussen bzw. zu verbessern.
  • Die erste Ausnehmung 63a ist über eine Mehrzahl von Löchern, hier z. B. vier Löcher, mit einer der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Kunstharz-Schicht 63 verbunden, wobei die Löcher in einem hier nicht erläuterten Verfahrensschritt dazu dienten, ein Entfernen eines Bereichs eines Opfermaterials in der Kunstharz-Schicht 63 so zu ermöglichen, dass die erste Ausnehmung 63a gebildet wurde. Die zweite Ausnehmung 63b erstreckt sich von einer der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Kunstharz-Schicht 63 bis zu der Kontakt-Struktur 61. Der Zweck der Ausnehmung 63b wird später noch detailliert erläutert. Der in 4a gezeigte Aufbau der Kunstharz-Schicht 63 kann auch z. B. mittels eines Aufbringens eines SU-8 Photolacks und eines anschließenden teilweisen Belichtens und Entwickeln des Photolacks erzeugt werden.
  • Danach wird in einem Schritt S33 eine Abdeck-Schicht 65 auf der Kunstharz-Schicht 63 strukturiert aufgebracht, so dass die sich von der ersten Ausnehmung 63a von der Halbleitermaterial-Schicht 57 weg erstreckenden Löcher in der Kunstharz-Schicht 63 verschlossen werden, während zugleich sich die zweite Ausnehmung 63b in der Abdeck-Schicht 65 und der Kunstharz-Schicht 63 von einer der Kunstharz-Schicht 63 abgewandten Oberfläche der Abdeck-Schicht 65 bis zu der Kontakt-Struktur 61 erstreckt. Die aus der Abdeck-Schicht 65 und der Kunstharz-Schicht 63 gebildete Mehrschichtenabfolge wird auch als Gehäuse-Schicht 66 bezeichnet. Die Abdeck-Schicht 65 kann z. B. aus dem selben Material wie die Kunstharz-Schicht 63, also ebenfalls aus einem SU-8 Photolack, gebildet sein. Die Schritte S31, S33 könnten dabei auch in einem einzigen Verfahrensschritt durchgeführt werden, bei dem die durchgehende Gehäuse-Schicht 66 mit den Ausnehmungen 63a, 63b in einem Schritt eines strukturierten Aufbringens der Gehäuse-Schicht 66 gebildet würde.
  • Somit können nach einem Bilden der Schaltungsstruktur 59 auf dem Basis-Substrat 53 bzw. einem Halbleiterwafer und der Strukturierung der Metallebene bzw. der Kontakt-Struktur 61 Abdeckungen für in der Schaltungsstruktur 61 implementierte Filter erzeugt werden, wobei für jeden einzelnen Chip in dem Verbund der Bauelement-Strukturen 51, die z. B. auf einem Wafer angeordnet sind, jeweils eine Abdeckung erzeugt wird.
  • Alternativ zu den in den 4a–b erläuterten Abläufen könnte auch statt einem strukturierten Aufbringen der Kunstharz-Schicht 63 und der Abdeck-Schicht 65 mittels eines Bondverfahrens, wie z. B. einem Thermokompressionsbonden, eine Struktur aus einem festen Material, wie z. B. Glas, aufgebracht werden, das einen in Anlehnung an 4b strukturierten Aufbau mit den Ausnehmungen 63a, 63b aufweist.
  • Danach wird in einem Schritt S35 mittels eines Siebdruckverfahrens ein Padkontakt 67 bzw. eine leitende Verbindung zwischen der Kontakt-Struktur 61 und einer der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Gehäuse-Schicht 66 erzeugt. Somit ergibt sich der in 4c gezeigte Aufbau der Bauelement-Struktur 51. Abschließend wird in einem Schritt S37 ein Lothügel 69 auf einer der Kontakt-Struktur 61 abgewandten Oberfläche der leitenden Verbindung 67 erzeugt. Der Lothügel 69 kann dazu dienen, einen elektrischen oder mechanischen Kontakt der Bauelement-Struktur 51, die in einem später noch erläuterten Herstellungsverfahren in einer Vorrichtung implementiert wird, mit einem externen Kontakt zu erzeugen.
  • Im Nachfolgenden wird in 5 ein Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung erläutert. Hierzu werden die in einem Verbund, wie z. B. einem Waferverbund, angeordneten Bauelement-Strukturen 51, von denen eine Detailansicht einer dieser Bauelement-Strukturen 51 in 4d gezeigt ist, in einem Schritt S51 bereitgestellt. Danach wird in einem Schritt S53 auf der Gehäuse-Schicht 66 und dem Lothügel 69 eine Folie, wie z. B. eine Thermo-Release-Folie, angeordnet bzw. auflaminiert. Die Folie 71 bedeckt die Gehäuse-Schicht 66 bzw. die Abdeckung und den Lothügel bzw. den Kontakt-Bump und schützt diese vor Beschädigungen während der weiteren Verfahrensschritte.
  • Danach wird in einem Schritt S55 ein Ersatz-Trägersubstrat 73, wie z. B. ein Trägerwafer, auf einer der Gehäuse-Schicht 66 abgewandten Oberfläche der Folie 71 angeordnet bzw. aufgebracht. Eine Detailansicht einer so erzeugten Bauelement-Struktur 51, die in einem Verbund mit einer Mehrzahl der Bauelement-Strukturen 51 angeordnet ist, ist in 6 gezeigt. Die dort gezeigte Detailansicht erläutert den Aufbau der Bauelement-Struktur 51 mit der auf einer der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Gehäuse-Schicht 66 angeordneten Folie 71 und dem auf einer der Gehäuse-Schicht 66 abgewandten Oberfläche der Folie 71 angeordneten Ersatz-Trägersubstrat 73 oder temporären Trägersubstrat 73.
  • Daraufhin wird in einem Schritt S57 das Basis-Substrat 53 von der Rückseite bzw. einer der Isolationsschicht 55 abgewandten Seite des Basis-Substrats 53 her gedünnt. Das Dünnen des Halbleitersubstrats bzw. des Basissubstrats 53 kann dabei mittels eines Schleifens oder eines Ätzens erfolgen, wobei der Ätzvorgang sogar so ausgeführt werden kann, dass die Isolationsschicht 55 als Ätzstopp-Schicht für einen sich von der Rückseite des Basis-Substrats 53 ausbreitenden Ätzvorgang dient. Die Ätzstopp-Schicht kann dabei in einfacher Weise z. B. dadurch erzeugt werden, dass, wenn das Basis-Substrat 53 aus einem Silizium ist, die Isolationsschicht 55 bzw. die Ätzstopp-Schicht aus einem Oxid bzw. einem Siliziumoxid ist, so dass bei dem Dünnen S57 des Basis-Substrats 53 das gesamte Siliziumsubstrat bis zu der Oxidschicht entfernt wird.
  • In 7a ist eine schematische Ansicht der Bauelement-Strukturen 51, die in einem Verbund 75 angeordnet sind, nach dem Dünnen S57 des Basis-Substrats 53 gezeigt. 7b legt eine Detailansicht der einzigen Bauelement-Struktur 51 mit der Folie 71 und einem Abschnitt des Trägerwafers 73 dar. Danach wird in einem Schritt S59 das temporäre Trägersubstrat 73 zusammen mit der Folie 71 entfernt und die in dem Verbund 75 angeordneten Bauelement-Strukturen 51 in einem Schritt S61 gesägt und somit vereinzelt.
  • Jedoch könnte auch, wie in 8a dargelegt ist, das Sägen S61 vor einem Entfernen des temporären Trägersubstrats 73 erfolgen. 8a erläutert dabei, wie ein Sägeblatt 77 einer Säge eine Ausnehmung zwischen den beiden Bauelement-Strukturen 51 erzeugt und diese voneinander trennt.
  • Abschließend werden in einem Schritt S63 die Bauelement-Strukturen 51 in einem Pick-and-Place-Vorgang durch einen Handler von der Folie 71 abgelöst, assembliert und schließlich gemessen. 8b zeigt dabei, wie die einzelne Bauelement-Struktur 51 aus dem Verbund 75 gelöst und zur Weiterverarbeitung mit einem Handler versetzt wird. In 8c ist eine Vorrichtung 81 mit der Schaltungsstruktur 59 bzw. dem Bauelement 59 in einem an einer Schaltungsplatine 82 befestigten Zustand gezeigt. Das Assemblieren S63 ist dabei, wie zu erkennen ist, so durchgeführt worden, dass ein Pressmaterial 83 die Bauelement-Struktur 51 umgibt bzw. die Bauelement-Struktur 51 vollständig bedeckt. Die Pressmaterial-Schicht 83 ist dabei während des Assemblierens S63 so aufgetragen worden, dass sie an einer der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Isolationsschicht 55 anstößt und die Vorrichtung 81 einkapselt. Das Pressmaterial jedoch ist optional.
  • Von Vorteil ist bei der in 8c gezeigten Vorrichtung 81 sowie dem Verfahren zur Herstellung der Vorrichtung 81, dass die Schaltungsstruktur 59 auf einem üblichen Basis-Substrat, wie z. B. einem Siliziumsubstrat, in einer Massenfertigung erzeugt werden kann, zugleich aber die zwischen den Metallschichten der Schaltungsstruktur 59 und dem Basis-Substrat 53 auftretende spannungsabhängige Substratkapazität in Folge des Dünnens S57 des Halbleitersubstrats 53 reduziert bzw. eliminiert ist. Somit weist die in 8c gezeigte Vorrichtung der Schaltungsstruktur 59 eine geringere spannungsabhängige Substratkapazität bzw. keine span nungsabhängige Substratkapazität auf, so dass die elektrischen Eigenschaften gegenüber einer herkömmlichen Vorrichtung, bei der das Basis-Substrat nicht gedünnt bzw. entfernt worden ist, verbessert sind.
  • Insbesondere vorteilhaft ist, dass die in 5 gezeigten Verfahrensschritte alle in einer Fertigung durchgeführt werden können, die auf eine Prozessierung von Bauelementen mit Siliziumsubstraten ausgelegt ist. Somit lassen sich in einfacher und kostengünstiger Art und Weise die Vorrichtungen 81 mit der Schaltungsstruktur 59 erzeugen, die zugleich ein gegenüber herkömmlichen Vorrichtungen, die auf Siliziumsubstraten aufgebracht sind, verbessertes elektrisches Verhalten aufweisen. Neben der Reduzierung der spannungsabhängigen Substratkapazität in Folge der Vermeidung des MOS-Effekts ist ein weiterer Vorteil, dass auch die Bauhöhe der in 8c gezeigten Vorrichtung 81 gegenüber herkömmlichen Chips bzw. Vorrichtungen kleiner ist, da das Basis-Substrat 53 entfernt bzw. gedünnt worden ist. Hierbei ist zugleich die Wahrscheinlichkeit eines Auftretens von Rückseitenmoden bzw. mechanischen Schwingungen in einem Substrat unter der Schaltungsstruktur 59, die insbesondere bei einem BAW-Filter störend sind, reduziert.
  • Neben dem oben dargelegten Verfahren zur Herstellung der Vorrichtung 81 erläutern 9 und 10a–d ein alternatives Verfahren zum Herstellen der Vorrichtung 81 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Im Folgenden werden gleiche oder gleichwirkende Elemente mit den gleichen Bezugszeichen versehen. Des Weiteren geht die folgende Darstellung überwiegend auf die Unterschiede in dem Verfahren zur Herstellung der Vorrichtung 81 gemäß der vorliegenden Erfindung ein und erläutert insbesondere die Unterschiede zu dem in den 5, 6, 7a–b, 8a–c dargelegten Verfahrensablauf.
  • Wie in 9 dargelegt, wird bei dem Verfahren zum Herstellen der Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zuerst im Schritt S71 eine Mehrzahl der Bauelement-Strukturen 51 in dem Verbund 75 bereitgestellt. Anschließend wird in einem Schritt S73 ähnlich dem Schritt S53 eine Folie auf dem Verbund 75 aufgebracht bzw. angeordnet. Danach wird in einem Schritt S75 das temporäre Trägersubstrat 73 an der Folie 71 auf einer der Gehäuse-Schicht 66 abgewandten Oberfläche der Folie 71 befestigt.
  • Danach wird in einem Schritt S79, wie bei dem Schritt S57 in 5, das Basis-Substrat 53 gedünnt bzw. entfernt. Anschließend wird in einem Schritt S81 der Verbund 75 bzw. die Verbundstruktur 75 gesägt, so dass sich die Ausnehmungen zwischen den Bauelement-Strukturen 51 bilden. Daraufhin wird in einem Schritt S83 auf der Isolationsschicht 55 der Bauelement-Strukturen 51 in dem Verbund 75 eine Sägefolie 91 auflaminiert bzw. angeordnet und somit der in 10a gezeigte Aufbau des Verbunds 75 erzeugt. Die Sägefolie ist somit auf der der Bauelement-Schicht-Struktur 57 abgewandten Oberfläche der Isolationsschicht 55 angeordnet.
  • Danach wird in einem Schritt S85 der temporäre Trägerwafer 73 zusammen mit der Folie 71 abgenommen bzw. gelöst. Das Ablösen S85 des temporären Trägerwafers 73 und das Ablösen der Folie 71 können jedoch auch sequentiell hintereinander in zwei voneinander getrennt durchgeführten Verfahrensschritten ausgeführt werden. Ein so entstandener Aufbau des Verbunds 75 ist in 10b gezeigt.
  • Der in 10b gezeigte Verbund 75 aus den Bauelement-Strukturen 51 auf der Sägefolie 91 wird anschließend, wie in 10c gezeigt, positioniert, so dass die Lothügel 69 oben angeordnet sind und mit Nadelspitzen einer hier nicht gezeigten Messvorrichtung kontaktiert werden können. Nach einem Messen S87 der Bauelement-Strukturen 51 werden diese mittels eines Handlers, wie in 10d gezeigt, von der Sägefolie 91 entfernt bzw. abgelöst und in einem nachfolgenden Verfahrensschritt S89 assembliert. Die so herge stellte Vorrichtung entspricht der in 8c dargestellten Vorrichtung 81.
  • Eine dritte mögliche Variante neben den in den 5 und 9 erläuterten Verfahren zum Herstellen der Vorrichtung 81 ist in 11 gezeigt. Im Folgenden werden gleiche oder gleichwirkende Elemente zu denen in dem in den 10a–10d erläuterten Herstellungsverfahren für die in 8c gezeigte Vorrichtung 81 mit den gleichen Bezugszeichen versehen. Des Weiteren geht die folgende Beschreibung überwiegend auf die Unterschiede in dem Verfahrensablauf bei dem Verfahren zum Herstellen der Vorrichtung 81 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ein.
  • Wie bei den Schritten S71, S73, S75, S79 des in 9 erläuterten Herstellungsverfahrens wird auch bei dem in 11 gezeigten Verfahren zum Herstellen der Vorrichtung 81 zuerst in einem Schritt S101 die Mehrzahl von den Bauelement-Strukturen 51 in dem Verbund 75 bereitgestellt, und auf dem Verbund 75 in einem Schritt S103 die Folie 71 auflaminiert bzw. angeordnet, danach das temporäre Trägersubstrat 73 in einem Schritt S105 an der Folie 71 befestigt und anschließend das Basis-Substrat 53 gedünnt bzw. entfernt.
  • Danach wird im Gegensatz zu dem in 9 gezeigten Verfahrensablauf jedoch in einem Schritt S109 die Sägefolie 91 auf einer der Halbleitermaterial-Schicht 57 abgewandten Oberfläche der Isolationsschicht 55 auflaminiert bzw. aufgebracht. Der so erzeugte Aufbau des Verbunds 75 ist in 12a gezeigt. Anschließend wird in einem Schritt S111 der temporäre Trägerwafer 73 zusammen mit der Folie 71 bzw. der Thermo-Release-Folie entfernt. Der so erzeugte Aufbau des Verbunds 75 ist in 12b dargelegt.
  • Dann werden die Bauelement-Strukturen 51 in dem Verbund 75 mittels eines Handlers gedreht und versetzt, so dass sie, wie in 12c gezeigt, angeordnet sind. Bei den in 12c gezeigten Bauelement-Strukturen 51 sind die Lothügel 69 nach oben ausgerichtet, so dass diese wiederum wie bereits oben erläutert bei einem Schritt S113 von Nadeln einer Messeinrichtung kontaktiert und gemessen werden können. Nach dem Messen S113 werden die in dem Verbund 75 angeordneten Bauelement-Strukturen 51 in einem Schritt S115 gesägt, wobei 12d zeigt, wie das Sägeblatt 77 einen Zwischenraum zwischen den beiden Bauelement-Strukturen 51 durchdringt und die beiden Bauelement-Strukturen 51 voneinander trennt.
  • Nach dem Sägen S115 werden die Chips bzw. die Bauelement-Strukturen 51 jeweils von der Sägefolie 91 entfernt bzw. heruntergenommen. 12e zeigt dabei, wie aus dem Verbund 75 die Bauelement-Struktur 51 z. B. in einem Handler bei einem Pick-and-Place-Vorgang herausgelöst wird. Abschließend wird in einem Schritt S117 die Bauelement-Struktur 51 assembliert, so dass das Ergebnis die Vorrichtung 81 ist. Der Aufbau der Vorrichtung 81 ist bereits in 8c und der dazu gehörigen Beschreibung erläutert worden.
  • Bei den in den 1, 5, 9 und 11 dargelegten Verfahren zum Herstellen der Vorrichtung mit einem Bauelement wird jeweils zuerst eine Folie, wie z. B. eine Thermo-Release-Folie, auf einem Zwischenprodukt aufgebracht und anschließend ein temporäres Trägersubstrat oder ein Trägerwafer auf dem so erzeugten Aufbau angeordnet. Denkbar wäre jedoch auch, die Folie auf dem temporären Trägersubstrat bzw. dem temporären Trägerwafer aufzubringen und anschließend die so erzeugte Struktur an einer dem Trägersubstrat bzw. dem Tragerwafer abgewandten Oberfläche der Folie auf das Zwischenprodukt, den Verbund 75 oder die Bauelement-Anordnung 11 aufzusetzen. Bei dem Schritt S19 wird das endgültige Trägersubstrat mittels eines Klebeverfahrens oder Bondverfahrens an einer Oberfläche der isolierenden Schicht 15 befestigt. Hierzu können beliebige Klebeverfahren oder Bondverfahren, wie z. B. ein anodisches Bonden, eingesetzt werden.
  • Die isolierende Schicht 15 oder die Isolationsschicht 55 ist beispielsweise aus Siliziumnitrid oder Siliziumoxid ausgeführt, jedoch sind beliebige isolierende Materialien hierzu Alternativen. Die Bauelement-Schicht-Struktur 17, 57 weist eine oder mehrere Schichten auf, die aus einem beliebigen Material, wie z. B. einem isolierenden Material, sind.
  • Bei dem in 3 gezeigten Verfahren zum Herstellen der Bauelement-Struktur 51 wird die Abdeck-Schicht 65 auf der Kunstharz-Schicht 63 aufgebracht. Denkbar wäre jedoch auch statt eines Aufbringens der Abdeck-Schicht 65 auf der Kunstharz-Schicht 63, die Gehäuse-Schicht 66 als durchgehende Schicht direkt auf der Bauelement-Schicht-Struktur 57 aufzubringen. Dies könnte sogar in einem einzigen Verfahrensschritt erfolgen, bei dem beispielsweise auch die Ausnehmungen 63a, 63b gebildet werden könnten. Auch könnte bei dem in 3 gezeigten Verfahren die Leiterbahn 67 mittels eines beliebigen Verfahrensschritts aufgebracht werden, wie z. B. eines Aufdruckens der Leiterbahn oder eines Aufbringens der Leiterbahn mittels Siebdruckens.
  • Bei den in den 1 5, 9, und 11 dargelegten Verfahrensabläufen ist das temporäre Trägersubstrat 25 bzw. der temporäre Trägerwerfer 73 aus einem beliebigen Material, wie z. B. einem isolierenden Material oder einem Halbleitermaterial, ausgeführt. Auch das endgültige Trägersubstrat 31, 33 bei dem in 1 dargelegten Verfahren zur Herstellung der Vorrichtung 43 könnte aus einem beliebigen isolierenden Material sein. Mögliche Materialien hierfür sind Glas oder Keramik. Die Pressmaterialschicht 83 bei der Vorrichtung 81 könnte aus einem beliebigen Material, wie z. B. Kunststoff, sein.
  • Bei der Vorrichtung 81 liegt eine Dicke der Bauelement-Schicht-Struktur 57 z. B. in einem Bereich von 0,1 μm bis 10 μm, jedoch sind beliebige Dicken der Bauelement-Schicht-Struktur 57 hierzu Alternativen. Bei der Vorrichtung 81 be trägt eine Gesamtdicke der Gehäuse-Schicht mehr als 10 mal eine Dicke der Bauelement-Schicht-Struktur, jedoch können beliebige Werte der Dicke der Gehäuseschicht zu der Dicke der Bauelement-Schicht-Struktur alternativ verwendet werden.
  • Auch liegt bei der Vorrichtung 81 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung z. B. eine Dicke der isolierenden Schicht in einem Bereich von 0,1 μm bis 10 μm, jedoch sind beliebige Werte der Dicke der isolierenden Schicht 55 hierzu Alternativen. Bei der in 4b gezeigten Bauelement-Struktur 51 könnte die strukturierte Gehäuse-Schicht 66 auch durch einen strukturierten Festkörper ersetzt sein, der z. B. aus einem Material ausgeführt ist, das ein Elektrizitätsmodul aufweist, das höher als 100 MPa ist, oder einen Elektrizitätsmodul von mehr als 1 GPa. Insbesondere könnte SU8 mit einem Elektrizitätsmodul von mehr als 4 GPa für die strukturierte Gehäuseschicht 67 verwendet werden.
  • Bei der Vorrichtung 81 und der Vorrichtung 43 sind zum einen in dem elektrischen Bauelement 19 und zum anderen in der Schaltungsstruktur 59 jeweils mindestens eine Leiterbahn angeordnet, so dass auf einer der Bauelement-Schicht-Struktur 17 bzw. der Bauelement-Schicht-Struktur 57 zugewandten Seite der isolierenden Schicht 15 bzw. der Isolationsschicht 55 zwei voneinander beabstandete Leiterbahnen angeordnet sind. Jedoch sind beliebige Anzahlen an voneinander beabstandeten Leiterbahnen in den erläuterten Anordnungen hierzu Alternativen.
  • Bei dem in den 5, 9 bzw. 11 gezeigten Verfahren zum Herstellen kann der Schritt des Entfernens S59, S85, S111 des Ersatz-Trägersubstrats weggelassen werden. Außerdem können die Schritte S37, S53, S61, S73, S81, S83, S87, S103, S109, S113 bzw. S115 bei den in den 3, 5, 9 und 11 gezeigten Verfahren zum Herstellen weggelassen werden.

Claims (37)

  1. Vorrichtung, die folgende Merkmale aufweist: eine Bauelement-Schicht-Struktur (17, 57); ein Bauelement (19), das in die Bauelement-Schicht-Struktur (17, 57) integriert ist; ein isolierendes Trägersubstrat; und eine isolierende Schicht (15), die durchgehend zwischen der Bauelement-Schicht-Struktur (17, 57) und dem isolierenden Trägersubstrat positioniert ist, wobei die isolierende Schicht eine Dicke aufweist, die weniger als 1/10 einer Dicke des isolierenden Trägersubstrats beträgt.
  2. Vorrichtung gemäß Anspruch 1, bei der das isolierende Trägersubstrat ein Glas- oder Keramikmaterial aufweist.
  3. Vorrichtung gemäß Anspruch 1 oder 2, bei der das isolierende Trägersubstrat und die isolierende Schicht unterschiedliche Materialien aufweisen.
  4. Vorrichtung gemäß einem der Ansprüche 1 bis 3, bei der die isolierende Schicht ein Siliziumnitrid oder ein Siliziumoxid aufweist.
  5. Vorrichtung gemäß einem der Ansprüche 1 bis 4, bei der das isolierende Trägersubstrat einen Hohlraum (35) umfasst.
  6. Vorrichtung gemäß einem der Ansprüche 1 bis 5, bei der der Hohlraum (35) an die isolierende Schicht angrenzt.
  7. Vorrichtung gemäß einem der Ansprüche 1 bis 6, bei der das Bauelement (19) ein akustisches Volumenwellenfilter aufweist.
  8. Vorrichtung gemäß einem der Ansprüche 1 bis 7, die ferner ein temporäres Trägersubstrat (25) aufweist, wobei das temporäre Trägersubstrat an einer Oberfläche der Bauelement-Schicht-Struktur (17, 57) gegenüber von dem isolierenden Trägersubstrat befestigt ist.
  9. Vorrichtung gemäß einem der Ansprüche 1 bis 8, bei der zwischen dem temporären Trägersubstrat und der Bauelement-Schicht-Struktur (17, 57) eine Folie angeordnet ist.
  10. Vorrichtung, die folgende Merkmale aufweist: ein Bauelement (59), das in eine Bauelement-Schicht-Struktur (57) integriert ist, die auf einer isolierenden Schicht (55) angeordnet ist; eine Gehäuseschicht (66), die auf der Bauelement-Schicht-Struktur angeordnet ist und das Bauelement häust; einen Kontakt, der eine elektrische Verbindung zwischen dem Bauelement und einer von der Bauelement-Schicht-Struktur abgewandten Oberfläche der Gehäuseschicht (66) bereitstellt; und ein Pressmaterial (83), das die Gehäuseschicht (66) und die isolierende Schicht umgibt, wobei das Pressmaterial direkt an eine von der Bauelement-Schicht-Struktur abgewandten Oberfläche der isolierenden Schicht angrenzt.
  11. Vorrichtung gemäß Anspruch 10, bei der die Gehäuseschicht (66) ein Kunstharz aufweist.
  12. Vorrichtung gemäß Anspruch 10, bei der die Gehäuseschicht (66) einen Photolack aufweist.
  13. Vorrichtung gemäß einem der Ansprüche 10 bis 12, bei der die Gehäuseschicht (66) ein festes Material aufweist, wobei ein Elastizitätsmodul des festen Materials größer als 100 MPa ist.
  14. Vorrichtung gemäß einem der Ansprüche 10 bis 13, bei der die isolierende Schicht ein Siliziumnitrid oder ein Siliziumoxid aufweist.
  15. Vorrichtung gemäß einem der Ansprüche 10 bis 14, bei der ein Lothügel (69) an der Gehäuseschicht (66) angeordnet ist, wobei der Lothügel das Pressmaterial durchdringt und elektrisch eine Verbindung zu dem Bauelement herstellt.
  16. Vorrichtung gemäß einem der Ansprüche 10 bis 15, bei der ein Hohlraum (35) zwischen einer der Bauelement-Schicht-Struktur zugewandten Oberfläche der Gehäuseschicht (66) und einer der Gehäuseschicht zugewandten Oberfläche der Bauelement-Schicht-Struktur angeordnet ist, wobei das Bauelement an den Hohlraum angrenzt.
  17. Vorrichtung gemäß einem der Ansprüche 10 bis 16, bei der das Bauelement ein akustisches Volumenwellenfilter aufweist.
  18. Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement, das in eine Bauelement-Schicht-Struktur (57) integriert ist, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Bauelements, das in eine Bauelement-Schicht-Struktur (57) integriert ist, die auf einem Halbleitersubstrat (53) angeordnet ist, wobei eine isolierende Schicht zwischen dem Halbleitersubstrat und einer Bauelement-Schicht-Struktur angeordnet ist; Anordnen einer Gehäuseschicht (66) auf der Bauelement-Schicht-Struktur (57), um ein Gehäuse des Bauelements zu bilden, wobei ein Kontakt eine elektrische Verbindung zwischen dem Bauelement und einer von der Bauelement-Schicht- Struktur abgewandten Oberfläche der Gehäuseschicht (66) bereitstellt; Befestigen eines Ersatz-Trägersubstrats an dem Halbleitersubstrat, wobei eine Oberfläche der Bauelement-Schicht-Struktur (57) dem Ersatz-Trägersubstrat zugewandt ist; und Dünnen oder Entfernen des Halbleitersubstrats von einer von der isolierenden Schicht abgewandten Seite des Halbleitersubstrats.
  19. Verfahren gemäß Anspruch 18, das ferner ein Entfernen des Ersatz-Trägersubstrats nach dem Dünnen oder Entfernen des Halbleitersubstrats aufweist.
  20. Verfahren gemäß Anspruch 18 oder 19, bei dem das Entfernen oder Dünnen des Halbleitersubstrats ein Ätzen beginnend an einer von der isolierenden Schicht abgewandten Oberfläche des Halbleitersubstrats aufweist, wobei die isolierende Schicht als eine Ätzstoppschicht dient.
  21. Verfahren gemäß einem der Ansprüche 18 bis 20, das ferner ein Aufbringen einer Folie auf das Ersatz-Trägersubstrat oder die Gehäuseschicht (66), bevor das Ersatz-Trägersubstrat befestigt wird, aufweist.
  22. Verfahren gemäß einem der Ansprüche 18 bis 21, bei dem dem Entfernen des Ersatz-Trägersubstrats ein derartiges Formpressen der Vorrichtung folgt, dass ein Pressmaterial (83) die Gehäuseschicht (66) und die isolierende Schicht bedeckt und direkt an eine von der Bauelement-Schicht-Struktur abgewandten Oberfläche der isolierenden Schicht angrenzt.
  23. Verfahren gemäß einem der Ansprüche 18 bis 22, bei dem das Anordnen der Gehäuseschicht (66) ein Anordnen einer Kunstharzschicht (63) aufweist.
  24. Verfahren gemäß einem der Ansprüche 18 bis 23, bei dem das Anordnen der Kunstharzschicht ein Bilden eines Hohlraums (35) in der Harzschicht aufweist, wobei der Hohlraum an das Bauelement angrenzt.
  25. Verfahren gemäß einem der Ansprüche 18 bis 24, bei dem das Anordnen der Gehäuseschicht (66) derart durchgeführt wird, dass die Gehäuseschicht ein Elastizitätsmodul von mehr als 100 MPa aufweist.
  26. Verfahren gemäß einem der Ansprüche 18 bis 25, bei dem das Anordnen der Gehäuseschicht (66) ein Anordnen einer Glasschicht aufweist.
  27. Verfahren gemäß einem der Ansprüche 18 bis 26, bei dem das Anordnen der Gehäuseschicht (66) ein Thermokompressionsbonden an eine von der isolierenden Schicht abgewandten Oberfläche der Bauelement-Schicht-Struktur aufweist.
  28. Verfahren gemäß Anspruch 26 oder 27, bei dem das Anordnen der Gehäuseschicht (66) ein Anordnen der Gehäuseschicht mit einer Ausnehmung in der Gehäuseschicht, die einen Hohlraum (35) bildet, der an das Bauelement angrenzt, aufweist.
  29. Verfahren gemäß einem der Ansprüche 18 bis 28, das ferner ein Anordnen einer Sägefolie (91) vor einem Entfernen des Ersatz-Trägersubstrats aufweist, derart, dass die isolierende Schicht zwischen dem Ersatz-Trägersubstrat und der Sägefolie (91) angeordnet ist.
  30. Verfahren gemäß einem der Ansprüche 18 bis 29, das ferner ein Vereinzeln einer Mehrzahl von Vorrichtungen, die in einem Verbund von Vorrichtungen angeordnet ist, bevor das Ersatz-Trägersubstrat entfernt wird, aufweist.
  31. Verfahren gemäß einem der Ansprüche 18 bis 30, bei dem das Aufbringen eines Lothügels (69) auf eine von der Bau element-Schicht-Struktur abgewandten Oberfläche der Gehäuseschicht (66) vor einem Befestigen des Ersatz-Trägersubstrats durchgeführt wird.
  32. Verfahren gemäß einem der Ansprüche 18 bis 31, bei dem das Anordnen einer Folie auf dem Ersatz-Trägersubstrat oder der Gehäuseschicht derart durchgeführt wird, dass nach dem Befestigen des Ersatz-Trägersubstrats die Folie zwischen dem Ersatz-Trägersubstrat und der Gehäuseschicht angeordnet ist.
  33. Verfahren zum Herstellen einer Vorrichtung mit einem Bauelement, das in eine Bauelement-Schicht-Struktur integriert ist, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Bauelements, das in eine Bauelement-Schicht-Struktur integriert ist, die auf einem Halbleitersubstrat angeordnet ist, wobei eine isolierende Schicht zwischen dem Halbleitersubstrat und der Bauelement-Schicht-Struktur angeordnet ist; Befestigen eines temporären Trägersubstrats an dem Halbleitersubstrat, wobei die Bauelement-Schicht-Struktur dem temporären Trägersubstrat zugewandt ist; Dünnen oder Entfernen des Halbleitersubstrats von einer von der isolierenden Schicht abgewandten Seite des Halbleitersubstrats; Bonden eines isolierenden Trägersubstrats derart, dass die isolierende Schicht zwischen der Bauelement-Schicht-Struktur und dem isolierenden Trägersubstrat positioniert ist; und Entfernen des temporären Trägersubstrats.
  34. Verfahren gemäß Anspruch 33, bei dem das Entfernen oder Dünnen des Halbleitersubstrats ein Ätzen des Halblei tersubstrats von einer von der isolierenden Schicht abgewandten Seite aufweist, wobei die isolierende Schicht als eine Ätzstoppschicht dient.
  35. Verfahren gemäß Anspruch 33 oder 34, bei dem das Bonden des isolierenden Trägersubstrats ein anodisches Bonden aufweist.
  36. Verfahren gemäß einem der Ansprüche 33 bis 35, bei dem das Bonden des isolierenden Trägersubstrats ein Bonden des isolierenden Trägersubstrats, wobei eine strukturierte Oberfläche der isolierenden Schicht zugewandt ist, aufweist, derart, dass nach dem Bonden die strukturierte Oberfläche des isolierenden Trägersubstrats und eine von dem isolierenden Trägersubstrat zugewandte Oberfläche der isolierenden Schicht einen Hohlraum (35) umschließen.
  37. Verfahren gemäß einem der Ansprüche 33 bis 36, bei dem das Anordnen einer Folie auf dem temporären Trägersubstrat oder der Bauelement-Schicht-Struktur vor einem Befestigen des temporären Trägersubstrats stattfindet, derart, dass nach einem Befestigen des temporären Trägersubstrats die Folie zwischen dem temporären Trägersubstrat und der Bauelement-Schicht-Struktur angeordnet ist.
DE102008012834A 2007-03-15 2008-03-06 Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben Ceased DE102008012834A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/724,603 2007-03-15
US11/724,603 US7851333B2 (en) 2007-03-15 2007-03-15 Apparatus comprising a device and method for producing it

Publications (1)

Publication Number Publication Date
DE102008012834A1 true DE102008012834A1 (de) 2008-09-25

Family

ID=39713365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008012834A Ceased DE102008012834A1 (de) 2007-03-15 2008-03-06 Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben

Country Status (2)

Country Link
US (2) US7851333B2 (de)
DE (1) DE102008012834A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156565A1 (en) * 2007-06-20 2008-12-24 Skyworks Solutions, Inc. Semiconductor die with backside passive device integration
DE102008006745B3 (de) * 2008-01-30 2009-10-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterstruktur

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006917A (en) * 1989-08-25 1991-04-09 International Business Machines Corporation Thermocompression bonding in integrated circuit packaging
US5047363A (en) * 1990-09-04 1991-09-10 Motorola, Inc. Method and apparatus for reducing heterostructure acoustic charge transport device saw drive power requirements
US5455202A (en) 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
US5759753A (en) * 1995-07-19 1998-06-02 Matsushita Electric Industrial Co., Ltd. Piezoelectric device and method of manufacturing the same
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US5853601A (en) * 1997-04-03 1998-12-29 Northrop Grumman Corporation Top-via etch technique for forming dielectric membranes
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
ATE316648T1 (de) * 1998-12-15 2006-02-15 Fraunhofer Ges Forschung Verfahren zur erzeugung von justagestrukturen in halbleitersubstraten
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
FI20000339A (fi) * 2000-02-16 2001-08-16 Nokia Mobile Phones Ltd Mikromekaaninen säädettävä kondensaattori ja integroitu säädettävä resonaattori
GB0012439D0 (en) * 2000-05-24 2000-07-12 Univ Cranfield Improvements to filters
GB0016861D0 (en) * 2000-07-11 2000-08-30 Univ Cranfield Improvements in or relating to filters
US6355498B1 (en) * 2000-08-11 2002-03-12 Agere Systems Guartian Corp. Thin film resonators fabricated on membranes created by front side releasing
US6790698B2 (en) * 2000-10-19 2004-09-14 Axsun Technologies, Inc. Process for integrating dielectric optical coatings into micro-electromechanical devices
US6506620B1 (en) * 2000-11-27 2003-01-14 Microscan Systems Incorporated Process for manufacturing micromechanical and microoptomechanical structures with backside metalization
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6509813B2 (en) * 2001-01-16 2003-01-21 Nokia Mobile Phones Ltd. Bulk acoustic wave resonator with a conductive mirror
JP2002270720A (ja) 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6768756B2 (en) * 2001-03-12 2004-07-27 Axsun Technologies, Inc. MEMS membrane with integral mirror/lens
JP3977997B2 (ja) * 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
US6936837B2 (en) * 2001-05-11 2005-08-30 Ube Industries, Ltd. Film bulk acoustic resonator
JP3939939B2 (ja) * 2001-07-17 2007-07-04 富士通株式会社 圧電薄膜共振素子の製造方法
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
TW520341B (en) * 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP3830843B2 (ja) * 2002-03-28 2006-10-11 株式会社東芝 薄膜圧電共振子
TW540173B (en) * 2002-05-03 2003-07-01 Asia Pacific Microsystems Inc Bulk acoustic device having integrated fine-tuning and trimming devices
CN100356603C (zh) * 2002-07-04 2007-12-19 北京磁伸稀土技术发展有限公司 一种稀土超磁致伸缩材料及制备方法
US6940712B2 (en) * 2002-07-17 2005-09-06 International Business Machines Corporation Electronic device substrate assembly with multilayer impermeable barrier and method of making
JP4039322B2 (ja) * 2002-07-23 2008-01-30 株式会社村田製作所 圧電フィルタ、デュプレクサ、複合圧電共振器および通信装置、並びに、圧電フィルタの周波数調整方法
US20040027030A1 (en) * 2002-08-08 2004-02-12 Li-Peng Wang Manufacturing film bulk acoustic resonator filters
US20060043507A1 (en) * 2002-09-12 2006-03-02 Hans Lobl Bulk acoustic wave resonator with means for suppression of pass-band ripple in bulk acoustic wave filters
DE10246101B4 (de) * 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US6894383B2 (en) * 2003-03-31 2005-05-17 Intel Corporation Reduced substrate micro-electro-mechanical systems (MEMS) device and system for producing the same
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US7098575B2 (en) * 2003-04-21 2006-08-29 Hrl Laboratories, Llc BAW device and method for switching a BAW device
DE602004027372D1 (de) * 2003-05-26 2010-07-08 Murata Manufacturing Co Piezoelektrische elektronische komponente
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
US7109635B1 (en) * 2003-06-11 2006-09-19 Sawtek, Inc. Wafer level packaging of materials with different coefficients of thermal expansion
US6936524B2 (en) * 2003-11-05 2005-08-30 Akustica, Inc. Ultrathin form factor MEMS microphones and microspeakers
KR100565799B1 (ko) * 2003-12-22 2006-03-29 삼성전자주식회사 일체화된 ＦＢＡＲ 및 Ｉｓｏｌａｔｉｏｎ부를 사용하여제조된 듀플렉서 및 그 제조 방법
US7057477B2 (en) * 2003-12-24 2006-06-06 Intel Corporation Integration of FBAR filter(s) and on-chip inductors
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
KR100622955B1 (ko) * 2004-04-06 2006-09-18 삼성전자주식회사 박막 벌크 음향 공진기 및 그 제조방법
KR100635268B1 (ko) * 2004-05-17 2006-10-19 삼성전자주식회사 인덕터가 내장된 필터, 듀플렉서 및 그 제조방법
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
CN100395886C (zh) * 2004-07-16 2008-06-18 新光电气工业株式会社 半导体器件的制造方法
FR2874213B1 (fr) * 2004-08-13 2007-03-02 Commissariat Energie Atomique Dispositif comprenant un microsysteme encapsule et procede de fabrication
KR100615711B1 (ko) * 2005-01-25 2006-08-25 삼성전자주식회사 필름 벌크 어쿠스틱 공진기를 이용한 대역 필터 및 그제조방법.
JP4337983B2 (ja) * 2005-02-17 2009-09-30 国立大学法人 東京大学 混在型半導体集積回路及びその製造方法
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7492241B2 (en) * 2005-06-02 2009-02-17 The Regents Of The University Of California Contour-mode piezoelectric micromechanical resonators
KR100622393B1 (ko) * 2005-07-05 2006-09-12 삼성전자주식회사 일 표면 상에 딤플이 제작된 공진부를 포함하는 벌크 음향공진기 및 그 제조방법
US8043880B2 (en) * 2005-07-28 2011-10-25 Hewlett-Packard Development, L.P. Microelectronic device
GB2434877A (en) * 2006-02-06 2007-08-08 Qinetiq Ltd MOEMS optical modulator
CA2584571C (en) * 2006-04-12 2016-06-14 Jds Uniphase Corporation Staggered vertical comb drive fabrication method
WO2007127107A2 (en) * 2006-04-21 2007-11-08 Bioscale, Inc. Microfabricated devices and method for fabricating microfabricated devices
US7767484B2 (en) * 2006-05-31 2010-08-03 Georgia Tech Research Corporation Method for sealing and backside releasing of microelectromechanical systems
US7847656B2 (en) * 2006-07-27 2010-12-07 Georgia Tech Research Corporation Monolithic thin-film piezoelectric filters
JP2008035358A (ja) * 2006-07-31 2008-02-14 Hitachi Media Electoronics Co Ltd 薄膜圧電バルク波共振器及びそれを用いた高周波フィルタ

Also Published As

Publication number Publication date
US20110042764A1 (en) 2011-02-24
US7851333B2 (en) 2010-12-14
US8618621B2 (en) 2013-12-31
US20080224297A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
DE102009019446B4 (de) MEMS Mikrofon
DE102007058951B4 (de) MEMS Package
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102006058010B4 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE10238781A1 (de) Halbleitervorrichtung
DE102014216742A1 (de) MEMS-Vorrichtung
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE102015110019A1 (de) Semiconductor Structure and Manufacturing Method Thereof
DE102008012834A1 (de) Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE4427515C1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE102018208230A1 (de) Mems-baustein und verfahren zum herstellen eines mems-bausteins
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
EP1696481A2 (de) Verfahren zur Integration eines elektronischen Bauteils in einer Substratkavität
WO2003086956A2 (de) Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur
EP1741135B1 (de) Verfahren zur Herstellung eines Chipmoduls
DE102017212763A1 (de) Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
EP1472732B1 (de) Vorrichtung zur verbindung eines ic-anschlusses mit einem bezugspotential
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE102016111911A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final