-
Die
vorliegende Erfindung betrifft allgemein eine elektronische Vorrichtung
mit einem Regler mit geringem Spannungsabfall (LDO) zur Bereitstellung einer
geregelten Ausgangsspannung und insbesondere einen Treiber zur Verbesserung
des Spannungsabfalls in einem Regler mit geringem Spannungsabfall.
-
Ein
Regler mit geringem Spannungsabfall (LDO) ist ein linearer Gleichspannungsregler,
umfassend einen Leistungs-MOSFET-Transistor zum Regeln der einer
Last zugeführten
Spannung zum Beispiel in einer tragbaren Vorrichtung. Ein LDO muss einen äußerst geringen
Spannungsabfall bzw. eine äußerst geringe
Spannungsdifferenz zwischen dem Versorgungsspannungsknoten und dem
geregelten Ausgangsspannungsknoten haben. Je größer der Spannungsabfall ist,
desto höher
muss die Versorgungsspannung sein. In kleinen tragbaren elektronischen
Vorrichtungen, in denen Leistung ein wichtiges Gut ist, ist es wünschenswert,
dass der Spannungsabfall so gering wie möglich ist. Zum Erreichen eines möglichst
geringen Spannungsabfalls wird jedoch ein Leistungstransistor mit
einer großen
Fläche
benötigt. In
tragbaren Vorrichtungen ist der Platz der integrierten Schaltung
ebenfalls ein wichtiges Gut, und somit ist es keine geeignete Lösung, den
Leistungstransistor zu vergrößern. Eine
Verbesserung des Spannungsabfalls durch Vergrößerung des Leistungstransistors
kann möglicherweise
zu einem höheren
Ruhestrom führen,
was in tragbaren Produkten nicht erwünscht ist und den Wirkungsgrad
des LDO einschränkt.
Eine Verbesserung des Spannungsabfalls durch Vergrößerung des
Leistungstransistors stellt ebenfalls einen höheren Kriechstrom bereit, wenn keine
Last anliegt, aber wenn man versucht, die Kriechströme zu verringern,
verschlechtert sich das Spannungsabfallverhalten.
-
Entsprechend
stellt die vorliegende Erfindung eine elektronische Vorrichtung
bereit, die einen Regler mit geringem Spannungsabfall zur Bereitstellung
einer geregelten Ausgangsspannung umfasst. Der Regler mit geringem
Spannungsabfall umfasst einen Leistungs-MOSFET-Transistor mit einem
Gate, das mit einem Treiber gekoppelt ist. Der Treiber umfasst einen
ersten Pfad mit einem NMOS-Transistor, wobei der erste Pfad mit
dem Gate des Leistungs-MOSFET
gekoppelt ist. Ebenfalls wird ein zweiter Pfad bereitgestellt, der
einen PMOS-Transistor hat und mit dem Gate des Leistungs-MOSFET
gekoppelt ist. Des Weiteren umfasst der Treiber ein Schaltmittel
zum abwechselnden Umschalten zwischen dem ersten und dem zweiten
Pfad, um dem Gate des Leistungs-MOSFET eine Spannung bereitzustellen,
die von Masse bis zu einem Versorgungsspannungspegel reicht. Dem
Ausgangsspannungsknoten des LDO wird durch den Leistungs-MOSFET-Transistor
eine geregelte Ausgangsspannung bereitgestellt. Um diese geregelte
Ausgangsspannung bereitzustellen, sollte der Gate-Anschluss des Leistungs-MOSFET
zum Beispiel so angesteuert werden, dass er auf Masse heruntergezogen
wird, wenn dessen Ausgang (der Ausgangsknoten des LDO) mit einer
hohen Last gekoppelt ist (d. h. die Last lediglich einen geringen
Widerstand hat), und auf die Versorgungsspannung gezogen wird, wenn dessen
Ausgang mit einer niedrigen Last gekoppelt ist (d. h. die Last einen
großen
Widerstand hat). Anders ausgedrückt
ist der Leistungs-MOSFET vollständig
durchgeschaltet, wenn der LDO die einer hohen Last zugeführte Spannung
regeln muss. Um dies zu erreichen, sorgt die vorliegende Erfindung
dafür, dass
das Gate des Leistungs-MOSFET
mit einem Treiber verbunden ist, der zwei parallele Pfade hat. Die
Pfade können,
müssen
aber nicht, einzeln lastabhängig
sein. Beide Pfade sind mit dem Gate des Leistungs-MOSFET gekoppelt.
Zur Speisung einer hohen Last wird zum Beispiel der erste Pfad,
der einen NMOS-Transistor umfasst, zur Ansteuerung des Gates des
Leistungs-MOSFET verwendet. Wenn die durch den LDO zu speisende
Last jedoch hoch ist oder es keine Last gibt, wird der Treiber von
dem ersten Pfad auf einen zweiten Pfad umgeschaltet, der einen PMOS-Transistor umfasst
und dann zur Bereitstellung einer Treiberspannung für den Leistungs-MOSFET
verwendet wird. Lediglich einer der Pfade ist gleichzeitig aktiv.
Auf diese Weise wird der Spannungsabfall verbessert, während die
für den Leistungs-MOSFET
benötigte
Fläche
gleichzeitig verringert wird. Ein wichtiger Aspekt der vorliegenden Erfindung
besteht darin, dass ein zweistufiger Steuermechanismus für den Leistungs-MOSFET
bereitgestellt wird, der einen größeren Spannungsbereich der
Gate-Spannung abdeckt. Des Weiteren wird der Leckstrom verringert,
wodurch die Batterielebensdauer erhöht wird, und es wird kein zusätzlicher
Ruhestrom zu der Vorrichtung hinzugefügt. Wie oben erläutert, war
es bisher nicht möglich,
sowohl den Leckstrom zu verringern als auch das Spannungsabfallverhalten
von LDO-Reglern zu verbessern. Das bedeutet, dass die Vorrichtung
gemäß der vorliegenden Erfindung
im Vergleich zu bestehenden LDO-Vorrichtungen eine bessere Leistung
(einen höheren
Wirkungsgrad) und geringere Herstellungskosten hat.
-
Vorzugsweise
umfasst das Schaltmittel einen ersten Schalter und einen zweiten
Schalter, der erste Pfad umfasst einen ersten Stromregler, der zwischen
den ersten Schalter und den NMOS-Transistor gekoppelt ist, und der
zweite Pfad umfasst einen zweiten Stromregler, der zwischen den
zweiten Schalter und den PMOS-Transistor gekoppelt ist. Ebenso kann
eine Steuerstufe zur Steuerung des ersten und des zweiten Schalters
derart bereitgestellt werden, dass sie von dem ersten Pfad auf den
zweiten Pfad schalten, wenn eine Spannung an dem Gate des Leistungs-MOSFET über einen
Referenzpegel ansteigt. Wenn zum Beispiel die Last an dem Ausgangsknoten
des LDO hoch ist, wird der NMOS-Transistor in dem ersten Pfad aktiviert,
indem die Steuerstufe so angepasst wird, dass sie den ersten Schalter
schließt
(einschaltet). Durch Einschalten des ersten Schalters wird der Kanal
in dem NMOS-Transistor durchgeschaltet, und Strom kann durch diesen
fließen,
wodurch der NMOS-Transistor durchgeschaltet wird. Die Steuerstufe
ist so eingerichtet, dass der zweite Schalter und der PMOS-Transistor in dem
zweiten Pfad dadurch automatisch ausgeschaltet bzw. gesperrt werden.
Der NMOS-Transistor stellt eine Potentialverschiebung nach unten
bereit, wodurch die Aussteuerung des Gates des Leistungs-MOSFET
erhöht
wird. Anders ausgedrückt
wird die Spannung an dem Gate des Leistungs-MOSFET in Richtung Masse gezogen. Wenn
es jedoch zum Beispiel eine niedrige Last oder keine Last gibt,
wird der zweite Schalter stattdessen aktiviert, wodurch der PMOS-Transistor
in dem zweiten Pfad durchgeschaltet wird. Die Stromregler in jedem
Pfad können,
müssen
aber nicht, lastabhängig sein,
aber wenn zum Beispiel der Stromregler in dem ersten Pfad lastabhängig ist,
gibt es eine Erhöhung der
Potentialverschiebung bei hohen Lasten, wodurch die Aussteuerung
des Leistungs-MOSFET weiter erhöht
wird.
-
In
einer Ausführungsform
umfasst die Steuerstufe einen Komparator zum Vergleichen der Spannung
an dem Gate des Leistungs-MOSFET mit einer Referenzspannung und
zur Bereitstellung eines Ausgangssignals zur Steuerung des ersten
und des zweiten Schalters basierend auf dem Vergleich. In dieser
Ausführungsform
ist ein Eingang des Komparators mit dem Gate des Leistungs-MOSFET gekoppelt
und misst dessen Gate-Spannung. Der andere Eingang des Komparators
ist auf einem Referenzspannungspegel und sein Ausgang ist mit dem
ersten und dem zweiten Schalter gekoppelt. Damit der Leistungs-MOSFET
vollständig
durchgeschaltet wird; d. h. bei hohen Lasten, muss zum Beispiel
seine Gate-Spannung auf Masse sein, damit der erste Schalter geschlossen
ist und Strom durch den NMOS-Transistor (den ersten Pfad) fließt. Wenn
der durch den Komparator durchgeführte Spannungsvergleich anzeigt,
dass die Gate-Spannung
des Leistungs-MOSFET über
den vorbestimmten Referenzpegel angestiegen ist, gibt der Komparator
ein Steuersignal aus, das den ersten Schalter so steuert, dass dieser
geöffnet
wird, und den zweiten Schalter derart, dass dieser geschlossen wird.
Das bedeutet, dass Strom nicht durch den NMOS-Transistor sondern durch den PMOS-Transistor
(den zweiten Pfad) fließt.
Somit steuert das aus dem Komparator ausgegebene Steuersignal den
ersten und den zweiten Schalter derart, dass diese abwechselnd zwischen dem
ersten und dem zweiten Pfad gemäß den Aussteuerungsanforderungen
der Leistung (des MOSFET) umschalten; d. h. gemäß der durch den LDO gespeisten
Last. Der Komparator kann eine interne Hysterese haben, die den
Schaltpunkt von dem ersten Pfad auf den zweiten Pfad bezogen auf
den Schaltpunkt von dem zweiten Pfad auf den ersten Pfad ändert. Hierdurch
wird ein vorzeitiges Schalten vermieden, und Rauschen in dem Schaltzyklus
zwischen dem ersten und dem zweiten Pfad wird verringert.
-
Vorzugsweise
wird ein Fehlerverstärker
bereitgestellt, der einen Ausgang mit Gates des NMOS- und des PMOS-Transistors
gekoppelt hat, um eine Ausgangsspannung an einem Ausgangsknoten
des LDO mit einer Referenzspannung zu vergleichen und dem NMOS-
bzw. PMOS-Transistor basierend auf dem Vergleich eine Gate-Spannung
bereitzustellen. Der Ausgangsknoten des LDO ist in einer Rückkopplungsverbindung
mit einem Eingang des Fehlerverstärkers gekoppelt, wobei der
andere Eingang des Fehlerverstärkers
so betrieben werden kann, dass er eine Referenzspannung empfängt.
-
Weitere
Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden
Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme
auf die beigefügten
Zeichnungen. Es zeigen:
-
1 ein
vereinfachtes Schaltbild einer elektronischen Vorrichtung mit einem
Regler mit geringem Spannungsabfall gemäß der Erfindung; und
-
2 ein
vereinfachtes Schaltbild einer Schaltung zur Erzeugung einer Referenzspannung
in der Vorrichtung gemäß der Erfindung.
-
1 zeigt
eine elektronische Vorrichtung mit einem Regler mit geringem Spannungsabfall (LDO)
gemäß der Erfindung.
Der LDO wird durch einen Leistungs-MOSFET-Transistor M3 gebildet,
dessen Source-Anschluss mit einem Eingangsspannungsknoten Vi, zum
Beispiel einem Spannungsversorgungsabgriff, gekoppelt ist, und dessen
Drain-Anschluss mit einem Ausgangsknoten Vo des LDO gekoppelt ist.
Der LDO kann so betrieben werden, dass er einer mit dem Ausgangsknoten
Vo gekoppelten Last, die hier durch einen Lastwiderstand RL dargestellt ist, eine von der Spannungsversorgung
an dem Eingangsknoten Vi abgeleitete, geregelte Ausgangsspannung
bereitstellt. Je nach Größe der Last
RL, muss der Leistungs-MOSFET M3 in einem Bereich von an seinem
Gate-Anschluss angelegten Spannungen angesteuert werden, die zwischen
Masse und dem Spannungspegel an dem Eingangsknoten Vi schwanken.
Im Falle einer hohen Last muss zum Beispiel der Gate-Anschluss des
Leistungs-MOSFET M3 nahe an Masse liegen, damit er vollständig durchschalten
und der Last RL einen hohen Laststrom IL bereitstellen kann.
-
Um
die Aussteuerung des Leistungs-MOSFET M3 in einem Spannungsbereich
zu erreichen, ist der Gate-Anschluss des Leistungs-MOSFET M3 mit einer
Treiberschaltung gekoppelt, die einen NMOS-Transistor M1 und einen
PMOS-Transistor M2 mit zusammengeschalteten Source-Anschlüssen umfasst.
Die Drain-Anschlüsse
der Transistoren M1 und M2 sind mit dem Eingangsknoten Vi bzw. Masse gekoppelt.
Obwohl die Transistoren M1 und M2 zusammengeschaltet sind, bilden
sie eigentlich Bestandteile zweier verschiedener paralleler Strompfade.
Der erste Pfad sowie der NMOS-Transistor M1 umfassen einen Schalter
S1 und einen Stromregler I1. Der zweite Pfad sowie der PMOS-Transistor
M2 umfassen einen Schalter S2 und einen Stromregler I2. Die Zusammenschaltung
bzw. der Kreuzungspunkt des ersten und des zweiten Pfads wird an
einem Knoten N1 bereitgestellt, der ein Verbindungspunkt der Stromregler
I1 und I2 und der Source-Anschlüsse
der Transistoren M1 und M2 ist. Es wird jedoch lediglich ein Pfad
gleichzeitig verwendet. Die Gate-Anschlüsse der Transistoren M1 und
M2 sind mit dem Ausgang eines Differenz- bzw. Fehlerverstärkers AMP
gekoppelt, der so betrieben werden kann, dass er den Transistoren
M1 und M2 die Gate-Spannung bereitstellt. Der Ausgangsknoten Vo des
LDO ist in einer Rückkopplungsverbindung
FB mit einem positiven Eingang des Verstärkers AMP gekoppelt, wobei
sein negativer Eingang mit einer Referenzspannung Vref2 verbunden
ist. Somit werden die Gate-Spannungen der Transistoren M1 und M2
ebenfalls durch die Last bestimmt. Ein Widerstandsteiler, bestehend
aus den Widerständen
RS1 und RS2, ist ebenfalls in die Rückkopplungsverbindung FB gekoppelt,
um die Spannung Vout zu messen. Die Schalter S1 und S2 sind mit
dem Ausgang eines Komparators CMP gekoppelt, der so eingerichtet
ist, dass er ein Steuersignal zum Öffnen und Schließen der
Schalter S1 und S2 bereitstellt. Der Komparator CMP wird mit einer
internen Hysterese bereitgestellt, um unerwünschtes Schalten zwischen den
beiden Pfaden zu unterdrücken
und dadurch Rauschen in den Schaltzyklen zwischen S1 und S2 zu verringern.
Der negative Eingangsanschluss des Komparators CMP ist mit dem Gate-Anschluss
des Leistungs-MOSFET M3 gekoppelt, um eine gemessene Spannung Vs
von dem Gate-Anschluss von M3 zu empfangen, und sein positiver Eingangsanschluss ist
mit einer Schaltung zur Bereitstellung einer Referenzspannung Vref1
verbunden.
-
2 zeigt
ein Schaltbild eines Schaltkreises, der zum Erzeugen der Referenzspannung
Vref1 verwendet wird und im Grunde einen PMOS-Transistor M4 und
einen einstellbaren Stromregler ACS umfasst. Der Transistor M4 ist
als Diode gekoppelt, wobei sein Source-Anschluss mit dem Eingangsknoten Vi
verbunden ist und eine Zusammenschaltung seines Gate- und seines
Drain-Anschlusses
mit dem Stromregler ACS gekoppelt ist. Das Aspektverhältnis (W/L-Verhältnis) des
Transistors M4 sollte wesentlich kleiner als das des Leistungs- MOSFET M3 sein. Der einstellbare
Stromregler ACS regelt den durch den Transistor M4 fließenden Strom
einstellbar, so dass die Referenzspannung Vref an der Zusammenschaltung
des Gate- und des Drain-Anschlusses von M4 nach Bedarf eingestellt
werden kann.
-
Wenn
ein Widerstand RL mit einem kleinen Wert
(d. h. er stellt eine hohe Last dar) mit dem Ausgangsknoten Vo des
LDO gekoppelt ist, zieht er an dem Ausgangsknoten Vo einen hohen
Strom IL. Das bedeutet, dass der Kanal des
Leistungs-MOSFET M3 vollständig
durchgeschaltet sein muss, und somit sollte seine Gate-Spannung
auf Masse gezogen werden. Entsprechend wird in diesem Fall dem positiven Eingang
des Komparators CMP eine niedrige gemessene Spannung Vs zugeführt, was
bedeutet, dass der Ausgang des Komparators CMP hoch ist. Das aus
dem Komparator CMP ausgegebene Steuersignal steuert dann S1 derart,
dass er geschlossen (eingeschaltet) wird, und S2 derart, dass er
geöffnet (ausgeschaltet)
wird. Gleichzeitig ist die Spannung an dem positiven Eingang des
Verstärkers
niedrig, da die Last RL einen hohen Strom
IL zieht. Der Ausgang des Verstärkers AMP
und somit die Gate-Spannung beider Transistoren M1 und M2 sind dann
niedrig. Das bedeutet, dass Strom durch den NMOS-Transistor M1 in
dem ersten Pfad zu Masse fließt
und die Aussteuerung des Leistungs-MOSFET erhöht wird, wodurch die hohe Last
eine geregelte Ausgangsspannung von dem LDO an dem Ausgangsknoten
Vo empfangen kann. Wenn die mit dem Ausgangsknoten Vo gekoppelte
Last abnimmt, oder wenn es keine Last gibt (d. h. es gibt einen
größeren Widerstand RL), nimmt die Gate-Spannung des Leistungs-MOSFET
M3 zu, wodurch Vs zunimmt und der Ausgang des Komparators CMP niedrig
wird. Das Steuersignal von dem Komparator CMP steuert dann S1 derart,
dass er geöffnet
wird, und S2 derart, dass er geschlossen wird, so dass der erste
Pfad getrennt wird. Das dem positiven Anschluss des Verstärkers AMP über die
Rückkopplungsverbindung
FB zugeführte Signal
ist dann hoch, da der von dem Lastwiderstand RL gezogene
Strom IL abgenommen hat. Folglich fließt Strom
durch den PMOS-Transistor M2 in den zweiten Pfad, und die Gate-Spannung
des Leistungs-MOSFET M3 wird in Richtung des Versorgungsspannungspegels
hochgezogen. Der Treiber gemäß der vorliegenden
Erfindung kann dann dem Leistungs-MOSFET M3 abhängig von dem Wert des Lastwiderstands
RL einen Bereich von Gate-Spannungen zwischen
Masse und dem Versorgungsspannungspegel bereitstellen.
-
Obwohl
die vorliegende Erfindung unter Bezugnahme auf eine bestimmte Ausführungsform
beschrieben wurde, ist diese nicht auf diese Ausführungsform
beschränkt,
und dem Fachmann fallen zweifellos weitere Alternativen ein, die
innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.