DE102008012392A1 - Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung - Google Patents

Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung Download PDF

Info

Publication number
DE102008012392A1
DE102008012392A1 DE102008012392A DE102008012392A DE102008012392A1 DE 102008012392 A1 DE102008012392 A1 DE 102008012392A1 DE 102008012392 A DE102008012392 A DE 102008012392A DE 102008012392 A DE102008012392 A DE 102008012392A DE 102008012392 A1 DE102008012392 A1 DE 102008012392A1
Authority
DE
Germany
Prior art keywords
gate
voltage
power mosfet
path
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008012392A
Other languages
English (en)
Other versions
DE102008012392B4 (de
Inventor
Kevin Scoones
Anmol Sharma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102008012392A priority Critical patent/DE102008012392B4/de
Priority to US12/397,903 priority patent/US7893672B2/en
Publication of DE102008012392A1 publication Critical patent/DE102008012392A1/de
Application granted granted Critical
Publication of DE102008012392B4 publication Critical patent/DE102008012392B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Eine elektronische Vorrichtung umfasst einen Regeler mit geringem Spannungsabfall zur Bereitstellung einer geregelten Ausgangsspannung. Der Regler mit geringem Spannungsabfall umfasst einen Leistungs-MOSFET-Transistor mit einem Gate, das mit einem Treiber gekoppelt ist. Der Treiber hat einen ersten Pfad, der einen NMOS-Transistor umfasst und mit dem Gate des Leistungs-MOSFET gekoppelt ist, einen zweiten Pfad, der einen PMOS-Transistor hat und mit dem Gate des Leistungs-MOSFET gekoppelt ist, und ein Schaltmittel zum abwechselnden Umschalten zwischen dem ersten und dem zweiten Pfad, um dem Gate des Leistungs-MOSFET eine Spannung bereitzustellen, die von Masse bis zu einem Versorgungsspannungspegel reicht.

Description

  • Die vorliegende Erfindung betrifft allgemein eine elektronische Vorrichtung mit einem Regler mit geringem Spannungsabfall (LDO) zur Bereitstellung einer geregelten Ausgangsspannung und insbesondere einen Treiber zur Verbesserung des Spannungsabfalls in einem Regler mit geringem Spannungsabfall.
  • Ein Regler mit geringem Spannungsabfall (LDO) ist ein linearer Gleichspannungsregler, umfassend einen Leistungs-MOSFET-Transistor zum Regeln der einer Last zugeführten Spannung zum Beispiel in einer tragbaren Vorrichtung. Ein LDO muss einen äußerst geringen Spannungsabfall bzw. eine äußerst geringe Spannungsdifferenz zwischen dem Versorgungsspannungsknoten und dem geregelten Ausgangsspannungsknoten haben. Je größer der Spannungsabfall ist, desto höher muss die Versorgungsspannung sein. In kleinen tragbaren elektronischen Vorrichtungen, in denen Leistung ein wichtiges Gut ist, ist es wünschenswert, dass der Spannungsabfall so gering wie möglich ist. Zum Erreichen eines möglichst geringen Spannungsabfalls wird jedoch ein Leistungstransistor mit einer großen Fläche benötigt. In tragbaren Vorrichtungen ist der Platz der integrierten Schaltung ebenfalls ein wichtiges Gut, und somit ist es keine geeignete Lösung, den Leistungstransistor zu vergrößern. Eine Verbesserung des Spannungsabfalls durch Vergrößerung des Leistungstransistors kann möglicherweise zu einem höheren Ruhestrom führen, was in tragbaren Produkten nicht erwünscht ist und den Wirkungsgrad des LDO einschränkt. Eine Verbesserung des Spannungsabfalls durch Vergrößerung des Leistungstransistors stellt ebenfalls einen höheren Kriechstrom bereit, wenn keine Last anliegt, aber wenn man versucht, die Kriechströme zu verringern, verschlechtert sich das Spannungsabfallverhalten.
  • Entsprechend stellt die vorliegende Erfindung eine elektronische Vorrichtung bereit, die einen Regler mit geringem Spannungsabfall zur Bereitstellung einer geregelten Ausgangsspannung umfasst. Der Regler mit geringem Spannungsabfall umfasst einen Leistungs-MOSFET-Transistor mit einem Gate, das mit einem Treiber gekoppelt ist. Der Treiber umfasst einen ersten Pfad mit einem NMOS-Transistor, wobei der erste Pfad mit dem Gate des Leistungs-MOSFET gekoppelt ist. Ebenfalls wird ein zweiter Pfad bereitgestellt, der einen PMOS-Transistor hat und mit dem Gate des Leistungs-MOSFET gekoppelt ist. Des Weiteren umfasst der Treiber ein Schaltmittel zum abwechselnden Umschalten zwischen dem ersten und dem zweiten Pfad, um dem Gate des Leistungs-MOSFET eine Spannung bereitzustellen, die von Masse bis zu einem Versorgungsspannungspegel reicht. Dem Ausgangsspannungsknoten des LDO wird durch den Leistungs-MOSFET-Transistor eine geregelte Ausgangsspannung bereitgestellt. Um diese geregelte Ausgangsspannung bereitzustellen, sollte der Gate-Anschluss des Leistungs-MOSFET zum Beispiel so angesteuert werden, dass er auf Masse heruntergezogen wird, wenn dessen Ausgang (der Ausgangsknoten des LDO) mit einer hohen Last gekoppelt ist (d. h. die Last lediglich einen geringen Widerstand hat), und auf die Versorgungsspannung gezogen wird, wenn dessen Ausgang mit einer niedrigen Last gekoppelt ist (d. h. die Last einen großen Widerstand hat). Anders ausgedrückt ist der Leistungs-MOSFET vollständig durchgeschaltet, wenn der LDO die einer hohen Last zugeführte Spannung regeln muss. Um dies zu erreichen, sorgt die vorliegende Erfindung dafür, dass das Gate des Leistungs-MOSFET mit einem Treiber verbunden ist, der zwei parallele Pfade hat. Die Pfade können, müssen aber nicht, einzeln lastabhängig sein. Beide Pfade sind mit dem Gate des Leistungs-MOSFET gekoppelt. Zur Speisung einer hohen Last wird zum Beispiel der erste Pfad, der einen NMOS-Transistor umfasst, zur Ansteuerung des Gates des Leistungs-MOSFET verwendet. Wenn die durch den LDO zu speisende Last jedoch hoch ist oder es keine Last gibt, wird der Treiber von dem ersten Pfad auf einen zweiten Pfad umgeschaltet, der einen PMOS-Transistor umfasst und dann zur Bereitstellung einer Treiberspannung für den Leistungs-MOSFET verwendet wird. Lediglich einer der Pfade ist gleichzeitig aktiv. Auf diese Weise wird der Spannungsabfall verbessert, während die für den Leistungs-MOSFET benötigte Fläche gleichzeitig verringert wird. Ein wichtiger Aspekt der vorliegenden Erfindung besteht darin, dass ein zweistufiger Steuermechanismus für den Leistungs-MOSFET bereitgestellt wird, der einen größeren Spannungsbereich der Gate-Spannung abdeckt. Des Weiteren wird der Leckstrom verringert, wodurch die Batterielebensdauer erhöht wird, und es wird kein zusätzlicher Ruhestrom zu der Vorrichtung hinzugefügt. Wie oben erläutert, war es bisher nicht möglich, sowohl den Leckstrom zu verringern als auch das Spannungsabfallverhalten von LDO-Reglern zu verbessern. Das bedeutet, dass die Vorrichtung gemäß der vorliegenden Erfindung im Vergleich zu bestehenden LDO-Vorrichtungen eine bessere Leistung (einen höheren Wirkungsgrad) und geringere Herstellungskosten hat.
  • Vorzugsweise umfasst das Schaltmittel einen ersten Schalter und einen zweiten Schalter, der erste Pfad umfasst einen ersten Stromregler, der zwischen den ersten Schalter und den NMOS-Transistor gekoppelt ist, und der zweite Pfad umfasst einen zweiten Stromregler, der zwischen den zweiten Schalter und den PMOS-Transistor gekoppelt ist. Ebenso kann eine Steuerstufe zur Steuerung des ersten und des zweiten Schalters derart bereitgestellt werden, dass sie von dem ersten Pfad auf den zweiten Pfad schalten, wenn eine Spannung an dem Gate des Leistungs-MOSFET über einen Referenzpegel ansteigt. Wenn zum Beispiel die Last an dem Ausgangsknoten des LDO hoch ist, wird der NMOS-Transistor in dem ersten Pfad aktiviert, indem die Steuerstufe so angepasst wird, dass sie den ersten Schalter schließt (einschaltet). Durch Einschalten des ersten Schalters wird der Kanal in dem NMOS-Transistor durchgeschaltet, und Strom kann durch diesen fließen, wodurch der NMOS-Transistor durchgeschaltet wird. Die Steuerstufe ist so eingerichtet, dass der zweite Schalter und der PMOS-Transistor in dem zweiten Pfad dadurch automatisch ausgeschaltet bzw. gesperrt werden. Der NMOS-Transistor stellt eine Potentialverschiebung nach unten bereit, wodurch die Aussteuerung des Gates des Leistungs-MOSFET erhöht wird. Anders ausgedrückt wird die Spannung an dem Gate des Leistungs-MOSFET in Richtung Masse gezogen. Wenn es jedoch zum Beispiel eine niedrige Last oder keine Last gibt, wird der zweite Schalter stattdessen aktiviert, wodurch der PMOS-Transistor in dem zweiten Pfad durchgeschaltet wird. Die Stromregler in jedem Pfad können, müssen aber nicht, lastabhängig sein, aber wenn zum Beispiel der Stromregler in dem ersten Pfad lastabhängig ist, gibt es eine Erhöhung der Potentialverschiebung bei hohen Lasten, wodurch die Aussteuerung des Leistungs-MOSFET weiter erhöht wird.
  • In einer Ausführungsform umfasst die Steuerstufe einen Komparator zum Vergleichen der Spannung an dem Gate des Leistungs-MOSFET mit einer Referenzspannung und zur Bereitstellung eines Ausgangssignals zur Steuerung des ersten und des zweiten Schalters basierend auf dem Vergleich. In dieser Ausführungsform ist ein Eingang des Komparators mit dem Gate des Leistungs-MOSFET gekoppelt und misst dessen Gate-Spannung. Der andere Eingang des Komparators ist auf einem Referenzspannungspegel und sein Ausgang ist mit dem ersten und dem zweiten Schalter gekoppelt. Damit der Leistungs-MOSFET vollständig durchgeschaltet wird; d. h. bei hohen Lasten, muss zum Beispiel seine Gate-Spannung auf Masse sein, damit der erste Schalter geschlossen ist und Strom durch den NMOS-Transistor (den ersten Pfad) fließt. Wenn der durch den Komparator durchgeführte Spannungsvergleich anzeigt, dass die Gate-Spannung des Leistungs-MOSFET über den vorbestimmten Referenzpegel angestiegen ist, gibt der Komparator ein Steuersignal aus, das den ersten Schalter so steuert, dass dieser geöffnet wird, und den zweiten Schalter derart, dass dieser geschlossen wird. Das bedeutet, dass Strom nicht durch den NMOS-Transistor sondern durch den PMOS-Transistor (den zweiten Pfad) fließt. Somit steuert das aus dem Komparator ausgegebene Steuersignal den ersten und den zweiten Schalter derart, dass diese abwechselnd zwischen dem ersten und dem zweiten Pfad gemäß den Aussteuerungsanforderungen der Leistung (des MOSFET) umschalten; d. h. gemäß der durch den LDO gespeisten Last. Der Komparator kann eine interne Hysterese haben, die den Schaltpunkt von dem ersten Pfad auf den zweiten Pfad bezogen auf den Schaltpunkt von dem zweiten Pfad auf den ersten Pfad ändert. Hierdurch wird ein vorzeitiges Schalten vermieden, und Rauschen in dem Schaltzyklus zwischen dem ersten und dem zweiten Pfad wird verringert.
  • Vorzugsweise wird ein Fehlerverstärker bereitgestellt, der einen Ausgang mit Gates des NMOS- und des PMOS-Transistors gekoppelt hat, um eine Ausgangsspannung an einem Ausgangsknoten des LDO mit einer Referenzspannung zu vergleichen und dem NMOS- bzw. PMOS-Transistor basierend auf dem Vergleich eine Gate-Spannung bereitzustellen. Der Ausgangsknoten des LDO ist in einer Rückkopplungsverbindung mit einem Eingang des Fehlerverstärkers gekoppelt, wobei der andere Eingang des Fehlerverstärkers so betrieben werden kann, dass er eine Referenzspannung empfängt.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
  • 1 ein vereinfachtes Schaltbild einer elektronischen Vorrichtung mit einem Regler mit geringem Spannungsabfall gemäß der Erfindung; und
  • 2 ein vereinfachtes Schaltbild einer Schaltung zur Erzeugung einer Referenzspannung in der Vorrichtung gemäß der Erfindung.
  • 1 zeigt eine elektronische Vorrichtung mit einem Regler mit geringem Spannungsabfall (LDO) gemäß der Erfindung. Der LDO wird durch einen Leistungs-MOSFET-Transistor M3 gebildet, dessen Source-Anschluss mit einem Eingangsspannungsknoten Vi, zum Beispiel einem Spannungsversorgungsabgriff, gekoppelt ist, und dessen Drain-Anschluss mit einem Ausgangsknoten Vo des LDO gekoppelt ist. Der LDO kann so betrieben werden, dass er einer mit dem Ausgangsknoten Vo gekoppelten Last, die hier durch einen Lastwiderstand RL dargestellt ist, eine von der Spannungsversorgung an dem Eingangsknoten Vi abgeleitete, geregelte Ausgangsspannung bereitstellt. Je nach Größe der Last RL, muss der Leistungs-MOSFET M3 in einem Bereich von an seinem Gate-Anschluss angelegten Spannungen angesteuert werden, die zwischen Masse und dem Spannungspegel an dem Eingangsknoten Vi schwanken. Im Falle einer hohen Last muss zum Beispiel der Gate-Anschluss des Leistungs-MOSFET M3 nahe an Masse liegen, damit er vollständig durchschalten und der Last RL einen hohen Laststrom IL bereitstellen kann.
  • Um die Aussteuerung des Leistungs-MOSFET M3 in einem Spannungsbereich zu erreichen, ist der Gate-Anschluss des Leistungs-MOSFET M3 mit einer Treiberschaltung gekoppelt, die einen NMOS-Transistor M1 und einen PMOS-Transistor M2 mit zusammengeschalteten Source-Anschlüssen umfasst. Die Drain-Anschlüsse der Transistoren M1 und M2 sind mit dem Eingangsknoten Vi bzw. Masse gekoppelt. Obwohl die Transistoren M1 und M2 zusammengeschaltet sind, bilden sie eigentlich Bestandteile zweier verschiedener paralleler Strompfade. Der erste Pfad sowie der NMOS-Transistor M1 umfassen einen Schalter S1 und einen Stromregler I1. Der zweite Pfad sowie der PMOS-Transistor M2 umfassen einen Schalter S2 und einen Stromregler I2. Die Zusammenschaltung bzw. der Kreuzungspunkt des ersten und des zweiten Pfads wird an einem Knoten N1 bereitgestellt, der ein Verbindungspunkt der Stromregler I1 und I2 und der Source-Anschlüsse der Transistoren M1 und M2 ist. Es wird jedoch lediglich ein Pfad gleichzeitig verwendet. Die Gate-Anschlüsse der Transistoren M1 und M2 sind mit dem Ausgang eines Differenz- bzw. Fehlerverstärkers AMP gekoppelt, der so betrieben werden kann, dass er den Transistoren M1 und M2 die Gate-Spannung bereitstellt. Der Ausgangsknoten Vo des LDO ist in einer Rückkopplungsverbindung FB mit einem positiven Eingang des Verstärkers AMP gekoppelt, wobei sein negativer Eingang mit einer Referenzspannung Vref2 verbunden ist. Somit werden die Gate-Spannungen der Transistoren M1 und M2 ebenfalls durch die Last bestimmt. Ein Widerstandsteiler, bestehend aus den Widerständen RS1 und RS2, ist ebenfalls in die Rückkopplungsverbindung FB gekoppelt, um die Spannung Vout zu messen. Die Schalter S1 und S2 sind mit dem Ausgang eines Komparators CMP gekoppelt, der so eingerichtet ist, dass er ein Steuersignal zum Öffnen und Schließen der Schalter S1 und S2 bereitstellt. Der Komparator CMP wird mit einer internen Hysterese bereitgestellt, um unerwünschtes Schalten zwischen den beiden Pfaden zu unterdrücken und dadurch Rauschen in den Schaltzyklen zwischen S1 und S2 zu verringern. Der negative Eingangsanschluss des Komparators CMP ist mit dem Gate-Anschluss des Leistungs-MOSFET M3 gekoppelt, um eine gemessene Spannung Vs von dem Gate-Anschluss von M3 zu empfangen, und sein positiver Eingangsanschluss ist mit einer Schaltung zur Bereitstellung einer Referenzspannung Vref1 verbunden.
  • 2 zeigt ein Schaltbild eines Schaltkreises, der zum Erzeugen der Referenzspannung Vref1 verwendet wird und im Grunde einen PMOS-Transistor M4 und einen einstellbaren Stromregler ACS umfasst. Der Transistor M4 ist als Diode gekoppelt, wobei sein Source-Anschluss mit dem Eingangsknoten Vi verbunden ist und eine Zusammenschaltung seines Gate- und seines Drain-Anschlusses mit dem Stromregler ACS gekoppelt ist. Das Aspektverhältnis (W/L-Verhältnis) des Transistors M4 sollte wesentlich kleiner als das des Leistungs- MOSFET M3 sein. Der einstellbare Stromregler ACS regelt den durch den Transistor M4 fließenden Strom einstellbar, so dass die Referenzspannung Vref an der Zusammenschaltung des Gate- und des Drain-Anschlusses von M4 nach Bedarf eingestellt werden kann.
  • Wenn ein Widerstand RL mit einem kleinen Wert (d. h. er stellt eine hohe Last dar) mit dem Ausgangsknoten Vo des LDO gekoppelt ist, zieht er an dem Ausgangsknoten Vo einen hohen Strom IL. Das bedeutet, dass der Kanal des Leistungs-MOSFET M3 vollständig durchgeschaltet sein muss, und somit sollte seine Gate-Spannung auf Masse gezogen werden. Entsprechend wird in diesem Fall dem positiven Eingang des Komparators CMP eine niedrige gemessene Spannung Vs zugeführt, was bedeutet, dass der Ausgang des Komparators CMP hoch ist. Das aus dem Komparator CMP ausgegebene Steuersignal steuert dann S1 derart, dass er geschlossen (eingeschaltet) wird, und S2 derart, dass er geöffnet (ausgeschaltet) wird. Gleichzeitig ist die Spannung an dem positiven Eingang des Verstärkers niedrig, da die Last RL einen hohen Strom IL zieht. Der Ausgang des Verstärkers AMP und somit die Gate-Spannung beider Transistoren M1 und M2 sind dann niedrig. Das bedeutet, dass Strom durch den NMOS-Transistor M1 in dem ersten Pfad zu Masse fließt und die Aussteuerung des Leistungs-MOSFET erhöht wird, wodurch die hohe Last eine geregelte Ausgangsspannung von dem LDO an dem Ausgangsknoten Vo empfangen kann. Wenn die mit dem Ausgangsknoten Vo gekoppelte Last abnimmt, oder wenn es keine Last gibt (d. h. es gibt einen größeren Widerstand RL), nimmt die Gate-Spannung des Leistungs-MOSFET M3 zu, wodurch Vs zunimmt und der Ausgang des Komparators CMP niedrig wird. Das Steuersignal von dem Komparator CMP steuert dann S1 derart, dass er geöffnet wird, und S2 derart, dass er geschlossen wird, so dass der erste Pfad getrennt wird. Das dem positiven Anschluss des Verstärkers AMP über die Rückkopplungsverbindung FB zugeführte Signal ist dann hoch, da der von dem Lastwiderstand RL gezogene Strom IL abgenommen hat. Folglich fließt Strom durch den PMOS-Transistor M2 in den zweiten Pfad, und die Gate-Spannung des Leistungs-MOSFET M3 wird in Richtung des Versorgungsspannungspegels hochgezogen. Der Treiber gemäß der vorliegenden Erfindung kann dann dem Leistungs-MOSFET M3 abhängig von dem Wert des Lastwiderstands RL einen Bereich von Gate-Spannungen zwischen Masse und dem Versorgungsspannungspegel bereitstellen.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf eine bestimmte Ausführungsform beschrieben wurde, ist diese nicht auf diese Ausführungsform beschränkt, und dem Fachmann fallen zweifellos weitere Alternativen ein, die innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.

Claims (5)

  1. Elektronische Vorrichtung, die einen Regler mit geringem Spannungsabfall zur Bereitstellung einer geregelten Ausgangsspannung umfaßt, wobei der Regler mit geringem Spannungsabfall einen Leistungs-MOSFET-Transistor mit einem Gate umfasst, das mit einem Treiber gekoppelt ist, bei welcher der Treiber einen ersten Pfad, der einen NMOS-Transistor hat und mit dem Gate des Leistungs-MOSFET gekoppelt ist, einen zweiten Pfad, der einen PMOS-Transistor hat und mit dem Gate des Leistungs-MOSFET gekoppelt ist, und ein Schaltmittel zum abwechselnden Umschalten zwischen dem ersten und dem zweiten Pfad, um dem Gate des Leistungs-MOSFET eine Spannung bereitzustellen, die von Masse bis zu einem Versorgungsspannungspegel reicht, umfasst.
  2. Elektronische Vorrichtung gemäß Anspruch 1, bei der das Schaltmittel einen ersten Schalter und einen zweiten Schalter umfasst, der erste Pfad einen ersten Stromregler umfasst, der zwischen den ersten Schalter und den NMOS-Transistor gekoppelt ist, und der zweite Pfad einen zweiten Stromregler umfasst, der zwischen den zweiten Schalter und den PMOS-Transistor gekoppelt ist, und bei der eine Steuerstufe zur Steuerung des ersten und des zweiten Schalters derart bereitgestellt wird, dass von dem ersten Pfad auf den zweiten Pfad geschaltet wird, wenn eine Spannung an dem Gate des Leistungs-MOSFET über einen Referenzpegel ansteigt.
  3. Elektronische Vorrichtung gemäß Anspruch 2, bei der die Steuerstufe einen Komparator zum Vergleichen der Spannung an dem Gate des Leistungs-MOSFET mit einer Referenzspannung und zur Bereitstellung eines Ausgangssignals zur Steuerung des ersten und des zweiten Schalters basierend auf dem Vergleich umfasst.
  4. Elektronische Vorrichtung gemäß Anspruch 3, bei welcher der Komparator eine interne Hysterese hat.
  5. Elektronische Vorrichtung gemäß einem der Ansprüche 1 bis 4, ferner umfassend einen Fehlerverstärker, der einen Ausgang mit Gates des NMOS- und des PMOS-Transistors gekoppelt hat, um eine Spannung an einem Ausgangsknoten des LDO mit einer Referenzspannung zu vergleichen und dem NMOS- bzw. PMOS-Transistor basierend auf dem Vergleich eine Gate-Spannung bereitzustellen.
DE102008012392A 2008-03-04 2008-03-04 Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung Active DE102008012392B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008012392A DE102008012392B4 (de) 2008-03-04 2008-03-04 Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung
US12/397,903 US7893672B2 (en) 2008-03-04 2009-03-04 Technique to improve dropout in low-dropout regulators by drive adjustment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008012392A DE102008012392B4 (de) 2008-03-04 2008-03-04 Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung

Publications (2)

Publication Number Publication Date
DE102008012392A1 true DE102008012392A1 (de) 2009-09-10
DE102008012392B4 DE102008012392B4 (de) 2013-07-18

Family

ID=40936174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008012392A Active DE102008012392B4 (de) 2008-03-04 2008-03-04 Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung

Country Status (2)

Country Link
US (1) US7893672B2 (de)
DE (1) DE102008012392B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016160324A1 (en) * 2015-03-31 2016-10-06 Qualcomm Incorporated Ultra low power low drop-out regulators
US20220147085A1 (en) * 2020-11-09 2022-05-12 Ali Corporation Voltage regulator

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143868B2 (en) * 2008-09-15 2012-03-27 Mediatek Singapore Pte. Ltd. Integrated LDO with variable resistive load
US8044646B2 (en) * 2009-04-10 2011-10-25 Texas Instruments Incorporated Voltage regulator with quasi floating gate pass element
TW201044132A (en) * 2009-06-03 2010-12-16 Advanced Analog Technology Inc Quick-start low dropout regulator
TW201218631A (en) * 2010-10-19 2012-05-01 Analog Integrations Corp Bootstrap circuit without a regulator and a diode
EP2533126B1 (de) 2011-05-25 2020-07-08 Dialog Semiconductor GmbH Regler mit geringer Abschaltspannung mit dynamischer Spannungssteuerung
KR20130036554A (ko) * 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 레귤레이터 및 고전압 발생기
EP2605102B1 (de) * 2011-12-12 2014-05-14 Dialog Semiconductor GmbH Treiberschaltung für Hochgeschwindigkeits-Regler mit geringer Abfallspannung unter Verwendung von adaptiver Impedanzsteuerung
US9323263B2 (en) * 2012-09-25 2016-04-26 Intel Corporation Low dropout regulator with hysteretic control
KR101800560B1 (ko) * 2013-09-26 2017-11-22 인텔 코포레이션 디지털 전력 게이트 드라이버와 통합된 ldo 전압 조정기
KR102161826B1 (ko) * 2013-11-13 2020-10-06 삼성전자주식회사 전압 컨버터, 이를 포함하는 무선 전력 수신 장치 및 무선 전력 전송 시스템
US9588528B2 (en) * 2014-12-01 2017-03-07 Honeywell International Inc. Inrush current suppression circuit and method for controlling when a load may be fully energized
US9525341B2 (en) * 2014-12-23 2016-12-20 Micron Technology, Inc. Ladder-based high speed switch regulator
EP3051378B1 (de) * 2015-01-28 2021-05-12 ams AG Schaltung eines Reglers mit geringer Abfallspannung und Verfahren zur Steuerung einer Schaltung eines Reglers mit geringer Abfallspannung
US9780654B2 (en) * 2015-03-13 2017-10-03 Micron Technology, Inc. Analog assisted digital switch regulator
US9886044B2 (en) 2015-08-07 2018-02-06 Mediatek Inc. Dynamic current sink for stabilizing low dropout linear regulator (LDO)
TWI559113B (zh) * 2015-10-19 2016-11-21 Macroblock Inc Voltage control device
KR20170056952A (ko) 2015-11-16 2017-05-24 삼성전자주식회사 데이터 출력 회로 및 이를 포함하는 메모리 장치
US9625926B1 (en) * 2015-11-18 2017-04-18 Qualcomm Incorporated Multiple input regulator circuit
US9933801B1 (en) 2016-11-22 2018-04-03 Qualcomm Incorporated Power device area saving by pairing different voltage rated power devices
CN106774587A (zh) * 2016-12-05 2017-05-31 清华大学 一种低压差线性稳压器
CN106774602A (zh) * 2016-12-05 2017-05-31 清华大学 一种具有大输出电流范围的低压差线性稳压器
TWI630793B (zh) * 2017-07-25 2018-07-21 偉詮電子股份有限公司 具動態準位調變閘極電壓之驅動控制器
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung
US11092988B2 (en) * 2018-09-25 2021-08-17 Invensense, Inc. Start-up speed enhancement circuit and method for lower-power regulators
CN109116901B (zh) * 2018-10-31 2023-09-15 上海艾为电子技术股份有限公司 一种线性稳压电路和集成电路
US11378992B2 (en) 2020-07-28 2022-07-05 Qualcomm Incorporated Hybrid voltage regulator with a wide regulated voltage range
US11233506B1 (en) 2020-07-28 2022-01-25 Qualcomm Incorporated Hybrid driver with a wide output amplitude range
KR20220130400A (ko) * 2021-03-18 2022-09-27 삼성전자주식회사 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로
KR20220131063A (ko) * 2021-03-19 2022-09-27 에스케이하이닉스 주식회사 저전압 강하 레귤레이터
US11656643B2 (en) * 2021-05-12 2023-05-23 Nxp Usa, Inc. Capless low dropout regulation
US11966241B2 (en) * 2021-07-09 2024-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Low dropout regulator circuits, input/output device, and methods for operating a low dropout regulator
US11599133B2 (en) * 2021-07-13 2023-03-07 Globalfoundries U.S. Inc. Power supply with integrated voltage regulator and current limiter and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646495B2 (en) * 2001-12-31 2003-11-11 Texas Instruments Incorporated Threshold voltage adjustment scheme for increased output swing
DE102005039114A1 (de) * 2005-08-18 2007-02-22 Texas Instruments Deutschland Gmbh Spannungsregler mit einem geringen Spannungsabfall

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246221B1 (en) * 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
DE10124114A1 (de) * 2001-05-17 2002-12-05 Infineon Technologies Ag Schaltungsanordnung zur Spannungsstabilisierung
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
JP4704099B2 (ja) * 2004-05-21 2011-06-15 ローム株式会社 電源装置およびそれを用いた電子機器
US7106033B1 (en) * 2005-06-06 2006-09-12 Sitronix Technology Corp. Quick-recovery low dropout linear regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646495B2 (en) * 2001-12-31 2003-11-11 Texas Instruments Incorporated Threshold voltage adjustment scheme for increased output swing
DE102005039114A1 (de) * 2005-08-18 2007-02-22 Texas Instruments Deutschland Gmbh Spannungsregler mit einem geringen Spannungsabfall

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALLEN: CMOS Analog Circuit Design. Oxford University Press, 2002, S.417-420 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016160324A1 (en) * 2015-03-31 2016-10-06 Qualcomm Incorporated Ultra low power low drop-out regulators
US9471078B1 (en) 2015-03-31 2016-10-18 Qualcomm Incorporated Ultra low power low drop-out regulators
US20220147085A1 (en) * 2020-11-09 2022-05-12 Ali Corporation Voltage regulator
US11762409B2 (en) * 2020-11-09 2023-09-19 Ali Corporation Voltage regulator

Also Published As

Publication number Publication date
US7893672B2 (en) 2011-02-22
US20090322295A1 (en) 2009-12-31
DE102008012392B4 (de) 2013-07-18

Similar Documents

Publication Publication Date Title
DE102008012392B4 (de) Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung
DE102005039114B4 (de) Spannungsregler mit einem geringen Spannungsabfall
DE102014118167B4 (de) Analogschalter und Verfahren zum Steuern von Analogschaltern
DE102017212354B4 (de) Niederohmiger Lastschalter mit Ausgangsstromstärkesteuerung
DE102009024159A1 (de) Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung mit variablem Arbeitsstrom
DE102012100146A1 (de) Spannungsregler
DE102015205359B4 (de) Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung
DE102016200390A1 (de) Bypass-Modus für Spannungsregler
DE102015204021A1 (de) Dynamische Strombegrenzungsschaltung
DE102017205957B4 (de) Schaltung und verfahren zur ruhestromsteuerung in spannungsreglern
DE2254618A1 (de) Schaltungsanordnung zur referenzspannungserzeugung
DE60024793T2 (de) Spannungspegel-detektorschaltung
DE2945463A1 (de) Energieversorgungsschaltung
DE102017113718A1 (de) Linearer Spannungsregler
DE102010056095A1 (de) Schneller Regler für wiederkehrende Spannungen
DE102014213963A1 (de) Leckverlustreduzierungstechnik für Niederspannungs-LDOs
DE102019118013A1 (de) Treiberschaltung und verfahren zur bedienung derselben
DE102020106902A1 (de) Schneller linearregler mit niedrigem ruhestrom
DE102016204571B4 (de) Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler
DE102016207714A1 (de) Spannungsregler mit Stromstärkeverringerungsmodus
DE102016201171A1 (de) Anpassbare Verstärkungssteuerung für Spannungsregler
DE4325899C2 (de) MOS-Schaltstufe
DE112019003896T5 (de) LDO-Spannungsreglerschaltung mit zwei Eingängen
DE10345235B4 (de) Stromversorgungsschaltung und Verfahren zur Stromversorgung einer Last
DE102008008831B4 (de) Strombegrenzte Spannungsquelle mit weitem Eingangsstrombereich

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131019

R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE