DE102007062932B4

DE102007062932B4 - Halbleiterspeichermodul

Info

Publication number: DE102007062932B4
Application number: DE200710062932
Authority: DE
Inventors: Srdjan Djordjevic; Karl-Heinz Moosrainer
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2007-12-28
Filing date: 2007-12-28
Publication date: 2009-09-10
Anticipated expiration: 2027-12-29
Also published as: DE102007062932A1

Abstract

Halbleiterspeichermodul mit einer Vielzahl von auf der Vorder- und Rückseite einer gedruckten Schaltungsplatte (202) in mindestens zwei in deren Längsrichtung laufenden parallelen Reihen angeordneten Halbleiterspeicherbausteinen (206) und einem Pufferbaustein (208), der wenigstens Adress-, Befehls- und Taktsignale puffert, die an die Speicherbausteine zu übertragen sind und der auf der Vorderseite im wesentlichen in der Mitte der Schaltungsplatte (202) liegt, wobei:
der Pufferbaustein (208) einen symmetrischen Schaltungsaufbau derart hat, dass er in der Längsrichtung der Schaltungsplatte gesehen voneinander unabhängige und separate linke und rechte Signalports für die gepufferten Adress-, Befehls- und Taktsignale aufweist, um diese Signale über wenigstens eine jeweils an die linken und/oder rechten Signalports des Pufferbausteins (208) angeschlossene linksseitige und/oder rechtsseitige unverzweigte Fly-By-Signalleitungsschleife (214) zu entsprechenden Signalports der Speicherbausteine (106, 206, 306, 406) in den Speicherbausteinreihen zu übertragen,
dadurch gekennzeichnet, dass
– aktive Speicherbausteine (206) nur in der linken oder rechten Hälfte der Schaltungsplatte (202) neben dem...

Description

Die Erfindung betrifft ein Halbleiterspeichermodul mit einer Vielzahl von auf der Vorder- und Rückseite einer gedruckten Schaltungsplatte in mindestens zwei in deren Längsrichtung laufenden parallelen Reihen angeordneten Halbleiterspeicherbausteinen und einem Pufferbaustein, der wenigstens Adress-, Befehls- und Taktsignale puffert, die an die Speicherbausteine zu übertragen sind, und der auf der Vorderseite im Wesentlichen in der Mitte der Schaltungsplatte liegt, wobei der Pufferbaustein einen symmetrischen Schaltungsaufbau derart hat, dass er in der Längsrichtung der Schaltungsplatte gesehen voneinander unabhängige und separate linke und rechte Signalports für die gepufferten Adress-, Befehls- und Taktsignale aufweist, um diese Signale über wenigstens eine jeweils an die linken und/oder rechten Signalports des Pufferbausteins angeschlossene linksseitige und/oder rechtsseitige unverzweigte Fly-By-Signalleitungsschleife zu entsprechenden Signalports der Speicherbausteine in den Speicherbausteinreihen zu übertragen.
Im einzelnen ist aus der DE 10 2005 032 059 B3 ein Halbleiterspeichermodul mit einer Vielzahl, auf beiden Seiten in zwei Reihen längs angeordneten Halbleiterspeicherbausteinen sowie einem auf einer Seite mittig angeordneten Pufferbaustein zur Übertragung von Adress-, Befehls- und Taktsignalen zu den Speicherbausteinen bekannt. Der Pufferbaustein überträgt die Adress-, Befehls- und Taktsignale über angeschlossene Fly-By-Signalleitungsschleifen zu den Signalports der Speicherbausteine. Der Aufbau des Speichermoduls ist symmetrisch, so dass sowohl für die linke als auch für die rechte Seite jeweils eine wie oben beschriebene Anordnung der Speicherbausteine und Fly-By-Signalleitungsschleifen vorgesehen ist, was bedeutet, dass auch der Pufferbaustein einen entsprechenden Schaltungsaufbau aufweist.
Weiterhin zeigt die DE 10 2005 055 185 A1 ebenfalls Halbleiterspeichermodule mit einem zentral angeordneten Pufferbaustein, welcher Register für Befehls- und Adresssignale sowie eine PLL-Schaltung für Taktsignale enthält. Die gepufferten Signale werden mittels eines Fly-By-Bus durch eine 1:2 Vervielfachung der Signale jeweils den auf der linken und rechten Modulseite angeordneten Speicherbausteinen zugeführt. Hier ist eine Reihe von Speicherbausteinen auf dem Modul vorgesehen.
Derartige voll gepufferte Halbleiterspeichermodule sollen für eine zukünftige Bestückung mit für eine serielle Übertragung der Daten und der Adress-, Befehls- und Taktsignale ausgelegten Halbleiterspeicherbausteinen und für die Bestückung mit einem fortgeschrittenen Speicherpufferbaustein hinsichtlich einer möglichst hohen Speicherkapazität, einer gewissen Flexibilität bei der Bestückung und der Größe der Trägerplatte, mechanischen Festigkeit des Moduls und einer Verringerung der Latenzzeit bei gleichzeitiger Verringerung des Stromverbrauchs optimiert werden. Beispielsweise soll ein derartiges Halbleiterspeichermodul mit DDR3-DRAM-Speicherbausteinen auch in einem größeren Speicherchipformat bestückt werden können.
Zur Lösung obiger Problemstellung sieht die Erfindung ein Halbleiterspeichermodul mit den Merkmalen des Patentanspruches 1 bzw. 8 bzw. 14 vor. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 7, 9 bis 13 und 15 bis 17.
Das Grundprinzip eines diese Problemstellung lösenden Halbleiterspeichermoduls besteht darin, den als ”Advanced Memory Buffer” (AMB) gestalteten Pufferbaustein mit einem symmetrischen Schaltungsaufbau derart auszulegen, dass er voneinander unabhängige und separate linke und rechte Signalports jeweils für die gepufferten Adress-, Befehls- und Taktsignale aufweist. In einem derartigen Pufferbaustein werden zusätzlich auch die Datensignale zu und von den Speicherbausteinen gepuffert. Die vom Pufferbaustein gepufferten Adress-, Befehls- und Taktsignale werden über wenigstens eine jeweils an die linken und/oder rechten Signalports des Pufferbausteins angeschlossene linksseitige und/oder rechtsseitige unverzweigte Fly-By-Signalleitungsschleife zu entsprechenden Signalports der Speicherbausteine in den mehreren Speicherbausteinreihen übertragen. Bei bestimmten Ausführungsbeispielen sind auch mehr als eine linksseitige und rechtsseitige Fly-By-Signalleitungsschleife und für diese jeweils dem Pufferbaustein nachgeschaltete Registerbausteine auf dem Halbleiterspeichermodul vorhanden. Die vom Pufferbaustein ebenfalls gepufferten Datensignale können z. B. zwischen jedem Speicherbaustein und dem Pufferbaustein über jeweils separate Punkt-zu-Punkt Datenübertragungsleitungen übertragen werden, da bei dieser Übertragung auf die kleinstmögliche Übertragungszeit über die vom Pufferbaustein sternförmig ausgehenden Datenübertragungsleitungen auf dem Halbleiterspeichermodul zu achten ist. Die letztgenannte Problematik und die Auslegung der Datenübertragungsleitungen des Halbleiterspeichermoduls stehen im Rahmen dieser Anmeldung nicht im Vordergrund.
Nachfolgend werden verschiedene Ausführungsbeispiele des Halbleiterspeichermoduls anhand der Zeichnung näher erläutert. Dabei dienen Richtungsangaben, wie oben, unten, Vorder- und Rückseite, links und rechts und Bezeichnungen wie einseitig und zweiseitig lediglich zur Veranschaulichung und sind nur auf die in der Zeichnung dargestellten Richtungen und Komponenten zu beziehen, da Komponenten der Ausführungsbeispiele der Erfindung in vielfältigen unterschiedlichen Ausrichtungen auf dem Halbleiterspeichermodul platziert werden können.
Die Zeichnungen zeigen im Einzelnen:
1 eine schematische Layout-Ansicht der Vorderseite eines ersten Ausführungsbeispiels eines Halbleiterspeichermoduls, bei dem die linke und rechte Modulhälfte mit aktiven Speicherbausteinen bestückt ist;
2 schematisch eine Layout-Ansicht der Vorderseite einer Variante des in 1 gezeigten ersten Ausführungsbeispiels, bei der nur die linke Hälfte des Moduls mit aktiven Speicherbausteinen und die rechte Hälfte mit inaktiven Platzhaltebausteinen bestückt ist;
3 eine schematische Ansicht der in 2 gezeigten Variante des ersten Ausführungsbeispiels auf die Schmalseite des Halbleiterspeichermoduls;
4 eine schematische Layout-Ansicht der Vorderseite eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeichermoduls;
5 eine schematische Layout-Ansicht der Rückseite des in 4 dargestellten zweiten Ausführungsbeispiels;
6 eine schematische Layout-Ansicht der Vorder- und Rückseite eines dritten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeichermoduls; und
7 schematisch ein Ausführungsbeispiel eines Routings eines ersten und zweiten Teils einer einen Registerbaustein mit den Speicherbausteinen in der linken Hälfte des Halbleiterspeichermoduls gemäß 6 verbindenden linksseitigen unverzweigten Fly-By-Signalleitungsschleife.
Bei dem in 1 in Form einer schematischen Layout-Ansicht seiner Vorderseite V dargestellten, ein DIMM (DIMM: Dual Inline Memory Module) bildendes Halbleiterspeichermodul 100 des ersten Ausführungsbeispiels sind eine Vielzahl von Halbleiterspeicherbausteinen 106 (im Beispiel 18 Halbleiterspeicherbausteine 106 in der linken Hälften li und 18 Halbleiterspeicherbausteine 106 in der rechten Hälfe re) auf der Vorderseite V und der (nicht gezeigten) Rückseite einer passend für das DIMM gestalteten gedruckten Schaltungsplatte 102 in zwei in der Längsrichtung (x-Richtung) der gedruckten Schaltungsplatte 102 laufenden parallelen Reihen sowie nur auf der Modulvorderseite V ein Pufferbaustein 108 angeordnet. Der Pufferbaustein 108 ist bevorzugt ein so genannter AMB-Baustein (AMB = Advanced Memory Buffer), der außer den Datensignalen auch die Adress-, Befehls- und Taktsignale puffert, die an die Speicherbausteine 106 zu übertragen sind. Der Pufferbaustein 108 ist auf der Vorderseite V im Wesentlichen in der Mitte der gedruckten Schaltungsplatte 102 angeordnet und hat einen symmetrischen Schaltungsaufbau derart, dass er zusätzlich zu separaten linken und rechten Datenports auch voneinander unabhängige linke und rechte Signalports 110, 112 jeweils für die gepufferten Adress-, Befehls- und Taktsignale aufweist. Zur Übertragung dieser Adress-, Befehls- und Taktsignale an entsprechende Signalports der Speicherbausteine 106 jeweils in der linken und rechten Hälfte li, re des Halbleiterspeichermoduls 100 sind jeweils an das linke und das rechte Signalport 110 und 112 des Pufferbausteins 108 eine unverzweigte linksseitige Fly-By-Signalleitungsschleife 114 und eine unverzweigte rechtsseitige Fly-By-Signalleitungsschleife 116 angeschlossen, die die entsprechenden Signalports zuerst der unteren Reihen und dann der oberen Reihen (in y-Richtung gesehen) der Speicherbausteine 106 beginnend vom Pufferbaustein 108 aus sequenziell verbinden und an ihrem Ende durch Abschlusswiderstände abgeschlossen sind, die in einem Abschlusswiderstandsfeld 118 vorgesehen sind, das einen nicht mit einem Speicherbaustein 106 bestückten Einbauplatz in der oberen Reihe in der linken Modulhälfte li unmittelbar anschließend an den Pufferbaustein 108 einnimmt.
Wie die Ausrichtungsmarkierungen jeweils an einer Ecke der Speicherbausteine 106 zeigen, sind die Speicherbausteine 106 der unteren Reihen gegenüber denen in den oberen Reihen um 180° gedreht angeordnet. Zu erwähnen ist, dass die in 1 nicht gezeigte Rückseite des Halbleiterspeichermoduls 100 im Wesentlichen spiegelsymmetrisch zur Vorderseite V mit Halbleiterspeicherbausteinen 106 und Abschlusswiderständen 118 bestückt ist. Ferner ist ein dem Pufferbaustein 108 auf der Modulrückseite gegenüberliegender Einbauplatz nicht mit Speicherchips 106 bestückt.
Mit einer Vollbestückung mit Speicherbausteinen 106 einer Speicherkapazität von jeweils 1 Gbit lassen sich, wie weiter unten noch ausgeführt wird, mit diesem Design 1P1Rx4- und 2P1Rx4-Halbleiterspeichermodule herstellen. Mit Halbleiterspeicherbausteinen 106, die eine Speicherkapazität von 2 × 1 Gbit haben, lässt sich ein 2P2Rx4-Halbleiterspeichermodul herstellen (P: Port; R: Rank).
Um das gleiche Design der gedruckten Schaltungsplatte 102 sowohl für vollbestückte 2P1Rx4- und 2P2Rx4-Halbleiterspeichermodule als auch für teilbestückte 1P1Rx4-Halbleiterspeichermodule verwenden zu können, werden die Halbleiterspeicherbausteine z. B. in der rechten Modulhälfte, die dem rechten Adress-, Befehls- und Taktsignalport 112 des Pufferbausteins zugeordnet sind, weggelassen werden bzw. sind entbehrlich. Dadurch könnte sich das Halbleiterspeichermodul z. B. durch Wärmeeinwirkung mechanisch verwerfen, wenn nur die eine Modulhälfte (z. B. die linke Hälfte li) mit aktiven Speicherbausteinen 106 bestückt und die andere leer ist. Des Weiteren lassen sich so genannte FMHS-Kühlkörper (FMHS: Full Module Heat Spreader), die benötigt werden, wenn das Halbleiterspeichermodul mit leistungsstarken DDR3-DRAM-Chips bestückt ist, wegen der Unsymmetrie aufgrund der unbestückten Hälfte des Moduls nicht verwenden und deshalb würde man einen speziell für diesen Fall entworfenen neuen Kühlkörper für ein 1P1Rx4-Halbleiterspeichermodul benötigen, der nur den Pufferbaustein 108 und die nicht bestückte Hälfte des Moduls bedecken würde.
In 2 ist in Form einer schematischen Layout-Ansicht die Vorderseite V eines Halbleiterspeichermoduls 200 dargestellt, das eine Variante des in 1 dargestellten Halbleiterspeichermoduls 100 ist, bei der nur eine (beispielsweise die linke Hälfte li) des Halbleiterspeichermoduls 200 mit aktiven Speicherbausteinen 206 und den Abschlusswiderständen im Abschlusswiderstandsfeld 218 bestückt ist, wohingegen die rechte Hälfte re der Vorderseite V und der in 2 nicht gezeigten Rückseite des Halbleiterspeichermoduls 200 mit nichtaktiven Platzhaltebausteinen 207 (so genannten Dummy-DRAM-Bausteinen) bestückt ist. Die Funktion der Platzhaltebausteine besteht darin, ein mechanisches Verwerfen des Halbleiterspeichermoduls 200 zu verhindern und den Einsatz von denselben ”FMHS”-Kühlkörpern zu ermöglichen, wie sie auch bei dem Ausführungsbeispiel gemäß 1 zum Einsatz kommen (vgl. 3) und die dann das gesamte Halbleiterspeichermodul 200 bedecken. Wie in 2 gezeigt, werden nur die gepufferten Adress-, Befehls- und Taktsignale vom linken Signalport 210 des Pufferbausteins 208 über die eine linksseitige unverzweigte Fly-By-Signalleitungsschleife 214 übertragen, die im Übrigen genauso geführt ist, wie die Signalleitungsschleife 114 in 1. Der nicht dargestellte rechte Signalport des Pufferbausteins 208 ist deaktiviert.
Selbstverständlich könnte statt der rechten Hälfte re auch die linke Hälfte li eines derartigen Halbleiterspeichermoduls 200 ohne aktive Halbleiterspeicherbausteine bleiben und stattdessen mit inaktiven Platzhaltebausteinen bestückt sein. Diese Variante ist jedoch nicht dargestellt und wird auch weiter nicht beschrieben, da sie sehr ähnlich dem in 2 gezeigten Halbleiterspeichermodul 200 ist. Dazu sei noch erwähnt, dass die Wahl, welche Hälfte, die linke oder rechte Hälfte des Halbleiterspeichermoduls 200 mit aktiven Speicherbausteinen 206 unbestückt bleibt, davon abhängen kann, welche Seite thermisch besser gekühlt wird.
3 stellt schematisch eine Seitenansicht des in 2 in Layout-Ansicht dargestellten Halbleiterspeichermoduls 200 von oben, d. h. auf die in y-Richtung gesehene obere Längsseite des Halbleiterspeichermoduls 200 dar. In 3 zu erkennen ist die, mit Ausnahme des Pufferbausteins 208 spiegelsymmetrische Anordnung der aktiven Speicherbausteine 206, des Abschlusswiderstandsfeldes 218 und der inaktiven Platzhaltebausteine 207 bezüglich der Spiegelebene, die durch die gedruckte Schaltungsplatte 202 gebildet wird. Des Weiteren sind vorder- und rückseitige Kühlkörper 220, 222 dargestellt, die bevorzugt die oben erwähnten Full Modul Heat Spreader ”FMHS” sein können. Des Weiteren ist zu erwähnen, dass die inaktiven Platzhaltebausteine 207 auch selbst als Kühlkörper wirken und dass die mit diesen inaktiven Platzhaltebausteinen 207 bestückte rechte Hälfte re des Halbleiterspeichermoduls 200 elektrisch vollständig deaktiviert ist, was bedeutet, dass außer dem in 2 nicht gezeigten rechten Signalport des Pufferbausteins 208 für die Adress-, Befehls- und Taktsignale auch die recht seitigen Ports für die Datensignale elektrisch deaktiviert sind.
Ein solches Halbleiterspeichermodul 200 kann vorteilhafterweise den Bestückungsprozess in der Reihenfolge linke Hälfte – aktive Speicherbausteine 206, rechte Seite – inaktive Platzhaltebausteine 207 – durchlaufen.
Ein Vorteil des in den 2 und 3 dargestellten Ausführungsbeispiels des Halbleiterspeichermoduls 200 besteht darin, dass für die 1P1Rx4-Ausführung ausgehend von dem in 1 gezeigten und zu Anfang beschriebenen ersten Ausführungsbeispiel des Halbleiterspeichermoduls 100 keine eigene gedruckte Schaltungsplatte und keine Sonderkühlkörper entworfen und realisiert werden müssen.
Das Halbleiterspeichermodul 100 gemäß 1 hat mit einer Vollbestückung mit 1 Gbit-DDR3-DRAMs in 2P1Rx4-Ausführung eine Speicherkapazität von 4 Gbyte und mit einer Bestückung mit 2 × 1 Gbit-DDR3-DRAMs eine Speicherkapazität von 8 Gbyte. Dagegen hat ein Halbleiterspeichermodul 200 mit der halben Bestückung gemäß den 2 und 3 in der 1P1Rx4-Ausführung und einer Bestückung mit 1 Gbit-Speicherchips eine Speicherkapazität von 2 Gbyte. Die erfindungsgemäß vorgeschlagene Lösung, dieselbe gedruckte Schaltungsplatte und im Wesentlichen dasselbe Layout (mit den elektrisch inaktiven Platzhaltebausteinen 207) zu verwenden, erspart Qualifikationsprozesse, da die Qualifikation des Entwurfs der gedruckten Schaltungsplatte nur einmal (z. B. beim Kunden) vorgenommen werden muss, und spart damit Herstellungskosten und Ressourcen. Eine für dieses Ausführungsbeispiel gemäß den 1 bis 3 eingesetzte gedruckte Schaltungsplatte kann eine Schaltungsplatte im DIMM-Format sein.
In den 4 und 5 sind in Form schematischer Layout-Ansichten jeweils die Vorderseite V und die Rückseite R eines weiteren Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeichermoduls 300 dargestellt. Gemäß diesem Ausführungsbeispiel sind auf einer gedruckten Schaltungsplatte 302, die z. B. als eine DIMM-Platte gestaltet sein kann, in der linken und rechten Modulhälfte li, re und in vier in x-Richtung laufenden und in y-Richtung parallelen Reihen Halbleiterspeicherbausteine 306 links und rechts neben einem als Advanced Memory Buffer ausgeführten Pufferbaustein 308 angeordnet. In Breitenrichtung y dieses Halbleiterspeichermoduls 300 gesehen sind oberhalb des Pufferbausteins 308 jeweils ein erster (linker) Registerbaustein 310 und ein zweiter (rechter) Registerbaustein 312 so angeordnet, dass ihre Breite in Längsrichtung x des Halbleiterspeichermoduls 300 zusammengenommen etwa gleich der Breite des Pufferbausteins 308 ist. Der Pufferbaustein 308 puffert außer den Datensignalen auch die Adress-, Befehls- und Taktsignale, die an die Speicherbausteine 306 zu übertragen sind und ist auf der Vorderseite V und annähernd in der Mitte des Halbleiterspeichermoduls 300 platziert. Der Pufferbaustein 308 weist wie schon der Pufferbaustein 208 im vorangehenden Ausführungsbeispiel einen symmetrischen Schaltungsaufbau auf, indem er in der Längsrichtung x des Halbleiterspeichermoduls gesehen voneinander unabhängige linke und rechte Signalports für die Adress-, Befehls- und Taktsignale aufweist, die über die Registerbausteine 310, 312 den in der linken und rechten Modulhälfte li, re angeordneten Speicherbausteinen 306 zuzuführen sind. Über diese Signalports ist der Pufferbaustein 308 jeweils mit dem ersten (linken) und zweiten (rechten) Registerbaustein 310 und 312 verbunden die die vom Pufferbaustein 308 zugeführten Adress-, Befehls- und Taktsignale jeweils separat für die linke Hälfte li und die rechte Hälfte re des Halbleiterspeichermoduls 300 zwischenspeichern Des Weiteren weist der erste Registerbaustein 310 zwei separate linke Sig nalports und der zweite Registerbaustein 312 zwei separate rechte Signalports auf, die jeweils einer linksseitigen und rechtsseitigen Signalleitungsschleife zugeordnet sind, die bei dem in 4 gezeigten Halbleiterspeichermodul 300 in zwei separate von den jeweiligen Signalports der Registerbausteine 310 und 312 ausgehenden Signalleitungsschleifenteile unterteilt sind, die in der linken Hälfte li des Halbleiterspeichermoduls 300 mit 314 und 315 und in der rechten Hälfte re des Halbleiterspeichermoduls 300 mit 316 und 317 bezeichnet sind. Über diese Teile 314, 315 sowie 316, 317 jeweils der linksseitigen und rechtsseitigen Signalleitungsschleife werden die vom Pufferbaustein 308 ausgegebenen und in den Registerbausteinen 310, 312 separat zwischengespeicherten Adress-, Befehls- und Taktsignale zu den entsprechenden Signalports der Speicherbausteine 306 zweier durch diese Signalleitungsschleifenteile 314, 315 einerseits und 316 und 317 andererseits zugeordneten Speicherbausteinreihen übertragen.
Und zwar verbindet der erste Teil 314 der linksseitigen Signalleitungsschleife sequentiell ausgehend vom ersten Registerbaustein 310 von rechts nach links laufend die entsprechenden Signalports der vier Speicherbausteine 306 der in Breitenrichtung y des Halbleiterspeichermoduls 300 gesehenen obersten Speicherbausteinreihe, läuft anschließend in Breitenrichtung (y-Richtung) des Moduls 300 zur zweituntersten Speicherbausteinreihe und verbindet dann die Signalports von deren fünf Speicherbausteinen 306 sequenziell von links nach rechts und ist an seinem Ende durch einen Abschlusswiderstand in einem auf der Rückseite R, wie in 5 gezeigt, dem Pufferbaustein 308 gegenüberliegenden Abschlusswiderstandsfeld 318 abgeschlossen. In ähnlicher Weise verbindet der erste Teile 316 der rechtsseitigen Signalleitungsschleife ausgehend vom zugehörigen Signalport am zweiten Registerbaustein 312 von links nach rechts laufend sequenziell die entsprechenden Signalports der Speicherbausteine 306 in der in Breitenrichtung y des Moduls 300 gesehen obersten Speicherbausteinreihe, läuft dann anschließend in Breitenrichtung y zur zweituntersten Speicherbausteinreihe auf der rechten Seite re und verbindet von rechts nach links laufend sequenziell die entsprechenden Signalports von deren fünf Speicherbausteinen 306 und ist an seinem Ende durch in dem genannten Abschlusswiderstandsfeld 318 vorgesehene Abschlusswiderstände abgeschlossen.
Der zweite Teil 315 der linksseitigen Signalleitungsschleife läuft ausgehend vom zugehörigen Signalport am ersten Registerbaustein 310 zur in y-Richtung gesehen zweitobersten Speicherbausteinreihe, verbindet von rechts nach links laufend sequenziell die entsprechenden Signalports von deren fünf Speicherbausteinen und läuft dann zur in y-Richtung gesehen untersten Speicherbausteinreihe und verbindet von links nach rechts laufend sequenziell die entsprechenden Signalports von deren vier Speicherbausteinen 306 und ist schließlich endseitig durch Abschlusswiderstände im genannten Abschlusswiderstandsfeld 318 abgeschlossen.
In ähnlicher Weise läuft der zweite Teil 317 der rechtsseitigen Signalleitungsschleife ausgehend vom zugehörigen Signalport am zweiten Registerbaustein 312 zunächst zur in y-Richtung gesehen zweitobersten Speicherbausteinreihe und verbindet von links nach rechts laufend sequenziell die entsprechenden Signalports von deren fünf Speicherbausteinen 306, läuft dann anschließend in y-Richtung zur untersten Speicherbausteinreihe und verbindet dann von rechts nach links (in x-Richtung) laufend sequenziell die entsprechenden Signalports von deren vier Speicherbausteinen und ist schließlich endseitig durch im Abschlusswiderstandsfeld 318 vorgesehene Abschlusswiderstände abgeschlossen.
Durch die oben beschriebenen ersten und zweiten Teile 314, 315 und 316, 317 der linksseitigen und rechtsseitigen Signalleitungsschleife sind in der linken und rechten Hälfte des Halbleiterspeichermoduls 300 einerseits die Speicherbausteine 306 der obersten Speicherbausteinreihen den Speicherbausteinen 306 der zweituntersten Speicherbausteinreihen und andererseits die Speicherbausteine 306 der zweitobersten Speicherbausteinreihen denen der untersten Speicherbausteinreihen zugeordnet.
Bei dem in den 4 und 5 dargestellten Ausführungsbeispiel des erfindungsgemäßen Halbleiterspeichermoduls enthalten jeweils die obersten und untersten Speicherbausteinreihe vier Speicherbausteine und die mittleren Speicherbausteinreihen jeweils fünf Speicherbausteine, wobei die Längsseiten der Speicherbausteine 306 in den obersten und untersten Speicherbausteinreihen in der Längsrichtung x des Halbleiterspeichermoduls 300 und die Längsseiten der Speicherbausteine 306 in den mittleren Speicherbausteinreihen in Breitenrichtung y des Halbleiterspeichermoduls 300 d. h. um 90° gedreht ausgerichtet sind.
Ferner sind, wie die Ausrichtungsmarkierungen der Speicherbausteine angeben, die Speicherbausteine 306 in den zweituntersten Reihen gegenüber denen in den zweitobersten Reihen um 180° gedreht angeordnet, zu dem Zweck, dass die (nicht gezeigten) Datenports der Speicherbausteine 306 dicht nebeneinander liegen, um die Leitungslänge der (nicht gezeigten) Datenübertragungsleitungen auf dem Halbleiterspeichermodul 300 so kurz wie möglich zu halten. Des Weiteren sind in der linken Hälfte in der obersten und untersten Speicherbausteinreihe vom Pufferbaustein 308 aus gesehen die zweiten und vierten Speicherbausteine 306 und in der rechten Hälfte des Halbleiterspeichermoduls 300 ebenfalls vom Pufferbaustein 308 aus gesehen die ersten und dritten Speicherbausteine 306 gegenüber den ihnen je weils benachbarten Speicherbausteinen derselben Reihe um 180° gedreht so ausgerichtet, dass die Leitungen des ihnen zugeordneten Teils 314 bzw. 316 jeweils der linksseitigen und rechtsseitigen Signalleitungsschleife ausgehend vom jeweiligen Registerbaustein 310 und 312 kreuzungsfrei verlaufen.
Ferner erkennt man in 4, dass sich von der linksseitigen und rechtsseitigen Signalleitungsschleife die ersten und zweiten Teile 314, 315 in der linken Hälfte Ii und 316, 317 in der rechten Hälfte re des Halbleiterspeichermoduls 300 außerhalb des Pufferbausteins 308 kreuzen. Diese Maßnahme ermöglicht ein dichtes Routing der linksseitigen und rechtsseitigen Signalisierungsschleife, da für sie außerhalb des Bereichs des Pufferbausteins 308 ausreichend viele Verbindungslagen der gedruckten Schaltungsplatte 302 verfügbar sind.
Obwohl das in 4 gezeigte Routing der ersten und zweiten Teile 314, 315 und 316, 317 jeweils der linksseitigen und rechtsseitigen Signalleitungsschleife hinsichtlich der Bus-Latenzzeit nicht optimal ist, d. h., dass für die Übertragung vom Registerbaustein bis zum letzten mit dem ersten und zweiten Teil der Signalleitungsschleife verbundenen Speicherbaustein gegenüber einer Lösung mit einem sich jeweils in zwei Zweige verzweigenden ersten und zweiten Teil eines Signalleitungsbusses eine um etwa 1 ns längere Laufzeit der Signale in Kauf genommen werden muss, können, wie die 4 und 5 zeigen, die Vorder- und Rückseite des Halbleiterspeichermoduls 300 teilweise mit Halbleiterspeicherbausteinen 306 größerer äußerer Abmessung bestückt werden. Diese größeren Halbleiterspeicherbausteine 306 befinden sich jeweils in den in y-Richtung gesehen untersten und obersten Reihen auf der Vorder- und Rückseite V, R des Halbleiterspeichermoduls 300. Der Nachteil der geringfügig längeren Laufzeit der Signale über die in 4 dargestellten unverzweigten Signalleitungsschleifen (etwa 1 ns mehr) wird durch einen geringeren Stromverbrauch der größeren Halbleiterspeicherbausteine 306 aufgehoben. D. h., dass eine derartige Lösung z. B. für Server-OEMs akzeptabel ist.
Die in 5 gezeigte schematische Layout-Ansicht der Bestückung der Rückseite R des Halbleiterspeichermoduls 300 ist keine Draufsicht auf die Rückseite, sondern stattdessen eine Durchsicht durch die Vorderseite. Man erkennt dies an der Lage der Ausrichtungsmarkierungen der Speicherbausteine 306 auf der Rückseite R, welche mit der Lage der Ausrichtungsmarkierungen auf den Speicherbausteinen 306 auf der Vorderseite V übereinstimmt. Dies zeigt, dass die Anordnung der Speicherbausteine 306 auf der Vorderseite V spiegelsymmetrisch zu der Anordnung der Speicherbausteine 306 auf der Rückseite R ist, wobei die Ebene der gedruckten Schaltungsplatte 302 die Spiegelebene ist. 5 zeigt auch die in dem dem Pufferbaustein gegenüberliegenden Abschlusswiderstandsfeld 318 angeordneten Abschlusswiderstände für den endseitigen Abschluss der Signalleitungsschleifen. Bei Verwendung von so genannten R-Packs für die Abschlusswiderstände im Abschlusswiderstandsfeld 318 – pro Seite, d. h. Vorder- und Rückseite V, R des Halbleiterspeichermoduls 300 wird je ein Satz dieser R-Packs benötigt. Dagegen würde man für den Abschluss von sich y-artig verzweigenden Signalleitungen für die Adress-, Befehls- und Taktsignale von den Registerbausteinen zu den Speicherbausteinen jeweils einen Abschlusswiderstandssatz für jeden Zweig der sich verzweigenden Signalleitungen benötigen. Deshalb ist der Stromverbrauch des in den 4 und 5 dargestellte Ausführungsbeispiels des Halbleiterspeichermoduls 300 geringer als eine Lösung mit sich y-förmig verzweigenden Signalleitungen für die Adress-, Befehls- und Taktsignale.
Insgesamt sind die Vorderseite V und die Rückseite R des in den 4 und 5 dargestellten Ausführungsbeispiels des Halbleiterspeichermoduls 300 mit 72 Einzelspeicherbausteinen in den vier Reihen bestückt. Beim Einsatz von IGbit-DDR3-DRAMs erhält man somit ein Halbleiterspeichermodul 300 mit einer Speicherkapazität von 8 Gbyte. Wenn man dagegen 2 Gbit-DDR3-DRAM-Bausteine verwendet, erhält man ein Halbleiterspeichermodul 300 mit einer Gesamtspeicherkapazität von 16 Gbyte. Dieses hat z. B. ein 2P2Rx4-Design.
In den 6 und 7 ist in Form schematischer Layout-Ansichten ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterspeichermoduls 400 dargestellt, bei dem einerseits das Erfordernis einer verringerten Modulbreite in y-Richtung und andererseits die Forderung nach dennoch einer möglichst hohen Speicherkapazität des Moduls 400 erfüllt sind.
In bestimmten Anwendungen des Halbleiterspeichermoduls, z. B. in Server-OEMs, ist nämlich eine deutlich verringerte Modulbreite (in y-Richtung) und dennoch eine hohe Speicherkapazität desselben gefordert.
Das in den 6 und 7 dargestellte Ausführungsbeispiel des Halbleiterspeichermoduls 400 trägt diesen Forderungen dadurch Rechnung, dass zunächst 32 Speicherbausteine 406 links und rechts neben dem Pufferbaustein 408 in drei in y-Richtung des Moduls 400 parallel nebeneinander liegenden Speicherbausteinreihen auf der Vorder- und Rückseite V und R des Moduls 400 angeordnet und mit ihren Längsseiten in der Modullängsrichtung, das ist die x-Richtung ausgerichtet sind. Von diesen drei Speicherbausteinreihen enthalten jeweils die ersten (untersten) und die dritten (obersten) Speicherbausteinreihen jeweils sechs Speicherbausteine 406 und die dazwischen liegende zweite (mittlere) Speicherbausteinreihe jeweils vier Speicher bausteine 406. Des Weiteren sind nur auf der Rückseite R des Moduls 400 dem Pufferbaustein 408 gegenüberliegend vier Speicherbausteine 406 in zwei in y-Richtung parallelen Speicherbausteinreihen angeordnet. Ein linker und rechter Registerbaustein 410, 412 sind in der Modullängsrichtung, das ist die x-Richtung, jeweils links und rechts anschließend an den Pufferbaustein 408 auf der Vorderseite V des Halbleiterspeichermoduls 400 angeordnet. Diesen beiden Registerbausteinen 410 und 412 liegen auf der Modulrückseite R gegenüber jeweils eine linke und rechte Abschlusswiderstandsgruppe 418, 419 (7).
In den 6 und 7 ist zu bemerken, dass sie die Rückseite R des Halbleiterspeichermoduls 400 in einer Durchsicht durch die Vorderseite V darstellen, und die Ausrichtungsmarkierungen der Speicherbausteine 406 zeigen, dass diese auf der Vorderseite V und der Rückseite R des Halbleiterspeichermoduls 400 jeweils in der gleichen Ausrichtung angeordnet sind.
6 zeigt, dass der linke und rechte Signalport des Pufferbausteins 408 für die Adress-, Befehls- und Taktsignale jeweils direkt mit entsprechenden Signalports des linken und rechten Registerbausteins 410 und 412 verbunden sind. Des Weiteren besteht bei der gesamten Anordnung des Halbleiterspeichermoduls 400 auf der gedruckten Schaltungsplatte 402 eine Symmetrie der Komponenten sowohl zu der in x-Richtung laufenden Längsmittellinie als auch zu der in y-Richtung laufenden Quermittellinie des Halbleiterspeichermoduls 400. Insbesondere sind auch der linke und rechte Registerbaustein 410 und 412 und das linke und rechte Abschlusswiderstandsfeld 418 und 419 symmetrisch zu diesen Mittellinien angeordnet.
7 zeigt eine generelle Leitungsführung (routing) eines ersten Teils 414 und zweiten Teils 415 einer vom linken Regis terbaustein 410 ausgehenden und an den Abschlusswiderständen des linksseitigen Abschlusswiderstandsfeldes 418 endenden linksseitigen Signalleitungsschleife für die Übertragung der Adress-, Befehls- und Taktsignale zu entsprechenden Signalports der in der linken und rechten Hälfte des Halbleiterspeichermoduls 400 angeordneten Speicherbausteine. Zur vereinfachten Darstellung sind die zu den beiden Teilen 414 und 415 der linksseitigen Signalleitungsschleife symmetrisch verlaufenden beiden Teile der rechtsseitigen Signalleitungsschleife in 7 nicht dargestellt. Jedoch beginnen diese beiden Teile der rechtsseitigen Signalleitungsschleife am rechten Registerbaustein 412, verlaufen dann symmetrisch zu den beiden Teilen 414 und 415 der linksseitigen Signalleitungsschleife und enden an den Abschlusswiderständen des rechten Abschlusswiderstandsfeldes 419.
Und zwar führt der erste Teil 414 der linksseitigen Signalleitungsschleife und der (nicht dargestellte) erste Teil der rechtsseitigen Signalleitungsschleife ausgehend vom jeweiligen linken und rechten Registerbaustein 410 und 412 zuerst zu den entsprechenden Signalports jeweils der zwei linken und zwei rechten Speicherbausteine 406 in den mittleren Reihen in der linken und rechten Modulhälfte li, re auf der Modulvorderseite V, anschließend zu den zugeordneten Signalports jeweils der sechs linken und sechs rechten Speicherbausteine 406 in den oberen Reihen in der linken und rechten Modulhälfte li, re auf der Modulvorderseite V und auf der Modulrückseite R und schließlich zu den beiden jeweils an die obersten Reihen anschließenden und dem Pufferbaustein 408 R gegenüberliegenden Speicherbausteinen 406 auf der Modulrückseite geführt, und sie sind jeweils endseitig durch jeweilige Abschlusswiderstände im linken und rechten Abschlusswiderstandsfeld 418, 419 abgeschlossen.
Außerdem ist der jeweilige zweite Teil 415 der linksseitigen und rechtsseitigen Signalleitungsschleife ausgehend vom linken und rechten Registerbaustein 410, 412 aufeinander folgend zuerst zu den entsprechenden Signalports der zwei Speicherbausteine 406 in den mittleren Speicherbausteinreihen jeweils in der linken und rechten Modulhälfte li, re auf der Modulrückseite R, dann zu den entsprechenden Signalports der sechs Speicherbausteinen 406 in den untersten Reihen jeweils in der linken und rechten Modulhälfte li, re sowohl auf der Modulvorderseite V als auch der Modulrückseite R und schließlich zu den entsprechenden Signalports der beiden jeweils an die unterste Speicherbausteinreihe anschließenden und dem Pufferbaustein 408 gegenüberliegenden Speicherbausteine auf der Modulrückseite R geführt und endseitig durch Abschlusswiderstände im linken und rechten Abschlusswiderstandsfeld 418, 419 abgeschlossen.
In der in den 6 und 7 gezeigten „Vollbestückung” sind auf dem Halbleiterspeichermodul 400 insgesamt 36 Speicherbausteine 406 untergebracht. Wenn jeder der auf dem Halbleiterspeichermodul 400 untergebrachte Speicherbaustein 406 eine Speicherkapazität von 2 Gbit hat (z. B. 2 Gbit DDR3-DRAMs) erhält man eine Gesamtspeicherkapazität des Halbleiterspeichermoduls 400 von 8 Gbyte. Wenn stattdessen 36 so genannte DDP-(Dual Die Package)-Speicherbausteine 406 auf dem Halbleiterspeichermodul 400 platziert sind, die jeweils 2 × 2 Gbit Speicherkapazität haben, hat das Halbleiterspeichermodul 400 eine Gesamtspeicherkapazität von 16 Gbyte.
Obwohl in den 6 und 7 das Ausführungsbeispiel des Halbleiterspeichermoduls 400 in einer Vollbestückung dargestellt ist, kann es in ähnlicher Weise, wie das in den 2 und 3 dargestellte Ausführungsbeispiel z. B. nur in der linken oder rechten Modulhälfte mit Speicherbausteinen 406 und Registerbausteinen 410 bzw. 412 bestückt sein. In letzterem Fall würden dann die nicht mit aktiven Speicherbausteinen bestückten Einbauplätze mit Platzhaltebausteinen bestückt sein, wie dies anhand des in 2 und 3 dargestellten Ausführungsbeispiels des Halbleiterspeichermoduls 200 beschrieben ist. Gleichzeitig ist in letzterem Fall der der nicht mit aktiven Speicherbausteinen bestückten Hälfte des Moduls zugeordnete linke bzw. rechte Signalport des Pufferbausteins 408 deaktiviert. Die oben angeführte Gesamtspeicherkapazität des Halbleiterspeichermoduls 400 halbiert sich für den Fall der nur hälftigen Bestückung mit aktiven Speicherbausteinen 406.
Das oben beschriebene und in den 6 und 7 dargestellte Ausführungsbeispiel des erfindungsgemäßen Halbleiterspeichermoduls 400 ermöglicht trotz der Verringerung der Breite in y-Richtung des Moduls 400 um annähernd die Breite eines Speicherbausteins 406 dennoch eine hohe Speicherkapazität, wie sie z. B. für den Einsatz des Halbleiterspeichermoduls 400 in Server-OEMs erforderlich ist. Gleichzeitig ermöglicht das in den 6 und 7 gezeigte und oben beschriebene Ausführungsbeispiel des Halbleiterspeichermoduls 400 eine Halbierung der Bestückung mit aktiven Speicherbausteinen bei gleichzeitiger Sicherstellung der thermischen und mechanischen Stabilität des Moduls 400 durch den Einsatz der oben beschriebenen inaktiven Platzhaltebausteine in der mit aktiven Speicherbausteinen nicht bestückten Hälfte des Halbleiterspeichermoduls 400.
Es ist abschließend zu bemerken, dass die Pufferbausteine 108, 208, 308 und 408 der verschiedenen beschriebenen Ausführungsbeispiele des Halbleiterspeichermoduls prinzipiell denselben Schaltungsaufbau haben können aber nicht müssen, insoweit sie die entsprechenden in der Beschreibung beschriebenen Funktionen erfüllen. Ähnliches gilt auch für die jeweiligen Registerbausteine. Ferner können im Rahmen der Spezifikation der Pa tentansprüche auch von der Beschreibung abweichende Varianten des 408 der verschiedenen beschriebenen Ausführungsbeispiele des Halbleiterspeichermoduls prinzipiell denselben Schaltungsaufbau haben können aber nicht müssen, insoweit sie die entsprechenden in der Beschreibung beschriebenen Funktionen erfüllen. Ähnliches gilt auch für die jeweiligen Registerbausteine. Ferner können im Rahmen der Spezifikation der Patentansprüche auch von der Beschreibung abweichende Varianten des Halbleiterspeichermoduls realisiert werden. Insbesondere können auch Merkmale der beschriebenen Ausführungsbeispiele miteinander kombiniert und auch untereinander ausgetauscht werden.

Claims

Halbleiterspeichermodul mit einer Vielzahl von auf der Vorder- und Rückseite einer gedruckten Schaltungsplatte (202) in mindestens zwei in deren Längsrichtung laufenden parallelen Reihen angeordneten Halbleiterspeicherbausteinen (206) und einem Pufferbaustein (208), der wenigstens Adress-, Befehls- und Taktsignale puffert, die an die Speicherbausteine zu übertragen sind und der auf der Vorderseite im wesentlichen in der Mitte der Schaltungsplatte (202) liegt, wobei: der Pufferbaustein (208) einen symmetrischen Schaltungsaufbau derart hat, dass er in der Längsrichtung der Schaltungsplatte gesehen voneinander unabhängige und separate linke und rechte Signalports für die gepufferten Adress-, Befehls- und Taktsignale aufweist, um diese Signale über wenigstens eine jeweils an die linken und/oder rechten Signalports des Pufferbausteins (208) angeschlossene linksseitige und/oder rechtsseitige unverzweigte Fly-By-Signalleitungsschleife (214) zu entsprechenden Signalports der Speicherbausteine (106, 206, 306, 406) in den Speicherbausteinreihen zu übertragen, dadurch gekennzeichnet, dass – aktive Speicherbausteine (206) nur in der linken oder rechten Hälfte der Schaltungsplatte (202) neben dem Pufferbaustein (208) angeordnet sind, – die aktiven Signalports der Speicherbausteine (206) durch eine einzige linksseitige oder rechtsseitige Signalleitungsschleife (214) verbunden sind, – die nicht verwendeten Signalports des Pufferbausteins deaktiviert sind, und – die jeweils nicht mit aktiven Speicherbausteinen bestückte rechte oder linke Hälfte der Schaltungsplatte mit elektrisch inaktiven Platzhaltebausteinen (207) bestückt sind, die jeweils die gleiche Pin-Anordnung wie die aktiven Speicherbausteine (206) haben.
Halbleiterspeichermodul nach Anspruch 1, dadurch gekennzeichnet, dass es ein DIMM mit längeren Seiten in seiner Längsrichtung und kürzeren Seiten in seiner Breitenrichtung ist, das auf der Vorder- und Rückseite mit insgesamt achtzehn jeweils zwei Reihen bildenden DDR3-DRAM-Bausteinen (206) bestückt ist.
Halbleiterspeichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jeder DRAM-Baustein (206) eine Speicherkapazität von mindestens einem Gigabit hat.
Halbleiterspeichermodul nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass eine in der Breitenrichtung gesehene obere DRAN-Reihe auf der Vorder- und Rückseite jeweils vier DRAMs und die untere Reihe jeweils fünf DRAMs aufweist.
Halbleiterspeichermodul nach Anspruch 4, dadurch gekennzeichnet, dass anschließend an die obere DRAM-Reihe ein Einbaufeld neben dem Pufferbaustein (208), das annähernd die Größe eines DRAMs hat, mit mehreren die Leitungen der Signalleitungsschleife abschließenden Abschlusswiderständen (218) bestückt ist.
Halbleiterspeichermodul nach Anspruch 4, dadurch gekennzeichnet, dass die DRAMs (206) der unteren Reihe um 180 Grad gedreht gegenüber denjenigen der oberen Reihe angeordnet sind.
Halbleiterspeichermodul nach Anspruch 6, dadurch gekennzeichnet, dass in Breitenrichtung oberhalb des Pufferbausteins (208) auf der Vorder- und Rückseite ebenfalls je ein Platzhaltebaustein (207) angeordnet ist.
Halbleiterspeichermodul mit einer Vielzahl von auf der Vorder- und Rückseite einer gedruckten Schaltungsplatte (302) in mindestens zwei in deren Längsrichtung laufenden parallelen Reihen angeordneten Halbleiterspeicherbausteinen (306) und einem Pufferbaustein (308), der wenigstens Adress-, Befehls- und Taktsignale puffert, die an die Speicherbausteine zu übertragen sind und der auf der Vorderseite im wesentlichen in der Mitte der Schaltungsplatte (302) liegt, wobei: der Pufferbaustein (308) einen symmetrischen Schaltungsaufbau derart hat, dass er in der Längsrichtung der Schaltungsplatte gesehen voneinander unabhängige und separate linke und rechte Signalports für die gepufferten Adress-, Befehls- und Taktsignale aufweist, um diese Signale über wenigstens eine jeweils an die linken und/oder rechten Signalports des Pufferbausteins (308) angeschlossene linksseitige und/oder rechtsseitige unverzweigte Fly-By-Signalleitungsschleife (314, 315) zu entsprechenden Signalports der Speicherbausteine (306) in den Speicherbausteinreihen zu übertragen, dadurch gekennzeichnet, dass – die Speicherbausteine (306) jeweils in vier Reihen links und rechts des Pufferbausteins angeordnet und oberhalb desselben ein erster und zweiter Registerbaustein (310, 312) vorgesehen sind, – die Signale von den linken und rechten Signalports des Pufferbausteins (308) jeweils im ersten und zweiten Registerbaustein (310, 312) zwischengespeichert werden, – der erste Registerbaustein (310) zwei separate linke und der zweite Registerbaustein zwei separate rechte Signalports aufweisen, die jeweils der linksseitigen und rechtsseitigen Signalleitungsschleife zugehören, so dass letztere jeweils in separate erste und zweite von den ihnen zugeordneten Signalports jeweils vom ersten und zweiten Registerbaustein (310, 312) ausgehende Teile (314, 315, 316, 317) unterteilt sind, über die die Adress-, Befehls- und Taktsignale zu den entsprechenden Signalports der Speicherbausteine (306) jeweils in zwei einander durch die Signalleitungsschleifenteile zugeordneten Speicherbausteinreihen übertragen werden.
Halbleiterspeichermodul nach Anspruch 8, dadurch gekennzeichnet, dass auf der Modulrückseite ein Einbaufeld, das dem Pufferbaustein (308) gegenüberliegt und dessen Größe annähernd der Größe des Pufferbausteins (308) entspricht, mit Abschlusswiderständen (318) bestückt ist, mit denen die Leitungsenden der ersten und zweiten Teile (314, 315, 316, 317) der Signalleitungsschleifen abgeschlossen sind.
Halbleiterspeichermodul nach Anspruch 8, dadurch gekennzeichnet, dass der Abstand zwischen den in der Modullängsrichtung laufenden Abschnitten der ersten und zweiten Teile (314, 315, 316, 317) der Signalleitungsschleifen in der Breitenrichtung des Moduls im Wesentlichen dem Abstand zwischen zwei benachbarten Speicherbausteinreihen entspricht.
Halbleiterspeichermodul nach Anspruch 8, dadurch gekennzeichnet, dass – das Halbleiterspeichermodul (300) ein DIMM mit längeren Seiten in seiner Längsrichtung und kürzeren Seiten in seiner Breitenrichtung ist, das mit insgesamt 72 DDR3-DRAM-Bausteinen bestückt ist, die jeweils eine Speicherkapazität von mindestens einem Gigabit haben, – in der Breitenrichtung des Moduls gesehen einerseits die ersten und dritten und andererseits die zweiten und vierten Speicherbausteinreihen einander zugeordnet und durch den ihnen zugeordneten Teil der linken und der rechten Signalleitungsschleife miteinander verbunden sind, – die ersten und vierten Speicherbausteinreihen jeweils vier Speicherbausteine (306) enthalten, deren Längsseiten in Längsrichtung des Moduls ausgerichtet sind, und – die zweiten und dritten Speicherbausteinreihen jeweils fünf Speicherbausteine (306) enthalten, deren Längsseiten in Breitenrichtung des Moduls ausgerichtet sind.
Halbleiterspeichermodul nach Anspruch 11, dadurch gekennzeichnet, dass die Speicherbausteine (306): – in den zweiten Reihen um 180 Grad gegenüber den Speicherbausteinen in den dritten Reihen gedreht sind, so dass ihre mit Datenports des Pufferbausteins (308) verbundenen Datenports dicht nebeneinander liegen, – in den ersten und vierten Reihen: in der linken Hälfte die vom Pufferbaustein (308) aus gesehen zweiten und vierten Speicherbausteine und in der rechten Hälfte der Schaltungsplatte die vom Pufferbaustein aus gesehen ersten und dritten Speicherbausteine gegenüber den ihnen jeweils benachbarten Speicherbausteinen in derselben Reihe um 180 Grad gedreht so ausgerichtet sind, dass die Leitungen des ihnen zugeordneten Teils der Signalleitungsschleife vom jeweiligen Registerbaustein (310, 312) ausgehend kreuzungsfrei verlaufen.
Halbleiterspeichermodul nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Registerbausteine (310, 312) zusammen in der Längsrichtung im wesentlichen die Breite des Pufferbausteins einnehmen.
Halbleiterspeichermodul mit einer Vielzahl von auf der Vorder- und Rückseite einer gedruckten Schaltungsplatte (402) in mindestens zwei in deren Längsrichtung laufenden parallelen Reihen angeordneten Halbleiterspeicherbausteinen (406) und einem Pufferbaustein (408), der wenigstens Adress-, Befehls- und Taktsignale puffert, die an die Speicherbausteine zu übertragen sind und der auf der Vorderseite im wesentlichen in der Mitte der Schaltungsplatte (402) liegt, wobei: – der Pufferbaustein (408) einen symmetrischen Schaltungsaufbau derart hat, dass er in der Längsrichtung der Schaltungsplatte gesehen voneinander unabhängige und separate linke und rechte Signalports für die gepufferten Adress-, Befehls- und Taktsignale aufweist, um diese Signale über wenigstens eine jeweils an die linken und/oder rechten Signalports des Pufferbausteins (408) angeschlossene linksseitige und/oder rechtsseitige unverzweigte Fly-By-Signalleitungsschleife (414, 415) zu entsprechenden Signalports der Speicherbausteine (406) in den Speicherbausteinreihen zu übertragen, dadurch gekennzeichnet, dass die Speicherbausteine (406) in der Modullängsrichtung (x) gesehen auf der Modulvorder- und -rückseite (V, R) links und/oder rechts neben dem Pufferbaustein (408) in oberen, mittleren und unteren Reihen mit jeweils drei Speicherbausteinen (406) in den oberen und unteren Reihen und jeweils zwei Speicherbausteinen (406) in der zwischen den oberen und unteren Reihen liegenden mittleren Reihe und nur auf der Modulrückseite gegenüber dem Pufferbaustein (408) in zwei Reihen mit jeweils zwei Speicherbausteinen (406) angeordnet sind, wobei – die Adress-, Befehls- und Taktsignale jeweils von den einer mit aktiven Speicherbausteinen bestückten Modulhälfte zugeordneten Signalports des Pufferbausteins (408) jeweils in einem linken und/oder rechten Registerbaustein (410, 412) zwischengespeichert werden, die jeweils in der Modullängsrichtung (x) links und rechts anschließend an den Pufferbaustein (408) auf der Modulvorderseite (V) angeordnet sind, – der linke Registerbaustein (410) zwei separate linke Signalports und der rechte Registerbaustein (412) zwei separate rechte Signalports aufweisen, die jeweils der linksseitigen und rechtsseitigen Signalleitungsschleife zugehören, so dass letztere in der linken und/oder rechten Modulhälfte jeweils ausgehend von den zwei linken bzw. rechten Signalports des linken bzw. rechten Registerbausteins (410, 412) jeweils in einen ersten und separaten zweiten Signalleitungsschleifenteil unterteilt sind, im wesentlichen symmetrisch zur Längsmittellinie des Moduls (400) geführt und endseitig jeweils durch Abschlusswiderstände in einem jeweils zugeord neten linken und/oder rechten Abschlusswiderstandsfeld (418, 419) abgeschlossen sind, wobei – die beiden Registerbausteine (410, 412) im wesentlichen auf der Längsmittellinie des Moduls (400) angeordnet sind.
Halbleiterspeichermodul nach Anspruch 14, dadurch gekennzeichnet, dass – jedes Abschlusswiderstandsfeld (418, 419) auf der Modulrückseite (R) dem jeweiligen Registerbaustein (410, 412) gegenüberliegend angeordnet ist, und – die Speicherbausteine (406) in den Speicherbausteinreihen in der linken und/oder rechten Modulhälfte mit ihren Längsseiten in der Längsrichtung (x) des Moduls (400) und die Speicherbausteine (406) in den zwei dem Pufferbaustein (408) gegenüberliegenden Reihen auf der Modulrückseite (R) mit ihren Längsseiten in der Breitenrichtung (y) des Moduls (400) ausgerichtet sind.
Halbleiterspeichermodul nach Anspruch 15, dadurch gekennzeichnet, dass – der erste Teil (414) der Signalleitungsschleife in der linken und/oder rechten Modulhälfte ausgehend vom linken und/oder rechten Registerbaustein (410, 412) aufeinander folgend zuerst zu den zwei Speicherbausteinen (406) in den mittleren Reihen auf der Modulvorderseite (V), dann zu den sechs Speicherbausteinen (406) in den oberen Reihen auf der Modulvorder- und -rückseite (V, R) und schließlich zu dem jeweiligen an die oberen Reihen anschließenden und dem Pufferbaustein gegenüberliegenden Speicherbaustein auf der Modulrückseite (R) geführt ist, und – der zweite Teil (415) der Signalleitungsschleife in der linken und/oder rechten Modulhälfte ausgehend vom linken und/oder rechten Registerbaustein (410, 412) aufeinander folgend zuerst zu den jeweils zwei Speicherbausteinen (406) in den mittleren Reihen auf der Modulrückseite (R), dann zu den jeweils sechs Speicherbausteinen (406) in den unteren Reihen auf der Modulvorder- und -rückseite (V, R) und schließlich zu dem jeweiligen an die unteren Reihen anschließenden, dem Pufferbaustein (408) gegenüberliegenden Speicherbaustein (406) auf der Modulrückseite geführt ist.
Halbleiterspeichermodul nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass das Modul (400) ein DIMM ist, das in der linken und rechten Modulhälfte und auf seiner Vorder- und Rückseite (V, R) mit insgesamt 36 sogenannten DDP(Dual Die Package)-Speicherbausteinen bestückt ist, die jeweils wenigstens 2 × 2 Gigabit Speicherkapazität haben.