DE102007047150B4 - Elektroniksteuerung - Google Patents

Elektroniksteuerung Download PDF

Info

Publication number
DE102007047150B4
DE102007047150B4 DE102007047150.7A DE102007047150A DE102007047150B4 DE 102007047150 B4 DE102007047150 B4 DE 102007047150B4 DE 102007047150 A DE102007047150 A DE 102007047150A DE 102007047150 B4 DE102007047150 B4 DE 102007047150B4
Authority
DE
Germany
Prior art keywords
error
abnormality
data
register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007047150.7A
Other languages
English (en)
Other versions
DE102007047150A1 (de
Inventor
Koji Hashimoto
Katsuya Nakamoto
Shoso Tsunekazu
Shinsuke Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007047150A1 publication Critical patent/DE102007047150A1/de
Application granted granted Critical
Publication of DE102007047150B4 publication Critical patent/DE102007047150B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Abstract

Einen Mikroprozessor (110A bis 100C) umfassende Elektroniksteuerung (100A bis 100C), wobei ein Steuerprogramm von einem externen Tool (108) an einen nicht-flüchtigen (MRAM) Speicher (120A bis 120C), der mit dem Mikroprozessor (110A bis 110C) kooperiert und der elektrisch zu lesen und zu beschreiben ist, übermittelt und in ihn geschrieben wird; wobei der Mikroprozessor (110A bis 110C) auf der Basis des Steuerprogramms betrieben wird; das MRAM in unterschiedliche Adressbereiche aufgeteilt ist, mit einem Programmspeicherbereich, der hauptsächlich mit einem Eingabe-Ausgabe-Steuerprogramm, das während des Betriebs des Mikroprozessors, nachdem es von dem externen Tool (108) übermittelt und eingeschrieben worden ist, nicht überschrieben und geändert wird, und einem Datenspeicherbereich, der jederzeit während des Betriebs des Mikroprozessors (110A bis 110C) überschrieben und geändert wird, das MRAM (120A bis 120C) weiterhin aufweist eine Korrekturcodehinzufügeschreibschaltung (122) zum Schreiben gespeicherter Daten, denen ein Fehlerkorrekturcode hinzugefügt ist, in eine Speicherzelle (121) an einer designierten Adresse in Reaktion auf ein Schreibbefehlssignal (WR) von dem Mikroprozessor (110A bis 110C); eine Decodierausleseschaltung (123) zum Decodieren und Auslesen der gespeicherten Daten aus der Speicherzelle an der designierten Adresse in Reaktion auf ein Auslesebefehlssignal aus dem Mikroprozessor (110A bis 110C); ein in dem Datenspeicherbereich eingerichtetes Fehlerregister (125a, 125b), und ein Steuerprogramm als eine Bestätigungsauslese-Einrichtung und eine Überlappungsabnormalitäts-Beurteilungseinrichtung, die in dem Programmspeicherbereich eingerichtet sind, wobei das Schreibbefehlssignal (WR) von dem Mikroprozessor (110A, 110B, 110C) dem MRAM (120A, 120B, 120C) durch eine Schreibverhinderungs/Freigabe-Einrichtung (150) zugeführt wird; ...

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Diese Erfindung betrifft eine Verbesserung einer Elektroniksteuerung mit einem ein MRAM (magnetischer Speicher wahlfreien Zugriffs) als einen nicht-flüchtigen Speicher, mit der Möglichkeit, leicht Lese- und Schreiboperationen bei hoher Geschwindigkeit vorzunehmen, als einen Programmspeicher und einen Datenspeicher verwendenden Mikroprozessor.
  • In der den Mikroprozessor verwendenden Elektroniksteuerung wird überlegt, ein MRAM als einen nicht-flüchtigen Speicher mit der Möglichkeit, leicht Lese- und Schreiboperationen bei hoher Geschwindigkeit auszuführen, anstelle einer früheren Speicherkonstruktion zu verwenden, bei der ein nicht-flüchtiger Speicher eines Masken-ROM-Speichers oder ein Flash-Speicher etc. als ein Programmspeicher vorgesehen ist, und ein batteriegestützter RAM-Speicher als ein Datenspeicher für arithmetische Verarbeitung vorgesehen ist.
  • Jedoch gibt es eine hohe Wahrscheinlichkeit, dass gespeicherte Daten leicht durch eine Rauschfehleroperation etc. geändert werden, obwohl es bequem ist, leicht die Lese- und Schreiboperationen bei hoher Geschwindigkeit vorzunehmen. Demgemäß ist eine bedachte Handhabung erforderlich.
  • Beispielsweise wird gemäß JP-A-2003-104137 (Patentdokument 1) ein Speicherbereich eines MRAM in einen RAM-Bereich und einen ROM-Bereich aufgeteilt, und es ist eine Schreibverhinderungseinrichtung in Bezug auf den ROM-Bereich eingerichtet. Wenn auch ein Wartungstool in Bezug auf den RAM-Bereich verbunden wird, ist die Steuerung aufgebaut, um eine Schreibverhinderung durch Befehle von einem Steueranschluss durchzuführen, um gespeicherte Daten nicht fehlerhaft zu löschen. Demnach ist bei der Steuerung gedacht, dass ein Schreiben und Löschen nicht in unbedachter Weise ausgeführt werden.
  • Ferner ist gemäß JP-A-2003-115197 (Patentdokument 2) ein MRAM zum Erhalten von Fehlerkorrekturdecodierdaten unter Verwendung von in der Festspeichereinrichtung (MRAM) gespeicherten Fehlerkorrekturcodierdaten offenbart. Ausgelesene Daten werden neu gespeichert, wenn ein Codefehler in dem Bereich einer begrenzten Bitanzahl erzeugt wird. Zudem ist gemäß JP-A-2005-208958 (Patentdokument 3) als einer sich auf diese Erfindung beziehenden Technik ein Programmbereich eines Speichers in geeignete Bereiche aufgeteilt und in mehrere Datenblöcke partitioniert. Ferner werden Summenprüfdaten gespeicherter Programmdaten und ein Fehlerkorrekturcode zu jedem Datenblock dazu gespeichert. Zu einem Startzeitpunkt des Mikrocomputers wird eine Summenprüfung der Programmdaten ausgeführt. Wenn keine Summenprüfung erfüllt ist, wird ein Datenneuspeicherprogramm gestartet und ein abnormaler Abschnitt in den Programmdaten wird gefunden. Ferner werden Normaldaten eines zugehörigen Abschnitts berechnet und die Programmdaten werden wiederhergestellt und neu gespeichert.
  • Gemäß dem obigen Patentdokument 1 liegt ein wichtiger Punkt in einer Schreibverhinderungsfunktion zum Ausführen einer nicht fehlerhaften Schreiboperation. Die Korrektur eines erzeugten Fehlers, das Erfassen eines Fehlers, der nicht korrigiert werden kann und eine Abnormalitäts-Verarbeitungsgegenmaßnahme werden nicht herangezogen. Demgemäß gibt es ein Defizit dahingehend, dass keine Steuerung von hoher Sicherheit durch bloßes Durchführen der Schreibverhinderung erhalten werden kann. Ferner gibt es gemäß dem obigen Patentdokument 2 eine Grenze in einer korrigierbaren Fehlerbitzahl und keine Gegenmaßnahmenverarbeitung eines Fehlers von einer diese Korrekturfehlerbitzahl überschreitenden Bitanzahl wird herangezogen.
  • Wenn beispielsweise ein Korrekturcode von drei Bit zu Daten von vier Bit hinzugefügt wird, kann der Fehler innerhalb des Bereichs von einem Bit korrigiert werden. Wenn jedoch ein Codefehler von zwei Bit erzeugt wird, gibt es ein Problem dahingehend, dass dieser Fehler nicht korrigiert werden kann. In diesem Zustand ist es gefährlich, den Mikroprozessor zu betreiben.
  • Es gibt jedoch Defekte dahingehend, dass eine Korrekturbitlänge groß wird so dass eine Fehlerkorrektur von vielen Bits vorzunehmen ist und der Speicher von großen Abmessungen ist und teuer wird. Ferner kann in Übereinstimmung mit dem obigen Patentdokument 3, selbst wenn ein Codefehler von vielen Bits innerhalb eines Datenwertes erzeugt wird, der ursprünglich korrekte Datenwert arithmetisch berechnet und vermutet werden. Wenn jedoch simultan Fehler verstreut sind und in Vielen Daten erzeugt werden, gibt es ein Problem dahingehend, dass keine Codefehler wiedererlangt werden können.
  • DE 102 33 642 A1 beschreibt eine MRAM-Speichervorrichtung, die eine Fehlerkorrektur-Kodierung zum Bilden von ECC-kodierten gespeicherten Daten einsetzt. Beim Lesen werden parametrische Werte aus den Speicherzellen erhalten und mit Bereichen verglichen, um logische Bitwerte einzurichten, zusammen mit Löschinformationen. Es werden Symbole identifiziert, die im Verdacht stehen, durch physikalische Ausfälle der Speicherzelle beeinträchtigt zu sein. Die Kenntnis der verdächtigen Symbole verbessert die Fähigkeit des Dekodierens bei einer ECC Dekodierung.
  • DE 102 06 689 B4 lehrt einen Speicher mit Speicherzellen in einem Speicherzellenfeld. Der Speicher beinhaltet ebenfalls eine Fehlerkorrekturschaltung die mit einem typischen Schreib-Lese-Verstärker verbunden ist und die beim Lesen und Schreiben auftretende Datensignale auf Fehlerfreiheit Überprüft und im Falle eines Fehlerauftritts diese durch Invertierung korrigiert und ausgibt, wobei die Fehlerkorrekturschaltung zur Überprüfung und Korrektur von Einheiten von Daten in einer speziellen, zweiten Bitbreite vorgesehen ist.
  • DE 198 82 853 T1 beschreibt ein Verfahren und Einrichtungen zum automatischen Korrigieren von in einem Speichersubsystem erfassten Fehlern, wobei für jeden durch den Speicher ausgegebenen Datenwert eine Fehlererfassungslogik ein Fehlersignal erzeugt, welches anzeigt, ob der Datenwert einen korrigierbaren Fehler aufweist. Bei jedem Datenwert, bei dem das Fehlersignal anzeigt, dass er einen korrigierbaren Fehler aufweist, fordert eine Korrekturlogik die zum Speicherzugriff verwendete Zugriffslogik auf, eine korrigierte Version des Datenwerts in den Speicher zu schreiben.
  • RESÜMEE DER ERFINDUNG
  • Die Aufgabe dieser Erfindung ist es, eine Elektroniksteuerung bereitzustellen zum Verhindern von fehlerhaftem Schreiben in Bezug auf ein MRAM mit der Möglichkeit, ein Wiederherstellungsschreiben durchzuführen und schwierig wiederzubringende Abnormalitätserzeugung zu erfassen und die Sicherheit im MRAM mit einem Fehlerkorrekturcode zu verbessern, der konstruiert ist, um Codefehler in dem Bereich einer begrenzten Bitzahl wiederzubringen und auszulesen.
  • Die Elektroniksteuerung in dieser Erfindung ist eine Elektroniksteuerung mit einem Mikroprozessor gemäß dem unabhängigen Anspruch 1. Vorteilhafte Ausgestaltungen der Erfindung finden sich in den abhängigen Ansprüchen.
  • In Übereinstimmung mit der obigen Elektroniksteuerung in dieser Erfindung wird der Magnetspeicher wahlfreien Zugriffs (MRAM) mit der Codekorrekturfunktion bezüglich des Mikroprozessors als ein Programmspeicher verwendet. Das Fehlerregister wird zu diesem MRAM hinzugefügt und die Überlappungsabnormalitäts-Beurteilungseinrichtung basierend auf der Bestätigungsauslese-Einrichtung und der Schreibverhinderungs/Freigabe-Einrichtung sind eingerichtet.
  • Demgemäß wird zusätzlich zu einer Selbstkorrekturfunktion des MRAM eine Verhinderungsbehandlung des Fehlerschreibens unter Verwendung der Schreibverhinderungs/Freigabe-Einrichtung vorgenommen. Ferner wird eine Abnormalitätserzeugung des MRAMs durch die Überlappungsabnormalitäts-Beurteilungseinrichtung erfasst und eine Abnormalitäts-Verarbeitung wird ausgeführt ohne übermäßig auf eine temporäre Rauschfehleroperation anzusprechen. Demgemäß wird die Sicherheit der Steuerung verbessert und das Ausbilden eines MRAM mit großen Ausmaßen unter Verwendung übermäßig großer ECC-Daten (Fehlerkorrekturcodedaten) wird vermieden. Daher gibt es eine Wirkung, die Möglichkeit zu haben, ein MRAM mit der Möglichkeit des einfachen Durchführens von Lese- und Schreiboperationen praktisch zu benutzen.
  • Das Vorangehende und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn betrachtet im Zusammenhang mit den beiliegenden Zeichnungen, ersichtlicher.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigt:
  • 1 ein Schaltungsblockdiagramm einer Vorrichtung in einer ersten Ausführungsform dieser Erfindung;
  • 2 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine erste Abnormalitätsbeurteilung in 1;
  • 3 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine zweite Abnormalitätsbeurteilung in 1;
  • 4 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf einen Prüfbetrieb in 1;
  • 5 ein Schaltungsblockdiagramm einer Vorrichtung einer zweiten Ausführungsform dieser Erfindung;
  • 6 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine erste Abnormalitätsbeurteilung in 5;
  • 7 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine zweite Abnormalitätsbeurteilung in 5;
  • 8 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf einen Prüfbetrieb in 5;
  • 9 ein Schaltungsblockdiagramm einer Vorrichtung einer dritten Ausführungsform dieser Erfindung;
  • 10A und 10B Ablaufdiagramme zum Erläutern eines Betriebsablaufs in Bezug auf eine erste Abnormalitätsbeurteilung in 9;
  • 11A und 11B Ablaufdiagramme zum Erläutern eines Betriebsablaufs in Bezug auf eine zweite Abnormalitätsbeurteilung in 9;
  • 12 ein Ablaufdiagramm zum Erläutern einer ersten Hälfte eines Betriebsablaufs in Bezug auf einen Prüfbetrieb in 9;
  • 13 ein Ablaufdiagramm zum Erläutern einer zweiten Hälfte eines Betriebsablaufs in Bezug auf einen Prüfbetrieb in 9; und
  • 14 ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf einen Schreibverhinderungs/Freigabebetrieb in 9.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ausführungsmodus 1 der Erfindung
  • (1) Detaillierte Erläuterung des Aufbaus
  • Als Nächstes wird die ein Schaltungsblockdiagramm einer Vorrichtung einer ersten Ausführungsform dieser Erfindung zeigende 1 erläutert.
  • In 1 ist beispielsweise eine Elektroniksteuerung 100A eine Steuerung einer Fahrzeugantriebsmaschine. Eine externe Elektroenergiequelle 101 ist als eine Fahrzeugbatterie mit der Elektroniksteuerung 100A über einen Ausgangskontakt 103b eines elektrischen Leistungsrelais verbunden. Eine Magnetspule 103a des elektrischen Leistungsrelais ist mit der externen Elektroenergiequelle 101 über einen elektrischen Leistungsschalter 102 verbunden.
  • Ein positiver Anschluss einer Magnetspule 104a eines Elektrolastleistungsrelais ist mit der externen Elektroenergiequelle 101 über einen elektrischen Leistungsschalter 102 verbunden. Jedoch wird ein negativer Anschluss der Magnetspule 104a in Bezug auf die elektrische Leitfähigkeit durch ein später beschriebenes Inversionstreiberschaltungselement 114 gesteuert.
  • Elektrizität wird von einem später beschriebenen Mikroprozessor 110A über eine erste Ausgangsschnittstellenschaltung (DOIF1) 115a einer ersten Elektrolastgruppe 105a zugeführt, so dass die erste Elektrolastgruppe 105a betrieben wird. Beispielsweise gibt es in der ersten Elektrolastgruppe 105a eine Magnetspule zum Betreiben eines Kraftstoffeinspritzventils, eine Zündspule einer Antriebsmaschine (wenn eine Antriebsmaschine vom Ottomotortyp ist), einen Motor zum Betreiben eines Abgaszirkulationsventils, eine elektromagnetische Kupplung für eine Klimaanlage, einen Alarmanzeiger etc..
  • Ferner wird einer zweiten Elektrolastgruppe 105b durch eine zweite Ausgangsschnittstellenschaltung (DOIF2) 115b Elektrizität derart zugeführt, dass die zweite Elektrolast-Gruppe 105b betrieben wird. Beispielsweise schließt die zweite Elektrolastgruppe 105b einen (Elektro-)Motor zum Steuern der Ventilöffnung einer Ansaugdrossel ein.
  • Der ersten Elektrolastgruppe 105a wird durch einen Ausgangskontakt 103c des elektrischen Leistungsrelais Elektrizität zugeführt. Im Gegensatz hierzu wird der zweiten Elektrolastgruppe 105b durch einen Ausgangskontakt 104b des Elektrolastleistungsrelais Elektrizität zugeführt.
  • Ein Signal einer öffnenden bzw. schließenden Sensorgruppe (Öffnen-Schließen-Sensorgruppe) 106 wird in den später beschriebenen Mikroprozessor 110A durch eine Eingangs-Schnittstellenschaltung (DIIF) 116 eingegeben. Beispielsweise wird die Öffnen-Schließen-Sensorgruppe 106 durch verschiedene Arten von Sensoren eines EIN/AUS-Betriebs zum Überwachen einer Betriebssituation der Antriebsmaschine wie einem Kurbelwinkelsensor der Antriebsmaschine, einem Impulssensor zum Messen einer Fahrzeuggeschwindigkeit etc. gebildet.
  • Ein Signal einer Analogsensorgruppe 107 wird in den später beschriebenen Mikroprozessor 110A durch eine Analog-Eingangsschnittstellenschaltung (AIIF) 117 eingegeben, die einen Mehrkanal-A/D-Wandler einschließt. Beispielsweise wird die Analogsensorgruppe 107 durch verschiedene Arten von Sensoren zum Überwachen der Antriebssituation der Antriebsmaschine wie einen Luftstromsensor zum Messen einer Ansaugluftmenge der Antriebsmaschine, einem Gashebelpositionssensor zum Erfassen eines Betätigungsgrads eines Gaspedals, einen Drosselpositionssensor zum Erfassen der Öffnung eines Drosselventils, einen Abgassensor, einen Temperatursensor des Kühlwassers der Antriebsmaschine etc. gebildet.
  • Ein mit dem später beschriebenen Mikroprozessor 110A durch eine serielle Schnittstellenschaltung 118 verbundenes externes Tool 108 wird über einen nicht dargestellten trennbaren Verbinder verbunden, wenn eine Auslieferungsinspektions- und eine Wartungsinspektions-Operation eines Produktes durchgeführt werden.
  • Elektrizität wird einer Alarmanzeige 109 von einem Vergleichsausgangsanschluss OUT einer Zählerschaltung 140A als einer später beschriebenen Abnormalitätserzeugungs-Speichereinrichtung zugeführt. Die Alarmanzeige 109 meldet, dass eine durch die Zählerschaltung 140A gezählte Abnormalitätserzeugungszeit-Zahl eine vorbestimmte Zahl übersteigt.
  • Der Mikroprozessor 110A kooperiert mit dem MRAM 120A als einem nicht-flüchtigen Programmspeicher und einem nichtflüchtigen Backup-Speicher 161A wie z. B. einem EEPROM-Speicher oder einem Masken-ROM-Speicher als dem internen Aufbau der Elektroniksteuerung 100A.
  • Der Mikroprozessor 110A wird durch eine von einer von dem Ausgangskontakt 103b des elektrischen Leistungsrelais mit Elektrizität versorgten geregelten Elektroenergiequellen-Einheit (PSU) 111 erzeugten stabilisierten Spannung betrieben. Der Mikroprozessor 110A erzeugt eine Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 derart, dass der Mikroprozessor 110A in Bezug auf die Magnetspule 103a von dem elektrischen Leistungsrelais durch ein Treiberschaltungselement 113A kontinuierlich erregt wird.
  • Eine Rücksetzimpulserzeugungsschaltung (PLS) 112A erzeugt ein Rücksetzimpulssignal zu einem Erzeugungszeitpunkt einer Ausgangsspannung der geregelten Elektroenergiequellen-Einheit 111, und initialisiert der Mikroprozessor 110A durch ein später beschriebenes logisches Summenelement 131. Die Rücksetzimpulserzeugungsschaltung 112A initialisiert auch die Zählerschaltung 140A als eine später beschriebene Abnormalitätserzeugungs-Speichereinrichtung.
  • Das MRAM 120A wird aufgeteilt in Adressbereiche, in denen ein Programmspeicherbereich und ein Datenspeicherbereich sich voneinander unterscheiden, und ein Speichern wird durchgeführt. Der Programmspeicherbereich wird hauptsächlich durch ein, nachdem Daten von dem externen Tool 108 übermittelt und geschrieben worden sind, während des Betriebs des Mikroprozessors 110A nicht umgeschriebenes und geändertes Eingabe-Ausgabe-Steuerprogramm gebildet. In dem Datenspeicherbereich werden Daten jederzeit während des Betriebs des Mikroprozessors 110A umgeschrieben und geändert.
  • Ferner schließt das MRAM 120A eine Korrekturcodehinzufügeschreibschaltung 122, eine Decodierausleseschaltung 123, erste und zweite Fehler-Flag-Erzeugungsschaltungen 124a, 124b, erste und zweite in dem obigen Datenspeicherbereich angeordnete Fehlerregister (EADR1, EADR2) 125a, 125b, und ein Steuerprogramm als eine Bestätigungsauslese-Einrichtung ein, und eine später beschriebene Überlappungsabnormalitäts-Beurteilungseinrichtung, die in dem obigen Programmspeicherbereich eingerichtet ist. Die Korrekturcodehinzufügeschreibschaltung 122 wird in Übereinstimmung mit einem Schreibbefehlssignal von dem Mikroprozessor 110A betrieben und schreibt gespeicherte Daten während des Hinzufügens eines Fehlerkorrekturcodes in eine Speicherzelle 121 einer designierten Adresse. Die Decodierausleseschaltung 123 wird in Übereinstimmung mit einem Auslesebefehlssignal von dem Mikroprozessor 110A betrieben und decodiert die oben gespeicherten Daten von der Speicherzelle 121 der designierten Adresse und liest sie aus. Das MRAM 120A ist derart aufgebaut, dass ein Schreibbefehlssignal von dem Mikroprozessor 110A dem MRAM 120A durch eine Schreibverhinderungs-/Freigabe-Einrichtung 150 zugeführt wird.
  • Die Erstes-Fehler-Flag-Erzeugungsschaltung 124a erzeugt einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit, Inhalte der Speicherzelle 121 der designierten Adresse zu decodieren. Wenn die ausgelesenen gespeicherten Daten Daten sind, die durch die obige Decodierausleseschaltung 123 wiedererlangt und korrigiert worden sind, wird die erste Fehler-Flag-Erzeugungsschaltung 124a zu einer Logikschaltung zum Erzeugen eines ersten Fehler-Flag FL1 als Binärlogikinformation.
  • Das erste Fehlerregister (EADR) 125a erzeugt einen Fehler innerhalb der Bitanzahl eines Bereichs mit der Möglichkeit, die Inhalte der Speicherzelle 121 der designierten Adresse zu decodieren. Wenn die ausgelesenen gespeicherten Daten Daten sind, die durch die Decodierausleseschaltung 123 decodiert und korrigiert sind, wird das erste Fehlerregister 125a ein Fehlerregister zum Anordnen einer diesen Fehler erzeugenden Adressenzahl als erste Fehlerdaten gespeichert bei einer ersten spezifischen Adresse. Es ist günstig die erste Fehler-Flag-Erzeugungsschaltung 124a einzurichten. Jedoch ist es durch Bestätigen der Inhalte des ersten Fehlerregisters 125a selbst wenn diese erste Fehler-Flag-Erzeugungsschaltung 124a nicht eingerichtet ist möglich, zu wissen, ob ein erster Fehler erzeugt wird.
  • Ein erstes Momentanwertregister (CVR) 126a ist ein Speicher, der in einer später beschriebenen ersten Summenbildungseinrichtung verwendet wird. Das erste Momentanwertregister 126a und das erste Fehlerregister 125a sind in dem Datenspeicherbereich der Speicherzelle 121 eingerichtet.
  • Die zweite Fehler-Flag-Erzeugungsschaltung 124b erzeugt einen Fehler, der die Bitanzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigt. Wenn die ausgelesenen gespeicherten Daten Daten sind ohne die Möglichkeit, zu garantieren, ob diese ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, wird die zweite Fehler-Flag-Erzeugungsschaltung 124b eine Logikschaltung zum Erzeugen eines zweiten Fehler-Flag FL2 als Binärlogikinformation.
  • Das zweite Fehlerregister 12b erzeugt einen Fehler, der die Bitanzahls eines Bereichs mit der Möglichkeit, die Inhalte der Speicherzelle 121 der designierten Adresse zu decodieren, übersteigt. Wenn die ausgelesenen gespeicherten Daten Daten sind, die nicht fähig sind, zu garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, wird das zweite Fehlerregister 125b ein Fehlerregister zum Anordnen einer diesen Fehler erzeugenden Adressenzahl an einer als zweite Fehlerdaten gespeicherten spezifischen Adresse. Es ist angemessen die zweite Fehler-Flag-Erzeugungsschaltung 124b einzurichten. Jedoch, selbst wenn diese zweite Fehler-Flag-Erzeugungsschaltung 124b nicht eingerichtet ist, ist es durch Bestätigen der Inhalte des zweiten Fehlerregisters 125b möglich, zu wissen, ob ein zweiter Fehler erzeugt worden ist.
  • Ein zweites Momentanwertregister 126b ist ein Speicher der in einer später beschriebenen zweiten Summationseinrichtung verwendet wird. Das zweite Momentanwertregister 126b und das zweite Fehlerregister 125b sind in dem Datenspeicherbereich der Speicherzelle 121 eingerichtet.
  • Ein Watch-Dog-Timer (WDT) 130 überwacht ein Watch-Dog-Löschsignal WD1 als ein durch den Mikroprozessor 110a erzeugtes Impulsfolgensignal. Wenn eine Impulsbreite des Watch-Dog-Löschsignals WD1 einen vorbestimmten Schwellwert überschreitet, erzeugt der Watch-Dog-Timer 130 ein Rücksetzimpulssignal RS1. Der Watch-Dog-Timer 130 führt dann dieses Rücksetzimpulssignal RS1 einem Rücksetzeingangsanschluss RST1 des Mikroprozessors 110A durch das logische Summenelement 131 zu und initialisiert den Mikroprozessor 110A und startet ihn neu.
  • Ferner wird das Rücksetzimpulssignal RS1 einem Zähleingangsanschluss UP der Zählerschaltung (CNT) 140A als einer später beschriebenen Abnormalitätserzeugungs-Speichereinrichtung durch ein logisches Summenelement 141A zugeführt.
  • Der Watch-Dog-Timer 130 erzeugt ein Ausgabeerlaubnissignal OUTE, wenn die Impulsbreite des Watch-Dog-Löschsignals WD1 normal ist. Demnach können die Augsgangsgrößen erster und zweiter Ausgangsschnittstellenschaltungen 115a, 115b erzeugt werden.
  • Die Zählerschaltung 140A als eine Abnormalitätserzeugungs-Speichereinrichtung zählt eine Erzeugungszeitanzahl eines logischen Summenausgangssignals des logischen Summenelementes 141A. Von dem Mikroprozessor 110A erzeugte erste und zweite Abnormalitätserfassungssignale ER1, ER2 und das durch den Watch-Dog-Timer 130 erzeugte Rücksetzimpulssignal RS1 werden einem Eingangsanschluss des logischen Summenelementes 141A zugeführt.
  • Eine Gatterschaltung 142 als eine Antriebsstoppeinrichtung ist zwischen einer durch den Mikroprozessor 110A erzeugten Elektrolastversorgungsbefehls-Ausgangsgröße DR2 und dem Inversionstreiberschaltungselement 114 verbunden. Wenn die Elektrolastversorgungsbefehls-Ausgangsgröße DR2 einen logischen Pegel ”H” hat, erregt die Gatterschaltung 142 die Magnetspule 104a des Elektrolastleistungsrelais. Wenn jedoch der Logikpegel des Vergleichsausgangsanschlusses OUT der Zählerschaltung 140A ”H” wird, wird die Magnetspule 104a ent-erregt (die Erregung wird abgebaut).
  • Ferner wird in solch einem Abnormalitätsentscheidungszustand dem Mikroprozessor 110A ein Modusumschaltbefehlssignal LPH zugeführt.
  • Eine Logikschaltung wird als eine Schreibverhinderungs/Freigabe-Einrichtung 150 durch ein logisches Produktelement 151 und ein logisches Summenelement 152 einer ersten Stufe und ein logisches Produktelement 152 und ein logisches Summenelement 154 einer späteren Stufe aufgebaut.
  • Das in das logische Erststufenproduktelement 151 eingegebene Tool-Verbindungssignal TOOL ist ein Signal zum Erfassen, dass das externe Tool 108 verbunden ist und erlangt einen Logikpegel ”H”. Ein Adress-Signal A15 ist ein Signal, das einen Logikpegel ”H” erlangt, wenn auf die Adresse der Speicherzelle 121 der höchsten Ordnung zugegriffen wird. In dieser Ausführungsform wird ein Bereich (A15 = ”H”) einer Hälfte des MRAM 120A als Programmspeicherbereich verwendet. Der Bereich (A15 = ”L”) der verbleibenden Hälfte wird als der Datenspeicherbereich verwendet.
  • Ein durch den Mikroprozessor 110A erzeugtes Schreibbefehlssignal WR ist ein Signal, das einen Logikpegel ”H” erlangt, wenn eine Adresse in Bezug auf die Speicherzelle 121 designiert wird und auf einen Datenbus ausgesendete Daten werden dann in die Speicherzelle 121 eingeschrieben. Dieses Schreibbefehlssignal WR wird einem Eingangsanschluss des logischen späterstufigen Produktelementes 153 zugeführt.
  • Ein durch den Mikroprozessor 110a erzeugtes Schreibkorrekturbefehlssignal WRC ist ein Befehlssignal zum Festlegen des Logikpegels auf ”H” nachdem eine Fehlererzeugungsadresse designiert worden ist und Korrekturdaten zu dem Datenbus ausgesendet worden sind, wenn es wünschenswert ist, eine Fehlercode innerhalb der Speicherzelle 121 zu korrigieren. Dieses Befehlssignal wird einem Eingangsanschluss des logischen Späterstufensummen-elementes 154 zugeführt.
  • Die logische Augsgangsgröße des logischen Erststufenproduktelementes 151 und eine logische Umkehrausgangsgröße des Adress-Signals A15 werden in einen Eingangsanschluss des logischen Erststufensummenelementes 152 eingegeben. Seine ausgegebene logische Summe wird an einen Eingangsanschluss des logischen Späterstufenproduktelementes 153 verbunden.
  • Eine logische Augsgangsgröße des logischen Späterstufenproduktelementes 153 und ein Schreibkorrekturbefehlssignal WRC werden an einem Eingangsanschluss des logischen Späterstufensummenelementes 154 eingegeben. Seine logische Summenausgangsgröße wird dem MRAM 120A als Schreibbefehlseingangsgröße WRM zugeführt. Beispielsweise ist ein Ausstiegs- bzw. Notfall-Betriebsprogramm in dem Backup-Speicher 161A gespeichert. Wenn in dem Notfall-Betriebsprogramm als einem wichtigen Programm innerhalb der Speicherzelle 121 eine Abnormalität erzeugt wird, werden die Inhalte des Backup-Speichers 161A zu der Speicherzelle 121 übertragen.
  • (2) Detaillierte Erläuterung der Wirkungsweise
  • In der Vorrichtung der ersten Ausführungsform dieser Erfindung, die wie in 1 gezeigt aufgebaut ist, wird, wenn der elektrische Leistungsschalter 102 geschlossen wird, der Ausgangskontakt 103b des elektrischen Leistungsrelais geschlossen und Elektrizität wird von der externen Elektroenergiequelle 101 zu der geregelten Elektroenergiequellen-Einheit 111 zugeführt. Demnach erzeugt die geregelte Elektroenergiequellen-Einheit 111 eine stabilisierte geregelte Elektroenergiequellenspannung Vcc. Der Mikroprozessor 110A und die Zählerschaltung 140A werden durch ein durch die Rücksetzimpulserzeugungsschaltung 112A erzeugtes Rücksetzimpulssignal initialisiert. Der Mikroprozessor 110A beginnt dann seinen Betrieb und erzeugt ein Watch-Dog-Löschsignal WD1.
  • Zum Zeitpunkt einer erstmaligen Elektrizitätszufuhr bevor ein Steuerprogramm in das MRAM 120A gespeichert ist, wird das Steuerprogramm von dem externen Tool 108 zu dem MRAM 120A durch die serielle Schnittstellenschaltung 118 auf der Basis eines in dem MRAM 120A im Voraus gespeicherten Bootprogramms übermittelt. Wenn das Steuerprogramm durch das externe Tool 108 eingeschrieben worden ist, erlangen die Logikpegel des Toolverbindungssignals TOOL und des Adresssignals der höchsten Ordnung A15 ”H”. Als ein Ergebnis werden die Ausgangslogiken des logischen Erststufenproduktelementes 151 und des logischen Erststufensummenelementes 152 ”H”. Das Schreibbefehlssignal WR des Mikroprozessors 110A wird dem MRAM 120A unverändert eine Schreibbefehlseingabe WRM durch das logische Späterstufenproduktelement 153 und das logische Späterstufensummenelement 154 zugeführt.
  • Andererseits, wenn der elektrische Leistungsschalter 102 geschlossen wird nachdem das Steuerprogramm in dem MRAM 120A gespeichert ist, beginnt der Mikroprozessor 110A mit dem Betrieb, nachdem der Mikroprozessor 110A und die Zählerschaltung 140A initialisiert worden sind. Der Mikroprozessor 110A erzeugt ein Watch-Dog-Löschsignal WD1 und erzeugt auch eine Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 und eine Elektrolastversorgungsbefehls-Ausgangsgröße DR2. Die Magnetspule 104a des Elektrolastleistungsrelais wird erregt.
  • In diesem Zustand wird das Toolverbindungssignal TOOL zu einem Logikpegel ”L” (Niedrigpegel). Als ein Ergebnis in Bezug auf den gemeinsam mit dem Logikpegel des Adresssignals A15 der höchsten Ordnung ”H” erlangenden Programmspeicherbereich wird die Ausgangslogik des logischen Späterstufenproduktelementes 153 ”L”, selbst wenn der Logikpegel des Schreibbefehlssignals WR ”H” wird. Demnach wird dem MRAM 120A kein Schreibbefehlssignal WR zugeführt.
  • Jedoch in Bezug auf den Datenspeicherbereich, der gemeinsam mit dem Logikpegel des Adresssignals A15 der höchsten Ordnung ”L” erlangt, wird die Ausgangslogik des logischen Erststufensummenelementes 152 ”H”. Demgemäß wird das Schreibbefehlssignal WR gültig.
  • Ferner wird ein Schreibkorrekturbefehlssignal WRC, das später beschrieben wird, immer gültig unabhängig von dem Speicherbereich.
  • Der Mikroprozessor 110A steuert die Betriebszustände der ersten und zweiten Elektrolastgruppen 105a, 105b in Übereinstimmung mit dem Sprannungspegel des von der Analogsensorgruppe 107 erhaltenen Analogsignals, einem Betriebszustand eines von der Öffnen-Schließen-Sensorgruppe 106 erhaltenen EIN/AUS-Signal und dem in der Speicherzelle 121 des MRAM 120A gespeicherten Ein-Ausgabesteuerprogramm.
  • Wenn erste und zweiten Abnormalitätserfassungssignale ER1, ER2 ein Abnormalitätserfassungsimpulssignal durch eine Rauschfehleroperation etc. während des Betriebs des Mikroprozessors 110A erzeugen und der Watch-Dog-Timer 130 ein Rücksetzimpulssignal RS1 erzeugt, wird dem Zähleingangsanschluss UP der Zählerschaltung 140A durch das logische Summenelement 141A ein Zähleingangssignal zugeführt. Die Zählerschaltung 140A zählt eine Abnormalitätserzeugungszeitanzahl. Wenn diese Abnormalitätserzeugungszeitanzahl einen vorbestimmten Wert übersteigt, wird die Zählerschaltung 140A aufwärts gezählt und der Logikpegel des Vergleichsausgangsanschlusses OUT wird ”H”.
  • Als Ergebnis wird die Alarmanzeige 109 betrieben und die Elektrolastversorgungsbefehls-Ausgangsgröße DR2 wird durch die Gatterschaltung 142 unterbrochen. Die Magnetspule 104a des Elektrolastleistungsrelais wird ent-erregt und ein Modusumschaltbefehlssignal LPH wird dem Mikroprozessor 110A zugeführt.
  • Als Ergebnis geht der Mikroprozessor 110A über in einen Notfall-Betriebsmodus zum Mäßigen einer Antriebsmaschinendrehgeschwindigkeit.
  • Wenn der elektrische Leistungsschalter 102 während des Betriebs des Mikroprozessors 110A geöffnet wird, wird die Erregung in Bezug auf die Magnetspulen 103a, 104a durch die Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 und das Treiberschaltungselement 113A fortgesetzt. Der Mikroprozessor 110A führt ein Bestätigungsspeichern von Lernspeicherinformation etc. durch und stoppt dann von sich aus die Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1. Als ein Ergebnis wird die Magnetspule 103a ent-erregt.
  • Wenn der elektrische Leistungsschalter 102 wieder eingeschaltet wird, werden der Mikroprozessor 110A und die Zählerschaltung 140A durch die Rücksetzimpulserzeugungsschaltung 112A initialisiert. Wenn demgemäß die Zählerschaltung 140A durch eine Rauschfehleroperation hochgezählt worden ist, wird sie in einen normalen Betriebszustand zurückgeführt.
  • Wenn jedoch erste und zweite Abnormalitätserfassungssignale ER1, ER2 auftreten oder der Watch-Dog-Timer 130 das Rücksetzimpulssignal RS1 durch eine Abnormalität des MRAM 120A oder anderer Hardware erzeugt, zählt die Zählerschaltung 140A wieder jene Abnormalitätssignale und meldet rasch die Abnormalität und stoppt den Betrieb des elektrischen Lastleitungsrelais etc..
  • Als Nächstes wird 2 als ein Ablaufdiagramm zum Erläutern eines Betriebs in Bezug auf eine erste Abnormalitätsbeurteilung in 1 erläutert. In 2 ist der Prozess 200 ein Schritt zum Starten eines Abnormalitätsbeurteilungsbetriebs des MRAM 120A durch den Mikroprozessor 110A. Im nachfolgenden Prozess 201 wird für den später beschriebenen Prozess 202 beurteilt, ob es die erstmalige Operation ist und ob demgemäß ein Anfangs-Flag gesetzt ist. Wenn es die erstmalige Operation ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter Prozess 202. Im Gegensatz hierzu, wenn es nicht die erstmalige Operation ist, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zu Prozess 203. Prozess 202 ist ein Schritt zum Initialisieren von Inhalten der obigen ersten und zweiten Fehler-Flag-Erzeugungsschaltungen 124a, 124b, der ersten und zweiten Fehlerregister 125a, 125b und der ersten und zweiten Momentanwertregister 126a, 126b und zum Setzen eines nicht dargestellten Anfangs-Flag. Dieses Anfangs-Flag wird rückgesetzt, wenn der elektrische Leistungsschalter 102 eingeschaltet wird.
  • Im Prozess 203 wird beurteilt, ob es Zeit für das Auslesen der Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a ist. Wenn es eine Ausleseperiode ist, wird eine Beurteilung von JA getroffen und der Ablauf geht weiter zu Prozess 203a. Im Gegensatz hierzu, wenn es keine Ausleseperiode ist, wird die Beurteilung von NEIN getroffen und der Ablauf geht weiter zu Prozess 401 der 4 durch einen Weiterleitungsanschluss 4A. Die Beurteilung, ob es eine Ausleseperiode ist oder nicht, wird durch einen nicht gezeigten Timer gemessen. beispielsweise wird die Beurteilung JA getroffen in einem Verhältnis einer EIN-Zeit von etwa 10 ms.
  • Im Prozess 203a werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a ausgelesen und werden überschrieben und in einem nicht dargestellten Temporärregister mit Priorität im ”After-Writing” (nach dem Schreiben) gespeichert. Die Inhalte des ersten Fehler-Flag 124a oder des ersten Fehlerregisters 125a werden rückgesetzt.
  • Im nachfolgenden Schritt 204a wird eine Beurteilung von ”JA” getroffen zu einer Erzeugungszeit eines ersten Fehlers in Übereinstimmung damit, ob die Inhalte des Temporärregisters, die im Prozess von 203a ausgelesen worden sind, sich in einem Erzeugungszustand des ersten Fehlers befinden. Dann geht der Ablauf weiter zu Prozess 205a. Im Gegensatz hierzu, wenn kein erster Fehler erzeugt wird, wird eine Beurteilung von NEIN getroffen und der Ablauf geht weiter zum Prozess 211.
  • Der erste Fehler ist ein Fehler mit der Möglickkeit, einen Code zu korrigieren. Wenn die Logik des ersten Fehler-Flag FL1 korrekt ist oder die Inhalte des ersten Fehlerregisters 125a einer Adresse der Speicherzelle 121 sind, wird beurteilt, dass der erste Fehler erzeugt worden ist.
  • Der Prozess 205a ist ein Schritt zum Addieren von beispielsweise ”2” zu dem ersten Momentanwertregister 126a als einem zweiten Variationswert Δ2. In dem nachfolgenden Prozess 206a wird beurteilt, ob der Wert des ersten Momentanwertregisters 126a beispielsweise ”11” als einem normalseitigen Grenzwert überschreitet. Wenn kein Wert des ersten Momentanwertregisters 126a ”11” überschreitet, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zu Prozess 207a. Im Gegensatz hierzu, wenn der Wert des ersten Momentanwertregisters 126a ”11” übersteigt, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zu Prozess 209.
  • Der Prozess 207a ist ein Schritt, um eine einen Fehler erzeugende Adresse auszuersehen und ihre Inhalte auszulesen. Wenn jedoch das erste Fehlerregister 125a im Prozess 203a ausgelesen wird, wird eine zu dem ersten Fehlerregister 125a gespeicherte Fehlererzeugungsadresse designiert und ausgelesen. Wenn das erste Fehler-Flag FL1 im Prozess 203a ausgelesen wird, werden die Inhalte des ersten Fehlerregisters 125a zuerst im Prozess 207a ausgelesen. Darauffolgend wird die zu dem ersten Fehlerregister 125a gespeicherte Fehlererzeugungsadresse designiert und ausgelesen.
  • Wenn demgemäß das erste Fehler-Flag FL1 im Prozess 203a verwendet wird, werden im Prozess 207a die doppelte Zeit und Arbeit aufgewendet. Wenn jedoch ein Normalzustand vorliegt der keinen Fehler erzeugt, kann er rasch weitergehen zu dem Prozess 211, selbst wenn keine Inhalte des ersten Fehlerregisters 125a bestätigt werden.
  • Im Prozess 203b, der nachfolgend auf den Prozess 207a ausgeführt wird, werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a ausgelesen und werden in das nicht dargestellte Temporärregister überschrieben. Ferner werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125 rückgesetzt. Im nachfolgenden Prozess 204b wird die Beurteilung JA zu einer Erzeugungszeit eines ersten Fehlers getroffen in Übereinstimmung damit, ob die Inhalte des im Prozess 203b ausgelesenen Temporärregisters ein Erzeugungszustand des ersten Fehlers sind. Dann geht der Ablauf zum Prozess 205b. Im Gegensatz hierzu, wenn kein erster Fehler erzeugt ist, wird die Beurteilung von NEIN getroffen und der Ablauf geht weiter zum Prozess 211. Der Prozess 205b ist ein Schritt zum Hinzufügen von beispielsweise ”4” zu dem ersten Momentanwertregister 126a als ein dritter Variationswert Δ3. In dem nachfolgenden Prozess 206b wird beurteilt, ob der Wert des ersten Momentanwertregisters 126a beispielsweise ”11” als einen normalseitigen Grenzwert übersteigt. Wenn kein Wert des ersten Momentanwertregisters 126a ”11” übersteigt, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 207b. Im Gegensatz hierzu, wenn der Wert des ersten Momentanwertregisters 126a ”11” übersteigt, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 209.
  • Der Prozess 207b ist ein Schritt zum Designieren einer einen Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte. Wenn jedoch das erste Fehlerregister 125a im Prozess 203b ausgelesen wird, wird die zu dem ersten Fehlerregister 125a gespeicherte Fehlererzeugungsadresse designiert und ausgelesen. Wenn das erste Fehler-Flag FL1 im Prozess 203b ausgelesen wird, werden die Inhalte des ersten Fehlerregisters 125a zuerst im Prozess 207b ausgelesen. Darauffolgend wird die zu dem ersten Fehlerregister 125a gespeicherte Fehlererzeugungsadresse designiert und ausgelesen.
  • Der nachfolgende Prozess 208 ist ein Schritt zum Wiederherstellen bzw. Neuspeichern und Schreiben von im Prozess 207b ausgelesenen Decodierdaten durch die Korrekturcodehinzufügeschreibschaltung 122.
  • Der nachfolgende Prozess 207c ist ein Schritt zum Auslesen von durch den Prozess 208 wiederhergestellter und geschriebener Daten durch die Decodierausleseschaltung 123. Nachfolgend auf den Prozess 207c kehrt der Ablauf zurück zum Prozess 203b und liest aus, ob eine Fehlererzeugung forgesetzt ausgeführt wird.
  • Wenn die Beurteilung des Prozesses 204b NEIN wird und kein Fehler als ein Ergebnis des Wiederherstellens und Schreibens im Prozess 208 erzeugt wird, geht der Ablauf weiter zu Prozess 211. Im Gegensatz hierzu, wenn der erste Fehler wie zuvor erzeugt wird, wird das Hinzufügen des Variationswertes Δ3 im Prozess 205b wiederholt. Durch den nachfolgenden Prozess 206b wird eine Überlaufbeurteilung getroffen und der Ablauf geht weiter zum Prozess 209.
  • In dem Prozess 209, der ausgeführt wird wenn die Beurteilungen der Prozesse 206a, 206b ein Überschreiten des oberen Grenzwertes zeigen, wird ein Impuls eines ersten Abnormalitätserfassungssignals ER1 erzeugt. Ferner werden die Inhalte des ersten Fehler-Flag FL1 und des ersten Fehlerregisters 123a rückgesetzt und der Wert des ersten Momentanwertregisters 126a wird initialisiert auf beispielsweise ”9”. Dann geht der Ablauf weiter zum Prozess 303a der 3 über den Weiterleitungsanschluss 3A.
  • Der Prozessblock 210a ist eine Prozessgruppe, die aus einer ersten Streuabnormalitätsbeurteilungs-Einrichtung besteht, welche durch Prozesse 204a, 205a und 206a gebildet wird. der Prozessblock 210b ist eine Prozessgruppe, die eine erste Überlappungsabnormalitäts-Beurteilungseinrichtung bildet, welche durch Prozesse 204b, 205b und 206b gebildet wird.
  • Im Prozessblock 210a wird der zweite Variationswert Δ2 zu dem ersten Momentanwertregister 126a durch den bei vielen unspezifischen Adressen erzeugten ersten Fehler hinzugefügt. Im Gegensatz hierzu wird im Prozessblock 210b der dritte Variationswert Δ3 durch eine Neubestätigungsoperation in Bezug auf eine spezifische Adresse während einer durch den Prozess 207a oder 207c designierten Abnormalitätserzeugung.
  • Im Prozess 211, der ausgeführt wird wenn die Beurteilung der Prozesse 204a, 204b NEIN sind und kein erster Fehler erzeugt ist, wird beurteilt, ob der Wert des ersten Momentanwertregisters 126a beispielsweise ein normalseitiger Grenzwert ”0” wird. Wenn kein Wert des ersten Momentanwertregisters 126a ”0” wird, wird eine Beurteilung von NEIN getroffen und der Ablauf geht weiter zu Prozess 212. Im Gegensatz hierzu, wenn der Wert des ersten Momentanwertregisters 126a ”0” wird, wird eine Beurteilung von JA getroffen und der Ablauf geht weiter zu dem Prozess 303a der 3 über den Weiterleitungsanschluss 3A. Der Prozess 212 ist ein Schritt zum Subtrahieren von beispielsweise ”1” als dem Variationswert Δ1 von dem Wert des ersten Momentanwertregisters 126a. Nachfolgend auf den Prozess 212 geht der Ablauf zum Prozess 303a der 3 durch den Weiterleitungsanschluss 3A.
  • Das obige Ablaufdiagramm wird allgemein schematisch erläutert. Prozesse 205a, 212 entsprechen einer ersten Summationseinrichtung. Die erste Summationseinrichtung wird in Übereinstimmung mit dem Erzeugen des ersten Fehlers betrieben und addiert (oder subtrahiert) den zweiten Variationswert Δ2 zu dem ersten Momentanwertregister 126a, und setzt das erste Fehlerregister 125a und das erste Fehler-Flag FL1 zurück. Wenn kein erster Fehler erzeugt wird, wird der erste Variationswert Δ1 subtrahiert (oder addiert) und Additions- und Subtraktionskorrekturen in Bezug auf das erste Momentanwertregister 126a werden vorgenommen, um beide zu mindern. Wenn ein Nichtbetriebszustand des obigen ersten Fehlers fortgesetzt anhält, stoppt die erste Summationseinrichtung die Additions- und Subtraktionskorrekturen unter Verwendung des obigen ersten Variationswertes Δ1 bei einem vorbestimmten normalseitigen Grenzwert. In der dargestellten Ausführungsform wird diese erste Summationseinrichtung als eine Additionsberechnung durch die Fehlererzeugung ausführend beschrieben.
  • Als Realmodus werden das erste Fehlerregister 125a und das erste Fehler-Flag FL1 im Prozess 203a, der in dem obigen Temporärregister gespeichert ist, rückgesetzt.
  • Addier- und Subtrahierrichtungen in Bezug auf das erste Momentanwertregister 126a können auch umgekehrt festgelegt werden und ein abnormalseitiger niedriger Grenzwert des Momentanwerts kann bei ”0” festgelegt werden und ein normalseitiger oberer Grenzwert kann bei ”11” festgelegt werden. Ferner kann, wenn der erste Fehler erzeugt wird, der zweite Variationswert Δ2 subtrahiert werden. Der erste Variationswert Δ1 kann ebenfalls zu einer normalen Zeit addiert werden.
  • Der Prozess 106a entspricht einer ersten Streuabnormalitätserfassungseinrichtung. Diese erste Streuabnormalitätserfassungseinrichtung ist eine Einrichtung zum Erzeugen des ersten Abnormalitätserfassungssignals ER1, wenn der Wert des ersten Momentanwertregisters 126a einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes erhält durch Akkumulieren der ersten und zweiten Variationswerte Δ1 und Δ2. Der zweite Variationswert Δ2 ist ein Wert, der größer ist als der erste Variationswert Δ1 und wird als ein Wert festgelegt, der kleiner ist als ein zulässiger akkumulativer Wert als eine Differenz zwischen dem obigen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Wenn demgemäß der erste Fehler verstreut erzeugt wird durch einen Rauschfehlerbetrieb etc., wird nicht unmittelbar ein erstes Abnormalitätserfassungssignal ER1 erzeugt. Wenn der erste Fehler kontinuierlich durch eine Hardwareabnormalität erzeugt wird, wird das erste Abnormalitätserfassungssignal ER1 rasch erzeugt.
  • Der Prozessblock 210a wird eine erste Streuabnormalitätsbeurteilungs-Einrichtung, die die erste Summationseinrichtung und die erste Streuabnormalitätserfassungseinrichtung einschließt.
  • Der Prozess 203b entspricht einer ersten Bestätigungsauslese-Einrichtung. Diese erste Bestätigungsauslese-Einrichtung ist eine Einrichtung, die betrieben wird in Übereinstimmung mit dem Speichern erster Fehlerdaten in das erste Fehlerregister 125a, und die Inhalte des ersten Fehlerregisters 125a werden wieder ausgelesen und bestätigt und die ersten Fehlerdaten werden rückgesetzt (durch den Prozess 203a) und dann wird wieder auf eine Fehlererzeugungsadresse zugegriffen (durch den Prozess 207a).
  • Der Prozess 208 entspricht einer Korrekturschreibeinrichtung. Die Korrekturschreibeinrichtung wird eine Wiederherstellungsschreibeinrichtung, die in Übereinstimmung mit dem Speichern der ersten Fehlerdaten des ersten Fehlerregisters 125a wie zuvor als ein Ausleseergebnis unter Verwendung der ersten Bestätigungsauslese-Einrichtung 203b betrieben wird. Die Wiederherstellungsschreibeinrichtung überschreibt und speichert gespeicherte Daten der Fehlererzeugungsadresse, die durch die Decodierausleseschaltung 123 ausgelesen worden ist, zu der Fehlererzeugungsadresse des MRAM 120A durch die Korrekturcodehinzufügeschreibschaltung 122.
  • Prozesse 205b, 212 entsprechen einer ersten Summationseinrichtung. Wenn das Auslesen einer Bestätigung durch die erste Bestätigungsauslese-Einrichtung 203b oder in der Auslesebestätigung, nachdem eine Korrektur durch die Korrekturschreibeinrichtung geschrieben worden ist, addiert oder subtrahiert die erste Summationseinrichtung 205b den dritten Variationswert Δ3 als einen Wert des zweiten Variationswertes Δ2 oder größer in Bezug auf das erste Momentanwertregister 126a zu einer Zeit des Erzeugens einer Überlappungsabnormalität, noch einmal den ersten Fehler erzeugend.
  • Der Prozess 206b entspricht einer ersten Überlappungsabnormalitäts-Erfassungseinrichtung. Die erste Überlappungsabnormalitäts-Erfassungseinrichtung ist eine Einrichtung zum Erzeugen des ersten Abnormalitätserfassungssignals ER1, wenn der Wert des ersten Momentanwertregisters 126a ein Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes wird durch Akkumulieren der ersten und dritten Variationswerte Δ1, Δ3. Der dritte Variationswert Δ3 wird als ein Wert festgelegt, der kleiner ist als ein zulässiger Akkumulationswert als die Differenz zwischen dem obigen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Der Prozessblock 210b wird aufgebaut durch Einschließen der ersten Summationseinrichtung und der ersten Überlappungsabnormalitäts-Erfassungseinrichtung, die einer ersten Überlappungsabnormalitäts-Beurteilungseinrichtung entspricht. Wenn eine Auslesebestätigung durch die erste Bestätigungsauslese-Einrichtung vorgenommen wird oder bei der Auslesebestätigung nachdem eine Korrektur durch die Korrekturschreibeinrichtung geschrieben worden ist, beurteilt die erste Überlappungsabnormalitäts-Beurteilungseinrichtung, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen, wenn die Inhalte des ersten Fehlerregisters 125a wieder dieselben Fehlerdaten einschließen.
  • In dem Fall der oben erläuterten Ausführungsform wird jedoch, wenn ein Bestätigungsauslesen und ein Korrekturschreiben mehrmals ausgeführt worden sind, das erste Abnormalitätserfassungssignal ER1 als zu generieren festgelegt. Wenn der dritte Variationswert Δ3 groß festgelegt ist, kann das erste Abnormalitätserfassungssignal ER1 unmittelbar erzeugt werden.
  • Als Nächstes wird 3 als ein Ablaufdiagramm zum Erläutern des Betriebs in Bezug auf eine zweite Abnormalitätsbeurteilung in 1 erläutert.
  • In 3 werden in dem Prozess 303a, der nachfolgend auf die obigen Prozesse 209, 211, 212 ausgeführt wird, die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b ausgelesen und werden zu einem nicht dargestellten Temporärregister gespeichert. Ferner werden die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b rückgesetzt. Im nachfolgenden Prozess 304a wird eine Beurteilung von JA getroffen und der Ablauf geht weiter zum Prozess 305a zu einer Erzeugungszeit eines zweiten Fehlers in Übereinstimmung damit, ob die in dem Prozess 303a ausgelesenen Inhalte des Temporärregisters ein Erzeugungszustand des zweiten Fehlers sind. Demgegenüber, wenn kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 311.
  • Der zweite Fehler ist ein Fehler ohne die Möglichkeit, einen Code zu korrigieren. Wenn die Logik des zweiten Fehler-Flag FL2 korrekt ist oder wenn die Inhalte des zweiten Fehlerregisters 125b eine Adresse der Speicherzelle 121 zeigen, wird beurteilt, dass der zweite Fehler erzeugt wird.
  • Der Prozess 305a ist ein Schritt zum Addieren von beispielsweise ”3” zu dem zweiten Momentanwertregister 126b als einen fünften Variationswert Δ5. Im nachfolgenden Prozess 306a wird beurteilt, ob der wert des zweiten Momentanwertregisters 126b beispielsweise ”11” als einen normalseitigen Grenzwert übersteigt. Wenn kein Wert des zweiten Momentanwertregisters 126b ”11” übersteigt, wird eine Beurteilung von NEIN getroffen und der Ablauf geht weiter zu Prozess 307a. Demgegenüber, wenn der Wert des zweiten Momentanwertregisters 126b ”11” übersteigt, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 309a.
  • Im Prozess 309a wird das zweite Abnormalitätserfassungssignal ER2 erzeugt und die Inhalte des zweiten Fehler-Flag FL2 und des zweiten Fehlerregisters 125b werden rückgesetzt. Nachdem der Momentanwert des zweiten Momentanwertregisters 126b zu beispielsweise ”9” initialisiert worden ist, geht der Ablauf weiter zum Prozessblock 401a der 1 durch einen Weiterleitungsanschluss 4A.
  • Der Prozess 307a ist ein Schritt zum Designieren einer einen Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte. Wenn jedoch das zweite Fehlerregister 125b im Prozess 303a ausgelesen worden ist, wird die in dem zweiten Fehlerregister 125b gespeicherte Fehlererzeugungsadresse designiert und ausgelesen. Wenn das zweite Fehler-Flag FL2 im Prozess 303a ausgelesen wird, werden die Inhalte des zweiten Fehlerregisters 125b zuerst im Prozess 307a ausgelesen und die in dem zweiten Fehlerregister 125b gespeicherte Fehlererzeugungsadresse wird darauffolgend designiert und ausgelesen.
  • Wenn demgemäß das zweite Fehler-Flag FL2 im Prozess 303a verwendet wird, werden die doppelte Zeit und Arbeit im Prozess 307a aufgewendet. Wenn jedoch ein Normalzustand ohne das Erzeugen eines Fehlers vorliegt, kann der Ablauf rasch zu dem Prozess 311 weitergehen, selbst wenn keine Inhalte des zweiten Fehlerregisters 125b bestätigt werden.
  • Im Prozess 303b, der nachfolgend auf den Prozess 307a ausgeführt wird, werden die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b ausgelesen und zu dem nicht dargestellten Temporärregister gespeichert, und die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b werden rückgesetzt. Im nachfolgenden Prozess 304b wird eine Beurteilung JA getroffen und der Ablauf geht weiter zu dem Prozess 305b zu einer Erzeugungszeit des zweiten Fehlers in Übereinstimmung damit, ob die in dem Prozess 303b ausgelesenen Inhalte des Temporärregisters ein Erzeugungszustand des zweiten Fehlers sind. Demgegenüber, wenn kein zweiter Fehler erzeugt wird, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 311.
  • Der Prozess 305b ist ein Schritt zum Addieren von beispielsweise ”6” zu dem zweiten Momentanwertregister 126b als einem sechsten Variationswert Δ6. Im nachfolgenden Prozess 306b wird beurteilt, ob der Wert des zweiten Momentanwertregisters 126b beispielsweise ”11” als einen normalseitigen Grenzwert übersteigt. Wenn kein Wert des zweiten Momentanwertregisters 126b ”11” übersteigt, wird die Beurteilung NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 303b. Demgegenüber, wenn der Wert des zweiten Momentanwertregisters 126b ”11” übersteigt, wird die Beurteilung JA getroffen und der Ablauf geht zu dem Prozess 309b.
  • Im Prozess 309b wird das zweite Abnormalitätserfassungssignal ER2 erzeugt und die Inhalte des zweiten Fehler-Flag FL2 und des zweiten Fehlerregisters 125b werden rückgesetzt. Nachdem der Momentanwert des zweiten Momentanwertregisters 126b auf beispielsweise ”9” initialisiert worden ist, geht der Ablauf weiter zu dem Prozessblock 401 der 4 durch den Weiterleitungsanschluss 4A.
  • Der Prozessblock 320a ist eine Prozessgruppe, die eine zweite Streuabnormalitätsbeurteilungs-Einrichtung bildet, welche durch Prozesse 304a, 305a, 306a geformt wird. Der Prozessblock 320b ist eine Prozessgruppe, die eine zweite Überlappungsabnormalitäts-Beurteilungseinrichtung bildet, die durch Prozesse 304b, 305b, 306b geformt wird.
  • Im Prozessblock 320a wird der fünfte Variationswert Δ5 zu dem zweiten Momentanwertregister 126b durch den zweiten an vielen unspezifischen Adressen erzeugten Fehler addiert. Demgegenüber wird im Prozessblock 320 der sechste Variationswert Δ6 durch eine Neubestätigungsoperation in Bezug auf eine spezifische Adresse addiert während einer durch den Prozess 307a designierten Abnormalitätserzeugung.
  • In dem Prozess 311, der ausgeführt wird wenn die Beurteilungen von Prozessen 304a, 304b NEIN sind und kein zweiter Fehler erzeugt wird, wird beurteilt, ob der Wert des zweiten Momentanwertregisters 126b beispielsweise einen normalseitigen Grenzwert ”0” einnimmt. Wenn kein Wert des zweiten Momentanwertregisters 126b ”0” wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 312. Im Gegensatz hierzu, wenn der Wert des zweiten Momentanwertregisters 126b ”0” wird, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozessblock 401 der 4 über den Weiterleitungsanschluss 4A.
  • Der Prozess 312 ist ein Schritt zum Subtrahieren von beispielsweise ”1” als einem Variationswert Δ4 von dem Wert des zweiten Momentanwertregisters 126b. Nachfolgend zu dem Prozess 312 geht der Ablauf weiter zu dem Prozessblock 401 der 4 durch den Weiterleitungsanschluss 4A.
  • Das obige Ablaufdiagramm wird schematisch allgemein erläutert. Prozesse 305a, 312 entsprechen einer zweiten Summationseinrichtung. Die zweite Summationseinrichtung wird in Übereinstimmung mit dem Erzeugen des zweiten Fehlers betrieben und addiert (oder subtrahiert) den fünften Variationswert Δ5 zu dem zweiten Momentanwertregister 126b, und setzt das zweite Fehlerregister 125b und das zweiten Fehler-Flag FL2 zurück. Wenn kein zweiter Fehler erzeugt wird, subtrahiert (oder addiert) die zweite Summationseinrichtung den vierten Variationswert Δ4 und führt Additions- und Subtraktionskorrekturen in Bezug auf das zweite Momentanwertregister 126b durch, um beide zu mindern. Wenn ein Zustand des Nichtbetreibens des obigen zweiten Fehlers sich fortsetzt, stoppt die zweite Summationseinrichtung die Additions- und Subtraktionskorrekturen unter Verwendung des obigen vierten Variationswertes Δ4 bei einem vorbestimmten normalseitigen Grenzwert. In der dargestellten Ausführungsform wird die zweite Summationseinrichtung erläutert als die Additionsberechnung durch die Fehlererzeugung vornehmend.
  • Jedoch können die Additions- und Subtraktionsrichtungen in Bezug auf das zweite Momentanwertregister 126b auch entgegengesetzt festgelegt werden und ein abnormalseitiger unterer Grenzwert des Momentanwertregisters kann festgelegt werden auf ”0” und ein normalseitiger oberer Grenzwert kann festgelegt werden auf ”11”. Ferner kann, wenn der zweite Fehler erzeugt wird, der fünfte Variationswert Δ5 subtrahiert werden. Der vierte Variationswert Δ4 kann ebenfalls zu einer normalen Zeit addiert werden.
  • Der Prozess 306a entspricht einer zweiten Streuabnormalitätserfassungseinrichtung. Diese zweite Streuabnormalitätserfassungseinrichtung 306a ist eine Einrichtung zum Erzeugen des zweiten Abnormalitätserfassungssignals ER2, wenn der Wert des zweiten Momentanwertregisters 126b einen Wert außerhalb des Bereichs eines voreingestellten abnormalseitigen Grenzwertes annimmt durch Akkumulieren des vierten und des fünften Variationswertes Δ4, Δ5. Der fünfte Variationswert Δ5 ist ein Wert, der größer ist als der vierte Variationswert Δ4 und wird festgelegt als ein Wert, der kleiner ist als ein zulässiger Akkumulationswert als die Differenz zwischen dem oberen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Wenn demgemäß der zweite Fehler durch eine Rauschfehleroperation etc. gestreut erzeugt wird, wird nicht unmittelbar ein zweites Abnormalitätserfassungssignal ER2 erzeugt. Wenn der zweite Fehler fortgesetzt durch eine Hardwareabnormalität erzeugt wird, wird das zweite Abnormalitätserfassungssignal ER2 rasch erzeugt.
  • Der Prozessblock 320a wird eine zweite Streuabnormalitätsbeurteilungs-Einrichtung, die die zweite Summationseinrichtung und die zweite Streuabnormalitätserfassungseinrichtung einschließt.
  • Der Prozess 303b entspricht einer zweiten Bestätigungsauslese-Einrichtung. Diese zweite Bestätigungsauslese-Einrichtung ist eine Einrichtung, die in Übereinstimmung mit dem Speichern zweiter Fehlerdaten in das zweite Fehlerregister 125b und durch nochmaliges Auslesen und Bestätigen der Inhalte des zweiten Fehlerregisters 125b, nachdem das zweite Fehlerdatenregister (durch den Prozess 303a) rückgesetzt worden ist, betrieben, und dann wird wieder auf eine Fehlererzeugungsadresse zugegriffen (durch den Prozess 307a).
  • Prozesse 305b, 312 entsprechen der zweiten Summationseinrichtung. Wenn eine Auslesebestätigung durch die zweite Bestätigungsauslese-Einrichtung durchgeführt wird, addiert oder subtrahiert die zweite Summationseinrichtung den sechsten Variationswert Δ6 als einen Wert des fünften Variationswertes Δ5 oder darüber in Bezug auf das zweite Momentanwertregister 126b zu einer Erzeugungszeit einer Überlappungsabnormalität, wieder den zweiten Fehler erzeugend.
  • Der Prozess 306b entspricht einer zweiten Überlappungsabnormalitäts-Erfassungseinrichtung. Die zweite Überlappungsabnormalitäts-Erfassungseinrichtung ist eine Einrichtung zum Erzeugen des zweiten Abnormalitätserfassungssignals ER2, wenn der Wert des zweiten Momentanwertregisters 126b einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes durch Akkumulieren der vierten und sechsten Variationswerte Δ4, Δ6 annimmt. Der sechste Variationswert Δ6 wird festgelegt als ein Wert, der kleiner ist als ein zulässiger Akkumulationswert als die Differenz zwischen dem oberen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Der Prozessblock 320b, der durch das Einschließen der zweiten Summationseinrichtung und der zweiten Überlappungsabnormalitäts-Erfassungseinrichtung aufgebaut ist, entspricht einer zweiten Überlappungsabnormalitäts-Beurteilungseinrichtung. Wenn die Auslesebestätigung durchgeführt wird durch die zweite Bestätigungsauslese-Einrichtung 303b, beurteilt die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen, wenn die Inhalte des zweiten Fehlerregisters 125b wieder dieselben Fehlerdaten einschließen.
  • In dem Fall der oben erläuterten Ausführungsform wird jedoch, wenn ein Bestätigungsauslesen mehrmals durchgeführt wird, das zweite Abnormalitätserfassungssignal ER2 eingestellt, um erzeugt zu werden. Wenn der sechste Variationswert Δ6 groß festgelegt wird, kann das zweite Abnormalitätserfassungssignal ER2 unmittelbar erzeugt werden.
  • Als Nächstes wird 4 als ein Ablaufdiagramm für die Betriebsablaufserläuterung in Bezug auf einen Prüfbetrieb in 1 erläutert.
  • In 4 wird in einer Prozessgruppe des Prozessblocks 401, der nachfolgend auf die obigen Prozesse 203, 309a, 309b, 311, 312 ausgeführt wird, beurteilt, ob es eine Abnormalitätsprüfperiode ist. Wenn es keine Abnormalitätsprüfperiode ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zu dem Betriebsablaufsendeprozess 420. Im Gegensatz hierzu, wenn die Abnormalitätsprüfperiode vorliegt, wird ein Abnormalitätsprüfbereich ausgewählt und der Ablauf geht zum Prozess 402.
  • Im Prozessblock 401 wird im Prozess 440 beurteilt, ob ein Zeitpunkt gerade nachdem der elektrische Leistungsschalter 102 geschlossen worden ist, vorliegt. Wenn der Zeitpunkt unmittelbar nachdem ein Ändern von AUS nach EIN vorgenommen worden ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 401. Wenn der elektrische Leistungsschalter 102 bereits geschlossen war oder bereits geöffnet, geht der Ablauf weiter zum Prozess 442. Der Prozess 441 ist ein Schritt zum Auswählen eines spezifischen Prüfbereichs als ein Objekt einer Betriebsablaufstartprüfung. In diesem spezifischen Prüfbereich wird beispielsweise ein Notfall-Betriebssteuerprogramm als ein wichtiger Programmbereich im sicheren Zustand ausgewählt.
  • Im Prozess 442 wird beurteilt, ob der elektrische Leistungsschalter 102 geschlossen ist oder nicht. Wenn der elektrische Leistungsschalter 102 geschlossen ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 443. Im Gegensatz hierzu, wenn der elektrische Leistungsschalter 102 geöffnet ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 444. Im Prozess 442 wird die Beurteilung NEIN getroffen in einem Zustand, in dem der einst geschlossene elektrische Leistungsschalter 102 geöffnet wird und Elektrizität kontinuierlich durch ein Verzögerungsrückführ-Öffnen-Schließen-Element 103b zugeführt wird.
  • Im Prozess 443 wird beurteilt, ob eine Periode einer periodischen Prüfung vorliegt. Wenn die Periode einer periodischen Prüfung vorliegt, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 444. Im Gegensatz hierzu, wenn es keine Periode periodischer Prüfung ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Betriebsablaufsendeprozess 420. Im Prozess 443 wird die Beurteilung JA näherungsweise periodisch getroffen.
  • Der Prozess 444 ist ein Schritt zum Auswählen und Aktualisieren eines Aufteilungsprüfbereichs als ein Objekt der periodischen Prüfung oder der einem Abschalten vorangehenden Prüfung. In dem Fall der periodischen Prüfung wird im später beschriebenen Prozess 426 ein Aktualisierungsabschluss beurteilt. Demnach geht der Ablauf einmal zum Betriebsablaufsendeprozess 420. ein Aufteilungsprüfbereich, der aufgeteilt ist in mehrere Abschnitte im Prozess 444 nachdem ein Betriebsablaufstartprozess 200 wieder aktiviert worden ist, wird aktualisiert und ausgewählt.
  • In dem Fall der einem Anhalten vorangehenden Prüfung zum Öffnen des elektrischen Leistungsschalters 102 wird ein Nichtabgeschlossensein einer Bereichsaktualisierung im später beschriebenen Prozess 426 beurteilt. Demnach wird der Ablauf wieder zurückgeführt zum Prozess 444 durch einen Weiterleitungsanschluss 4B und der Aufteilungsprüfbereich, der in viele Abschnitte aufgeteilt ist, wird darauffolgend aktualisiert und ausgewählt.
  • Der Prozess 402, der nachfolgend auf den Prozess 441 oder den Prozess 444 ausgeführt wird, ist ein Schritt zum Designieren einer Adresse der Speicherzelle 121 und zum Auslesen von Speicherinhalten in einem Adressbereich des MRAM 120A als einem Prüfobjekt.
  • In dem nachfolgenden Prozess 403a werden die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b ausgelesen und werden zu einem nicht dargestellten Temporärregister gespeichert. Ferner werden die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b rückgesetzt. Im nachfolgenden Prozess 404a wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 407a zu einer Erzeugungszeit eines zweiten Fehlers in Übereinstimmung damit, ob die Inhalte des im Prozess 403a ausgelesenen Temporärregisters ein Erzeugungszustand des zweiten Fehlers sind. Im Gegensatz hierzu, wenn kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 413a.
  • Der Prozess 407a ist ein Schritt zum Designieren einer einen Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte. Wenn jedoch das zweite Fehlerregister 125b im Prozess 403a ausgelesen worden ist, wird die Fehlererzeugungsadresse, die im zweiten Fehlerregister 125b gespeichert ist, designiert und ausgelesen. Wenn das zweite Fehler-Flag FL2 im Prozess 403a ausgelesen wird, werden zuerst die Inhalte des zweiten Fehlerregisters 125b im Prozess 407a ausgelesen. Darauffolgend wird die in dem zweiten Fehlerregister 125b gespeicherte Fehlererzeugungsadresse designiert und ausgelesen.
  • Wenn demnach das zweite Fehler-Flag FL2 im Prozess 403a verwendet wird, wird die doppelte Zeit und Arbeit im Prozess 407a aufgewendet. Wenn es jedoch ein normaler Zustand ist, der keinen Fehler erzeugt, kann der Ablauf rasch weitergehen zum Prozess 413a, selbst wenn keine Inhalte des zweiten Fehlerregisters 125b bestätigt werden.
  • Im Prozess 403b, der nachfolgend auf den Prozess 407a ausgeführt wird, werden die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b ausgelesen und werden überschrieben zu dem nicht dargestellten Temporärregister. Ferner werden die Inhalte des zweiten Fehler-Flag FL2 oder des zweiten Fehlerregisters 125b rückgesetzt.
  • Im nachfolgenden Prozess 404b wird eine Beurteilung JA getroffen zu einer Erzeugungszeit eines zweiten Fehlers in Übereinstimmung damit, ob die Inhalte des im Prozess 403b ausgelesenen Temporärregisters ein Erzeugungszustand des zweiten Fehlers sind. Dann geht der Ablauf weiter zu dem Prozess 427. Wenn demgegenüber kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 413a.
  • Im Prozess 413a werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a ausgelesen und werden überschrieben und zu einem nicht dargestellten Temporärregister mit Priorität im ”After-Writing” gespeichert. Ferner werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a rückgesetzt. Im nachfolgenden Schritt 414a wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 417a zu einer Erzeugungszeit eines ersten Fehlers in Übereinstimmung damit, ob Inhalte des in dem Prozess 413a ausgelesenen Temporärregisters ein Erzeugungszustand des ersten Fehlers sind. Wenn demgegenüber ein erster Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 422.
  • Der Prozess 417a ist ein Schritt zum Designieren einer einen Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte. Wenn jedoch das erste Fehlerregister 125a im Prozess 413a ausgelesen worden ist, wird die in das erste Fehlerregister 125a gespeicherte Fehlererzeugungsadresse designiert und ausgelesen. Wenn das erste Fehler-Flag FL1 im Prozess 413b ausgelesen wird, werden die Inhalte des ersten Fehlerregisters 125a zuerst in dem Prozess 417a ausgelesen. Darauffolgend wird die in dem ersten Fehlerregister 125a gespeicherte Fehlererzeugungsadresse designiert und ausgelesen.
  • Im nachfolgenden Prozess 413b werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a ausgelesen und werden überschrieben und in dem (nicht gezeigten Temporärregister mit Priorität im ”After-Writing” gespeichert. Ferner werden die Inhalte des ersten Fehler-Flag FL1 oder des ersten Fehlerregisters 125a rückgesetzt.
  • Im nachfolgenden Schritt 414b wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 421 zu einer Erzeugungszeit eines ersten Fehlers in Übereinstimmung damit, ob die Inhalte des im Prozess 413b ausgelesenen Temporärregisters ein Erzeugungszustand des ersten Fehlers sind. Im Gegensatz hierzu, wenn kein erster Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zu einem Prozess 422.
  • Im Prozess 421 wird beurteilt, ob ein Korrekturschreiben normaler Daten durch den nächsten Prozess 418 ausgeführt wird. Wenn kein Korrekturschreiben ausgeführt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 418. Im Gegensatz hierzu, wenn das Korrekturschreiben bereits ausgeführt wird, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 429.
  • Der Prozess 418 ist ein Schritt zum Wiedererlangen und Schreiben von im Prozess 417a ausgelesenen Decodierdaten durch die Korrekturcodehinzufügeschreibschaltung 122. Nachfolgend auf diesen Prozess 418 wird der Ablauf zurückgeführt zum Prozess 413b. Es wird dann beurteilt, ob ein Normalschreiben ausgeführt wird durch den Prozess 414b.
  • Im Prozess 422 wird beurteilt, ob das Prüfen eines zu dieser Zeit als Prüfobjekt festgelegten Bereichs abgeschlossen ist. Wenn diese Prüfung nicht abgeschlossen ist, wird die Beurteilung NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 402 und eine Prüfadresse wird aktualisiert. Wenn im Gegensatz hierzu diese Prüfung abgeschlossen ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 423.
  • Im Prozess 423 wird in Bezug auf viele Inspektionsbereiche, die in Gruppen aufgeteilt sind für eine Summenprüfung oder eine CRC-Prüfung, festgelegt, ob welcher Bereich geprüft wird. Beispielsweise dieser Prüfbereich auch derselbe Bereich sein wie ein Prüfbereich, der im Prozess 441 oder im Prozess 444 ausgewählt worden ist, oder ein Bereich, der weiter fein aufgeteilt ist.
  • Der nachfolgende Prozess 424 ist ein Schritt um eine Summenprüfung oder eine CRC-Prüfung in Bezug auf den im Prozess 423 festgelegten Prüfbereich vorzunehmen. Im nachfolgenden Prozess 425 wird beurteilt, ob ein Prüfergebnis im Prozess 424 normal ist oder nicht. Wenn dieses Prüfergebnis normal ist wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 426. Im Gegensatz hierzu, wenn kein Prüfergebnis normal ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 429.
  • Im Prozess 426 wird die Beurteilung JA getroffen zu der Zeit der periodischen Prüfung zum Schließen des elektrischen Leistungsschalters 102. Zu der Zeit der dem Abschalten vorangehenden Prüfung zum Öffnen des elektrischen Leistungsschalters 102 wird zuerst die Beurteilung NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 444. Wenn mehrere Prüfbereiche in wiederholter Weise geprüft werden und alle der unterteilten Prüfbereiche vollständig geprüft sind, wird die Beurteilung JA getroffen und der Ablauf wird weitergeführt zum Betriebsablaufendeprozess 420.
  • Der Prozess 42/ wird ausgeführt, wenn beurteilt wird, dass der zweite Fehler erzeugt wird im Prozess 404b. Dieser Prozess 427 ist ein Schritt zum Auslesen von Daten entsprechend zu einer Fehlererzeugungsadresse von dem Backup-Speicher 161A und zum Übermitteln und Schreiben dieser Daten zu dem MRAM 120A.
  • Im nachfolgenden Prozess 428 wird beurteilt, ob das Übermitteln und Schreiben im Prozess 427 ein erstmaliges Schreiben ist. Wenn es das erstmalige Schreiben ist, wird die Beurteilung JA getroffen und der Ablauf wird zurückgeführt zum Prozess 407a. Dann wird geprüft, ob das Übermitteln und Schreiben korrekt vorgenommen worden sind. Im Gegensatz hierzu, wenn es kein erstmaliges Schreiben ist, wird die Beurteilung NEIN getroffen und der Ablauf geht zum Prozess 429.
  • Im Prozess 429 wird das Abnormalitätserfassungssignal ER1 oder ER2 erzeugt und das in dem Prozess 202 der 2 gesetzte Anfangs-Flag wird rückgesetzt. Nachdem das Fehlerregister und das Fehler-Flag innerhalb des MRAM 120A rückgesetzt sind, geht der Ablauf ferner zum Prozess 426.
  • Im Betriebsablaufsendeprozess 420 führt der Mikroprozessor 110A eine andere Steueroperation aus und geht dann näherungsweise periodisch weiter zu dem Betriebsablaufstartprozess 200 der 2. Wenn jedoch der elektrische Leistungsschalter 102 geöffnet wird, wird der Betriebsablauf des Mikroprozessors 110A gestoppt und das elektrische Leistungsrelais 103a wird ent-erregt und eine Elektroversorgungsschaltung wird unterbrochen.
  • Das obige Ablaufdiagramm wird allgemein schematisch erläutert. der Prozess 403b entspricht einer zweiten Bestätigungsauslese-Einrichtung. Diese zweite Bestätigungsauslese-Einrichtung 403b wird in Übereinstimmung mit dem Speichern von zweiten Fehlerdaten in das zweite Fehlerregister 125b (durch das Beurteilen des Prozesses 404a) betrieben. Die zweite Bestätigungsauslese-Einrichtung 403b setzt die zweiten Fehlerdaten zurück und erhält dann wieder Zugriff auf eine Fehlererzeugungsadresse (Rücksetzen nach dem Auslesen im Prozess 403a) (durch den Prozess 407a) und liest die Inhalte des zweiten Fehlerregisters 125b aus und bestätigt sie.
  • Der Prozessblock 432, der durch die Prozesse 407a, 403b, 404b aufgebaut ist, entspricht einer zweiten Überlappungsabnormalitäts-Beurteilungseinrichtung. Wenn durch die zweite Bestätigungsauslese-Einrichtung 403b eine Auslesebestätigung durchgeführt wird, beurteilt die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung 432, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität sind, wenn die Inhalte des zweiten Fehlerregisters 125b dieselben Fehlerdaten einschließen.
  • Der Prozess 413b entspricht einer ersten Bestätigungsauslese-Einrichtung. Die erste Bestätigungsauslese-Einrichtung 413b wird in Übereinstimmung mit dem Speichern erster Fehlerdaten in das erste Fehlerregister 125a (durch das Beurteilen des Prozesses 414a) betrieben. Die erste Bestätigungsauslese-Einrichtung 413b setzt die ersten Fehlerdaten zurück und erhält dann wieder Zugriff auf eine Fehlererzeugungsadresse (Rücksetzen nach dem Auslesen im Prozess 413a) (durch den Prozess 417a). Daraufhin liest die erste Bestätigungsauslese-Einrichtung 413b noch einmal die Inhalte des obigen ersten Fehlerregisters 125a aus und bestätigt sie.
  • Der Prozessblock 431, der durch Prozesse 414b, 421 gebildet wird, entspricht einer ersten Überlappungsabnormalitäts-Beurteilungseinrichtung. Wenn durch die erste Bestätigungsauslese-Einrichtung 413b ein Auslesebestätigen durchgeführt wird, beurteilt die erste Überlappungsabnormalitäts-Beurteilungseinrichtung 431, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität sind wenn die Inhalte des ersten Fehlerregisters 125a dieselben Fehlerdaten einschließen.
  • Der Prozess 418 entspricht einer Korrekturschreibeinrichtung. Die Korrekturschreibeinrichtung 418 wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister 125a betrieben, wie zuvor als ein Ausleseergebnis unter Verwendung der ersten Bestätigungsauslese-Einrichtung 413b. Die Korrekturschreibeinrichtung 418 ist eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern gespeicherter Daten einer Fehlererzeugungsadresse, die durch die Decodierausleseschaltung 123 ausgelesen worden sind, in die Fehlererzeugungsadresse des MRAM 120A durch die obige Korrekturcodehinzufügeschreibschaltung 122.
  • Der Prozess 427 entspricht einer Korrekturübertragungseinrichtung. Die Korrekturübertragungseinrichtung 427 wird in Übereinstimmung mit einer Abnormalitätsbeurteilung betrieben, die durch die Überlappungsabnormalitäts-Beurteilungseinrichtung 432 getroffen worden ist. Die Korrekturübertragungseinrichtung 427 ist eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern eines in dem Backup-Speicher 161A gespeicherten Notfall-Betriebsprogramms in die Fehlererzeugungsadresse des MRAM 120A durch die obige Korrekturcodehinzufügeschreibschaltung 122.
  • Der Prozessblock 433, der durch Prozesse 423, 424, 425 gebildet wird, entspricht einer dritten Abnormalitätsbeurteilungs-Einrichtung. Die dritte Abnormalitätsbeurteilungs-Einrichtung 433 liest sequentiell gespeicherte Daten eines spezifischen Intervallbereichs des MRAM 120A aus und beurteilt das Vorliegen eines Codefehlers durch die Summenprüfung oder die CRC-Prüfung in Bezug auf Daten eines gesamten Ausleseintervalls.
  • Der Prozessblock 401, der durch Prozesse 440 bis 444 gebildet wird, entspricht einer Prüfperiodenbeurteilungseinrichtung. Die Prüfperiodenbeurteilungseinrichtung 401 wählt eines von einer Betriebsstartprüfeinrichtung, einer Konstantperiodenprüfeinrichtung und einer dem Abschalten vorangehenden Prüfeinrichtung.
  • Die Betriebsstartprüfeinrichtung wird eine spezifische Prüfeinrichtung zum Inspizieren des Vorliegens eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung 431, 432 oder die dritte Abnormalitätsbeurteilungs-Einrichtung 433 in Bezug auf Hauptdaten eines spezifischen in dem MRAM 120A gespeicherten Bereichs gerade nachdem der elektrische Leistungsschalter 102 eingeschaltet worden ist.
  • Ferner wird die Konstantperiodenprüfeinrichtung eine Aufteilungsaktualisierungsprüfeinrichtung zum Aufteilen aller im MRAM 120A gespeicherten Daten in mehrere Abschnitte in einem Einschaltfortsetzungszustand des elektrischen Leistungsschalters 102 und inspiziert sequentiell das Vorliegen eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung 431, 432 oder die dritte Abnormalitätsbeurteilungs-Einrichtung 433 in Bezug auf jede unterteilten Daten.
  • Ferner wird die dem Anhalten vorangehende Prüfeinrichtung eine Kollektivprüfeinrichtung zum Prüfen des Vorliegens eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung 431, 432 oder die dritte Abnormalitätsbeurteilungs-Einrichtung 433 in Bezug auf alle im MRAM 120A gespeicherten Daten in einer Schließperiode des Verzögerungsrückführungs-Öffnen-Schließen-Elements 103b gerade nachdem der elektrische Leistungsschalter 102 unterbrochen worden ist.
  • (3) Erläuterung anderer Ausführungsmodi
  • In der Vorrichtung der ersten Ausführungsform dieser Erfindung, die wie in 1 aufgebaut ist, wird das MRAM 120A als die ersten und zweiten Fehlerregister 125a, 125b und die ersten und zweiten Fehler-Flag-Erzeugungsschaltungen 124a, 124b habend beschrieben. Jedoch ist es als ein grundlegendes Hauptmerkmal dieser Erfindung ausreichend, mindestens eines von den ersten und zweiten Fehlerregistern 125a, 125b einzurichten.
  • Wenn beispielsweise wohl die zweite Fehler-Flag-Erzeugungsschaltung 124b als auch das Fehlerregister 125b nicht existieren, werden Prozesse 404a, 407a, 403b, 404b, 427 und 428 in der gesamten 3 und 4 gelöscht.
  • Umgekehrt, wenn weder die erste Fehler-Flag-Erzeugungsschaltung 124 noch das erste Fehlerregister 125a existiert, werden Prozesse 203a bis 212 der 2 und Prozesse 413a bis 418 in 4 gelöscht und der Ablauf geht weiter zu Prozess 422, wenn die Beurteilung des Prozesses 404b NEIN ist.
  • Wenn sowohl die zweite Fehler-Flag-Erzeugungsschaltung 124b als auch das zweite Fehlerregister 125b nicht existieren, wird ein Sicherheitsproblem erzeugt ohne die Möglichkeit, das Erzeugen eines Fehlers zu erfassen, der nicht korrigiert werden kann. Jedoch wird die dritte Abnormalitätsbeurteilungs-Einrichtung ihre Ersatzeinrichtung.
  • Wenn ein Summenprüfsystem als die dritte Abnormalitätsbeurteilungs-Einrichtung verwendet wird, wird ein Komplementärwert aller Additionswerte von vielen in jeder Adresse gespeicherten Daten jedes Mal berechnet für jeden der vielen Unterteilungsbereiche des MRAM 120A und werden in dem MRAM 120A im Voraus gespeichert. Zu einer Prüfzeit wird beurteilt, dass es normal ist, wenn alle Additionswerte der vielen Daten einschließlich des obigen Komplementärwertes Null werden.
  • Wenn ein CRC-Prüfsystem, das zyklische Redudanzprüfsystem genannt wird, als die dritte Abnormalitätsbeurteilungs-Einrichtung eingesetzt wird, wird der Rest, der bereitgestellt wird durch Aufteilen aller Daten eines Prüfbereichs durch ein vorbestimmtes Erzeugungspolynom als eine Polynom höherer Ordnung addiert. Zum Zeitpunkt der Überprüfung wird beurteilt, dass es normal ist, wenn es durch dasselbe Erzeugungspolynom geteilt wird und der Rest Null wird.
  • Wenn sowohl das zweite Fehlerregister 125b als auch die dritte Abnormalitätsbeurteilungs-Einrichtung 433 eingerichtet sind, kann eine Abnormalitätskorrekturschreibeinrichtung 1327, wie sie später in 13 beschrieben wird, eingerichtet sein.
  • Ferner, wie in der Ausführungsform der 5 erläutert, können die ersten und zweiten Momentanwertregister 126a, 126b auch als gemeinsam benutztes Momentanwertregister 126 festgelegt werden.
  • Ferner kann die in der Zählerschaltung 140A gezeigte Abnormalitätserzeugungs-Speichereinrichtung auch durch eine Flipflop-Schaltung 140C ersetzt werden, wie in 9 gezeigt.
  • Ferner kann, wie in 5 gezeigt, das durch den Watch-Dog-Timer 130 erzeugte Ausgabezulässigkeitssignal OUTE auch anstelle der Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 verwendet werden zum Durchführen eines Selbsthaltebetriebs des elektrischen Leistungsrelais 103a.
  • Ferner sind die ersten und zweiten Fehler-Flag FL1, FL2 aufgebaut, um mit einem Normaleingabeanschluss des Mikroprozessors 110A verbunden zu sein und Überwachen näherungsweise periodisch seinen Betriebszustand. Jedoch wird jedes Flagsignal einem Unterbrechungseingangsanschluss des Mikroprozessors 110A zugeführt und wird regelmäßiger überwacht, so dass Addier- oder Subtrahierverarbeitung in Bezug auf mindestens die ersten und zweiten Momentanwertregister 126a, 126b vorgenommen werden können.
  • In sowohl dem Ausführungsmodus 1 als auch den anderen Ausführungsmodi kann auch ein Modus festgelegt werden, bei dem das Fehlerregister innerhalb des MRAM aufgebaut wird durch ein mehrstufiges Schieberegister, und alte Fehlerdaten werden bei jedem Erzeugen eines neuen Fehlers weiterbewegt und werden überlaufen lassen und aufgelöst.
  • Ferner werden zu einem Zeitpunkt, zu dem die Inhalte des Fehlerregisters durch den Mikroprozessor ausgelesen werden, die ausgelesenen Fehlerdaten zu dem MRAM übermittelt und in einem anderen Adressbereich gespeichert und können auch praktisch als Information zum Erzeugen von Hystereseinformation eine Abnormalitätserzeugung verwendet werden.
  • Sowohl in dem Ausführungsmodus 1 als auch in anderen Ausführungsmodi wird in einem Speicherbereich Abnormalitätserzeugungsinformation des MRAM der Datenspeicherbereich verwendet, mit der Möglichkeit, frei Lesen und Schreiben auszuführen. Die oben erzeugte Hystereseinformation wie Klassifizierung des ersten Fehlers oder des zweiten Fehlers, die Fehlererzeugungsadresse, ein Akkumulationswert einer Fehlererzeugungszeitanzahl etc. werden in diesem Speicherbereich gespeichert.
  • Jedoch kann keine Hystereseinformation festgelegt werden um initialisiert zu werden solange nicht ein spezifisches Passwort eingegeben worden ist, um nicht in unvorsichtiger Weise die wichtige Hystereseinformation in einer Wartungsoperation und bei Inspektionsarbeiten unter Verwendung eines externen Tools zu löschen.
  • (4) Hauptmerkmale des Ausführungsmodus 1
  • Von der externen Elektroenergiequelle 101 der Elektroniksteuerung 100A in Übereinstimmung mit dem Ausführungsmodus 1 dieser Erfindung Elektrizität zugeführt. Der Mikroprozessor 110A zum Steuern der Betriebsabläufe der Elektrolastgruppen 105a, 105b in Übereinstimmung mit einer Betriebssituation von Eingangssensorgruppen 106, 107 ist eingerichtet. In Bezug auf den nicht-flüchtigen Programmspeicher MRAM 120A, der mit dem Mikroprozessor kooperiert, wird die Elektroniksteuerung 100A eingerichtet zum Übermitteln und Schreiben eines eine Steuerkonstante schließenden Steuerprogramms von dem externen Tool 108.
  • Der obige Mikroprozessor 110A wird auf der Basis des in dem MRAM (magnetischer Speicher wahlfreien Zugriffs) 120A gespeicherten Steuerprogramms als einem nicht-flüchtigen Programmspeicher, mit der Möglichkeit, elektrisches Lesen und Schreiben vorzunehmen, betrieben. Dieses MRAM ist in, in Programmspeicherbereich und Datenspeicherbereich unterschiedene Adressbereiche aufgeteilt und es wird ein Speichern durchgeführt. Der Programmspeicherbereich ist hauptsächlich aufgebaut durch ein Eingabe-Ausgabe-Steuerprogramm, das während des Betriebs des obigen Mikroprozessors 110A nicht überschrieben und geändert wird, nachdem Daten von dem externen Tool 108 übermittelt und eingeschrieben worden sind. Der Datenspeicherbereich wird jederzeit während des Betriebs des obigen Mikroprozessors 110A überschrieben und geändert. Das obige MRAM 120A schließt ferner die Korrekturcodehinzufügeschreibschaltung 122, die Decodierausleseschaltung 123, die in dem obigen Datenspeicherbereich eingerichteten Fehlerregister 125a, 125b und das Steuerprogramm ein. Die Korrekturcodehinzufügeschreibschaltung 122 wird in Übereinstimmung mit einem Schreibbefehlssignal von dem obigen Mikroprozessor 110A betrieben und schreibt gespeicherte Daten unter Hinzufügen eines Fehlerkorrekturcodes in die Speicherzelle 121 einer designierten Adresse (Zieladresse). Die Decodierausleseschaltung 123 wird in Übereinstimmung mit einem Auslesebefehlssignal von dem obigen Mikroprozessor 110A betrieben und decodiert die obigen gespeicherten Daten von der Speicherzelle 121 der designierten Adresse und liest sie aus. Das Steuerprogramm wird zu einer Bestätigungsauslese-Einrichtung 203b, 303b, 403b, 413b und einer Überlappungsabnormalitäts-Beurteilungseinrichtung 210b, 320b, 431, 432, die in dem obigen Programmspeicherbereich eingerichtet sind. Ferner ist das Schreibprogrammsignal des obigen Mikroprozessors 110A ausgestaltet, um dem obigen MRAM 120A durch die Schreibverhinderungs/Freigabe-Einrichtung 150 zugeführt zu werden.
  • In den obigen Fehlerregistern 125a, 125b wird, wenn es einen Codefehler in den gespeicherten Daten der obigen Speicherzelle 121 gibt, eine den Fehler erzeugende Adressenzahl als Fehlerdaten gespeichert. Die gespeicherten Fehlerdaten sind Fehlerdaten, die zum ersten Mal erzeugt werden nachdem diese Daten durch den obigen Mikroprozessor 110A rückgesetzt werden. Andernfalls sind die gespeicherten Fehlerdaten ein Speicher einer spezifischen Adresse zum Speichern von Fehlerdaten, die sequentiell aktualisiert werden, wenn es einen Codefehler in Bezug auf eine neue Adresse gibt, durch sequentielles Auslesen der Inhalte jeder Adresse der obigen Speicherzelle 121.
  • Die obige Bestätigungsauslese-Einrichtung ist eine Einrichtung, die in Übereinstimmung mit dem Speichern der Fehlerdaten der obigen Fehlerregister 125a, 125b betrieben wird und liest wieder die Inhalte der obigen Fehlerregister 125a, 125b aus und bestätigt sie, nachdem die Fehlerdaten rückgesetzt worden sind und wieder auf die Fehlererzeugungsadresse zugegriffen worden ist.
  • Die obige Überlappungsabnormalitäts-Beurteilungseinrichtung ist eine Einrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine kontinuierliche Abnormalität zeigen, wenn die Inhalte der Fehlerregister 125a, 125b, die durch die obige Bestätigungsauslese-Einrichtung ausgelesen werden, dieselben Fehlerdaten enthalten.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 150 verhindert, dass das den obigen Mikroprozessor 110A verwendende Schreibbefehlssignal dem obigen MRAM in Bezug auf den Programmspeicherbereich des das obige Steuerprogramm speichernden obigen MRAM 120A zugeführt wird. Ferner gibt die Schreibverhinderungs/Freigabe-Einrichtung 150 die obige Schreibverhinderungsfunktion frei, wenn das externe Tool 108 mit dem obigen Mikroprozessor 110A verbunden ist und befindet sich in einem Schreibzustand des Steuerprogramms in Bezug auf das obige MRAM 120A. Wenn kein externes Tool 108 verbunden ist, gibt die Schreibverhinderungs/Freigabe-Einrichtung 150 ebenfalls die obige Schreibverhinderungsfunktion als eine Ausnahme frei, wenn das obige Steuerprogramm wiederhergestellt und geschrieben wird. Eine mindestens eine Abnormalitätsmeldung einschließende Abnormalitäts-Verarbeitung wird ausgeführt, wenn die obige Überlappungsabnormalitäts-Beurteilungseinrichtung die Abnormalitätsbeurteilung trifft, oder wird ausgeführt in Übereinstimmung mit dem Ausführen eines mehrmaligen Treffens einer Abnormalitätsbeurteilung.
  • Das obige MRAM 120A hat ferner eine Korrekturschreibeinrichtung. Das obige Fehlerregister erzeugt einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglickkeit, die Inhalte der obigen Speicherzelle 121 einer designierten Adresse zu decodieren. Wenn die ausgelesenen gespeicherten Daten Daten sind, die wiederhergestellt und korrigiert worden sind durch die obige Decodierausleseschaltung 123, wird das obige Fehlerregister das erste Fehlerregister 125a für das Anordnen der den Fehler erzeugenden Adressenzahl bei einer spezifischen Adresse gespeichert als erste Fehlerdaten. Die obige Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das obige erste Fehlerregister 125a betrieben. Die obige Bestätigungsauslese-Einrichtung wird die erste Bestätigungsauslese-Einrichtung 203b, 413b zum nochmaligen Auslesen und Bestätigen der Inhalte des obigen ersten Fehlerregisters 125a, nachdem die ersten Fehlerdaten rückgesetzt worden sind und dann wieder auf die Fehlererzeugungsadresse zugegriffen worden ist.
  • Die obige Korrekturschreibeinrichtung wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister 125a wie zuvor als ein Ausleseergebnis unter Verwendung der obigen ersten Bestätigungsauslese-Einrichtung verwendet. Die obige Korrekturschreibeinrichtung wird eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern gespeicherter Daten der Fehlererzeugungsadresse, die von der obigen Decodierausleseschaltung 123 ausgelesen werden, zu der Fehlererzeugungsadresse des obigen MRAM 120A durch die obige Korrekturcodehinzufügeschreibschaltung 122.
  • Die obige Überlappungsabnormalitäts-Beurteilungseinrichtung wird eine erste Überlappungsabnormalitäts-Beurteilungseinrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen, wenn eine Auslesebestätigung durch die obige erste Bestätigungsauslese-Einrichtung 203b, 413b durchgeführt worden ist, oder wenn die Inhalte des obigen ersten Fehlerregisters 125a wieder dieselben Fehlerdaten einschließen in der Auslesebestätigung nachdem eine Korrektur durch die obige Korrekturschreibeinrichtung geschrieben worden ist. Die obige Schreibverhinderungs/Freigabe-Einrichtung 150 gibt die obige Schreibverhinderungsfunktion zu einer Wiederherstellungsbetriebszeit unter Verwendung der obigen Korrekturschreibeinrichtung frei.
  • Demgemäß ist sie dadurch gekennzeichnet, dass die Einflussvergrößerung einer Abnormalität eingedämmt werden kann durch temporäres Freigeben der Schreibverhinderungsfunktion und Wiederherstellung nicht korrekt gespeicherter Daten als normale Daten.
  • Das obige MRAM 120A hat die erste Fehler-Flag-Erzeugungsschaltung 124a zusätzlich zu dem obigen ersten Fehlerregister 125a.
  • In der obigen ersten Fehler-Flag-Erzeugungsschaltung 124a wird ein Fehler innerhalb einer Bitzahl eines Bereichs erzeugt mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 einer designierten Adresse zu decodieren. diese erste Fehler-Flag-Erzeugungsschaltung 124a ist eine Logikschaltung zum Erzeugen des ersten Fehler-Flag FL1 als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind, die wiederhergestellt und korrigiert worden sind durch die obige Decodierausleseschaltung 123.
  • Das obige erste Fehler-Flag FL1 wird mit dem Unterbrechungseingabeanschluss des obigen Mikroprozessors 110A verbunden. Die obige erste Bestätigungsauslese-Einrichtung und die obige Korrekturschreibeinrichtung werden in Übereinstimmung mit dem Erzeugen des ersten Fehler-Flag FL1 betrieben und ausgeführt und eine Überlappungsabnormalitäts-Beurteilung wird durch die obige erste Überlappungsabnormalitäts-Beurteilungseinrichtung durchgeführt. Ferner wird das erste Fehler-Flag FL1 durch den obigen Mikroprozessor 110A rückgesetzt.
  • Demgemäß ist es nicht notwendig für den Mikroprozessor, die Inhalte des ersten Fehlerregisters periodisch auszulesen und das Vorliegen einer Abnormalitätserzeugung zu bestätigen. Nachdem die Inhalte des ersten Fehlerregisters in Übereinstimmung mit dem Erzeugen des ersten Fehler-Flag bestätigt worden sind, ist es ausreichend, eine Korrektur zu schreiben und die Abnormalität zu verarbeiten. Demgemäß ist es kennzeichnend, dass die Abnormalität unverzögert verarbeitet wird und eine Steuerungsbelastung des Mikroprozessors in einem normalen Zustand reduziert werden kann.
  • Das obige MRAM 120A hat mindestens eines von dem obigen ersten Fehlerregister 125a und der ersten Fehler-Flag-Erzeugungsschaltung 124a. Das obige MRAM 120A hat auch die erste Streuabnormalitätsbeurteilungs-Einrichtung, die durch die erste Summationseinrichtung aufgebaut ist, und die erste Streuabnormalitätserfassungseinrichtung wird in Übereinstimmung mit dem Erzeugen des ersten Fehlers betrieben. Das obige MRAM 120A hat ferner die Abnormalitätserzeugungs-Speichereinrichtung 140A.
  • In der obigen ersten Fehler-Flag-Erzeugungsschaltung 124a wird ein Fehler innerhalb einer Bitanzahl eines Bereichs erzeugt mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 einer designierten Adresse zu decodieren. Die obige erste Fehler-Flag-Erzeugungsschaltung 124a ist eine Logikschaltung zum Erzeugen des ersten Fehler-Flag FL1 als Binärlogikinformation, wenn ausgelesene gespeicherte Daten wiederhergestellt und korrigiert werden durch die obige Decodierausleseschaltung 123.
  • Der obige erste Fehler ist eine periodisch Information in Bezug auf das Vorhandensein eines durch die periodisch Überwachung, ob die ersten Fehlerdaten in dem obigen ersten Fehlerregister 125a gespeichert sind oder nicht, oder ob das erste Fehler-Flag FL1 erzeugt ist oder nicht, erfassten Fehlers.
  • Die obige erste Summationseinrichtung hat das erste Momentanwertregister 126a und fügt den zweiten Variationswert Δ2 in Bezug auf das erste Momentanwertregister 126a in Übereinstimmung mit dem Erzeugen des obigen ersten Fehlers hinzu oder subtrahiert ihn. Die obige erste Summationseinrichtung setzt auch das obige erste Fehlerregister 125a oder das erste Fehler-Flag FL1 zurück. Wenn kein erster Fehler erzeugt wird, subtrahiert oder addiert die obige erste Summationseinrichtung den ersten Variationswert Δ1 und führt eine Additions- und Subtraktionskorrektur in Bezug auf das erste Momentanwertregister 126a durch, um beide zu mindern. Wenn ein Nicht-Betriebszustand des obigen ersten Fehlers sich fortsetzt, stoppt die obige erste Summationseinrichtung die Additions- und Subtraktionskorrekturen unter Verwendung des obigen ersten Variationswertes Δ1 bei einem vorbestimmten normalseitigen Grenzwert.
  • Die obige erste Streuabnormalitätserfassungseinrichtung erzeugt das erste Abnormalitätserfassungssignal ER1, wenn der Wert des obigen ersten Momentanwertregisters 126a einen Wert außerhalb des Bereichs des vorbestimmten abnormalseitigen Grenzwertes annimmt durch Akkumulieren der obigen ersten und zweiten Variationswerte Δ1, Δ2. Der obige zweite Variationswert Δ2 ist ein Wert, der größer ist als der erste Variationswert Δ1 und wird festgelegt als ein Wert, der kleiner ist als ein zulässiger Akkumulationswert als die Differenz zwischen dem obigen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140A führt mindestens Abnormalitätsmitteilungen in Übereinstimmung mit der durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung getroffene Abnormalitätsbeurteilung und der durch die obige erste Streuabnormalitätsbeurteilungs-Einrichtung 210a vorgenommenen Abnormalitätsbeurteilung durch.
  • Wenn demgemäß ein Codefehler verstreut an jeweiligen Adressen des MRAM erzeugt worden ist, ist es kennzeichnend, dass nicht auf eine temporäre Rauschfehleroperation angesprochen wird, und das Erzeugen einer Streuabnormalität rasch erfasst wird und eine Abnormalitäts-Verarbeitung durchgeführt werden kann, wenn die Abnormalitätserzeugung fortgesetzt wird.
  • Wenn eine Auslesebestätigung durch die obige erste Bestätigungsauslese-Einrichtung vorgenommen wird, oder wenn eine Überlappungsabnormalität wieder veranlasst, dass der obige erste Fehler erzeugt wird in der Auslesebestätigung nachdem eine Korrektur durch die obige Korrekturschreibeinrichtung geschrieben worden ist, fügt die obige Summationseinrichtung den dritten Variationswert Δ3 als einen Wert des obigen zweiten Variationswertes Δ2 oder darüber in Bezug auf das erste Momentanwertregister 126a hinzu oder subtrahiert ihn.
  • Demgemäß ist es kennzeichnend, dass die Streuabnormalitätsbeurteilung und die Überlappungsabnormalitäts-Beurteilung vereinheitlicht sind und durch Überwachen des Momentanwertes der ersten Summationseinrichtung vorgenommen werden können.
  • Das obige Fehlerregister erzeugt einen die Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigenden Fehler. Wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, wird das obige Fehlerregister das zweite Fehlerregister 125b zum Anordnen einer Adressenzahl, die den Fehler erzeugt, bei einer zweiten als zweite Fehlerdaten gespeicherten spezifischen Adresse.
  • Die obige Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit einem Speichern der zweiten Fehlerdaten in das obige zweite Fehlerregister 125b betrieben. Die obige Bestätigungsauslese-Einrichtung wird die zweite Bestätigungsauslese-Einrichtung zum Rücksetzen der zweiten Fehlerdaten, und dann wieder Zugreifen auf die Fehlererzeugungsadresse, und zum Auslesen und Bestätigen der Inhalte des obigen zweiten Fehlerregisters 125b.
  • Wenn eine Auslesebestätigung durch die obige zweite Bestätigungsauslese-Einrichtung vorgenommen wird, wird die obige Überlappungsabnormalitäts-Beurteilungseinrichtung die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität sind, wenn die Inhalte des obigen zweiten Fehlerregisters 125b dieselben Fehlerdaten einschließen.
  • Wenn demgemäß ein Codefehler in den ausgelesenen Daten erzeugt ist, wird durch Neubestätigungsauslesen bestätigt, ob dieser Codefehler nicht durch eine temporäre Rauschfehleroperation erzeugt ist. Wenn normales Auslesen durch ein Ergebnis der Neubestätigung vorgenommen wird, wird die Steuerung in sicherer Weise fortgesetzt. Wenn es demgegenüber eine Neubestätigungsabnormalität gibt, ist es kennzeichnend, dass die Abnormalitäts-Verarbeitung rasch ausgeführt werden kann.
  • Das obige MRAM 120A hat die zweite Fehler-Flag-Erzeugungsschaltung 124b zusätzlich zu dem obigen zweiten Fehlerregister 125b.
  • Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b erzeugt einen die Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, überschreitenden Fehler. Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b ist eine Logikschaltung zum Erzeugen des zweiten Fehler-Flag FL2 als Binärlogikinformation, wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren, ob jene ausgelesenen gespeicherten Daten mit den gespeicherten Ursprungsdaten konform sind.
  • Das obige zweite Fehler-Flag FL2 ist mit dem Unterbrechungseingabeanschluss des obigen Mikroprozessors 110A verbunden. Die obige zweite Bestätigungsauslese-Einrichtung wird betrieben und ausgeführt in Übereinstimmung mit dem Erzeugen des zweiten Fehler-Flag FL2. Eine Überlappungsabnormalitäts-Beurteilung unter Verwendung der der obigen zweiten Überlappungsabnormalitäts-Beurteilungseinrichtung wird getroffen. Ferner wird das zweite Fehler-Flag FL2 durch den obigen Mikroprozessor 110A rückgesetzt.
  • Demgemäß ist es nicht notwendig für den Mikroprozessor, periodisch die Inhalte des zweiten Fehlerregisters auszulesen und das Vorhandensein des Erzeugens einer Abnormalität zu bestätigen. Es ist ausreichend, eine Abnormalitätsbeurteilung zu treffen, nachdem die Inhalte des zweiten Fehlerregisters in Übereinstimmung mit dem Erzeugen des zweiten Fehler-Flag bestätigt worden sind. Demgemäß ist es kennzeichnend, dass eine Abnormalitäts-Verarbeitung unverzögert ausgeführt werden kann und eine Steuerungsbelastung des Mikroprozessors in einem Normalzustand reduziert werden kann.
  • Das obige MRAM 120A hat mindestens eines von dem obigen zweiten Fehlerregister 125b und der zweiten Fehler-Flag-Erzeugungsschaltung 124b. Ferner hat das obige MRAM 120A eine zweite Streuabnormalitätsbeurteilungs-Einrichtung 320a, die durch die zweite Summationseinrichtung, die in Übereinstimmung mit dem Erzeugen des zweiten Fehlers betrieben wird und auch aufgebaut wird durch die zweite Streuabnormalitätserzeugungseinrichtung 306a. Das obige MRAM 120A hat ferner die Abnormalitätserzeugungs-Speichereinrichtung 140A.
  • Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b erzeugt einen die Bitanzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, überschreitenden Fehler. Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b ist eine Logikschaltung zum Erzeugen des zweiten Fehler-Flag FL2 als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind, ohne die Möglichkeit, zu garantieren, ob die ausgelesenen gespeicherten Daten mit den gespeicherten Ursprungsdaten konform sind.
  • Der zweite Fehler ist eine periodische Information in Bezug auf das Vorhandensein eines Fehlers, der durch periodisches Überwachen, ob die zweiten Fehlerdaten in dem obigen zweiten Fehlerregister 124b gespeichert sind oder nicht, oder ob das obige zweite Fehler-Flag FL2 erzeugt worden ist oder nicht, erfasst wird.
  • Die obige zweite Summationseinrichtung hat das zweite Momentanwertregister 126b und addiert oder subtrahiert den fünften Variationswert Δ5 in Bezug auf das zweite Momentanwertregister 126b in Übereinstimmung mit dem Erzeugen des obigen zweiten Fehlers. Die obige zweite Summationseinrichtung setzt auch das obige zweite Fehlerregister 125b oder das zweite Fehler-Flag FL2 zurück. Ferner führt, wenn kein zweiter Fehler erzeugt wird, die zweite Summationseinrichtung eine Subtraktion oder Addition des vierten Variationswertes Δ4 durch und nimmt Additions- und Subtraktionskorrekturen in Bezug auf das zweite Momentanwertregister 126b vor, um beide zu mindern. Wenn ein Nicht-Betriebszustand des obigen zweiten Fehlers fortgesetzt vorliegt, stoppt die zweite Summationseinrichtung die Additions- und Subtraktionskorrekturen unter Verwendung des obigen vierten Variationswertes Δ4 bei einem vorbestimmten normalseitigen Grenzwert.
  • Die obige zweite Streuabnormalitätserfassungseinrichtung 306a ist eine Einrichtung zum Erzeugen des zweiten Abnormalitätserfassungssignals ER2, wenn der Wert des obigen zweiten Momentanwertregisters 126b einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes einnimmt durch Akkumulieren der obigen vierten und fünften Variationswerte Δ4, Δ5. Der obige fünfte Variationswert Δ5 ist ein Wert, der größer ist als der vierte Variationswert Δ4 und wird festgelegt als ein Wert, der kleiner ist als ein zulässiger akkumulierter Wert als der Differenz zwischen dem obigen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140A wird eine Einrichtung zum Durchführen VON mindestens Abnormalitätsmeldung in Übereinstimmung mit der durch die obige zweite Überlappungsabnormalitäts-Beurteilungseinrichtung getroffenen Abnormalitätsbeurteilung und der durch die obige zweite Streuabnormalitätsbeurteilungs-Einrichtung getroffenen Abnormalitätsbeurteilung.
  • Wenn demgemäß ein Codefehler bei jeweiligen Adressen des MRAM verstreut erzeugt wird, ist es kennzeichnend, dass nicht auf eine temporäre Rauschfehleroperation angesprochen wird und das Erzeugen einer Streuabnormalität rasch erfasst wird und Abnormalitäts-Verarbeitung durchgeführt werden kann, wenn die Abnormalitätserzeugung fortgesetzt ist.
  • Die obige zweite Summationseinrichtung addiert oder subtrahiert den sechsten Variationswert Δ6 als einen Wert des obigen fünften Variationswerts Δ5 oder darüber in Bezug auf das obige zweite Momentanwertregister 126b zu einer Erzeugungszeit einer Überlappungsabnormalität, die noch einmal den obigen zweiten Fehler verursacht, selbst wenn eine Auslesebestätigung durch die obige zweite Bestätigungsauslese-Einrichtung vorgenommen worden ist.
  • Demgemäß ist es kennzeichnend, dass die Streuabnormalitätsbeurteilung und die Überlappungsabnormalitäts-Beurteilung vereinheitlicht sind und durch Überwachen des Momentanwerts der zweiten Summationseinrichtung getroffen werden können.
  • Das obige MRAM 120A schließt ferner ein Steuerprogramm als dritte Abnormalitätsbeurteilungs-Einrichtung ein und hat eine Abnormalitätserzeugungs-Speichereinrichtung 140A.
  • Die obige dritte Abnormalitätsbeurteilungs-Einrichtung ist eine Einrichtung zum sequentiellen Auslesen gespeicherter Daten eines spezifischen Intervallbereichs des obigen MRAMs 120A und zum Beurteilen des Vorliegens eines Codefehlers durch die Summenprüfung oder die CRC-Prüfung in Bezug auf Daten eines gesamten ausgelesenen Intervalls.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140A wird eine Einrichtung zum Durchführen mindestens einer Abnormalitätsmitteilung in Übereinstimmung mit der durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung getroffenen Abnormalitätsbeurteilungs und der durch die obige dritte Abnormalitätsbeurteilungs-Einrichtung getroffenen Abnormalitätsbeurteilung.
  • In der im dem MRAM erstellten Codefehlererfassungskorrekturfunktion ist es möglich, die Abnormalitätsbeurteilung in Bezug auf nur eine Adresse zu treffen, auf die eine derzeitige Steueroperation zugreift, und keine Überprüfung in Bezug auf eine Adresse durchzuführen, die sich nicht auf die derzeitige Steuerung bezieht.
  • Im Gegensatz hierzu prüft die dritte Abnormalitätsprüfeinrichtung alle Daten eines spezifischen Adressenintervalls des MRAMs unabhängig von der derzeitigen Steueroperation und kann alle Daten des MRAMs prüfen während dieses spezifische Intervall sequentiell geändert wird. Demgemäß ist es kennzeichnend, dass die Sicherheit der Steuerung ferner angehoben wird.
  • Das obige MRAM 120A schließt ferner ein Steuerprogramm als Prüfperiodenbeurteilungseinrichtung ein, um eines von einer Betriebsablaufstartprüfeinrichtung, einer Konstantperiodenprüfeinrichtung und einer einem Abschalten vorangehenden Prüfeinrichtung auszuwählen. Die obige Betriebsablaufstartprüfeinrichtung ist eine spezifische Prüfeinrichtung zum Prüfen des Vorhandensein eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf Hauptdaten eines spezifischen Bereichs, die in dem obigen MRAM 120A gespeichert sind, gerade nachdem der elektrische Leistungsschalter 102 eingeschaltet worden ist.
  • Die obige Konstantperiodenprüfeinrichtung ist eine Unterteilungsaktualisierungsprüfeinrichtung zum Unterteilen aller in dem obigen MRAM 120A gespeicherten Daten in mehrere Abschnitte in einem Einschalt-Fortsetzungszustand des elektrischen Leistungsschalters 102 und zum sequentiellen periodischen Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf jeweilige aufgeteilte Daten.
  • Die obige, dem Abschalten vorangehende Prüfeinrichtung ist eine Kollektivprüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung oder die obige dritte Abnormalitätbeurteilungseinrichtung in Bezug auf alle in dem obigen MRAM 120A gespeicherten Daten in einer Schließperiode des Verzögertrückführungs-Öffnen-Schließen-Elements 103b unmittelbar nachdem der elektrische Leistungsschalter 102 unterbrochen worden ist. Demgemäß ist es kennzeichnend, dass eine spezifische Prüfung, eine Aufteilungsaktualisierungsprüfung und eine Kollektivprüfung in Übereinstimmung mit einer Prüfperiode durchgeführt werden und die Belastung des Mikroprozessors reduziert werden kann.
  • Der obige Mikroprozessor 110A steuert den Betrieb von mindestens einer Ansaugluftsteuereinrichtung für eine Kraftstoffeinspritzsteuereinrichtung in Übereinstimmung mit einem Betriebszustand von Fahrzeugsensorgruppen 106, 107 zum Erfassen eines Betriebszustands einer Frequenzantriebsmaschine. Das obige MRAM 120A schließt ferner ein Steuerprogramm als eine Notfallbetriebseinrichtung zusätzlich zu den Steuerprogramm als eine Normaloperationseinrichtung ein, und hat auch die Abnormalitätserzeugungs-Speichereinrichtung 140A. Die obige Notfall-Betriebseinrichtung ist eine Einrichtung zum Ausführen von Betriebsablaufsteuerung zum Eindämmen einer Antriebsmaschinendrehgeschwindigkeit durch die Einschränkung eines Ansaugluftbetrags unter Verwendung der obigen Ansaugluftbetragssteuereinrichtung oder die Einschränkung einer Kraftstoffzufuhrmenge unter Verwendung der Kraftstoffeinspritzsteuereinrichtung.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140A meldet eine Abnormalität in Übereinstimmung mit der Abnormalitätsbeurteilung, die von mindestens der obigen Überlappungsabnormalitäts-Beurteilungseinrichtung getroffen worden ist, und schaltet selektiv die Betriebsmodi von einem Normalbetriebsmodus unter Verwendung der obigen Normaloperationseinrichtung zu einem Notfallbetriebsmodus unter Verwendung der obigen Notfall-Betriebseinrichtung um.
  • Demgemäß wird der Notfall-Betrieb unter Verwendung einer eingeschränkten Funktion selbst ausgeführt, wenn eine Abnormalität im MRAM erzeugt wird und keine hochgradige Betriebsablaufsteuerung ausgeführt werden kann. Daher ist es kennzeichnend, dass die Sicherheit eines Fahrzeugsbetriebsablaufs aufrechterhalten werden kann.
  • Das obige MRAM 120A schließt ferner ein Steuerprogramm als Korrekturübertragungseinrichtung 427 ein. Der obige Mikroprozessor 110A hat einen nicht-flüchtigen Backup-Speicher 161A zum Speichern des Steuerprogramms als die obige Notfall-Betriebseinrichtung.
  • Die obige Korrekturübertragungseinrichtung 427 ist eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern eines in dem obigen Backup-Speicher 161A gespeicherten Notfall-Betriebsprogramms zu einer Fehlererzeugungsadresse des obigen MRAM 120A durch die obige Korrekturcodehinzufügeschreibschaltung 122 in Übereinstimmung mit der durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 432 getroffenen Abnormalitätsbeurteilung.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 150 gibt die obige Schreibverhinderungsfunktion zu einer Wiederherstellungsoperationszeit unter Verwendung der obigen Korrekturübertragungseinrichtung 427 frei.
  • Wenn demgemäß eine Abnormalität in einem spezifischen Bereich des MRAM gespeicherten Notfall-Betriebssteuerprogramm erzeugt wird, ist es kennzeichnend, dass die Inhalte des Backup-Speichers zu dem MRAM übertragen und darin geschrieben werden können und ein Notfall-Betrieb ausgeführt werden kann.
  • Der Watch-Dog-Timer 130 und Abnormalitätserzeugungs-Speichereinrichtung 140A werden gemeinsam in dem obigen Mikroprozessor 110A verwendet.
  • Der Watch-Dog-Timer 130 ist eine Timerschaltung zum Erzeugen des Rücksetzimpulssignals RS1 in Übereinstimmung mit der Tatsache, dass die Impulsbreite des Watch-Dog-Löschsignals WD1, das von dem obigen Mikroprozessor 110A erzeugt wird, einen vorbestimmten Wert überschreitet, und zum Initialisieren und Neustarten des Mikroprozessors 110A.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140A wird in Übereinstimmung mit dem Erzeugen von Abnormalitätserfassungsimpulssignalen ER1, ER2 betrieben, die durch Beurteilen einer Abnormalitätserzeugung durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung verursacht wird und dem den obigen Watch-Dog-Timer 130 verwendenden Rücksetzimpulssignal RS1. Die obige Abnormalitätserzeugungs-Speichereinrichtung 140A führt mindestens eine Abnormalitätsmitteilung aus in Übereinstimmung mit dem Erzeugen des einmaligen Impulssignals oder mehrmaliger Impulssignale. Ferner ist die obige Abnormalitätserzeugungs-Speichereinrichtung 140A eine Logikschaltung, die durch eine Flipflop-Schaltung oder eine Zählerschaltung gebildet wird zum selektiven Umschalten der Betriebsmodi von dem Normalbetriebsmodus unter Verwendung der obigen Normaloperationseinrichtung zu dem Notfallbetriebsmodus unter Verwendung der obigen Notfall-Betriebseinrichtung. Eine Antriebsstoppeinrichtung 142 und eine Rücksetzimpulserzeugungsschaltung 112A als Speicherfreigabe-Einrichtung sind der Logikschaltung hinzugefügt.
  • Die obige Antriebsstoppeinrichtung 142 wird betrieben, wenn die obige Abnormalitätserzeugungs-Speichereinrichtung 140A eine Abnormalitätserzeugung entscheidet und speichert. Die obige Antriebsstoppeinrichtung 142 ist eine Gatterschaltung zum Verhindern des Antreibens einer partiellen spezifischen Elektrolast innerhalb der obigen Elektrolastgruppen 105a, 105b.
  • Die obige Speicherfreigabe-Einrichtung 112A wird eine Einrichtung zum Rücksetzen eines Abnormalitätsspeichersignals unter Verwendung der obigen Abnormalitätserzeugungs-Speichereinrichtung 140A durch ein Rücksetzimpulssignal, das in Übereinstimmung mit einer manuellen Betätigung unter Verwendung des Neueinschaltens des elektrischen Leistungsschalters 102 etc. betrieben wird.
  • Wenn demgemäß eine Abnormalitätserzeugungsursache eine durch eine Rauschfehleroperation bedingte temporäre Ursache ist, ist es kennzeichnend, dass eine normale Wiederherstellung durch nochmaliges Einschalten des elektrischen Leistungsschalters erhalten werden kann.
  • Ausführungsmodus 2 der Erfindung
  • (1) Detaillierte Erläuterung des Aufbaus
  • 5, die ein Schaltungsblockdiagramm einer Vorrichtung einer zweiten Ausführungsform dieser Erfindung zeigt, wird anhand der sich von jenen der 1 als einem Zentrum unterscheidenden Punkte erläutert.
  • In jeder Figur zeigen gemeinsame Bezugszeichen dieselben oder entsprechende Abschnitte.
  • In 5 sind eine externe Elektroenergiequelle 101, ein elektrisches Leistungsrelais und ein elektrisches Lastleistungsrelais außerhalb einer Elektroniksteuerung 100B angeordnet. Eine erste Elektrolastgruppe 105a, eine zweite Elektrolastgruppe 105b, eine Öffnen-Schließen-Sensorgruppe 106, eine Gruppe von Analogsensoren 107, ein externes Tool 108 und eine Alarmanzeige 109 sind verbunden. Der ersten Elektrolastgruppe 105a wird von einem später beschriebenen Mikroprozessor 110B durch eine erste Ausgangsschnittstellenschaltung 115a derart Elektrizität zugeführt, dass die erste Elektrolastgruppe 105a betrieben wird. Elektrizität wird der zweiten Elektrolastgruppe 105b durch eine zweite Ausgangsschnittstellenschaltung 115b derart zugeführt, dass die zweite Elektrolastgruppe 105b betrieben wird. Zu der Öffnen-Schließen-Sensorgruppe 106 wird durch eine Eingangsschnittstellenschaltung 116 ein Signal eingegeben. Zu der Gruppe von Analogsensoren 107 wird durch eine Analogeingangsschnittstellenschaltung 117 ein Signal eingegeben. Das externe Tool 108 ist über eine serielle Schnittstellenschaltung 118 verbunden. Die Alarmanzeige 109 wird von einem Vergleichsausgangsanschluss OUT einer Zählerschaltung 140B als einer Abnormalitätserzeugungs-Speichereinrichtung betrieben.
  • Als interner Aufbau der Elektroniksteuerung 100B ist der Mikroprozessor 110B mit Hilfe eines Busses mit dem MRAM 120B als einen nicht-flüchtigen Programmspeicher verbunden und ist seriell mit einer mit ihm kooperierenden Hilfs-CPU (SCPU) 160 verbunden. Die Hilfs-CPU 160 hat einen Hilfsprogrammspeicher (MROM) 161B unter Verwendung eines Masken-ROM-Speichers etc..
  • Der Mikroprozessor 110B wird durch eine stabilisierte Spannung betrieben, die durch eine gesteuerte Elektroenergiequellen-Einheit 111 erzeugt wird, der Elektrizität von dem Ausgangskontakten 103b des elektrischen Leistungsrelais zugeführt wird. Eine Erregung in Bezug auf eine Magnetspule 103a des elektrischen Leistungsrelais wird durch ein Treiberschaltungselement 113B durch ein Ausgabezulässigkeitssignal OUTE fortgesetzt, wie später beschrieben wird. Eine Rücksetzimpulserzeugungsschaltung 112B erzeugt ein Rücksetzimpulssignal zu einem Einschaltzeitpunkt des elektrischen Leistungsschalters 102 und initialisiert den Mikroprozessor 110B durch ein später beschriebenes logisches Summenelement 131, und initialisiert auch eine Zählerschaltung 140B als eine später beschriebenen Abnormalitätserzeugungs-Speichereinrichtung.
  • Das MRAM 120B ist aufgeteilt in Adressenbereiche, die sich in einem Programmspeicherbereich und einem Datenspeicherbereich unterscheiden, und ein Speichern wird ausgeführt. Der Programmspeicherbereich wird hauptsächlich durch ein Eingabe-Ausgabe-Steuerprogramm gebildet, das während des Betriebs des Mikroprozessors 110B, nachdem Daten von dem externen Tool 108 übermittelt und eingeschrieben worden sind, nicht neu geschrieben und geändert wird. Der Datenspeicherbereich wird jederzeit während des Betriebs des Mikroprozessors 110B neu geschrieben und geändert.
  • Das MRAM 120B schließt ferner eine Korrekturcodehinzufügeschreibschaltung 122, eine Decodierausleseschaltung 123, erste und zweite Fehler-Flag-Erzeugungsschaltungen 124a, 124b, erste und zweite Fehlerregister 125a, 125b, die in dem obigen Datenspeicherbereich angeordnet sind, ein gemeinsam benutztes Momentanwertregister 126 und ein Steuerprogramm als eine Bestätigungsauslese-Einrichtung und eine Überlappungsabnormalitäts-Beurteilungseinrichtung, die später beschrieben werden und in dem obigen Programmspeicherbereich angeordnet sind, ein. Die Korrekturcodehinzufügeschreibschaltung 122 schreibt gespeicherte Daten unter Hinzufügen eines Fehlerkorrekturcodes in die Speicherzelle 121 einer designierten Adresse in Übereinstimmung mit einem Schreibbefehlssignal von dem Mikroprozessor 110B. Die Decodierausleseschaltung 123 decodiert die obigen gespeicherten Daten von der Speicherzelle 121 der designierten Adresse (Zieladresse) und liest sie aus in Übereinstimmung mit einem Auslesebefehlssignal von dem Mikroprozessor 110B. Das Schreibbefehlssignal von dem Mikroprozessor 110B ist ausgebildet, um dem MRAM 120B durch eine Schreibverhinderungs/Freigabe-Einrichtung 150 zugeführt zu werden.
  • Es ist bequem, wenn die erste Fehler-Flag-Erzeugungsschaltung 124a eingerichtet ist. Jedoch selbst wenn es keine erste Fehler-Flag-Erzeugungsschaltung 124a gibt, ist es möglich, zu wissen, ob ein erster Fehler erzeugt wird durch Bestätigen der Inhalte des ersten Fehlerregisters 125a.
  • In ähnlicher Weise ist es bequem, wenn die zweite Fehler-Flag-Erzeugungsschaltung 124b eingerichtet ist. Jedoch selbst wenn es keine zweite Fehler-Flag-Erzeugungsschaltung 124b gibt, ist es möglich, zu wissen, ob einer zweiter Fehler erzeugt wird durch Bestätigen der Inhalte des zweiten Fehlerregisters 125b.
  • Dieser Ausführungsmodus 2 hat jedoch mindestens eines von der ersten Fehler-Flag-Erzeugungsschaltung 124a und dem ersten Fehlerregister 125a, mindestens eines von der zweiten Fehler-Flag-Erzeugungsschaltung 124b und dem zweiten Fehlerregister 125b und mindestens eines von dem ersten Fehlerregister 125a und dem zweiten Fehlerregister 125b. In dem gemeinsam benutzten Momentanwertregister 126 werden erste und zweite Momentanwertregister 126a, 126b in dem Ausführungsmodus 1 werden angelegentlich zu einem Momentanwertregister gesetzt.
  • Ein Watch-Dog-Timer 130 überwacht ein Watch-Dog-Löschsignal WD1 als ein Impulsfolgensignal, das durch den Mikroprozessor 110B erzeugt wird. Wenn die Impulsbreite des Watch-Dog-Löschsignals WD1 einen vorbestimmten Schwellwert übersteigt, erzeugt der Watch-Dog-Timer 130 ein Rücksetzimpulssignal RS1 und führt das Rücksetzimpulssignal RS1 einem Rücksetzeingangsanschluss RST 1 des Mikroprozessors 110B durch ein logisches Summenelement 131 zu und initialisiert den Mikroprozessor 110B und startet ihn neu.
  • Ferner wird das Rücksetzimpulssignal RS1 einem Zähleingangsanschluss UP der Zählerschaltung 140B als einer Abnormalitätserzeugungs-Speichereinrichtung, die später beschrieben wird, durch ein logisches Summenelement 141B zugeführt.
  • Der Watch-Dog-Timer 130 erzeugt ein Ausgabezulässigkeitssignal OUTE, wenn die Impulsbreite des Watch-Dog-Löschsignals WD1 normal ist. Demnach ist es möglich, Augsgangsgrößen der ersten und zweiten Ausgangsschnittstellenschaltung 115a, 115b zu erzeugen. Ferner wird eine Magnetspule 103a des elektrischen Leistungsrelais durch ein Treiberschaltungselement 113B selbst beibehalten und betrieben.
  • Die Zählerschaltung 140B als eine Abnormalitätserzeugungs-Speichereinrichtung zählt eine Erzeugungszeitanzahl eines logischen Summenausgangssignals des logischen Summenelementes 141B. Erste und zweite Abnormalitätserfassungssignale ER1, ER2, die von dem Mikroprozessor 110B erzeugt werden, ein später beschriebenes Rücksetzimpulssignal RS2, ein durch den Watch-Dog-Timer 130 erzeugtes Rücksetzimpulssignal RS1 und ein durch die Hilfs-CPU 160 erzeugtes Abnormalitätserfassungssignal ERS werden einem Eingangsanschluss des logischen Summenelementes 141b zugeführt.
  • Eine Gatterschaltung 142 als eine Antriebsstoppeinrichtung ist zwischen einer von dem Mikroprozessor 110B erzeugten Elektrolastversorgungsbefehls-Ausgangsgröße DR2 und einem Inversionstreiberschaltungselement 114 verbunden. Die Gatterschaltung 142 erregt die Magnetspule 107A des Elektrolastleistungsrelais, wenn ein Logikpegel der Elektrolastversorgungsbefehls-Ausgangsgröße DR2 ”H” ist. Jedoch wird die Magnetspule 104a ent-erregt (die Erregung wird abgebaut), wenn ein Vergleichsausgangsanschluss OUT der Zählerschaltung 140B den Logikpegel ”H” hat.
  • Ferner wird in einem solchen Abnormalitätserzeugungszustand ein Modusumschaltbefehlssignal LPH dem Mikroprozessor 110B zugeführt.
  • Die Hilfs-CPU 160 ist seriell mit dem Mikroprozessor 110B als eine Haupt-CPU verbunden und überwacht einen Betriebszustand des Mikroprozessors 110B und erzeugt ein Abnormalitätserfassungssignal ERS zu einer Abnormalitätserzeugungszeit.
  • Signale eines Abschnitts eines Öffnen-Schließen-Sensors 106 als einer Eingangssensorgruppe und eines Abschnitts eines Analogsensors 107 werden zur Seite der Hilfs-CPU 160 eingegeben und ein Signal wird seriell von der Hilfs-CPU 160 zu dem Mikroprozessor 110B übertragen.
  • Ferner überwacht der Mikroprozessor 110B die Impulsbreite eines Watch-Dog-Löschsignals WD2 als einer durch die Hilfs-CPU 160 erzeugten Impulsfolge. Wenn die Impulsbreite einen vorbestimmten Schwellwert übersteigt, erzeugt der Mikroprozessor 110B ein Rücksetzimpulssignal RS2 und initialisiert die Hilfs-CPU 160 und startet sie neu.
  • Ein Backup-Speicherbereich ist in einem Hilfsprogrammspeicher 161b eingerichtet, der ein Steuerprogramm der Hilfs-CPU 160 speichert. Ein Notfall-Betriebsprogramm für den Mikroprozessor 110B wird in dem Backup-Speicherbereich gespeichert. Wenn eine Abnormalität in dem Notfall-Betriebsprogramm als einem wichtigen Steuerprogramm innerhalb der Speicherzelle 121 erzeugt wird, werden die Inhalte des Backup-Speicherbereichs zu der Speicherzelle 121 übermittelt.
  • (2) Detaillierte Erläuterung des Verhaltens und des Betriebs.
  • In der Vorrichtung der zweiten Ausführungsform dieser Erfindung, die wie in 5 gezeigt aufgebaut ist, wird wenn der elektrische Leistungsschalter 102 geschlossen wird, der Ausgangskontakt 103b des elektrischen Leistungsrelais geschlossen und Elektrizität von der externen Elektroenergiequelle 101 wird der gesteuerten Elektroenergiequellen-Einheit 111 zugeführt. Demnach wird eine stabilisierte gesteuerte Elektroenergiequellenspannung Vcc erzeugt und der Mikroprozessor 110B und die Zählerschaltung 140B werden durch ein durch die Rücksetzimpulserzeugungsschaltung 112B erzeugtes Rücksetzimpulssignal initialisiert. Daraufhin beginnt der Mikroprozessor 110B mit dem Betrieb und erzeugt ein Watch-Dog-Löschsignal WD1.
  • Bei einem erstmaligen Zeitpunkt der Zufuhr von Elektrizität bevor ein Steuerprogramm im MRAM 120B gespeichert ist, wird das Steuerprogramm von dem externen Tool 108 zu dem MRAM 120B auf der Basis eines in dem MRAM 120B im Voraus gespeicherten Bootprogramms übermittelt.
  • Das Steuerprogramm wird durch das externe Tool 108 eingeschrieben und sowohl der Logikpegel eines Toolverbindungssignals TOOL als auch das Adresssignal A15 der höchsten Ordnung werden ”H”. Als ein Ergebnis hiervon wird ein Schreibbefehlssignal WR des Mikroprozessors 110B dem MRAM 120B als Schreibbefehlseingangsgröße WRM unverändert zugeführt.
  • Andererseits, wenn der elektrische Leistungsschalter 102 geschlossen wird, nachdem das Steuerprogramm in dem MRAM 120B gespeichert worden ist, werden der Mikroprozessor 110B und die Zählerschaltung 140B initialisiert und der Mikroprozessor 110B beginnt dann mit dem Betrieb. Der Mikroprozessor 110B erzeugt dann ein Watch-Dog-Löschsignal WD1 und eine Elektrolastversorgungsbefehls-Ausgangsgröße DR2 und die Magnetspule 104a des Elektrolastleistungsrelais wird erregt.
  • In diesem Zustand erhält das Toolverbindungssignal TOOL einen Logikpegel ”L”. Als ein Ergebnis hiervon wird in Bezug auf den Programmspeicherbereich, in dem der Logikpegel des Adress-Signals A15 der höchsten Ordnung gemeinsam ”H” wird, kein Schreibbefehlssignal WR dem MRAM 120B zugeführt, selbst wenn der Logikpegel des Schreibbefehlssignals WR ”H” wird.
  • Jedoch wird das Schreibbefehlssignal WR in Bezug auf den Datenspeicherbereich, in dem der Logikpegel des Adress-Signals A15 der höchsten Ordnung ”L” wird, gemeinsam gültig.
  • Ferner wird ein später beschriebenes Neuschreibkorrekturbefehlssignal WRC unabhängig von dem Speicherbereich immer gültig.
  • Der Mikroprozessor 110B steuert die Betriebszustände der ersten und zweiten Elektrolastgruppen 105a, 105b in Übereinstimmung mit dem Spannungspegel des von der Analogsensorgruppe 107 erhaltenen Analogsensignals, einen Betriebszustand eines von der Öffnen-Schließen-Sensorgruppe 106 erhaltenen EIN/AUS-Signals, einem Teileingangssignal, das von der Hilfs-CPU 160 übermittelt worden ist und einem Eingabe-Ausgabe-Steuerprogramm, das in der Speicherzelle 121 des MRAM 120B gespeichert ist.
  • Einem Zähleingang UP der Zählschaltung 140B wird durch ein logisches Summenelement 141B, wenn die ersten und zweiten Abnormalitätserfassungssignale ER1, ER2 ein Abnormalitätserfassungsimpulssignal durch eine Rauschfehleroperation etc. erzeugen während des Betriebs des Mikroprozessors 110B ein Zähleingangssignal zugeführt, und ein Rückwärtsimpulssignal RS2 wird in Bezug auf die Hilfs-CPU 160 erzeugt, und der Watch-Dog-Timer 130 erzeugt ein Rücksetzimpulssignal RS1, und die Hilfs-CPU 160 erzeugt ein Abnormalitätserfassungssignal ERS. Die Zählerschaltung 140B zählt eine Abnormalitätserzeugungszeitzahl. Wenn diese Abnormalitätserzeugungszeitzahl einen vorbestimmten Wert übersteigt, wird die Zählerschaltung 140B hochgezählt und der Logikpegel eines Vergleichsausgangsanschlusses OUT wird ”H”.
  • Als ein Ergebnis hiervon wird die Alarmanzeige 109 betrieben und die Elektrolastversorgungsbefehls-Ausgangsgröße DR2 wird durch die Gatterschaltung 142 unterbrochen und die Magnetspule 104a des Elektrolastleistungsrelais wird ent-erregt. Ein Modusumschaltbefehlssignal LPH wird dem Mikroprozessor 110B zugeführt.
  • Als ein Ergebnis hiervon geht der Mikroprozessor 110B zu einem Notfallbetriebsmodus zum Mindern einer Antriebsmaschinendrehgeschwindigkeit.
  • Wenn der elektrische Leistungsschalter 102 geöffnet wird während des Betriebs des Mikroprozessors 110B, wird die Erregung in Bezug auf die Magnetspulen 103a, 104a durch das Ausgabezulässigkeitssignal OUTE und das Treiberschaltungselement 113B fortgesetzt. Der Mikroprozessor 110B führt ein Bestätigungsspeichern der Lernspeicherinformation etc. aus und stoppt dann selbst das Watch-Dog-Löschsignal WD1. Als ein Ergebnis hiervon wird das Ausgabezulässigkeitssignal OUTE gestoppt und die Magnetspule 103a wird ent-erregt.
  • Wenn der elektrische Leistungsschalter 102 wieder eingeschaltet wird, werden der Mikroprozessor 110B und die Zählerschaltung 140B durch die Rücksetzimpulserzeugungsschaltung 112B initialisiert. Wenn demgemäß die Zählerschaltung 140B durch eine Rauschfehleroperation hochgezählt wird, wird sie in einem normalen Betriebszustand wiederhergestellt.
  • Wenn jedoch die ersten und zweiten Abnormalitätserfassungssignale ER1, ER2 und das Rücksetzimpulssignal RS2 durch eine Abnormalität von Hardware des MRAM 120B und Anderem erzeugt werden oder das Rücksetzimpulssignal RS1 durch den Watch-Dog-Timer 130 erzeugt wird und ein Abnormalitätserfassungssignal ERS durch die Hilfs-CPU 160 erzeugt wird, zählt die Zählerschaltung 140B wieder diese Abnormalitätssignale und führt rasch eine Abnormalitätsmitteilung, ein Stoppen des Elektrolastleistungsrelais etc. aus.
  • Als Nächstes werden 6 als ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine erste Abnormalitätsbeurteilung in 5, 7 als ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine zweite Abnormalitätsbeurteilung und 8 als ein Ablaufdiagramm zum Erläutern eines Betriebsablaufs in Bezug auf eine Prüfoperation anhand der Punkte erläutert, die sich von jenen der 2, 3 und 5 als einem Zentrum unterscheiden. Die Operationen der 6, 7 und 8 sind dieselben wie die Operationen der 2, 3 und 4 mit Ausnahme der folgenden spezifischen Prozesse. Der Level von 200 in den Bezugszeichen wird bloß ersetzt durch den Level von 600 und der Level von 300 in den Bezugszeichen wird bloß ersetzt durch den Level von 700 und der Level von 400 in den Bezugszeichen wird bloß ersetzt durch den Level von 800.
  • Prozesse 605a, 605b, 612 in 6 und Prozesse 705a, 705b, 712 in 7 werden gemeinsam als Summationseinrichtung verwendet. In jenen gemeinsam verwendeten Summationseinrichtungen werden Additions- und Subtraktionskorrekturen in Bezug auf ein gemeinsam verwendetes Momentanwertregister 126 vorgenommen.
  • Demgemäß wird in Prozessen 606a, 606b in 6 und Prozessen 706a, 706b in 7 beurteilt, ob der Momentanwert des gemeinsam verwendeten Momentanwertregisters 126 einen vorbestimmten Schwellwert überschreitet. Im Prozess 609 in 6 und in Prozessen 709a, 709b in 7 wird ein Anfangswert zu dem gemeinsam verwendeten Momentanwertregister 126 übermittelt.
  • Es ist nicht notwendig, ein erstes Abnormalitätserfassungssignal ER1 und ein zweites Abnormalitätserfassungssignal ER2 speziell zu unterscheiden. Jedoch werden diese Signale aus Gründen der Bequemlichkeit unterteilt und ausgedrückt.
  • Der Prozess 827 der 8 entspricht einer Korrekturübertragungseinrichtung. Die Korrekturübertragungseinrichtung wird zu einer Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern eines Notfall-Betriebsprogramms (Notfallbetriebsprogramms), das in dem Backup-Speicherbereich 161B des Hilfsprogrammspeichers gespeichert ist, zu einer Fehlererzeugungsadresse des MRAM 120B durch die Korrekturcodehinzufügeschreibschaltung 122 in Übereinstimmung mit einer durch eine Überlappungsabnormalitäts-Beurteilungseinrichtung 832 getroffenen Abnormalitätsbeurteilung. In dem Ausführungsmodus 2 mit der Hilfs-CPU 160 kann die gemeinsam verwendete Summationseinrichtung auch aufgeteilt sein in erste und zweite Summationseinrichtungen wie in dem Ausführungsmodus 1. Ferner kann die Zählerschaltung 140B als eine Abnormalitätserzeugungs-Speichereinrichtung auch zu einer Flipflop-Schaltung 140C festgelegt sein, wie in 9 gezeigt.
  • (3) Erläuterung von anderen Ausführungsmodi
  • In den Vorrichtungen der ersten und zweiten Ausführungsformen dieser Erfindung, die wie in 1 bzw. 5 gezeigt aufgebaut sind, nimmt die Summationseinrichtung für einen Fehlererzeugungszustand die Additionsberechnungs- oder Subtraktions-Berechnung des Momentanwertregisters auf der Basis periodischer Information in Bezug auf das Vorhandensein einer Fehlererzeugung vor. Jedoch kann sie auch schematisch festgelegt werden als ein Additionszähler oder ein Subtraktionszähler, die durch den Mikroprozessor gezählt werden.
  • Beispielsweise kann das Momentanwertregister arithmetisch in Übereinstimmung mit der Fehlererzeugung addiert werden und eine Abnormalitätserfassungsausgangsgröße kann erzeugt werden, wenn der zählende Momentanwert einen vorbestimmten festgelegten Schwellwert übersteigt. Ferner kann der Momentanwert auch zu Null initialisiert werden durch durch ein Frequenzteilungssignal eines Auslesebefehlssignals in Bezug auf das MRAM oder ein vorbestimmtes periodisches Taktsignal.
  • Ferner kann das Momentanwertregister arithmetisch von einem vorbestimmten Wert in Übereinstimmung mit der Fehlererzeugung subtrahiert werden, und eine Abnormalitätserfassungsausgangsgröße kann erzeugt werden, wenn der zählende Momentanwert Null erreicht. Ferner kann der Momentanwert auch initialisiert werden und festgelegt werden auf einen vorbestimmten Anfangswert durch das Frequenzteilungssignal eines ausgelesenen Befehlssignals in Bezug auf das MRAM oder ein Taktsignal einer vorbestimmten Periode.
  • In dem Fall der Ausführungsmodi 1 und 2 wird das durch das MRAM erzeugte Fehler-Flag durch den Mikroprozessor zu einem Zeitpunkt rückgesetzt, der durch den Mikroprozessor ausgelesen wird. Jedoch kann das Fehler-Flag auch automatisch durch das MRAM rückgesetzt werden nach einer vorbestimmten Zeit.
  • In den Ausführungsmodi 1 und 2 ist es, wenn die ersten und zweiten Fehler-Flag FL1, FL2 mit dem Unterbrechungseingabeanschluss des Mikroprozessors verbunden sind und eine Summationsadditionsberechnung (oder Subtraktions-Berechnung) unter Verwendung der ersten und zweiten Summationseinrichtung in Übereinstimmung mit dem Erzeugen eines Fehler-Flag vorgenommen wird, vorzuziehen, periodisch die Subtraktioinsberechnung (oder Additionsberechnung) durchzuführen oder eine Initialisierung durch das Frequenzteilungssignal des Auslesebefehlssignals in Bezug auf das MRAM auszuführen oder das Taktsignal einer vorbestimmten Periode. Im Fall der Ausführungsmodi 1 und 2 ist es auch möglich, die Additionsberechnung- oder Subtraktions-Berechnungsverarbeitung in Bezug auf die Summationseinrichtung der Fehlererzeugung in Übereinstimmung mit einem Beurteilungsergebnis des Vorliegens eines Codefehlers, das durch eine dritte Abnormalitätsbeurteilung bereitgestellt wird, auszuführen. Demnach trifft die dritte Abnormalitätsbeurteilungs-Einrichtung die Abnormalitätsbeurteilung derart, dass Abnormalität unmittelbar mitgeteilt wird und das Erzeugen einer Konfusion vermieden wird und die Abnormalität durch Neubestätigung mitgeteilt werden kann.
  • (4) Hauptpunkte und Kennzeichen des Ausführungsmodus 2
  • Elektrizität wird von der externen Elektroenergiequelle 101 zu der Elektroniksteuerung 100B in Übereinstimmung mit dem Ausführungsmodus 2 dieser Erfindung zugeführt. Die Elektroniksteuerung 100B hat den Mikroprozessor 110B zum Steuern der Betriebszustände der Elektrolastgruppen 105a, 105b in Übereinstimmung mit einer Betriebssituation von Eingangssensorgruppen 106, 107. In Bezug auf einen mit dem Mikroprozessor zusammenarbeitenden nicht-flüchtigen Programmspeicher wird ein eine Steuerkonstante einschließendes Steuerprogramm von dem externen Tool 108 übermittelt und eingeschrieben.
  • Der obige Mikroprozessor 110B wird auf der Basis des in dem MRAM (magnetischer Speicher wahlfreien Zugriffs) 120B als einem nicht-flüchtigen Programmspeicher mit der Möglichkeit, elektrisch Lesen und Schreiben auszuführen, gespeicherten Steuerprogramm betrieben. Dieses MRAM ist aufgeteilt in in dem Programmspeicherbereich und dem Datenspeicherbereich unterschiedliche Adressbereiche und Speichern wird ausgeführt. Der Programmspeicherbereich wird hauptsächlich gebildet durch ein Eingabe-Ausgabe-Steuerprogramm, das nicht überschrieben und geändert wird während des Betriebs des obigen Mikroprozessors 110B, nachdem Daten von dem obigen externen Tool 108 übermittelt und gespeichert worden sind. Der Datenspeicherbereich wird jederzeit während des Betriebs des obigen Mikroprozessors 110B neu geschrieben und geändert. Das obige MRAM 120B schließt ferner die Korrekturcodehinzufügeschreibschaltung 122, die Decodierausleseschaltung 123, die Fehlerregister 125a, 125b, die in dem obigen Datenspeicherbereich eingerichtet sind, und das Steuerprogramm ein. Die Korrekturcodehinzufügeschreibschaltung 122 wird in Übereinstimmung mit einem Schreibbefehlssignal von dem obigen Mikroprozessor 110A betrieben und schreibt gespeicherte Daten unter Hinzufügen eines Fehlerkorrekturcodes in die Speicherzelle 121 einer designierten Adresse (Zieladresse). Die Decodierausleseschaltung 123 wird in Übereinstimmung mit einem Auslesebefehlssignal von dem obigen Mikroprozessor 110B betrieben und decodiert die gespeicherten Daten von der Speicherzelle 121 der designierten Adresse und liest sie aus. Das Steuerprogramm wird eine Bestätigungsauslese-Einrichtung und eine Überlappungsabnormalitäts-Beurteilungseinrichtung die in dem obigen Programmspeicherbereich eingerichtet sind. Ferner ist das Schreibbefehlssignal von dem obigen Mikroprozessor 110b derart Abstandsimpulse ausgebildet, dass es dem obigen MRAM 120B durch die Schreibverhinderungs/Freigabe-Einrichtung 150 zugeführt wird.
  • In den obigen Fehlerregistern 125a, 125b wird, wenn es einen Codefehler in den gespeicherten Daten der obigen Speicherzelle 121 gibt, eine Adressenzahl, die den Fehler erzeugt, als Fehlerdaten gespeichert. Die gespeicherten Fehlerdaten sind Fehlerdaten, die zum ersten mal erzeugt werden nachdem jene Daten rückgesetzt werden durch den obigen Mikroprozessor 110B. Andernfalls sind die gespeicherten Fehlerdaten eine Erinnerung einer spezifischen Adresse für das sequentiell aktualisierte Speichern von Fehlerdaten, wenn es einen Codefehler in Bezug auf eine neue Adresse gibt durch sequentielles Auslesen der Inhalte jeder Adresse der obigen Speicherzelle 121.
  • Die obige Bestätigungsauslese-Einrichtung ist eine Einrichtung, die in Übereinstimmung mit dem Speichern von Fehlerdaten in den obigen Fehlerregistern 125a, 125b betrieben wird, und liest noch einmal die Inhalte der obigen Fehlerregister 125a, 125b aus und bestätigt sie, nachdem die Fehlerdaten rückgesetzt worden sind und dann wieder auf die Fehlererzeugungsadresse zugegriffen worden ist.
  • Die obige Überlappungsabnormalitäts-Beurteilungseinrichtung ist eine Einrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen, wenn die Inhalte der Fehlerregister 125a, 125b, die durch die obige Bestätigungsauslese-Einrichtung ausgelesen worden sind, dieselben Fehlerdaten enthalten.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 150 verhindert, dass das Schreibbefehlssignal unter Verwendung des obigen Mikroprozessors 110B dem obigen MRAM 120B in Bezug auf den Programmspeicherbereich des obigen MRAM 120B, der das obige Steuerprogramm speichert, zugeführt wird. Ferner gibt die Schreibverhinderungs/Freigabe-Einrichtung 150 die obige Schreibverhinderungsfunktion frei, wenn das externe Tool 108 mit dem obigen Mikroprozessor 110B verbunden ist und ein Schreibzustand des Steuerprogramms in Bezug auf das obige MRAM 120B vorliegt. Wenn kein externes Tool 108 verbunden ist, gibt die Schreibverhinderungs/Freigabe-Einrichtung ebenfalls die obige Schreibverhinderungsfunktion als eine Ausnahme frei, wenn das obige Steuerprogramm wiederhergestellt und geschrieben wird.
  • Abnormalitäts-Verarbeitung einschließlich mindestens einer Abnormalitätsmitteilung wird ausgeführt, wenn die obige Überlappungsabnormalitäts-Beurteilungseinrichtung eine Abnormalitätsbeurteilung trifft, oder wird ausgeführt in Übereinstimmung mit dem mehrfachen Ausführen einer Abnormalitätsbeurteilung.
  • Das obige MRAM 120B hat ferner eine Korrekturschreibeinrichtung 608, 818.
  • Das obige Fehlerregister erzeugt einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 einer Zieladresse zu decodieren. Wenn die ausgelesenen gespeicherten Daten Daten sind, die durch die obige Decodierausleseschaltung 123 wiederhergestellt und korrigiert sind, wird das obige Fehlerregister zu dem ersten Fehlerregister 125a zum Anordnen der den Fehler erzeugenden Adressenzahl bei einer ersten spezifischen Adresse, gespeichert als erste Fehlerdaten.
  • Die obige Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister 125a betrieben. Die obige Bestätigungsauslese-Einrichtung wird die erste Bestätigungsauslese-Einrichtung 603b, 813b, um wieder die Inhalte des obigen ersten Fehlerregisters 125a auszulesen und zu bestätigen, nachdem die ersten Fehlerdaten rückgesetzt worden sind und dann wieder auf die Fehlererzeugungsadresse zugegriffen worden ist.
  • Die obige Korrekturschreibeinrichtung 608, 818 wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister 125a wie zuvor betrieben als ein Ausleseergebnis unter Verwendung der obigen ersten Bestätigungsauslese-Einrichtung 603b, 813b. Die obige Korrekturschreibeinrichtung 608, 818 wird eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern gespeicherter Daten der Fehlererzeugungsadresse, die durch die obige Decodierausleseschaltung 123 ausgelesen worden sind, zu der Fehlererzeugungsadresse des obigen MRAM 120A durch die obige Korrekturcodehinzufügeschreibschaltung 122.
  • Die obige Überlappungsabnormalitäts-Beurteilungseinrichtung wird eine erste Überlappungsabnormalitäts-Beurteilungseinrichtung 610b, 831 zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität zeigen, wenn Auslesebestätigung durchgeführt wird durch die obige erste Bestätigungsauslese-Einrichtung 603b, 813b, oder wenn die Inhalte des obigen ersten Fehlerregisters 125a wieder dieselben Fehlerdaten in der Auslesebestätigung zeigen nachdem eine Korrektur durch die obige Korrekturschreibeinrichtung 608, 818 geschrieben worden ist.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 150 gibt die obige Schreibverhinderungsfunktion zu einer Wiederherstellungsoperationszeit unter Verwendung der obigen Korrekturschreibeinrichtung 608, 818 frei.
  • Das obige MRAM 120B hat die erste Fehler-Flag-Erzeugungsschaltung 124a zusätzlich zu dem obigen ersten Fehlerregister 125a.
  • In der obigen ersten Fehler-Flag-Erzeugungsschaltung 124a wird ein Fehler innerhalb einer Bitanzahl eines Bereichs erzeugt mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 einer designierten Adresse zu decodieren. Diese erste Fehler-Flag-Erzeugungsschaltung 124a ist eine Logikschaltung zum Erzeugen des ersten Fehler-Flag FL1 als Binärlogikinformation, wenn ausgelesene gespeicherte Daten Daten sind, die wiederhergestellt und korrigiert worden sind durch die obige Decodierausleseschaltung 123.
  • Das obige erste Fehler-Flag FL1 wird mit dem Unterbrechungseingangsanschluss des obigen Mikroprozessors 110B verbunden. Die obige erste Bestätigungsauslese-Einrichtung 603b, 813b und die obige Korrekturschreibeinrichtung 608, 818 werden in Übereinstimmung mit dem Erzeugen des ersten Fehler-Flag FL1 betrieben und ausgeführt, und eine Überlappungsabnormalitäts-Beurteilung wird durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 610b, 831 getroffen. Ferner wird das erste Fehler-Flag FL1 durch den obigen Mikroprozessor 110B rückgesetzt.
  • Das obige Fehlerregister erzeugt eine die Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigenden Fehler. Wenn ausgelesene gespeicherte Daten Daten sind, ohne die Möglichkeit, zu garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, wird das obige Fehlerregister das zweite Fehlerregister 125b zum Anordnen einer Adressenzahl, die den Fehler erzeugt, bei einer zweiten spezifischen Adresse gespeichert als zweite Fehlerdaten.
  • Die obige Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern der zweiten Fehlerdaten in das obige zweite Fehlerregister 125b betrieben. Die obige Bestätigungsauslese-Einrichtung wird eine zweite Bestätigungsauslese-Einrichtung 703b, 803b zum Rücksetzen der zweiten Fehlerdaten, und um dann wieder auf die Fehlererzeugungsadresse zuzugreifen, und die Inhalte des obigen zweiten Fehlerregisters 125b auszulesen und zu bestätigen.
  • Wenn eine Auslesebestätigung durch die obige zweite Bestätigungsauslese-Einrichtung 703b, 803b vorgenommen wird, wird die obige Überlappungsabnormalitäts-Beurteilungseinrichtung die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung 720b, 832 zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität zeigen, wenn die Inhalte des obigen zweiten Fehlerregisters 125b dieselben Fehlerdaten einschließen.
  • Das obige MRAM 120B hat die zweite Fehler-Flag-Erzeugungsschaltung 124b zusätzlich zu dem obigen zweiten Fehlerregister 125b.
  • Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b erzeugt einen Fehler, der die Bitanzahl eines Bereichs übersteigt mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren. Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b ist eine Logikschaltung zum Erzeugen des zweiten Fehler-Flag FL2 als Binärlogikinformation, wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren, ob diese ausgelesenen gespeicherten Daten mit den gespeicherten Ursprungsdaten konform sind.
  • Das obige zweite Fehler-Flag FL2 ist mit dem Unterbrechungseingangsanschluss des obigen Mikroprozessors 110B verbunden. Die obige zweite Bestätigungsauslese-Einrichtung 703b, 803b wird betrieben und ausgeführt in Übereinstimmung mit dem Erzeugen des zweiten Fehler-Flag FL2. Eine Überlappungsabnormalitäts-Beurteilung unter Verwendung der obigen zweiten Überlappungsabnormalitäts-Beurteilungseinrichtung 720b, 832 wird vorgenommen. Ferner wird das zweite Fehler-Flag FL2 durch den obigen Mikroprozessor 110B rückgesetzt.
  • Das obige MRAM 120B hat mindestens eines von dem ersten Fehlerregister 125a und der ersten Fehler-Flag-Erzeugungseinrichtung 124a und mindestens eines von den zweiten Fehlerregistern 125b und der zweiten Fehler-Flag-Erzeugungseinrichtung 124b. Ferner hat das obige MRAM 120B erste und zweite Streuabnormalitätsbeurteilungs-Einrichtungen 610a, 720a und eine Abnormalitätserzeugungs-Speichereinrichtung 140B, die in Übereinstimmung mit einem ersten Fehler und einem zweiten Fehler betrieben wird.
  • In dem obigen ersten Fehlerregister 125a wird ein Fehler innerhalb einer Bitanzahl innerhalb eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 einer designierten Adresse zu decodieren, erzeugt. Wenn ausgelesene gespeicherte Daten Daten sind, die wiederhergestellt und korrigiert worden sind durch die obige Decodierausleseschaltung 123, ist das obige erste Fehlerregister 125a ein Register zum Anordnen einer Adressenzahl, die den Fehler erzeugt, als erste Fehlerdaten an eine erste spezifische Adresse gespeichert. In der obigen ersten Fehler-Flag-Erzeugungsschaltung 124a wird ein Fehler innerhalb einer Bitzahl erzeugt innerhalb eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren. Wenn die ausgelesenen gespeicherten Daten Daten sind, die durch die obige Decodierausleseschaltung 123 wiederhergestellt und korrigiert worden sind, ist die obige erste Fehler-Flag-Erzeugungsschaltung 124a eine Logikschaltung zum Erzeugen des ersten Fehler-Flag FL1 als Binärlogikinformation.
  • Der obige erste Fehler ist eine periodische Information in Bezug auf das Vorliegen eines durch periodisches Überwachen, ob die ersten Fehlerdaten in dem obigen ersten Fehlerregister 125a gespeichert sind oder nicht, oder ob das obige erste Fehler-Flag FL1 erzeugt worden ist oder nicht, erfassten Fehlers.
  • Das obige zweite Fehlerregister 125b erzeugt einen Fehler, der die Bitzahl eines Bereichs übersteigt erzeugt, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren. Wenn ausgelesene gespeicherte Daten Daten sind, ohne die Möglichkeit, zu garantieren, ob die ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, ist das obige zweite Fehlerregister 125b ein Register zum Anordnen einer Adressenzahl, die den Fehler erzeugt, bei einer spezifischen Adresse, gespeichert als zweite Fehlerdaten.
  • Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b erzeugt einen die Bitanzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigenden Fehler. Die obige zweite Fehler-Flag-Erzeugungsschaltung 124b ist eine Logikschaltung zum Erzeugen des zweiten Fehler-Flag FL2 als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren, ob die ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind.
  • Der zweite Fehler ist eine periodische Information in Bezug auf das Existieren eines durch periodisches Überwachen, ob die zweiten Fehlerdaten in dem obigen zweiten Fehlerregister 125b gespeichert sind oder nicht, oder ob das obige zweite Fehler-Flag FL2 erzeugt worden ist oder nicht, erfassten Fehlers.
  • Die obigen ersten und zweiten Streuabnormalitätsbeurteilungs-Einrichtungen 610a, 720a sind eine Einrichtung zum Erzeugen ersten und zweiten Abnormalitätserfassungssignale ER1, ER2, wenn Erzeugungsfrequenzen (Häufigkeiten) des obigen ersten Fehlers und des zweiten Fehlers vorbestimmte Schwellwerte übersteigen.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140B ist eine Einrichtung zum Durchführen von mindestens einer Abnormalitätsmitteilung in Übereinstimmung mit einer Abnormalitätsbeurteilung, die durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung vorgenommen wird, und einer Abnormalitätsbeurteilung, die durch die obigen ersten und zweiten Streuabnormalitätsbeurteilungs-Einrichtungen 610a, 720a vorgenommen wird.
  • Demgemäß ist es kennzeichnend, dass eine Verbundfehlererzeugung gemeinsam überwacht wird und eine Steuerungssicherheit verbessert werden kann.
  • Die obigen ersten und zweiten Streuabnormalitätsbeurteilungs-Einrichtungen 610a, 720a werden durch gemeinsame Benutzung von Summationseinrichtungen und erster und zweiter Streuabnormalitätsbeurteilungs-Einrichtungen 606a, 706a gebildet.
  • Die obigen gemeinsam benutzten Summationseinrichtungen haben ein gemeinsam benutztes Momentanwertregister 126 und addieren oder subtrahieren den zweiten Variationswert Δ2 in Bezug auf das gemeinsam benutzte Momentanwertregister 126, wenn der obige erste Fehler erzeugt wird. Die obige gemeinsam benutzte Summationseinrichtung setzt auch das obige erste Fehlerregister 125a oder das erste Fehler-Flag FL1 zurück. Ferner, wenn kein erster Fehler erzeugt wird, subtrahiert oder addiert die obige gemeinsam benutzte Summationseinrichtung den ersten Variationswert Δ1 und führt Additions- und Subtraktionskorrekturen in Bezug auf das gemeinsam benutzte Momentanwertregister 126 durch, um beide zu mindern. Wenn der obige zweite Fehler erzeugt wird, addiert oder subtrahiert die obige gemeinsam benutzte Summationseinrichtung den fünften Variationswert Δ5 in Bezug auf das obige gemeinsam benutzte Momentanwertregister 126 und setzt das obige zweite Fehlerregister 125b oder das zweite Fehler-Flag FL2 zurück. Im Gegensatz hierzu subtrahiert oder addiert die obige gemeinsam benutzte Summationseinrichtung, wenn kein zweiter Fehler erzeugt wird, den vierten Variationswert Δ4 und führt Additions- und Subtraktionskorrekturen in Bezug auf das gemeinsam benutzte Momentanwertregister 126 durch, um beide zu mindern. Wenn ein Nicht-Betriebszustand des obigen ersten oder zweiten Fehlers sich fortsetzt, ist die obige gemeinsam benutzte Summationseinrichtung eine Einrichtung zum Stoppen der Additions- und Subtraktionskorrekturen unter Verwendung des obigen ersten Variationswertes Δ1 oder des obigen vierten Variationswertes Δ4 bei einem vorbestimmten normalseitigen Grenzwert.
  • Die obigen ersten und zweiten Streuabnormalitätserfassungseinrichtungen sind eine Einrichtung zum Erzeugen des ersten Abnormalitätserfassungssignals ER1 oder des zweiten Abnormalitätserfassungssignals ER2, wenn der Wert des obigen gemeinsam benutzten Momentanwertregisters 126 einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes annimmt durch Akkumulieren der obigen ersten, zweiten, vierten und fünften Variationswerte. Der obige zweite Variationswert Δ2 ist ein Wert, der größer ist als der erste Variationswert Δ1. Der obige fünfte Variationswert Δ5 ist ein Wert, der größer ist als der vierte Variationswert Δ4. Ferner werden der zweite Variationswert Δ2 und der fünfte Variationswert Δ5 festgelegt als Werte, die kleiner sind als ein zulässiger Akkumulationswert als die Differenz zwischen dem obigen abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  • Demgemäß ist es kennzeichnend, dass die Gewichtung des ersten Fehlers und des zweiten Fehlers geändert werden und eine Hochzählberechnung in zusammengesetzter Weise vorgenommen wird und das Erzeugen einer Streuabnormalität in einheitlicher Weise erfasst werden kann.
  • Das obige MRAM 120B schließt ferner ein Steuerprogramm als dritte Abnormalitätsbeurteilungs-Einrichtung 833 ein und hat eine Abnormalitätserzeugungs-Speichereinrichtung 140B.
  • Die obige dritte Abnormalitätsbeurteilungs-Einrichtung 833 ist eine Einrichtung zum sequentiellen Auslesen gespeicherter Daten eines spezifischen Intervallbereichs des obigen MRAMs 120B und zum Beurteilen des Vorhandenseins eines Codefehlers durch die Summenprüfung oder die CRC-Prüfung in Bezug auf Daten eines gesamten ausgelesenen Intervalls.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140B ist eine Einrichtung zum Durchführen von mindestens einer Abnormalitätsmitteilung in Übereinstimmung mit der durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 610b, 720b, 831, 832 vorgenommene Abnormalitätsbeurteilung und die durch die obige dritte Abnormalitätsbeurteilungs-Einrichtung 831 vorgenommene Abnormalitätsbeurteilung.
  • Das obige MRAM 120B schließt ferner ein Steuerprogramm als eine Prüfperiodenbeurteilungseinrichtung 801 ein zum Auswählen eines von einer Betriebsstartprüfeinrichtung, einer Konstantperiodenprüfeinrichtung und eine einem Abschalten vorangehende Prüfeinrichtung. Die obige Betriebsstartprüfeinrichtung ist eine spezifische Prüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 831, 832 oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung 833 in Bezug auf Hauptdaten eines spezifischen Bereichs, die in dem obigen MRAM 120B gespeichert sind, gerade nachdem der elektrische Leistungsschalter 102 eingeschaltet worden ist.
  • Die obige Konstantperiodenprüfeinrichtung ist eine Aufteilungsaktualisierungsprüfeinrichtung zum Aufteilen aller in dem obigen MRAM 120B gespeicherten Daten in mehrere Abschnitte in einem Einschaltfortsetzungszustand des elektrischen Leistungsschalters 102, und zum sequentiellen periodischen Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 831, 832 oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung 833 in Bezug auf jeweilige aufgeteilte Daten.
  • Die obige, einem Abschalten vorangehende Prüfeinrichtung ist eine kollektive Prüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 831, 832 oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung 833 in Bezug auf alle in dem obigen MRAM 120B gespeicherten Daten in einer Schließperiode des Verzögerungsrückführungs-Öffnen-Schließen-Elementes 130b gerade nachdem der elektrische Leistungsschalter 102 unterbrochen worden ist.
  • Der obige Mikroprozessor 110B steuert den Betriebszustand mindestens einer Ansaugluftsteuereinrichtung oder einer Kraftstoffeinspritzsteuereinrichtung in Übereinstimmung mit einem Betriebszustand der fahrzeugmontierten Sensorgruppen 106, 107 zum Erfassen eines Betriebszustandes einer Fahrzeugantriebsmaschine.
  • Das obige MRAM 120B schließt ferner ein Steuerprogramm als eine Notfallbetriebs- bzw. Notfall-Betriebseinrichtung ein zusätzlich zu dem Steuerprogramm als einer Normalbetriebseinrichtung bzw. Normaloperationseinrichtung und hat auch die Abnormalitätserzeugungs-Speichereinrichtung 140B.
  • Die obige Notfall-Betriebseinrichtung ist eine Einrichtung zum Ausführen einer Betriebsablaufsteuerung zum Mäßigen einer Antriebsmaschinendrehzahl durch das Einschränken eines Ansaugluftbetrags unter Verwendung der obigen Ansaugluftbetragssteuereinrichtung oder des Einschränkens eines Kraftstoffzufuhrbetrags unter Verwendung der Kraftstoffeinspritzsteuereinrichtung.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140B meldet eine Abnormalität in Übereinstimmung mit der durch mindestens eines von der obigen Überlappungsabnormalitäts-Beurteilungseinrichtung 610b, 720b, 831, 832 getroffenen Abnormalitätsbeurteilung, und schaltet selektiv Betriebsmodi von einem Normalbetriebsmodus unter Verwendung der obigen Normaloperationseinrichtung zu einem Notfallbetriebsmodus unter Verwendung der obigen Notfall-Betriebseinrichtung.
  • Das obige MRAM 120B schließt ferner ein Steuerprogramm als Korrekturübermittlungseinrichtung 827 ein. Der obige Mikroprozessor 110B hat einen nicht-flüchtigen Backup-Speicher 161B, der das Steuerprogramm als die obige Notfall-Betriebseinrichtung speichert.
  • Die obige Korrekturübermittlungseinrichtung 827 ist eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern eines in dem obigen Backup-Speicher 161B gespeicherten Notfallbetriebsprogramms zu einer Fehlererzeugungsadresse des obigen MRAMs 120b durch die obige Korrekturcodehinzufügeschreibschaltung 122 in Übereinstimmung mit der durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 832 getroffene Abnormalitätsbeurteilung.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 150 gibt die obige Schreibverhinderungsfunktion zu einer Wiederherstellungsoperationszeit unter Verwendung der obigen Korrekturübermittlungseinrichtung 827 frei.
  • Der obige Mikroprozessor 120B ist seriell mit der kooperierenden Hilfs-CPU 160 verbunden. Die Hilfs-CPU 160 ist ein Mikroprozessor, der mit einem nicht-flüchtigen Hilfsprogrammspeicher 161 kooperiert und ein Überwachungssteuersignal zwischen dieser Hilfs-CPU 160 und dem obigen Mikroprozessor 120B kommuniziert.
  • Der obige Hilfsprogrammspeicher 161 schließt einen nicht-flüchtigen Backup-Speicher ein, der das Steuerprogramm als die obige Notfall-Betriebseinrichtung speichert.
  • Demgemäß ist kennzeichnend, dass kein übermäßiger Backup-Speicher erforderlich ist und das Steuerprogramm für den Notfallbetrieb unter Verwendung eines Teilbereichs des Hilfsprogrammspeichers gespeichert werden kann.
  • Der Watch-Dog-Timer 130 und die Abnormalitätserzeugungs-Speichereinrichtung 140B werden gemeinsam in dem obigen Mikroprozessor 110B verwendet.
  • Der Watch-Dog-Timer 130 ist eine Timerschaltung zum Erzeugen des Rücksetzimpulssignals RS1 in Übereinstimmung mit der Tatsache, dass die Impulsbreite des Watch-Dog-Löschsignals WD1, das durch den obigen Mikroprozessor 110B erzeugt wird, einen vorbestimmten Wert übersteigt, und initialisiert den Mikroprozessor 110B und startet ihn neu.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140B wird in Übereinstimmung mit dem Erzeugen von Abnormalitätserfassungsimpulssignalen ER1, ER2 betrieben, die durch die durch das Beurteilen der Abnormalitätserzeugung durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung 610b, 720b, 831, 832 verursacht werden, und das den obigen Watch-Dog-Timer 130 verwendende Rücksetzimpulssignal RS1. Die obige Abnormalitätserzeugungs-Speichereinrichtung 140B führt mindestens eine Abnormalitätmitteilung in Übereinstimmung mit dem einmaligen Erzeugen eines Impulssignals oder dem mehrmaligen Erzeugen von Impulssignalen durch. Ferner ist die obige Abnormalitätserzeugungs-Speichereinrichtung 140B eine Logikschaltung, die durch eine Flipflop-Schaltung oder eine Zählerschaltung gebildet wird zum selektiven Umschalten von Betriebsmodi von dem normalen Betriebsmodus unter Verwendung der obigen Normaloperationseinrichtung zu dem Notfallbetriebsmodus unter Verwendung der obigen Notfall-Betriebseinrichtung. Eine Antriebsstoppeinrichtung 142 und eine Speicherfreigabe-Einrichtung 112B werden zu der Logikschaltung hinzugefügt.
  • Die obige Antriebsstoppeinrichtung 142 wird betrieben, wenn die obige Abnormalitätserzeugungs-Speichereinrichtung 140B eine Abnormalitätserzeugung entscheidet und speichert. Die obige Antriebsstoppeinrichtung 142 ist eine Gatterschaltung zum Verhindern des Antreibens einer partiellen spezifischen Elektrolast innerhalb der obigen Elektrolastgruppen 105a, 105b.
  • Die obige Speicherfreigabe-Einrichtung 112B ist eine Einrichtung zum Rücksetzen eines Abnormalitätsspeichersignals unter Verwendung der obigen Abnormalitätserzeugungs-Speichereinrichtung 140B durch ein in Übereinstimmung mit einer manuellen Operation unter Verwendung von Wiedereinschalten des elektrischen Leistungsschalters 102 etc. betriebenen Rücksetzimpulssignals.
  • Ausführungsmodus 3 der Erfindung
  • (1) Detaillierte Erläuterung des Aufbaus
  • 9, die ein Schaltungsblockdiagramm einer Vorrichtung der dritten Ausführungsform dieser Erfindung zeigt, wird anhand der Punkte, die sich von jenen der 1 als einem Zentrum unterscheiden, beschrieben. In jeder Figur zeigen gemeinsame Bezugszeichen dieselben oder entsprechende Abschnitte.
  • In 9 sind eine externe Elektroenergiequelle 101, ein elektrisches Leistungsrelais und ein Elektrolastleistungsrelais außerhalb einer Elektroniksteuerung 100C angeordnet. Eine erste Elektrolastgruppe 105a, eine zweite Elektrolastgruppe 105b, eine Öffnen-Schließen-Sensorgruppe 106, eine Analogsensorgruppe 107, ein externes Tool 108 und eine Alarmanzeige 109 sind verbunden. Elektrizität wird der ersten Elektrolastgruppe 105 einem später beschriebenen Mikroprozessor 110C durch eine erste Ausgangsschnittstellenschaltung 115a derart zugeführt, dass die erste Elektrolastgruppe 105a betrieben wird. Elektrizität wird der zweiten Elektrolastgruppe 105b durch eine zweite Ausgangsschnittstellenschaltung 115b derart zugeführt, dass die zweite Elektrolastgruppe 105 betrieben wird. Ein Signal wird in die Öffnen-Schließen-Sensorgruppe 106 durch eine Eingangsschnittstellenschaltung 116 eingegeben. Ein Signal wird zu der Analogsensorgruppe 107 durch eine Analogeingangsschnittstellenschaltung 117 eingegeben. Das externe Tool 108 ist über eine serielle Schnittstellenschaltung 118 verbunden. Die Alarmanzeige 109 wird von einem Setz- bzw. Einstell-Ausgangsanschluss einer Flipflop-Schaltung 140C als eine Abnormalitätserzeugungs-Speichereinrichtung betrieben.
  • Als der interne Aufbau der Elektroniksteuerung 100C ist der Mikroprozessor 110C mit Hilfe eines Busses mit dem MRAM 120C als einem nicht-flüchtigen Programmspeicher verbunden.
  • Der Mikroprozessor 110C wird durch eine stabilisierte Spannung betrieben, die durch eine geregelte Elektroenergiequellen-Einheit 111 erzeugt wird, der Elektrizität von dem Ausgangskontakt 103b des elektrischen Leistungsrelais zugeführt wird. Ein Erregungszustand in Bezug auf eine Magnetspule 103a des elektrischen Leistungsrelais wird durch ein Treiberschaltungselement 113A von einer Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 fortgesetzt. Eine Rücksetzimpulserzeugungsschaltung 112C erzeugt ein Rücksetzimpulssignal an einem ansteigenden Zeitpunkt einer gesteuerten Elektroenergiequellen-Einheit 111 und initialisiert den Mikroprozessor 110C durch ein logisches Summenelement 131, das später beschrieben wird, und setzt auch eine Flipflop-Schaltung 140C als eine Abnormalitätserzeugungs-Speichereinrichtung, die später beschrieben wird, zurück.
  • Das MRAM 120C wird in Adressbereiche aufgeteilt, die unterschiedlich sind in einem Programmspeicherbereich, einem Datenspeicherbereich, und Speichern wird durchgeführt. Der Programmspeicherbereich wird hauptsächlich durch ein Eingabe-Ausgabe-Steuerprogramm gebildet, das nicht überschrieben und geändert wird während des Betriebs des Mikroprozessors 110C nachdem Daten von dem externen Tool 108 übermittelt und geschrieben worden sind. Der Datenspeicherbereich wird jederzeit während des Betriebs des Mikroprozessors 110C überschrieben und geändert.
  • Das MRAM 120C schließt ferner eine Korrekturcodehinzufügeschreibschaltung 122, eine Decodierausleseschaltung 123, erste und zweite Fehler-Flag-Erzeugungsschaltungen 124aa, 124bb, erste und zweite Fehlerregister 125a, 125b, die in dem obigen Datenspeicherbereich angeordnet sind, und ein Steuerprogramm als eine später beschriebenen Bestätigungsauslese-Einrichtung und eine später beschriebene Überlappungsabnormalitäts-Beurteilungseinrichtung, die in dem obigen Programmspeicherbereich angeordnet sind, ein. Die Korrekturcodehinzufügeschreibschaltung 122 schreibt gespeicherte Daten unter Hinzufügen eines Fehlerkorrekturcodes in die Speicherzelle 121 einer designierten Adresse (Zieladresse) in Übereinstimmung mit einem Schreibbefehlssignal von dem Mikroprozessor 110C. Die Decodierausleseschaltung 123 decodiert die obigen gespeicherten Daten von der Speicherzelle 121 der designierten Adresse und liest sie aus in Übereinstimmung mit einem Auslesebefehlssignal von dem Mikroprozessor 110C. Das Schreibbefehlssignal von dem Mikroprozessor 110C ist ausgebildet um dem MRAM durch eine später beschriebene Schreibverhinderungs/Freigabe-Einrichtung 1410 zugeführt zu werden.
  • In der obigen ersten Fehler-Flag-Erzeugungsschaltung 124aa wird ein Fehler innerhalb einer Bitzahl eines Bereichs erzeugt mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren. Ausgelesene gespeicherte Daten sind Daten, die durch die obige Decodierausleseschaltung wiederhergestellt und korrigiert worden sind und die obige erste Fehler-Flag-Erzeugungsschaltung 124a ist eine Logikschaltung zum Erzeugen eines ersten Fehler-Flag FL11 als Binärlogikinformation. Jedoch wird ein Betriebszustand des ersten Fehler-Flag FL11 in Übereinstimmung mit dem Vorliegen einer Fehlererzeugung einer jeweiligen Zugriffsadresse des MRAM 120C geändert.
  • Die obige zweite Fehler-Flag-Erzeugungsschaltung 124bb erzeugt einen Fehler, der eine Bitanzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigt. Wenn ausgelesene gespeicherte Daten Daten sind, ohne die Möglichkeit, zu garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, ist die zweite Fehler-Flag-Erzeugungsschaltung 124bb eine Logikschaltung zum Erzeugen eines zweiten Fehler-Flag FL22 als Binärlogikinformation. Ein Betriebszustand des zweiten Fehler-Flag FL22 wird jedoch in Übereinstimmung mit mit dem Vorliegen einer Fehlererzeugung einer jeweiligen Zugriffsadresse des MRAM 120C geändert.
  • Ein Watch-Dog-Timer 130 überwacht ein Watch-Dog-Löschsignal WD1 als Impulsfolgensignal, das von dem Mikroprozessor 110C erzeugt wird. Wenn die Impulsbreite des Watch-Dog-Löschsignals WD1 einen vorbestimmten Schwellwert übersteigt, erzeugt der Watch-Dog-Timer 130 ein Rücksetzimpulssignal RS1 und führt das Rücksetzimpulssignal RS1 einem Rücksetzeingangsanschluss RST1 des Mikroprozessors 110C durch ein logisches Summenelement 131 zu und initialisiert den Mikroprozessor 110C und startet ihn neu.
  • Ferner wird das Rücksetzimpulssignal RS1 einem Einstelleingangsanschluss (Set) der Zählerschaltung 140C als einer später beschriebenen Abnormalitätserzeugungs-Speicherschaltung durch ein logisches Summenelement 141C zugeführt.
  • Der Watch-Dog-Timer 130 erzeugt ein Ausgabezulässigkeitssignal OUTE wenn die Impulsbreite des Watch-Dog-Löschsignals WD1 normal ist. Demnach ist es möglich, die Augsgangsgrößen erster und zweiter Ausgangsschnittstellenschaltungen 115a, 115b zu erzeugen.
  • Die Flipflop-Schaltung 140C als eine Abnormalitätserzeugungs-Speicherschaltung wird durch ein logisches Summenausgangssignal des logischen Summenelementes 141C gesetzt. Erste und zweite Abnormalitätserfassungssignale ER1, ER2, die durch den Mikroprozessor 110C erzeugt werden, und eine Rücksetzimpulssignal RS1, das durch den Watch-Dog-Timer 130 erzeugt wird, werden einem Eingangsanschluss des logischen Summenelementes 141C zugeführt.
  • Eine Gatterschaltung 142 als eine Antriebsstoppeinrichtung ist zwischen einer Elektrolastversorgungsbefehls-Ausgangsgröße DR2, die durch den Mikroprozessor 110C erzeugt wird, und einem Inversionstreiberschaltungselement 114 verbunden. Die Gatterschaltung 142 erregt die Magnetspule 104a des Elektrolastleistungsrelais, wenn die Elektrolastversorgungsbefehls-Ausgangsgröße DR2 einen Logikpegel ”H” hat. Jedoch wird die Magnetspule 104a ent-erregt, wenn der Logikpegel eines Set-Ausgangsanschlusses der Flipflop-Schaltung 140C ”H” wird.
  • Ferner wird in einem solchen Abnormalitätsentscheidungszustand ein Modusumschaltbefehlssignal LPH dem Mikroprozessor 110C zugeführt.
  • Eine Abnormalitätszählschaltung 170, die durch Hardware aufgebaut ist, addiert oder subtrahiert eine Erzeugungszeitzahl des ersten Fehler-Flag FL11. Die Subtraktions-Berechnung oder die Additionsberechnung wird durch ein Frequenzteilungssignal DNP eines Auslesebefehlssignals vorgenommen, das von dem Mikroprozessor 110C zugeführt wird. Die Abnormalitätszählschaltung 170 wird derart initialisiert, dass beispielsweise der Momentanwert Null wird durch ein von einer Rücksetzimpulserzeugungsschaltung 112C zu einer Elektroenergieeinschaltzeit erzeugtes Rücksetzimpulsssignal oder ein durch den Mikroprozessor 110C erzeugtes Löschsignal CL1. Wenn der Momentanwert der Abnormalitätszählschaltung 170 einen vorbestimmten Grenzschwellwert erreicht, wird eine Hochzählaugsgangsgröße EP1 erzeugt und wird in den Mikroprozessor 110C eingegeben.
  • Eine Abnormalitätszählschaltung 180, die durch Hardware aufgebaut ist, addiert oder subtrahiert eine Erzeugungszeitzahl des zweiten Fehler-Flag FL22. Die Subtraktions-Berechnung oder die Additionsberechnung wird durch ein Frequenzteilersignal DNP eines von dem Mikroprozessor 110C zugeführten Auslesebefehlssignals vorgenommen. Die Abnormalitätszählschaltung 180 wird derart initialisiert, dass beispielsweise der Momentanwert Null wird durch das durch die Rücksetzimpulserzeugungsschaltung 112c zu einem Elektroenergieeinschaltzeitpunkt erzeugte Rücksetzimpulssignal oder ein durch den Mikroprozessor 110C erzeugtes Löschsignal CL2. Wenn der Momentanwert der Abnormalitätszählschaltung 180 einen vorbestimmten Grenzschwellwert erreicht, wird eine Hochzählausgangsgröße EP2 erzeugt und wird in den Mikroprozessor 110C ausgegeben.
  • Der Mikroprozessor 110C erzeugt erste und zweite Abnormalitätserfassungssignale ER1, ER2 in Übereinstimmung mit der Eingabe von Hochzählausgangsgrößen EP1, EP2 und erzeugt erste und zweite Löschsignale CL1, CL2 und initialisiert die Abnormalitätszählschaltungen 170, 180.
  • (2) Detaillierte Erläuterung von Verhalten und Betrieb.
  • In der Vorrichtung der dritten Ausführungsform dieser Erfindung, die wie in 9 aufgebaut ist, wird der Ausgangskontakt 103b des elektrischen Leistungsrelais, wenn der elektrische Leistungsschalter 102 geschlossen wird, geschlossen und Elektrizität wird von der externen Elektroenergiequelle 101 zu der geregelten Elektroenergiequellen-Einheit 111 geführt. Demnach wird eine stabilisierte geregelte Elektroenergiequellenspannung Vcc erzeugt und der Mikroprozessor 110C, die Flipflop-Schaltung 140C und die Abnormalitätszählschaltungen 170, 180 werden durch ein von der Rücksetzimpulserzeugungsschaltung 112C erzeugtes Rücksetzimpulssignal initialisiert. Dann beginnt der Mikroprozessor 110C zu arbeiten und erzeugt ein Watch-Dog-Löschsignal WD1.
  • Bei einer erstmaligen Elektroversorgungszeit, bevor ein Steuerprogramm in das MRAM 120C gespeichert worden ist, wird das Steuerprogramm von dem externen Tool 108 zu dem MRAM 120C auf der Basis eines im MRAM 120C im Voraus gespeicherten Bootprogramms übermittelt und gespeichert.
  • Wenn das Steuerprogramm durch das externe Tool 108 geschrieben wird, werden sowohl die Logikpegel eines Toolverbindungssignals TOOl als auch eines Adress-Signals A15 der höchsten Ordnung ”H”. Ein Schreibbefehlssignal WR des Mikroprozessors 110C wird dem MRAM 120C als Schreibbefehlseingangsgröße WRM unverändert zugeführt.
  • Andererseits, wenn der elektrische Leistungsschalter 102 geschlossen wird, nachdem das Steuerprogramm in dem MRAM 120C gespeichert ist, werden der Mikroprozessor 110C, die Flipflop-Schaltung 140C und die Abnormalitätszählschaltungen 170, 180 initialisiert und der Mikroprozessor 110C beginnt mit dem Betrieb. Der Mikroprozessor 110C erzeugt dann ein Watch-Dog-Löschsignal WD1 und erzeugt auch eine Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 und eine Elektrolastversorgungsbefehls-Ausgangsgröße DR2. Die Magnetspule 104a des Elektrolastleistungsrelais wird erregt.
  • In diesem Zustand erhält das Toolverbindungssignal TOOL einen Logikpegel ”L”. Als ein Ergebnis hiervon wird in Bezug auf den Programmspeicherbereich, in dem der Logikpegel des Adress-Signals A15 der höchsten Ordnung gemeinsam ”H” wird, kein Schreibbefehlssignal WR zu dem MRAM 120C zugeführt. selbst wenn der Logikpegel des Schreibbefehlssignals ”H” wird.
  • Jedoch wird das Schreibbefehlssignal WR gültig in Bezug auf den Datenspeicherbereich, in dem der Logikpegel des Adress-Signals A15 der höchsten Ordnung gemeinsam ”L” wird.
  • Ferner wird ein später beschriebenes Neuschreibkorrekturbefehlssignal WRC immer unabhängig von dem Speicherbereich gültig und seine Details werden später durch 14 beschrieben.
  • Der Mikroprozessor 110C steuert die Betriebszustände der ersten und zweiten Elektrolastgruppen 105a, 105b in Übereinstimmung mit dem Spannungspegel eines von der Analogsensorgruppe 107 erhaltenen Analogsignals, einem Betriebszustand eines EIN/AUS-Signals, das von der Öffnen-Schließen-Sensorgruppe 106 erhalten wird, und einem Eingabe-Ausgabe-Steuerprogramm, das in der Speicherzelle 121 des MRAM 120C gespeichert ist.
  • Ein Setzeingangssignal wird einem Setzeingangsanschluss einer Flipflop-Schaltung 140C durch ein logisches Summenelement 141C zugeführt, wenn die ersten und zweiten Abnormalitätserfassungssignale ER1, ER2 ein Abnormalitätserfassungsimpulssignal durch eine Rauschfehleroperation etc. erzeugen während des Betriebs der Mikroprozessors 110C, und der Watch-Dog-Timer 130 ein Rücksetzimpulssignal RS1 erzeugt. Die Flipflop-Schaltung 140C speichert einen Abnormalitätserzeugungszustand und der Logikpegel eines Setzausgangsanschlusses wird ”H”.
  • Als ein Ergebnis hiervon wird eine Alarmanzeige 109 betrieben und die Elektrolastversorgungsbefehls-Ausgangsgröße DR2 wird durch die Gatterschaltung 142 unterbrochen und die Magnetspule 104a des Elektrolastleistungsrelais wird enterregt. Ein Modusumschaltbefehlssignal LPH wird dem Mikroprozessor 110C zugeführt. Als ein Ergebnis hiervon geht der Mikroprozessor 110C weiter zu einem Notfallbetriebsmodus bzw. Notfall-Betriebsmodus zum Einschränken einer Antriebsmaschinendrehzahl.
  • Wenn der elektrische Leistungsschalter 102 während des Betriebs der Mikroprozessors 110C geöffnet wird, wird eine Erregung in Bezug auf die Magnetspulen 103a, 104a fortgesetzt durch die Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 und das Treiberschaltungselement 113A. Der Mikroprozessor 110C führt Bestätigungsspeichern der Lernspeicherinformation etc. durch und stoppt dann selbst die Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1. Als ein Ergebnis hiervon wird die Magnetspule 103a ent-erregt.
  • Wenn der elektrische Leistungsschalter 102 wieder eingeschaltet wird, werden der Mikroprozessor 110C und die Flipflop-Schaltung 140C durch die Rücksetzimpuls-Erzeugungsschaltung 112C initialisiert. Wenn demgemäß ein abnormales Speichern unter Verwendung der Flipflop-Schaltung 140C durch eine Rauschfehleroperation bereitgestellt wird, wird sie wieder im normalen Betriebszustand eingerichtet.
  • Wenn jedoch erste und zweite Abnormalitätserfassungssignale ER1, ER2 vorliegen oder der Watch-Dog-Timer das Rücksetzimpulssignal RS1 erzeugt durch eine Hardwareabnormalität des MRAM 120C oder anderes, speichert die Flipflop-Schaltung 140C wieder jene Abnormalitätssignale und führt rasch eine Abnormalitätsmitteilung, ein Abschalten des Elektrolastleistungsrelais etc. aus.
  • In den Abnormalitätszählschaltungen 170, 180 wird zu jedem Auslesezeitpunkt des MRAM 120C die Additionsberechnung eines Zählwerts vorgenommen, wenn ein erster oder zweiter Fehler erzeugt wird. Beispielsweise wird Subtraktionsverarbeitung einmal ausgeführt pro 100 Auslesebefehlssignale und der Momentanwert wird beschränkt, um nicht Null oder kleiner zu werden.
  • Ferner, beispielsweise wenn der Momentanwert von Abnormalitätszählschaltungen 170, 180, 10 oder 4 wird, werden Aufwärtszählausgangsgrößen EP1, EP2 erzeugt.
  • Demgemäß erzeugt die Abnormalitätszählschaltung 170 die Aufwärtszählausgangsgröße EP1, wenn Streuabnormalitäten 10 Mal in Bezug auf 100-maliges Auslesen erzeugt werden. die Abnormalitätszählschaltung 180 erzeugt die Aufwärtszählausgangsgröße EP2 wenn Streuabnormalitäten viermal in Bezug auf ein 100-maliges Auslesen erzeugt werden.
  • Als Nächstes werden 10A und 10B als Ablaufdiagramme zum Erläutern eines Betriebsablaufs in Bezug auf eine erste Abnormalitätsbeurteilung in 9 erläutert.
  • In 10A als einem Ablaufdiagramm zum Erläutern der Betriebabläufe des Mikroprozessors 110C ist ein Prozess 1000 ein Schritt zum Starten eines Abnormalitätsbeurteilungs-Betriebs des MRAM 120C durch den Mikroprozessor 110C (Betriebsstartprozess 1000). Im nachfolgenden Prozess 1001 wird beurteilt, ob es ein erstmaliger Betrieb ist in Übereinstimmung damit, ob ein Anfangs-Flag in einem nachfolgenden Prozess 1002 gesetzt worden ist. Wenn es der erstmalige Betrieb ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1002. Im Gegensatz hierzu, wenn es kein erstmaliger Betrieb ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1003.
  • Der Prozess 1002 ist ein Schritt zum Initialisieren der Momentanwerte der obigen ersten und zweiten Fehler-Flag-Erzeugungsschaltung 124aa, 124bb, der ersten und zweiten Fehlerregister 125a, 125b und der Abnormalitätszähl-Schaltungen 170, 180 und zum Setzen des nicht gezeigten Anfangs-Flag. Das Anfangs-Flag wird rückgesetzt, wenn der elektrische Leistungsschalter 102 eingeschaltet wird.
  • Im Prozess 1003 wird beurteilt, ob es eine Zeit für ein Auslesen der Inhalte des ersten Fehlerregisters 125a ist. Wenn eine Ausleseperiode vorliegt, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1003a. Im Gegensatz hierzu, wenn keine Ausleseperiode vorliegt, wird die Beurteilung NEIN getroffen und der Ablauf geht zum Prozess 1111a der 11A weiter durch einen Weiterleitungsanschluss 11B. Die Beurteilung, ob eine Ausleseperiode vorliegt oder nicht, wird durch einen nicht gezeigten Timer gemessen. Beispielsweise wird die Beurteilung JA getroffen in einem Verhältnis einer Zeit für etwa 10 ms.
  • Der Prozess 1003a ist ein Schritt zum Auslesen der Inhalte des ersten Fehlerregisters 125a und des Überschreibens und Speicherns dieser Inhalte in ein nicht dargestelltes Temporärregister mit Priorität im After-Writing und zum Rücksetzen der Inhalte des ersten Fehlerregisters 125a.
  • Im nachfolgenden Prozess 1004a wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1007a zu einer Zeit des Erzeugens des ersten Fehlers in Übereinstimmung damit, ob die in dem Prozess 1003a ausgelesenen Inhalte des Temporärregisters ein Erzeugungszustand des ersten Fehlers sind. Im Gegensatz hierzu, wenn kein erster Fehler erzeugt wird, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1011a der 11A durch den Weiterleitungsanschluss 11B.
  • Der erste Fehler ist ein Fehler mit einer Möglichkeit einen Code zu korrigieren. Wenn die Inhalte des ersten Fehlerregisters 125a eine Adresse der Speicherzelle 121 sind, wird beurteilt, dass der erste Fehler erzeugt ist.
  • Ein Prozess 1007a ist ein Schritt zum Designieren (Designieren) der den Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte, aber die Fehlererzeugungsadresse ist eine Adresse, die im Prozess 2003a erfasst worden ist.
  • Der Prozess 1003b, der nachfolgend zu dem Prozess 1007a ausgeführt wird, ist ein Schritt zum Auslesen der Inhalte des ersten Fehlerregisters 125a und des Überschreibens jener Inhalte in dem nicht dargestellten Temporärregister, und des Rücksetzens der Inhalte des ersten Fehlerregisters 125a.
  • Im nachfolgenden Prozess 1004b wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1007b zu einer Zeit des Erzeugens eines ersten Fehlers in Übereinstimmung damit, ob die Inhalte des im Prozess 1003b ausgelesenen Temporärregister ein Erzeugungszustand des ersten Fehlers sind. Im Gegensatz hierzu, wenn kein erster Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1111a der 11A durch den Weiterleitungsanschluss 11B.
  • Der Prozess 1007b ist ein Schritt zum Designieren einer den Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte, aber die Fehlererzeugungsadresse ist eine Adresse, die im Prozess 1003b erfasst wird.
  • Der nachfolgende Prozess 1008 ist ein Schritt zum Wiederbringen und Schreiben von im Prozess 1007b ausgelesenen Decodierdaten durch die Korrekturcodehinzufügeschreibschaltung 122.
  • Im Prozess 1009a, der nachfolgend zum Prozess 1008 ausgeführt wird, wird ein Impuls des ersten Abnormalitätserfassungs-Signals ER1 erzeugt und die Inhalte des ersten Fehlerregisters 125a werden rückgesetzt. Nachdem ein Löschsignal CL1 erzeugt worden ist und die Abnormalitätszähl-Schaltung 170 rückgesetzt worden ist, geht der Ablauf weiter zum Prozess 1103a der 11A über den Weiterleitungsanschluss 11A.
  • In 10B als einem Ablaufdiagramm zum Erläutern des Betriebs, der äquivalent eine Zähloperation der Abnormalitätszählschaltung 170 ausdrückt, ist Prozess 1010 ein Betriebsstartprozess der Abnormalitätszählschaltung 170. Im nachfolgenden Prozess 1011 wird der Logikpegel des Löschsignals CL1 beurteilt. Wenn der Logikpegel ”H” ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1012. Im Gegensatz hierzu, wenn der Logikpegel ”L” ist, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1013. Der Prozess 1012 ist ein Schritt zum Rücksetzen des Momentanwerts der Abnormalitätszählschaltung 170 auf Null und dann zum Weitergehen zum Prozess 1013. Im nachfolgenden Prozess 1013 wird der Logikpegel des ersten Fehler-Flag FL11 beurteilt. Wenn der Logikpegel ”H” ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1C15a. Im Gegenssatz hierzu, wenn der Logikpegel ”L” ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1014.
  • Im Prozess 1014 wird die Logikpegel des durch den Mikroprozessor 110C erzeugten Frequenzteilungssignals DNP beurteilt. Wenn der Logikpegel ”H” ist, wird eine Beurteilung JA getroffen und der Ablauf geht zum Prozess 1015b. Im Gegensatz hierzu wenn der Logikpegel ”L” ist, wird die Beurteilung NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 1011.
  • Der Prozess 1015a ist ein Schritt zum Hinzufügen von 1 zu dem Momentanwert der Abnormalitätszählschaltung 170. Der Prozess 1015b ist ein Schritt zum Subtrahieren von 1 von dem Momentanwert der Abnormalitätszählschaltung 170. Jedoch wird der Momentanwert der Abnormalitätszählschaltung 170 festgelegt, um nicht Null oder kleiner zu werden.
  • Ein Prozessblock 1015, der durch den Prozess 1015a und den Prozess 1015b gebildet wird, wird eine erste Summationseinrichtung.
  • Im Prozess 1016, der nachfolgend zu dem Prozess 1015a oder dem Prozess 1015b ausgeführt wird, wird beurteilt, ob der Momentanwert der Abnormalitätszählschaltung 170 ”10” übersteigt. Wenn kein Momentanwert ”10” übersteigt, wird die Beurteilung NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 1011. Im Gegensatz hierzu, wenn der Momentanwert ”10” übersteigt, wird die Beurteilung JA getroffen und der Ablauf wird weitergeführt zum Prozess 1017.
  • Im Prozess 1017 wird der Ablauf zurückgeführt zum Prozess 1011 nachdem die Hochzählausgangsgröße EP1 erzeugt wird.
  • Der Prozessblock 1010a ist eine Prozessgruppe, die aus einer ersten durch Prozesse 1011 bis 1010 gebildeten Streuabnormalitätsbeurteilungs-Einrichtung besteht. Der Prozessblock 1010b ist eine Prozessgruppe, die einen durch Prozesse 1003b, 1004b aufgebaute erste Überlappungsabnormalitäts-Beurteilungseinrichtung bildet.
  • In dem Prozessblock 1010a wird die Erzeugungsfrequenz (Häufigkeit) des ersten an vielen unspezifischen Adressen erzeugten Fehlers erfasst und das Erzeugen einer ersten Streuabnormalität wird beurteilt. Im Gegensatz hierzu wird im Block 1010b das Erzeugen einer ersten Überlappungsabnormalität beurteilt durch eine Neubestätigungsoperation in Bezug auf eine durch den Prozess 1007a designierte spezifische Adresse während der Abnormalitätserzeugung.
  • Das obige Ablaufdiagramm wird allgemein schematisch erläutert.
  • Ein Prozess 1015 entspricht einer ersten Additions-Subtraktionsschaltung. Die erste Additions-Subtraktionsschaltung ist die Abnormalitätszählschaltung 170, die durch Hardware aufgebaut wird, und addiert (oder subtrahiert) eine Erzeugungszeitzahl des ersten Fehler-Flag FL11, das durch das MRAM 120C erzeugt wird. Die Subtraktions-Berechnung (oder die Additionsberechnung) wird durch das Frequenzteilungssignal DNP eines von dem Mikroprozessor 110C zugeführten Auslesebefehlssignals vorgenommen.
  • Der Prozess 1016 entspricht einer ersten Abnormalitätserfassungseinrichtung. Die erste Streuabnormalitätserfassungseinrichtung erzeugt eine Hochzählausgangsgröße EP1 als ein erstes Abnormalitätserfassungssignal, wenn der Momentanwert der Abnormalitätszählschaltung 170 einen vorbestimmten festgelegten Schwellwert übersteigt.
  • Wenn demgemäß ein erster Fehler durch eine Rauschoperation etc. gestreut erzeugt wird, wird nicht unmittelbar eine Hochzählausgangsgröße EP1 erzeugt. Wenn der erste Fehler durch eine Hardwareabnormalität kontinuierlich erzeugt wird, wird rasch die Hochzählausgangsgröße EP1 erzeugt.
  • Der Prozessblock 1010a wird eine erste Streuabnormalitätsbeurteilungs-Einrichtung, die die erste Summationseinrichtung 1015 und die erste Streuabnormalitätserfassungseinrichtung 1016 einschließt.
  • Der Prozess 1003b entspricht einer ersten Bestätigungsauslese-Einrichtung. Die erste Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern erster Fehlerdaten des ersten Fehlerregisters 125a betrieben und setzt die ersten Fehlerdaten (durch den Prozess 1003a) zurück. Dann greift die erste Bestätigungsauslese-Einrichtung noch einmal auf eine Fehlererzeugungsadresse (durch den Prozess 1007a) zu. Daraufhin liest die erste Bestätigungsauslese-Einrichtung wieder die Inhalte des ersten Fehlerregisters 125a aus und bestätigt sie.
  • Ein Prozess 1008 entspricht einer Korrekturschreibeinrichtung. Die Korrekturschreibeinrichtung wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister 125a betrieben wie zuvor als ein Ausleseergebnis unter Verwendung der ersten Bestätigungsauslese-Einrichtung. Die Korrekturschreibeinrichtung wird eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern von durch die Decodierausleseschaltung 123 ausgelesenen gespeicherten Daten der Fehlererzeugungsadresse zu der Fehlererzeugungsadresse des MRAM 120C durch die Korrekturcodehinzufügeschreibschaltung 122.
  • Der Prozessblock 1010b entspricht einer ersten Überlappungsabnormalitäts-Beurteilungseinrichtung. Die erste Überlappungsabnormalitäts-Beurteilungseinrichtung ist eine Einrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen wenn die durch die Bestätigungsauslese-Einrichtung ausgelesen Inhalte des ersten Fehlerregisters 125a dieselben Fehlerdaten einschließen.
  • Als Nächstes werden 11A und 11B als ein Ablaufdiagramm zum Erläutern des Betriebs in Bezug auf eine zweite Abnormalitätsbeurteilung in 9 erläutert.
  • In 11A als einem Ablaufdiagramm zum Erläutern des Betriebs des Mikroprozessors 110C ist ein Prozess 1103a, der nachfolgend auf den Weiterleitungsanschluss 11A der 10A ausgeführt wird, ein Schritt zum Auslesen der Inhalte des zweiten Fehlerregisters 125b und des Überschreibens und Speicherns jener Inhalte in ein nicht gezeigtes Temporärregister mit Priorität im ”After-Writing”, und des Rücksetzens der Inhalte des zweiten Fehlerregisters 125b.
  • Im nachfolgenden Prozessschritt 1104a wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1107a zu einer Erzeugungszeit eines zweiten Fehlers in Übereinstimmung damit, ob die im Prozess 1103a ausgelesenen Inhalte des Temporärregisters ein Erzeugungszustand des zweite Fehlers sind. Im Gegensatz hierzu, wenn kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 111a.
  • Der zweite Fehler ist ein Fehler ohne die Möglichkeit den Code zu korrigieren. Wenn die Inhalte des zweiten Fehlerregisters 125b eine Adresse der Speicherzelle 121 sind, wird beurteilt, dass der zweite Fehler erzeugt wird.
  • Ein Prozess 1107a ist ein Schritt zum Designieren einer den Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte. Jedoch ist die Fehlererzeugungsadresse eine Adresse, die in dem Prozess 1103a erfasst wird.
  • Ein Prozess 1103b, der nachfolgend zu dem Prozess 1107a ausgeführt wird, ist ein Schritt zum Auslesen der Inhalte des zweiten Fehlerregisters 125b und zum Überschreiben dieser Inhalte in einem nicht dargestellten Temporärregister, und zum Rücksetzen der Inhalte des zweiten Fehlerregisters 125b.
  • In dem nachfolgenden Prozess 1104b wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1109b zu der Zeit des Erzeugens eines zweiten Fehlers in Übereinstimmung damit, ob die im Prozess 1103b ausgelesenen Inhalte des Temporärregisters ein Erzeugungszustand des zweiten Fehlers sind. Im Gegensatz hierzu, wenn kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1111a.
  • Im dem Prozess 1109b wird ein Impuls des zweiten Abnormalitätserfassungssignals ER2 erzeugt und die Inhalte des zweiten Fehlerregisters 125b werden rückgesetzt. Nachdem ein Löschsignals CL2 erzeugt worden ist und die Abnormalitätszählschaltung 180 rückgesetzt ist, geht der Ablauf weiter zum Prozess 1240 der 12 über einen Weiterleitungsanschluss 12A.
  • Im Prozess 111a, der ausgeführt wird wenn jeweilige der Beurteilungen der Prozesse 1003, 1004a, 1004b der 10A und 10B und Prozesse 1104a, 1104b der 11A und 11B NEIN sind, und keine Abnormalitätsprüfperiode vorliegt oder wenn ein Abnormalitätsprüfergebnis normal ist, wird der Logikpegel der Aufwärtszählausgangsgröße EP1 der Abnormalitätszähl-Schaltung 170 beurteilt. Wenn nicht aufwärts gezählt wird, ist die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1111b. Im Gegensatz hierzu, wenn aufwärts gezählt wird, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1112a.
  • Im Prozess 1112a wird das erste Abnormalitätserfassungssignal ER1 erzeugt. Nachdem das Löschsignal CL1 erzeugt worden ist und die Abnormalitätszählschaltung 170 rückgesetzt worden ist, geht der Ablauf weiter zum Prozess 1240 der 12 über den Weiterleitungsanschluss 12A.
  • Im Prozess 1111b wird der Logikpegel der Aufwärtszähl-Ausgangsgröße EP2 der Abnormalitätszählschaltung 180 beurteilt. Wenn nicht aufwärts gezählt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1240 der 12 über den Weiterleitungsanschluss 12A. Im Gegensatz hierzu, wenn aufwärts gezählt wird, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1112b.
  • Im Prozess 1112b wird das zweite Abnormalitätserfassungssignal ER2 erzeugt. Nachdem das Löschsignals CL2 erzeugt worden ist und die Abnormalitätszählschaltung 180 rückgesetzt worden ist, geht der Ablauf weiter zum Prozess 1240 der 12 über den Weiterleitungsanschluss 12A.
  • Im 11B als einem Ablaufdiagramm für eine Betriebsablaufserläuterung äquivalent zu dem Ausdrücken einer Zähloperation der der Abnormalitätszählschaltung 180 ist der Prozess 1110 ein Betriebsstartprozess der Abnormalitätszählschaltung 180. Im nachfolgenden Prozess 1111 wird der Logikpegel des Löschsignals CL2 beurteilt. Wenn der Logikpegel ”H” ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1112. Im Gegensatz hierzu, wenn der Logikpegel ”L” ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1113. Der Prozess 1112 ist ein Schritt zum Rücksetzen des Momentanwerts der Abnormalitätszählschaltung 180 auf Null und dann des Weitergehens zum Prozess 1113. Im nachfolgenden Prozess 1113 wird der Logikpegel des zweiten Fehler-Flag FL22 beurteilt. Wenn der Logikpegel ”H” ist, wird die Beurteilung von JA getroffen und der Ablauf geht weiter zum Prozess 1115a. Im Gegensatz hierzu, wenn der Logikpegel ”L” ist, wird die Beurteilung von NEIN getroffen und der Ablauf geht weiter zum Prozess 1114.
  • Im Prozess 1114 wird der Logikpegel des durch den Mikroprozessor 111C erzeugten Frequenzteilungssignal DNP beurteilt. Wenn der Logikpegel ”H” ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1115b. Im Gegensatz hierzu, wenn der Logikpegel ”L” ist, wird die Beurteilung NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 1111.
  • Der Prozess 1115a ist ein Schritt zum Hinzufügen von 1 zu dem Momentanwert der Abnormalitätszählschaltung 180. Der Prozess 1115b ist ein Schritt des Subtrahierens von 1 von dem Momentanwert der Abnormalitätszählschaltung 180. Der Momentanwert der Abnormalitätszählschaltung 180 wird jedoch festgelegt, um nicht Null oder kleiner zu werden.
  • Der Prozessblock 1115, der durch den Prozess 1115a und dem Prozess 1115b aufgebaut ist, wird eine zweite Summationseinrichtung.
  • Im Prozess 1116, der nachfolgend zum Prozess 1115a oder dem Prozess 1115b ausgeführt wird, wird beurteilt, ob der Momentanwert der Abnormalitätszählschaltung 180 ”4” überschreitet. Wenn kein Momentanwert ”4” überschreitet, wird eine Beurteilung von NEIN getroffen und der Ablauf wird zurückgeführt zum Prozess 1111. Im Gegensatz hierzu, wenn der Momentanwert ”4” überschreitet, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1117.
  • Im Prozess 1117 wird die Aufwärtszählausgangsgröße EP2 erzeugt und dann wird der Ablauf zurückgeführt zum Prozess 1111.
  • Der Prozessblock 1120a ist eine Prozessgruppe, die eine durch Prozesse 1111 bis 1117 aufgebaute zweite Streuabnormalitätsbeurteilungs-Einrichtung bildet. Der Prozessblock 1120b ist ein Prozessblock, der eine durch Prozesse 1103b, 1104b aufgebaute zweite Überlappungsabnormalitäts-Beurteilungseinrichtung bildet.
  • Im Prozessblock 1120a wird die Erzeugungsfrequenz (Häufigkeit) des an vielen unspezifischen Adressen erzeugten zweiten Fehlers erfasst und das Erzeugen einer zweiten Streuabnormalität wird beurteilt. Im Gegensatz hierzu wird im Prozessblock 1120b das Erzeugen einer zweiten Überlappungs-Abnormalität beurteilt durch eine Neubestätigungsoperation in Bezug auf eine durch den Prozess 1107a designierte spezifische Adresse während der Abnormalitätserzeugung.
  • Das obige Ablaufdiagramm wird schematisch allgemein erläutert.
  • Ein Prozess 1115 entspricht einer zweiten Additions-Subtraktionsschaltung. Die zweite Additions-Subtraktions-Schaltung ist eine Abnormalitäts-Zählschaltung 180, die durch Hardware aufgebaut ist, und addiert (oder subtrahiert) eine Erzeugungszeitanzahl des zweiten Fehler-Flag FL22, das durch das MRAM 120C erzeugt wird. Die Subtraktions-Berechnung (oder Additionsberechnung) wird durch das Frequenzteilungs-Signal DNP eines Auslesebefehlssignals vorgenommen, das von dem Mikroprozessor 110C zugeführt wird.
  • Ein Prozess 1116 entspricht einer Streuabnormalitätserfassungseinrichtung. Die zweite Streuabnormalitätserfassungseinrichtung erzeugt eine Aufwärtszählausgangsgröße EP2 als ein zweites Abnormalitätserfassungssignal, wenn der Momentanwert der Abnormalitätszählschaltung 180 einen vorbestimmten festgelegten Schwellwert übersteigt.
  • Wenn demgemäß ein zweiter Fehler verstreut durch eine Rauschfehleroperation etc. erzeugt wird, wird nicht unmittelbar eine Aufwärtszählausgangsgröße EP2 erzeugt. Wenn der zweite Fehler kontinuierlich durch eine Hardwareabnormalität erzeugt wird, wird die Aufwärtszählausgangsgröße EP2 rasch erzeugt.
  • Ein Prozessblock 1120a wird eine zweite Streuabnormalitätsbeurteilungs-Einrichtung, die die zweite Summationseinrichtung einschließt und die zweite Streuabnormalitätserfassungseinrichtung.
  • Ein Prozess 1103b entspricht einer zweiten Bestätigungsauslese-Einrichtung. Die zweite Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern zweiter Fehlerdaten in das zweite Fehlerregister 125b betrieben und setzt die zweiten Fehlerdaten (durch den Prozess 1103a) zurück. Dann erhält die zweite Bestätigungsauslese-Einrichtung wieder Zugriff auf eine Fehlererzeugungsadresse (durch den Prozess 1107a). Daraufhin liest die zweite Bestätigungsauslese-Einrichtung wieder die Inhalte des zweiten Fehlerregisters 125b aus und bestätigt sie.
  • Der Prozessblock 1120b entspricht einer zweiten Überlappungsabnormalitäts-Beurteilungseinrichtung. Die Überlappungsabnormalitäts-Beurteilungseinrichtung ist eine Einrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen, wenn die durch die Bestätigungsauslese-Einrichtung 1103b ausgelesenen Inhalte des zweiten Fehlerregisters 125b dieselben Fehlerdaten einschließen.
  • Als Nächstes werden 12 und 13 als ein Ablaufdiagramm für eine Betriebsablaufserläuterung in Bezug auf eine Prüfoperation in 9 erläutert.
  • In 12 als einer ersten Hälfte eines Ablaufdiagrammsprüfbetriebs wird in einer nachfolgend zu den obigen Prozessen 1109b, 1112a, 1112b, 1111b ausgeführten Prozessgruppe des Prozessblocks 1201 beurteilt, ob eine Abnormalitätsprüfperiode vorliegt. Wenn keine Abnormalitätsprüfperiode vorliegt, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zu dem Betriebsablaufendeprozess 1220. Im Gegensatz hierzu, wenn eine Abnormalitätsprüfperiode vorliegt, wird ein Abnormalitätsprüfbereich ausgewählt und der Ablauf geht weiter zum Prozess 1202.
  • Im Prozessblock 1201 wird im Prozess 1240 beurteilt, ob der elektrische Leistungsschalter 102 gerade geschlossen worden ist. Wenn gerade eine Änderung von EIN nach AUS ausgeführt worden ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1241. Wenn der elektrisch Leistungsschalter 102 bereits geschlossen war oder bereits geöffnet, geht der Ablauf weiter zum Prozess 1242. Der Prozess 1241 ist ein Schritt zum Auswählen eines spezifischen Prüfbereichs als ein Objekt einer Betriebsablaufstartprüfung. In diesem spezifischen Prüfbereich wird beispielsweise ein wichtiger Sicherheits-Programmbereich ausgewählt.
  • Im Prozess 1242 wird beurteilt, ob der elektrische Leistungsschalter 102 geschlossen ist oder nicht. Wenn der elektrische Leistungsschalter 102 geschlossen ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1243. Wenn im Gegensatz hierzu der elektrische Leistungsschalter 102 geöffnet ist, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1244. Im Prozess 1242 wird die Beurteilung NEIN getroffen in einem Zustand, in dem der elektrisch Leistungsschalter 102, der einmal geschlossen war, geöffnet worden ist und Elektrizität kontinuierlich durch ein Verzögerungsrückführungs-Öffnen-Schließen-Element 103b zugeführt wird.
  • Im Prozess 1243 wird beurteilt, ob eine periodische Prüfperiode vorliegt. Wenn eine periodische Prüfperiode vorliegt, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1244. Im Gegensatz hierzu, wenn keine periodische Prüfperiode vorliegt, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Betriebsablauf-Endeprozess 1220. Im Prozess 1243 wird die Beurteilung JA näherungsweise periodisch getroffen.
  • Der Prozess 1244 ist ein Schritt zum Auswählen und Aktualisieren eines Aufteilungsprüfbereichs als ein Objekt der periodischen Prüfung oder der dem Abschalten vorangehenden Prüfung. In dem Fall der periodischen Prüfung wird ein Bereichsaktualisierungsabschluss in dem später beschriebenen Prozess 1326 geprüft. Daher geht der Ablauf einmal weiter zu dem Betriebsablaufsendeprozess 1220. Ein Aufteilungsprüfbereich, der in viele Abschnitte im Prozess 1244 aufgeteilt worden ist, nachdem der Betriebsstartprozess 1000 wieder aktiviert worden ist, aktualisiert und ausgewählt.
  • In dem Fall der dem Abschalten vorangehenden Prüfung zum Öffnen des elektrischen Leistungsschalters 102 wird ein fehlender Abschluss der der Bereichsaktualisierung in dem später beschriebenen Prozess 1326 beurteilt. Daher geht der Ablauf wieder zurück zu dem Prozess 1244 durch einen Weiterleitungsanschluss 12B und der in viele Abschnitte aufgeteilte Aufteilungsprüfbereich wird nachfolgend aktualisiert und ausgewählt.
  • Ein Prozess 1202, der nachfolgend zu dem Prozess 1241 oder dem Prozess 1244 ausgeführt wird, ist in Schritt zum Designieren einer Adresse der Speicherzelle 121 und zum Auslesen von Speicherinhalten in einem Adressbereich des MRAM 120C als einem Prüfobjekt.
  • Im nachfolgenden Prozess 1203a werden die Inhalte des zweiten Fehlerregisters 125b gelesen und werden in einem nicht dargestellten Temporärregister gespeichert. Ferner werden die Inhalte des zweiten Fehlerregisters 125b rückgesetzt. Im nachfolgenden Prozess 1204a wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1207a zu einer Zeit des Erzeugens eines zweiten Fehlers in Übereinstimmung mit damit, ob die Inhalte des im Prozess 1203a ausgelesenen Temporärregisters einen Erzeugungszustand des zweiten Fehlers angeben. Im Gegensatz hierzu, wenn kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1213a.
  • Der Prozess 1207a ist ein Schritt zum Designieren einer den Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte.
  • Die Fehlererzeugungsadresse ist eine Adresse, die durch den Prozess 1203a ausgelesen wird.
  • Im Prozess 1203b, der nachfolgend zum Prozess 1207a ausgeführt 2i4d, werden die Inhalte des zweiten Fehlerregisters 125b ausgelesen und werden in dem nicht dargestellten Temporärregister gespeichert. Ferner werden die Inhalte des zweiten Fehlerregisters 125b rückgesetzt.
  • Im nachfolgenden Prozess 1204b wird die Beurteilung JA getroffen zu einer Zeit des Erzeugens eines zweiten Fehlers in Übereinstimmung damit, ob die Inhalte des im Prozess 1203b ausgelesenen Temporärregisters einen Erzeugungszustand des zweiten Fehlers angeben. Dann geht der Ablauf weiter zum Prozess 1332 der 13 durch einen Weiterleitungsanschluss 13B. Im Gegensatz hierzu, wenn kein zweiter Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1213a.
  • Im Prozess 1213a werden die Inhalte des ersten Fehlerregisters 125a gelesen und werden überschrieben und in ein nicht gezeigtes Temporärregister gespeichert mit Priorität im ”After-Writing”. Ferner werden die Inhalte des ersten Fehlerregisters 125a rückgesetzt.
  • Im nachfolgenden Schritt 1214a wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1217a zu einer Zeit des Erzeugens eines ersten Fehlers in Übereinstimmung damit, ob die im Prozess 1213a ausgelesenen Inhalte des Temporärregisters einen Erzeugungszustand des ersten Fehlers darstellen. Im Gegensatz hierzu, wenn kein erster Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1222.
  • Der Prozess 1217a ist ein Schritt zum Designieren einer den Fehler erzeugenden Adresse und zum Auslesen ihrer Inhalte. Die Fehlererzeugungsadresse ist eine durch den Prozess 1213a ausgelesene Adresse.
  • Der nachfolgende Prozess 1213b ist ein Schritt zum Auslesen der Inhalte des ersten Fehlerregisters 125a und des Überschreibens und Speicherns dieser Inhalte in ein nicht gezeigtes Temporärregister mit Priorität im ”After-Writing” und des Rücksetzens der Inhalte des ersten Fehlerregisters 125a.
  • Im nachfolgenden Prozess 1214b wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1221 zu einer Zeit des Erzeugens eines ersten Fehlers in Übereinstimmung damit, ob die im Prozess 1213b ausgelesenen Inhalte des Temporärregisters einen Erzeugungszustand des ersten Fehlers angeben. Im Gegensatz hierzu, wenn kein Fehler erzeugt wird, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1222.
  • Im Prozess 1221 wird beurteilt, ob Korrekturschreiben normaler Daten durch den nächsten Prozess 1218 ausgeführt wird. Wenn keine Korrektur geschrieben ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1218. Im Gegensatz hierzu, wenn die Korrektur bereits geschrieben ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1332 der 13 durch den Weiterleitungsanschluss 13B.
  • Der Prozess 1218 ist ein Schritt zum Wiedererlangen und Schreiben vom Prozess 1217a ausgelesenen Decodierdaten durch die Korrekturcodehinzufügeschreibschaltung 122. Nachfolgend auf den Prozess 1218 kehrt der Ablauf zum Prozess 1213b zurück. Dann wird durch den Prozess 1414b beurteilt, ob normalen Schreiben ausgeführt wird.
  • Im Prozess 1222 wird beurteilt, ob das Prüfen eines als ein diesmaliges Prüfobjekt festgelegten Bereichs abgeschlossen ist. Wenn das Prüfen nicht abgeschlossen ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1202 und eine Prüfadresse wird aktualisiert. Im Gegensatz hierzu, wenn das Prüfen abgeschlossen ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1323 der 13 durch den Weiterleitungsanschluss 13A.
  • In 13 als einer hinteren Hälfte eines Ablaufdiagramms des Prüfbetriebsablaufs ist ein dem Weiterleitungsanschluss 13A nachfolgender Prozess 1323 ein Schritt zum Festlegen, ob welcher Bereich in Bezug auf mehrere in Gruppen für die Summenprüfung oder CRC-Prüfung aufgeteilten Inspektionsbereiche geprüft wird. Beispielsweise kann der Prüfbereich derselbe Bereich sein wie der im Prozess 1241 oder Prozess 1244 ausgewählte Bereich oder es kann auch ein Bereich sein, der weiter fein unterteilt ist.
  • Der nachfolgende Prozess 1324 ist ein Schritt zum Durchführen der Summenprüfung oder der CRC-Prüfung (zyklische Redundanzprüfung) in Bezug auf den im Prozess 1323 festgelegten Prüfbereich. Im nachfolgenden Prozess 1325 wird beurteilt, ob ein Prüfergebnis unter Verwendung des Prozesses 1324 normal ist oder nicht. Wenn das Prüfergebnis normal ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1326. Im Gegensatz hierzu, wenn das Prüfergebnis nicht normal ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1332.
  • Im Prozess 1326 wird die Beurteilung JA getroffen zu der Zeit der periodischen Prüfung zum Schließen des elektrischen Leistungsschalters 102. Zu der Zeit der dem Abschalten vorangehenden Prüfung zum öffnen des elektrischen Leistungsschalters 102 wird die Beurteilung NEIN zum ersten Mal getroffen und der Ablauf wird zurückgeführt zum Prozess 1244. Die mehreren Prüfbereiche werden in wiederholter Weise geprüft. Wenn die Prüfung aller unterteilten Prüfbereiche abgeschlossen ist, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Betriebsablaufendeprozess 1220.
  • Der Prozess 1332, der zu der Zeit der Abnormalitätsbeurteilung in Prozessen 1204b, 1221 der 12 und dem Prozess 1325 der 13 ausgeführt wird, ist ein Schritt zum Bestätigen einer einen zweiten Fehler erzeugenden Adresse innerhalb des Prüfbereichs. In diesem Prozess 1332 werden während auf die Adresse des MRAM 120C innerhalb des Prüfbereichs sequentiell zugegriffen wird, die Inhalte des zweiten Fehlerregisters bestätigt. Demnach wird aufgespürt, ob Abnormalitätsadressen von zwei Stellen oder mehr existieren.
  • Im nachfolgenden Prozess 1333 wird beurteilt, ob eine Abnormalitätserzeugungs-Adresse sich innerhalb einer Stelle als einem Wiederherstellungsergebnis unter Verwendung des Prozesses 1332 befindet. Wenn die Abnormalitätserzeugungs-Adresse sich innerhalb einer Stelle befindet, wird die Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1334. Im Gegensatz hierzu, wenn es eine Abnormalitätserzeugung von Stellen gibt, die außerhalb einer Stelle liegen, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1329.
  • Im Prozess 1334 werden im Voraus in dem MRAM 120C als Steuerdaten gespeicherte Summendaten und durch den Prozess 1334 berechnete Summendaten verglichen. Eine Umkehrrechnung wird von einer Differenz zwischen diesen Summendaten ausgeführt und korrekte Daten an einer Abnormalitätserzeugungs-Adresse werden vorausgesetzt.
  • Der nachfolgende Prozess 1335 ist ein Schritt zum Schreiben und Speichern der korrekten im Prozess 1334 angenommenen Daten zu der Abnormalitätserzeugungs-Adresse und dann zum Weitergehen zum Prozess 1329.
  • Im nachfolgenden Prozess 1329 werden das Abnormalitätserzeugungssignal ER1 oder ER2 erzeugt und das Anfangs-Flag, das im Prozess 1002 der 10A und 10B gesetzt worden ist, wird rückgesetzt. Ferner werden die ersten und zweiten Fehlerregister 125a, 125b innerhalb des MRAM 120C rückgesetzt und der Ablauf geht weiter zum Prozess 1326.
  • Im Betriebsablaufendeprozess 1220 führt der Mikroprozessor 110C einen anderen Steuerablauf aus und geht dann näherungsweise periodisch zu dem Betriebsstartprozess 1000 der 10A und 10B. Wenn jedoch der elektrisch Leistungsschalter 102 geöffnet wird, wird der Betriebsablauf des Mikroprozessors 110C auf einmal gestoppt und das elektrische Leistungsrelais 103a wird ent-erregt und eine Elektroenergieversorgung wird unterbrochen.
  • Das obige Ablaufdiagramm wird allgemein schematisch erläutert. Der Prozess 1203b entspricht einer zweiten Bestätigungsauslese-Einrichtung. Die zweite Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern zweiter Fehlerdaten in das zweite Fehlerregister 125b (durch das Beurteilen des Prozesses 1204a) betrieben. Die zweite Bestätigungsauslese-Einrichtung setzt die zweiten Fehlerdaten zurück und erhält dann wieder Zugriff auf eine Fehlererzeugungsadresse (die rückgesetzt worden ist nach dem Auslesen im Prozess 1203a) (durch den Prozess 1207a), und liest die Inhalte des zweiten Fehlerregisters 125b aus und bestätigt sie.
  • Der durch Prozesse 1207a, 1203b, 1204b gebildete Prozessblock 1232 entspricht einer zweiten Überlappungsabnormalitäts-Beurteilungseinrichtung. Wenn eine Auslesebestätigung durch die zweite Bestätigungsauslese-Einrichtung durchgeführt wird, beurteilt die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung, dass die Inhalte eines Speichers derselben Adresse eine kontinuierliche Abnormalität zeigen, wenn die Inhalte des zweiten Fehlerregisters 125b dieselben Fehlerdaten einschließen.
  • Der Prozess 1213b entspricht einer ersten Bestätigungsauslese-Einrichtung. Die erste Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern erster Fehlerdaten in das erste Fehlerregister 125a (durch das Beurteilen des Prozesses 1214a) betrieben. Die erste Bestätigungsauslese-Einrichtung setzt die ersten Fehlerdaten zurück und erlangt dann wieder Zugriff auf eine Fehlererzeugungsadresse (die rückgesetzt worden ist nach dem Auslesen im Prozess 1213a (durch den Prozess 1214a). Daraufhin liest die erste Bestätigungsauslese-Einrichtung wieder die Inhalte des obigen ersten Fehlerregisters 125a aus und bestätigt sie.
  • Der Prozessblock 1231, der durch die Prozesse 1214b, 1221 gebildet wird, entspricht einer ersten Überlappungs-Abnormalitätsbeurteilungseinrichtung. Wenn Auslese-Bestätigen durch die erste Bestätigungsauslese-Einrichtung 1213b durchgeführt wird, beurteilt die erste Überlappungs-Abnormalitätsbeurteilungseinrichtung, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität darstellen, wenn die Inhalte des ersten Fehlerregisters 125a dieselben Fehlerdaten einschließen.
  • Der Prozess 1218 entspricht einer Korrekturschreib-Einrichtung. Die Korrekturschreibeinrichtung wird wie zuvor in Übereinstimmung mit dem Speichern von den ersten Fehlerdaten als ein Ergebnis unter Verwendung der ersten Bestätigungsauslese-Einrichtung 1213b in das erste Fehlerregister 125a betrieben. Die Korrekturschreib-Einrichtung ist eine Wiederherstellungsschreib-Einrichtung zum Überschreiben und Speichern von durch die Decodierausleseschaltung 123 ausgelesener gespeicherter Daten der Fehlererzeugungsadresse zu der Fehlererzeugungsadresse des MRAM 120C durch die obige Korrekturcodehinzufüge-Schreibschaltung 122.
  • Der Prozessblock 1333, der durch Prozesse 1323, 1324, 1325 gebildet wird, entspricht einer dritten Abnormalitätsbeurteilungs-Einrichtung. Die dritte Abnormalitätsbeurteilungs-Einrichtung liest sequentiell gespeicherte Daten eines spezifischen Intervallbereichs des MRAM 120C aus und beurteilt das Vorhandensein eines Codefehlers durch die Summenprüfung oder die CRC-Prüfung in Bezug auf Daten eines gesamten Ausleseintervalls.
  • Der Prozess 1327 entspricht einer Abnormalitätskorrekturschreibeinrichtung. Wenn die dritte Abnormalitätsbeurteilungs-Einrichtung beurteilt, dass es einen Codefehler in den gespeicherten Daten des MRAM 120C bei dem spezifischen Intervall gibt, und die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung beurteilt, dass es einen Codefehler in einem gespeicherten Datenwert innerhalb des spezifischen Intervalls gibt, führt die Abnormalitätskorrekturschreibeinrichtung eine Rückwärtsberechnung von den Summenprüfdaten oder CRC-Prüfdaten durch und vermutet korrekt gespeicherte Daten und berechnet sie arithmetisch. Die Abnormalitätskorrekturschreibeinrichtung ist eine Wiederherstellungs-Schreibeinrichtung zum Überschreiben und Speichern der vermuteten Daten zu der Fehlererzeugungsadresse des MRAM 120C durch die Korrekturcodehinzufüge-Schreibschaltung 122.
  • Der Prozessblock 1201, der durch Prozesse 1240 bis 1244 gebildet wird, entspricht einer Prüfperiodenbeurteilungseinrichtung. Die Prüfperiodenbeurteilungseinrichtung wählt eines aus von einer Betriebsstartprüfeinrichtung, einer Konstantperiodenprüfeinrichtung und einer dem Abschalten vorhergehenden Prüfeinrichtung.
  • Die Betriebsstartprüfeinrichtung wird eine spezifische Prüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtungen oder die dritte Abnormalitätsbeurteilungeinrichtung in Bezug auf Hauptdaten des in dem MRAM 120C gespeicherten spezifischen Bereichs gerade nachdem der elektrische Leistungsschalter 102 eingeschaltet worden ist.
  • Ferner wird die Konstantperiodenprüfeinrichtung eine Aufteilungsaktualisierungsprüfeinrichtung zum Aufteilen aller in dem MRAM 120C gespeicherter Daten in mehrere Abschnitte in einem Einschaltfortsetzungszustand des elektrischen Leistungsschalters 102. Die Antriebsaktualisierungs-Prüfeinrichtung prüft sequentiell das Vorhandensein eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung und die dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf jeweils unterteilte Daten.
  • Ferner wird die dem Abschalten vorangehende Prüfeinrichtung eine kollektive Prüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung oder die dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf alle in dem MRAM 120C gespeicherten Daten in einer Schließperiode des Verzögerungsrückführungs-Öffnen-Schließen-Elementes 103b gerade nachdem der elektrisch Leistungsschalter 103 unterbrochen worden ist.
  • Als Nächstes wird 14 als ein Ablaufdiagramm für eine Betriebsablaufserläuterung in Bezug auf eine Schreibverhinderungs/Freigabeoperation in 9 erläutert.
  • In 14 ist der Prozess 1400 ein Startprozess einer Schreibverhinderungsoperation des Mikroprozessors 110C. Im nachfolgenden Prozess 1401 wird beurteilt, ob das externe Tool 108 verbunden ist und ein Schreibmodus eines Steuerprogramms erhalten worden ist. Wenn der Schreibmodus vorliegt, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1405. Im Gegensatz hierzu, wenn kein externes Tool 108 verbunden ist oder ein Auslesemodus erhalten wird, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1402.
  • Im Prozess 1402 wird das Vorhandensein eines Korrekturschreibbefehls beurteilt. Wenn ein Korrekturschreiben erforderlich ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1205. Wenn demgegenüber kein Korrekturschreiben erforderlich ist, wird die Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1403.
  • Das hier erwähnte Korrekturschreiben entspricht dem Korrekturschreiben und dem Abnormalitätskorrekturschreiben im Prozess 1008 der 10A und 10B, im Prozess 1218 der 12 und im Prozess 1335 der 13.
  • Im Prozess 1403 wird beurteilt, ob ein wunschgemäß geschriebenen Adressbereich der Programmspeicherbereich ist oder der Datenspeicherbereich. Wenn der Adressbereich der Programmspeicherbereich ist, wird eine Beurteilung JA getroffen und der Ablauf geht weiter zum Prozess 1404. Im Gegensatz hierzu, wenn kein Adressbereich der Programmspeicherbereich ist, wird eine Beurteilung NEIN getroffen und der Ablauf geht weiter zum Prozess 1405.
  • Der Prozess 1404 ist ein Schritt zum Festlegen eines Schreibverhinderungs-Flag und das Verhindern des Erzeugens eines Schreibbefehlssignals in Bezug auf den Programmspeicherbereich des MRAM 120C.
  • Der Prozess 1405 ist ein Schritt zum Zurückstellen des Schreibverhinderungs-Flag und zum Zulassen des Erzeugens des Schreibbefehlssignals in Bezug auf den Programmspeicherbereich und den Datenspeicherbereich des MRAM 120C.
  • Der Prozess 1406, der den Prozessen 1404, 1405 folgt, ist ein Betriebsablaufsendeprozess. Nachfolgend zu dem Betriebsablaufsendeprozess führt der Mikroprozessor 1100 eine andere Steueroperation aus und wird dann näherungsweise periodisch zurückgeführt zu dem Betriebsstartprozess 1400.
  • Wenn der Prozess 1408 der 10A und 10B, der Prozess 1218 der 12 und der Prozess 1335 der 13 ausgeführt werden, wird das Schreibverhinderungs-Flag rückgesetzt. Das Schreibverhinderungs-Flag wird anfangs in Übereinstimmung mit dem Ausführen der Prozesse 1008, 1218, 1335 gesetzt.
  • Der durch Prozesse 1404, 1405 gebildete Prozessblock 1410 ist eine Schreibverhinderungs/Freigabe-Einrichtung. Die Schreibverhinderungs/Freigabe-Einrichtung 1410 entspricht der Schreibverhinderungs/Freigabe-Einrichtung 150 in 1 und 5.
  • Demnach kann in 1 und 5 die auf einer Hardwareschaltung basierende Schreibverhinderungs/Freigabe-Einrichtung 150 ersetzt werden durch die Schreibverhinderungs/Freigabe-Einrichtung 1410 unter Verwendung einer Softwareeinrichtung. In 9 ist keine Schreibverhinderungs/Freigabe-Einrichtung 1410 erforderlich, wenn die Schreibverhinderungs/Freigabe-Einrichtung 150 verwendet wird.
  • In der Schreibverhinderungs/Freigabe-Einrichtung 150 der 1 werden der Programmspeicherbereich und der Datenspeicherbereich aufgeteilt durch das Adresssignal A15 der höchsten Ordnung. Jedoch kann eine exakte Bereichsaufteilung vorgenommen werden durch lokales Verbinden anderer Adress-Signale niedriger Ordnungen. Im Prozess 1403 der 14 wird eine Bereichsbeurteilung auf der Basis von mehr Adress-Signalen vorgenommen.
  • (3) Erläuterung anderer Ausführungsmodi
  • In der Vorrichtung der dritten Ausführungsform dieser Erfindung, die wie in 9 gezeigt aufgebaut ist, wird ein MRAM 120C erläutert als die ersten und zweiten Fehlerregister 125a, 125b und die ersten und zweiten Fehler-Flag-Erzeugungsschaltungen 124aa, 124bb enthaltend. Es ist jedoch ausreichend, mindestens eines von den ersten und zweiten Fehlerregistern 125a, 125b einzurichten und eines von den ersten und zweiten Fehler-Flag-Erzeugungsschaltungen 124aa, 124bb als Basishauptmerkmal dieser Erfindung.
  • Wenn beispielsweise kein zweites Fehlerregister 125b existiert, werden Prozesse 1103a bis 1109b der 11A, Prozesse 1203a bis 1204b innerhalb 12 und der Prozessblock 1327 der 13 gelöscht.
  • Wenn demgegenüber kein erstes Fehlerregister 125a existiert, werden Prozesse 1003a bis 1009a der 10A und Prozesse 1213a bis 1218 innerhalb der 12 gelöscht und der Ablauf geht weiter zum Prozess 1222, wenn die Beurteilung des Prozesses 1204b NEIN ist.
  • Wenn eine der ersten Fehler-Flag-Erzeugungsschaltung 124aa und der zweiten Fehler-Flag-Erzeugungsschaltung 124bb nicht existiert, wird die Abnormalitätszählschaltung 170 oder die Abnormalitätszählschaltung 180 gelöscht und 10B oder 11B werden gelöscht und Prozesse 1111a, 1112a oder Prozesse 1111b, 1112b der 11A werden gelöscht.
  • Wenn das zweite Fehlerregister 125b und die dritte Abnormalitätsbeurteilungs-Einrichtung in den Vorrichtungen der ersten und zweiten Ausführungsformen dieser Erfindung eingerichtet sind, kann die Abnormalitätskorrekturschreibeinrichtung, die in der Vorrichtung der dritten Ausführungsform beschrieben wird, eingeführt werden.
  • Wenn demgegenüber der Backup-Speicher 161A oder 161B in der Vorrichtung der dritten Ausführungsform eingerichtet ist, kann die Korrekturübertragungseinrichtung 427, 827 in den Vorrichtungen der ersten und zweiten Ausführungsform eingefügt werden.
  • Ferner kann die in der Flipflop-Schaltung 140C gezeigte Abnormalitätserzeugungs-Speichereinrichtung ersetzt werden durch die Zählerschaltung 140A, wie in 1 gezeigt.
  • Ferner kann das Ausgabezulässigkeitssignal OUTE, das von dem Watch-Dog-Timer 130, wie in 5 gezeigt, erzeugt wird, auch anstelle der Elektroversorgungsaufrechterhaltungsbefehls-Ausgangsgröße DR1 verwendet werden zum Durchführen der Selbsthalteoperation des elektrischen Leistungsrelais 103a.
  • In der Einrichtung der dritten Ausführungsform dieser Erfindung, die wie in 9 gezeigt aufgebaut ist, addiert die Summationseinrichtung einen Fehlererzeugungszustand und zählt Fehlererzeugungsinformation unter Verwendung eines Fehler-Flag durch einen Umkehrbahnzähler als der Summationseinrichtung, und führt eine Subtraktions-Berechnung durch ein Frequenzteilungssignal eines Auslesebefehlssignals durch. Die Subtraktions-Berechnung kann auch einfach schematisch durch ein Taktsignal einer vorbestimmten Periode statt des Frequenzteilungssignals des Auslesebefehlssignals ausgeführt werden.
  • Ferner kann der umkehrbare Zähler als Summationseinrichtung auch einfach schematisch festgelegt werden als ein Addierzähler oder ein Subtrahierzähler, der durch Hardware aufgebaut ist.
  • Beispielsweise kann eine Additions-Berechnung eines Momentanwertregisters in Übereinstimmung mit einer Fehlererzeugung ausgeführt werden und eine Abnormalitätserfassungsausgangsgröße kann erzeugt werden, wenn der zählende Momentanwert einen vorbestimmten festgelegten Schwellwert übersteigt. Ferner kann der Momentanwert auch initialisiert werden auf Null durch das Frequenzteilungssignal des Auslesebefehlssignals in Bezug auf MRAM oder das Taktsignal einer vorbestimmten Periode (Dauer).
  • Ferner kann die Subtraktions-Berechnung des Momentanwertregisters von einem vorbestimmten Wert in Übereinstimmung mit der Fehlererzeugung durchgeführt werden. Wenn der zählende Momentanwert Null erreicht, kann die Abnormalitätserfassungsausgangsgröße erzeugt werden. Ferner kann der Momentanwert initialisiert werden und festgelegt werden auf einen vorbestimmten Anfangswert durch das Frequenzteilungssignal des Auslesebefehlssignals in Bezug auf das MRAM, oder das Taktsignal einer vorbestimmten Periode.
  • (4) Hauptpunkte und Kennzeichen des Ausführungsmodus 3
  • Von der externen Elektroenergiequelle 101 wird der Elektroniksteuerung 1000 in Übereinstimmung mit Ausführungsmodus 3 dieser Erfindung Elektrizität zugeführt. Die Elektroniksteuerung 100C hat den Mikroprozessor 110C zum Steuern der Betriebszustände von Elektrolastgruppen 105a, 105b in Übereinstimmung mit einer Betriebssituation von Eingangssensorgruppen 106, 107. In Bezug auf einen mit dem Mikroprozessor kooperierenden nicht-flüchtigen Programmspeicher wird ein eine Steuerkonstante einschließendes Steuerprogramm von dem externen Tool 108 übermittelt und eingeschrieben.
  • Der obige Mikroprozessor 110C wird auf der Basis des in dem MRAM (magnetischer Speicher wahlfreien Zugriffs) 120C als einem nicht-flüchtigen Programmspeicher mit der Möglichkeit elektrisches Lesen und Schreiben durchzuführen betrieben. Dieses MRAM ist aufgeteilt in Adressbereiche, die sich in dem Programmspeicherbereich und dem Datenspeicherbereich unterscheiden und Speichern wird durchgeführt. Der Programmspeicherbereich wird hauptsächlich durch ein Eingabe-Ausgabe-Steuerprogramm aufgebaut, das nicht überschrieben und geändert wird während des Betriebs des obigen Mikroprozessors 110C nachdem Daten von dem obigen externen Tool 108 übermittelt und eingeschrieben worden sind. Der Datenspeicherbereich wird jederzeit während des Betriebs des obigen Mikroprozessors 110C überschrieben und geändert. Das obige MRAM 120C schließt ferner die Korrekturcodehinzufügeschreibschaltung 122, die Decodierausleseschaltung 123, die Fehlerregister 125a, 125b, die in dem obigen Datenspeicherbereich angeordnet sind, und das Steuerprogramm ein. Die Korrekturcodehinzufügeschreibschaltung 122 wird in Übereinstimmung mit einem Schreibbefehlssignal von dem obigen Mikroprozessor 110C betrieben und schreibt die gespeicherte Daten unter Hinzufügung eines Fehlerkorrekturcodes in die Speicherzelle 121 einer designierten Adresse (Zieladresse). Die Decodierausleseschaltung 123 wird in Übereinstimmung mit einem Auslesebefehlssignal von dem obigen Mikroprozessor 110C betrieben und decodiert die obigen gespeicherten Daten von der Speicherzelle 121 der designierten Adresse und liest sie aus. Das Steuerprogramm wird eine Bestätigungsauslese-Einrichtung und eine Überlappungsabnormalitäts-Beurteilungseinrichtung, die in dem obigen Programmspeicherbereich eingerichtet sind. Ferner ist das Schreibbefehlssignal von dem obigen Mikroprozessor 110C aufgebaut, um dem obigen MRAM 120C durch die Schreibverhinderungs/Freigabe-Einrichtung 1410 zugeführt zu werden.
  • In den obigen Fehlerregistern 125a, 125b wird wenn es einen Fehlercode in den gespeicherten Daten der obigen Speicherzelle 121 gibt, eine den Fehler erzeugende Adressenzahl als Fehlerdaten gespeichert. Die gespeicherten Fehlerdaten sind Fehlerdaten, die zum ersten Mal erzeugt werden nachdem diese Daten rückgesetzt worden sind durch den obigen Mikroprozessor 110C. Andernfalls sind die gespeicherten Daten ein Speicher einer spezifischen Adresse zum Speichern von Fehlerdaten, die sequentiell aktualisiert werden wenn es einen Codefehler in Bezug auf eine neue Adresse gibt durch sequentielles Auslesen der Inhalte der jeweiligen Adresse der obigen Speicherzelle 121.
  • Die obige Bestätigungsauslese-Einrichtung ist eine Einrichtung, die in Übereinstimmung mit dem Speichern von Fehlerdaten in die obigen Fehlerregister 125a, 125b, und dem nochmaligen Auslesen und Bestätigen der Inhalte der obigen Fehlerregister 125a, 125b, nachdem die Fehlerdaten rückgesetzt worden sind und auf die Fehlererzeugungsadresse noch einmal zugegriffen worden ist, betrieben.
  • Die obige Überlappungsabnormalitäts-Beurteilungseinrichtung ist eine Einrichtung zum Beurteilen, dass die Inhalte einer Speichers derselben Adresse eine fortgesetzte Abnormalität zeigen wenn die Inhalte der Fehlerregister 125a, 125b, die von der obigen Bestätigungsauslese-Einrichtung ausgelesen worden sind, dieselben Fehlerdaten einschließen.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 1410 verhindert, dass das Schreibbefehlssignal unter Verwendung des obigen Mikroprozessors 110C dem obigen MRAM 120C in Bezug auf den Programmspeicherbereich des obigen MRAM 120C, der das obige Steuerprogramm speichert, zugeführt wird. Ferner gibt die Schreibverhinderungs/Freigabe-Einrichtung 1410 die obige Schreibverhinderungsfunktion frei, wenn das externe Tool 108 mit dem obigen Mikroprozessor 110C verbunden ist und ein Schreibzustand des Steuerprogramms in Bezug auf das obige MRAM 120C vorliegt. Wenn kein externes Tool 108 verbunden ist, gibt die Schreibverhinderungs/Freigabe-Einrichtung 1410 ebenfalls die obige Schreibverhinderungsfunktion als eine Ausnahme frei, wenn das obige Steuerprogramm wiederhergestellt und geschrieben wird.
  • Abnormalitäts-Verarbeitung, die mindestens eine Abnormalitätsmitteilung einschließt, wird ausgeführt, wenn die obige Überlappungsabnormalitäts-Beurteilungseinrichtung die Abnormalitätsbeurteilung trifft, oder wird ausgeführt in Übereinstimmung mit dem Ausführen von mehrmaligem Treffen einer Abnormalitätsbeurteilung.
  • Das obige MRAM 120C schließt ferner ein Steuerprogramm als Korrekturschreibeinrichtung ein. Das obige Fehlerregister erzeugt einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 einer designierten Adresse zu decodieren. Wenn die ausgelesenen gespeicherten Daten Daten sind, die wiederhergestellt und korrigiert werden durch die obige Decodierausleseschaltung 123, wird das obige Fehlerregister das erste Fehlerregister 125a zum Anordnen der Adressenzahl, die den Fehler erzeugt hat, bei einer spezifischen Adresse, gespeichert als erste Fehlerdaten.
  • Die obige Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in dem obigen ersten Fehlerregister 125a betrieben. Die obige Bestätigungsauslese-Einrichtung wird die erste Bestätigungsauslese-Einrichtung um noch einmal die Inhalte des obigen ersten Fehlerregisters 125a auszulesen und zu bestätigen, nachdem die ersten Fehlerdaten rückgesetzt worden sind und die dann noch einmal auf die Fehlererzeugungsadresse zugegriffen worden ist.
  • Die obige Korrekturschreibeinrichtung wird wie zuvor in Übereinstimmung mit den Speichern der ersten Fehlerdaten in das erste Fehlerregister 125a als ein Ausleseergebnis unter Verwendung der obigen ersten Bestätigungsauslese-Einrichtung betrieben. Die obige Korrekturschreibeinrichtung ist eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern der gespeicherten Daten der durch die obige Decodierausleseschaltung 123 ausgelesenen Fehlererzeugungsadresse zu der Fehlererzeugungsadresse des obigen MRAM 120C durch die obige Korrekturcodehinzufügeschreibschaltung 122.
  • Die obige Überlappungsabnormalitäts-Beurteilungseinrichtung wird eine erste Überlappungsabnormalitäts-Beurteilungseinrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine kontinuierliche Abnormalität zeigen, wenn Auslesebestätigung durch die obige erste Bestätigungsauslese-Einrichtung ausgeführt wird, oder wenn die Inhalte des obigen ersten Fehlerregisters 125a in der Auslesebestätigung nachdem eine Korrektur durch die obige Korrekturschreibeinrichtung 1008, 1218 geschrieben worden ist, wieder dieselben Fehlerdaten einschließt.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 1410 gibt die obige Schreibverhinderungsfunktion zu einer Wiederherstellungsbetriebszeit unter Verwendung der obigen Korrekturschreibeinrichtung frei.
  • Das obige MRAM 120C hat eine erste Fehler-Flag-Erzeugungsschaltung 124aa zusätzlich zu dem obigen ersten Fehlerregister 125a und hat auch eine erste Streuabnormalitätsbeurteilungs-Einrichtung, die durch eine erste Summationseinrichtung und eine erste Streuabnormalitätserfassungseinrichtung aufgebaut ist. Das obige MRAM 120C hat ferner eine Abnormalitätserzeugungs-Speichereinrichtung 140C. In der obigen ersten Fehler-Flag-Erzeugungsschaltung 124aa wird ein Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit des Decodierens der Inhalte der obigen Speicherzelle 121 der designierten Adresse erzeugt. Die erste Fehler-Flag-Erzeugungsschaltung 124aa ist eine Logikschaltung zum Erzeugen des ersten Fehler-Flag FL11 als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind, die durch die obige Decodierausleseschaltung wiederhergestellt und korrigiert worden sind.
  • In dem obigen ersten Fehler-Flag FL11 wird ein Betriebszustand in Übereinstimmung mit dem Vorliegen einer Fehlererzeugung jeder Zugriffsadresse des obigen MRAM 120C geändert.
  • Die obige erste Addier-Subtrahierschaltung 1015 ist eine Abnormalitätszählschaltung 170, die durch Hardware aufgebaut ist. Die erste Addier-Subtrahierschaltung addiert oder subtrahiert eine Erzeugungszeitzahl des obigen ersten Fehler-Flag FL11. Die Subtraktions-Berechnung oder die auf Additionsberechnung wird durch das Frequenzteilungssignal DNP eines Auslesebefehlssignals vorgenommen, das von dem obigen Mikroprozessor 110C zugeführt wird.
  • Die obige erste Streuabnormalitätserfassungseinrichtung erzeugt eine Hochzählausgangsgröße EP1 als ein erstes Abnormalitätserfassungssignal, wenn der Momentanwert der obigen Abnormalitätszählschaltung 170 einen vorbestimmten festgelegten Schwellwert überschreitet.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140C ist eine Einrichtung, um mindestens die Abnormalitätsmitteilung auszuführen in Übereinstimmung mit einer durch die obige erste Überlappungsabnormalitäts-Beurteilungseinrichtung getroffene Abnormalitätsbeurteilung und das Erzeugen der obigen Hochzählausgangsgröße EP1.
  • Demgemäß ist es kennzeichnend, dass eine Streuabnormalität exakt erfasst werden kann in Übereinstimmung mit Erzeugungsfrequenz (Häufigkeit) des ersten Fehler-Flag, und Hochgeschwindigkeitszählen unter Verwendung eines Hardwarezählers durchgeführt werden kann und eine Steuerlast des Mikroprozessors reduziert werden kann.
  • Das obige Fehlerregister erzeugt einen die Bitzahl eines Bereichs mit der Fähigkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigenden Fehler. Wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren, ob diese ausgelesenen gespeicherten Daten mit den gespeichert Ursprungsdaten konform sind, wird das obige Fehlerregister das zweite Fehlerregister 125b zum Anordnen einer Adresszahl, die den Fehler erzeugt, bei einer zweiten spezifischen Adresse, gespeichert als zweite Fehlerdaten.
  • Die obige Bestätigungsauslese-Einrichtung wird in Übereinstimmung mit dem Speichern der zweiten Fehlerdaten in das obige Fehlerregister 125b betrieben. Die obige Bestätigungsauslese-Einrichtung wird eine zweite Bestätigungsauslese-Einrichtung zum Rücksetzen der zweiten Fehlerdaten, und um dann noch einmal auf die Fehlererzeugungsadresse zuzugreifen und die Inhalte des obigen zweiten Fehlerregisters 125b auszulesen und zu bestätigen.
  • Wenn Auslesebestätigung durch die obige zweite Bestätigungsauslese-Einrichtung ausgeführt wird, wird die obige Überlappungsabnormalitäts-Beurteilungseinrichtung eine zweite Überlappungsabnormalitäts-Beurteilungseinrichtung zum Beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität zeigen, wenn die Inhalte des obigen zweiten Fehlerregisters 125b dieselben Fehlerdaten einschließen.
  • Das obige MRAM 120C hat die zweite Fehler-Flag-Erzeugungsschaltung 124bb zusätzlich zu dem obigen zweiten Fehlerregister 125b. Ferner hat das obige MRAM 120C eine zweite Streuabnormalitätsbeurteilungs-Einrichtung 1120a, die durch eine zweite Summationseinrichtung 1115 und eine zweite Streuabnormalitätserfassungseinrichtung 1116 aufgebaut wird, und hat auch eine Abnormalitätserzeugungs-Speichereinrichtung 140C. Die obige zweite Fehler-Flag-Erzeugungsschaltung 124bb erzeugt einen die Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der obigen Speicherzelle 121 der designierten Adresse zu decodieren, übersteigenden Fehler. Wenn die ausgelesenen gespeicherten Daten Daten sind ohne die Möglichkeit zu garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind, ist die zweite Fehler-Flag-Erzeugungsschaltung 124bb eine Logikschaltung zum Erzeugen eines zweiten Fehler-Flag FL22 als Binärlogikinformation.
  • In dem obigen zweiten Fehler-Flag FL22 wird ein Betriebszustand in Übereinstimmung mit dem Vorhandensein einer Fehlererzeugung bei jeder Zugriffsadresse des obigen MRAM 120C geändert.
  • Die obige zweite Additions-Subtraktionsschaltung ist eine Abnormalitätszählschaltung 180, die durch Hardware aufgebaut ist. Die zweite Additions-Subtraktionsschaltung addiert oder subtrahiert eine Erzeugungszeitzahl des obigen zweiten Fehler-Flag FL22. Die Subtrahierberechnung oder die Additions-Berechnung wird durch das Frequenzteilungssignal DNP eines Auslesebefehlssignals vorgenommen, das von dem obigen Mikroprozessor 110C zugeführt wird.
  • Die obige zweite Streuabnormalitäts-Erfassungseinrichtung erzeugt eine Hochzählausgangsgröße EP2 als ein zweites Abnormalitätserfassungssignal, wenn der Momentanwert der obigen Abnormalitätszählschaltung 180 einen vorbestimmten festgelegten Schwellwert übersteigt.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140C ist eine Einrichtung zum Ausführen von zumindest einer Abnormalitätsmitteilung in Übereinstimmung mit einer durch die obige zweite Überlappungsabnormalitäts-Beurteilungseinrichtung 1120b, 1132 getroffenen Abnormalitätsbeurteilung und des Erzeugens der obigen Hochzählausgangsgröße EP2.
  • Demgemäß ist es kennzeichnend, dass eine Streuabnormalität exakt erfasst werden kann in Übereinstimmung mit der Erzeugungsfrequenz (Häufigkeit) des zweiten Fehler-Flags, und Hochgeschwindigkeitszählen unter Verwendung eines Hardwarezählers ausgeführt wird und eine Steuerbelastung des Mikroprozessors reduziert werden kann.
  • Das obige MRAM 120C schließt ferner sowohl Steuerprogramme, die die obige zweite Überlappungsabnormalitäts-Beurteilungseinrichtung bilden, als auch eine dritte Abnormalitätsbeurteilungs-Einrichtung ein und ein Steuerprogramm, das eine Abnormalitätskorrektur-Schreibeinrichtung bildet.
  • Die obige dritte Abnormalitätsbeurteilungs-Einrichtung ist eine Einrichtung zum sequentiellen Auslesen gespeicherter Daten eines spezifischen Intervallbereichs des obigen MRAM 120C und beurteilt das Vorhandensein eines Codefehlers durch Summenprüfung oder CRC-Prüfung in Bezug auf Daten eines gesamten ausgelesenen Intervalls.
  • Wenn die obige dritte Abnormalitätsbeurteilungs-Einrichtung beurteilt, dass es einen Codefehler in den gespeicherten Daten des MRAM 120C des spezifischen Intervalls gibt, und die obige zweite Abnormalitätsbeurteilungs-Einrichtung beurteilt, dass es einen Codefehler in einem gespeicherten Datenwert innerhalb des obigen spezifischen Intervalls gibt, führt die obige Abnormalitätskorrekturschreibeinrichtung eine Umkehrberechnung von den Summenprüfdaten oder CRC-Prüfdaten durch und vermutet und berechnet arithmetisch korrekte gespeicherte Daten. Die obige Abnormalitätskorrekturschreibeinrichtung ist eine Wiederherstellungsschreibeinrichtung zum Überschreiben und Speichern der vermuteten Daten zu einer Fehlererzeugungsadresse des obigen MRAM 120C durch die obige Korrekturcodehinzufügeschreibschaltung 122.
  • Die obige Schreibverhinderungs/Freigabe-Einrichtung 1410 gibt die obige Schreibverhinderungsfunktion zu einer Zeit einer Wiederherstellungsoperation unter Verwendung der obigen Abnormalitätskorrekturschreibeinrichtung frei.
  • Demgemäß ist es kennzeichnend, dass normale Daten vor einer Fehlererzeugung arithmetisch berechnet und wiedergefunden werden können, selbst wenn ein Codefehler von vielen Bits in einem Datenwort erzeugt wird.
  • Das obige MRAM 120C schließt ferner ein Steuerprogramm als dritte Abnormalitätsbeurteilungs-Einrichtung ein und hat eine Abnormalitätserzeugungs-Speichereinrichtung 140C.
  • Die obige dritte Abnormalitätsbeurteilungs-Einrichtung ist eine Einrichtung zum sequentiellen Auslesen gespeicherter Daten einer spezifischen Intervallbereichs des obigen MRAM 120C und zum Beurteilen des Vorliegens eines Codefehlers durch die Summenprüfung oder die CRC-Prüfung in Bezug auf Daten eines gesamten ausgelesenen Intervalls.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140C ist eine Einrichtung, um zumindest Abnormalitätsmitteilung auszuführen in Übereinstimmung mit der Abnormalitätsbeurteilung, die durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung getroffen Abnormalitätsbeurteilung und die durch die obige dritte Abnormalitätsbeurteilungs-Einrichtung 1331 getroffene Abnormalitätsbeurteilung.
  • Das obige MRAM 120C schließt ferner ein Steuerprogramm als eine Prüfperiodenbeurteilungseinrichtung ein zum Auswählen eines von einer Betriebsstartprüfeinrichtung, einer Konstantperiodenprüfeinrichtung und einer einem Abschalten vorangehenden Prüfeinrichtung.
  • Die obige Betriebsstartprüfeinrichtung ist eine spezifische Prüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf zu dem obigen MRAM 120C gespeicherten Hauptdaten eines spezifischen Bereichs gerade nachdem der elektrische Leistungsschalter 102 Eingangssignal wird.
  • Die obige Konstantperiodenprüfeinrichtung ist eine Unterteilungsaktualisierungsprüfeinrichtung zum unterteilen aller zu dem obigen MRAM 120C gespeicherter Daten in mehrere Abschnitte in einem Einschaltfortsetzungszustand des elektrischen Leistungsschalters 102, und zum sequentiellen periodischen Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf jeweils unterteilte Daten.
  • Die obige einem Anhalten vorangehende Prüfeinrichtung ist eine Kollektivprüfeinrichtung zum Prüfen des Vorhandenseins eines Codefehlers durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung oder die obige dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf alle in dem obigen MRAM 120C gespeicherten Daten in einer Schließperiode des Verzögerungsrückführungs-Öffnen-Schließen-Elementes 103b gerade nachdem der elektrische Leistungsschalter 102 unterbrochen worden ist.
  • Der obige Mikroprozessor 110C steuert den Betrieb von zumindest einer Ansaugluftmengensteuereinrichtung oder einer Kraftstoffeinspritzsteuereinrichtung in Übereinstimmung mit einem Betriebszustand von Fahrzeugsensorgruppen 106, 107 zum Erfassen eines Betriebszustands einer Fahrzeugantriebsmaschine.
  • Das obige MRAM 120C schließt ferner ein Steuerprogramm als eine Notfallbetriebseinrichtung zusätzlich zu dem Steuerprogramm als eine Normalbetriebseinrichtung ein und hat auch eine Abnormalitätserzeugungs-Speichereinrichtung 140C.
  • Die obigen Notfallbetriebseinrichtung ist eine Einrichtung zum Ausführen von Betriebssteuerung zum Eindämmen einer Antriebsmaschinendrehzahl durch das Einschränken eines Ansaugluftbetrags unter Verwendung der obigen Ansaugluftmengensteuereinrichtung oder des Einschränkens einer Kraftstoffzufuhrmenge unter Verwendung der Kraftstoffeinspritzsteuereinrichtung.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140C meldet eine Abnormalität in Übereinstimmung mit der mindestens durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung getroffene Abnormalitätsbeurteilung, und schaltet Schaltelement Betriebsmodi von einem Normalbetriebsmodus unter Verwendung der obigen Normalbetriebseinrichtung zu einem Notfallbetriebsmodus unter Verwendung der obigen Notfallbetriebseinrichtung.
  • Der Watch-Dog-Timer 130 und die Abnormalitätserzeugungs-Speichereinrichtung 140C werden gemeinsam in dem obigen Mikroprozessor 110C verwendet.
  • Der Watch-Dog-Timer 130 ist eine Timerschaltung zum Erzeugen des Rücksetzimpulssignals RS1 in Übereinstimmung mit der Tatsache, dass die Impulsbreite des Watch-Dog-Löschsignals WD1, das durch den obigen Mikroprozessor 110C erzeugt wird, einen vorbestimmten Wert überschreitet, und zum Initialisieren und Neustarten des Mikroprozessors 110C.
  • Die obige Abnormalitätserzeugungs-Speichereinrichtung 140C wird in Übereinstimmung mit dem Erzeugen von Abnormalitätserfassungsimpulssignalen ER1, ER2 betrieben, die durch ein Beurteilungsabnormalitätserzeugen durch die obige Überlappungsabnormalitäts-Beurteilungseinrichtung verursacht werden, und des Rücksetzimpulssignals RS1 unter Verwendung des obigen Watch-Dog-Timers 130. Die obige Abnormalitätserzeugungs-Speichereinrichtung 140C führt mindestens eine Abnormalitätsmitteilung aus in Übereinstimmung mit dem Erzeugen des einmaligen Impulssignals oder von mehrmaligen Impulssignalen. Ferner ist die obige Abnormalitätserzeugungs-Speichereinrichtung 140C eine Logikschaltung, die durch eine Flipflop-Schaltung oder eine Zählerschaltung aufgebaut ist zum selektiven Umschalten der Betriebsmodi von dem Normalbetriebsmodus unter Verwendung der obigen Normalbetriebseinrichtung zu dem Notfallbetriebsmodus unter Verwendung der obigen Notfallbetriebseinrichtung. Eine Antriebsstoppeinrichtung 142 und eine Speicherfreigabe-Einrichtung 112C werden zu der Logikschaltung hinzugefügt.
  • Die obige Antriebsstoppeinrichtung (Gatterschaltung) 142 wird betrieben, wenn die obige Abnormalitätserzeugungs-Speichereinrichtung 140C eine Abnormalitätserzeugung entscheidet und speichert. Die obige Antriebsstoppeinrichtung 142 ist eine Gatterschaltung zum Verhindern des Antreibens einer partiellen spezifischen Elektrolast innerhalb der obigen Elektrolastgruppen 105a, 105b.
  • Die obige Speicherfreigabe-Einrichtung 112C ist eine Einrichtung zum Rücksetzen eines Abnormalitätsspeichersignals unter Verwendung der obigen Abnormalitätserzeugungs-Speichereinrichtung 140C durch ein in Übereinstimmung mit einer manuellen Betätigung unter Verwendung des Wiedereinschaltens des elektrischen Leistungsschalters 102 etc. betriebenes Rücksetzimpulssignal.
  • Die Elektroniksteuerung dieser Erfindung kann auch in einer programmierbaren Steuerung verwendet werden, die verwendet wird durch Übermitteln und Schreiben einer durch beispielsweise einen Benutzer von dem externen Tool erstellten Programmsequenz, sowie als Fahrzeugelektroniksteuerung.
  • In dem Fall der in den Ausführungsformen dieser Erfindung erläuterten Fahrzeugelektroniksteuerung wird der Mikroprozessor selbst zu einer Zeit der Abnormalitätserzeugung automatisch initialisiert und neu gestartet. Dies ist jedoch, weil angenommen wird, dass ein Fahrzeug vom Innern einer Eisenbahnkreuzung etc. entkommen muss und es wird ernsthaft überlegt, soweit möglich als eine Sicherheitsgegenmaßnahme keine Operation der Antriebsmaschine abzuschalten.
  • Im Gegensatz hierzu ist es in einer programmierbaren Steuerung, die allgemein zum Steuern einer Ausrüstung innerhalb einer Fabrik verwendet wird allgemein üblich, dass der Betrieb des Mikroprozessors zu einer Zeit der Abnormalitätserzeugung gestoppt wird und der Mikroprozessor kann durch eine manuelle Operation neu gestartet werden. In Übereinstimmung mit Arten der Ausrüstung wird eine Betätigungseinrichtung individuell durch eine manuelle Antriebsoperation nach dem abnormalen Abschalten betrieben und ein Notfallbetrieb wird durchgeführt, um zum Ursprungsbetrieb zurückzukehren.

Claims (20)

  1. Einen Mikroprozessor (110A bis 100C) umfassende Elektroniksteuerung (100A bis 100C), wobei ein Steuerprogramm von einem externen Tool (108) an einen nicht-flüchtigen (MRAM) Speicher (120A bis 120C), der mit dem Mikroprozessor (110A bis 110C) kooperiert und der elektrisch zu lesen und zu beschreiben ist, übermittelt und in ihn geschrieben wird; wobei der Mikroprozessor (110A bis 110C) auf der Basis des Steuerprogramms betrieben wird; das MRAM in unterschiedliche Adressbereiche aufgeteilt ist, mit einem Programmspeicherbereich, der hauptsächlich mit einem Eingabe-Ausgabe-Steuerprogramm, das während des Betriebs des Mikroprozessors, nachdem es von dem externen Tool (108) übermittelt und eingeschrieben worden ist, nicht überschrieben und geändert wird, und einem Datenspeicherbereich, der jederzeit während des Betriebs des Mikroprozessors (110A bis 110C) überschrieben und geändert wird, das MRAM (120A bis 120C) weiterhin aufweist eine Korrekturcodehinzufügeschreibschaltung (122) zum Schreiben gespeicherter Daten, denen ein Fehlerkorrekturcode hinzugefügt ist, in eine Speicherzelle (121) an einer designierten Adresse in Reaktion auf ein Schreibbefehlssignal (WR) von dem Mikroprozessor (110A bis 110C); eine Decodierausleseschaltung (123) zum Decodieren und Auslesen der gespeicherten Daten aus der Speicherzelle an der designierten Adresse in Reaktion auf ein Auslesebefehlssignal aus dem Mikroprozessor (110A bis 110C); ein in dem Datenspeicherbereich eingerichtetes Fehlerregister (125a, 125b), und ein Steuerprogramm als eine Bestätigungsauslese-Einrichtung und eine Überlappungsabnormalitäts-Beurteilungseinrichtung, die in dem Programmspeicherbereich eingerichtet sind, wobei das Schreibbefehlssignal (WR) von dem Mikroprozessor (110A, 110B, 110C) dem MRAM (120A, 120B, 120C) durch eine Schreibverhinderungs/Freigabe-Einrichtung (150) zugeführt wird; wobei das Fehlerregister (125a, 125b) ein Speicher einer spezifischen Adresse ist, der als Fehlerdaten, wenn es einen Codefehler bei den in der Speicherzelle (121) gespeicherten Daten gibt, eine Adresszahl, an deren Speicherzelle ein Fehler erzeugt ist, speichert; die gespeicherten Fehlerdaten Fehlerdaten sind, die zum ersten Mal erzeugt werden, nachdem eine Rücksetz- oder Transfer-Escape-Operation durch den Mikroprozessor (110A, 110B, 110C) ausgeführt worden ist, oder sequentiell aktualisierte Fehlerdaten sind, falls beim sequentiellen Auslesen von Inhalten entsprechender Adressen der Speicherzelle (121), ein Codefehler an einer neuen Adresse gefunden wird; die Bestätigungsauslese-Einrichtung gemäß Speicherung der Fehlerdaten im Fehlerregister (125a, 125b) betrieben wird, und eine Einrichtung ist, um Inhalte des Fehlerregisters (125a, 125b), nachdem an den Fehlerdaten eine Rücksetz- oder Transfer-Escape-Operation ausgeführt worden ist und noch einmal auf die Fehlererzeugungsadresse zugegriffen worden ist, wieder auszulesen und zu bestätigen; die Überlappungsabnormalitäts-Beurteilungseinrichtung eine Einrichtung ist zum Beurteilen, dass die Inhalte eines Speichers an derselben Adresse eine fortgesetzte Abnormalität zeigen, wenn die durch die Bestätigungsauslese-Einrichtung ausgelesenen Inhalte des Fehlerregisters (125a, 125b) dieselben Fehlerdaten enthalten; die Schreibverhinderungs/Freigabe-Einrichtung (150, 1410) ein Mittel ist, das in Bezug auf den Programmspeicherbereich des MRAMs (120A, 120B, 120C) zum Speichern des Steuerprogramms das Zuführen des Schreibbefehlssignals zum MRAM (120A–C) verhindert; die Schreibverhinderungsfunktion freigibt, wenn das externe Tool (108) mit dem Mikroprozessor (110A–C) verbunden ist und es sich in einem Zustand des Schreibens des Steuerprogramms in das MRAM befindet; und selbst wenn das externe Tool (108) nicht verbunden ist, die Schreibverhinderungsfunktion ausnahmsweise freigibt, wenn in Reaktion auf das Vorliegen von Fehlerdaten ein Wiederherstellungsschreiben des Überschreibens und Speicherns gespeicherter Daten des Steuerprogramms durch die Korrekturcodehinzufügeschreibschaltung (122) ausgeführt wird; und eine Abnormalitätsverarbeitung, die eine Abnormalitätsmitteilung auf einer Alarmanzeige (109) und/oder das Speichern von Abnormalitätserzeugungsinformation einschließt, in Reaktion darauf, dass die Überlappungsabnormalitäts-Beurteilungseinrichtung eine Abnormalitätsbeurteilung macht oder eine Abnormalitätsbeurteilung mehrmals macht, ausgeführt wird.
  2. Elektroniksteuerung nach Anspruch 1, wobei das MRAM (120A bis 120C) ferner eine Korrekturschreibeinrichtung (208, 608, 1008) umfasst; das Fehlerregister (125a, 125b) einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der Speicherzelle der designierten Adresse zu decodieren, erzeugt; das Fehlerregister (125a, 125b) ein erstes Fehlerregister (125a) ist, um eine den Fehler erzeugende Adressenzahl als erste Fehlderdaten gespeichert bei einer ersten spezifischen Adresse anzuordnen, wenn ausgelesene gespeicherte Daten durch die Decodierausleseschaltung (123) wiederhergestellte und korrigierte Daten sind; die Bestätigungsauslese-Einrichtung (203b, 603b, 1003b) in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister (125a) betrieben wird und eine erste Bestätigungsauslese-Einrichtung (203b, 603b, 1003b) ist, um die Inhalte des ersten Fehlerregisters (125a), nachdem die ersten Fehlerdaten der Rücksetz- oder Transfer-Escape-Operation unterzogen worden sind und noch einmal auf die Fehlererzeugungsadresse zugegriffen worden ist, noch einmal auszulesen und zu bestätigen; die Korrekturschreibeinrichtung (208, 608, 1008) in Übereinstimmung mit dem Speichern der ersten Fehlerdaten in das erste Fehlerregister (125a) wie zuvor betrieben wird als ein Ausleseergebnis unter Verwendung der ersten Bestätigungsauslese-Einrichtung (203b, 603b, 1003b), und eine Wiedergewinnungsschreibeinrichtung ist zum Überschreiben und Speichern gespeicherter Daten der durch die Decodierausleseschaltung (123) ausgelesenen Fehlererzeugungsadresse zu einer Fehlererzeugungsadresse des MRAM durch die Korrekturcodehinzufügeschreibschaltung (122); die Überlappungsabnormalitäts-Beurteilungseinrichtung (210b, 320b; 610b, 720b; 1010b, 1120b), eine erste Überlappungsabnormalitäts-Beurteilungseinrichtung (310b, 610b, 1010b) ist, um zu beurteilen, dass die Inhalte des Speichers derselben Adresse eine kontinuierliche Abnormalität zeigen, wenn eine Auslesebestätigung durch die erste Bestätigungsauslese-Einrichtung (203b, 603b, 1003b) durchgeführt wird, oder wenn die Inhalte des ersten Fehlerregisters (125a) in der Auslesebestätigung wieder dieselben Fehlerdaten einschließen, nachdem eine Korrektur durch die Korrekturschreibeinrichtung geschrieben worden ist; und die Schreibverhinderungs/Freigabe-Einrichtung (150, 1410) die Schreiverhinderungsfunktion zu einer Wiedergewinnungsoperationszeit unter Verwendung der Korrekturschreibeinrichtung (208, 608, 1008) freigibt.
  3. Elektroniksteurung nach Anspruch 2, wobei das MRAM (120A, 120B) eine erste Fehler-Flag-Erzeugungsschaltung (124a) zusätzlich zu dem ersten Fehlerregister (125a) hat; die erste Fehler-Flag-Erzeugungsschaltung (124a, 124b) einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle der designierten Adresse erzeugt; die erste Fehler-Flag-Erzeugungsschaltung (124a, 124b) eine Logikschaltung ist zum Erzeugen eines ersten Fehler-Flag (FL1) als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind, die durch die Decodierausleseschaltung (123) wiedergewonnen und korrigiert worden sind; das erste Fehler-Flag (FL1) mit einem Unterbrechungseingangsanschluss des Mikroprozessors (110A bis 110C) verbunden ist; die erste Bestätigungsauslese-Einrichtung (203b, 603b, 1003b) und die Korrekturschreibeinrichtung (208, 608, 1008) in Übereinstimmung mit dem Erzeugen des ersten Fehler-Flag (FL1) betrieben und ausgeführt werden und eine Überlappungsabnormalitäts-Beurteilung durch die erste Überlappungsabnormalitäts-Beurteilungseinrichtung (110b, 610b, 1010b) vorgenommen wird; und das erste Fehler-Flag (FL1) automatisch nach einer vorbestimmten Zeit oder durch den Mikroprozessor (110A, 110B) rückgesetzt wird.
  4. Elektroniksteuerung nach Anspruch 2, wobei das MRAM mindestens eines von einem ersten Fehlerregister (125a) oder einer ersten Fehler-Flag-Erzeugungsschaltung (124a) hat und auch eine erste Streuabnormalitätsbeurteilungs-Einrichtung (206a) hat, die durch eine erste Summationseinrichtung (205a, 205b, 212) und eine erste Streuabnormalitätserfassungseinrichtung (210a) gebildet wird, betrieben in Übereinstimmung mit dem Erzeugen des ersten Fehlers; die erste Fehler-Flag-Erzeugungsschaltung (124a) einen Fehler innerhalb der Bitzahl eines Bereichs erzeugt mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle (121) der designierten Adresse; die erste Fehler-Flag-Erzeugungsschaltung (124a) eine Logikschaltung ist zum Erzeugen eines ersten Fehler-Flag (FL1) als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind, die durch die Decodierausleseschaltung (123) wiedergewonnen und korrigiert worden sind; der erste Fehler eine periodische Information in Bezug auf das Vorliegen eines Fehlers ist, der durch periodische Überwachung, ob die ersten Fehlerdaten zu dem ersten Fehlerregister gespeichert werden oder nicht, oder ob das erste Fehler-Flag (FL1) erzeugt wird oder nicht, erfasst wird; die erste Summationseinrichtung (205a, 205b, 212) ein erstes Momentanwertregister (126a) hat; die erste Summationseinrichtung (205a, 205b, 212) einen zweiten Variationswert in Bezug auf das erste Momentanwertregister (126a) in Übereinstimmung mit dem Erzeugen des ersten Fehlers addiert oder subtrahiert; das erste Fehlerregister oder das erste Fehler-Flag (FL1) der Rücksetz- oder Transfer-Escape-Operation unterzogen werden; ein erster Variationswert subtrahiert oder addiert wird und Additions- und Subtraktionskorrekturen in Bezug auf das erste Momentanwertregister (126a) vorgenommen werden um beide zu mindern, wenn ein erster Fehler erzeugt wird; die erste Summationseinrichtung (205a, 205b, 212) die Additions- und Subtraktionskorrekturen unter Verwendung des ersten Variationswertes bei einem vorbestimmten normalseitigen Grenzwert stoppt, wenn sich ein Nicht-Betriebszustand des ersten Fehlers fortsetzt; die erste Streuabnormalitätserfassungseinrichtung (206a) ein erstes Abnormalitätserfassungssignal erzeugt, wenn der Wert des ersten Momentanwertregisters durch Akkumulieren der ersten und zweiten Variationswerte einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes annimmt; der zweite Variationswert ein Wert ist, der größer ist als der erste Variationswert, und festgelegt ist als ein Wert, der kleiner ist als ein zulässiger Akkumulationswert als eine Differenz zwischen dem abnormalseitigen Grenzwert und dem normalseitigen Grenzwert; und die Abnormalitätsverarbeitung ausgeführt wird in Übereinstimmung mit einer durch die erste Überlappungsabnormalitäts-Beurteilungseinrichtung (210b) getroffenen Abnormalitätsbeurteilung und einer durch die erste Streuabnormalitätsbeurteilungs-Einrichtung (210a) getroffene Abnormalitätsbeurteilung.
  5. Elektronische Steuerung nach Anspruch 4, wobei die erste Summationseinrichtung (205a, 205b, 212) einen dritten Variationswert als einen Wert des zweiten Variationswertes oder größer in Bezug auf die erste Summationseinrichtung addiert oder subtrahiert wenn Auslesebestätigen durch die erste Bestätigungsauslese-Einrichtung (203b) ausgeführt wird, oder wenn eine wieder den ersten Fehler erzeugende Überlappungsabnormalität bei dem Auslesebestätigen erzeugt wird, nachdem eine Korrektur durch die Korrekturschreibeinrichtung (208) geschrieben worden ist.
  6. Elektroniksteuerung nach Anspruch 2, wobei das MRAM (120C) eine erste Fehler-Flag-Erzeugungsschaltung (124aa) hat zusätzlich zu dem ersten Fehlerregister (125a), und auch eine erste Streuabnormalitätsbeurteilungs-Einrichtung (1010a) hat, die aufgebaut ist durch eine erste Summationseinrichtung (1015) und eine erste Streuabnormalitätserfassungseinrichtung (1016); die erste Fehler-Flag-Erzeugungsschaltung (124aa) einen Fehler innerhalb der Bitzahl eines Bereichs erzeugt mit der Möglichkeit, die Inhalte der Speicherzelle der designierten Adresse zu decodieren; die erste Fehler-Flag-Erzeugungsschaltung (124aa) eine Logikschaltung ist zum Erzeugen eines ersten Fehler-Flags (FL11) als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind, die durch die Decodierausleseschaltung (123) wiedergewonnen und korrigiert sind; ein Betriebszustand des ersten Fehler-Flags (FL11) in Übereinstimmung mit dem Vorhandensein einer Fehlererzeugung bei einer jeweiligen Zugriffsadresse des MRAM (120C) geändert wird; die erste Summationseinrichtung (1015) eine durch Hardware aufgebaute Abnormalitätszählschaltung (170) ist und eine Zahl von Erzeugungszeiten des ersten Fehler-Flags (FL11) addiert oder subtrahiert, und die Subtraktions-Berechnung oder Additionsberechnung ausführt oder durch ein Frequenzteilungssignal eines von dem Mikroprozessor (110C) zugeführten Auslesebefehlssignals oder ein Taktsignal einer vorbestimmten Periode initialisiert wird; die erste Streuabnormalitätserfassungseinrichtung (1016) eine Zählausgangsgröße (EP1) eines ersten Abnormalitätserfassungssignals erzeugt, wenn der Momentanwert der Abnormalitätszählschaltung (170) einen Wert außerhalb des Bereichs eines vorbestimmten festgelegten Schwellwerts annimmt; und mindestens eines von die Abnormalitätsmitteilung und das Speichern von Abnormalitätserzeugungsinformation einschließende Abnormalitätsverarbeitung in Übereinstimmung mit einer durch die erste Überlappungsabnormalitäts-Beurteilungseinrichtung (1010b), und dem Erzeugen der Zählausgangsgröße ausgeführt wird.
  7. Elektroniksteuerung nach Anspruch 1, wobei das Fehlerregister einen Fehler erzeugt, der eine Bitzahl eines Bereichs übersteigt mit der Möglichkeit, die Inhalte der Speicherzelle der designierten Adresse zu decodieren; das Fehlerregister ein zweites Fehlerregister (125b) ist, um eine den Fehler erzeugende Adressenzahl bei einer zweiten spezifischen Adresse als zweite Fehlerdaten gespeichert anzuordnen, wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren, ob diese ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind; die Bestätigungsauslese-Einrichtung (203b, 603b, 1003b) in Übereinstimmung mit dem Speichern der zweiten Fehlerdaten des zweiten Fehlerregisters (125b) und eine zweite Bestätigungsauslese-Einrichtung (303b, 703b, 1103b) betrieben werden, um eine Rücksetz- oder Transfer-Escape-Operation der zweiten Fehlerdaten vorzunehmen, und dann wieder Zugriff auf die Fehlererzeugungsadresse zu erhalten, und zum Auslesen und Bestätigen der Inhalte des zweiten Fehlerregisters; und die Überlappungsabnormalitäts-Beurteilungseinrichtung eine zweite Überlappungsabnormalitäts-Beurteilungseinrichtung (320b, 720b, 1120b) ist, um zu beurteilen, dass die Inhalte eines Speichers derselben Adresse eine fortgesetzte Abnormalität zeigen, wenn Auslesebestätigen durch die zweite Bestätigungsauslese-Einrichtung (303b, 703b, 1103b) vorgenommen wird und die Inhalte des zweiten Fehlerregisters (125b) dieselben Fehlerdaten einschließen.
  8. Elektroniksteuerung nach Anspruch 7, wobei das MRAM eine zweite Fehler-Flag-Erzeugungsschaltung (124b) zusätzlich zu dem zweiten Fehlerregister (125b) hat; die zweite Fehler-Flag-Erzeugungsschaltung (124b) einen Fehler erzeugt, der die Bitzahl eines Bereichs übersteigt mit der Möglichkeit die Inhalte der Speicherzelle der designierten Adresse zu decodieren; die zweite Fehler-Flag-Erzeugungsschaltung (124b) eine Logikschaltung ist zum Erzeugen eines zweiten Fehler-Flag (FL2) als Binärlogikinformation, wenn ausgelesene gespeicherte Daten nicht die Möglichkeit haben, zu garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind; das zweite Fehler-Flag (FL2) mit einem Unterbrechungseingangsanschluss des Mikroprozessors verbunden ist; die zweite Bestätigungsauslese-Einrichtung (303b, 703b) in Übereinstimmung mit dem Erzeugen des zweiten Fehler-Flags betrieben und ausgeführt wird, und eine Überlappungsabnormalitäts-Beurteilung durch die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung (320b, 720b) vorgenommen wird; und das zweite Fehler-Flag (FL2) automatisch nach einer vorbestimmten Zeit zurückgesetzt wird oder durch den Mikroprozessor zurückgesetzt wird.
  9. Elektroniksteuerung nach Anspruch 7, wobei das MRAM (120A) mindestens eines hat von dem zweiten Fehlerregister (125b) und einer zweiten Fehler-Flag-Erzeugungsschaltung (124b), und auch eine zweite Abnormalitätsbeurteilungs-Einrichtung hat, die durch eine in Übereinstimmung mit dem Erzeugen des zweiten Fehlers betriebene zweite Summationseinrichtung (305a, 305b, 312) und eine zweite Streuabnormalitätserfassungseinrichtung (320a) aufgebaut ist; die zweite Fehler-Flag-Erzeugungsschaltung (124b) einen die Bitzahl eines Bereichs mit der Möglichkeit, die Inhalte der Speicherzelle der designierten Adresse zu decodieren, übersteigenden Fehler erzeugt; die zweite Fehler-Flag-Erzeugungsschaltung (124b) eine Logikschaltung ist zum Erzeugen eines Fehler-Flags als Binärlogikinformation wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit, zu garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind; der zweite Fehler eine periodische Information ist in Bezug auf das Vorhandensein eines durch periodisches Überwachen, ob die zweiten Fehlerdaten in das zweite Fehlerregister gespeichert werden oder nicht, oder ob das zweite Fehler-Flag (FL2) erzeugt wird oder nicht, erfassten Fehlers; die zweite Summationseinrichtung (305a, 305b, 312) ein zweites Momentanwertregister (126b) hat; die zweite Summationseinrichtung (305a, 305b, 312) einen fünften Variationswert in Bezug auf das zweite Momentanwertregister (126b) in Übereinstimmung mit dem Erzeugen des zweiten Fehlers addiert oder subtrahiert; das zweite Fehlerregister (125b) oder das zweite Fehler-Flag einer Rücksetz- oder Transfer-Escape-Operation unterzogen wird; ein vierter Variationswert subtrahiert oder addiert wird und Additions- und Subtraktionskorrekturen in Bezug auf das zweite Momentanwertregister (126b) vorgenommen werden, um beide zu mindern, wenn kein zweiter Fehler erzeugt wird; die zweite Summationseinrichtung (305a, 305b, 312) die Additions- und Subtraktionskorrekturen unter Verwendung des vierten Variationswertes bei einem vorbestimmten normalseitigen Grenzwert stoppt, wenn ein Nicht-Betriebszustand des zweiten Fehlers fortgesetzt wird; die zweite Streuabnormalitätserfassungseinrichtung (6a) ein zweites Abnormalitätserfassungssignal erzeugt, wenn der Wert des zweiten Momentanwertregisters (126b) durch Akkumulieren der vierten und fünften Variationswerte einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes annimmt; der fünfte Variationswert ein Wert ist, der größer ist als der vierte Variationswert, und als ein Wert festgelegt wird, der kleiner ist als ein zulässiger Akkumulationswert als eine Differenz zwischen dem abnormalseitigen Grenzwert und den normalseitigen Grenzwert; und mindestens eines von Abnormalitätsmitteilung und dem Speichern von Abnormalitätserzeugungsinformation einschließende Abnormalitätsverarbeitung in Übereinstimmung mit einer Abnormalitätsbeurteilungs-Einrichtung (320b) ausgeführt wird und eine Abnormalitätsbeurteilung durch die zweite Streuabnormalitätsbeurteilungs-Einrichtung (620a) vorgenommen wird.
  10. Elektroniksteuerung nach Anspruch 9, wobei die zweite Summationseinrichtung (305a, 305b, 312) einen sechsten Variationswert mit einem Wert des fünften Variationswertes oder darüber in Bezug auf die zweite Summationseinrichtung zu der Zeit des Erzeugens einer Überlappungsabnormalität und des Wiedererzeugens des zweiten Fehlers addiert oder subtrahiert, selbst wenn Auslesebestätigung durch die zweite Bestätigungsauslese-Einrichtung (303b) vorgenommen worden ist.
  11. Elektroniksteuerung nach Anspruch 7, wobei das MRAM eine zweite Fehler-Flag-Erzeugungsschaltung (124bb) zusätzlich zu dem zweiten Fehlerregister (125b) hat, und auch eine zweite Streuabnormalitätsbeurteilungs-Einrichtung (1120a) hat, die durch eine zweite Summationseinrichtung (1115) und eine zweite Streuabnormalitätserfassungseinrichtung (1116) gebildet wird; die zweite Fehler-Flag-Erzeugungsschaltung (124bb) einen die Bitzahl eines Bereichs mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle der designierten Adresse übersteigenden Fehler erzeugt; die erste Fehler-Flag-Erzeugungsschaltung (124aa) eine Logikschaltung ist zum Erzeugen eines zweiten Fehler-Flag (FL22) als Binärlogikinformation, wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit zum Garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind; ein Betriebszustand des zweiten Fehler-Flag (FL22) in Übereinstimmung mit dem Vorliegen von Fehlererzeugung bei einer jeweiligen Zugriffsadresse des MRAM (120C) geändert wird; die zweite Summationseinrichtung (1115) eine durch Hardware aufgebaute Abnormalitätszählschaltung ist und eine Erzeugungszeitzahl des zweiten Fehler-Flags (FL22) addiert oder subtrahiert und die Subtraktions-Berechnung oder die Additionsberechnung vornimmt oder initialisiert wird durch ein Frequenzteilersignal eines von dem Mikroprozessor zugeführten Auslesebefehlssignals, oder eines Taktsignals einer vorbestimmten Periode; die zweite Streuabnormalitätserfassungseinrichtung (1116) eine Zählausgangsgröße eines zweiten Abnormalitätserfassungssignals erzeugt, wenn der Momentanwert der Abnormalitätszählschaltung einen Wert außerhalb des Bereichs eines vorbestimmten festgelegten Schwellwertes annimmt; und mindestens eines von einer Abnormalitätsmitteilung und dem Speichern von Abnormalitätserzeugungsinformation einschließende Abnormalitätsverarbeitung in Übereinstimmung mit einer durch die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung (1120b) getroffene Abnormalitätsbeurteilung und dem Erzeugen der Zählerausgangsgröße ausgeführt wird.
  12. Elektroniksteuerung nach Anspruch 7, wobei das MRAM (120C) ferner beide die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung (1232) bildende Steuerprogramme einschließt und eine dritte Abnormalitätsbeurteilungs-Einrichtung (1333) und eine Steuerprogramm, das eine Abnormalitätskorrekturschreibeinrichtung (1327) bildet; die dritte Abnormalitätsbeurteilungs-Einrichtung (1333) eine Einrichtung ist zum sequentiellen Auslesen gespeicherter Daten eines spezifischen Intervallbereichs des MRAM (120C), und zum Beurteilen des Vorliegens eines Codefehlers durch eine Summenprüfung oder eine zyklische Redundanzprüfung (CRC-Prüfung) in Bezug auf Daten eines gesamten ausgelesenen Intervalls; die Abnormalitätskorrekturschreibeinrichtung (1327) eine Umkehrberechnung von den Summenprüfdaten oder CRC-Prüfdaten vornimmt und korrekte gespeicherte Daten annimmt und arithmetisch berechnet, wenn die dritte Abnormalitätsbeurteilungs-Einrichtung (1333) beurteilt, dass es einen Codefehler in den gespeicherten Daten des MRAM eines spezifischen Intervalls gibt, und die zweite Überlappungsabnormalitäts-Beurteilungseinrichtung (1120b) beurteilt, dass es einen Codefehler in einem gespeicherten Datenwort innerhalb des spezifischen Intervalls gibt; die Abnormalitätskorrekturschreibeinrichtung (1327) eine Wiedergewinnungsschreibeinrichtung ist zum Überschreiben und Speichern der angenommenen Daten zu einer Fehlererzeugungsadresse des MRAM (120C) durch die Korrekturcodehinzufügeschreibschaltung (122); und die Schreibverhinderungs/Freigabe-Einrichtung die Schreibverhinderungsfunktion zu einer Wiedergewinnungsbetriebszeit unter Verwendung der Abnormalitätskorrekturschreibeinrichtung (1327) freigibt.
  13. Elektroniksteuerung nach Anspruch 1, wobei das MRAM (120B) mindestens eines hat von einem ersten Fehlerregister (125a) und einer ersten Fehler-Flag-Erzeugungseinrichtung (124a), und mindestens eines von dem zweiten Fehlerregister (125b) und einer zweiten Fehler-Flag-Erzeugungseinrichtung (124b), und auch erste und zweite Streuabnormalitätsbeurteilungs-Einrichtungen (620a, 720a) hat, die in Übereinstimmung mit einem ersten Fehler und einem zweiten Fehler betrieben werden; das erste Fehlerregister (125a) einen Fehler innerhalb einer Bitzahl eines Bereichs mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle (121) der designierten Adresse erzeugt; das erste Fehlerregister (125a) ein Register ist, um eine Adressenzahl, die den Fehler erzeugt, bei einer ersten spezifischen Adresse als erste Fehlerdaten gespeichert anzuordnen, wenn ausgelesene gespeicherte Daten Daten sind, die durch die Decodierausleseschaltung (123) wiedergewonnen und korrigiert sind; die erste Fehler-Flag-Erzeugungsschaltung (124a) einen Fehler innerhalb der Bitzahl eines Bereichs erzeugt mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle der designierten Adresse; die erste Fehler-Flag-Erzeugungsschaltung (124a) eine Logikschaltung ist zum Erzeugen eines ersten Fehler-Flag (FL1) als Binärlogikinformation, wenn ausgelesene gespeicherte Daten Daten sind die durch die Decodierausleseschaltung (123) wiedergewonnen und korrigiert worden sind; der erste Fehler eine periodische Information in Bezug auf das Vorhandensein eines Fehlers ist, der erfasst wird durch periodisches Überwachen, ob die ersten Fehlerdaten in dem ersten Fehlerregister (125a) gespeichert sind oder nicht, oder ob das erste Fehler-Flag (FL1) erzeugt worden ist oder nicht; das zweite Fehlerregister (125b) einen die Bitzahl eines Bereichs mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle der designierten Adresse übersteigenden Fehler erzeugt; das zweite Fehlerregister (125b) ein Register ist, um eine den Fehler erzeugende Adressenzahl bei einer zweiten spezifischen Adresse als zweite Fehlerdaten gespeichert anordnet, wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit zum Garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind; die zweite Fehler-Flag-Erzeugungsschaltung (124b) einen Fehler erzeugt, der die Bitzanzahl eines Bereichs übersteigt mit der Möglichkeit zum Decodieren der Inhalte der Speicherzelle der designierten Adresse; die zweite Fehler-Flag-Erzeugungsschaltung (124b) eine Logikschaltung ist zum Erzeugen eines zweiten Fehler-Flags als Binärlogikinformation, wenn ausgelesene gespeicherte Daten Daten sind ohne die Möglichkeit zum Garantieren, ob jene ausgelesenen gespeicherten Daten mit gespeicherten Ursprungsdaten konform sind; der zweite Fehler eine periodische Information in Bezug auf das Existieren eines Fehlers ist, der erfasst wird durch periodisches Überwachen, ob die zweiten Fehlerdaten in dem zweiten Fehlerregister (125b) gespeichert sind oder nicht, oder das zweite Fehler-Flag (FL2) erzeugt ist oder nicht; die ersten und zweiten Streuabnormalitätsbeurteilungs-Einrichtungen (610a, 720a) Einrichtungen sind zum Erzeugen erster und zweiter Abnormalitätserfassungssignale, wenn Erzeugungsfrequenzen bzw. Häufigkeiten des ersten Fehlers und des zweiten Fehlers vorbestimmte Schwellwerte übersteigen; und die Abnormalitätsverarbeitung in Übereinstimmung mit einer durch die Überlappungsabnormalitäts-Beurteilungseinrichtung getroffenen Abnormalitätsbeurteilung und einer durch die ersten und zweiten Streuabnormalitätsbeurteilungs-Einrichtungen (610a, 720a) getroffenen Abnormalitätsbeurteilung.
  14. Elektroniksteuerung nach Anspruch 13, wobei die ersten und zweiten Streuabnormalitätsbeurteilungs-Einrichtungen (610a, 720a) durch eine gemeinsam benutzte Summationseinrichtung (605a, 605b, 612) und erste und zweite Streuabnormalitätserfassungseinrichtungen (606a, 706a) gebildet werden; die gemeinsam benutzte Summationseinrichtung (605a, 605b, 612) ein gemeinsam genutztes Momentanwertregister (126) hat; die gemeinsam benutzte Summationseinrichtung (605a, 605b, 612) einen zweiten Variationswert in Bezug auf das gemeinsam benutzte Momentanwertregister addiert oder subtrahiert, wenn der erste Fehler erzeugt wird; das erste Fehlerregister (125a) oder das erste Fehler-Flag (FL1) einer Rücksetz- oder Transfer-Escape-Operation unterzogen werden; wenn kein erster Fehler erzeugt wird, ein erster Variationswert subtrahiert oder addiert wird und Additions- und Subtraktionskorrekturen in Bezug auf das gemeinsam benutzte Momentanwertregister (126) vorgenommen werden, um beide zu mindern; wenn der zweite Fehler erzeugt wird, ein fünfter Variationswert in Bezug auf das gemeinsam benutzte Momentanwertregister addiert oder subtrahiert wird, und das zweite Fehlerregister (124b) oder das zweite Fehler-Flag (FL2) einer Rücksetz- oder Tranfer-Escape-Operation unterzogen werden; wenn kein zweiter Fehler erzeugt wird, ein vierter Variationswert subtrahiert oder addiert wird und die Additions- und Subtraktionskorrekturen in Bezug auf das gemeinsam benutzte Momentanwertregister (126) vorgenommen werden, um beide zu mindern; die gemeinsam benutzte Summationseinrichtung (605a, 605b, 612) die Additions- und Subtraktionskorrekturen unter Verwendung des obigen ersten oder vierten Variationswertes bei einem vorbestimmten normalseitigen Grenzwert stoppt, wenn ein Nicht-Betriebszustand des ersten oder zweiten Fehlers fortgesetzt wird; die erste oder zweite Streuabnormalitätserfassungseinrichtung (606a, 706a) ein erstes oder zweites Abnormalitätserfassungssignal (ER1, ER2) erzeugt, wenn der Wert des gemeinsam benutzten Momentanwertregisters (126) einen Wert außerhalb des Bereichs eines vorbestimmten abnormalseitigen Grenzwertes annimmt durch Akkumulieren der ersten, zweiten, vierten und fünften Variationswerte; der zweite Variationswert ein Wert ist, der größer ist als der erste Variationswert, und der fünfte Variationswert ein Wert ist, der größer ist als der vierte Variationswert; und der zweite Variationswert und der fünfte Variationswert als Variationen festgelegt werden, die kleiner sind als ein zulässiger Akkumulationswert als eine Differenz zwischen dem abnormalseitigen Grenzwert und dem normalseitigen Grenzwert.
  15. Elektroniksteuerung nach Anspruch 1, wobei das MRAM (120A, 120B, 120C) ferner ein Steuerprogramm als eine dritte Abnormalitätsbeurteilungs-Einrichtung (433, 833, 1333) einschließt; die dritte Abnormalitätsbeurteilungs-Einrichtung (433, 833, 1333) sequentiell gespeicherte Daten eines spezifischen Intervallbereichs des MRAM (120A, 120B, 120C) ausliest und das Vorhandensein eines Codefehlers durch eine Summenprüfung oder eine CRC-Prüfung in Bezug auf Daten eines gesamten gelesenen Intervalls beurteilt; und die mindestens eines von Abnormalitätsmitteilung und dem Speichern von Abnormalitätserzeugungsinformation einschließende Abnormalitätsverarbeitung in Übereinstimmung mit einer durch die Überlappungsabnormalitäts-Beurteilungseinrichtung vorgenommenen Abnormalitätsbeurteilung und einer durch die dritte Abnormalitätsbeurteilungs-Einrichtung (433, 833, 1333) vorgenommenen Abnormalitätsbeurteilung ausgeführt wird.
  16. Elektroniksteuerung nach Anspruch 15, wobei das MRAM (120A, 120B, 120C) ferner ein Steuerprogramm als eine Prüfperiodenbeurteilungseinrichtung (401, 801, 1201) einschließt zum Auswählen von einem von einer Betriebsstartprüfeinrichtung, einer Konstantperiodenprüfeinrichtung und einer einem Abschalten vorangehenden Prüfeinrichtung; die Betriebsstartprüfeinrichtung eine spezifische Prüfeinrichtung ist zum Prüfen des Vorhandenseins eines Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung oder die dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf von einem spezifischen Bereich in das MRAM (120A, 120B, 120C) gespeicherten Hauptdaten gerade nachdem ein elektrischer Leistungsschalter EIN-geschaltet wird; die Konstantperiodenprüfeinrichtung eine Unterteilungsaktualisierungsprüfeinrichtung ist zum Unterteilen aller in dem MRAM (120A, 120B, 120C) gespeicherten Daten in mehrere Abschnitte in einem Einschaltfortsetzungszustand des elektrischen Leistungsschalters (102), und sequentielles Prüfen des Vorhandenseins des Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung oder die dritte Abnormalitätsbeurteilungeinrichtung in Bezug auf jeweils aufgeteilte Daten; und die dem Abschalten vorangehende Prüfeinrichtung eine kollektive Prüfeinrichtung ist zum Prüfen des Existierens des Codefehlers durch die Überlappungsabnormalitäts-Beurteilungseinrichtung oder die dritte Abnormalitätsbeurteilungs-Einrichtung in Bezug auf alle in dem MRAM (120A, 120B, 120C) gespeicherten Daten in einer Schließperiode des Verzögerungsrückführ-Öffnen-Schließen-Elementes (103b) gerade nachdem der elektrische Leistungsschalter unterbrochen worden ist.
  17. Elektroniksteuerung nach Anspruch 7, wobei der Mikroprozessor (110A, 110B, 110C) den Betrieb von mindestens einer Ansaugluftmengensteuereinrichtung oder einer Kraftstoffeinspritzsteuereinrichtung in Übereinstimmung mit einem Betriebszustand einer Fahrzeugsensorgruppe (106, 107) zum Erfassen eines Betriebszustands einer Fahrzeugantriebsmaschine steuert; das MRAM (120A, 120B, 120C) ferner ein Steuerprogramm als eine Notfallbetriebseinrichtung zusätzlich zu einem Steuerprogramm als eine Normalbetriebseinrichtung einschließt, und auch eine Abnormalitätserzeugungsspeichereinrichtung (140A, 140B, 140C) hat; die Notfallbetriebseinrichtung eine Einrichtung ist zum Ausführen einer Betriebsablaufsteuerung zum Einschränken einer Antriebsmaschinendrehzahl durch das Einschränken einer Ansaugluftmenge unter Verwendung der Ansaugluftmengensteuereinrichtung oder das Einschränken einer Kraftstoffzufuhrmenge unter Verwendung der Kraftstoffeinspritzsteuereinrichtung; die Abnormalitätserzeugungsspeichereinrichtung (140A, 140B, 140C) eine Abnormalitätsmitteilung in Übereinstimmung mit einer durch mindestens die Überlappungsabnormalitäts-Beurteilungseinrichtung getroffenen Abnormalitätsbeurteilung vornimmt und selektiv die Betriebsmodi zu einem Normalbetriebsmodus umschaltet unter Verwendung der Normalbetriebseinrichtung oder einem Notfallbetriebsmodus unter Verwendung der Notfallbetriebseinrichtung.
  18. Elektroniksteuerung nach Anspruch 17, wobei das MRAM (120A, 120B) ferner ein Steuerprogramm als eine Korrekturübertragungseinrichtung einschließt; der Mikroprozessor (110A, 110B) einen nicht-flüchtigen Backup-Speicher hat zum Speichern des Steuerprogramms als die Notfallbetriebseinrichtung; die Korrekturübertragungseinrichtung eine Wiedergewinnungsschreibeinrichtung ist zum Überschreiben und Speichern eines in dem Backup-Speicher gespeicherten Notfallbetriebsprogramms zu einer Fehlererzeugungsadresse des MRAMs durch die Korrekturcodehinzufügeschreibschaltung in Übereinstimmung mit der durch die Überlappungsabnormalitäts-Beurteilungseinrichtung getroffenen Abnormalitätsbeurteilung; und die Schreibverhinderungs/Freigabe-Einrichtung (150) die Schreibverhinderungsfunktion zu einer Wiedergewinnungsbetriebszeit unter Verwendung der Korrekturübertragungseinrichtung freigibt.
  19. Elektroniksteuerung nach Anspruch 18, wobei der Mikroprozessor seriell mit einer kooperierenden Hilfs-CPU (160) verbunden ist; die Hilfs-CPU (160) ein Mikroprozessor ist zum Kommunizieren eines Überwachungssteuersignals zwischen diesem Mikroprozessor und dem seriell verbundenen, mit einem nicht-flüchtigen Hilfsprogrammspeicher (161B) kooperierenden Mikroprozessor (120B); und der Hilfsprogrammspeicher (161B) einen nicht-flüchtigen Backup-Speicher einschließt zum Speichern des Steuerprogramms als die Notfallbetriebseinrichtung.
  20. Elektroniksteuerung nach Anspruch 17, wobei ein Watch-Dog-Timer (130) und eine Abnormalitätserzeugungs-Speichereinrichtung (140A, 140B, 140C) gemeinsam in dem Mikroprozessor (110A, 110B, 110C) verwendet werden; der Watch-Dog-Timer (130) eine Timerschaltung ist zum Erzeugen eines Rücksetzimpulssignals und zum Initialisieren und Neustarten des Mikroprozessors in Übereinstimmung mit der Tatsache, dass die Impulsbreite eines durch den Mikroprozessor erzeugten Watch-Dog-Löschsignals (WD1) einen vorbestimmten Wert übersteigt; die Abnormalitätserzeugungsspeichereinrichtung in Übereinstimmung mit dem Erzeugen eines durch Beurteilen der Abnormalitätserzeugung durch die Überlappungsabnormalitäts-Beurteilungseinrichtung verursachten Abnormalitätserfassungssignal und des Rücksetzimpulssignals unter Verwendung des Watch-Dog-Timers betrieben wird, und mindestens eine Abnormalitätsmitteilung in Übereinstimmung mit dem einmaligen Erzeugen eines Impulssignals oder dem mehrmaligen Erzeugen von Impulssignalen ausführt; die Abnormalitätserzeugungsspeichereinrichtung eine Logikschaltung ist, die durch eine Flipflop-Schaltung oder eine Zählerschaltung aufgebaut ist zum selektiven Umschalten von Betriebsmodi von einem Normalbetriebsmodus unter Verwendung der Normalbetriebseinrichtung zu einem Notfallbetriebsmodus unter Verwendung der Notfallbetriebseinrichtung; eine Antriebsstoppeinrichtung (142) und eine Speicherfreigabe-Einrichtung (112A, 112B, 112C) zu der Logikschaltung hinzugefügt sind; die Antriebsstoppeinrichtung (142) eine Gatterschaltung ist, die betrieben wird, wenn die Abnormalitätserzeugungs-Speichereinrichtung die Abnormalitätserzeugung entscheidet und speichert, und den Betrieb teilweise ... spezifischer Elektrolast und der Elektrolastgruppe unterbindet; die Speicherfreigabe-Einrichtung eine Einrichtung ist zum Zurücksetzen eines Abnormalitätsspeichersignals unter Verwendung der Abnormalitätserzeugungsspeichereinrichtung (140A, 140B, 140C) durch ein in Übereinstimmung mit einer manuellen Operation unter Verwendung des Wiedereinschaltens des elektrischen Leistungsschalters (102) etc. betriebenen Rücksetzimpulssignal.
DE102007047150.7A 2006-12-28 2007-10-02 Elektroniksteuerung Expired - Fee Related DE102007047150B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006355311A JP4343945B2 (ja) 2006-12-28 2006-12-28 電子制御装置
JP2006-355311 2006-12-28

Publications (2)

Publication Number Publication Date
DE102007047150A1 DE102007047150A1 (de) 2008-07-03
DE102007047150B4 true DE102007047150B4 (de) 2016-10-06

Family

ID=39465895

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102007063638.7A Expired - Fee Related DE102007063638B4 (de) 2006-12-28 2007-10-02 Elektroniksteuerung
DE102007047150.7A Expired - Fee Related DE102007047150B4 (de) 2006-12-28 2007-10-02 Elektroniksteuerung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102007063638.7A Expired - Fee Related DE102007063638B4 (de) 2006-12-28 2007-10-02 Elektroniksteuerung

Country Status (4)

Country Link
US (1) US8010872B2 (de)
JP (1) JP4343945B2 (de)
CN (1) CN101211286B (de)
DE (2) DE102007063638B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291305B2 (en) * 2008-09-05 2012-10-16 Freescale Semiconductor, Inc. Error detection schemes for a cache in a data processing system
US8145985B2 (en) * 2008-09-05 2012-03-27 Freescale Semiconductor, Inc. Error detection schemes for a unified cache in a data processing system
KR20110087036A (ko) * 2010-01-25 2011-08-02 삼성전자주식회사 덮어쓰기 가능한 불휘발성 메모리 장치 및 그것의 데이터 쓰기 방법
EP2367090B1 (de) * 2010-03-18 2013-06-26 Delphi Technologies, Inc. Elektronisches Steuermodul mit Boot-Pin-Anordnung
DE102010031282B4 (de) * 2010-07-13 2022-05-12 Robert Bosch Gmbh Verfahren zum Überwachen eines Datenspeichers
JP5996228B2 (ja) * 2012-03-26 2016-09-21 株式会社ダイヘン ロボット制御装置
JP2014035730A (ja) * 2012-08-10 2014-02-24 Hitachi Automotive Systems Ltd 車両用制御装置
US9189313B2 (en) * 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
JP5653507B1 (ja) * 2013-10-31 2015-01-14 三菱電機株式会社 プログラムツールが接続される電子制御装置
KR101534974B1 (ko) * 2013-12-19 2015-07-08 현대자동차주식회사 다중 마이크로 코어 감시 장치 및 방법
CN104407901B (zh) * 2014-12-08 2018-04-06 北京国双科技有限公司 代码的添加方法和装置
US9471417B1 (en) * 2015-02-24 2016-10-18 Crossbar, Inc. Methods and apparatus for back-annotating errors in a RRAM array
JP6679861B2 (ja) * 2015-09-15 2020-04-15 株式会社デンソー センサ装置、および、これを用いた電動パワーステアリング装置
CN105657799A (zh) * 2015-12-03 2016-06-08 上海磁宇信息科技有限公司 使用mram的传感网节点模块、传感网节点与传感网
JP6718294B2 (ja) * 2016-04-25 2020-07-08 アズビル株式会社 レジスタ異常検出装置
US9904595B1 (en) * 2016-08-23 2018-02-27 Texas Instruments Incorporated Error correction hardware with fault detection
CN106708655B (zh) * 2017-02-16 2021-07-16 中云信安（深圳）科技有限公司 基于二维纠错码的内存加固方法及电路
CN109597773B (zh) * 2018-12-10 2024-01-23 浪潮(北京)电子信息产业有限公司 一种ssd及其数据掉电保护方法、系统、装置
KR20220169709A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법과, 이를 포함하는 메모리 시스템
TWI776653B (zh) * 2021-08-24 2022-09-01 緯穎科技服務股份有限公司 用於控制儲存裝置的控制系統以及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19882853T1 (de) * 1997-11-26 2001-06-21 Intel Corp Verfahren und Einrichtungen zum automatischen Korrigieren von in einem Speichersubsystem erfaßten Fehlern
DE10233642A1 (de) * 2001-07-25 2003-02-20 Hewlett Packard Co Fehlerkorrektur-Kodierung und -Dekodierung in einer Festkörper-Speicherungsvorrichtung
DE10206689B4 (de) * 2002-02-18 2004-03-18 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597595B1 (en) * 2001-08-03 2003-07-22 Netlogic Microsystems, Inc. Content addressable memory with error detection signaling
JP2003104137A (ja) 2001-09-27 2003-04-09 Hitachi Ltd 車載制御装置
US7278080B2 (en) * 2003-03-20 2007-10-02 Arm Limited Error detection and recovery within processing stages of an integrated circuit
US7370260B2 (en) * 2003-12-16 2008-05-06 Freescale Semiconductor, Inc. MRAM having error correction code circuitry and method therefor
JP2005208958A (ja) 2004-01-23 2005-08-04 Hanshin Electric Co Ltd マイコンにおけるプログラムエリアのデータ保全方法
US7861138B2 (en) * 2006-12-05 2010-12-28 Qimonda Ag Error correction in memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19882853T1 (de) * 1997-11-26 2001-06-21 Intel Corp Verfahren und Einrichtungen zum automatischen Korrigieren von in einem Speichersubsystem erfaßten Fehlern
DE10233642A1 (de) * 2001-07-25 2003-02-20 Hewlett Packard Co Fehlerkorrektur-Kodierung und -Dekodierung in einer Festkörper-Speicherungsvorrichtung
DE10206689B4 (de) * 2002-02-18 2004-03-18 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers

Also Published As

Publication number Publication date
DE102007047150A1 (de) 2008-07-03
JP4343945B2 (ja) 2009-10-14
DE102007063638B4 (de) 2014-09-25
US20080162854A1 (en) 2008-07-03
US8010872B2 (en) 2011-08-30
JP2008165548A (ja) 2008-07-17
CN101211286B (zh) 2010-04-07
CN101211286A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
DE102007047150B4 (de) Elektroniksteuerung
DE10341786B4 (de) Elektronische Fahrzeugsteuervorrichtung
DE102006028992B4 (de) Elektronische Steuervorrichtung
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE102004028739B4 (de) Elektronische Steuereinheit
DE102004012808B4 (de) Elektronische Steuereinheit
DE2210325A1 (de) Datenverarbeitungssystem
DE112018006702T5 (de) Bestimmung der zuverlässigkeit von fahrzeugsteuerbefehlen unter verwendung eines abstimmungsmechanismus
EP0104635A2 (de) Verfahren und Anordnung zum Prüfen eines digitalen Rechners
DE102004012797B4 (de) Elektronische Steuereinheit
EP4292025A1 (de) Vorrichtungen und verfahren zur überwachung eines quantencomputers im betrieb
DE10309891B4 (de) Elektronische Fahrzeugsteuervorrichtung mit einer Vielzahl von Mikrocomputern zum Implementieren einer Mikrocomputerüberwachungsfunktion
DE102019131865A1 (de) Verfahren und vorrichtung zur eigendiagnose der ram-fehlererkennungslogik eines antriebsstrangcontrollers
DE69927571T2 (de) Datenprozessor und Verfahren zum Verarbeiten von Daten
EP3073333A1 (de) Sicherheitsarchitektur für fehlersichere Systeme
DE102016200130B4 (de) Elektronische Steuervorrichtung
DE112012004323T5 (de) Elektronisches Steuergerät
DE10392916T5 (de) Selbsttestsystem
DE102017103147A1 (de) Alarmabwicklungs-Schaltungsanordnung und Verfahren zur Abwicklung eines Alarms
DE69722706T2 (de) Datensicherungsvorrichtung eines Halbleiterspeichers
WO2007071590A1 (de) Verfahren zur erkennung einer versorgungsunterbrechung in einem datenspeicher und zur wiederherstellung des datenspeichers
DE102018219700B4 (de) Steuervorrichtung
DE102013105853A1 (de) Informationsverarbeitungsvorrichtung
DE112017005483T5 (de) Elektronische Steuereinheit und Datenschutzverfahren für diese
DE102006036384A1 (de) Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102007063638

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102007063638

Country of ref document: DE

Kind code of ref document: P

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee