DE102007046039A1 - Integrierte Schaltung mit Strukturen, die in verschiedenen Dichten angeordnet sind, und Verfahren zur Herstellung einer integrierten Schaltung - Google Patents

Integrierte Schaltung mit Strukturen, die in verschiedenen Dichten angeordnet sind, und Verfahren zur Herstellung einer integrierten Schaltung Download PDF

Info

Publication number
DE102007046039A1
DE102007046039A1 DE102007046039A DE102007046039A DE102007046039A1 DE 102007046039 A1 DE102007046039 A1 DE 102007046039A1 DE 102007046039 A DE102007046039 A DE 102007046039A DE 102007046039 A DE102007046039 A DE 102007046039A DE 102007046039 A1 DE102007046039 A1 DE 102007046039A1
Authority
DE
Germany
Prior art keywords
structures
openings
contacts
area
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007046039A
Other languages
English (en)
Inventor
Dominik Dr. Olligs
Joachim Dr. Deppe
David Pritchard
Christoph Dr. Kleint
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007046039A1 publication Critical patent/DE102007046039A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zum Herstellen einer integrierten Schaltung weist gemäß einer Ausführungsform ein Ausbilden erster Strukturen in einem ersten Bereich einer integrierten Schaltung und ein Ausbilden zweiter Strukturen, die dichter als die ersten angeordnet sind, in einem zweiten Bereich auf. Die ersten und zweiten Strukturen werden mittels lithografischer Prozesse unter Verwendung von Fotomasken definiert, wobei wenigstens eine dieser Fotomasken sowohl Öffnungen in einem ersten Gebiet zum Unterstützen der Definition der ersten Strukturen und Öffnungen in einem zweiten Gebiet zum Unterstützen der Definition der zweiten Strukturen aufweist.

Description

  • Diese Beschreibung betrifft ein Verfahren zum Ausbilden einer integrierten Schaltung. Zudem betrifft die Beschreibung eine integrierte Schaltung, die beispielsweise als Speichervorrichtung verwendet werden kann.
  • Integrierte Schaltungen wie Speichervorrichtungen weisen gewöhnlich Leiterbahnen auf, z. B. Bitleitungen oder Wortleitungen, welche auf regelmäßige Weise angeordnet sind und ein Array aus Leiterbahnen ausbilden. Mit abnehmenden Strukturgrößen nimmt der Abstand der Leiterbahnen weiter ab. Folglich werden Kontakte, welche diese Leiterbahnen und beispielsweise das Substrat kontaktieren, mit sehr kleinem Abstand angeordnet. Darüber hinaus ist eine geeignete Ausrichtung der Kontakte zu den Leiterbahnen manchmal schwierig zu erzielen.
  • Die begleitenden Abbildungen dienen dem weiteren Verständnis von Ausführungsformen der Erfindung. Die Abbildungen zeigen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien. Weitere Ausführungsformen der Erfindung und viele der beabsichtigten Vorteile werden mit Bezug auf die nachfolgende detaillierte Beschreibung besser ersichtlicht. Die Elemente der Abbildungen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Übereinstimmende Bezugskennzeichen kennzeichnen entsprechende übereinstimmende Teile.
  • 1 zeigt eine beispielhafte Draufsicht auf eine integrierte Schaltung.
  • 2 zeigt eine beispielhafte Querschnittsansicht einer Speichervorrichtung.
  • 3 zeigt eine beispielhafte Draufsicht auf ein Array mit Leiterbahnen einschließlich Kontakten.
  • 4 zeigt ein beispielhaftes Ablaufdiagramm zur Veranschaulichung eines Verfahrens gemäß einer Ausführungsform.
  • 5A bis 5C zeigen beispielhafte Masken zum Durchführen des Verfahrens gemäß einer Ausführungsform.
  • 6A bis 6C zeigen weitere beispielhafte Masken zum Durchführen des Verfahrens gemäß einer Ausführungsform.
  • 7A und 7B zeigen weitere Ausführungsformen einer beispielhaften Maske, die zum Durchführen des Verfahrens gemäß einer Ausführungsform verwendet werden kann.
  • 8A bis 8D zeigen eine Querschnittsansicht eines Substrats beim Durchführen des Verfahrens gemäß einer Ausführungsform.
  • 9A und 9B zeigen eine Querschnittsansicht eines Substrats beim Durchführen des Verfahrens gemäß einer weiteren Ausführungsform.
  • 9C bis 9D zeigen Querschnittsansichten eines Substrats beim Durchführen des Verfahrens gemäß einer weiteren Ausführungsform.
  • 10 zeigt eine Querschnittsansicht eines Substrats mit zwei strukturierten Hartmaskenschichten, die aus dem in 9A–9D gezeigten Verfahren herrühren.
  • 11 zeigt eine schematische perspektivische Ansicht eines nicht-flüchtigen NAND-Speicherzellen-Arrays mit Floating-Gate-Speicherzellen und einer Zwischenverbindungsanordnung.
  • 12A–12F zeigen planare Ansichten und entsprechende Querschnittsansichten eines ersten und eines zweiten Abschnitts eines Substrats, die eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Kontaktanordnung nach dem Bereitstellen einer Zwischenschicht zeigen.
  • 13A–13F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, die eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–12F nach dem Ätzen eines Kontaktgrabens darstellen.
  • 14A–14F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, die eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–13F nach dem Bereitstellen eines Sourceleitungs-Kurzschlusses darstellen.
  • 15A–15F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, die eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–14F nach dem Bereitstellen einer vergrabenen Maskenschicht zeigen.
  • 16A–16F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, die eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–15F nach dem Strukturieren der vergrabenen Maskenschicht zeigen.
  • 17A–17F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–16F nach dem Bereitstellen eines Füllmaterials zeigen.
  • 18A–18F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–17F nach dem Bereitstellen der oberen Maske zeigen.
  • 19A–19F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–18F nach dem Ätzen von Kontaktgräben zeigen.
  • 20A–20F zeigen Draufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 12A–19F nach dem Bereitstellen von Kontakten zeigen.
  • 21A–21F zeigen Draufsichten und entsprechende Querschnittsansichten einer weiteren Ausführungsform von zwei Abschnitten einer integrierten Schaltung.
  • 22A–22F zeigen Draufsichten und entsprechende Querschnittsansichten zweier Abschnitte eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Zwischenverbindungsanordnung nach dem Bereitstellen einer oberen Maske zeigen.
  • 23A–23F zeigen Draufsichten und entsprechende Querschnittsansichten zweier Abschnitte eines Substrats einer integrierten Schaltung, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Zwischenverbindungsanordnung von 22A–22F nach dem Bereitstellen einer Formschicht zeigen.
  • 24–24F zeigen Draufsichten und entsprechende Querschnittsansichten zweier Abschnitte eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Zwischenverbindungsanordnung von 22A–23F nach dem Ätzen von Leitungs-(Bahn-) und Kontaktgräben zeigen.
  • 25A–25F zeigen Draufsichten und entsprechende Querschnittsansichten zweier Abschnitte eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Zwischenverbindungsanordnung von 22A–24F nach dem Ausbilden von Zwischenverbindungsleitungen und Kontakten zeigen.
  • 26A–26F zeigen Draufsichten und entsprechende Querschnittsansichten einer weiteren beispielhaften Ausführungsform zweier Abschnitte einer integrierten Schaltung.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die begleitenden Abbildungen genommen, welche beispielhaft Ausführungsformen der Erfindung zeigen. In diesem Zusammenhang wird eine richtungsbezogene Terminologie unter Verwendung von Begriffen wie „oben", „unten", usw. verwendet, welche sich auf die Ausrichtung der in den Figuren gezeigten Komponenten beziehen. Da die Komponenten von Ausführungsformen der Erfindung auf vielfältige Weise ausgerichtet sein können, dient die richtungsbezogene Terminologie lediglich dem Zwecke der Veranschaulichung der dargestellten Ausführungsformen und ist keinesfalls beschränkend.
  • 1 zeigt eine Draufsicht auf eine beispielhafte integrierte Schaltung 100 gemäß einer Ausführungsform der Erfindung. Die integrierte Schaltung 100 kann als Speichervorrichtung 120 ausgeführt sein oder eine Speichervorrichtung 120 beinhalten. Die Speichervorrichtung 120 kann ein Speicherzellen-Array 110 und einen Unterstützungsbereich 31 enthalten. Beispielsweise kann ein derartiges Speicherzellen-Array 110 einzelne Blöcke (nicht gezeigt) enthalten, in denen die einzelnen Speicherzellen angeordnet sind. Darüber hinaus kann ein solches Speicherzellen-Array 110 eine Mehrzahl von Leiterbahnen (nicht gezeigt) beinhalten, welche der Programmierung der einzelnen Speicherzellen, der Steuerung eines Ausleseprozesses und der Übertragung entsprechender Signale dienen. Beispielsweise kann die in den Speicherzellen zu speichernde Information über entsprechende Leiterbahnen übermittelt werden. Darüber hinaus können Steuersignale, welche zur Aktivierung vorgegebener Speicherzellen verwendet werden, ebenso über entsprechende Leiterbahnen übermittelt werden. Wie in den 2 und 3 gezeigt wird, können diese Leiterbahnen der Speicherzellen-Arrays 110 ein dichtes Muster ausbilden, das sich in der X- oder der Y-Richtung erstreckt. Abhängig von der Art des Speicherzellen-Arrays kann ein Fan-Out-Gebiet 130 benachbart zum Speicherzellen-Array 110 angeordnet werden. Beispielsweise kann ein derartiges Fan-Out-Gebiet 130 zur Kontaktierung der einzelnen Leiterbahnen verwendet werden. Gewöhnlich werden die Leiterbahnen im Speicherzellen-Array mit sehr kleinem Abstand positioniert. Dadurch wird versucht, die Anforderung hinsichtlich der Breite der im Fan-Out-Gebiet vorhandenen Kontakte zu lockern. Beispielsweise werden Anstrengungen unternommen, um einen geringeren Kontaktwiderstand zu erzielen und die Überlagerungsanforderungen von Kontakten und Leiterbahnen zu lockern. Der Unterstützungsbereich 31 weist zudem den umgebenden Bereich und den Kernbereich auf, in denen bestimmte Elemente angeordnet sind, die zum Betrieb einer Speichervorrich tung benötigt werden. Beispielsweise werden im Unterstützungsbereich 31 beliebige Arten von Wortleitungstreibern, Leseverstärkern und weiteren Elementen angeordnet. Im Kontext dieser Beschreibung bezieht sich der Unterstützungsbereich auf den Bereich einer Speichervorrichtung, der außerhalb des Speicherzellen-Arrays liegt. Somit betrifft im Kontext dieser Erfindung der Ausdruck „Unterstützungsbereich" ebenso das Fan-Out-Gebiet 130. Im Unterstützungsbereich können beispielsweise Transistoren und weitere Halbleitervorrichtungen angeordnet werden. Ebenso betrifft der Ausdruck „Array-Kontakt" in dieser Beschreibung dichte Kontakt-Arrays, wobei beispielsweise optische Proximity-Effekte zur Erzielung von Kontaktabständen unterhalb der nominellen Lithografieauflösung bei der jeweiligen Belichtungswellenlänge verwendet werden können. Typischerweise werden Array-Kontakte in einem regelmäßigen Muster angeordnet, z. B. einem Gitter oder einer Matrix, mit Zeilen und Spalten. Der Ausdruck „isolierter Kontakt" betrifft beliebig angeordnete Kontakte, die mit einem Abstand positioniert sind, der größer als die nominelle Lithografieauflösung ist. Typischerweise unterscheiden sich die Belichtungsbedingungen zur Ausbildung des Arrays und der isolierten Kontakte wesentlich voneinander.
  • Die Speicherzellen, welche im Speicherzellen-Array 10 positioniert sind, können auf beliebige Weise realisiert sein. Beispielsweise können sie Speicherzellen eines nicht-flüchtigen Speichers wie eines Speichertransistors mit einer Ladungsspeicherschicht wie einen Floating-Gate-Transistor darstellen. Dennoch können beliebige andere Arten von Speicherzellen im Speicherzellen-Array 110 positioniert sein. Weitere Beispiele umfassen beliebige Arten nicht-flüchtiger Speicherzellen, wie NROM, SONGS, SANGS, TANGS und weitere Speicherzellen und zusätzlich DRAM-Zellen, MRAM-Zellen, PCRAM-Zellen, FeRAM-Zellen, Floating-Body Transistor-Speicherzellen und weitere. Mit ande ren Worten können die Speicherzellen beliebige Informationsspeichervorrichtungen darstellen, die auf beliebige Weise angeordnet sein können.
  • 2 zeigt schematisch dargestellt eine beispielhafte Querschnittsansicht einer Speichervorrichtung 120. In der dargestellten Ausführungsform können die Speicherzellen als Speichertransistoren 23 ausgeführt sein. Jeder der Speichertransistoren 23 weist dotierte Bereiche 41 auf. Ein Kanal 45 ist zwischen jedem der dotierten Bereiche 41 ausgebildet. Die Leitfähigkeit des Kanals 45 wird über eine entsprechende Gateelektrode 42 gesteuert. Die Gateelektrode 42 ist als Gatestapel 25 bereitgestellt. In der dargestellten Ausführungsform kann der Gatestapel 25 eine Gatespeicherschicht 26 beinhalten, die aus Polysilizium gebildet sein kann. Ein Steuergatebereich 27 ist von der Ladungsspeicherschicht 26 über einen Barrierenschichtstapel 28 isoliert, der beispielsweise eine Siliziumoxidschicht, gefolgt von einer Siliziumnitridschicht, gefolgt von einer Siliziumoxidschicht aufweisen kann. Wie der 2 entnommen werden kann, sind eine Mehrzahl von Speichertransistoren 23 seriell verschaltet, wodurch ein so genannter NAND-String 40 ausgebildet wird. Ein ausgewählter NAND-String kann durch Ansteuern einer gemeinsamen Sourceleitung 22, Aktivieren entsprechender erster und zweiter Auswahltransistoren, 221, 222 und Auslesen des Signals über einen Bitleitungskontakt 24 angesteuert werden. Genauer gesagt, kann der erste Auswahltransistor 221 über ein erstes Auswahlgate 43 angesteuert werden und der zweite Auswahltransistor 222 kann über ein zweites Auswahlgate 44 angesteuert werden. Die gemeinsame Sourceleitung 22 kann direkt benachbart zur Substratoberfläche 10 des Substrats 1 positioniert sein. Somit kann die gemeinsame Sourceleitung 22 in physikalischem Kontakt mit der Oberfläche 10 sein. Die gemeinsame Sourceleitung 22 kann über einen gemeinsamen Sourceleitungskontakt mit höheren Metalli sierungsebenen verbunden sein. Das Signal wird über den Bitleitungskontakt 24 zu einer entsprechenden Bitleitung 21 übertragen, die in der M0-Metallisierungsschicht positioniert sein kann, z. B. der ersten Metallisierungsschicht der Vorrichtung. Zusätzlich können in dieser Metallisierungsschicht weitere Verbindungsleitungen angeordnet sein. Der rechte Bereich von 2 zeigt einen Array-Bereich I mit den Speicherzellen und der linke Bereich von 2 zeigt einen Unterstützungsbereich II, der beispielsweise das Fan-Out-Gebiet 130 gemäß 1 darstellen kann. Im Unterstützungsbereich II sind isolierte Kontakte 30 zur Verbindung der Bitleitungen 21 mit leitfähigen Strukturen im Substrat 1 vorgesehen, z. B. Source/Draingebiete von Unterstützungstransistoren. Die isolierten Kontakte 30 können zur unmittelbaren Kontaktierung des Substrats 1 ausgebildet sein. Darüber hinaus können diese ebenso eine weitere leitfähige Schicht 32 kontaktieren, die auf oder über dem Substrat 1 angeordnet ist.
  • Der Array-Bereich I enthält ein Array mit Bitleitungskontakten 24. Gemäß weiterer Ausführungsformen können einzelne Sourcekontakte die gemeinsame Sourceleitung 22 ersetzen. Wie zudem der 2 entnommen werden kann, sind die Bitleitungen 21 mit den Bitleitungskontakten 24 als auch mit den isolierten Kontakten 30 verbunden. Gemäß einer Ausführungsform der Erfindung, können die Bitleitungskontakte 24 als auch die isolierten Kontakte 30 auf selbstjustierte Weise positioniert sein, so dass die Positionen des Arrays und der isolierten Kontakte miteinander verknüpft sind und ein Versatz der isolierten Kontakte zu einem entsprechenden Versatz der Array-Kontakte und umgekehrt führt. Obwohl ein NAND-Typ-Speicher als Beispiel gezeigt ist, gilt zu berücksichtigen, dass Ausführungsformen der Erfindung auch Speichervorrichtungen betreffen, die eine beliebige Architektur aufweisen, z. B. ein Ausleseschema vom NOR-Typ.
  • 3 zeigt eine Draufsicht auf eine integrierte Schaltung 100 gemäß einer Ausführungsform der Erfindung. Wie dargestellt ist, weist eine integrierte Schaltung 100 Array-Kontakte 20 auf, die in elektrischem Kontakt mit den leitfähigen Strukturen in oder über einem Halbleiterträger sind, sowie isolierte Kontakte 30, die in elektrischem Kontakt mit weiteren leitfähigen Strukturen in oder über dem Halbleiterträger sind, wobei die Array-Kontakte 20 und die isolierten Kontakte 30 auf selbstjustierte Weise zueinander positioniert sind. Wie im Kontext dieser Beschreibung verwendet, können die Ausdrücke „Träger", „Substrat" oder „Halbleitersubstrat" beliebige Halbleiter-basierte Strukturen aufweisen, die eine Halbleiteroberfläche enthalten. Diese Ausdrücke umfassen Silizium, Silizium-auf-Isolator (SOI, Silicon-on-Insulator), Silizium-auf-Saphir (SOS, Silicon-on-Sapphire), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die von einem Grundhalbleiter unterstützt werden, und weitere Halbleiterstrukturen. Der Halbleiter muss nicht notwendigerweise auf Silizium basieren. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid entsprechen. Obwohl im Kontext detailliert mit Array und isolierten Kontakten beschrieben, können die Ausführungsformen zudem die Ausbildung von Transistoren, Sensoren, Gräben oder weiteren Strukturen mit Dimensionen bei oder unterhalb der nominellen Lithografieauflösungsgrenze betreffen, welche in unterschiedlichen Dichten in unterschiedlichen Bereichen einer integrierten Schaltung angeordnet sind.
  • Gemäß 3 stehen die Array-Kontakte 20 in elektrischem Kontakt mit leitfähigen Strukturen in oder überhalb des Halbleiterträgers. Die Array-Kontakte 20 können als dichtes regelmäßiges Muster positioniert sein, z. B. einer Matrix mit Zeilen und Spalten, und diese können Teil des Array-Bereichs I der integrierten Schaltung 100 ausbilden. Die Array-Kontakte 20 können beispielsweise mit einem konstanten Abstand PC positioniert sein und diese können einen konstanten Abstand zueinander einnehmen. Der Abstand (Pitch) PC der Array-Kontakte 20 kann einer minimalen Strukturgröße entsprechen, die mit der verwendeten Technologie erzielt werden kann. Der Abstand PC der Array-Kontakte 20 kann ebenso größer als die minimale Strukturgröße F sein, die mit der verwendeten Technologie erzielt werden kann. Die isolierten Kontakte 30 können auf beliebige Weise zueinander angeordnet sein, um einen einfachen Herstellungsprozess zu ermöglichen. Die isolierten Kontakte 30 können einen gegenseitigen Abstand einnehmen, der erheblich größer ist als der minimale Abstand zwischen den Array-Kontakten 20. Die isolierten Kontakte 30 können einen Abstand einnehmen, der größer ist als die minimale Strukturgröße, die mit der verwendeten Technologie erzielt werden kann. Die isolierten Kontakte 30 können im Unterstützungsbereich II oder im Array-Bereich I positioniert sein. Wie nachfolgend erläutert wird, werden die Array-Kontakte 20 und die isolierten Kontakte 30 auf selbstjustierte Weise zueinander angeordnet. Beispielsweise stehen die Positionen der Array-Kontakte 20 und der isolierten Kontakte 30 bei Ausführen gemeinsamer (gemeinsam benutzter) Prozessschritte in vorgegebenem Zusammenhang. Beispielsweise kann durch Ausführen von Fotolithografieprozessen unter Einsatz einer Fotomaske, die ein Muster zur Definition der Array-Kontakte 20 als auch ein Muster zur Definition der isolierten Kontakte 30 aufweist, dieser vorgegebene Zusammenhang erzielt werden. Die Größe der Array-Kontakte 20 und der isolierten Kontakte 30 kann übereinstimmend oder unterschiedlich sein. Beispielsweise können unter Berücksichtigung der gelockerten örtlichen Zusammenhänge im Unterstützungsbereich II, der beispielsweise ein dem Array-Bereich I zugeordnetes Fan-Out-Gebiet beinhaltet, die isolierten Kontakte 30 eine Länge und eine Breite aufweisen, die größer sind als die der Array-Kontakte 20. Die integrierte Schaltung 120 kann eine beliebige Art einer integrierten Schaltung sein, z. B. ein Sensor oder eine Logikschaltung. Die integrierte Schaltung 100 kann zudem eine Zwischenverbindung 292 aufweisen, die der Verbindung der Array-Kontakte 20 und der isolierten Kontakte 30 dient. Beispielsweise kann die Zwischenverbindung 292 Leiterbahnen 29 aufweisen, die etwa Bitleitungen darstellen. Da die Array-Kontakte 20 und die isolierten Kontakte 30 auf selbstjustierte Weise zueinander positioniert sind, werden die Überlagerungsanforderungen hinsichtlich der Ausrichtung der Leiterbahnen 29 und der entsprechenden Kontakte 20, 30 abgeschwächt. Aufgrund dieser Ausrichtung der isolierten Kontakte 30 zu den Array-Kontakten 20 werden die Leiterbahnen 29 zu den isolierten Kontakten 30 ausgerichtet, falls diese zu den Array-Kontakten 20 ausgerichtet sind und umgekehrt. Beispielsweise kann ein Abstand PL der Zwischenverbindungsleitungen 29 dem Abstand PC der Array-Kontakte 20 entsprechen. Die integrierte Schaltung 100 kann wie die in 2 gezeigte Speichervorrichtung 120 ausgeführt sein, wobei die Leiterbahnen 29 den Bitleitungen 21 und die Array-Kontakte 20 den Bitleitungskontakten 24 entsprechen.
  • Die integrierte Schaltung kann durch Ausbilden von Array-Kontakten und Ausbilden von isolierten Kontakten ausgebildet werden, wobei die Array-Kontakte und die isolierten Kontakte über Lithografieverfahren definiert werden unter Verwendung von wenigstens einer ersten und einer zweiten Fotomaske. Wenigstens eine der ersten und zweiten Fotomasken dient der Übertragung eines Musters mit Öffnungen zur Unterstützung der Definition der Array-Kontakte sowie Öffnungen zur Unterstützung der Definition der isolierten Kontakte. Da wenigstens eine der ersten und zweiten Fotomasken sowohl die Öffnungen zum Definieren der Array-Kontakte und die Öffnungen zum Definieren der isolierten Kontakte angibt, können die isolierten Kontakte selbstjustiert in Bezug auf die Array-Kontakte und umgekehrt ausgebildet werden. Beispielsweise können die Array-Kontakte und die isolierten Kontakte an Positionen ausgebildet werden, welche den Musteröffnungen entsprechen, die über die ersten und zweiten Fotomasken übertragen wurden. Somit können beide Typen von Kontakten durch eine Überlagerung der ersten und zweiten Fotomasken ausgebildet werden.
  • Wie in dem schematischen Ablaufdiagramm in 4 gezeigt ist, können in einem ersten Fotolithografie-Belichtungsprozess eine erste Fotomaske (S10) und in einem zweiten Fotolithografie-Belichtungsprozess (S11) eine zweite Fotomaske verwendet werden. Die Array-Kontakte als auch die isolierten Kontakte werden durch „Überlagerung" der beiden Fotomasken ausgebildet. In jeder der beiden Fotolithografiebelichtungen werden die Array-Kontakte als auch die isolierten Kontakte über gemeinsame (gemeinsam benutzte) Lithografieprozesse verarbeitet. Beispielsweise kann jede der Fotolithografiebelichtungen eine entsprechende Hartmaskenschicht strukturieren, wobei die Hartmaskenschichten übereinander positioniert sind.
  • Zudem kann eine Zwischenverbindung zum Verbinden der Array-Kontakte und der isolierten Kontakte (S12) angegeben werden, z. B. nach dem Ausbilden der Array- und der isolierten Kontakte. Die Zwischenverbindung 292 kann die Leiterbahnen 29 umfassen, welche oben mit Bezug auf die 3 erläutert wurden.
  • Gemäß einer weiteren Ausführungsform, können dicht angeordnete Array-Kontakte und weniger dicht angeordnete Kontakte in direktem elektrischen Kontakt mit einem Halbleiterträger ausgebildet werden, so dass die Array-Kontakte und die isolierten Kontakte selbstjustiert zueinander sind. Beispielsweise können diese Kontakte selbstjustiert zueinander ausgebildet werden durch Ausführen fotolithografischer Prozesse unter Verwendung derselben Fotomasken zum Strukturieren von sowohl den Array-Kontakten als auch den isolierten Kontakten.
  • Nachfolgend werden Ausführungsformen der Erfindung durch Beschreiben von Fotomasken erläutert, welche zum Definieren entsprechender Muster verwendet werden. Jede Fotomaske kann eine beliebige Fotomaske darstellen, die gewöhnlich verwendet wird. Obwohl ein Verfahren unter Verwendung eines positiven Fotolacks beschrieben wird, gilt zu berücksichtigen, dass ebenso negative Fotolacke verwendet werden können als auch eine entsprechend modifizierte Fotomaske. Darüber hinaus können die beiden fotolithografischen Belichtungsverfahren zum entsprechenden Strukturieren verschiedener Hartmaskenschichten verwendet werden. Gemäß einer weiteren Ausführungsform kann die Abfolge oder Sequenz verschiedener Belichtungsverfahren unter Verwendung verschiedenartiger Fotomasken auch zum Belichten einer einzelnen Fotolackschicht verwendet werden. Darüber hinaus können die verschiedenen Belichtungsverfahren unter Verwendung verschiedener Fotomasken in beliebiger Sequenz oder Abfolge durchgeführt werden, um ein Muster in einer Musterschicht auszubilden. Das Muster führt zu einer „Überlagerung" der Muster mehrerer Fotomasken, die für fotolithografische Prozesse verwendet werden.
  • In den nachfolgenden Abbildungen werden verschiedene Muster erläutert, die über entsprechende Fotomasken übertragen werden können. Gemäß einer einfachen Ausführung kann eine solche Fotomaske eine Fotomaske mit transparenten Bereichen und undurchlässigen Bereichen sein. Somit werden die Musteröffnungen entsprechend den Maskenöffnungen übertragen, z. B. den transparenten Bereichen der Fotomaske. Die verbleibenden Bereiche der Muster, z. B. die undurchlässigen Bereiche, können den nicht belichteten Bereichen des Fotolackmaterials entsprechen. Beispielsweise können die undurchlässigen Bereiche aus einem undurchlässigen Material wie Chrom ausgebildet sein, das an entsprechenden Positionen der Fotomaske vorhanden ist. Falls das Muster in ein negatives Fotolackmaterial übertragen werden soll, sind die Positionen der transparenten und undurchlässigen Bereiche auszutauschen. Gemäß weiterer Ausführungsformen können die Fotomasken Halbton-Masken, Dreiton-Masken, Halbton-Phasenschiebermasken oder weitere Masken sein. Darüber hinaus können diese nicht-druckende sub-aufgelöste Hilfsmittel (non-printing sub-resolution assist features) einschließen. Somit kann der genaue Aufbau der entsprechenden Fotomasken auf verschiedene Weisen erzielt werden. Gemäß weiteren Ausführungsformen sind die Fotomasken reflektierende Masken mit einem Absorber, der beispielsweise auf einem Multischichtspiegel angeordnet ist. Nachfolgend werden die Muster, welche über die entsprechenden Fotomasken übertragen werden, erläutert. Es gilt zu berücksichtigen, dass Ausführungsformen der Erfindung die Verwendung beliebiger Masken umfassen, welche entsprechende Muster übertragen können.
  • 5A zeigt schematisch dargestellt ein erstes Muster 51, welches über eine erste Fotomaske übertragen werden kann, die zum Durchführen des Verfahrens gemäß einer Ausführungsform der Erfindung Verwendung findet. Das erste Muster 51 kann erste Musteröffnungen 521 in einem Array-Gebiet 511 und erste Musteröffnungen 522 in einem Unterstützungsgebiet 512 aufweisen, wobei die Musteröffnungen 521, 522 belichteten Bereichen eines positiven Fotolacks entsprechen. Die verbleibenden Gebiete des ersten Musters 51 können nicht-belichteten Bereichen des positiven Fotolacks entsprechen. Darüber hinaus konnte ein ähnliches Muster ausgebildet werden, in dem ein negativer Fotolack belichtet wird, in dem die belichteten und nicht-belichteten Bereiche entsprechend ausgetauscht werden. Das erste Muster 51 weist ein Array-Gebiet 511 mit den Musteröffnungen 521 als auch ein Unterstützungsgebiet 512 mit den weiteren Musteröffnungen 522 auf. Die Musteröffnungen 521, 522 sind in einem dichten Array angeordnet, wobei die Musteröffnungen 521 im Array-Gebiet 511 auf dieselbe Weise angeordnet sind, z. B. zum selben Gitter aufgerichtet sind, wie die Musteröffnungen 522 im Unterstützungsgebiet 512. Somit entspricht der Bereich des ersten Musters 51, das im Array-Gebiet 511 definiert ist, welches einem Array-Bereich einer integrierten Schaltung mit den Array-Kontakten zugeordnet ist, dem Bereich des ersten Musters 51, das im Unterstützungsgebiet entsprechend einem Unterstützungsbereich mit isolierten Kontakten ausgebildet ist. Nach dem Belichten eines Fotolacks gemäß dem ersten Muster 51, wird ein zweites Fotolithografieverfahren durchgeführt. Die detaillierte Beschreibung der entsprechenden Strukturierungsverfahren gemäß einer Ausführungsform wird nachfolgend mit Bezug auf 8 erläutert.
  • Wie in 5B gezeigt ist, weist ein zweites Muster 53, das über eine zweite Fotomaske übertragen wird, ein Array-Mustergebiet 531 auf, das dem Array-Bereich I des ersten Musters 51 entspricht und eine Array-Öffnung 541 einschließt, als auch ein isoliertes Kontaktmustergebiet 532, das dem isolierten Kontaktgebiet 512 des ersten Musters 51 entspricht und zweite Musteröffnungen 542 einschließt. Die Array-Öffnung 541 ist derart gestaltet, dass im Wesentlichen der gesamte Array-Bereich freigelegt ist. In dem isolierten Kontaktmustergebiet 532 öffnen die zweiten Musteröffnungen 542 ein entsprechendes Fotolackmaterial lediglich an isolierten vorgegebenen Positionen. Somit können durch Bestimmen der Position der zweiten Fotolackmusteröffnungen 524 die Positionen der auszubildenden isolierten Kontakte bestimmt werden.
  • 5C zeigt das Ergebnis der Überlagerung der zwei Muster 51, 53. Im Array-Bereich I ist ein dichtes Array von Array-Kontakten 543 ausgebildet. Im Unterstützungsbereich II sind isolierte Unterstützungskontakte 544 definiert. Die Array-Kontakte 543 weisen eine Länge l und eine Breite d auf, die im Wesentlichen der Länge l und der Breite d der isolierten Unterstützungskontakte 544 entsprechen.
  • Im Kontext dieser Beschreibung kommt dem Ausdruck „Überlagerung" die Bedeutung zu, dass die Kontakte ausschließlich in denjenigen Gebieten bereitgestellt werden, welche über sowohl einen ersten fotolithografischen Schritt unter Verwendung der ersten Fotomaske und einen zweiten fotolithografischen Schritt unter Verwendung der zweiten Fotomaske belichtet werden.
  • 6A bis 6D betreffen eine weitere Anordnung von Fotomasken, die zur Definition von Array-Kontakten sowie isolierten Kontakten über gemeinsame (gemeinsam benutzte) Prozessschritte verwendet werden. Ein erstes Muster 55, das über eine erste Fotomaske übertragen wird, kann erste Musteröffnungen 561 in einem Array-Gebiet 551 aufweisen und zudem erste Musteröffnungen 562 in einem Unterstützungsgebiet 552, wodurch durchgängige Bahnen oder Bahnsegmente ausgebildet werden. Jede der Bahnen weist eine Breite d auf. Somit weist das erste Muster 55 ein Bahn-1/Lückenmuster auf. Die ersten Musteröffnungen 561 im Array-Gebiet 551 und die ersten Musteröffnungen 562 im Unterstützungsgebiet 552 werden auf dieselbe Weise ausgebildet. Somit weist das erste Muster 55 ein Muster dichter Bahnen auf, wobei kein Unterschied zwischen dem isolierten Kontaktgebiet (Unterstützungsgebiet) 552 und dem Array-Gebiet 551 beobachtet werden kann.
  • 6B zeigt eine beispielhafte Draufsicht auf ein zweites Muster 57, das über eine zweite Fotomaske übertragen werden kann. Das zweite Muster 57 weist ein Array-Gebiet 571 einschließlich zweiter Musteröffnungen 581 für den Array-Bereich auf, wobei die zweiten Musteröffnungen 581 als Bahnen ausge bildet sind, die sich in einer Richtung erstrecken, welche z. B. senkrecht zur Richtung der Bahnen 561, 562 ist. Die Breite der zweiten Musteröffnungen 581 entspricht beispielsweise der Länge l der auszubildenden Array-Kontakte. Der Abstand zwischen den zweiten Musteröffnungen 581 entspricht dem Abstand zwischen den Spalten der im Array-Bereich auszubildenden Array-Kontakte. Darüber hinaus weist das zweite Muster 57 ein isoliertes Kontaktgebiet 572 einschließlich isolierter Musteröffnungen 582 zum Definieren der im Unterstützungsbereich auszubildenden isolierten Kontakte auf. Die isolierten Musteröffnungen 582 können eine beliebige Form einnehmen, z. B. eine rechteckige Form. Die Länge l1 der isolierten Musteröffnungen 582 kann größer als die Länge l1 der zweiten Musteröffnungen 581 sein. Darüber hinaus kann die Breite d1 der isolierten Musteröffnungen 582 größer als die Bahnbreite d der ersten Musteröffnung 561 sein.
  • 6C zeigt eine Draufsicht auf ein Kontaktmuster, das durch Überlagerung der Muster 55, 57, welche in 6A und 6B gezeigt sind, erzielt werden kann. Wie dargestellt ist, weist das Muster der Kontakte einen Array-Bereich I auf, in dem die Array-Kontakte 583 in einem dichten Array mit Kontakten angeordnet sind. Die Array-Kontakte 583 weisen eine Länge l und eine Breite d auf, welche über die Breiten der ersten und zweiten Musteröffnungen 561, 581 der Muster 55 und 57 festgelegt sind. Die isolierten Kontakte 589 können eine Breite d und eine Länge l1 aufweisen, die verschieden sein können von der Länge l. Die isolierten Kontakte 584 sind an vorgegebenen Positionen angeordnet, welche den Positionen der in 6B gezeigten Musteröffnungen 582 entsprechen.
  • Gemäß einer weiteren Abänderung der in 6A bis 6B gezeigten Gruppe mit Mustern, kann ein wie in 7A gezeigtes erstes Muster 59 über eine entsprechende Fotomaske übertragen werden. Wie dargestellt ist, weist das erste Muster 59 ein Array-Gebiet 593 einschließlich Musteröffnungen 591 auf, die in einem regelmäßigen Bahn-/Lückenmuster angeordnet sind, ähnlich zu dem Muster, das auf der rechten Seite von 6A gezeigt ist. Darüber hinaus weist das erste Muster 59 zudem ein isoliertes Kontaktgebiet 594 einschließlich isolierter Musteröffnungen 592 auf, die eine beliebige Form einnehmen. Die isolierten Musteröffnungen 592 können beispielsweise eine rechteckige Form, eine ovale Form oder eine rechteckige Form mit abgerundeten Ecken einnehmen. Die zweite Fotomaske, die zur Definition des Kontaktmusters der integrierten Schaltung verwendet wird, kann ein Muster umfassen, das ähnlich dem in 6B gezeigten Muster 57 ist und ein Array-Gebiet 571 mit Musteröffnungen 581 aufweist, welche als Bahnen ausgebildet sind, sowie isolierte Kontaktgebiete 572 einschließlich isolierter Musteröffnungen 582. Aufgrund der beträchtlichen Größe der Musteröffnungen 592, können die Belichtungsbedingungen zum Durchführen eines fotolithografischen Prozesses auf einfachere Weise an die unterschiedlichen Strukturen 591 und 592 angepasst werden.
  • In 7B kann gemäß einer weiteren Abänderung des in 6A gezeigten Musters 55 ein Bahn-/Lückenmuster 60 übertragen werden, wobei in dem isolierten Kontaktgebiet 604 erste Musteröffnungen 602 lokal aufgeweitet sind, um eine größere Breite d der resultierenden Kontakte zu erzielen. Somit erfolgt ein erster Belichtungsschritt zur Übertragung des Bahn-/Lückenmusters 60 als erstes Muster in ein Fotolackmaterial. Das Bahn-/Lückenmuster 60 weist ein isoliertes Kontaktgebiet 604 einschließlich erster Musteröffnungen 601 für den Unterstützungsbereich auf, wobei die ersten Musteröffnungen 601 in einem regelmäßigen Bahn-/Lückenmuster angeordnet sind. In dem isolierten Kontaktgebiet 604 sind die ersten Musteröffnungen 602 zur Definition der isolierten Kontakte an vorgegebenen Positionen aufgeweitet. Das erste Muster 60 weist zudem ein regelmäßiges Bahn-/Lückenmuster in einem Array-Gebiet 603 auf. Unter Verwendung einer Fotomaske zum Übertragen des in 7B gezeigten ersten Musters 60, erfolgt der erste fotolithografische Schritt, gefolgt von einem zweiten fotolithografischen Schritt unter Verwendung der Maske mit z. B. dem in 6B gezeigten Muster. Wird beispielsweise das in 6B gezeigte Muster 57 verwendet, kann die Breite d1 der Öffnungen 582 größer sein als die Breite der Bahnen d, um eine größere Abmessung des isolierten Kontakts zu erzielen. Folglich kann ein erniedrigter Kontaktwiderstand der auszubildenden Kontakte erreicht werden.
  • Vorhergehend wurden verschiedene Gruppen von mittels entsprechender Fotomasken zu übertragenden Mustern erläutert, welche ein gleichzeitiges Verarbeiten von isolierten Kontakten und Array-Kontakten ermöglichen. Aufgrund des speziellen Aufbaus der Muster, welche jeweils mit Bezug auf 5 bis 7 beschrieben wurden, ist es möglich, gleichzeitig Array-Kontakte zu prozessieren, welche in einem dichten Array angeordnet sind, als auch isolierte Kontakte, welche an isolierten Stellen positioniert sind. Herkömmlich waren verschiedenartige Belichtungsbedingungen und Fotolithografiebedingungen erforderlich, um derartige Array-Kontakte und isolierte Kontakte zu verarbeiten. Jedoch wird es gemäß Ausführungsformen der Erfindung möglich, Array-Kontakte über gemeinsame oder gleichzeitige Prozessschritte auszubilden.
  • Wie oben erläutert wurde, können die gemeinsamen Lithografieprozesse zum gleichzeitigen Definieren von Array-Kontakten und isolierten Kontakten mehrere fotolithografische Belichtungsverfahren unter Verwendung mehrerer Fotomasken einschließen. Somit werden die Array-Kontakte als auch die isolierten Kontakte durch eine „Überlagerung" der mittels verschiedener Fotomasken übertragenen Muster ausgebildet. Dieses Prinzip kann auf verschiedene Weisen realisiert werden. Beispielsweise können die mehreren Fotomasken zum Belichten eines einzelnen Fotolackmaterials verwendet werden. Darüber hinaus können die mehreren Fotomasken zum Strukturieren mehrerer Hartmaskenschichten verwendet werden, welche übereinander angeordnet sind.
  • 8A bis 8C zeigen eine beispielhafte Prozessabfolge zum Definieren von Kontakten unter Verwendung eines Hartmaskenschichtstapels. Wie in 8A gezeigt ist, kann auf der Oberfläche 10 eines Halbleitersubstrats 1 oder eines Halbleiterträgers 61 eine isolierende Schicht 62 angeordnet sein. Es gilt zu berücksichtigen, dass mehrere Metallisierungsschichten ausgebildet werden können, die sich über die isolierende Schicht 62 und in das Halbleitersubstrat 1 erstrecken. Darüber hinaus können Vorrichtungsstrukturen in der isolierenden Schicht 62 ausgebildet werden. Anstelle der isolierenden Schicht kann eine geeignete Trägerschicht, die z. B. aus einem leitfähigen oder einem Halbleitermaterial besteht, bereitgestellt werden. Auf dem isolierenden Material 62 kann ein Hartmaskenschichtstapel positioniert sein. In dieser Ausführungsform sind drei Hartmaskenschichten gezeigt. Dennoch gilt zu berücksichtigen, dass eine beliebige Anzahl von Hartmaskenschichten vorliegen kann. Beispielsweise kann der Hartmaskenschichtstapel zwei oder mehr als drei Hartmaskenschichten umfassen. Die entsprechenden Materialien der Hartmaskenschichten können beliebig gewählt sein. Beispiele für die Materialien der Hartmaskenschichten umfassen etwa Siliziumoxid, z. B. SiO2, Siliziumnitrid, z. B. Si3N4, amorphes Silizium, Polysilizium, Kohlenstoff, z. B. eine Kohlenstoffschicht, die aus elementarem Kohlenstoff, der in keiner chemischen Verbindung vorliegt, besteht, SiON und weiteren Materialien. Die Dicken der entsprechenden Schichten können auf geeignete Weise in Abstimmung auf die Prozessanforderungen gewählt werden. Beispielsweise kann die Schicht 62 eine Dicke von näherungsweise 300 bis 1000 nm aufweisen. Auf der isolierenden Schicht 62 kann eine dritte Hartmaskenschicht 65 angeordnet sein. In dieser Ausführungsform kann die Schicht 65 aus Kohlenstoff bestehen und eine Dicke von mehreren 100 nm aufweisen, z. B. 200 bis 400 nm. Eine zweite Hartmaskenschicht 64, die aus amorphem Silizium bestehen kann, kann auf der dritten Hartmaskenschicht 65 angeordnet sein. Die Dicke der zweiten Hartmaskenschicht 64 kann beispielsweise mehr als 20 nm und weniger als 50 nm betragen und auf der zweiten Hartmaskenschicht 64 kann eine erste Hartmaskenschicht 63, die aus SiON besteht, angeordnet sein. Beispielsweise kann die Dicke der ersten Hartmaskenschicht 63 mehr als 20 nm und weniger als 50 nm betragen. Darüber hinaus können weitere Hartmaskenschichten auf der ersten Hartmaskenschicht angeordnet sein. Darüber hinaus kann die dritte Hartmaskenschicht 65 auch weggelassen werden. In der in 8A gezeigten Ausführungsform wird die erste Hartmaskenschicht 63 auf der zweiten Hartmaskenschicht 64, die nicht strukturiert wurde, angeordnet.
  • Wie in 8A gezeigt ist, kann eine geeignete Fotolackschicht 66 auf der ersten Hartmaskenschicht 63 angeordnet werden. Die Fotolackschicht 66 wird unter Verwendung einer ersten Fotomaske 661 zur Ausbildung von Öffnungen im Fotolackmaterial 66 strukturiert. Die erste Fotomaske 661 kann beispielsweise zur Übertragung beliebiger der in einer der 5A, 5B, 6A, 6B, 7A und 7B gezeigten Muster dienen. Darüber hinaus kann die erste Fotomaske 661 ebenso ein weiteres geeignetes Muster übertragen. Die erste Hartmaskenschicht 63 wird an Positionen der ersten Musteröffnungen 662 geätzt. Danach wird das erste Fotolackmaterial 66 entfernt und ein zweites Fotolackmaterial 67 aufgetragen.
  • Gemäß 8B erfolgt ein weiterer Belichtungsschritt unter Verwendung einer zweiten Fotomaske 671. Die zweite Fotomaske 671 kann beispielsweise der Übertragung einer der in den 5A, 5B, 6A, 6B, 7A und 7B gezeigten Muster dienen. Darüber hinaus kann die zweite Fotomaske 671 ebenso ein beliebiges weiteres Muster übertragen. Aufgrund dieses Belichtungsschrittes werden die zweiten Musteröffnungen 672 in dem zweiten Fotolackmaterial 67 ausgebildet. Die zweite Hartmaskenschicht 64 wird an Positionen geätzt, an denen die ersten und zweiten Öffnung 662, 672 vorliegen. Somit wird die zweite Hartmaskenschicht 64 strukturiert, nachdem die erste Hartmaskenschicht 63 strukturiert wurde. Darüber hinaus wird die zweite Hartmaskenschicht 64 lediglich an denjenigen Positionen geöffnet, an denen die Öffnungen entsprechend dem über die erste Hartmaskenschicht 63 zu übertragenden Muster ausgebildet werden.
  • Unter Heranziehen der strukturierten Hartmaskenschichten 64, 63 als Ätzmaske, erfolgt ein weiterer Ätzschritt zur Definition von Öffnungen 68, wie in 8C gezeigt ist. Beispielsweise wird zunächst die dritte Hartmaskenschicht 65 strukturiert und die strukturierte dritte Hartmaskenschicht 65 wird als Ätzmaske zum Ätzen des isolierenden Materials 62 verwendet. Während dieser Ätzschritte können Teile der Hartmaskenschichten 63, 64 und 65 verbraucht werden. Die Öffnung 68 kann sich zur Substratoberfläche 10 erstrecken. Dennoch können beliebige Stoppschichten über der Substratoberfläche 10 angeordnet werden, so dass die Öffnungen 68 sich lediglich bis in eine vorgegebene Tiefe erstrecken. Beispielsweise kann eine beliebige Art leitfähiger Schicht oder leitfähiger Bahnen/Leitungen über der Substratoberfläche 10 vorhanden sein, und die Öffnung 68 kann sich bis zu dieser leitfähigen Schicht oder den leitfähigen Bahnen erstrecken.
  • In 8D können optional nach dem Ausbilden der entsprechenden Öffnungen die verbleibenden Bereiche der Hartmaskenschichten entfernt werden, gefolgt von dem Abscheiden einer geeigneten leitfähigen Füllung. Dennoch gilt zu berücksichtigen, dass die Hartmaskenschichten ebenso nach dem Bereitstellen der leitfähigen Füllung zum Definieren der Kontakte entfernt werden können. Die leitfähige Füllung kann ein beliebiges leitfähiges Material umfassen, einschließlich Metallen, Metallverbindungen, Halbleitermaterial, Halbleiterverbindungen und weiteren Materialien. Die Leiterbahnen können etwa ebenso aus demselben leitfähigen Material ausgebildet werden. Beispielsweise kann eine leitfähige Schicht abgeschieden werden, um die Öffnungen 68 zu füllen, gefolgt von einem Strukturieren der leitfähigen Schicht, um die Leiterbahnen auszubilden. Dennoch können die Leiterbahnen und die Füllungen der Kontaktöffnungen über getrennte Prozessschritte bereitgestellt werden. Gewöhnlich sind die Leiterbahnen in Bezug auf die Kontakte auszurichten. Gemäß einer Ausführungsform der Erfindung werden im Falle von zu den Array-Kontakten ausgerichteten Leiterbahnen aufgrund der Selbstjustierung der Array-Kontakte und der isolierten Kontakte die Array-Kontakte von Natur aus zu den isolierten Kontakten ausgerichtet und umgekehrt. 8D zeigt eine Querschnittsansicht eines Substrats 1 nach dem Bereitstellen eines leitfähigen Materials 69 zur Ausbildung eines Arrays oder eines isolierten Kontaktes 691 als auch eine entsprechende Leiterbahn 70.
  • Das Verfahren zum Ausbilden einer integrierten Schaltung gemäß Ausführungsformen der Erfindung kann auf beliebige Weise realisiert werden. Beispielsweise kann eine Kombination zweier Fotomasken, wie oben erläutert, auch zum Strukturieren einer einzelnen Fotolackschicht herangezogen werden, wie nachfolgend beschrieben wird.
  • Wie in 9A gezeigt ist, kann eine isolierende Schicht 62 auf einer Oberfläche 10 eines Halbleitersubstrats 1 oder eines Trägers 61 bereitgestellt werden. Die Schicht 62 kann aus einem wie oben erläuterten Material bestehen und zudem strukturierte Strukturen, Leiterbahnen und weitere Elemente aufweisen, wie ebenso oben erläutert wurde. Optional kann eine Hartmaskenschicht 64 auf der isolierenden Schicht 62 bereitgestellt werden. Dennoch kann die Hartmaskenschicht 64 ebenso weggelassen werden. Ein Fotolackmaterial 66 wird auf der isolierenden Schicht 62 angeordnet. Unter Verwendung einer ersten Fotomaske 661, die ein beliebiges der ersten oder zweiten wie oben erläuterten Muster übertragen kann, erfolgt ein Belichtungsschritt. Die erste Fotomaske 661 kann ebenso ein weiteres geeignetes Muster übertragen. Während dieses Belichtungsschritts wird die Belichtungsdosis so angepasst, dass das Fotolackmaterial 66 lediglich halb belichtet wird. Somit ist die Belichtungsdosis, die während dieses Belichtungsschrittes eingebracht wird, nicht ausreichend, um das Fotolackmaterial 66 vollständig zu belichten, so dass dieses in einem geeigneten Entwickler, der während eines nachfolgenden Entwicklungsschrittes zum Einsatz kommen kann, vollständig gelöst wird. Die halb belichteten Bereiche 663a, 663b werden entsprechend des von der ersten Fotomaske 661 zu übertragenden Musters ausgebildet.
  • Danach erfolgt, wie in 9B gezeigt ist, ein zweiter Belichtungsschritt unter Verwendung der zweiten Fotomaske 671, welche ebenso der Übertragung eines der in den 5A, 5B, 6A, 6B, 7A und 7B gezeigten Muster dienen kann. Zudem kann die zweite Fotomaske 671 ebenso ein beliebiges weiteres Muster übertragen. Ebenso wird die Belichtungsdosis während dieses Belichtungsschrittes derart angepasst, dass die Fotolackschicht 66 lediglich halb belichtet wird. Aufgrund des Hinzufügens der Belichtungsdosen, mit denen während der ersten und zweiten Belichtungsschritte belichtet wurde, wird das Fotolackmaterial an denjenigen Stellen löslich, an denen Musteröffnungen sowohl in den ersten und zweiten Mustern vorliegen. Nach einem geeigneten Entwicklungsschritt wird eine Fotolacköffnung 664 ausgebildet, wobei halb-belichtete Bereiche 663b ebenso im Fotolackmaterial 66 verbleiben. Beispielsweise kann die Hartmaskenschicht 64 unter Heranziehen der strukturierten Fotolackmaske als Ätzmaske strukturiert werden. Dennoch kann ebenso die strukturierte Fotolackmaske 66 selbst als Ätzmaske zum Ätzen einer Öffnung in der isolierenden Schicht 62 auf ähnliche wie mit Bezug auf 8A bis 8D erläuterte Weise herangezogen werden.
  • Gemäß einer weiteren Ausführungsform kann eine erste Hartmaskenschicht unter Verwendung einer ersten Fotomaske strukturiert werden und danach wird eine zweite Hartmaskenschicht über der strukturierten ersten Hartmaskenschicht angeordnet. Dann wird die zweite Hartmaskenschicht unter Verwendung einer zweiten Fotomaske strukturiert.
  • Wie beispielsweise in 9C gezeigt ist, kann eine erste Hartmaskenschicht 63 über einer isolierenden Schicht 62 bereitgestellt werden. Die isolierende Schicht 62 als auch das Substrat 1 oder der Träger 61 können der oben erläuterten isolierenden Schicht und dem Substrat ähneln. Unter Verwendung einer ersten Fotomaske 661 wird ein Fotolackmaterial 66, das über der ersten Hartmaskenschicht 63 angeordnet ist, strukturiert, um erste Öffnungen 662 auszubilden. Die erste Fotomaske 661 kann beispielsweise zur Übertragung der in einer der 5A, 5B, 6B, 6B, 7A und 7B gezeigten Muster dienen. Zudem kann die erste Fotomaske 661 ebenso ein weiteres geeignetes Muster übertragen. Die erste Hartmaskenschicht 63 wird geätzt, wobei die strukturierte Fotolackschicht 66 als Ätzmaske herangezogen wird.
  • In 9D werden die verbleibenden Bereiche des ersten Fotolackmaterials 66 entfernt. Dann kann zunächst eine geeignete Planarisierungsschicht 621 bereitgestellt werden, um die in der ersten Hartmaskenschicht 63 ausgebildeten Öffnungen zu füllen. Danach wird eine zweite Hartmaskenschicht 64 bereitgestellt. Gemäß einer weiteren Ausführungsform kann die zweite Hartmaskenschicht 64 direkt in Kontakt mit der ersten Hartmaskenschicht 63 ausgebildet werden. Optional können Planarisierungsschritte erfolgen. Dann wird ein zweites Fotolackmaterial 67 über der zweiten Hartmaskenschicht 64 bereitgestellt. Unter Verwendung einer zweiten Fotomaske 671 wird ein weiterer Belichtungsschritt durchgeführt. Die zweite Fotomaske 671 kann beispielsweise der Übertragung einer der in den 5A, 5B, 6A, 6B, 7A und 7B gezeigten Muster dienen. Das Muster der zweiten Fotomaske 671 kann ein beliebiges weiteres Muster übertragen. Durch diesen Belichtungsschritt werden Öffnungen 672 in dem zweiten Fotolackmaterial 67 ausgebildet. Unter Heranziehen des strukturierten Fotolackmaterials 67 als Ätzmaske, werden die Öffnungen 672 in die zweite Hartmaskenschicht 64 übertragen, wie in 9D gezeigt ist. In 10 können optional die verbleibenden Bereiche des zweiten Fotolackmaterials 67 entfernt und ein weiterer Ätzschritt durchgeführt werden, um optional die Planarisierungsschicht 621 und die isolierende Schicht zu Ätzen, wobei die erste Hartmaskenschicht 63 nicht wesentlich geätzt wird. Falls keine Planarisierungsschicht 621 vorliegt, darf beim Ätzen der Schicht 64 die Schicht 63 nicht wesentlich geätzt werden. Somit wird in einem nachfolgenden Schritt zum Ätzen der isolierenden Schicht 62 eine Überlagerung der in den ersten und zweiten Hartmaskenschichten 63, 64 erzeugten Muster als Ätzmaske herangezogen. Folglich werden Öffnungen 68 in der isolierenden Schicht 62 ausgebildet. Die integrierte Schaltung kann zusätzlich auf dieselbe Weise prozessiert werden, wie dies oben mit Bezug auf 8A bis 8D erläutert wurde.
  • 11 zeigt schematisch dargestellt einen Abschnitt einer NAND-Typ Flash-Speichervorrichtung mit Floating-Gate-Speicherzellen. Jede Speicherzelle weist einen Gatestapel 1120 und ein aktives Gebiet, das in einem Substrat 1100 ausgebildet ist, auf. Eine Barrierenschicht 1110 trennt jeweils den Gatestapel 1120 und das Substrat 1100. Jeder Gatestapel 1120 weist zudem eine isolierte Speicherschicht 1112 auf, die das Floating-Gate bildet und beispielsweise eine Polysiliziumschicht ist. Die Speicherschicht 1112 ist zwischen Barrierenschicht 1110 und ein Barrierensystem eingelegt, wobei das Barrierensystem einen zwischen zwei Siliziumoxid-Linern 1113, 1115 eingelegten Nitrid-Liner umfassen kann. Gemäß weiteren Ausführungsformen kann das Barrierensystem 1113, 1114, 1115 einen einzelnen Liner oder eine Zusammenstellung weiterer Liner-Materialien umfassen. Eine Gateschicht 1116, die eine Polysiliziumschicht sein kann, kann auf dem Barrierensystem 1113, 1114, 1115 angeordnet werden. Der Gatestapel 1120 kann zudem eine Metallschicht 1117 umfassen, die eine Wolframschicht sein kann, sowie weitere Barrieren- und Haftschichten zwischen der Metallschicht 1117 und der Gateschicht 1116. Eine isolierende Abdeckungsschicht 1118, die eine Siliziumnitridschicht sein kann, kann auf der Metallschicht 1117 angeordnet sein.
  • Gruppen von Speicherzellen sind entlang einer Bitleitungsrichtung angeordnet und bilden jeweils einen NAND-String 1180. Ein Ätzstopp-Liner 1160 kann die NAND-Strings 1180 bedecken. Erste Auswahltransistoren 1151 verbinden die NAND-Strings 1180 mit einer vergrabenen Sourceleitung im Substrat 1100. Ein Sourceleitungs-Kurzschluss 1142 kann auf der vergrabenen Sourceleitung angeordnet sein. Der Sourceleitungs-Kurzschluss 1142 ist zwischen Gatestapeln der ersten Auswahltransistoren 1151 von benachbarten NAND-Strings 1180 angeordnet, welche entlang einer Bitleitungsrichtung positioniert sind.
  • Sourceleitungs-Vias 1144 können den Sourceleitungs-Kurzschluss 1142 mit einer Verbindungsleitung 1146 verbinden, welche in einer Verbindungsebene des NAND-Typ Flash-Speichers ausgebildet sein kann. Der Sourceleitungs-Kurzschluss 1142 ist an eine Mehrzahl benachbarter NAND-Strings 1180 angeschlossen. Ein zweiter Auswahltransistor 1152 verbindet den NAND-String 1180 mit einem entsprechenden Bitleitungskontakt 1170. Die Bitleitungskontakte 1170 benachbarter NAND-Strings 1180 sind an Bitleitungen 1130 angeschlossen, welche in derselben Verbindungsebene wie die Verbindungsleitungen 1146 ausgebildet sein können. Sowohl die Verbindungs- und Bitleitungen 1146, 1130 können entlang der Bitleitungsrichtung verlaufen. Die Bitleitungskontakte 1170 können eine Breite und eine Länge aufweisen, die jeweils einer minimalen Lithografiegröße „F" für gleichmäßig beabstandete Bahnen entsprechen. Da die Bitleitungskontakte 1170 keine äquivalenten benachbarten Strukturen in der Bitleitungsrichtung aufweisen, ist es schwierig, Auflösungsverbesserungstechniken anzuwenden. Die Anforderungen hinsichtlich der Ausbildung der Bitleitungskontakte 1170, des Sourceleitungs-Kurzschlüsse 1142 und der Sourceleitungs-Vias 1144 können voneinander abweichen.
  • 12A bis 20F betreffen ein Verfahren zum Herstellen einer Kontaktanordnung mit dichten Kontaktketten als auch eines isolierten Kontakts. Die Kontaktkette kann beispielsweise eine Zeile von Bitleitungskontakten darstellen und der isolierte Kontakt kann ein Sourcekontakt eines Speicherzellen-Arrays sein. Das Speicherzellen-Array kann beispielsweise eine Flash-Speichervorrichtung vom NAND-Typ sein.
  • Die unten erläuterten Figuren, welche mit „F" bezeichnet sind, betreffen im jeweiligen Falle eine Draufsicht auf einen ersten Abschnitt eines Substrats 1200 und die mit „E" kennzeichneten Figuren betreffen im jeweiligen Falle eine Draufsicht auf einen zweiten Abschnitt des Substrats 1200. Der erste Abschnitt kann die ersten Gebiete 1201 beinhalten, welche entlang des Querschnitts B-B angeordnet sind. Die ersten Gebiete 1201 können Fremdstoffgebiete sein, welche die Bitleitungsanschlüsse eines NAND-String ausbilden und diese können von Isolatorstrukturen 1204 getrennt werden. Der zweite Abschnitt kann ein zweites Gebiet 1202 umfassen. Das zweite Gebiet 1202 kann ein weiteres Fremdstoffgebiet sein, das Sourceleitungsanschlüsse eines NAND-Strings ausbildet. Die mit „A", „B", „C" und „D" gekennzeichneten Abbildungen stellen die Querschnitte entlang der Bahnen A-A, B-B, C-C, D-D dar, wie in den Figuren mit „E" und „F" gekennzeichnet ist. Die Querschnittsansichten C-C und D-D verlaufen entlang einer ersten Richtung, welche einer Bitleitungsrichtung eines NAND-Flash-Speichers entsprechen kann und die Querschnitte A-A und B-B verlaufen entlang einer hierzu senkrechten Richtung. Obwohl 12A–12F bis 20A–20F im Kontext eines Verfahrens zum Herstellen einer Kontaktanordnung beschrieben wurden, können diese ebenso Teil eines Verfahrens zum Herstellen einer Verbindungsanordnung sein. Obwohl 12A–12F bis 20A–20F im Kontext einer NAND-Flash-Speichervorrichtung beschrieben wurden, ist das mit Bezug auf diese Abbildungen beschriebene Verfahren ebenso auf weitere Halbleitervorrichtungen mit dichten Kontaktketten und isolierten Kontakten anwendbar.
  • In 12A bis 12F ist ein Substrat 1200 bereitgestellt. Das Substrat 1200 kann ein einkristallines Halbleitersubstrat sein, z. B. eine Siliziumscheibe, und weitere Schichten umfassen, welche vorab hergestellt wurden. Das Substrat kann dotierte und undotierte Abschnitte, von einem Grundhalbleiter oder einem Isolator unterstützte epitaktische Halbleiterschichten als auch weitere Halbleiter- und Isolatorstrukturen umfassen. Gemäß einer beispielhaften Ausführungsform können die Gatestapel 1250 der NAND-Typ Speicherzellen und Auswahl transistoren über dem Substrat 1200 bereitgestellt werden. Die Gatestapel 1250 können eine Speicherschicht 1224 umfassen, welche eine Polysiliziumschicht sein kann. Eine Gateschicht 1230, die eine Polysiliziumschicht sein kann, kann im Falle von Auswahltransistoren wenigstens teilweise in Kontakt mit der Speicherschicht 1224 sein. Aufgrund der Maskenüberlagerungstoleranzen, können die Gatestapel 1250 der Auswahltransistoren Bereiche eines Barrierensystems 1226 umfassen, das die Gateschicht 1230 und die Speicherschicht 1224 in den Gatestapeln der NAND-Typ Speicherzellen isoliert. Eine Barrierenschicht 1210, z. B. eine Siliziumoxidschicht, kann zwischen das Substrat 1200 und den Gatestapel 1250 eingelegt sein. Isolierende Seitenwandabstandshalter 1245, die Siliziumoxidabstandshalter sein können, können sich entlang vertikaler Seitenwände der Gatestapel 1250 erstrecken. Ein Ätzstopp-Liner 1260, der beispielsweise ein Siliziumnitrid- oder Siliziumoxynitrid-Liner sein kann und der eine Dicke von 1 bis 15 nm einnehmen kann, kann die Gatestapel 1250 und Abschnitte des Substrats 1200 zwischen den Gatestapeln 1250 bedecken. Das Substrat 1200 enthält erste Gebiete 1201, die entlang einer ersten Achse entlang der Querschnittsebene B-B im ersten Abschnitt angeordnet sind und wenigstens ein zweites Gebiet 1202, das sich entlang der ersten Achse im zweiten Abschnitt erstreckt. Die ersten Gebiete 1201 können gleichmäßig mit einem Abstand von 2F beabstandet sein. Eine Zwischenschicht 1300 kann die Lücken zwischen den Gatestapeln 1250 füllen und die Gatestapel 1250 bedecken, um eine ebene Oberfläche anzugeben. Die erste Achse wird in den nachfolgenden Abbildungen als Zeilenachse bezeichnet.
  • In 13A–13F kann eine Fotolackschicht auf die Zwischenschicht 1300 abgeschieden und mittels lithografischer Verfahren strukturiert werden, um eine Streifenfotolackmaske 1310 mit einer Streifenöffnung über dem zweiten Gebiet 1202 auszubilden.
  • Unter Verwendung der Steifenfotolackmaske 1310 als Ätzmaske, kann ein Ätzprozess erfolgen, der die Zwischenschicht 1300 selektiv gegenüber dem Ätzstoff-Liner 1260 und der Streifenfotolackmaske 1310 ätzt. Eine anisotrope Ätzung eines Abschnitts des Ätzstopp-Liners 1260, der das zweite Gebiet 1202 bedeckt, kann folgen, um eine Streifenöffnung 1312 in der Zwischenschicht 1300 auszubilden, wobei die Streifenöffnung 1312 das zweite Gebiet 1202 freilegt und sich zwischen benachbarten Source-Auswahltransistoren zweier NAND-Strings, welche eine gemeinsame Sourceleitung teilen, erstreckt.
  • Gemäß 14A–14F kann die Streifenöffnung 1312 mit einem leitfähigen Material wie Wolfram gefüllt werden, um einen Sourceleitungs-Kurzschluss 1314 in der Streifenöffnung 1312 anzugeben. Ein Titannitrid-Liner, der die streifenförmige Öffnung 1312 bedeckt, kann vor der Wolframfüllung bereitgestellt werden.
  • Wie in 15A–15F gezeigt ist, kann eine Abstandshalterschicht 1316, z. B. eine Siliziumoxidschicht, bereitgestellt werden, welche die Zwischenschicht 1300 und den Sourceleitungs-Kurzschluss 1314 bedeckt. Eine Maskenschicht 1400 wird über der Zwischenschicht 1300 und dem Sourceleitungs-Kurzschluss 1314 abgeschieden, z. B. auf der Abstandshalterschicht 1316. Die Maskenschicht 1400 entspricht gemäß einer beispielhaften Ausführungsform einer Siliziumnitridschicht.
  • In 16A–16F kann eine weitere Fotolackschicht abgeschieden und mittels fotolithografischer Verfahren strukturiert werden, um eine Abgleich-Fotolackmaske 1410 auszubilden. Unter Verwendung der Abgleich-Fotolackmaske 1410 als Ätzmaske, kann eine erste Abgleichöffnung 1412 über den ersten Gebieten 1201 ausgebildet werden und die zweiten Abgleichöffnungen 1414 können über dem Sourceleitungs-Kurzschluss 1314 in derselben Maskenschicht 1400 zur Ausbildung einer vergrabenen Maske 1405 aus der Maskenschicht 1400 ausgebildet werden.
  • Wie in 16E gezeigt ist, werden die zweiten Abgleichöffnungen 1414 über der Sourceleitungsleiste 1314 ausgebildet. In 16F erstreckt sich die erste Abgleichöffnung 1412 über den ersten Gebieten 1201 entlang der Zeilenachse. Die Breite der ersten Abgleichöffnung 1412 kann F entsprechen. Entweder Breite oder Länge der isolierten zweiten Abgleichöffnung 1414 oder sowohl Breite und Länge können F übersteigen.
  • Wie in 17A–17F gezeigt ist, wird die Abgleich-Fotolackmaske 1410 entfernt und es wird ein Füllmaterial 1416 abgeschieden, das die ersten und zweiten Öffnungen 1412, 1414 auffüllt und das die vergrabene Maske 1405 bedecken kann. Das Füllmaterial 1416 entspricht beispielsweise demjenigen der Zwischenschicht 1300, z. B. Siliziumoxid, und kann eine planare Oberfläche bereitstellen.
  • In 18–18F wird eine obere Maskenschicht, die eine amorphe Kohlenstoffschicht sein kann, auf dem Füllmaterial 1416 bereitgestellt. Eine Hilfsschicht, z. B. eine Siliziumnitridschicht, kann auf der oberen Maskenschicht angeordnet und mittels fotolithografischer Verfahren strukturiert werden. Das Muster kann in die obere Maskenschicht zur Ausbildung einer oberen Maske 1500 mit ersten Vorlageöffnungen 1512 und wenigstens einer zweiten Vorlageöffnung 1514 übertragen werden. Eine Schutzschicht 1502, z. B. eine Siliziumoxynitridschicht, kann die obere Maske 1500 bedecken.
  • Wie in 18E gezeigt ist, erstrecken sich die zweiten Vorlageöffnungen 1514 entlang einer zweiten Achse, die die Zeilenachse senkrecht schneiden und die zweite Vorlageöffnung 1414 über dem Sourceleitungs-Kurzschluss 1314 kreuzen kann. Die ersten Vorlageöffnungen 1512 können sich ebenso entlang der zweiten Achse erstrecken und jeweils eine der ersten Öffnungen 1201 über der ersten Vorlageöffnung 1412 kreuzen. Da die ersten Vorlageöffnungen 1512 mit minimalem Abstand, der bei einer nominellen minimalen Lithografieauflösung F erzielt werden kann, angeordnet sein können, z. B. mit einem Abstand von 2F, und da die ersten Vorlageöffnungen 1512 zudem keine geeigneten benachbarten Strukturen aufweisen, entspricht die Länge der Vorlageöffnungen 1512 typischerweise ungefähr 4 bis 5 Mal der Breite.
  • In 19A–19F kann das Füllmaterial 1416, die Abstandshalterschicht 1316 und die Zwischenschicht 1300 Schritt-um-Schritt oder in einem einzelnen Schritt geätzt werden. Während der Ätzung kann die obere Maske 1500 wenigstens teilweise aufgebraucht werden. Verbleibende Bereiche der oberen Maske 1500 können nach der Ätzung entfernt werden. In dem zweiten Abschnitt des Substrats 1200 können Kontaktgräben 1524 ausgebildet werden, die sich zwischen der oberen Kante des Füllmaterials 1416 und der oberen Kante des Sourceleitungs-Kurzschlusses 1314 erstrecken. Die zweite Vorlageöffnung 1514 kann entlang der Zeilenachse eine Breite W2 eines unteren Bereichs 1524a eines zweiten Kontaktgrabens 1524 unterhalb der vergrabenen Maske 1405 definieren. Entlang der zweiten Achse kann die zweite Abgleichöffnung 1414 eine Länge L2 des unteren Bereichs 1524a definieren.
  • In 19B, 19D und 19F werden die Länge L1 und die Breite W1 unterer Bereiche 1522a der ersten Kontaktgräben 1522 unterhalb der vergrabenen Maske 1405 über die Breite der ersten Ab gleichöffnung 1412 entlang der zweiten Achse und über die Breite der Vorlageöffnungen 1512 entlang der Zeilenachse definiert.
  • Die vergrabene Maske 1405 steuert die Ätzung der unteren Bereiche 1522a, 1524a der Kontaktgräben 1522, 1524 und kann die an die ersten Gebiete 1201 und das zweite Gebiet 1202 angrenzenden Strukturen schützen, z. B. die Gatestrukturen 1250. Die vergrabene Maske definiert die Abmessung des unteren Bereichs 1522a. Der Abstand zwischen benachbarten Gatestrukturen kann deshalb im Wesentlichen der Breite der ersten Abgleichöffnung (Abgleichbreite) entsprechen, welche erheblich kleiner ist als eine minimale Länge der Vorlageöffnungen 1512.
  • In 20A–20F kann ein Titan- oder Titannitrid-Liner zur Abdeckung der ersten und zweiten Kontaktgräben 1522, 1524 abgeschieden werden. Ein leitfähiges Material wie Wolfram kann zur Füllung der Kontaktgräben 1522, 1524 abgeschieden werden, wobei die ersten und zweiten Kontakte in den entsprechenden Kontaktgräben 1522, 1524 ausgebildet werden. Die ersten Kontakte können Bitleitungskontakte 1532 sein und die zweiten Kontakte können Sourceleitungskontakte 1534 sein. Ein chemisch-mechanischer Polierschritt kann durchgeführt werden, um abgeschiedenes Wolfram von der Oberfläche des Füllmaterials 1416 zu entfernen. Der Sourceleitungs-Kurzschluss kann einen Spannungsabfall der Sourcespannung zwischen benachbarten NAND-Strings minimieren.
  • 21A–21F zeigen eine Kontaktanordnung einer integrierten Schaltung gemäß einer Ausführungsform. Erste Gebiete 1801 und zweite Gebiete 1802 sind in einem ersten Abschnitt und einem zweiten Abschnitt eines entsprechenden Substrats 1800 angeordnet. Die ersten Gebiete 1801 sind entlang einer Zeilenachse, welche parallel zur Querschnittslinie B-B liegt, ange ordnet und können durch Isolatorstrukturen 1804 getrennt sein. Das Substrat 1800 kann ein p-dotiertes einkristallines Siliziumsubstrat sein. Die ersten und zweiten Gebiete 1801, 1802 können aktive Gebiete sein, z. B. n-dotierte Fremdstoffgebiete, die Source/Draingebiete der Transistoren ausbilden oder leitfähige Anschlussstrukturen sein können. Die ersten Gebiete 1801 können mit einem Abstand von 2F gleichmäßig beabstandet sein, wobei F einer minimalen Strukturgröße entspricht, die für gleichmäßig beabstandete Bahnen mit Auflösungs-Verbesserungstechniken erzielt werden kann. Die ersten und zweiten Gebiete 1801 und 1802 können an eine Substratoberfläche des Substrats 1800 anschließen.
  • Die Kontaktanordnung kann zudem einen Kontakt 1823 umfassen, z. B. einen Sourceleitungs-Kurzschluss, der in Kontakt mit dem zweiten Gebiet 1802 ist. Der Sourceleitungs-Kurzschluss kann einen Spannungsabfall der Sourcespannung zwischen benachbarten NAND-Strings minimieren. Eine Zwischenschicht 1810 ist über dem Substrat 1800 positioniert. Die obere Kante der Zwischenschicht 1810 kann mit einer oberen Kante des Kontakts 1823 bündig abschließen. Die Zwischenschicht 1810 kann eine dielektrische Schicht sein, z. B. eine Siliziumoxidschicht. Eine vergrabene Maske 1840 ist über dem Kontakt 1823 und der Zwischenschicht 1810 angeordnet. Die vergrabene Maske 1814 weist eine erste Abgleichöffnung 1818 und eine zweite Abgleichöffnung 1820 auf. Die erste Abgleichöffnung 1818 erstreckt sich über den ersten Gebieten 1801 entlang der Zeilenachse. Die zweite Abgleichöffnung 1820 ist über dem Kontakt 1823 ausgebildet. Die vergrabene Maske 1814 kann aus einem dielektrischen Material gebildet sein, gegen welches das dielektrische Material der Zwischenschicht mit hoher Selektivität geätzt werden kann. Die vergrabene Maske 1814 kann eine Siliziumnitridmaske oder eine Siliziumoxynitridmaske sein. Ein Füllmaterial 1816 füllt die ersten und zweiten Abgleichöffnungen 1818, 1820 teilweise auf. Weitere Bereiche des Füllmaterials 1816 können eine Füllmaterialschicht ausbilden, welche die vergrabene Maske bedeckt.
  • Die Kontaktanordnung weist zudem erste Kontakte 1821 auf. Jeder erste Kontakt 1821 weist einen unteren Bereich 1821a auf, der sich von der oberen Kante der vergrabenen Maske 1814 zur Substratoberfläche des Substrats 1800 erstreckt, wobei jeder erste Kontakt 1821 in Kontakt mit einem der ersten Gebiete 1801 ist.
  • Die vergrabene Maske 1814 ist an zwei gegenüberliegenden Seiten entlang der ersten Achse in Kontakt mit jedem der ersten Kontakte. Entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, trennen Bereiche des Füllmaterials 1816 die ersten Kontakte 1821 voneinander. Die erste Achse kann, wie in 21C–21D gezeigt ist, senkrecht zur Zeilenachse sein. Gemäß einer weiteren Ausführungsform ist die erste Achse parallel zur Zeilenachse.
  • Ein oberer Bereich 1821b der ersten Kontakte 1821 kann sich über der vergrabenen Maske 1814 erstrecken und in Bereichen auf der vergrabenen Maske 1814 aufliegen. Die oberen Bereiche 1821b der ersten Kontakte 1821 können die Zeilenachse schneiden, z. B. senkrecht. Eine Länge der oberen Bereiche 1821b kann 4 bis 5 Mal deren Breite entsprechen. Der Abstand der ersten Kontakte 1821 entspricht dem Abstand der ersten Gebiete 1801. Die oberen Abmessungen der ersten Kontakte 1821 sind bezogen auf die Abmessungen der ersten Gebiete vergrößert und Anforderungen an weitere Strukturen, welche die ersten Kontakte 1821 von einer weiteren Verbindungsebene aus kontaktieren, sind gelockert.
  • Somit weist jeder zweite Kontakt 1822 wenigstens einen unteren Bereich 1822a auf, der sich zwischen der oberen Kante der vergrabenen Maske 1814 und der oberen Kante des Kontakts 1823 erstreckt. Der untere Bereich 1822a ist an zwei Seiten entlang einer ersten Achse in Kontakt mit der vergrabenen Maske 1814, wobei die erste Achse senkrecht zur Zeilenachse sein kann. Entlang einer zur ersten Achse senkrechten Achse, z. B. der Zeilenachse, trennen Bereiche des Füllmaterials 1816 den zweiten Kontakt 1822 und die vergrabene Maske 1814. Ein oberer Bereich 1822b des zweiten Kontakts 1822 kann teilweise auf dem unteren Bereich 1822a und der vergrabenen Maske 1814 aufliegen.
  • Die integrierte Schaltung kann zudem Gateelektrodenstrukturen 1830 umfassen, die sich an gegenüberliegenden Seiten entlang der Kontaktzeilen erstrecken. Die Gateelektrodenstrukturen 1830 können beispielsweise Auswahltransistoren von NAND-Strings zugeordnet sein. Ein Ätzstopp-Liner 1804 kann die Gateelektrodenstrukturen 1830 bedecken und eine Barrierenschicht 1801 kann die Gateelektrodenstrukturen 1830 und das Substrat 1800 trennen.
  • Die Abgleichöffnungen 1818, 1820 richten die Ätzung der Kontaktgräben zwischen den Gateelektrodenstrukturen 1830, welche von der vergrabenen Maske 1814 abgeschirmt sind. Somit kann beispielsweise der Abstand zwischen benachbarten NAND-Strings auf die minimale Strukturgröße F zur Einsparung von Substratfläche reduziert werden. Die vergrabene Maske 1814, welche eine Siliziumnitridmaske sein kann, kann beispielsweise ein Floating-Gate- oder Haftschicht-Speicherzellen gegen UV-Strahlung abschirmen, welche von Plasma-unterstützen Prozessen herrühren, die im Rahmen weiterer Verarbeitungen der integrierten Schaltung hervorgerufen werden. Die UV-Strahlung kann Ladungsträger generieren, welche die Floating-Gates oder die Haftschichten vorladen und die anfängliche Schwellspannung der Speicherzellen zu größeren Werten hin verschieben. Das Material der ersten und zweiten Kontakte 1821, 1822 kann ein beliebiges leitfähiges Material wie stark dotiertes Polysilizium oder ein Metallschichtsystem sein. Beispielsweise können die Kontakte 1821, 1822 einen Titannitrid-Liner umfassen, der die Seitenwände der Kontakte 1821, 1822 und Wolfram im übrigen Bereich bedeckt.
  • 22A–25F zeigen ein Verfahren zum Herstellen einer Zwischenverbindungsanordnung. Eine Zwischenschicht 1416, welche die ersten Gebiete 1201 in einem ersten Abschnitt eines Substrats 1200 bedeckt, ist wie in 22A–22F gezeigt bereitgestellt. Über einem zweiten Gebiet 1202 in einem zweiten Abschnitt des Substrats 1200, kann eine Kontaktstruktur 1314, welche ein Sourceleitungs-Kurzschluss eines NAND-Speicherzellen-Arrays sein kann, bereitgestellt werden. Es wird eine vergrabene Maske 1405 bereitgestellt, die eine erste Abgleichöffnung 1412, welche die ersten Gebiete 1201 von oben kreuzt, sowie zweite Abgleichöffnungen 1414 über der Kontaktstruktur 1314 aufweist. Die vergrabene Maske 1405 ist mit einem Füllmaterial 1416 gefüllt. Oberhalb des Füllmaterials 1416, das eine Füllmaterialschicht über der vergrabenen Maske 1405 ausbilden kann, kann eine vergrabene Vorlagemaske 1605 bereitgestellt werden. Die vergrabene Vorlagemaske 1605 kann unter Verwendung einer Vorlagefotolackmaske 1610 bereitgestellt werden, welche mittels fotolithografischer Verfahren strukturiert wird. Unter Verwendung der Vorlagefotomaske 1610 als Ätzmaske werden erste und zweite Vorlageöffnungen 1612, 1614 in der vergrabenen Vorlagemaske 1605 ausgebildet. Die verbleibenden Bereiche der Vorlagefotolackmaske 1610 werden entfernt. In weiteren Ausführungsformen ist die vergrabene Vorlagemaske 1605 weggelassen.
  • In 23A bis 23F wird eine Formschicht 1616 über der vergrabenen Vorlagemaske 1605 abgeschieden, wobei die Vorlageöffnungen 1612, 1614 mit dem Material der Formschicht 1616 gefüllt werden. Die Vorlagemaske 1605 kann aus demselben Material wie die vergrabene Maske 1405 bereitgestellt werden, z. B. Siliziumnitrid. Das Material der Formschicht 1616 kann dem Material der Zwischenschicht 1300 und dem Füllmaterial 1416 oder einem ähnlichen Material, z. B. Siliziumoxid, entsprechen. Gemäß weiterer Ausführungsformen kann die Formschicht 1616 auf der vergrabenen Maske 1405 angeordnet werden.
  • Eine Bahnmaske 1705 wird über der Formschicht 1616 bereitgestellt, wie in 24A bis 24F gezeigt ist. Das Muster der Bahnmaske 1705 kann im Wesentlichen einem Bahn-/Lückenmuster entsprechen, z. B. dem Muster der Verbindungsbahnen, welche erste Bahnen aufweisen können, die mit den ersten Gebieten 1201 zu verbinden sind, sowie wenigstens eine zweite Bahn, die mit dem zweiten Gebiet 1202 zu verbinden ist. Die ersten Bahnen können beispielsweise Bitleitungen eines NAND-Speicherzellen-Arrays sein und die zweiten Bahnen können beispielsweise einer Sourceleitung entsprechen.
  • In 24A sind Bahngräben 1713 in der Formschicht 1616 ausgebildet, welche auf der vergrabenen Vorlagemaske 1605 enden. Im zweiten Abschnitt wird wenigstens eine Damaszen-Ätzung durch die Formschicht 1616, das Füllmaterial 1416 und die Zwischenschicht 1300 geätzt, wobei ein Damaszen-Graben 1714 ausgebildet wird, der durch die vergrabene Vorlagemaske 1605 und die vergrabene Maske 1405 tritt. Die zweite Vorlageöffnung 1614 bestimmt die Ausdehnung des Damaszen-Grabens 1714 entlang einer ersten Achse. Die zweite Abgleichöffnung 1414 bestimmt die Abmessung des Damaszen-Grabens 1714 entlang einer zweiten Achse, die senkrecht zur ersten Achse ist. Der Damas zen-Graben 1714 im zweiten Abschnitt des Substrats 1200 legt den Kontakt 1314 frei.
  • Somit können im ersten Abschnitt des Substrats Dreifach-Damaszen-Gräben 1712 ausgebildet werden, die zwischen der oberen Kante der Formschicht 1616 und der oberen Kante des Substrats 1200 verlaufen, wobei im jeweiligen Falle eines der Gebiete 1201 freigelegt wird. Über der Vorlagemaske 1605 werden Bahngräben 1713 ausgebildet, welche auf der vergrabenen Vorlagemaske 1605 enden. Ein unterer Bereich der Dreifach-Damaszen-Gräben 1712 ist zwischen der oberen Kante der vergrabenen Maske 1405 und der oberen Kante des Substrats 1200 ausgebildet. Im unteren Bereich werden die Abmessungen der Dreifach-Damaszen-Gräben entlang der ersten Achse über die Breite der ersten Vorlageöffnungen 1612 und entlang einer zweiten Achse über die Breite der ersten Abgleichöffnung 1412 festgelegt. Die erste Achse kann der Zeilenachse entsprechen und die zweite Achse kann der Bitleitungsachse entsprechen.
  • 24C und 24D zeigen Querschnittsansichten entlang des Doppel-Damaszen-Grabens 1714 im zweiten Abschnitt des Dreifach-Damaszen-Grabens 1712 im ersten Abschnitt. Die gepunkteten Linien entsprechen den Profilen der Formschicht 1616 und der Bahnmaske 1705, welche die kreuzenden Damaszen-Gräben 1712, 1714 in einer zur Querschnittsebene parallelen Ebene einschließen.
  • In 25A–25F werden die ersten und zweiten Damaszen-Gräben 1712 und 1714 mit leitfähigem Material zur Ausbildung der Verbindungsleitungen 1723, der ersten Kontakte 1722 und der zweiten Kontakte 1724 gefüllt. Ein chemisch-mechanisches Polieren (CMP) kann zur Entfernung von Bereichen des leitfähigen Materials, das außerhalb der Gräben 1712–1714 abge schieden wurde, durchgeführt werden. Verbleibende Bereiche der Bahnmaske 1705 können entfernt werden.
  • Oberhalb der vergrabenen Vorlagemaske 1605 können Verbindungsleitungen 1723 in der Formschicht 1616 ausgebildet werden. Die Verbindungsleitungen 1723 können sich entlang der zweiten Achse erstrecken und Source- und Bitleitungen in einer Metallisierungsebene eines NAND-Speicherzellen-Arrays ausbilden. Über der Kontaktstruktur 1314 wird ein weiterer Kontaktabschnitt 1724 zwischen entsprechenden Verbindungsleitungen 1723 und dem Kontaktabschnitt 1314 ausgebildet. Eine erste Abmessung des zweiten Kontaktabschnitts 1724 entlang einer ersten Achse wird von der zweiten Vorlageöffnung 1514 in der vergrabenen Vorlagemaske 1605 festgelegt. Eine zweite Abmessung entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, wird von der zweiten Abgleichöffnung 1414 in der vergrabenen Maske 1405 festgelegt.
  • Somit sind im ersten Abschnitt des Substrats erste Kontakte 1722 zwischen entsprechenden Verbindungsleitungen 1723 und ersten Gebieten 1201 ausgebildet. Eine erste Abmessung des ersten Kontakts 1722 entlang einer ersten Achse wird von der vergrabenen Vorlagemaske 1605 definiert und eine zweite Abmessung entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, wird von den zweiten Abgleichöffnungen 1414 der vergrabenen Maske 1405 definiert. Die erste Richtung kann der Zeilenachse entsprechen und die zweite Richtung kann der Bitleitungsachse entsprechen.
  • 26A bis 26F zeigen eine Verbindungsanordnung einer integrierten Schaltung, die von oben erläutertem Verfahren herrührt, wobei die Ausbildung der vergrabenen Vorlagemaske weggelassen wird. Ein Substrat 1900 weist in einem ersten Abschnitt erste Gebiete 1901 und in einem zweiten Abschnitt zweite Gebiete 1902 auf. Die ersten Gebiete 1901 sind entlang einer Zeilenachse angeordnet, welche parallel zur Querschnittslinie B-B verläuft. Das Substrat 1900 kann ein p-dotiertes einkristallines Siliziumsubstrat sein. Die ersten und zweiten Gebiete 1901, 1902 können aktive Gebiete sein, z. B. n-dotierte Fremdstoffgebiete zur Ausbildung von Source/Draingebieten von Transistoren oder leitfähigen Anschlussstrukturen. Die ersten Gebiete 1901 können durch Isolatorstrukturen 1904 getrennt sein, welche beispielsweise Siliziumoxidstrukturen sein können. Die ersten Gebiete 1901 können mit einem Abstand von 2F gleichmäßig beabstandet sein, wobei F einer minimalen Lithografiegröße gleichmäßig beabstandeter Bahnen entspricht. Die Verbindungsanordnung kann zudem eine Kontaktstruktur 1923 aufweisen, die über dem zweiten Gebiet 1902 angeordnet ist. Gatestrukturen 1930 von Transistoren, welche Floating-Gate-Speicherzellen oder Auswahltransistoren sein können, können über dem Substrat 1900 angeordnet sein. Eine Zwischenschicht 1910 ist über dem Substrat 1900 angeordnet und kann die Gatestrukturen 1930 eingraben. Die Zwischenschicht 1910 ist eine dielektrische Schicht, z. B. eine Siliziumoxidschicht. Eine vergrabene Maske 1940 ist über der Kontaktstruktur 1923 und der Zwischenschicht 1910 bereitgestellt. Die vergrabene Maske 1914 weist eine erste Abgleichöffnung 1918 auf und kann eine zweite Abgleichöffnung 1920 umfassen. Die erste Abgleichöffnung 1918 erstreckt sich über den ersten Gebieten 1901 entlang der Zeilenachse. Die zweite Abgleichöffnung 1920 ist über der Kontaktstruktur 1923 ausgebildet. Die vergrabene Maske 1914 kann aus einem dielektrischen Material gebildet sein, gegen das das Material der Zwischenschicht mit hoher Selektivität geätzt werden kann. Beispielsweise entspricht die vergrabene Maske 1914 einer Siliziumnitridmaske oder einer Siliziumoxynitridmaske.
  • Die Verbindungsanordnung weist zudem erste Verbindungsstrukturen 1921 auf und diese kann zudem weitere Verbindungsstrukturen 1922 umfassen. Jede erste Verbindungsstruktur 1921 weist einen unteren Bereich 1921a auf, der sich zwischen der oberen Kante der vergrabenen Maske 1914 und dem Substrat 1900 erstreckt, wobei jeder untere Bereich 1921a in Kontakt mit einem der ersten Gebiete 1901 ist. Ein Bahnbereich (Leitungsbereich) 1921b der Verbindungsstruktur 1921 ist innerhalb einer Formschicht 1934 ausgebildet und liegt in Abschnitten auf der vergrabenen Maske 1932 und dem unteren Bereich 1921a auf. Auf ähnliche Weise weist die zweite Verbindungsstruktur 1922 einen Bahnbereich 1922b und einen unteren Bereich 1922a auf, wobei der untere Bereich 1922a sich im Wesentlichen zwischen der oberen Kante der vergrabenen Maske 1914 und der oberen Kante der Kontaktstruktur 1923 erstreckt. Weitere Bereiche der Formschicht 1934 können die ersten und zweiten Abgleichöffnungen 1918, 1920 teilweise füllen.
  • Die vergrabene Maske 1914 ist auf jeweils zwei gegenüberliegenden Seiten entlang einer ersten Achse in Kontakt mit jeder der ersten Verbindungsstrukturen 1921. Entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, trennen Bereiche der Formschicht 1934 die ersten Verbindungsstrukturen 1921 voneinander. Die erste Achse kann senkrecht zur in 26A bis 26D gezeigten Zeilenachse sein. Das Material der ersten und zweiten Verbindungsstrukturen 1921, 1922 kann ein beliebiges leitfähiges Material wie stark dotiertes Polysilizium oder ein Metallschichtsystem sein. Beispielsweise können die Verbindungsstrukturen 1921, 1922 einen Titannitrid-Liner umfassen, der die Seitenwände der Verbindungsstrukturen 1921, 1922 als auch Wolfram in den übrigen Bereichen bedeckt.

Claims (29)

  1. Verfahren zum Ausbilden einer integrierten Schaltung, umfassend: Ausbilden von ersten Strukturen, die in einem ersten Bereich der integrierten Schaltung angeordnet sind, und Ausbilden von zweiten Strukturen, die in einem zweiten Bereich der integrierten Schaltung und dichter als die ersten Strukturen angeordnet sind, wobei die ersten und zweiten Strukturen mit Lithografieverfahren unter Verwendung von wenigstens einer ersten und einer zweiten Fotomaske ausgebildet werden, wobei wenigstens eine dieser Fotomasken Öffnungen in einem ersten Gebiet zur Unterstützung der Definition der ersten Strukturen und Öffnungen in einem zweiten Gebiet zur Unterstützung der Definition der zweiten Strukturen aufweist.
  2. Verfahren nach Anspruch 1, wobei die ersten Strukturen mit sublithografischem Abstand angeordnet werden.
  3. Verfahren nach Anspruch 1, wobei das Ausbilden der ersten Strukturen eine Verwendung optischer Proximity-Effekte einschließt.
  4. Verfahren nach Anspruch 1, wobei eine Breite der zweiten Strukturen weniger als das Doppelte der Breite der ersten Strukturen beträgt.
  5. Verfahren nach Anspruch 1, wobei die ersten Strukturen Array-Kontakte darstellen, die Speicherzellen der integrierten Schaltung mit Leiterbahnen elektrisch verbinden, und die zweiten Strukturen isolierte Kontakte darstellen, welche die Leiterbahnen mit einem zur Steuerung der Speicherzellen geeigneten Unterstützungsschaltkreis elektrisch verbinden.
  6. Verfahren nach Anspruch 1, wobei das Ausbilden der ersten und zweiten Strukturen umfasst: Strukturieren einer ersten Hartmaskenschicht, die über einer zweiten Hartmaskenschicht angeordnet ist, wobei die Öffnungen der ersten Fotomaske in die erste Hartmaskenschicht übertragen werden; und Strukturieren einer zweiten Hartmaskenschicht, wobei die Öffnungen der zweiten Fotomaske in die zweite Hartmaskenschicht übertragen werden.
  7. Verfahren nach Anspruch 6, wobei eine der ersten und zweiten Fotomasken der Definition erster Öffnungen in der entsprechenden Hartmaskenschicht an solchen Positionen dient, welche in einem Array-Muster angeordnet sind und sich über den ersten und zweiten Bereich erstrecken; die andere der ersten und zweiten Fotomasken der Definition zweiter Öffnungen in der entsprechenden Hartmaskenschicht an isolierten Positionen dient, welche einzelnen Öffnungen der ersten Öffnungen im zweiten Bereich entsprechen; und die andere der ersten und zweiten Fotomasken oder eine weitere Fotomaske der Definition einer weiteren Öffnung in einer entsprechenden Hartmaskenschicht dient, wobei die weitere Öffnung einer Mehrzahl der ersten Öffnungen im ersten Bereich entspricht.
  8. Verfahren nach Anspruch 6, wobei eine der ersten und zweiten Fotomasken der Definition von Öffnungen in der entsprechenden Hartmaskenschicht zur Ausbildung eines Bahn-/Lückenmusters, das sich über den ersten und zweiten Bereich erstreckt, dient, die andere der ersten und zweiten Fotomasken der Definition von Öffnungen in der entsprechenden Hartmaskenschicht an isolierten Positionen dient, welche den Abschnitten der ersten Öffnungen im zweiten Bereich entsprechen, und die andere der ersten und zweiten Fotomasken oder eine weitere Fotomaske der Definition weiterer Öffnungen in der entsprechenden Hartmaskenschicht dient, welche Abschnitten einer Mehrzahl der ersten Öffnungen im ersten Bereich entsprechen.
  9. Verfahren nach Anspruch 6, wobei eine der ersten und zweiten Fotomasken der Definition von ersten Öffnungen in der entsprechenden Hartmaskenschicht zur Ausbildung eines Bahn-/Lückenmusters dient, welches sich über den ersten Bereich erstreckt, sowie zur Definition zweiter Öffnungen der entsprechenden Hartmaskenschicht an isolierten Positionen im zweiten Bereich.
  10. Verfahren nach Anspruch 6, wobei die erste Hartmaskenschicht vor der Strukturierung der zweiten Hartmaskenschicht über der zweiten Hartmaskenschicht ausgebildet wird.
  11. Verfahren nach Anspruch 6, wobei die erste Hartmaskenschicht nach dem Strukturieren der zweiten Hartmaskenschicht über der zweiten Hartmaskenschicht ausgebildet wird.
  12. Verfahren nach Anspruch 1, wobei das Ausbilden der ersten und zweiten Strukturen umfasst: Belichten eines Fotolackmaterials, wobei die ersten und zweiten Fotomasken in wenigstens zwei Belichtungsschritten verwendet werden, wobei eine Belichtungsdosis in jedem der Belichtungsschritte derart abgestimmt wird, dass das Fotolackmaterial durch jeweils einen einzelnen der Belichtungsschritte halb belichtet wird.
  13. Verfahren nach Anspruch 12, wobei die erste Fotomaske zur Belichtung des Fotolackmaterials an ersten Positionen dient, die in einem Array-Muster angeordnet sind und sich über den ersten und zweiten Bereich erstrecken; die zweite Fotomaske zur Belichtung des Fotolackmaterials an isolierten Positionen dient, welche einzelnen Öffnungen der ersten Öffnungen im zweiten Bereich entsprechen; und die zweite oder eine weitere Fotomaske zur Belichtung des Fotolackmaterials an weiteren Positionen dient, welche einer Mehrzahl der ersten Öffnungen im ersten Bereich entsprechen.
  14. Verfahren nach Anspruch 12, wobei die Fotomaske zur Belichtung des Fotolackmaterials zur Ausbildung eines Bahn-/Lückenmusters dient, das sich über den ersten und zweiten Bereich erstreckt, die zweite Fotomaske zur Belichtung des Fotolackmaterials an isolierten Positionen dient, welche Abschnitten der ersten Öffnungen im zweiten Bereich entsprechen, und die zweite oder eine weitere Fotomaske zur Belichtung des Fotolackmaterials an weiteren Positionen dient, welche Abschnitten einer Mehrzahl der ersten Öffnungen in ersten Bereichen entsprechen.
  15. Verfahren nach Anspruch 12, wobei eine der ersten und zweiten Fotomasken zur Belichtung eines Fotolackmaterials an ersten Positionen zur Ausbildung eines Bahn-/Lückenmusters, welches sich über den ersten Bereich erstreckt, sowie an isolierten Positionen im zweiten Bereich dient.
  16. Verfahren von Anspruch 1, wobei die ersten und zweiten Strukturen zueinander selbstjustiert sind.
  17. Verfahren nach Anspruch 5, zusätzlich umfassend Ausbilden einer Zwischenverbindung über eine Mehrzahl von Leiterbahnen, wobei jede Leiterbahn einzelne der Array-Kontakte sowie einen isolierten Kontakt verbindet.
  18. Verfahren zum Ausbilden einer integrierten Schaltung, umfassend: Ausbilden erster Strukturen, die in einer ersten Dichte in einem ersten Bereich der integrierten Schaltung angeordnet sind, Ausbilden zweiter Strukturen in einer im Vergleich zur ersten Dichte kleineren zweiten Dichte in einem zweiten Bereich der integrierten Schaltung, wobei die ersten und die zweiten Strukturen zueinander selbstjustiert sind.
  19. Verfahren nach Anspruch 18, zusätzlich umfassend Bereitstellen einer Zwischenverbindung mit einer Mehrzahl von Leiterbahnen, wobei einzelne der Leiterbahnen jeweils einen Array-Kontakt und einen isolierten Kontakt verbinden.
  20. Verfahren nach Anspruch 18, wobei die Zwischenverbindung nach dem Ausbilden der ersten und zweiten Strukturen bereitgestellt wird.
  21. Verfahren nach Anspruch 19, wobei die Leiterbahnen mit einem Abstand angeordnet sind, der einem Abstand der ersten Strukturen entspricht.
  22. Integrierte Schaltung, umfassend: erste Strukturen, die in einer ersten Dichte in einem ersten Bereich der integrierten Schaltung angeordnet sind, und zweite Strukturen, die in einer im Vergleich zur ersten Dichte kleineren zweiten Dichte in einem zweiten Bereich der integrierten Schaltung angeordnet sind, wobei die ersten und die zweiten Strukturen auf selbstjustierte Weise zueinander positioniert sind.
  23. Integrierte Schaltung nach Anspruch 22, wobei die ersten Strukturen mit einem sublithografischen Abstand angeordnet sind.
  24. Integrierte Schaltung nach Anspruch 22, wobei eine Breite der zweiten Strukturen weniger als das Doppelte der Breite der ersten Strukturen beträgt.
  25. Integrierte Schaltung nach Anspruch 22, wobei die ersten Strukturen Array-Kontakte darstellen und die zweiten Strukturen isolierte Kontakte darstellen.
  26. Integrierte Schaltung nach Anspruch 25, zusätzlich umfassend: eine Zwischenverbindung zum Verbinden der Array-Kontakte und der isolierenden Kontakte.
  27. Integrierte Schaltung nach Anspruch 26, wobei die Zwischenverbindung Leiterbahnen aufweist, die mit einem ersten Abstand, der einem Abstand der Array-Kontakte entspricht, angeordnet sind.
  28. Integrierte Schaltung nach Anspruch 23, wobei die integrierte Schaltung eine Speichervorrichtung beinhaltet, welche einen Array-Bereich mit Speicherzellen und einen Unterstützungsbereich aufweist, wobei die Array-Kontakte in dem Array-Bereich und die isolierten Kontakte im Unterstützungsbereich angeordnet sind.
  29. Speicherkarte mit einer nicht-flüchtigen Halbleiterspeichervorrichtung, umfassend: ein Speicherzellen-Array mit NAND-Strings, wobei jeder NAND-String seriell verschaltete nicht-flüchtige Speichertransistoren und in einer ersten Dichte angeordnete Array-Kontakte aufweist; und einen Unterstützungsbereich mit isolierten Kontakten, die in einer im Vergleich zur ersten Dichte kleineren zweiten Dichte angeordnet sind, wobei die Array-Kontakte und die isolierten Kontakte auf selbstjustierte Weise zueinander angeordnet sind.
DE102007046039A 2007-08-29 2007-09-26 Integrierte Schaltung mit Strukturen, die in verschiedenen Dichten angeordnet sind, und Verfahren zur Herstellung einer integrierten Schaltung Ceased DE102007046039A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/847,095 2007-08-29
US11/847,095 US8021933B2 (en) 2007-08-29 2007-08-29 Integrated circuit including structures arranged at different densities and method of forming the same

Publications (1)

Publication Number Publication Date
DE102007046039A1 true DE102007046039A1 (de) 2009-04-09

Family

ID=40406033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007046039A Ceased DE102007046039A1 (de) 2007-08-29 2007-09-26 Integrierte Schaltung mit Strukturen, die in verschiedenen Dichten angeordnet sind, und Verfahren zur Herstellung einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US8021933B2 (de)
DE (1) DE102007046039A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101179022B1 (ko) * 2010-11-08 2012-08-31 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
KR101195267B1 (ko) * 2010-12-29 2012-11-14 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US9224617B2 (en) 2014-01-29 2015-12-29 Globalfoundries Inc. Forming cross-coupled line segments
US9472455B2 (en) 2014-04-07 2016-10-18 Globalfoundries Inc. Methods of cross-coupling line segments on a wafer
US20150371925A1 (en) 2014-06-20 2015-12-24 Intel Corporation Through array routing for non-volatile memory
US9553048B1 (en) * 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148547B2 (en) * 2002-03-11 2006-12-12 Micron Technology, Inc. Semiconductor contact device
US20070148558A1 (en) * 2005-12-27 2007-06-28 Shahzad Akbar Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US680927A (en) * 1900-02-27 1901-08-20 Fayerweather And Ladew Leather-working machine.
DE4235702A1 (de) 1992-10-22 1994-04-28 Siemens Ag Verfahren zur Erzeugung von Strukturen eines Gesamtmusters in der Oberfläche eines Substrats
DE4236609A1 (de) 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
DE19526011C1 (de) 1995-07-17 1996-11-28 Siemens Ag Verfahren zur Herstellung von sublithographischen Ätzmasken
US6168904B1 (en) 1997-09-29 2001-01-02 Lucent Technologies Inc. Integrated circuit fabrication
US6809027B2 (en) 2002-06-06 2004-10-26 International Business Machines Corporation Self-aligned borderless contacts
DE10301475B4 (de) 2003-01-16 2007-10-11 Infineon Technologies Ag Verfahren zum Belichten eines Substrates mit einem Strukturmuster
KR100554514B1 (ko) 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US7115993B2 (en) 2004-01-30 2006-10-03 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof
TW200532768A (en) 2004-02-24 2005-10-01 Univ Hong Kong Rectangular contact lithography for circuit performance improvement
DE102004034572B4 (de) 2004-07-17 2008-02-28 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur auf der Oberfläche eines Substrats
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP4498088B2 (ja) 2004-10-07 2010-07-07 株式会社東芝 半導体記憶装置およびその製造方法
US7490075B2 (en) * 2005-01-24 2009-02-10 Microsoft Corporation Scaleable data itemsets and association rules
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) * 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US6982221B1 (en) 2005-06-10 2006-01-03 Sharp Laboratories Of America, Inc. Method of forming 2/3F pitch high density line array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148547B2 (en) * 2002-03-11 2006-12-12 Micron Technology, Inc. Semiconductor contact device
US20070148558A1 (en) * 2005-12-27 2007-06-28 Shahzad Akbar Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto

Also Published As

Publication number Publication date
US20090057743A1 (en) 2009-03-05
US8021933B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
DE102007016290B4 (de) Verfahren zum Herstellen von Halbleiterstrukturen
DE602004010859T2 (de) Verfahren zur Herstellung einer Widerstands-Kreuzpunkt-Speicheranordnung im Nanometerbereich und Vorrichtung
DE102006024735A1 (de) Hartmaskenschichtstapel und Verfahren zum Strukturieren einer Schicht unter Verwendung des Hartmaskenschichtstapels
DE10104082C2 (de) Halbleiterspeichervorrichtung mit einer auf einer Oberfläche von Dotierstoffdiffusionszonen gebildeten Silizidschicht und deren Herstellungsverfahren
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE102017116221B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die einen nichtflüchtigen Speicher, der in einem Speicherzellenbereich angeordnet ist, und einen Feldeffekttransistor aufweist, der in einem Logikschaltkreis-Bereich angeordnet ist, und Halbleitervorrichtung mit einem nichtflüchtigen Speicher
DE102007024844A1 (de) Speicherzellenarray und Verfahren zum Ausbilden eines Speicherzellenarrays
DE102005039351A1 (de) Nicht-flüchtige Speicherzellen und Verfahren zur Herstellung von nicht-flüchtigen Speicherzellen sowie NAND-Speicher und Verfahren zur Herstellung eines nicht-flüchtigen NAND-Speichers
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102010037093A1 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE102007046039A1 (de) Integrierte Schaltung mit Strukturen, die in verschiedenen Dichten angeordnet sind, und Verfahren zur Herstellung einer integrierten Schaltung
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE10128928A1 (de) Halbleiterspeichervorrichtung, die keinen Floating-Body-Effekt aufweist, und dazugehöriges Herstellungsverfahren
DE102018111376A1 (de) Integrierte Schaltungsvorrichtungen
DE102020115241A1 (de) Vertikale halbleitervorrichtungen
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE102006023730A1 (de) Speicherzellenfeld und Verfahren zu dessen Herstellung
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
EP1623462B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE102007016288A1 (de) Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection