DE102007013737B4 - Verfahren zur Herstellung eines Substrats mit Substratkern für eine elektronische Baugruppe - Google Patents

Verfahren zur Herstellung eines Substrats mit Substratkern für eine elektronische Baugruppe Download PDF

Info

Publication number
DE102007013737B4
DE102007013737B4 DE102007013737A DE102007013737A DE102007013737B4 DE 102007013737 B4 DE102007013737 B4 DE 102007013737B4 DE 102007013737 A DE102007013737 A DE 102007013737A DE 102007013737 A DE102007013737 A DE 102007013737A DE 102007013737 B4 DE102007013737 B4 DE 102007013737B4
Authority
DE
Germany
Prior art keywords
substrate
substrate core
area
holes
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007013737A
Other languages
English (en)
Other versions
DE102007013737A1 (de
Inventor
Brent Roberts
Sriram Srinivasan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102007013737A1 publication Critical patent/DE102007013737A1/de
Application granted granted Critical
Publication of DE102007013737B4 publication Critical patent/DE102007013737B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262Arrangements for regulating voltages or for using plural voltages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Verstellung eines Substrats (302) mit Substratkern (308) für eine elektronische Baugruppe (200, 300), das folgendes umfasst: Bohren von Löchern (314) in einen ersten Bereich (306) des leitfähigen Substratkern (308); Abdecken der Löcher (314) in dem ersten Bereich (306) mit einer Maske; Aufbauen von leitfähigen Bahnen zum Leiten von Eingabe-/Ausgabesignalen (E/A-Signalen) auf dem Substratkern über einem zweiten Bereich, und Entfernen der Maske von dem ersten Bereich (306), um die Löcher (314) freizulegen.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung betreffen im allgemeinen das Gebiet der Baugruppen mit integriertem Schaltkreis und insbesondere die direkte Stromabgabe in eine elektronische Baugruppe.
  • HINTERGRUND DER ERFINDUNG
  • 1 ist eine graphische Darstellung einer Schnittansicht einer Implementierung einer herkömmlichen elektronischen Baugruppe. Wie gezeigt, enthält ein System 100 eine Hauptplatine 102, die eine Stromquelle 104 enthält, die eine konstante Spannung liefert, beispielsweise eine Gerätebetriebsspannung oder höher. Für eine höhere Spannung ist eine Spannungsregelungsschaltung (VR-Schaltung, VR = voltage regulation) 114 auf der Baugruppe 110 vorgesehen. Dieser Strom wird durch einen Weg 106 in der Hauptplatine 102 zu einem darunterliegenden Sockel 108 geleitet. Der Strom wird durch Kontakte im Sockel 108 zu Kontaktflächen auf der Gerätebaugruppe 110 geleitet. In der Gerätebaugruppe wird der Strom zur Spannungsregelungsschaltung (VR-Schaltung) 114 geleitet, in der der Strom in die Betriebsspannung (in der Regel < 2 V) eines Halbleiterplättchens 112 umgewandelt wird. Diese geregelte Betriebsspannung wird zurück durch die Gerätebaugruppe 110 zum Halbleiterplättchen 112 geleitet. Aufgrund der gestiegenen Komplexität und der verringerten Merkmalsgrößen von Komponenten integrierter Schaltkreise wird es schwieriger, alle erforderlichen Eingänge/Ausgänge (E/A) und den Strom zum Halbleiterplättchen zu leiten.
  • Die US 5 497 495 A offenbart eine elektronische Baugruppe, die ein Substrat sowie eine erste Seite mit daran befestigten Laufwerken und eine zweite Seite mit einer Stromquelle und Funktionsmodulen aufweist.
  • Aus US 6 239 485 B1 geht eine elektrische Baugruppe hervor, die aus zwei durch Steckverbinder miteinander verbundenen Sektionen besteht.
  • Die DE 22 33 578 A offenbart eine elektronische Baugruppe, die Anschlüsse aufweist, die räumlich über die Oberfläche der Platte verteilt sind und die sich durch die Baugruppe hindurch erstrecken.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird beispielhaft und nicht einschränkend in den Figuren der beigefügten Zeichnungen veranschaulicht, in denen gleiche Bezugsziffern ähnliche Elemente anzeigen und in denen:
  • 1 eine grafische Darstellung einer Schnittansicht einer Implementierung einer herkömmlichen elektronischen Baugruppe ist;
  • 2 eine grafische Darstellung einer Schnittansicht einer Implementierung einer elektronischen Baugruppe gemäß einer beispielhaften Ausführungsform der Erfindung ist;
  • 3 eine grafische Darstellung einer Draufsicht einer elektronischen Baugruppe gemäß einer beispielhaften Ausführungsform der Erfindung ist;
  • 4 ein Ablaufdiagramm eines beispielhaften Verfahrens zum Herstellen einer elektronischen Baugruppe gemäß einer beispielhaften Ausführungsform der Erfindung ist und
  • 5 ein Blockschaltbild eines beispielhaften elektronischen Geräts, das zum Implementieren einer elektronischen Baugruppe geeignet ist, gemäß einer beispielhaften Ausführungsform der Erfindung ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 2 ist eine grafische Darstellung einer Schnittansicht einer Implementierung einer elektronischen Baugruppe gemäß einer beispielhaften Ausführungsform der Erfindung. Gemäß der dargestellten beispielhaften Ausführungsform enthält eine Baugruppenimplementierung 200 ein Stromkabel 202, einen Interposer 204, einen Verbinder 206, einen Substratkern 208, einen Sockel 210, Aufbauschichten 212/214 und ein Halbleiterplättchen 216.
  • Das Stromkabel 202 stellt ein isoliertes Kabel dar, das Strom von einer Stromquelle in einem System führt. Das Stromkabel 202 kann mehrere spannungsführende Drähte und einen Erdungsdraht enthalten. in einer Ausführungsform kommt der Strom von einer VR-Schaltung (nicht gezeigt), die eine Betriebsspannung für das Halbleiterplättchen 216 bereitstellt. in einer anderen Ausführungsform überträgt das Stromkabel 202 ungeregelten Strom, und die VR-Schaltung zum Bereitstellen der Betriebsspannung für das Halbleiterplättchen 216 ist auf dem Interposer 204 oder auf dem Substratkern 208 angeordnet.
  • Der Interposer 204 verbindet das Stromkabel 202 über den Verbinder 206 mit dem Substratkern 208. Der Interposer kann eine Leiterplatte mit einer VR- oder anderen Schaltung umfassen.
  • Der Verbinder 206 stellt eine Verbindung dar, um Strom von dem Interposer 204 zum Substratkern 208 zu übertragen. In einer Ausführungsform umfaßt der Verbinder 206 Stifte von dem Interposer 204, die mit Löchern in einem erweiterten Bereich des Substratkerns 208 verbunden werden. Andere Ausführungsform können andere bekannte Arten von Verbindern einsetzen.
  • Der Substratkern 208 stellt einen Kern dar, der aus einem Metall wie Kupfer hergestellt sein kann. Der Substratkern 208 kann mit Dielektrikum als Teil eines Substrataufbaus beschichtet sein und kann isolierte Bahnen aufweisen, die durch ihn verlaufen. Elektrisch isolierte Bereiche des Substratkerns 208 können zum Übertragen von Strom verwendet werden, der an Bahnen abgegeben wird, die mit dem Halbleiterplättchen 216 verbunden sind.
  • Der Sockel 210 sorgt für eine mechanische Abstützung für eine elektronische Baugruppe. In einer Ausführungsform ist der Sockel 210 an eine Hauptplatine gelötet und enthält Kontakte, um Eingabe-/Ausgabesignale (E/A-Signale) von der Hauptplatine zum Halbleiterplättchen 216 zu leiten. Sofern Strom durch das Stromkabel 202 an das Halbleiterplättchen 216 abgegeben wird, muß der Sockel 210 keine Kontakte enthalten, um Strom zu leiten.
  • Die Aufbauschichten 212/214 enthalten leitfähige Bahnen und Merkmale und Dielektrikum, die auf dem Substratkern 208 aufgebaut werden. Strom bei der Betriebsspannung würde vom Substratkern 208 durch die Aufbauschichten 212/214 zum Halbleiterplättchen 216 geleitet werden. Darüber hinaus würden E/A-Signale vom Sockel 210 durch die Aufbauschichten 212/214 zum Halbleiterplättchen 216 geleitet werden.
  • Signal- und leitfähige Bahnen können innerhalb von Signalleitungsschichten 212/214 geleitet werden und Durchgangslöcher können durch diese geleitet werden und Kontaktflächen können zum Anschluß an Sockelkontakte eingebunden werden. Diese leitfähigen Bahnen würden E/A-Signale vom Sockel 210 durch den Substratkern 208 zum Halbleiterplättchen 216 leiten.
  • Das Halbleiterplättchen 216 kann eine beliebige Vorrichtung mit integriertem Schaltkreis darstellen. In einer Ausführungsform ist das Halbleiterplättchen 216 ein Mikroprozessor oder Prozessor.
  • 3 ist eine grafische Darstellung einer Draufsicht einer elektronischen Baugruppe gemäß einer beispielhaften Ausführungsform der Erfindung. Wie gezeigt, enthält eine elektronische Baugruppe 300 ein Substrat 302, eine Aufbaufläche 304, eine erweiterte Substratkernfläche 306, einen ersten elektrisch isolierten Bereich 308, einen zweiten elektrisch isolierten Bereich 310, eine isolierende Sperrschicht 312, Löcher 314 und ein Halbleiterplättchen 316.
  • Das Substrat 302, das an das Halbleiterplättchen 316 angeschlossen wird, enthält einen Substratkern, der in einem Bereich aufgebaut und in einem anderen Bereich nicht aufgebaut ist. Die Aufbaufläche 304 enthält Spuren- und Merkmalsleitung und entspricht den Aufbauschichten 212/214. Die Fläche des Substratkerns der nicht aufgebauten, erweiterten Substratkernfläche 306 stellt einen Flansch bereit, an den ein Stromkabel anzuschließen ist.
  • Um elektrische Ladung zu speichern und zu leiten, kann die erweiterte Substratkernfläche 306 den ersten elektrisch isolierten Bereich 308 und den zweiten elektrisch isolierten Bereich 310 von der isolierenden Sperrschicht 312 getrennt enthalten. Obwohl als zwei elektrisch isolierte Bereiche enthaltend gezeigt, kann die erweiterte Substratkernfläche 312 ein Epoxidharz oder ein anderes Dielektrikum umfassen, das in den Substratkern eingebaut wurde. In einer anderen Ausführungsform umfaßt die erweiterte Substratkernfläche 306 mehrere zusammen geschichtete leitfähige Schichten anstelle eines massiven Metallkerns. In diesem Fall würde jede leitfähige Schicht des Substratkerns von den anderen elektrisch isoliert sein und könnte unterschiedliche Spannungen speichern.
  • Die Löcher 314 stellen die Steckverbindung bereit, die mit Stiften von einem Stromkabel oder dem Interposer 204 zusammenpassen. Die im ersten elektrisch isolierten Bereich 308 angeordneten Löcher können mit Stiften verbunden werden, die eine andere Spannung liefern als die Stifte, die mit den Lächern im zweiten elektrisch isolierten Bereich 310 verbunden sind. Auf diese Weise kann die elektronische Baugruppe dazu in die Lage versetzt werden, mehrere Spannungen von einem Stromkabel zu empfangen und zu übertragen.
  • 4 ist ein Ablaufdiagramm eines beispielhaften Verfahrens zum Herstellen einer elektronischen Baugruppe gemäß einer beispielhaften Ausführungsform der Erfindung. Es wird für einen Durchschnittsfachmann leicht ersichtlich sein, daß, obwohl die folgenden Arbeitsgänge als ein aufeinanderfolgender Ablauf beschrieben ist, viele der Arbeitsgänge tatsächlich parallel oder gleichzeitig durchgeführt werden können. Darüber hinaus kann die Reihenfolge der Arbeitsgänge neu angeordnet werden oder Schritte können wiederholt werden, ohne vom Sinn von Ausführungsformen der Erfindung abzuweichen.
  • Gemäß nur einer beispielhaften Implementierung beginnt das Verfahren von 4 mit dem Bohren (402) von Löchern (314) in eine reservierte Fläche des Substratkerns (306).
  • Als Nächstes wird eine Maske zum Abdecken (404) der Löcher aufgebracht, um zu verhindern, daß sie bei der folgenden Verarbeitung gefüllt werden.
  • Dann erfolgt das Aufbauen (406) des Substrats, wobei Spur- und Leitungsmerkmale in weniger als der gesamten Fläche (204) des Substratkerns enthalten sind.
  • Zuletzt werden die Löcher aufgedeckt (408), wobei die Maske und etwaiges Aufbaumaterial in der erweiterten Substratkernfläche 306 entfernt wird, wodurch ein Flansch zum Anschluß an einen Interposer oder ein Stromkabel zurückbleibt. Weitere Schritte sind erforderlich, um das Substrat fertigzustellen und das Substrat an ein Halbleiterplättchen mit integriertem Schaltkreis anzuschließen.
  • 5 ist ein Blockschaltbild eines beispielhaften elektronischen Geräts, das zum Implementieren einer elektronischen Baugruppe geeignet ist, gemäß einer beispielhaften Ausführungsform der Erfindung. Ein elektronisches Gerät 500 soll ein beliebiges einer großen Auswahl von herkömmlichen und nicht herkömmlichen elektronischen Geräten darstellen, Laptops, Desktop-Computer, Mobiltelefone, drahtlose Kommunikationsteilnehmereinheiten, drahtlose Kommunikationstelefoninfrastrukturelemente, Minicomputer (PDAs), Digitalempfänger oder ein beliebiges elektrisches Gerät, das von den Lehren der vorliegenden Erfindung profitieren würde. Gemäß der dargestellten beispielhaften Ausführungsform kann das elektronische Gerät 500 einen oder mehrere Prozessoren 502, eine Speichersteuerung 504, einen Systemspeicher 506, eine Eingabe/Ausgabe-Steuerung 508, eine Netzsteuerung 510 und ein Eingabe/Ausgabe-Vorrichtung bzw. Eingabe/Ausgabe-Vorrichtungen 512 enthalten, die wie in 5 gezeigt angeschlossen sind. Der Prozessor bzw. die Prozessoren 502 oder andere Komponenten eines integrierten Schaltkreises des elektronischen Geräts 500 kann bzw. können in einer Baugruppe untergebracht sein, die ein Substrat enthält, wie zuvor als eine Ausführungsform der vorliegenden Erfindung beschrieben.
  • Der Prozessor bzw. die Prozessor 502 kann bzw. können eine beliebige einer großen Auswahl von Steuerlogik darstellen, einschließlich, jedoch nicht darauf beschränkt, eines Mikroprozessors, eines programmierbaren Logikbausteins (programmable logic device, PLD), einer programmierbaren Logikanordnung (programmable logic array, PLA), eines anwendungsspezifischen integrierten Schaltkreises (application-specific integrated circuit, ASIC) und/oder eines Mikrocontrollers und dergleichen, obwohl die vorliegende Erfindung in dieser Hinsicht nicht eingeschränkt ist. In einer Ausführungsform sind die Prozessoren 502 Intel©-kompatible Prozessoren. Der Prozessor bzw. die Prozessoren 502 kann bzw. können einen Befehlssatz aufweisen, der mehrere Befehle auf Rechnerebene enthält, die beispielsweise von einer Anwendung oder einem Betriebssystem aufgerufen werden können.
  • Die Speichersteuerung 504 kann eine beliebige Art von Chipsatz oder Steuerlogik darstellen, die den Systemspeicher 508 mit den anderen Komponenten des elektronischen Geräts 500 verbindet. In einer Ausführungsform kann die Verbindung zwischen dem Prozessor bzw. den Prozessoren 502 und der Speichersteuerung 504 als ein Vorderseitenbus bezeichnet werden. In einer anderen Ausführungsform kann die Speichersteuerung 504 als eine Nordbrücke bezeichnet werden.
  • Der Systemspeicher 506 kann eine beliebige Art von Speichervorrichtung bzw. Speichervorrichtungen darstellen, die zum Speichern von Daten und Anweisungen verwendet wird bzw. werden, die möglicherweise von dem Prozessor bzw. den Prozessoren 502 verwendet wurde oder von diesem bzw. diesen verwendet werden wird. In der Regel, obwohl die Erfindung in dieser Hinsicht nicht eingeschränkt ist, wird der Systemspeicher 506 aus einem dynamischen Direktzugriffsspeicher (dynamic random access memory, DRAM) bestehen. In einer Ausführungsform kann der Systemspeicher 506 aus einem Rambus-DRAN (RDRAM) bestehen. In einer anderen Ausführungsform kann der Systemspeicher 506 aus einem synchronen DRAN mit doppelter Übertragungsgeschwindigkeit (double data rate synchronous DRAN, DDRSDRAM) bestehen.
  • Die Eingabe/Ausgabe-Steuerung (E/A-Steuerung) 508 kann eine beliebige Art von Chipsatz oder Steuerlogik darstellen, die die E/A-Vorrichtung bzw. die E/A-Vorrichtungen 512 mit den anderen Komponenten des elektronischen Geräts 500 verbindet. In einer Ausführungsform kann die E/A-Steuerung 508 als eine Südbrücke bezeichnet werden. In einer anderen Ausführungsform kann die E/A-Steuerung 508 der PCI ExpressTM-Basisspezifikation (PCI = peripheral component interconnect, Verbindung peripherer Komponenten), Version 1.0a, PCI Special Interest Group, herausgegeben am 15. April 2003, entsprechen.
  • Der Netzkontroller 510 kann eine beliebige Art von Vorrichtung darstellen, die ermöglicht, daß das elektronische Gerät 500 mit anderen elektronischen Geräten oder Vorrichtungen kommunizieren kann. In einer Ausführungsform kann der Netzkontroller 510 einem IEEE-Standard (IEEE = The Institute of Electrical and Electronics Engineers, Inc.) 802.11b (am 16. September 1999 zugelassen, Ergänzung zu ANSI/IEEE-Stand. 802.11, Ausgabe 1999) entsprechen. In einer anderen Ausführungsform kann der Netzkontroller 510 eine Ethernet-Netzschnittstellenkarte sein.
  • Die Eingabe/Ausgabe-Vorrichtung bzw. die Eingabe/Ausgabe-Vorrichtungen 512 kann bzw. können eine beliebige Art von Vorrichtung, Peripheriegerät oder Komponente darstellen, die bzw. das eine Eingabe in das elektronische Gerät 500 bereitstellt oder eine Ausgabe von diesem verarbeitet.

Claims (2)

  1. Verfahren zur Verstellung eines Substrats (302) mit Substratkern (308) für eine elektronische Baugruppe (200, 300), das folgendes umfasst: Bohren von Löchern (314) in einen ersten Bereich (306) des leitfähigen Substratkern (308); Abdecken der Löcher (314) in dem ersten Bereich (306) mit einer Maske; Aufbauen von leitfähigen Bahnen zum Leiten von Eingabe-/Ausgabesignalen (E/A-Signalen) auf dem Substratkern über einem zweiten Bereich, und Entfernen der Maske von dem ersten Bereich (306), um die Löcher (314) freizulegen.
  2. Verfahren nach Anspruch 1, das weiterhin das Anschließen eines Halbleiterplättchens (316) mit integrierter Schaltung an das aufgebaute Substrat (302) umfasst.
DE102007013737A 2006-03-22 2007-03-22 Verfahren zur Herstellung eines Substrats mit Substratkern für eine elektronische Baugruppe Expired - Fee Related DE102007013737B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/387,512 US7629680B2 (en) 2006-03-22 2006-03-22 Direct power delivery into an electronic package
US11/387,512 2006-03-22

Publications (2)

Publication Number Publication Date
DE102007013737A1 DE102007013737A1 (de) 2007-10-25
DE102007013737B4 true DE102007013737B4 (de) 2012-02-09

Family

ID=38532493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007013737A Expired - Fee Related DE102007013737B4 (de) 2006-03-22 2007-03-22 Verfahren zur Herstellung eines Substrats mit Substratkern für eine elektronische Baugruppe

Country Status (4)

Country Link
US (1) US7629680B2 (de)
CN (2) CN102130016A (de)
DE (1) DE102007013737B4 (de)
TW (1) TWI360869B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381393B2 (en) * 2009-12-30 2013-02-26 Intel Corporation Patch on interposer through PGA interconnect structures
US9842818B2 (en) 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10123419B2 (en) * 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board
US10586764B2 (en) * 2016-03-31 2020-03-10 Intel Corporation Semiconductor package with programmable signal routing
US11322445B2 (en) 2016-09-12 2022-05-03 Intel Corporation EMIB copper layer for signal and power routing
US10304799B2 (en) 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension
US11799374B2 (en) * 2021-09-16 2023-10-24 International Business Machines Corporation Vertical power delivery packaging structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2233578A1 (de) * 1971-07-09 1973-01-25 Plessey Handel Investment Ag Mehrschichtige gedruckte schaltungsplatte
EP0399161B1 (de) * 1989-04-17 1995-01-11 International Business Machines Corporation Mehrschichtleiterplattenstruktur
US5497495A (en) * 1991-05-07 1996-03-05 Fuji Electric Co., Ltd. Computer electronic system having a cover for every module
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5838603A (en) * 1994-10-11 1998-11-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
JPWO2004004000A1 (ja) * 2002-06-26 2005-11-04 富士通株式会社 半導体装置への電源接続構造
US20050133901A1 (en) * 2003-12-17 2005-06-23 Texas Instruments Incorporated System and method for delivering power to a semiconductor device
US20050276029A1 (en) 2004-06-14 2005-12-15 Lober David L Mounting a voltage regulator on top of a processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2233578A1 (de) * 1971-07-09 1973-01-25 Plessey Handel Investment Ag Mehrschichtige gedruckte schaltungsplatte
EP0399161B1 (de) * 1989-04-17 1995-01-11 International Business Machines Corporation Mehrschichtleiterplattenstruktur
US5497495A (en) * 1991-05-07 1996-03-05 Fuji Electric Co., Ltd. Computer electronic system having a cover for every module
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via

Also Published As

Publication number Publication date
US20070222059A1 (en) 2007-09-27
DE102007013737A1 (de) 2007-10-25
TW200810055A (en) 2008-02-16
US7629680B2 (en) 2009-12-08
TWI360869B (en) 2012-03-21
CN102130016A (zh) 2011-07-20
CN101165887A (zh) 2008-04-23
CN101165887B (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
DE102007013737B4 (de) Verfahren zur Herstellung eines Substrats mit Substratkern für eine elektronische Baugruppe
DE68916077T2 (de) Mehrschichtige gedruckte Schaltungen mit oberflächenmontierten Speichern.
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE2542518C3 (de)
DE69016462T2 (de) Elektronisches system mit änderungsfähigkeit durch direktes schreiben.
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102005025947A1 (de) Hierarchisches Modul
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE112019000670T5 (de) Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE4129925C2 (de) Bauelement-Testplatte für eine Halbleiter-Bauelement-Testvorrichtung
DE2362939A1 (de) Raumsparende zusammenschaltungs- und zusammenbauanordnung fuer komplexe digitalsysteme und verfahren zu ihrer herstellung
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE112011104326T5 (de) Hybridkern-Durchgangslöcher und -Durchkontakte
DE102007059337A1 (de) Halbleiterkomponente mit Durchkontakten
EP0457313A1 (de) Baugruppe, insbesondere für die Datentechnik
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE3879737T2 (de) Steckbares Gehäuse integrierter Schaltungen.
DE102015111191A1 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält
DE112017007904T5 (de) Leistungsverbesserte, gestapelte Chip-Größenordnungs-Package-Lösung mit integriertem Die-Anbringungs-Film
DE102020002273A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE2329659A1 (de) Monolithisch integrierte halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021480000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021480000

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021480000

Effective date: 20110930

R020 Patent grant now final

Effective date: 20120510

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee