DE102006054547A1

DE102006054547A1 - Schaltungsanordnung und Verfahren zur Spannungsregelung

Info

Publication number: DE102006054547A1
Application number: DE102006054547A
Authority: DE
Inventors: Thomas Jean Ludovic Baglin
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-10-10
Filing date: 2006-11-20
Publication date: 2008-05-15
Anticipated expiration: 2026-11-21
Also published as: US20080084193A1; DE102006054547B4; US7675282B2

Abstract

Eine Schaltungsanordnung zur Spannungsregelung umfasst einen ersten, einen zweiten und einen dritten Transistor (21, 22, 23). Der erste Transistor (21) ist zwischen einen ersten Knoten (31) und einen dritten Knoten (33) gekoppelt. Der zweite Transistor (22) ist zwischen einen zweiten Knoten (32) und den dritten Knoten (33) gekoppelt, und der dritte Transistor (23) ist zwischen den dritten Knoten (33) und einen Ausgangsknoten (34) gekoppelt. Eine Kontrolleinheit (10, 11) steuert die Transistoren (21, 22, 23), sodass eine vorgegebene Ausgangsspannung (VDD) am Ausgangsknoten (34) bereitgestellt wird, wenn eine Versorgungsspannung (VDDRF, VCC) am ersten oder am zweiten Knoten (31, 32) anliegt.

Description

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Spannungsregelung, insbesondere zum Einsatz in Chipkarten-Anwendungen.
Eine Versorgungsleistung für Chipkarten, welche einen integrierten Schaltkreis umfassen, wird typischerweise von einem Chipkarten-Lesegerät bereitgestellt, um die Chipkarte zu betreiben. Die Bereitstellung der Versorgungsleistung erfolgt über eine kontaktbasierte Schnittstelle oder über eine kontaktlose Schnittstelle.
Häufig umfasst die Chipkarte Chipkartenkontakte, die mit dem Chipkarten-Lesegerät verbunden werden. Eine Versorgungsspannung wird an die Chipkartenkontakte angelegt. Typischerweise wird die angelegte Versorgungsspannung durch eine Regelvorrichtung auf eine schaltungsintern verwendete Kernspannung heruntergeregelt, welche typischerweise einen festen Wert hat. Die Regelvorrichtung kann einen gesteuerten Transistor umfassen, um die Versorgungsspannung auf den Wert der Kernspannung zu regeln.
So genannte kontaktlose Chipkarten umfassen eine kontaktlose Schnittstelle, welche beispielsweise eine Spule umfasst. Die Versorgungsleistung wird mittels eines elektromagnetischen Feldes bereitgestellt, das durch das Chipkarten-Lesegerät generiert wird. Die Spule empfängt das elektromagnetische Feld und stellt die Versorgungsspannung bereit, welche in Abhängigkeit der Feldstärke und der Modulation des elektromagnetischen Feldes variieren kann. Oft wird die Versorgungsspannung, die durch die Spule bereitgestellt wird, auf eine feste Kernspannung geregelt.
Dual-Mode-Chipkarten umfassen eine kontaktbasierte Schnittstelle und eine kontaktlose Schnittstelle. Oft umfasst die Regeleinheit zwei Transistoren, von denen einer zum Regeln der Versorgungsspannung, die an die kontaktbasierte Schnittstelle angelegt wird, dient. Der andere Transistor regelt die Spannung, die durch die kontaktlose Schnittstelle bereitgestellt wird. Ein Schalter wählt die Schnittstelle und den entsprechenden Transistor, der verwendet wird. Das Umschalten zwischen den Schnittstellen führt dazu, dass die Kernspannung trotz Regelung einen Spannungsabfall aufweist.
Große Transistoren haben eine hohe Power-Supply-Rejection und eine hohe Load-Rejection. Power-Supply-Rejection wird auch als Netzunterdrückung bezeichnet. Load-Rejection wird auch als Lastabwurf bezeichnet. Auf Grund dieses Effekts haben kleinere Transistoren einen geringen Platzbedarf, gehen jedoch auch mit einer geringeren Power-Supply-Rejection und einer geringeren Load-Rejection der Regelvorrichtung einher.
Es ist Aufgabe der Erfindung eine Schaltungsanordnung zur Spannungsregelung bereitzustellen, die trotz geringem Flächenbedarf eine gute Power-Supply-Rejection und Load-Rejection aufweist. Ferner soll ein Verfahren zum Betrieb solch einer Schaltungsanordnung angegeben werden.
Die Aufgabe wird durch eine Vorrichtung und ein Verfahren gemäß den nebengeordneten Patentansprüchen gelöst. Weitere vorteilhafte Ausgestaltungen ergeben sich durch die abhängigen Patentansprüche.
Die Aufgabe wird durch eine Schaltungsanordnung zur Spannungsregelung gelöst, die einen ersten, einen zweiten und einen dritten Transistor umfasst. Der erste Transistor ist zwischen einen ersten Knoten und einen dritten Knoten gekoppelt. Der zweite Transistor ist zwischen einen zweiten Knoten und den dritten Knoten gekoppelt, und der dritte Transistor ist zwischen den dritten Knoten und einen Ausgangsknoten gekoppelt. Eine Kontrolleinheit steuert die Transistoren, sodass eine vorgegebene Ausgangsspannung am Ausgangsknoten bereitgestellt wird, wenn eine Versorgungsspannung am ersten oder am zweiten Knoten anliegt.
Vorteil dieser Anordnung ist, dass der zweistufige Aufbau, mit dem ersten und zweiten Transistor in der ersten Stufe und dem dritten Transistor in der zweiten Stufe, sich positiv auf die Power-Supply-Rejection auswirkt.
In einer vorteilhaften Ausgestaltung ist eine Schalteinheit vorgesehen, um die Kontrolleinheit an einen Transistor aus der Gruppe, die den ersten und den zweiten Transistor umfasst, zu koppeln. Dieses ermöglicht ein Umschalten zwischen dem ersten und dem zweiten Knoten.
Vorteilhafterweise umfasst die Kontrolleinheit eine Regeleinheit, die an die Schalteinheit gekoppelt ist. Dadurch lässt sich der Transistor in der ersten Stufe steuern. Die Regeleinheit stellt eine erste Steuerspannung bereit, die das Übertragungsverhalten des Transistors, und damit auch eine Zwischenspannung am dritten Knoten, beeinflusst, indem die erste Steuerspannung mittels der Schalteinheit an einen Steueranschluss des Transistors angelegt wird.
In einer vorteilhaften Ausgestaltung ist die erste Steuerspannung auch an den dritten Transistor beziehungsweise an dessen Steueranschluss gekoppelt, sodass durch die erste Steuerspannung beide Stufen der Schaltungsanordnung gesteuert werden.
In einer weiteren vorteilhaften Ausgestaltung umfasst die Kontrolleinheit eine zweite Regeleinheit, die an den dritten Transistor gekoppelt ist. In dieser Ausgestaltung sind verschiedene Regeleinheiten für die beiden Stufen vorgesehen. In diesem Fall erfolgt die Steuerung des dritten Transistors, indem die zweite Regeleinheit eine zweite Regelspannung bereitstellt, die an den Steueranschluss des dritten Transistors gekoppelt wird.
Die Bereitstellung der Steuerspannung erfolgt vorteilhafterweise mittels einer Ladungspumpe, die in den Regeleinheiten vorgesehen ist.
In einer vorteilhaften Ausgestaltung ist eine erste Kapazität vorgesehen, die zwischen einen Referenzpotenzial und einen Transistor aus der Gruppe, die den ersten Transistor und den zweiten Transistor umfasst, koppelbar ist. Dieser Transistor dient dazu, Spannungseinbrüche beim Umschalten zwischen dem ersten und dem zweiten Knoten abzufangen.
In einer Ausgestaltung wird die Schaltungsanordnung in einer Dual-Mode-Chipkarte eingesetzt, sodass vorteilhafterweise eine kontaktlose Schnittstelle zum Bereitstellen der Versorgungsspannung an den ersten Knoten gekoppelt ist und eine kontaktbasierte Schnittstelle zum Bereitstellen der Versorgungsspannung an den zweiten Knoten gekoppelt ist.
Die Schaltungsanordnung lässt sich durch einen weiteren Knoten und einen weiteren Transistor vorteilhafterweise erweitern, wobei der weitere Transistor zwischen den weiteren Knoten und den dritten Knoten gekoppelt ist, um zwischen mehreren Schnittstellen umzuschalten.
Vorteilhafterweise werden NMOS-Transistoren verwendet, um deren gut steuerbare Übertragungseigenschaften zu nutzen.
Das Verfahren zur Lösung der Aufgabe sieht vor, eine Versorgungsspannung an einen ersten Knoten oder an einen zweiten Knoten anzulegen. Ein Transistor aus einer Gruppe, die einen ersten Transistor und einen zweiten Transistor umfasst, wird angesteuert, sodass eine Zwischenspannung an einem dritten Knoten bereitgestellt wird. Der erste Transistor ist zwischen einen ersten Knoten und den dritten Knoten gekoppelt, und der zweite Transistor ist zwischen einen zweiten Knoten und den dritten Knoten gekoppelt. Die Ausgangsspannung wird durch Ansteuern eines dritten Transistors geregelt. Der dritte Transistor ist zwischen den dritten Knoten und einen Ausgangsknoten gekoppelt, an dem die Ausgangsspannung bereitgestellt wird.
Vorteil dieses Verfahren ist, dass die Versorgungsspannung über eine Zwischenspannung auf die Ausgangsspannung geregelt wird, sodass die Regelung zweistufig erfolgt.
Vorteilhafterweise wird die Zwischenspannung durch das Ansteuern des Transistors aus der Gruppe geregelt, um eine Pegelverschiebung von der Versorgungsspannung zur Zwischenspannung durchzuführen. Dabei wird eine erste Steuerspannung an ein Steuerterminal des Transistors angelegt, um dessen Übertragungsverhaltung und damit auch die Zwischenspannung zu beeinflussen.
Vorteilhafterweise wird die erste Steuerspannung auch an den dritten Transistor angelegt, sodass lediglich eine Steuerspannung erforderlich ist. In einer weiteren vorteilhaften Ausgestaltung wird eine zweite Steuerspannung an den dritten Transistor angelegt. So werden beide Stufen über verschiedene Regelspannungen gesteuert.
Vorteilhafterweise wird die Steuerspannung durch eine Ladungspumpe bereitgestellt, um höhere Steuerspannungen als Versorgungsspannungen bereitstellen zu können. Die Bereitstellung der Versorgungsspannung erfolgt vorteilhafterweise über eine kontaktbasierte Schnittstelle oder eine kontaktlose Schnittstelle. Beide Schnittstellen sind bei einer Dual-Mode-Chipkarte vorgesehen. Ferner ist vorgesehen zwischen dem Anlegen der ersten Steuerspannung an den ersten Transistor und dem Anlegen der ersten Steuerspannung an den zweiten Transistor umzuschalten, um auch beim Umschalten zwischen den Schnittstellen den Betrieb aufrechterhalten zu können.
Die Regelung der Zwischenspannung kann in Abhängigkeit der Zwischenspannung oder der Ausgangsspannung erfolgen, was die Freiheitsgrade bei der Optimierung der Regelung erhöht.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen erklärt.
Es zeigen:
1 eine schematische Zeichnung zur Veranschaulichung eines Bereichs eines Ausführungsbeispiels einer Chipkarte,
2 ein Blockdiagramm zur Veranschaulichung eines Ausführungsbeispiels einer Schaltungsanordnung,
3 ein Blockdiagramm zur Veranschaulichung eines weiteren Ausführungsbeispiels einer Schaltungsanordnung und
4 ein Blockdiagramm zur Veranschaulichung eines weiteren Ausführungsbeispiels einer Schaltungsanordnung.
1 zeigt schematisch einen Bereich eines Ausführungsbeispiels einer Chipkarte, welche eine kontaktbasierte Schnittstelle und eine kontaktlose Schnittstelle umfasst.
Die Chipkarte umfasst einen Kartenkörper 1, einen Chip 2 mit einem integrierten Schaltkreis, Chipkartenkontakte 3 und eine Spule 4 mit Spulenkontakten 5. Der Chip 2 ist in einer Kavität des Kartenkörpers 1 angeordnet. Chipkontakte 6 auf dem Chip 2 sind elektrisch an die Chipkartenkontakte 3 gekoppelt. Die Spulenkontakte 5 sind mit weiteren Chipkontakten LA, LB des Chips 2 verbunden.
Das Ausführungsbeispiel, das in 1 dargestellt ist, umfasst Bonddrähte 60 zur Verbindung der Chipkontakte 6 und der Chipkartenkontakte 3. In weiteren Ausführungsbeispielen kann die Verbindung der Chipkontakte mit den Chipkartenkontakten mittels einer Flip-Chip-Technik oder jeder anderen geeigneten Verbindungstechnik durchgeführt werden.
Ein Ausführungsbeispiel der kontaktbasierten Schnittstelle umfasst fünf Chipkartenkontakte 3, an die definierte Signale angelegt werden. Gemäß dem ISO-Standard werden die Kontakte als VCC, VSS, CLK, RST und IO bezeichnet. Ein Versorgungspotenzial wird an den VCC-Kontakt angelegt, während ein Bezugspotenzial an den VSS-Kontakt angelegt wird, um eine Versorgungsspannung bereitzustellen. Ein Taktsignal wird an den CLK-Kontakt angelegt. Ein Rücksetz-Signal wird an den RST-Kontakt angelegt. Daten werden über den IO-Kontakt übertragen.
Die Chipkartenkontakte können mit einem kontaktbasierten Lesegerät verbunden werden. Die Versorgungsspannung wird an die Chipkartenkontakte 3 angelegt, um den Chip 2 auf der Chipkarte zu betreiben.
Ein Ausführungsbeispiel einer kontaktlosen Schnittstelle umfasst zwei weitere Chipkontakte LA, LB, die mit der Spule 4 verbunden sind. Die Spule 4 ist ausgebildet ein elektromagnetisches Feld zu empfangen und zu senden. Das elektromagnetische Feld wird zwecks Kommunikation entweder durch das kontaktlose Lesegerät oder durch den Chip moduliert. Ein Ausführungsbeispiel der Chipkarte nutzt ein elektromagnetisches Feld mit einer Trägerfrequenz von 13,56 MHz zur Kommunikation und zur Spannungsversorgung.
2 zeigt ein Blockdiagramm, das ein Ausführungsbeispiel einer Schaltungsanordnung veranschaulicht, welche Teil der integrierten Schaltung auf dem Chip 2 ist. Die Schaltungsanordnung regelt die Versorgungsspannung, um eine Kernspannung VDD bereitzustellen, welche Teile der integrierten Schaltung beim Betrieb versorgt. Im Folgenden wird der Teil der integrierten Schaltung, der mit der Kernspannung VDD versorgt wird, als Systemschaltung 12 bezeichnet.
Die Schaltungsanordnung umfasst einen Spulenkontaktknoten LA/LB, eine erste Diode 7, eine zweite Diode 8 und einen Shunt 9. Der Spulenkontaktknoten LA/LB ist elektrisch mit einem der Chipkontakte LA, LB verbunden, welche ausgebildet sind die Spule 4 anzuschließen. Die erste Diode 7 ist mit dem Spulenkontaktknoten LA/LB und dem Shunt 9 verbunden. Die zweite Diode 8 ist mit dem Spulenkontaktknoten LA/LB und einem ersten Knoten 31 verbunden. Die Versorgungsspannung VDDRF, die von der kontaktlosen Schnittstelle generiert wird, wird am ersten Knoten 31 bereitgestellt. Die Versorgungsspannung VDDRF bezieht sich auf ein Bezugspotenzial.
Ein zweiter Knoten 32 stellt die Versorgungsspannung VCC bereit, die an die Chipkarte über die kontaktbasierte Schnittstelle angelegt wird. Der zweite Knoten 32 ist elektrisch mit dem Chipkontakt 6 verbunden, an den das Versorgungspotenzial angelegt wird.
Die Schaltungsanordnung umfasst weiterhin einen ersten Transistor 21 und einen zweiten Transistor 22. Sowohl der erste Transistor 21 als auch der zweite Transistor 22 umfassen ein erstes Terminal 211, 221, ein zweites Terminal 212, 222 und ein Steuerterminal 213, 223. Diese dienen als Drain, Source beziehungsweise Gate.
Das erste Terminal 211 des ersten Transistors 21 ist mit dem ersten Knoten 31 verbunden. Das zweite Terminal 212 des ersten Transistors 21 ist mit einem dritten Knoten 33 verbunden. Das erste Terminal 221 des zweiten Transistors 22 ist mit dem zweiten Knoten 32 und das zweite Terminal 222 des zweiten Transistors 22 ist mit dem dritten Knoten 33 verbunden.
Die Schaltungsanordnung umfasst des Weiteren einen ersten Regler 10 mit einer ersten Ladungspumpe 101, um eine erste Steuerspannung STEERMID bereitzustellen, die einstellbar ist. Der erste Regler 10 ist mit einem Schalter 16 verbunden, der ausgebildet ist, die erste Steuerspannung STEERMID an das Steuerterminal 213 des ersten Transistors 21 oder an das Steuerterminal 223 des zweiten Transistors 22 anzulegen. In einem Ausführungsbeispiel wird das andere Steuerterminal, 213, 223 mit dem Bezugspotenzial GND verbunden. Ein erster Anschluss eines ersten Kondensators 13 ist zwischen den ersten Regler 10 und den Schalter 16 gekoppelt. Ein zweiter Anschluss des ersten Kondensators 13 ist an das Bezugspotenzial GND gekoppelt.
Ein dritter Transistor 23, umfassend ein erstes Terminal 231, ein zweites Terminal 232 und ein Steuerterminal 233, ist mit dem dritten Knoten 33 über sein erstes Terminal 231 verbunden. Das zweite Terminal 232 des dritten Transistors 23 ist über einen zweiten Kondensator 14 an das Bezugspotenzial GND gekoppelt.
Ein zweiter Regler 11 mit einer zweiten Ladungspumpe 111 ist mit dem Steuerterminal 233 des dritten Transistors 23 verbunden. Der zweite Regler 11 ist ausgebildet eine zweite Steuerspannung STEER bereitzustellen. Ein erster Anschluss eines dritten Kondensators 15 ist zwischen den zweiten Regler 11 und das Steuerterminal 233 des dritten Transistors 23 gekoppelt, während ein zweiter Anschluss des dritten Kondensators 15 mit dem Bezugspotenzial GND gekoppelt ist.
Der erste, der zweite und der dritte Transistor 21, 22, 23 sind als so genannte NMOS-Transistoren ausgebildet. Weitere Ausführungsbeispiele umfassen andere Typen von Transistoren, beispielsweise Niederspannungs-NMOS-Transistoren, Hochspannungs-NMOS-Transistoren oder PMOS-Transistoren. In einem Ausführungsbeispiel sind die Länge und Breite der Transistoren gleich. In einem weiteren Ausführungsbeispiel ist lediglich die Länge und die Breite des ersten und des zweiten Transistors gleich, während die Länge und die Breite des dritten Transistors unterschiedlich davon ist. In einem weiteren Ausführungsbeispiel sind Transistoren mit unterschiedlichen Längen und/oder Breiten vorgesehen.
Die Systemschaltung 12 ist an einen Ausgangsknoten 34 gekoppelt, der zwischen dem dritten Transistor 23 und dem zweiten Kondensator 14 vorgesehen ist. Die Kernspannung VDD wird am Ausgangsknoten 34 bereitgestellt. Die Systemschaltung 12 wird durch einen Strom I gespeist, der am zweiten Terminal 232 des dritten Transistors 23 bereitgestellt wird.
Die Schaltungsanordnung zur Regelung der Versorgungsspannung VDDRF, VCC hat zwei Stufen. Die erste Stufe umfasst den ersten und den zweiten Transistor 21, 22, den ersten Regler 10 und den Schalter 16. Die zweite Stufe umfasst den dritten Transistor 23 und den zweiten Regler 11. Die erste Stufe verschiebt die Versorgungsspannung VDDRF, VCC zu einer Zwischenspannung VDDMID, die am dritten Knoten 33 bereitgestellt wird. In der zweiten Stufe wird die Zwischenspannung VDDMID auf die Kernspannung VDD geregelt.
Der Betrieb des ersten, des zweiten und des dritten Transistors 21, 22, 23 hängt von den Spannungen ab, die an deren Terminals angelegt werden. Im Folgenden wird der Betrieb des zweiten Transistors 22 beispielhaft beschrieben. Der erste und der dritte Transistor 21, 23 sind in gleicher Weise betreibbar, indem die entsprechenden Spannungen an ihre Terminals angelegt werden.
Der zweite Transistor 22 hat einen Strompfad zwischen dem ersten Terminal 221 und dem zweiten Terminal 222, der im Wesentlichen leitend ist, wenn die Spannung zwischen dem Steuerterminal 223 und dem zweiten Terminal 222 größer als eine Schwellspannung VTH des zweiten Transistors 22 ist. Daher übersteigt die erste Steuerspannung STEERMID die Zwischenspannung VDDMID um zumindest VTH, wenn der Strompfad im Wesentlichen leitend ist.
Die erste Steuerspannung STEERMID verändert sich nicht, sondern bleibt beispielsweise gleich VDDMID + VTH, wenn ein konstanter Strom I2 durch den zweiten Transistor 22 fließt und die Versorgungsspannung VCC am ersten Terminal 221 und die Zwischenspannung VDDMID am zweiten Terminal 222 im Wesentlichen konstant sind.
Wenn der Strom I2 ansteigt, muss auch die erste Steuerspannung STEERMID vergrößert werden, um die Zwischenspannung VDDMID konstant zu halten. Wenn der Strom I2 kleiner wird, muss auch die erste Steuerspannung STEERMID verringert werden, um die Zwischenspannung VDDMID konstant zu halten. Die erste Steuerspannung STEERMID hängt vom Strom I2 in folgender Weise ab: STEERMID = VDDMID + sqrt(I2 × L/K/W) + VTH, wenn VCC > STEERMID – VTH ist. „sqrt" ist die Wurzel-Funktion. K ist eine Transistorkonstante. L und W sind die Transistorlänge beziehungsweise die Transistorbreite.
Wenn die Versorgungsspannung VCC verringert wird oder vergrößert wird, muss die erste Steuerspannung STEERMID vergrößert beziehungsweise verringert werden, sodass der Strom I2 konstant ist. Auf Grund des Early-Effekts hängt der Strom I2 von der Versorgungsspannung VCC und der Zwischenspannung VDDMID in folgender Weise ab: I2 = f(STEERMID – VDDMID) × (1 + (VCC-VDDMID)/VEARLY), wobei f eine Funktion ist, die den Einfluss der ersten Steuerspannung STEERMID und der Zwischenspannung VDDMID beschreibt. VEARLY wird auch als Early-Spannung bezeichnet, welche ungefähr proportional zur Transistorlänge L ist. Der Early-Effekt vergrößert sich mit kleiner werdender Kanallänge.
Die Load-Rejection des Transistors hängt von dem Verhältnis W/L zwischen der Transistorbreite W und der Transistorlänge L ab. Je größer der Transistor ist, desto besser ist die Load-Rejection.
Die Power-Supply-Rejection wird durch den Early-Effekt begrenzt, wie oben beschrieben, und durch eine Transistorkoppelkapazität vom ersten Terminal zum Steuerterminal. Relative Veränderungen der Versorgungsspannung VCC werden teilweise zur ersten Steuerspannung STEERMID und infolgedessen auch an die Zwischenspannung VDDMID gekoppelt, die proportional zur Spannung STEERMID – VTH ist. Dieser Koppeleffekt ist proportional zum Verhältnis zwischen dem ersten Kondensator 13 und einer Transistorkapazität zwischen dem Steuerterminal und dem zweiten Terminal. Daher reduziert ein großer erster Kondensator 13 diesen Koppeleffekt.
Typischerweise variiert die Versorgungsspannung VDDRF der kontaktlosen Schnittstelle mehr als die Versorgungsspannung VCC der kontaktbasierten Schnittstelle. Infolgedessen mag die Power-Supply-Rejection wichtiger für die Dimensionierung des ersten Transistors 21 sein.
In einem Ausführungsbeispiel sind drei Betriebsmodi möglich, um den Chip mit der Spannung regelnden Schaltungsanordnung zu betreiben. Im ersten Betriebsmodus wird der Chip lediglich mit der kontaktbasierten Schnittstelle betrieben. Im zweiten Betriebsmodus wird der Chip lediglich mit der kontaktlosen Schnittstelle betrieben, und im dritten Betriebsmodus kann die Versorgungsspannung durch beide Schnittstellen bereitgestellt werden.
Im Folgenden wird der erste Betriebsmodus beschrieben. Die Versorgungsspannung VCC wird am zweiten Knoten 32 bereitgestellt. Der erste Regler 10 stellt die erste Steuerspannung STEERMID mittels der Ladungspumpe 101 bereit. In einem Ausführungsbeispiel ist die Ladungspumpe erforderlich, um die erste Steuerspannung STEERMID bereitzustellen, welche größer ist als die Versorgungsspannung VCC. Der Schalter 16 verbindet das Steuerterminal 233 des zweiten Transistors 22 mit dem Regler 10, um die erste Steuerspannung STEERMID am Steuerterminal 233 anzulegen. Der zweite Transistor 22 stellt einen im Wesentlichen leitenden Strompfad zwischen seinem ersten und seinem zweiten Terminal 221, 222 bereit. In Abhängigkeit der ersten Steuerspannung STEERMID wird die Versorgungsspannung VCC zur Zwischenspannung VDDMID verschoben, welche am dritten Knoten 33 bereitgestellt wird.
In einem Ausführungsbeispiel wird das Steuerterminal 213 des ersten Transistors 21 geerdet, sodass der erste Transistor 21 im Wesentlichen nicht leitend ist.
Ein Ausführungsbeispiel des ersten Reglers 10 umfasst eine Regelschleife, welche sehr langsam ist, wenn eine schnelle Laständerung oder eine schnelle Änderung der Versorgungsspannung VCC auftritt. Somit schwankt die Zwischenspannung VDDMID typischerweise bis sie einen stabilen Zustand erreicht und dann kompensiert die Regelschleife dieses.
Der zweite Transistor 22 wird als Pegelschieber verwendet. Der Bereich der Zwischenspannung VDDMID ist ungefähr zwei- bis dreimal geringer als der Bereich der Versorgungsspannung VCC. Ein Vorteil eines Ausführungsbeispiels ist, dass eine exakte Einstellung des Werts der Zwischenspannung VDDMID nicht erforderlich ist.
Der dritte Transistor 23 fungiert als Regler, um die vorgegebene Kernspannung VDD für die Systemschaltung 12 genau einzustellen. Die Kernspannung VDD wird mittels des zweiten Reglers 11 kontrolliert, welcher die zweite Steuerspannung STEER bereitstellt, mit der die Kernspannung VDD geregelt wird. In einem Ausführungsbeispiel werden die erste und die zweite Steuerspannung STEERMID, STEER in Abhängigkeit der Stromaufnahme I der Systemschaltung 12 geregelt. In einem anderen Ausführungsbeispiel werden die erste und die zweite Steuerspannung STEERMID, STEER in Abhängigkeit der Kernspannung VDD geregelt. Ein Ausführungsbeispiel steuert die erste Steuerspannung STEERMID in Abhängigkeit der Zwischenspannung VDDMID.
Im zweiten Betriebsmodus wird der Chip nur mit der kontaktlosen Schnittstelle betrieben. Ein Spulenstrom wird am Spulenkontaktknoten LA/LB bereitgestellt, welcher vom elektromagnetischen Feld abhängt. Die Spannung am Spulenkontaktknoten LA/LB variiert in Abhängigkeit der Feldstärke und der Modulation des elektromagnetischen Feldes. Die erste und die zweite Diode 7, 8 begrenzen die Richtung des Spulenstroms. Ein Teil des Spulenstroms, der zum Betrieb der Systemschaltung 12 dient, fließt durch die zweite Diode 8. Ein anderer Teil des Spulenstroms, welcher für den Betrieb der Systemschaltung 12 nicht benötigt wird, fließt über den Shunt 9 ab. Dieser Shunt 9 schützt den Chip vor Überspannung.
Die Versorgungsspannung VDDRF wird am ersten Knoten 31 bereitgestellt. Der Schalter 16 verbindet das Steuerterminal 213 des ersten Transistors 21 mit dem ersten Regler 10, um die erste Steuerspannung STEERMID an das Steuerterminal 213 des ersten Transistors 21 anzulegen. In einem Ausführungsbeispiel der Erfindung ist der Steuerterminal 223 des zweiten Transistors 22 geerdet.
Der erste Regler 10 bewirkt, dass die Versorgungsspannung VDDRF zu der Zwischenspannung VDDMID mittels des ersten Transistors 21 geschoben wird. Das Steuern des zweiten Transistors 21 und des dritten Transistors 23, um die Kernspannung VDD auf einen vorgegebenen Wert einzustellen, ist äquivalent mit der Steuerung des zweiten Transistors 22 und des dritten Transistors 23 im ersten Betriebsmodus. Der erste Transistor 21 dient als Pegel-Schieber, während die exakte Einstellung der Kernspannung durch den dritten Transistor 23 erfolgt.
Wenn zwischen der kontaktbasierten Schnittstelle und der kontaktlosen Schnittstelle umgeschaltet wird, sollte der Schalter 16 schnell zum entsprechenden Knoten 31, 32 umzuschalten, um die Kernspannung VDD konstant zu halten. Der erste Kondensator 13 ist an einen der Steuerterminals 213, 223 gekoppelt, welche vor dem Umschalten auf dem Bezugspotenzial lagen. Nach dem Umschalten verliert der erste Kondensator 13 einen Teil seiner Ladung, um das entsprechende Gate des Steuerterminals 213, 223 zu laden. Typischerweise fällt die Zwischenspannung VDDMID ab. Der Abfall hängt vom Verhältnis zwischen der Größe des ersten Kondensators 13 und der Transistor-Gate-Kapazität ab. Nichtsdestotrotz bleibt die Kernspannung VDD während des Umschaltens konstant. Auf Grund des zweistufigen Designs der regelnden Schaltungsanordnung kompensiert der dritte Transistor 23 in der zweiten Stufe den Abfall der Zwischenspannung VDDMID, welche vom Umschalten herrührt. Des Weiteren reduziert sowohl der erste Kondensator 13 als auch der dritte Kondensator 15 den Transistorkoppeleffekt in der ersten und der zweiten Stufe.
Im dritten Betriebsmodus kann die Leistung über beide Schnittstellen gespeist werden. In diesem Fall wird entweder der erste oder der zweite Transistor 21, 22 ausgewählt. Der Schalter 16 verbindet den entsprechenden Transistor mit dem ersten Regler 10.
Wenn man ein erfindungsgemäßes Ausführungsbeispiel dieser Spannung regulierenden Schaltungsanordnung mit zwei Stufen mit einem konventionellen Ausführungsbeispiel mit lediglich einer Stufe, ohne den dritten Transistor, vergleicht, ergeben sich mehrere Vorteile des zweistufigen Ausführungsbeispiels. Ein Vorteil des zweistufigen Ausführungsbeispiels ist die verbesserte Load-Rejection und die verbesserte Power-Supply-Rejection im Vergleich mit einem einstufigen Ausführungsbeispiel, welches denselben Platzbedarf innerhalb einer integrierten Schaltungsanordnung hat.
Die Load-Rejection des konventionellen, einstufigen Ausführungsbeispiels hängt lediglich vom Verhältnis W/L des verwendeten Transistors ab. Je größer der Transistor ist, desto besser ist die Load-Rejection. Die Early-Spannung ist ein begrenzender Aspekt der Power-Supply-Rejection dieses Transistors. Wenn die Transistorlänge vergrößert wird, vergrößert sich auch die Power-Supply-Rejection. Um jedoch Qualitätsverluste auf Grund der Load-Rejection zu vermeiden, muss die Transistorbreite ebenfalls vergrößert werden, wenn die Transistorlänge vergrößert wird.
Wenn in beiden Ausführungsbeispielen eine selbe Versorgungsspannung VDDRF, VCC auf eine selbe Kernspannung VDD zu regeln ist, so ist die Zwischenspannung VDDMID zwei- bis dreimal geringer als der Bereich der Versorgungsspannung. Daher ist die Power-Supply-Rejection auf Grund der Early-Spannung VEARLY des dritten Transistors in der zweiten Stufe ebenfalls um den Faktor zwei bis drei reduziert im Vergleich zum Transistor im einstufigen Ausführungsbeispiel. Die Power-Supply-Rejection auf Grund der Kopplung zwischen der Zwischenspannung VDDMID und der ersten Steuerspannung STEER ist um den Faktor zwei bis drei gedämpft.
Ein weiterer Vorteil des zweistufigen Ausführungsbeispiels ist, dass die Spannungen, die an den dritten Transistor angelegt werden, geringer sind als die Spannung, die an den Transistor im einstufigen Ausführungsbeispiel angelegt werden, um denselben Regelungsgrad zu erreichen. Daher kann hierfür ein anderer Transistortyp als im einstufigen Ausführungsbeispiel verwendet werden. Dieser Transistortyp stellt möglicherweise eine bessere Load-Rejection und eine bessere Power-Supply-Rejection bereit.
Zusammenfassend ist zu sagen, dass, selbst wenn das zweistufige Ausführungsbeispiel einen weiteren Transistor und eine zusätzlich Kontrolllogik, wie die Ladungspumpe und die Regelschleife hat, es im Vergleich zum einstufigen Ausführungsbeispiel eine höhere Leistungsfähigkeit auf derselben Fläche der integrierten Schaltung erreicht.
3 zeigt ein Blockdiagramm, das ein weiteres Ausführungsbeispiel einer Schaltungsanordnung veranschaulicht. Dieselben Bezugszeichen bezeichnen dieselben Merkmale wie im Ausführungsbeispiel in 2. Um Wiederholungen zu vermeiden, konzentriert sich die Beschreibung auf die Merkmale des Ausführungsbeispiels, die sich vom vorherigen Ausführungsbeispiel unterscheiden.
Die Schaltungsanordnung umfasst lediglich einen Regler 11 mit einer Ladungspumpe 111. Der Regler 11 ist an den Schalter 16 ebenso wie an das Steuerterminal 233 des dritten Transistors 23 gekoppelt. Daher steuert die Steuerspannung STEER, welche der Regler 11 bereitstellt, sowohl einen von dem ersten und dem zweiten Transistor 21, 22 als auch den dritten Transistor 23. Die Zwischenspannung VDDMID und die Kernspannung VDD werden durch dieselbe Steuerspannung STEER geregelt.
Ein Vorteil dieses Ausführungsbeispiels ist der geringere Schaltungsaufwand, da lediglich ein Regler 11 mit einer Ladungspumpe 111 erforderlich ist. Allerdings wird beim Umschalten von ersten zum zweiten Knoten 31, 32 oder umgekehrt das Rauschen der Kernspannung VDD im Vergleich zum vorherigen Ausführungsbeispiel vergrößert.
Ein weiterer Vorteil eines Ausführungsbeispiels mit lediglich einem Regler ist, dass einerseits die Power-Supply-Rejection auf Grund der Kopplung von der Versorgungsspannung VCC zu der Steuerspannung STEER verringert wird. Da jedoch der Bereich der Zwischenspannung VDDMID typischerweise geringer ist als beim vorhergehenden Ausführungsbeispiel wirkt dieses dem entgegen, denn es handelt sich um einen Power-Supply-Rejection vergrößernden Effekt.
4 zeigt ein Blockdiagramm zur Veranschaulichung eines weiteren Ausführungsbeispiels einer Schaltungsanordnung. Dieselben Bezugszeichen bezeichnen dieselben Merkmale wie in 2. Um Wiederholungen zu vermeiden, werden lediglich die Merkmale dieses Ausführungsbeispiels beschrieben, welche sich von dem Ausführungsbeispiel in 2 unterscheiden.
Die Schaltungsanordnung in 4 umfasst ferner einen vierten Transistor 41 mit einem ersten Terminal 411, einem zweiten Terminal 412 und einem Steuerterminal 413.
Ein vierter Knoten 34 ist an das erste Terminal 411 des vierten Transistors 41 gekoppelt. Das zweite Terminal 412 des vierten Transistors 41 ist an den dritten Knoten 33 gekoppelt. Der vierte Knoten 34 ist ausgebildet, um mit einer weiteren Schnittstelle verbunden zu werden. Ein Ausführungsbeispiel dieser weiteren Schnittstelle kann eine zweite kontaktbasierte Schnittstelle sein. Ein anderes Ausführungsbeispiel dieser weiteren Schnittstelle kann eine weitere kontaktlose Schnittstelle sein. Die Versorgungsspannung VCC1 kann auch am vierten Knoten 34 bereitgestellt werden.
Der Schalter 16 ist ausgebildet, um den ersten Regler 10 mit den Steuerterminals 213, 223, 413 von einem Transistor aus der Gruppe mit dem ersten Transistor 21, dem zweiten Transistor 22 und dem vierten Transistor 41 zu verbinden. Dieses erfolgt in Abhängigkeit davon, über welche Schnittstelle die Versorgung erfolgt.
Das Ausführungsbeispiel ist ausgebildet, die Versorgungsspannung VDDRF, VCC, VCC1 die an einem Knoten aus der Gruppe mit dem ersten, dem zweiten und dem vierten Knoten, 31, 32, 34 bereitgestellt wird, auf die Kernspannung VDD zu regeln.
Ein Ausführungsbeispiel der Schaltungsanordnung umfasst weitere Knoten und weitere Transistoren, die ebenfalls wie bereits für den vierten Transistor 34 beschrieben gekoppelt werden. Somit wird jeder weitere Transistor zwischen einen weiteren Knoten und den dritten Knoten 33 gekoppelt. Der Schalter ist derart angepasst, dass er die erste Steuerspannung STEERMID an einen der Transistoren anlegen kann.
Es ist noch zu bemerken, dass die Merkmale der Ausführungsbeispiele kombinierbar sind. So umfasst ein Ausführungsbeispiel beispielsweise lediglich einen Regler zur Steuerung der Transistoren und mehr als zwei Knoten, um die Versorgungsspannung bereitzustellen. Jeder Knoten stellt die Versorgungsspannung für eine der Schnittstellen bereit.
Obwohl die Ausführungsbeispiele, die hier beschrieben werden, lediglich illustrativen Charakter haben, sei bemerkt dass diese Ausführungsbeispiele nicht begrenzend sind. Die Erfindung schließt auch Adaptionen und Variationen der dargestellten spezifischen Ausführungsbeispiele, die diskutiert worden sind, mit ein.

1: Chipkartenkörper
2: Chip
3: Kontaktflächen
4: Spule
5: Spulenkontakte
6, LA, LB: Chipkontakte
60: Bonddrähte
7, 8: Diode
9: Shunt
10, 11: Regeleinheit
101, 111: Ladungspumpe
12: Systemschaltung
13, 14, 15: Kondensator
16: Schalter
21, 22, 23, 41: Transistor
211, 221, 231, 411: erstes Terminal
212, 222, 232, 412: zweites Terminal
213, 223, 233, 413: Steuerterminal
31, 32, 33, 34: Knoten
LA/LB: Spulenkontaktknoten
GND: Bezugspotenzial
I, I2: Strom
STEERMID, STEER: Steuerspannung
VDDRF, VCC, VCC1: Versorgungsspannung
VDD: Ausgangsspannung
VDDMID: Zwischenspannung

Claims

Schaltungsanordnung zur Spannungsregelung mit – einem ersten Transistor (21), der zwischen einen ersten Knoten (31) und einen dritten Knoten (33) gekoppelt ist, – einem zweiten Transistor (22), der zwischen einen zweiten Knoten (32) und den dritten Knoten (33) gekoppelt ist, – einem dritten Transistor (23), der zwischen den dritten Knoten (33) und einen Ausgangsknoten (34) gekoppelt ist, – eine Kontrolleinheit (10, 11), um die Transistoren (21, 22, 23) zu steuern, sodass eine vorgegebenen Ausgangsspannung (VDD) am Ausgangsknoten (34) bereitgestellt wird, wenn eine Versorgungsspannung (VCC, VDDRF) am ersten oder am zweiten Knoten (31, 32) anliegt.
Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Schalteinheit (16), um die Kontrolleinheit (10, 11) an einen Transistor (21, 22) aus der Gruppe, die den ersten Transistor (21) und den zweiten Transistor (22) umfasst, zu koppeln.
Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Kontrolleinheit (10, 11) eine erste Regeleinheit (10) umfasst, die an die Schalteinheit (16) gekoppelt ist.
Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die erste Regeleinheit (10) eine erste Steuerspannung (STEERMID, STEER) bereitstellt.
Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die erste Steuerspannung (STEERMID, STEER) mittels der Schalteinheit (16) an einen Steueranschluss (213, 223) des Transistors (21, 22) aus der Gruppe, die den ersten Transistor (21) und den zweiten Transistor (22) umfasst, anlegbar ist.
Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die erste Regeleinheit (10) an den dritten Transistor (23) gekoppelt ist.
Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Steuerspannung (STEERMID, STEER) an einen Steueranschluss (233) des dritten Transistors (23) gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Kontrolleinheit (10, 11) eine zweite Regeleinheit (11) umfasst, die an den dritten Transistor (23) gekoppelt ist.
Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, dass die zweite Regeleinheit (11) eine zweite Regelspannung (STEER) bereitstellt, die an einen Steueranschluss (233) des dritten Transistor (23) gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, dass die Regeleinheit (10, 11) eine Ladungspumpe (101, 111) umfasst.
Schaltungsanordnung nach einem der Ansprüche 5 bis 10, gekennzeichnet durch eine erste Kapazität (13) mit einem ersten und einem zweiten Anschluss, wobei der erste Anschluss an den Steueranschluss (223, 213) eines Transistors (22, 21) aus der Gruppe, die den ersten Transistor (21) und den zweiten Transistor (22) umfasst, koppelbar ist und wobei der zweite Anschluss an ein Referenzpotenzial gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 11, gekennzeichnet durch einen weiteren Knoten (41) und einen weiteren Transistor (41), der zwischen den weiteren Knoten (41) und den dritten Knoten (33) gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 12, gekennzeichnet durch eine kontaktlose Schnittstelle zum Bereitstellen der Versorgungsspannung (VDDRF), wobei die kontaktlose Schnittstelle an den ersten Knoten (31) gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 13, gekennzeichnet durch eine kontaktbasierte Schnittstelle zum Bereitstellen der Versorgungsspannung (VCC), wobei die kontaktbasierte Schnittstelle an den zweiten Knoten (32) gekoppelt ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass einer der Transistoren (21, 22, 23, 41) als NMOS-Transistor ausgebildet ist.
Verfahren, um eine Spannung zu regeln, mit den Schritten: – Anlegen einer Versorgungsspannung (VCC, VDDRF) an einen ersten Konten (31) oder an einen zweiten Knoten (32), – Ansteuern eines Transistors (21, 22) aus einer Gruppe umfassend einen ersten Transistor (21) und einen zweiten Transistor (22), sodass eine Zwischenspannung (VDDMID) an einem dritten Knoten (33) bereitgestellt wird, wobei der erste Transistor (21) zwischen einen ersten Knoten (31) und den dritten Knoten (33) gekoppelt ist und der zweite Transistor (22) zwischen einen zweiten Knoten (32) und den dritten Knoten (33) gekoppelt ist, – Regeln einer Ausgangsspannung (VDD) durch Ansteuern eines dritten Transistors (23), der zwischen den dritten Knoten (33) und einen Ausgangsknoten (34) gekoppelt ist, und – Bereitstellen der Ausgangsspannung (VDD) am Ausgangsknoten (34).
Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Zwischenspannung (VDDMID) durch das Ansteuern des Transistors (21, 22) aus der Gruppe, umfassend den ersten Transistor (21) und den zweiten Transistor (22), geregelt wird.
Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass eine erste Steuerspannung (STEERMID, STEER) an ein Steuerterminal (213, 223) des Transistors (21, 22) aus der Gruppe, umfassend den ersten Transistor (21) und den zweiten Transistor (22), angelegt wird.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die erste Steuerspannung (STEERMID, STEER) an ein Steuerterminal (233) des dritten Transistors (23) angelegt wird.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass eine zweite Steuerspannung (STEER) an ein Steuerterminal (233) des dritten Transistors (23) angelegt wird.
Verfahren nach Anspruch 18, 19 oder 20, dadurch gekennzeichnet, dass die Steuerspannung (STEERMID, STEER) durch eine Ladungspumpe (101, 111) bereitgestellt wird.
Verfahren nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, dass die Versorgungsspannung (VCC) über eine kontaktbasierte Schnittstelle bereitgestellt wird.
Verfahren nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, dass die Versorgungsspannung (VDDRF) über eine kontaktlose Schnittstelle bereitgestellt wird.
Verfahren nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, dass die Zwischenspannung (VDDMID) in Abhängigkeit von der Zwischenspannung (VDDMID) oder von der Ausgangsspannung (VDD) geregelt wird.
Verfahren nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass zwischen dem Anlegen der ersten Steuerspannung (STEERMID, STEER) an den ersten Transistor (21) und dem Anlegen der ersten Steuerspannung (STEERMID, STEER) an den zweiten Transistor (22) umgeschaltet wird.