DE102006037722B4 - Verdrahtungsstruktur für einen integrierten Schaltkreis und Verfahren zur Herstellung derselben - Google Patents

Verdrahtungsstruktur für einen integrierten Schaltkreis und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102006037722B4
DE102006037722B4 DE102006037722.2A DE102006037722A DE102006037722B4 DE 102006037722 B4 DE102006037722 B4 DE 102006037722B4 DE 102006037722 A DE102006037722 A DE 102006037722A DE 102006037722 B4 DE102006037722 B4 DE 102006037722B4
Authority
DE
Germany
Prior art keywords
layer
wiring structure
insulating layer
electrically insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006037722.2A
Other languages
English (en)
Other versions
DE102006037722A1 (de
Inventor
Boung-Ju Lee
Heon-jong Shin
Hee-Sung Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050072006A external-priority patent/KR100640662B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006037722A1 publication Critical patent/DE102006037722A1/de
Application granted granted Critical
Publication of DE102006037722B4 publication Critical patent/DE102006037722B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung einer Verdrahtungsstruktur eines integrierten Schaltkreises, das die folgenden Schritte umfasst: – Bilden einer ersten elektrisch leitfähigen Verdrahtungsstruktur (210) auf einem integrierten Schaltkreissubstrat (203), – Bilden einer ersten und einer zweiten elektrisch isolierenden Schicht (212, 220) unterschiedlichen Materialtyps auf der ersten elektrisch leitfähigen Verdrahtungsstruktur, wobei das Bilden der zweiten elektrisch isolierenden Schicht das Bilden einer dritten elektrisch isolierenden Schicht (214) auf der ersten elektrisch isolierenden Schicht (212) und einer intermetallischen dielektrischen Schicht (216) mit niedriger Dielektrizitätskonstante und mit gegenüber der dritten elektrisch isolierenden Schicht (214) größerer Dicke auf der dritten elektrisch isolierenden Schicht (214) beinhaltet, – selektives Ätzen der zweiten elektrisch isolierenden Schicht (220) während einer ausreichenden Zeitspanne, um eine Öffnung (230) darin zu definieren, die einen Teil der ersten elektrisch isolierenden Schicht (212) freilegt, – Bilden einer ersten Barrierenmetallschicht (240) auf einer Seitenwand der Öffnung und direkt auf dem Teil der ersten elektrisch isolierenden Schicht, – selektives Entfernen eines Teils der ersten Barrierenmetallschicht von dem Teil der ersten elektrisch isolierenden Schicht, – selektives Ätzen des Teils der ersten elektrisch isolierenden Schicht während einer ausreichenden Zeitspanne, um einen Teil der ersten elektrisch leitfähigen Verdrahtungsstruktur freizulegen, wobei die erste Barrierenmetallschicht als Ätzmaske verwendet wird, und – Bilden einer zweiten elektrisch leitfähigen Verdrahtungsstruktur (255) in der Öffnung.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Verdrahtungsstruktur, insbesondere einer Metallverdrahtungsstruktur unter Verwendung einer Doppeldamaszenertechnik, sowie auf eine dadurch gebildete Verdrahtungsstruktur.
  • Metallverdrahtungsstrukturen, die in integrierten Schaltkreisbauelementen verwendet werden, sind häufig aus Kupfer (Cu) gebildet, da Kupfer einen relativ geringen spezifischen elektrischen Widerstand aufweist, insbesondere im Vergleich zu Metallverdrahtungsstrukturen, die aus anderen Materialien gebildet sind, wie Aluminium (Al). Diese Metallverdrahtungsstrukturen sind häufig durch intermetallische dielektrische Schichten voneinander separiert. Um die parasitäre Kapazität zwischen benachbarten Metallverdrahtungsstrukturen zu reduzieren und ihre RC-Verzögerung zu reduzieren, wurden dielektrische Schichten mit relativ niedrigen Werten der Dielektrizitätskonstante (d. h. Dielektrika mit niedrigem K) als intermetallische dielektrische Schichten verwendet.
  • Damaszener-Prozesstechniken, die Dielektrika mit niedrigem K einsetzen, wurden dazu verwendet, Kupferverdrahtungsstrukturen auf integrierten Schaltkreissubstraten zu definieren. Diese Techniken beinhalten häufig die Bildung einer dielektrischen Schicht mit niedrigem K auf einer ersten Kupferverdrahtungsstruktur und anschließend die Bildung von Durchkontaktöffnungen und Gräben in der dielektrischen Schicht mit niedrigem K, die Oberseiten der ersten Kupferverdrahtungsstruktur freilegen. Diese Durchkontaktöffnungen und Gräben werden dann mit einer Kupferverdrahtungsschicht gefüllt, die unter Verwendung einer Elektroplattierungstechnik gebildet werden kann. Planarisierungstechniken, wie chemisch-mechanisches Polieren (CMP), können dann verwendet werden, um die Kupferverdrahtungsschicht zu einer Mehrzahl von zweiten Kupferverdrahtungsstrukturen zu planarisieren und dadurch einen Doppeldamaszener-Verdrahtungsherstellungsprozess zu vervollständigen.
  • Ein Beispiel für eine herkömmliche Doppeldamaszenerprozesstechnik ist durch die 1A bis 1D veranschaulicht. In 1A wird eine erste dielektrische Schicht 10 mit niedrigem K auf einem Substrat gebildet (z. B. einem Halbleitersubstrat). Diese erste dielektrische Schicht 10 mit niedrigem K kann strukturiert werden, um einen Graben darin zu definieren, der nachfolgend mit einer unteren Metallleitung 12 (z. B. einer Kupferleitung) gefüllt wird. Auf der ersten dielektrischen Schicht 10 mit niedrigem K werden eine Ätzstoppschicht 14 und eine elektrisch isolierende Schicht 16 (z. B. Siliciumdioxid) gebildet, wie dargestellt. Danach wird, wie in 1B dargestellt, eine zweite dielektrische Schicht 17 mit niedrigem K auf der elektrisch isolierenden Schicht 16 gebildet. Dann werden herkömmliche Strukturierungs- und Ätzschritte durchgeführt, um eine Durchkontaktöffnung/einen Graben 18 zu definieren, der sich durch die zweite dielektrische Schicht 17 mit niedrigem K, die elektrisch isolierende Schicht 16 und die Ätzstoppschicht 14 hindurch erstreckt und die untere Metallleitung 12 freilegt. Wie dargestellt, können diese Strukturierungs- und Ätzschritte zu der Bildung einer Durchkontaktöffnung 18 führen, die eine Vertiefung in der unteren Metallleitung 12 definiert. Wie für einen Fachmann verständlich, kann die Bildung einer Vertiefung in der unteren Metallleitung 12 und das Freiliegen dieser Vertiefung an einer sauerstoffhaltigen Umgebung in der Bildung eines Oxidrückstands (nicht gezeigt) auf der unteren Metallleitung 12 resultieren. Dieser Oxidrückstand kann durch Einwirken einer nassen Reinigungslösung, die zum Beispiel verdünnte HF (DHF) enthält, auf die untere Metallleitung 12 entfernt werden. Diese Einwirkung der nassen Reinigungslösung kann jedoch auch in der Bildung von Hinterschneidungsbereichen 20 innerhalb der elektrisch isolierenden Schicht 16 resultieren, die mit der Reinigungslösung reagieren kann.
  • Nunmehr bezugnehmend auf 1C wird ein Schritt durchgeführt, um eine erste Barrierenmetallschicht in der Durchkontaktöffnung 18 zum Beispiel unter Verwendung einer physikalischen Gasphasenabscheidungs(PVD)-Technik aufzubringen. Diese erste Barrierenmetallschicht kann eine Tantalnitridschicht mit einer Dicke in einem Bereich von etwa 5 nm bis etwa 10 nm sein. Diese erste Barrierenschicht wirkt als eine Kupferdiffusionsbarriere während nachfolgender Prozessschritte. Ungünstigerweise kann das Vorhandensein der Hinterschneidungsbereiche 20 die Bildung einer gleichmäßigen ersten Barrierenmetallschicht an der Seitenwand der Durchkontaktöffnung 19 ausschließen. Dann kann ein gerichteter Ätzschritt durchgeführt werden, um einen Teil der ersten Barrierenmetallschicht von einer Oberseite der unteren Metallleitung 12 zu entfernen und dadurch die erste Barrierenmetallschicht in Seitenwandbarrierensegmente 22 zu strukturieren. Diese Entfernung der ersten Barrierenmetallschicht von der unteren Metallleitung 12 kann dahingehend wirken, den Kontaktwiderstand zwischen der unteren Metallleitung 12 und einem nachfolgend gebildeten Kupferstift zu verringern.
  • Wie für einen Fachmann verständlich, kann das gerichtete Ätzen der ersten Barrierenmetallschicht zur Erzielung einer Freilegung der Oberseite der unteren Metallleitung 12 in der Bildung von rückgesputterten Kupferabstandshaltern 24 auf unteren Seitenwänden der Durchkontaktöffnung 18 resultieren. Aufgrund des Vorhandenseins der Hinterschneidungsbereiche 20, die eventuell durch die Seitenwandbarrierensegmente 22 nicht ausreichend geschützt sind, werden möglicherweise Kupferatome von den Kupferabstandshaltern 24 in die zweite dielektrische Schicht 17 mit niedrigem K eingebaut. Ein derartiges Eindringen von Kupfer in die zweite dielektrische Schicht 17 mit niedrigem K kann Leckströme zwischen benachbarten Metallleitungen erhöhen, die in der zweiten dielektrischen Schicht 17 mit niedrigem K ausgebildet sind. Diese Erhöhung des Leckstroms kann die Bauelementzuverlässigkeit durch Erhöhen eines zeitabhängigen dielektrischen Durchbruchs (TDDB) innerhalb der zweiten dielektrischen Schicht 17 mit niedrigem K degradieren.
  • Nunmehr bezugnehmend auf 1D wird dann eine zweite Barrierenmetallschicht 26 konform in der Durchkontaktöffnung 18 zum Beispiel unter Verwendung von physikalischer Gasphasenabscheidung (PVD) aufgebracht. Diese zweite Barrierenmetallschicht 26 kann eine haftsteigernde Tantalschicht (Ta) mit einer Dicke in einem Bereich von etwa 4 nm bis etwa 20 nm sein. Dann kann eine deckende Kupferkristallkeimschicht (nicht gezeigt) auf der zweiten Barrierenmetallschicht 26 aufgebracht und von einer Kupfer-Elektroplattierung gefolgt werden, um die Durchkontaktöffnung 18 zu füllen. Dann können Planarisierungstechniken durchgeführt werden, um eine obere Metallleitung 28 innerhalb der Durchkontaktöffnung 18 zu definieren.
  • Die Offenlegungsschrift US 2003/0077897 A1 offenbart eine Damaszener-Struktur mit einer Schutzschicht für Materialien mit niedriger Dielektrizitätskonstante und ein zugehöriges Herstellungsverfahren, bei dem zunächst nacheinander auf ein Halbleitersubstrat eine erste Metallschicht, eine erste Passivierungsschicht, eine erste dielektrische Schicht mit niedriger Dielektrizitätskonstante, eine Ätzstoppschicht, eine zweite dielektrische Schicht mit niedriger Dielektrizitätskonstante und eine zweite Passivierungsschicht aufgebracht werden. In diese Schichtfolge wird ein Durchkontaktloch geätzt, durch das ein Teil der ersten Passivierungsschicht freigelegt wird. Dann wird eine Schutzschicht aufgebracht, die das Durchkontaktloch auskleidet. Anschließend wird ein Graben bis zur Freilegung eines entsprechenden Teils der Ätzstoppschicht geätzt, gefolgt vom Aufbringen einer auskleidenden Kupferdiffusionsbarrierenschicht. Die resultierende Graben-/Öffnungsstruktur wird dann mit Kupfermaterial gefüllt.
  • Die Offenlegungsschrift EP 1 263 035 A1 offenbart ein Verfahren zur Herstellung von Zwischenverbindungsstrukturen aus Kupfer mittels Damaszenertechnik, wobei auf eine untere Metallleitung eine Barrierenschicht z. B. aus SiCN in einer Dicke von 50 nm bis 80 nm und dann nacheinander eine dielektrische Schicht mit niedriger Dielektrizitätskonstante in einer Dicke von z. B. 300 nm bis 500 nm, eine Ätzstoppschicht z. B. aus SiC in einer Dicke zwischen 30 nm und 80 nm, eine zweite dielektrische Schicht mit niedriger Dielektrizitätskonstante in einer Dicke von z. B. 300 nm und 500 nm und eine isolierende Deckschicht z. B. aus SiC in einer Dicke zwischen 50 nm und 100 nm aufgebracht werden. In diese Schichtfolge wird die übliche Graben-/Öffnungsstruktur der Damaszenertechnik eingebracht, um mit dem Graben die Ätzstoppschicht und mit der Öffnung die Barrierenschicht freizulegen. Die Graben-/Öffnungsstruktur wird mit einer Barrierenschicht aus einem dielektrischen Material oder einem hochschmelzenden Metallmaterial ausgekleidet. Anschließend werden die horizontalen Teile dieser Auskleidungsschicht durch einen anisotropen Plasmaätzprozess auf der Ätzstoppschicht und der unteren Barrierenschicht entfernt, wobei zusätzlich die untere Barrierenschicht in der Öffnung entfernt wird, um die untere Metallleitung freizulegen. Anschließend wird die Graben-/Öffnungsstruktur mit Kupfer gefüllt.
  • Die Offenlegungsschrift US 2002/0060363 A1 offenbart ein Verfahren zum Füllen einer Graben-/Öffnungsstruktur, bei dem zunächst eine erste Barrierenschicht mittels chemischer Gasphasenabscheidung oder atomarer Schichtdeposition aufgebracht und deren horizontale Schichtteile entfernt werden, wonach eine zweite Barrierenschicht durch physikalische Gasphasenabscheidung aufgebracht wird, bevor die Graben-/Öffnungsstruktur mit elektrisch leitendem Material gefüllt wird.
  • Die Patentschrift US 6 753 260 B1 offenbart ein Herstellungsverfahren, bei dem auf eine untere, an der Oberseite eines Halbleitersubstrats gebildete Metallleitung nacheinander eine zweilagige Ätzstoppschicht aus einer ersten Schichtlage und einer darüberliegenden TEOS(Tetraethoxysilan)-Oxidschicht, eine dielektrische Schicht aus SiO2 oder einem Material mit niedriger Dielektrizitätskonstante und eine Antireflex- bzw. Hartmaskenschicht aufgebracht werden. In der Hartmaskenschicht und der dielektrischen Schicht wird in Damaszenertechnik eine Graben-/Öffnungsstruktur erzeugt, und in der Öffnung wird dann die zweilagige Ätzstoppschicht entfernt, um die untere Metallleitung freizulegen. Dann wird die Graben-/Öffnungsstruktur mit Metallmaterial gefüllt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Verdrahtungsstruktur sowie eines Verfahrens zur Herstellung derselben zugrunde, die in der Lage sind, die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden, wie die Bildung von Oxidrückständen oder Hinterschneidungsbereichen oder das unerwünschte Eindringen von Kupfer in eine dielektrische Schicht mit niedrigem K.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Herstellung einer Verdrahtungsstruktur eines integrierten Schaltkreises mit den Merkmalen des Anspruchs 1 oder 6 sowie einer Verdrahtungsstruktur mit den Merkmalen des Anspruchs 16 oder 20. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, die außerdem die vorstehend erläuterten herkömmlichen Ausführungsformen zeigen, um das Verständnis der Erfindung zu erleichtern. In den Zeichnungen sind:
  • 1A bis 1D Querschnittansichten von Zwischenstrukturen, die ein herkömmliches Verfahren zur Herstellung einer Doppeldamaszener-Kupferzwischenverbindungsstruktur für einen integrierten Schaltkreis veranschaulichen,
  • 2A bis 2H Querschnittansichten von Zwischenstrukturen, die ein Verfahren zur Bildung einer Doppeldamaszener-Kupferzwischenverbindungsstruktur für einen integrierten Schaltkreis gemäß der Erfindung veranschaulichen, und
  • 3 eine Querschnittansicht einer Struktur, die ein weiteres Verfahren zur Herstellung einer Doppeldamaszener-Kupferzwischenverbindungsstruktur für einen integrierten Schaltkreis gemäß der Erfindung veranschaulicht.
  • Nunmehr werden vorteilhafte Ausführungsformen der Erfindung detailliert unter Bezugnahme auf die begleitenden 2A bis 3 beschrieben. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente.
  • Verfahren zur Herstellung von Doppeldamaszener-Kupferzwischenverbindungsstrukturen gemäß Ausführungsformen der Erfindung beinhalten die Bildung einer ersten dielektrischen Schicht 205 auf einer Hauptoberfläche eines Halbleitersubstrats 203 mit einer Mehrzahl von aktiven Halbleiterbauelementen (nicht gezeigt) darin. Diese erste dielektrische Schicht 205 kann eine dielektrische Schicht mit niedrigem K sein, wie SiCOH, die eine Dicke in einem Bereich von etwa 200 nm bis etwa 2.000 nm aufweist. Danach wird die erste dielektrische Schicht 205 strukturiert, um eine Vertiefung/einen Graben darin zu definieren. Diese Vertiefung/dieser Graben wird mit einer unteren Barrierenmetallschicht 207 (z. B. Tantal (Ta)) ausgekleidet und mit einer unteren Metallleitung 210 (z. B. Kupfer (Cu)) unter Verwendung herkömmlicher Techniken gefüllt. Ein chemisch-mechanischer Polier(CMP)-Schritt kann durchgeführt werden, um die untere Metallleitung 210 mit einer Oberseite der ersten dielektrischen Schicht 205 plan zu machen. Dann wird eine erste elektrisch isolierende Schicht in Form einer Ätzstoppschicht 212 auf der ersten dielektrischen Schicht 205 aufgebracht. Diese Ätzstoppschicht 212 kann eine Dicke in einem Bereich von etwa 20 nm bis etwa 100 nm aufweisen und kann aus einem Material wie SiCN gebildet sein. Die Ätzstoppschicht 212 kann zum Beispiel unter Verwendung einer chemischen Gasphasenabscheidungs(CVD)-Technik aufgebracht werden.
  • Weiterhin bezugnehmend auf 2A wird eine zweite elektrisch isolierende Schicht in Form einer dielektrischen Zwischenschicht 220 auf der Ätzstoppschicht 212 gebildet. Diese zweite dielektrische Zwischenschicht 220 beinhaltet eine dritte elektrisch isolierende Schicht 214, die aus Siliciumdioxid gebildet sein kann, und eine intermetallische dielektrische Schicht 216, die eine dielektrische Schicht mit niedrigem K sein kann (z. B. eine SiCOH-Schicht). Die dritte elektrisch isolierende Schicht 214 kann eine Dicke in einem Bereich von etwa 10 nm bis etwa 50 nm aufweisen, und die zweite isolierende Schicht 216 kann eine Dicke in einem Bereich von etwa 200 nm bis etwa 1.000 nm aufweisen. Auf der zweiten dielektrischen Zwischenschicht 220 wird eine Hartmaskenschicht 225 aufgebracht. Diese Hartmaskenschicht 225 kann eine Siliciumdioxidschicht mit einer Dicke in einem Bereich von etwa 20 nm bis etwa 150 nm sein.
  • Nunmehr bezugnehmend auf 2B wird dann eine Mehrzahl von selektiven Ätz- und Strukturierungsschritten (z. B. photolithographisch definierte Ätzschritte) auf der durch 2A veranschaulichten Struktur durchgeführt. Insbesondere werden die Hartmaskenschicht 225 und die zweite dielektrische Zwischenschicht 220 selektiv geätzt, um eine Durchkontaktöffnung 230 und einen Graben 235 darin zu definieren, wie dargestellt. Die Durchkontaktöffnung 230 kann eine allgemein zylindrische Durchkontaktöffnung 230 von begrenzter lateraler Abmessung sein, der Graben kann jedoch wesentlich größer sein und sich lateral als Grabenstruktur in eine dritte Dimension (nicht gezeigt) erstrecken. Die Ätzstoppschicht 212 ist so konfiguriert, dass sie eine Freilegung der unteren Metallleitung 210 während der selektiven Ätzschritte zum Definieren der Durchkontaktöffnung 230 blockiert.
  • Nunmehr bezugnehmend auf 2C wird dann eine erste Barrierenmetallschicht 240 konform auf der durch 2B veranschaulichten Struktur aufgebracht. Diese erste Barrierenmetallschicht 240, welche Seitenwände des Grabens 235 und der Durchkontaktöffnung 230 auskleidet, kann eine Tantalschicht, eine Tantalnitridschicht oder eine Kompositschicht sein, die Tantal und Tantalnitrid enthält. Die erste Barrierenmetallschicht 240 kann eine Dicke in einem Bereich von etwa 3 nm bis etwa 10 nm aufweisen. Danach wird, wie durch 2D veranschaulicht, ein anisotroper Ätzschritt durchgeführt, um horizontale Bereiche der ersten Barrierenmetallschicht 240 selektiv zu ätzen und erste Barrierenmetallschichtabstandshalter 240a auf Seitenwänden der Durchkontaktöffnung 230 und des Grabens 235 zu definieren. Diese ersten Barrierenmetallschichtabstandshalter 240a können dann während eines Ätzschritts, der einen freigelegten Teil der Ätzstoppschicht 212 selektiv entfernt, als Ätzmaske verwendet werden. Diese Entfernung eines freigelegten Teils der Ätzstoppschicht 212 resultiert in einer Freilegung eines Teils einer Oberseite 218 der unteren Metallleitung 210.
  • Jegliche Bildung eines nativen Oxides auf dem freigelegten Teil der Oberseite 218 der unteren Metallleitung 210 kann unter Verwendung eines Nassreinigungsprozesses entfernt werden. Dieser Reinigungsprozess kann eine Einwirkung einer Reinigungslösung, die verdünnte HF (DHF) enthält, auf die Oberfläche 218 beinhalten. Während dieses Reinigungsprozesses wirken die ersten Barrierenmetallschichtabstandshalter 240a dahingehend, ein laterales chemisches Ätzen der dritten elektrisch isolierenden Schicht 214 durch DHF zu verhindern. Alternativ kann eine Sputterätztechnik zur Entfernung jeglichen nativen Oxides von der Oberseite 218 verwendet werden.
  • Nunmehr bezugnehmend auf 2E wird dann eine zweite Barrierenmetallschicht 245 konform in der Durchkontaktöffnung 230 und dem Graben 235 aufgebracht, um freigelegte Teile der intermetallischen dielektrischen Schicht 216 zu bedecken und zu schützen und freigelegte Seitenwände der Ätzstoppschicht 212 zu bedecken und zu schützen. Diese zweite Barrierenmetallschicht 245 kann eine Tantalschicht, eine Tantalnitridschicht oder eine Kompositschicht sein, die Tantal und Tantalnitrid enthält. Diese zweite Barrierenmetallschicht 245 kann eine Dicke in einem Bereich von etwa 3 nm bis etwa 10 nm aufweisen. Dann wird ein Schritt durchgeführt, bei dem ein Teil der zweiten Barrierenmetallschicht 245 entfernt wird, der sich auf der Oberseite der unteren Metallleitung 210 erstreckt. Dieser Entfernungsschritt, der als ein Sputterätzschritt durchgeführt werden kann, kann in einem teilweisen Entfernen und Rücksputtern der unteren Metallleitung 210 auf Seitenwände der zweiten Barrierenmetallschicht 245 resultieren und dadurch eine vertiefte Oberfläche 218a der unteren Metallleitung 210 definieren. Diese rückgesputterten Teile der unteren Metallleitung 210, die eine Dicke in einem Bereich von etwa 1 nm bis etwa 30 nm aufweisen können, sind durch das Bezugszeichen 210a identifiziert.
  • Nunmehr bezugnehmend auf 2F wird dann eine dritte Barrierenmetallschicht 250 konform in der Durchkontaktöffnung 230 und dem Graben 235 aufgebracht, um dadurch die zweite Barrierenmetallschicht 245 zu bedecken. Diese dritte Barrierenmetallschicht 250 kann eine Dicke in einem Bereich von etwa 10 nm bis etwa 50 nm aufweisen. Die dritte Barrierenmetallschicht 250 kann als Tantal- oder Tantalnitridschicht gebildet werden, Tantal ist jedoch typischerweise bevorzugt, da es im Vergleich zu Tantalnitrid einen niedrigeren spezifischen elektrischen Widerstand aufweist.
  • Schließlich wird dann, wie durch die 2G bis 2H veranschaulicht, eine Metallisierungsschicht 255 auf der Struktur von 2F aufgebracht, um dadurch die Durchkontaktöffnung 230 und den Graben 235 vollständig zu füllen. Diese Metallisierungsschicht 255 kann durch Elektroplattieren von Kupfer von einer innerhalb der Durchkontaktöffnung 230 ausgebildeten Kupferkristallkeimschicht (nicht gezeigt) aufgebracht werden. In alternativen Ausführungsformen kann die Metallisierungsschicht 255 unter Verwendung von chemischen Gasphasenabscheidungs(CVD)- und/oder physikalischen Gasphasenabscheidungs(PVD)-Techniken gebildet werden. Die Metallisierungsschicht 255 wird dann planarisiert, um eine obere Metallleitung 255b in dem Graben 235 zu definieren, der sich in eine dritte Dimension (nicht gezeigt) erstreckt, und einen Metallstift 255a innerhalb der Durchkontaktöffnung 230 zu definieren. Dieser Planarisierungsschritt kann durch chemisch-mechanisches Polieren der Metallisierungsschicht 255 während einer ausreichenden Zeitspanne durchgeführt werden, um die intermetallische dielektrische Schicht 216 freizulegen.
  • Noch eine weitere Ausführungsform der Erfindung ist durch die 2A bis 2E und 3 veranschaulicht. Insbesondere veranschaulicht 3 den Schritt des Aufbringens einer Metallisierungsschicht 255 auf der Struktur von 2E, um dadurch die Durchkontaktöffnung 230 und den Graben 235 vollständig zu füllen. Diese Metallisierungsschicht 255 kann durch Elektroplattieren von Kupfer von einer innerhalb der Durchkontaktöffnung 230 ausgebildeten Kupferkristallkeimschicht (nicht gezeigt) aufgebracht werden. In alternativen Ausführungsformen kann die Metallisierungsschicht 255 unter Verwendung von chemischen Gasphasenabscheidungs(CVD)- und/oder physikalischen Gasphasenabscheidungs(PVD)-Techniken gebildet werden. Die Metallisierungsschicht 255 wird dann planarisiert, um eine obere Metallleitung 255b in dem Graben 235 zu definieren, der sich in eine dritte Dimension (nicht gezeigt) erstreckt, und einen Metallstift 255a innerhalb der Durchkontaktöffnung 230 zu definieren. Dieser Planarisierungsschritt kann durch chemisch-mechanisches Polieren der Metallisierungsschicht 255 während einer ausreichenden Zeitspanne durchgeführt werden, um die zweite isolierende Schicht 216 freizulegen.

Claims (25)

  1. Verfahren zur Herstellung einer Verdrahtungsstruktur eines integrierten Schaltkreises, das die folgenden Schritte umfasst: – Bilden einer ersten elektrisch leitfähigen Verdrahtungsstruktur (210) auf einem integrierten Schaltkreissubstrat (203), – Bilden einer ersten und einer zweiten elektrisch isolierenden Schicht (212, 220) unterschiedlichen Materialtyps auf der ersten elektrisch leitfähigen Verdrahtungsstruktur, wobei das Bilden der zweiten elektrisch isolierenden Schicht das Bilden einer dritten elektrisch isolierenden Schicht (214) auf der ersten elektrisch isolierenden Schicht (212) und einer intermetallischen dielektrischen Schicht (216) mit niedriger Dielektrizitätskonstante und mit gegenüber der dritten elektrisch isolierenden Schicht (214) größerer Dicke auf der dritten elektrisch isolierenden Schicht (214) beinhaltet, – selektives Ätzen der zweiten elektrisch isolierenden Schicht (220) während einer ausreichenden Zeitspanne, um eine Öffnung (230) darin zu definieren, die einen Teil der ersten elektrisch isolierenden Schicht (212) freilegt, – Bilden einer ersten Barrierenmetallschicht (240) auf einer Seitenwand der Öffnung und direkt auf dem Teil der ersten elektrisch isolierenden Schicht, – selektives Entfernen eines Teils der ersten Barrierenmetallschicht von dem Teil der ersten elektrisch isolierenden Schicht, – selektives Ätzen des Teils der ersten elektrisch isolierenden Schicht während einer ausreichenden Zeitspanne, um einen Teil der ersten elektrisch leitfähigen Verdrahtungsstruktur freizulegen, wobei die erste Barrierenmetallschicht als Ätzmaske verwendet wird, und – Bilden einer zweiten elektrisch leitfähigen Verdrahtungsstruktur (255) in der Öffnung.
  2. Verfahren nach Anspruch 1, wobei dem Schritt des Bildens einer zweiten elektrisch leitfähigen Verdrahtungsstruktur ein Schritt des Bildens einer zweiten Barrierenmetallschicht (245) auf dem freigelegten Teil der ersten elektrisch leitfähigen Verdrahtungsstruktur vorausgeht.
  3. Verfahren nach Anspruch 2, wobei dem Schritt des Bildens einer zweiten Barrierenmetallschicht ein Schritt des selektiven Ätzens eines Teils der zweiten Barrierenmetallschicht während einer ausreichenden Zeitspanne folgt, um den Teil der ersten elektrisch leitfähigen Verdrahtungsstruktur freizulegen.
  4. Verfahren nach Anspruch 2, wobei dem Schritt des Bildens einer zweiten Barrierenmetallschicht ein Schritt des selektiven sequentiellen Ätzens eines Teils der zweiten Barrierenmetallschicht und der ersten elektrisch leitfähigen Verdrahtungsstruktur folgt, um die erste elektrisch leitfähige Verdrahtungsstruktur freizulegen und/oder eine Vertiefung innerhalb einer Oberseite der ersten Verdrahtungsstruktur zu definieren.
  5. Verfahren nach Anspruch 4, wobei dem Schritt des Bildens einer zweiten elektrisch leitfähigen Verdrahtungsstruktur ein Schritt des Bildens einer dritten Barrierenmetallschicht (250) auf der Vertiefung innerhalb der ersten elektrisch leitfähigen Verdrahtungsstruktur vorausgeht.
  6. Verfahren zur Herstellung einer Verdrahtungsstruktur eines integrierten Schaltkreises, das die folgenden Schritte umfasst: – Bilden einer ersten elektrisch leitfähigen Verdrahtungsstruktur (210) auf einem integrierten Schaltkreissubstrat (203), – Bilden einer ersten und einer zweiten elektrisch isolierenden Schicht (212, 220) unterschiedlichen Materialtyps auf der ersten elektrisch leitfähigen Verdrahtungsstruktur, – selektives Ätzen der zweiten elektrisch isolierenden Schicht (220) während einer ausreichenden Zeitspanne, um eine Öffnung (230) darin zu definieren, die einen Teil der ersten elektrisch isolierenden Schicht (212) freilegt, – Bilden einer ersten Barrierenmetallschicht (240) auf einer Seitenwand der Öffnung und direkt auf dem Teil der ersten elektrisch isolierenden Schicht, – selektives Entfernen eines Teils der ersten Barrierenmetallschicht von dem Teil der ersten elektrisch isolierenden Schicht, – selektives Ätzen des Teils der ersten elektrisch isolierenden Schicht während einer ausreichenden Zeitspanne, um einen Teil der ersten elektrisch leitfähigen Verdrahtungsstruktur freizulegen, wobei die erste Barrierenmetallschicht als Ätzmaske verwendet wird, – Bilden einer zweiten Barrierenmetallschicht (245) auf dem freigelegten Teil der ersten elektrisch leitfähigen Verdrahtungsstruktur, – selektives sequentielles Ätzen eines Teils der zweiten Barrierenmetallschicht (245) und der ersten elektrisch leitfähigen Verdrahtungsstruktur (210), um die erste elektrisch leitfähige Verdrahtungsstruktur freizulegen und/oder eine Vertiefung innerhalb einer Oberseite der ersten Verdrahtungsstruktur zu definieren, – Bilden einer dritten Barrierenmetallschicht (250) auf der freigelegten und/oder vertieften ersten elektrisch leitfähigen Verdrahtungsstruktur und – Bilden einer zweiten elektrisch leitfähigen Verdrahtungsstruktur (255) in der Öffnung (230).
  7. Verfahren nach Anspruch 6, wobei das Bilden der zweiten elektrisch isolierenden Schicht das Bilden einer dritten elektrisch isolierenden Schicht (214) auf der ersten elektrisch isolierenden Schicht (212) und einer intermetallischen dielektrischen Schicht (216) mit niedriger Dielektrizitätskonstante und mit gegenüber der dritten elektrisch isolierenden Schicht (214) größerer Dicke auf der dritten elektrisch isolierenden Schicht (214) beinhaltet.
  8. Verfahren nach einem der Ansprüche 2 bis 7, wobei die zweite Barrierenmetallschicht so gebildet wird, dass sie Tantal beinhaltet, und/oder außerdem auf der Seitenwand der Öffnung gebildet wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der Schritt des Bildens der ersten elektrisch isolierenden Schicht (212) das Bilden einer SiCN-Schicht mit einer Dicke in einem Bereich von etwa 10 nm bis etwa 50 nm oder von 20 nm bis etwa 100 nm auf der ersten elektrisch leitfähigen Verdrahtungsstruktur beinhaltet.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schritt des Bildens der zweiten elektrisch isolierenden Schicht das Bilden einer SiCOH-Schicht mit einer Dicke in einem Bereich von etwa 200 nm bis etwa 1.000 nm auf der ersten elektrisch isolierenden Schicht beinhaltet.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei der Schritt des Bildens der ersten Barrierenmetallschicht das Bilden einer Metallschicht beinhaltet, die Tantal beinhaltet und eine Dicke in einem Bereich von etwa 3 nm bis etwa 10 nm aufweist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei dem Schritt des Bildens der zweiten elektrisch leitfähigen Verdrahtungsstruktur ein Schritt des Einwirkens einer verdünnten HF-Reinigungslösung auf die erste elektrisch leitfähige Verdrahtungsstruktur vorausgeht.
  13. Verfahren nach einem der Ansprüche 1 bis 5 und 7, wobei – die erste elektrisch leitfähige Verdrahtungsstruktur als eine erste Metallverdrahtungsstruktur gebildet wird und – das Bilden der ersten elektrisch isolierenden Schicht das Bilden einer Ätzstoppschicht (212) auf der ersten Metallverdrahtungsstruktur beinhaltet.
  14. Verfahren nach Anspruch 13, wobei – die erste Metallverdrahtungsstruktur mit Kupfer gebildet wird, – die dritte elektrisch isolierende Schicht (214) als eine Siliciumdioxidschicht mit einer Dicke in einem Bereich von etwa 10 nm bis etwa 50 nm auf der Ätzstoppschicht gebildet wird, – die zweite Barrierenmetallschicht so gebildet wird, dass sie sich auch auf der ersten Barrierenmetallschicht erstreckt, und – die zweite Metallverdrahtungsstruktur mit Kupfer gebildet wird.
  15. Verfahren nach Anspruch 14, wobei dem Schritt des selektiven sequentiellen Ätzens der intermetallischen dielektrischen Schicht und der Siliciumdioxidschicht ein Schritt der Bildung einer Hartmaskenschicht (225) aus Siliciumdioxid auf der intermetallischen dielektrischen Schicht vorausgeht.
  16. Verdrahtungsstruktur eines integrierten Schaltkreises, mit – einer ersten elektrisch leitfähigen Struktur (210) auf einem integrierten Schaltkreissubstrat (203), – einer zweiten elektrisch isolierenden Schicht (220) auf dem integrierten Schaltkreissubstrat, wobei die zweite elektrisch isolierende Schicht (220) eine dritte elektrisch isolierende Schicht (214) und auf dieser eine intermetallische dielektrische Schicht (216) mit größerer Dicke als die dritte elektrisch isolierende Schicht und mit niedriger Dielektrizitätskonstante beinhaltet und eine Durchkontaktöffnung darin aufweist, die sich entgegengesetzt zu einer Oberseite der ersten elektrisch leitfähigen Struktur erstreckt, – einer ersten Barrierenmetallschicht (240a), die eine Seitenwand der Durchkontaktöffnung auskleidet, – einer ersten elektrisch isolierenden Schicht (212), die sich zwischen der Oberseite der ersten elektrisch leitfähigen Struktur und der dritten elektrisch isolierenden Schicht (214) erstreckt, wobei die erste elektrisch isolierende Schicht (212) eine Öffnung darin aufweist, die zu der ersten Barrierenmetallschicht selbstjustiert ist, und – einer zweiten elektrisch leitfähigen Struktur (255b), die sich in die Durchkontaktöffnung und die Öffnung erstreckt und mit der ersten elektrisch leitfähigen Struktur elektrisch verbunden ist.
  17. Verdrahtungsstruktur nach Anspruch 16, wobei – die erste elektrisch leitfähige Struktur (210) eine Metallverdrahtungsstruktur ist, – die erste elektrisch isolierende Schicht (212) eine Ätzstoppschicht ist und – die zweite elektrisch leitfähige Struktur (255b) eine Metallverdrahtungsstruktur ist.
  18. Verdrahtungsstruktur nach Anspruch 17, die des Weiteren eine zweite Barrierenmetallschicht (245) beinhaltet, die eine Seitenwand der Öffnung in der Ätzstoppschicht auskleidet.
  19. Verdrahtungsstruktur nach Anspruch 18, die des Weiteren eine dritte Barrierenmetallschicht (250) beinhaltet, die sich zwischen einer Seitenwand der Ätzstoppschicht und der zweiten Metallverdrahtungsstruktur erstreckt.
  20. Verdrahtungsstruktur eines integrierten Schaltkreises, mit – einer ersten Metallverdrahtungsstruktur (210) auf einem integrierten Schaltkreissubstrat (203), – einer zweiten elektrisch isolierenden Schicht (220) auf dem integrierten Schaltkreissubstrat, wobei die zweite elektrisch isolierende Schicht (220) eine Durchkontaktöffnung darin aufweist, die sich entgegengesetzt zu einer Oberseite der ersten elektrisch leitfähigen Struktur erstreckt, – einer ersten Barrierenmetallschicht (240a), die eine Seitenwand der Durchkontaktöffnung auskleidet, – einer Ätzstoppschicht (212), die sich zwischen der Oberseite der ersten elektrisch leitfähigen Struktur und der zweiten elektrisch isolierenden Schicht (220) erstreckt, wobei sie eine Öffnung darin aufweist, die zu der ersten Barrierenmetallschicht selbstjustiert und nicht von dieser bedeckt ist, – einer zweiten Barrierenmetallschicht (245), die eine Seitenwand der Öffnung in der Ätzstoppschicht (212) auskleidet, – einer zweiten Metallverdrahtungsstruktur (255b), die sich in die Durchkontaktöffnung und die Öffnung erstreckt und mit der ersten Metallverdrahtungsstruktur elektrisch verbunden ist, wobei sich die erste und die zweite Barrierenmetallschicht (240a, 245) nicht zwischen der ersten und der zweiten Metallverdrahtungsstruktur (210, 255b) befinden, und – einer dritten Barrierenmetallschicht (250), die sich zwischen einer Seitenwand der Ätzstoppschicht (212) und der zweiten Metallverdrahtungsstruktur (255b) erstreckt.
  21. Verdrahtungsstruktur nach Anspruch 20, wobei die zweite elektrisch isolierende Schicht eine dritte elektrisch isolierende Schicht (214) und eine intermetallische dielektrische Schicht (216) beinhaltet, die auf der ersten isolierenden Schicht ausgebildet ist.
  22. Verdrahtungsstruktur nach einem der Ansprüche 16 bis 19 und 21, wobei die erste isolierende Schicht eine Oxidschicht ist und die intermetallische dielektrische Schicht eine Dielektrizitätskonstante aufweist, die kleiner als eine Dielektrizitätskonstante der Oxidschicht ist.
  23. Verdrahtungsstruktur nach Anspruch 21 oder 22, wobei die intermetallische dielektrische Schicht (216) eine SiCOH-Schicht ist und die erste elektrisch isolierende Schicht (212) eine SiCN-Schicht ist.
  24. Verdrahtungsstruktur nach einem der Ansprüche 17 bis 23, wobei die erste Metallverdrahtungsstruktur eine Kupfermetallverdrahtungsstruktur ist.
  25. Verdrahtungsstruktur nach einem der Ansprüche 19 bis 24, wobei die erste Barrierenmetallschicht Tantalnitrid beinhaltet und die dritte Barrierenmetallschicht Tantal beinhaltet.
DE102006037722.2A 2005-08-06 2006-08-03 Verdrahtungsstruktur für einen integrierten Schaltkreis und Verfahren zur Herstellung derselben Active DE102006037722B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050072006A KR100640662B1 (ko) 2005-08-06 2005-08-06 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
KR10-2005-0072006 2005-08-06
US11/421,202 US7550822B2 (en) 2005-08-06 2006-05-31 Dual-damascene metal wiring patterns for integrated circuit devices
US11/421,202 2006-05-31

Publications (2)

Publication Number Publication Date
DE102006037722A1 DE102006037722A1 (de) 2007-03-29
DE102006037722B4 true DE102006037722B4 (de) 2016-02-25

Family

ID=37832773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006037722.2A Active DE102006037722B4 (de) 2005-08-06 2006-08-03 Verdrahtungsstruktur für einen integrierten Schaltkreis und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
JP (1) JP5213316B2 (de)
DE (1) DE102006037722B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200668A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance
FR2969375A1 (fr) 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060363A1 (en) * 1997-05-14 2002-05-23 Applied Materials, Inc. Reliability barrier integration for Cu application
EP1263035A1 (de) * 2001-05-23 2002-12-04 Texas Instruments Incorporated Verfahren zur Versiegelung der Kontaktlochseitenwände einer porösen Dielektrikumsschicht mit kleiner Dielektrizitätskonstante
US20030077897A1 (en) * 2001-05-24 2003-04-24 Taiwan Semiconductor Manufacturing Company Method to solve via poisoning for porous low-k dielectric
US6753260B1 (en) * 2001-10-05 2004-06-22 Taiwan Semiconductor Manufacturing Company Composite etching stop in semiconductor process integration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064140A (ja) * 2000-08-22 2002-02-28 Nec Corp 半導体装置およびその製造方法
JP2004200713A (ja) * 2000-12-19 2004-07-15 Canon Sales Co Inc 半導体装置及びその製造方法
JP2004119698A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 半導体装置およびその製造方法
JP2005072384A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060363A1 (en) * 1997-05-14 2002-05-23 Applied Materials, Inc. Reliability barrier integration for Cu application
EP1263035A1 (de) * 2001-05-23 2002-12-04 Texas Instruments Incorporated Verfahren zur Versiegelung der Kontaktlochseitenwände einer porösen Dielektrikumsschicht mit kleiner Dielektrizitätskonstante
US20030077897A1 (en) * 2001-05-24 2003-04-24 Taiwan Semiconductor Manufacturing Company Method to solve via poisoning for porous low-k dielectric
US6753260B1 (en) * 2001-10-05 2004-06-22 Taiwan Semiconductor Manufacturing Company Composite etching stop in semiconductor process integration

Also Published As

Publication number Publication date
JP2007049148A (ja) 2007-02-22
JP5213316B2 (ja) 2013-06-19
DE102006037722A1 (de) 2007-03-29

Similar Documents

Publication Publication Date Title
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
CN100431098C (zh) 金属-绝缘体-金属电容器及互连结构
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE102005063092B3 (de) Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
KR100881517B1 (ko) 반도체 소자의 구리배선 형성 방법
DE102009000625A1 (de) Zweifach-Damascene-Prozess
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102015108695B4 (de) Ausbilden von Vias um eine Metallleitung herum
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102005047111B3 (de) Verfahren zur Herstellung eines MIM-Kondensators
DE19920757B4 (de) Verfahren zum Bilden eines nicht-linearen Schaltelementes auf einer integrierten Schaltung und elektrische Zwischenverbindungsstruktur
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
US6214745B1 (en) Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final