DE102006035045A1

DE102006035045A1 - Verfahren und Vorrichtung zum Eliminieren der Indexzeit einer automatischen Testausrüstung

Info

Publication number: DE102006035045A1
Application number: DE102006035045A
Authority: DE
Inventors: Robert Stanley Loveland Kolman
Original assignee: Agilent Technologies Inc
Current assignee: Verigy Singapore Pte Ltd
Priority date: 2005-10-28
Filing date: 2006-07-28
Publication date: 2007-05-10
Also published as: CN1955751A; TW200716998A; US20070096758A1; US7378862B2; KR20070045971A

Abstract

Die vorliegende Erfindung eliminiert die Indexzeit eines SOC-Testers oder reduziert dieselbe zumindest auf die Zeitverzögerung für einen elektronischen Schalter zum Schalten oder für das Auftreten einer mechanischen Verschiebung zwischen zwei Blöcken von DUTs, die zu testen sind, auf einer DUT-Ladeplatine, die auf einem Testkopf befestigt ist.

Description

Die vorliegende Erfindung bezieht sich auf Vorrichtungen, Systeme und Verfahren zum Testen elektronischer Schaltungen unter Verwendung von automatischer Testausrüstung, und insbesondere auf Vorrichtungen, Systeme und Verfahren zum Testen von Systemchips (SOC; SOC = Systems-on-a-chip) oder anderer integrierter Schaltungen. Hersteller testen typischerweise SOC-integrierte Schaltungen (ICs), um eine ordnungsgemäße Funktionalität und Zuverlässigkeit sicherzustellen. Ein System, das üblicherweise verwendet wird, um SOC-ICs zu testen, ist der Agilent 93000 SOC-Tester, der gleichzeitige Tests unterstützt. Teile des Agilent 93000-SOC-Testers sind beschrieben in dem U.S.-Patent Nr. 6,756,778 an Hirschmann mit dem Titel „Measuring and Calibrating a Test Head", dem U.S.-Patent Nr. 5,558,541 an Botka, u. a. mit dem Titel „Blind Mate Connector for an Electronic Circuit Tester" und dem U.S.-Patent Nr. 5,552,701 an Veteran u. a., mit dem Titel „Docking System for an Electronic Circuit Tester".

1 zeigt den Agilent 93000 Tester 100, der folgende Merkmale umfasst: einen Testkopf 110 mit einer Testobjekt-(DUT-) Schnittstelle 120; einen Manipulator 130 zum Positionieren des Testkopfs 110, eine DUT-Platine 150, die in die darunter liegende DUT-Schnittstelle 120 eingesteckt wird, ein Tragegestell 140 zum Versorgen des Testkopfs 110 mit elektrischer Leistung, Wasserkühlung und komprimierter Luft (nicht gezeigt), und eine Computerworkstation (nicht gezeigt), die als Benutzerschnittstelle für den Tester 100 dient. Der Testkopf 110 umfasst Testerelektronik und zusätzliche analoge Module. Mit aktueller Technologie kann der Testkopf 110 mit 512 Pins oder 1.024 Pins konfiguriert sein, aber dies wird sich in der Zukunft wahrscheinlich erhöhen. Der 512-Pin-Testkopf unterstützt vier Kartenkäfige, während der 1.024-Pin-Testkopf acht Kartenkäfige unterstützt. Jeder Kartenkäfig kann acht digitale Platinen bzw. acht analoge Module enthalten. Eine einzelne Platine weist 16 Pins auf, was 128 Pins pro Käfig ergibt. Somit enthält ein Vier-Käfig-Testkopf 512 Pins, und ein Acht-Käfig-Testkopf 1.024 Pins. Während des Testens wird ein DUT auf einen Kontaktgeber (nicht gezeigt) auf der DUT-Platine 150 befestigt, der durch die DUT-Schnittstelle 120 mit den I/O-Kanälen verbunden ist. Die DUT-Schnittstelle 120 kann hochleistungsfähige Koaxialverkabelung und Federkontaktpins oder Pogo-Pins umfassen, die eine elektrische Verbindung mit der DUT-Platine herstellen.

Die DUT-Schnittstelle 120 liefert Andockfähigkeiten für Handhabungseinrichtungen und Waferprober. Der Andockmechanismus wird gesteuert durch komprimierte Luft (nicht gezeigt), und kann, falls erforderlich, auch manuell betrieben werden. Der Testkopf 110 ist normalerweise ein wassergekühltes System und empfängt seinen Kühlwasservorrat von dem Tragegestell 140, das wiederum durch zwei flexible Schläuche mit der Kühleinheit (nicht gezeigt) verbunden ist. Der Manipulator 130 trägt und positioniert den Testkopf 110 und liefert sechs Freiheitsgrade für genaue und wiederholbare Verbindungen zwischen dem Testkopf 110 und Handhabungseinrichtungen oder Waferprobern.

Das Tragegestell 150 ist an dem Manipulator 130 befestigt und dient als die Schnittstelle zwischen dem Testkopf 110 und einer Gleichsignalleistungsquelle, Kühlwasserquelle und Komprimierte-Luft-Quelle. Der Tester 100 kann auch zusätzliche Tragegestelle umfassen, wie z. B. analoge Tragegestelle zum Installieren zusätzlicher analoger Instrumente.

Eine HP-UX-Workstation (nicht gezeigt) kann als die Schnittstelle zwischen dem Benutzer und Tester 100 dienen. Zum derzeitigen Zeitpunkt läuft die SmarTest-Software der Agilent-93000-SOC-Reihe auf der HP-UX-Workstation unter dem HP-UX-Betriebssystem, obwohl andere geeignete Betriebssysteme, wie z. B. Linux oder andere Workstations sicherlich verwendet werden können. SmarTest ermöglicht es, dass Einstellungen und Testdaten in das Testsystem heruntergeladen werden, und ermöglicht ferner das Bearbeiten solcher Informationen. Alles Testen wird in dem Testsystem ausgeführt. Ergebnisse werden durch die Workstation ausgelesen und auf dem Bildschirm angezeigt. Während der Testprogrammausführung sind Hochladen und Herunterladen typischerweise nicht erforderlich, da die Testprozessoren unabhängig von der Workstation arbeiten, sobald das Testprogramm anfängt zu laufen.

Auf der Workstation kann ein diagnostisches Programm ausgeführt werden, um das System periodisch zu prüfen, oder um die Quelle eines Problems zu identifizieren. Die Konfiguration des Testers 100 umfasst das Zuweisen digitaler Kanalplatinen, Leistungsversorgungen und analoger Instrumente, um Kanäle des Testkopfs zu spezifizieren, und „zugeordnete Mainframe-Komponenten (wie z. B. einen alternativen Mastertakt (AMC)) außerhalb des Testkopfs zu liefern. Testheizelektronikkomponenten liefern Leistung an die verschiedenen DUTs und führen Messungen durch. Einige Testkopffunktionen und Schlüsselelemente sind: 1) Umwandlung und Verteilung von Versorgungsspannungen; 2) Schnittstellenbildung über Faseroptikkabeln mit der Workstation; 3) interne Kommunikation über Datenbus, Adressbus und Steuerbus; 4) Kommunikationstakterzeugung und Verteilung; 5) Mastertakterzeugung und Verteilung; 6) hochgenaue parametrische Messeinheit (HP PMU); 7) Schnittstellenbildung mit externem Takt; 8) Liefern von Leistung an das DUT; und 9) Durchführen von Kanalmessungen; und andere.

Jeder Pin in der Plattform liefert Perioden, Zeitgebung Pegel, Strukturen und Sequentialisierung, und ermöglicht es jedem Testerpin, unabhängig in jeder Anzahl von unterschiedlichen Modi zu arbeiten. Anstatt Testressourcen gemeinschaftlich zu verwenden, unterstützt jeder Pin einen vollen Bereich von Testermodi, einschließlich Takt, SCAN, BIST-Steuerung, funktional, APG und digitale Quelle und Erfassung. Eine solche Flexibilität in dem Tester 100 ermöglicht während des Betriebs die Gruppierung von Pins im Lauf in virtuelle Tore, um Ziel-IP-Blöcke zu testen. Als Folge kann die Plattform mehrere Blöcke gleichzeitig testen. Sobald ein Test abgeschlossen ist, können Testerpins sofort neu konfiguriert werden und in neuen Torkonfigurationen zusammengebaut werden, um einen vollständig anderen Satz von Tests durchzuführen.

Die Architektur des Testers 100 liefert Unterstützung für gleichzeitige Tests auf potentiell Dutzenden von Toren mit unterschiedlicher Sequenzierung und digitalen Datenraten. Die Testprozessor-pro-Pin-Architektur des Testers 100 ermöglicht es, dass derselbe als eine skalierbare Plattform wirkt. Der Tester 100 unterstützt Testtechnologien, die HF-, analoges, digitales und gemischtes Signal umfassen, die jeweils vollständig gleichzeitig verwendet werden können. 2 stellt die Platzierung von DUT 160 auf der Gehäuste-Teile-DUT-Platine 150 dar, und die Positionierung der DUT-Platine 150 über dem Testkopf 110.

3 stellt eine Waferprober-DUT-Platine 155 auf der DUT-Schnittstelle 120 dar. Mehrere weitere Komponenten werden dann auf der Waferprober-DUT-Platine 155 gestapelt; ein Pogo-Turm 165; eine Sondenkarte 180 und ein zu testender Wafer 190. Die DUT-Platine 155, Versteifungselementanordnung 170 und der Pogo-Turm 165 bilden zusammen eine Waferproberschnittstelle (WPI), die in zwei Größen hergestellt wird: eine 24,5 cm (9,5 Zoll) WPI und eine 30,48 cm (12 Zoll) WPI. Eine WPI-DUT-Platine (klein oder groß, entsprechend 512 oder 1.024 Pins) verbindet die Pogo-Pins der Testkopfelektronik mit den Pogo-Pins des Pogo-Turms 165. Dieselbe bildet auch das rechteckige Pogo-Pin-Layout des Testkopfs auf das kreisförmige Kontaktlayout der Pogo-Turm-Sondenkarte ab. Eine Standard-DUT-Platine, die von Agilent geliefert wird, enthält einen EEPROM, der die Platine identifiziert. Kundenspezifische WPI-DUT-Platinen können eine unterschiedliche Pin-Abbildung aufweisen, mehrere Pins verbinden oder Relais und Filterschaltungen liefern.

6 zeigt eine DUT-Ladeplatine 200 mit 16 Vorrichtungsanordnungen 210. Systemchip-ICs, die auf dem Tester 100 zu testen sind, werden eine nach der anderen auf eine DUT-Ladeplatine 200 des Testkopfs 110 geladen. Elektronische Tests werden dann auf jeder der SOC-ICs durchgeführt, nach deren Abschluss werden die SOC-ICs eine nach der anderen von der DUT-Ladeplatine 200 entfernt, die in den Testkopf 110 eingesteckt ist.

4 zeigt eine konzeptionelle Zeitleiste für einen bestehenden Lösungsansatz für das Testen einer DUT-Platine 200. Genauer gesagt, während der Zeit zum Laden (300, 310) von Vorrichtungen oder DUTs auf die Testpositionen 210 der DUT-Ladeplatine 200, und der Zeit zum Entladen (320, 330) von Vorrichtungen oder DUTs von den Testpositionen 210 der DUT-Ladeplatine 200, tritt kein elektronisches Testen von Vorrichtungen auf. Wie es in der Zeitleiste 350 zu sehen ist, ist die Zeit, die benötigt wird, um eine Gruppe von Vorrichtungen, die getestet wurden, zu entlanden, und um dann eine zweite Gruppe von Vorrichtungen, die zu testen sind, auf einen Testkopf 110 zu laden, Totzeit ist, bei der kein Testen auftritt. Diese Totzeit für Vorrichtungs- oder DUT-Laden (300, 310) und Entladen (320, 330) wird als die Indexzeit bezeichnet. Die Testzeit ist konzeptionell als 340 und 345 auf der Testzeitleitung 345 gezeigt. Derzeit ist die Indexzeit für die meisten SOC-IC-Tester bis zu etwa 10 % der Testzeit.

Da IC-Testen aufwendig und zeitaufwändig ist, ist ohne Weiteres klar, dass das Reduzieren der Indexzeit und somit der Gesamttestzeit vorteilhaft ist. Das Reduzieren der Zeitdauer, die beim Laden und Entladen von DUTs auf Testköpfe verbraucht wird, führt zu einer Reduktion der Zeit und entsprechend der Kosten, die erforderlich sind, um ICs zu testen.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
1 einen Agilent-93000-SOC-Tester.
2 einen Querschnitt einer DUT und von DUT-Platinenverbindungen zu einem Testkopf eines typischen SOC-Testers.
3 einen Querschnitt eines Wafers, einer Sondenkarte und DUT-Schnittstellenverbindung zu einem Testkopf eines typischen SOC-Testers.
4 eine typische Zeitleiste für bestehende SOC-Tester.
5 eine Zeitleiste gemäß der vorliegenden Erfindung.
6 eine typische DUT-Ladeplatine für 16 Vorrichtungen.
7 eine DUT-Ladeplatine gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit zwei Bänken, die jeweils 16 Vorrichtungen aufnehmen.
8 Testerschnittstellenpositionen.
9 Testerschnittstellenpositionen um Bank-„A"-DUT-Positionen gemäß der vorliegenden Erfindung zu testen.
10 Testschnittstellenpositionen, um Bank-„B"-DUT-Positionen gemäß der vorliegenden Erfindung zu testen.
Testzeit ist ein kritischer Kostenpunkt für SOC-Entwickler. Materialhandhabung, die den Prozess verlangsamt, ist ein Aufwand, der wo nur möglich reduziert oder eliminiert werden muss. Während Gehäusetesten war Materialhandhabung immer „Totzeit", wenn kein Testen durchgeführt werden konnte. Eine DUT-Ladeplatine 200 wäre stationär, und wird zum Testen mit DUTs geladen und entladen. Die Zeit zum Entfernen getesteter Teile und zum Einfügen neuer Teile, die zu testen sind, wird als die „Indexzeit" bezeichnet. Die vorliegende Erfindung eliminiert die Indexzeit oder reduziert dieselbe zumindest auf die Zeitverzögerung für einen elektronischen Schalter zum Hin- und Herschalten, oder für das Auftreten einer mechanischen Verschiebung zwischen zwei Bänken von DUTs, die zu testen sind.
Genauer gesagt, 7 stellt eine DUT-Ladeplatine 400 mit einer ersten „A" Bank 410 und einer zweiten „B" Bank 420 von Positionen dar. Bank-„A"-Positionen 410 und Bank-„B"-Positionen 420 sind zum Testen von 16 Vorrichtungen oder DUTs. 8 zeigt eine DUT-Ladeplatine zu der Tester-Schnittestellenplatine 450 mit Testerschnittstellenpositionen 460. Die Testerschnittstellenpositionen 460 entsprechen Bank-„A"-Positionen 410 und Bank-„B"-Positionen 420.
9 stellt eine Testerschnittstellenplatine 450 dar, die über eine DUT-Ladeplatine 400 überlagert ist, wobei die Testerschnittstellenpositionen 460 Bank-„A"-Positionen 410 entsprechen, wobei Bank-„B"-Positionen 420 offen oder unverbunden bleiben. 10 stellt die Testerschnittstellenplatine 450 überlagert über der DUT-Ladeplatine 400 dar, wobei Testerschnittstellenpositionen 460 den Bank-„B"-Positionen 420 entsprechen, wobei die Bank-„A"-Positionen 410 offen oder unverbunden bleiben.
Die DUT-Ladeplatine 400 kann entweder mechanisch oder elektrisch zwischen Bank „A" und Bank „B" der DUT-Sockel schalten. Das Schalten kann entweder ein mechanisches Schalten der DUT-Ladeplatine 400 oder ein elektrisches Schalten sein, das keine mechanischen Änderungen erfordert, und somit viel schneller ist und die Wartung mechanisch verringert. Während die Bank „A" von DUTs getestet wird, kann die Bank „B" von DUTs entladen oder neubeladen werden, dann kann die DUT-Ladeplatine 400 zu der Bank „B" von DUTs geschaltet werden, und die Bank „A" von DUTs kann entladen und neubeladen werden mit DUTs, die zu testen sind. Somit kann die Indexzeit versteckt werden und die Gesamttestzeit um die Indexzeit reduziert werden.
Die neue DUT-Ladeplatine 400 würde zweimal die aktuelle Anzahl von Sockeln oder DUT-Testpositionen 410 und 420 erfordern. Diese würden konzeptionell in eine erste und zweite Bank von Testpositionen gruppiert. Während eine Bank elektrisch verbunden ist mit dem Tester und getestet wird (von der Unterseite der DUT-Ladeplatine 400), ist die andere Bank elektrisch getrennt, und wird entladen und neubeladen mit DUT-Vorrichtungen, die zu testen sind. Mechanisches Schalten kann eine komplexere DUT-Ladeplatine erfordern, mit zusätzlichen Mechanismen zum physikalischen Bewegen der Platine zum Ändern der Ausrichtung zwischen den Testerpins und den Bank-„A"- und Bank-„B"-Verbindungsanschlussflächen. Elektrisches Schalten kann doppelte elektrische Anschlüsse zu beiden Bänken aufweisen, und einen Kippschalter oder eine ähnliche Vorrichtung zum Schalten zwischen den beiden Bänken.
Falls eine Proberhandhabungseinrichtung (nicht gezeigt) verwendet wird, die DUTs einfügt und entfernt, müsste dieselbe programmiert werden, um die beiden alternativen Bankpositionen zu erkennen, anstatt das typische Einzelbanklayout. Dies wäre unabhängig davon, ob mechanisches oder elektrisches Schalten verwendet wird, der Fall, aber erneut wird elektrisches Schalten wahrscheinlich die Programmierungs- und Ausrichtungsprobleme der Proberhandhabungseinrichtung einfacher machen. Die vorliegende Erfindung ermöglich allgemein das Entladen von getesteten Vor richtungen und das Neuladen von Vorrichtungen, die zu testen sind, parallel zum Ausführen des Tests, und entfernt somit im Wesentlichen das Laden und Entladen der Vorrichtungen von der DUT-Ladeplatine von der Testzeitleiste. Früher wurde das mechanische Handhaben der Vorrichtungen sequentiell mit dem Testen durchgeführt und hat etwa 10 zu der Testzeit addiert.
5 zeigt eine konzeptionelle Zeitleiste 500 zum Testen mit zwei Bänken von Testpositionen gemäß der vorliegenden Erfindung. Die Zeitleiste zeigt die Zeit zum Laden von Vorrichtungen in die Bank „A" 510; die Zeit zum Testen von Vorrichtungen in der Bank „A" 575, die Zeit zum Laden der Vorrichtungen in die Bank „B" 530, Schalten des Testens von der Bank „A" zu der Bank „B" 525; die Zeit zum Entladen 520 und Laden 540 von Vorrichtungen, die zu testen sind, in die Bank „A", während die Bank „B" getestet wird 585, Schalten 535 des Testens von der Bank „B" zurück zu der Bank „A", Entladen 550 und Laden (nicht gezeigt) von Vorrichtungen von der Bank „B", während die Bank „A" testet 595.
Die Zeit, die durch Handhaben von Vorrichtungen parallel zum Testen einer zweiten Bank von Vorrichtungen im Vergleich zu dem sequentiellen Testen und Handhaben von Vorrichtungen in einer einzelnen Bank eingespart wird, ist auf der Zeitleiste 500 von 5 als 560 gezeigt.
Für einen Durchschnittsfachmann auf diesem Gebiet ist ohne Weiteres ersichtlich, dass andere Entwürfe und Ausführungsbeispiele implementiert werden können, ohne von den Konzepten der vorliegenden Erfindung abzuweichen. Beispielsweise kann außer 16 auch eine andere Anzahl von Vorrichtungen, die zu testen sind, auf der DUT-Ladeplatine implementiert werden. Außerdem können andere Layouts der ersten und zweiten Bank implementiert werden. Obwohl die vorliegenden Zeichnungen die beiliegenden Bänke so darstellt, dass sie im Wesentlichen das gleiche Layout überlagert aufweisen, ist dies nicht notwendig, und andere Strukturen und Layouts sind möglich. Außerdem, obwohl die Zeitleisten konzeptionell das Entladen einer Bank am Anfang des Testens der anderen Bank und das Neuladen zum Ende des Testens darstellen, ist dies nicht notwendig. Das Grundkonzept ist zumindest zwei Bänke von Vorrichtungen, wobei die mechanische Handhabung einer Bank (Laden und Entladen) gleichzeitig mit dem Testen der zweiten Bank von Vorrichtungen mit einem mechanischen oder elektrischen Schalter geschieht, der zwischen den beiden Bänken und Aktivitäten schaltet. Jede Anzahl von physikalischen Positionen von Vorrichtungen ist nur zu Darstellungszwecken der Erfindung gezeigt und sollte nicht so gesehen werden, dass sie die gezeigte Anzahl oder Struktur begrenzt.

Claims

SOC-Testersystem (100), das folgende Merkmale umfasst: einen Testkopf (110); eine DUT-Ladeplatine (400) mit einer ersten Bank von DUT-Testpositionen (410) und einer zweiten Bank von DUT-Testpositionen (420), wobei die DUT-Ladeplatine (400) auf dem Testkopf (110) befestigt ist und elektrisch verbunden ist mit demselben; und eine Handhabungseinrichtung, wobei der Testkopf (110) eine erste Bank von DUTs in der ersten Bank von DUT-Testpositionen (410) testet, während die Handhabungseinrichtung DUTs von der zweiten Bank von DUT-Testpositionen (420) entfernt und DUTs in dieselbe einfügt.
SOC-Testersystem (100) gemäß Anspruch 1, das ferner einen Schalter umfasst, der zwischen dem Testen der ersten Bank von DUT-Testpositionen (410) und der zweiten Bank von DUT-Testpositionen (420) schaltet.
SOC-Testersystem (100) gemäß Anspruch 1 oder 2, das ferner einen Schalter umfasst, der die Handhabungseinrichtung zwischen dem Handhaben der ersten Bank von DUTs in der ersten Bank von DUT-Testpositionen (410) und der zweiten Bank von DUTs in der zweiten Bank von DUT-Testpositionen (420) schaltet.
SOC-Testersystem (100) gemäß Anspruch 2 oder 3, bei dem der Schalter ein mechanischer Schalter ist.
SOC-Testersystem (100) gemäß Anspruch 2 oder 3, bei dem der Schalter ein elektrischer Schalter ist.
SOC-Tester-DUT-Ladeplatine (400), die folgende Merkmale umfasst: eine erste Bank von SOC-DUT-Testpositionen; eine zweite Bank von SOC-DUT-Testpositionen; und einen Schalter zum Schalten zwischen der ersten und zweiten Bank von Testpositionen.
SOC-Tester-DUT-Ladeplatine (400) gemäß Anspruch 6, bei der der Schalter ein mechanischer Schalter ist.
SOC-Tester-DUT-Ladeplatine (400) gemäß Anspruch 6, bei der der Schalter ein elektrischer Schalter ist.
Verfahren zum Testen von Vorrichtungen (160, 190) in einem SOC-Tester, das folgende Schritte umfasst: Laden eines ersten Satzes von Vorrichtungen in eine erste Bank von DUT-Testpositionen (410) auf einer DUT-Ladeplatine (400), die auf einem Testkopf (110) befestigt ist; Testen des ersten Satzes von Vorrichtungen, während gleichzeitig ein zweiter Satz von Vorrichtungen in eine zweite Bank von DUT-Testpositionen (420) auf der DUT-Ladeplatine (400) geladen wird, die auf dem Testkopf (110) befestigt ist; Schalten und Testen des zweiten Satzes von Vorrichtungen, während gleichzeitig der erste Satz von Vorrichtungen entladen wird und ein dritter Satz von Vorrichtungen in die erste Bank von DUT-Testpositionen (410) auf der DUT-Ladeplatine (400) geladen wird, die auf dem Testkopf (110) befestigt ist.
Verfahren zum Testen von Vorrichtungen in einem SOC-Tester gemäß Anspruch 9, bei dem das Schalten mechanisch ist.
Verfahren zum Testen von Vorrichtungen in einem SOC-Tester gemäß Anspruch 9, bei dem das Schalten elektrisch ist.
Verfahren zum Testen von Vorrichtungen in einem SOC-Tester, das folgende Schritte umfasst: Testen eines ersten Satzes von Vorrichtungen in einer ersten Bank von DUT-Testpositionen (410) auf einer DUT-Ladeplatine (400), die auf einem Testkopf (110) befestigt ist, während gleichzeitig ein zweiter Satz von Vorrichtungen in eine zweite Bank von DUT-Testpositionen (420) auf der DUT-Ladeplatine (400) geladen wird, die auf dem Testkopf (110) befestigt ist; Schalten von Testpositionen zwischen der ersten Bank von DUT-Testpositionen (410) und der zweiten Bank von DUT-Testpositionen (420); Testen des zweiten Satzes von Vorrichtungen in der zweiten Bank von DUT-Testpositionen (420) auf der DUT-Ladeplatine (400), die auf dem Testkopf (110) befestigt ist, während gleichzeitig der erste Satz von Vorrichtungen von der ersten Bank von DUT-Testpositionen (410) auf der DUT-Ladeplatine (400) entladen wird, und ein dritter Satz von Vorrichtungen auf die erste Bank von DUT-Testpositionen (410) auf der DUT-Ladeplatine (400) geladen wird.
Verfahren zum Testen von Vorrichtungen auf einem SOC-Tester gemäß Anspruch 12, bei dem der Schaltschritt mechanisch ausgeführt wird.
Verfahren zum Testen von Vorrichtungen auf einem SOC-Tester gemäß Anspruch 12, bei dem der Schaltschritt elektrisch ausgeführt wird.