DE102006022072A1 - Messschaltung und Leseverfahren für Speicherzellen - Google Patents

Messschaltung und Leseverfahren für Speicherzellen Download PDF

Info

Publication number
DE102006022072A1
DE102006022072A1 DE102006022072A DE102006022072A DE102006022072A1 DE 102006022072 A1 DE102006022072 A1 DE 102006022072A1 DE 102006022072 A DE102006022072 A DE 102006022072A DE 102006022072 A DE102006022072 A DE 102006022072A DE 102006022072 A1 DE102006022072 A1 DE 102006022072A1
Authority
DE
Germany
Prior art keywords
memory element
electrical
partial storage
storage unit
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006022072A
Other languages
English (en)
Other versions
DE102006022072B4 (de
Inventor
Thomas Dr. Kern
Thomas Dr. Mikolajick
Jan-Malte Schley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda Flash GmbH
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Flash GmbH, Qimonda AG filed Critical Qimonda Flash GmbH
Priority to DE102006022072A priority Critical patent/DE102006022072B4/de
Priority to CN2006101639130A priority patent/CN1967721B/zh
Priority to CN2006101639041A priority patent/CN101145397B/zh
Priority to US11/542,755 priority patent/US7646647B2/en
Priority to US11/543,306 priority patent/US7616492B2/en
Publication of DE102006022072A1 publication Critical patent/DE102006022072A1/de
Application granted granted Critical
Publication of DE102006022072B4 publication Critical patent/DE102006022072B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Elektronische Schaltkreis-Anordnung, DOLLAR A mit mindestens einem Speicherelement, in welchem mindestens zwei elektrische Größen speicherbar sind, DOLLAR A mit einer mit dem Speicherelement elektrisch verbundenen Schalteinheit, welche mindestens einen ersten Schaltkreis-Pfad und einen zweiten Schaltkreis-Pfad aufweist, DOLLAR A mit einer Speichereinheit mit einer ersten Teil-Speichereinheit und einer zweiten Teil-Speichereinheit, wobei jede Teil-Speichereinheit zur Speicherung mindestens einer elektrischen Größe eingerichtet ist, DOLLAR A wobei die Schalteinheit derart eingerichtet ist, dass sie sequentiell eine erste der mindestens zwei elektrischen Größen entlang des ersten Schaltkreis-Pfades zu der ersten Teil-Speichereinheit und eine zweite der mindestens zwei elektrischen Größen entlang der zweiten Schaltkreis-Pfades zu der zweiten Teil-Speichereinheit führen kann.

Description

  • Bei den elektrisch beschreib- und löschbaren Speichern unterscheidet man flüchtige und nicht-flüchtige Speicherzellen. Zu den nicht-flüchtigen Speicherzellen gehört z.B. auch eine in 1 dargestellte so genannte Charge-Trappping-Speicherzelle 100, die in einer virtual-ground-NOR-Architektur eingesetzt werden kann und deren Aufbau auf der Grundlage eines MOS Feldeffekttransistors (MOS FET) dahingehend modifiziert ist, daß eine Gate-Isolationsschicht beispielsweise einen Schichtstapel 130 mit drei Schichten 141, 142 und 143 aufweist. Typischerweise ist eine elektrisch nicht leitende mittlere Schicht 142 der drei Schichten für das Einfangen und Speichern von Ladungsträgern vorgesehen und die äußeren Begrenzungsschichten 141 und 143 verhindern den Abfluß der Ladungsträger aus der auch als Speicherschicht 142 bezeichneten mittleren Schicht 142.
  • Mittels geeigneter Programmier-Betriebsweisen können bei der Speicherzelle 100 Ladungsträger definiert in die Speicherschicht 142 eingebracht werden, um das elektrische Verhalten der Speicherzelle 100 im Lese-Betrieb zu verändern. Mittels dieses Programmierens der Speicherzelle 100 werden unterschiedliche Ladungs-Zustände der Speicherzelle 100 erreicht, die unterschiedlichen logischen Zuständen äquivalent zugeordnet werden können und in geeignetem Lesebetrieb der Speicherzelle 100 auch wieder ausgelesen werden können.
  • Bei Anlegen einer Spannung zwischen dem Steuer-Gate 144 und dem Substrat 101 im Lese-Betrieb der Speicherzelle 100 verändert das Vorhandensein von Ladungen in der Speicherschicht 142 das vertikale elektrische Feld im Kanalbereich 150 gegenüber dem Zustand der Speicherzelle 100, bei dem keine Ladungen in der Speicherschicht 142 vorhanden sind. Das resultierende vertikale elektrische Feld im Kanalbereich aus der an gelegten Spannung und dem elektrischen Feld der Ladungsträger bei elektrisch geladener Speicherschicht 142 verändert das Betriebsverhalten der Speicherzelle 100 gegenüber dem Betriebsverhalten bei ungeladener Speicherschicht 142. Dies zeigt sich z.B. dadurch, daß die Einsatzspannung VT der Transfer-Kennlinie dieser modifizierten MOS FET Anordnung beim Einbringen von negativen Ladungsträgern zu höheren Werten verschoben wird. Beim Einbringen von positiven Ladungsträgern ergeben sich entsprechend niedrigere Einsatzspannungen.
  • Eine in dieser Art aufgebaute Speicherzelle 100 wird auch als SONOS-Speicherzelle (semiconductor-oxide-nitride-oxide-semiconductor) bezeichnet.
  • Bei dieser Speicherzelle 100 werden die Begrenzungsschichten 141, 143 üblicherweise als Oxid und die Speicherschicht 142 üblicherweise als Nitrid des Halbleitermaterials, üblicherweise Silizium, ausgeführt.
  • Charge-Trapping-Speicherzellen werden neben anderen Verfahren mittels so genannter heißer Elektronen (Channel-Hot-Electrons, CHE) programmiert, indem Elektronen in die Speicherschicht 142 beim Programmieren eingebracht werden, und können z.B. mit so genannten heißen Löchern (Hot-Holes) gelöscht werden, indem die negativ geladenen Elektronen in der Speicherschicht mittels positiv geladener Löcher (Holes) kompensiert werden.
  • Eine für eine spezielle Betriebsweise mit einer zum Programmiervorgang gegensinnig angelegten Lesespannung (reverseread) vorgesehene SONOS-Speicherzelle und mit einer an diese Betriebsweise angepaßten Dicke der Begrenzungsschichten wird üblicherweise als NROM-Speicherzelle 100 bezeichnet. Die NROM-Speicherzelle 100 ist in Bezug auf einen ersten Source-/Drain-Bereich 110 und zweiten Source-/Drain-Bereich 120 typischerweise symmetrisch aufgebaut. Die NROM Speicherzelle 100 läßt sich in mindestens zwei unterschiedlichen Betriebsweisen betreiben, bei denen sich mindestens zwei elektrische Größen ableiten lassen. Diese Betriebsweisen unterscheiden sich typischerweise in der Richtung der elektrischen Spannungen, die an die Source-/Drain-Bereiche 110 bzw. 120 beim Lesen und Programmieren der Speicherzelle 100 angelegt werden.
  • Mittels dieser zwei Betriebsweisen ist es möglich, die Speicherzelle 100 in vier unterschiedliche Ladungs-Zustände zu programmieren und somit zwei Bit zu speichern, da beim Programmier-Betrieb in der ersten Betriebs-Richtung, vom ersten Source-/Drain-Bereich 110 zum zweiten Source-/Drain-Bereich 120, die Ladungen in der Speicherschicht 142 in einem zweiten Ladungs-Speicher-Bereich 132 in der Nähe des zweiten Source-/Drain-Bereiches 120 gespeichert werden und bei symmetrisch umgekehrtem Betrieb in der zweiten Betriebsrichtung, d.h. vom zweiten Source-/Drain-Bereich 120 zum ersten Source-/Drain-Bereich 110, Ladungen in der Speicherschicht 142 im ersten Ladungs-Speicher-Bereich 131 in der Nähe des ersten Source-/Drain-Bereiches 110 gespeichert werden. Beim Lesen kann die Speicherzelle 100 so betrieben werden, daß die abgeleiteten elektrischen Größen besonders empfindlich auf vorhandene Ladungen in einem der zwei Ladungs-Speicher-Bereiche 131 bzw. 132 der Ladungs-Speicher-Schicht 142 reagieren und somit können z.B. vier unterschiedliche logische Zustände zum Speichern von zwei Bit definiert werden.
  • Allerdings bedingt das Einbringen von Ladungen in den ersten Ladungs-Speicher-Bereich 131 z.B. in der Nähe des ersten Source-/Drain-Bereiches 110 einer derartigen Speicherzelle 100 Veränderungen beim Auslesen der elektrischen Größe im Betrieb der Speicherzelle 100 in der zweiten Betriebs-Richtung zur Detektierung der Ladungsmenge im zweiten Ladungs-Speicher-Bereich 132 in der Nähe des zweiten Source-/Drain-Bereiches 120 der Speicherzelle 100 und entsprechend umgekehrt.
  • Dieses sogenannte Nebensprechen wirkt sich um so stärker aus, je größer der Unterschied der Ladungsmengen in der Speicherschicht 142 in der Nähe der beiden Source-/Drain-Bereiche 110, 120 ist. Mittels geeigneter Betriebsparameter, wie z.B. einer höheren Spannung zwischen den Source-/Drain-Bereichen 110, 120, wird dieses Nebensprechen reduziert. Jedoch wird mit der Weiterentwicklung der Technologie die effektive Kanallänge kleiner und somit der physikalische Abstand zwischen den Ladungen der beiden Seiten einer Zelle. Dies führt zu stärkerem Nebensprechen. Es ist damit zu rechnen, daß dieses Nebensprechen in Zukunft in verstärktem Maße Probleme beim Betrieb (insbesondere beim Auslesen) verursachen wird.
  • Wie in [1] beschrieben, kann dieses Nebensprechen mittels eines veränderten Betreibens der Speicherzelle verhindert, beziehungsweise stark reduziert werden.
  • Bei diesem differentiellen Speicherkonzept werden stark unterschiedliche Ladungsmengen an den beiden Speicherorten dadurch vermieden, daß die Ladungs-Zustände nicht mehr direkt den logischen Zuständen zugeordnet werden, denn bei direkter Zuordnung können sich die erwähnten großen Unterschiede der Ladungsmengen zwischen den zwei Speicherorten ergeben.
  • Um dies zu vermeiden, werden beim differentiellen Speicherkonzept z.B. zwei Ladungs-Mengen-Bereiche definiert, die verglichen mit dem gesamten Ladungs-Mengen-Bereich, der für die Programmierung der Speicherzelle zur Verfügung steht, klein ist. Die Ladungs-Zustände in den beiden Ladungs-Speicher-Bereichen 131 bzw. 132 befinden sich dann entweder in einem oberen Ladungs-Mengen-Bereich 220 (vgl. 2a bis 2d), der sich z.B. mittels der Differenz von zwei oberen Ladungs-Zuständen 214 und 213 ergibt, oder in einem unteren Ladungs-Mengen-Bereich 210, der sich z.B. mittels der Differenz von zwei unteren Ladungs-Zuständen 212 und 211 ergibt.
  • Die beiden weiteren logischen Zustände ergeben sich dann mittels einer Programmierung in der Weise, daß die Ladungs-Zustände der beiden Ladungs-Speicher-Bereiche 131 bzw. 132 sich betragsmäßig mittels eines Wertes innerhalb eines der zwei definierten Ladungs-Mengen-Bereiche 210, 220 unterscheiden. Dann ergeben sich die beiden weiteren logischen Zustände mittels des Vorzeichens der Differenz beim Betreiben der Speicherzelle in zwei unterschiedlichen Betriebsweisen, z.B. indem der Kanalbereich in einer ersten Richtung und indem der Kanalbereich in einer zweiten Richtung betrieben wird.
  • Die Auswirkung des Nebensprechens wird bei dieser Programmierung minimiert, indem es nie zu großen Differenzen der Ladungs-Mengen der beiden Ladungs-Speicher-Bereiche 210, 220 bzw. resultierenden Einsatzspannungsdifferenzen beim Betrieb in den zwei Betriebsarten kommt. Die Einsatzspannung der Speicherzelle dient als ein Beispiel für eine zu bestimmende elektrische Größe, die sich aus den Ladungs-Zuständen ergibt.
  • Für das Bestimmen der Ladungs-Zustände der Speicherzellen werden die mindestens zwei elektrischen Größen, die sich aus den Ladungs-Zuständen in den mindestens zwei unterschiedlichen Betriebsarten der Speicherzellen ergeben, sequentiell ermittelt und bereitgestellt, da sich beim differentiellen Speicherkonzept mindestens einer der Zustände aus der Differenz der elektrischen Größen ergibt.
    •
  • Benötigt werden eine Schaltungsanordnung und eine Methode zum Bestimmen und Bereitstellen der elektrischen Größen entsprechend einem Speicher-Betriebskonzept mit unterschiedlichen Betriebsweisen.
  • Es wird eine elektronische Schaltkreis-Anordnung angegeben, mit mindestens einer Speicherzelle, in welcher mindestens zwei elektrische Größen speicherbar sind. Mit der Speicherzelle ist eine Schalteinheit elektrisch verbunden, welche mindestens einen ersten Schaltkreis-Pfad und einen zweiten Schaltkreis-Pfad aufweist. Diese Schaltkreis-Pfade weisen mindestens eine Speichereinheit mit einer ersten Teil-Speichereinheit und mindestens einer zweiten Teil-Speichereinheit auf, wobei jede Teil-Speichereinheit zur Speicherung mindestens einer elektrischen Größe eingerichtet ist. Die Schalteinheit ist derart eingerichtet, daß sie sequentiell eine erste der mindestens zwei elektrischen Größen entlang des ersten Schaltkreis-Pfades zu der ersten Teil-Speichereinheit und eine zweite der mindestens zwei elektrischen Größen entlang des zweiten Schaltkreis-Pfades zu der zweiten Teil-Speichereinheit führen kann.
  • Es wird ein Verfahren zum Lesen und Speichern von mindestens zwei elektrischen Größen von mindestens einem nicht flüchtigen Speicherelement bereitgestellt.
  • Dabei wird in einer ersten von mindestens zwei Betriebsweisen des mindestens einen Speicherelementes die erste der mindestens zwei elektrischen Größen über ein Auswahlelement einem ersten von mindestens zwei Teil-Schaltkreis Pfaden zugeführt und mit einem ersten von mindestens zwei Teil-Speichereinheiten gespeichert. In einer zweiten Betriebsweise des mindestens einen Speicherelementes wird die zweite der mindestens zwei elektrischen Größen über ein Auswahlelement einem zweiten Teil-Schaltkreis Pfad zugeführt und mit einem zweiten von mindestens zwei Teil-Speichereinheiten gespeichert.
  • Es wird eine elektronische Schaltkreis-Anordnung angegeben mit mindestens einem ersten Mittel zum Speichern von mindestens zwei elektrischen Größen und mit einem mit dem Mittel zum Speichern elektrisch verbundenen Mittel zum Schalten, welches mindestens einen ersten Schaltkreis-Pfad und einen zweiten Schaltkreis-Pfad und ein zweites Mittel zum Speichern und mindestens ein drittes Mittel zum Speichern jeweils mindestens einer elektrischen Größe aufweist.
  • Das Mittel zum Schalten ist derart eingerichtet, daß es sequentiell eine erste der mindestens zwei elektrischen Größen entlang des ersten Schaltkreis-Pfades zu dem zweiten Mittel zum Speichern und eine zweite der mindestens zwei elektrischen Größen entlang des zweiten Schaltkreis-Pfades zu dem dritten Mittel zum Speichern führen kann.
  • Es wird ein Computerprogrammprodukt zum Lesen und Speichen von mindestens zwei elektrischen Größen von mindestens einem nicht flüchtigen Speicherelement angegeben, welches, wenn es von einem Prozessor ausgeführt wird, in einer ersten von mindestens zwei Betriebsweisen des mindestens einen Speicherelementes die erste der mindestens zwei elektrischen Größen über ein Auswahlelement einem ersten von mindestens zwei Teil-Schaltkreis Pfaden zuführt und mit einem ersten von mindestens zwei Teil-Speichereinheiten speichert. In einer zweiten Betriebsweise des mindestens einen Speicherelementes führt das von einem Prozessor ausgeführte Computerprogrammprodukt die zweite der mindestens zwei elektrischen Größen über ein Auswahlelement einem zweiten Teil-Schaltkreis Pfad zu und speichert sie mit einem zweiten von mindestens zwei Teil-Speichereinheiten.
    •
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen
  • 1 eine Darstellung eines Beispiels des Aufbaus einer NROM-Speicherzelle;
  • 2 eine Darstellung der Ladungs-Zustände und Ladungs-Zustands-Bereiche zum Speichern von vier Zuständen beim differentiellen Speicherkonzept einer nicht flüchtigen Speicherzelle;
  • 3 ein Blockschaltbild der Schaltkreis-Anordnung;
  • 4 eine elektrischen Schaltkreis-Anordnung mit drain-side sensing gemäß einer ersten Ausführungsform der Erfindung;
  • 5 eine Ansteuersequenz einer elektrischen Schaltkreis-Anordnung mit drain-side sensing entsprechend einer ersten Ausführungsform der Erfindung;
  • 6 eine elektrische Schaltkreis-Anordnung mit drain-side sensing entsprechend einem zweiten Ausführungsbeispiel der Erfindung;
  • 7 eine Ansteuersequenz der elektrischen Schaltkreis-Anordnung mit drain-side sensing gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 8 eine elektrische Schaltkreis-Anordnung mit source-side sensing gemäß einem dritten Ausführungsbeispiel der Erfindung;
  • 9 eine Ansteuersequenz der elektrischen Schaltkreis-Anordnung mit drain-side sensing gemäß einem dritten Ausführungsbeispiel der Erfindung.
  • 10 eine elektrische Schaltkreis-Anordnung mit drain-side sensing gemäß einer vierten Ausführungsform der Erfindung.
  • 11 eine Ausführungsform eines Schaltungsblocks einer elektrischen Schaltkreis-Anordnung mit drain-side sensing.
  • Das Speicherelement kann eine nicht flüchtige Speicherzelle sein. Bei einem nicht flüchtigen Speicherelement bleibt der Inhalt erhalten, auch wenn die Spannung für den Betrieb, d.h. Lesen und Schreiben des Speicherelementes, abgeschaltet ist. Beispiele für solche Speicherelemente sind SONOS Speicherelemente, bei denen die Siliziumnitridschicht Ladungsträger speichern kann und damit das Steuerverhalten eines modifizierten Feldeffekttransistors beeinflußt. Dabei können die SONOS Speicherelemente derart eingerichtet sein, daß sie in zwei Richtungen betrieben werden können. Solche Speicherelemente werden auch als NROM Speicherelemente bezeichnet. Neben der Ausgestaltung in planarer Form gibt es weitere Ausgestaltungen von in zwei Richtungen betreibbaren SONOS Speicherelementen, wie beispielsweise U-förmige und Finnen-förmige Speicherelemente.
  • Bei floating gate Speicherelementen, als weiteres Beispiel für solche nicht flüchtigen Speicherelemente, werden die Ladungen in einer isoliert angeordneten leitenden Schicht (z.B. Poly-Silizium) gespeichert, um das Steuerverhalten eines modifizierten Feldeffekttransistors zu beeinflussen. Wird die isoliert angeordnete leitende Schicht zum Speichern der Ladungsträger in zwei voneinander elektrisch isolierte leitende Bereiche aufgeteilt, so daß ein erster Bereich über dem Kanalbereich in der Nähe der Source und der zweite Bereich in der Nähe der Drain angeordnet ist, können, entsprechend der NROM Zelle, Ladungsträger entweder im ersten Bereich oder im zweiten Bereich über zwei unterschiedliche Betriebsweisen einer solch modifizierten floating gate Zelle (split gate) gespeichert und ausgelesen werden.
  • Auch Conductive Bridging RAM (CBRAM), bei der die Information durch das Vorhandensein einer leitenden Brücke aus Silber-Clustern gespeichert wird, kann als nicht flüchtige Speicherzelle benutzt werden.
  • Bei Ferroelectric RAM (FeRAM) wird zur nicht flüchtigen Speicherung der Information die remanente Polarisation einer ferroelektrischen Schicht, die die Größe einer Kapazität beeinflußt, benutzt.
  • Weiterhin kann als Beispiel für nicht flüchtige Speicher das Magnetoresistive RAM (MRAM) aufgeführt werden, bei dem die unterschiedliche Orientierung des Magnetisierungs-Vektors zu einer Veränderung des Widerstandes führt, um die Information zu speichern.
  • Gemäß einem weiteren Beispiel für nicht flüchtige Speicher wird bei Organic RAM (ORAM) die Widerstandsänderung eines geeigneten Materials durch Anlegen von positiven bzw. negativen Spannungen zur nicht flüchtigen Speicherung von Informationen verwendet.
  • Beim Phase Change RAM (PCRAM) wird die nicht flüchtige Speicherung durch thermisch induzierte Widerstandsänderung beim reversiblen Phasenübergang realisiert.
  • Es wird in unterschiedlichen Ausgestaltungen der Erfindung davon ausgegangen, daß die oben beschriebenen nicht flüchtigen Speicherelemente derart eingerichtet sind oder derart angesteuert werden, daß sie in zwei unterschiedlichen Betriebsweisen zur Speicherung von mehr als einem Bit je Zelle betrieben werden können, um vorteilhaft mit der im Folgenden beschriebenen elektronischen Schaltkreis-Anordnung betrieben werden zu können.
  • Durch den symmetrischen Aufbau einer SONOS Speicherzelle entsprechend einer NROM Speicherzelle, kann eine solche SONOS Zelle in zwei unterschiedlichen Richtungen betrieben werden und somit stehen zwei unterschiedliche Betriebsweisen zur Verfügung, die die Speicherung von mindesten 2 Bit pro Speicherzelle zuläßt.
  • Das mindestens eine Speicherelement ist gemäß einer Ausgestaltung der Erfindung so eingerichtet, daß die elektrischen Größen, die beim Betreiben von Speicherelementen bereitgestellt werden können, unterschiedliche Ladungs-Zustände darstellen können.
  • Die elektronische Schaltkreis-Anordnung weist gemäß einer Ausgestaltung der Erfindung eine Schalteinheit mit mindestens einem Auswahlelement auf, das die elektrische Größe, entsprechend dem Schaltzustand des Auswahlelementes, der mindestens einen Teil-Speichereinheit zuführen kann und mindestens einer Steuereinheit, die den Schaltzustand des Auswahlelementes vorgeben kann.
  • Wenn die Informationen aus einer solchen nicht flüchtigen Speicherzelle in Form von elektrischen Größen sequentiell in zwei unterschiedlichen Betriebsweisen herausgelesen wurden, können sie für die weitere Verarbeitung dieser Information in einem Speicherelement einer Teilspeichereinheit gespeichert werden, das z.B. in Form mindestens eines Kondensators ausgestaltet ist. Weitere Möglichkeiten, die ausgelesenen elektrischen Größen zu speichern, können sowohl mit volatilen Speicherelementen wie z.B. DRAMs erfolgen, als auch mit Schaltungsanordungen wie beispielsweise FlipFlops, Registern und Latches.
  • Bei dem beschriebenen Multibit Speicherschema sollen die Summe und die Differenz der zwei Speicherzellströme von jeder Seite der Multibit Zelle ermittelt bzw. detektiert werden. Nach dem Detektieren bei dem Betrieb des Speicherelementes in der ersten Richtung bzw. zweiten Richtung wird jeweils die Information gespeichert. Die Strominformation soll für eine weitere Prozessierung gespeichert werden. Dies entspricht einem sample-and-hold Mechanismus. Bei der Implementierung der Schaltungsanordnung kann die Information durch das Benutzen einer Kapazität als Speicherelement gehalten werden. Die Spannung an den zwei unterschiedlichen Kapazitäten kann dann für die weitere Prozessierung benutzt werden.
  • In der elektronischen Schaltkreis-Anordnung kann das mindestens eine Auswahlelement mindestens ein Transmissions-Gatter aufweisen.
  • Die elektronische Schaltkreis-Anordnung ist gemäß einer Ausgestaltung der Erfindung mit einer Steuereinheit so eingerichtet, daß das mindestens eine Auswahlelement erst eine erste der mindestens zwei elektrischen Größen des Speicherelementes mit der ersten der mindestens zwei Teil-Speichereinheiten koppeln kann und dann eine zweite der mindestens zwei elektrischen Größen mit einer zweiten der mindestens zwei Teil-Speichereinheiten koppeln kann.
  • Die ausgelesenen elektrischen Größen aus dem nicht flüchtigen Speicherelement können in unterschiedliche Schaltungspfade geleitet werden, indem der Schaltzustand mindestens eines Auswahlelementes eine elektrische Größe über den ausgewählten Schaltungspfad einer Teil-Speichereinheit zuführt. Dabei wird der Schaltzustand des Auswahlelementes von einer Steuereinheit kontrolliert, die synchron mit der Betriebsphase des Speicherelementes das Auswahlelement steuert. Als Auswahlelement kann eine geeignete Anordnung von Transmissions-Gattern oder z.B. auch eine entsprechende Multiplexerschaltung verwendet werden.
  • Die elektronische Schaltkreis-Anordnung kann derart verschaltet sein, daß die mindestens eine elektrische Größe in der mindestens einen Teilspeichereinheit mittels mindestens eines Kondensators gespeichert werden kann.
  • Die Steuereinheit ist gemäß einer anderen Ausgestaltung der Erfindung so eingerichtet, daß das mindestens eine Auswahlelement erst eine erste der mindestens zwei elektrischen Größen des Speicherelementes mit der ersten der mindestens zwei Teil-Speichereinheiten koppeln kann und dann eine zweite der mindestens zwei elektrischen Größen mit einer zweiten der mindestens zwei Teil-Speichereinheiten koppeln kann. Bei dieser Kopplung verändert der elektrische Zustand des Speicherelementes den elektrischen Zustand der Teil-Speichereinheit, da das Auswahlelement eine Verbindung jeweils des Speicherelementes mit mindestens einem der Schaltkreis-Pfade mit mindestens einer Teil-Speichereinheit herstellt.
  • Die elektronische Schaltkreis-Anordnung kann mit einer Steuereinheit so eingerichtet sein, daß erst eine erste elektrische Größe mittels Betreibens eines Speicherelements in einer ersten Weise bereitgestellt werden kann und dann mittels Betreiben eines Speicherelementes in einer zweiten Weise die zweite elektrische Größe bereitgestellt werden kann.
  • Ferner ist ein Verfahren zum Lesen und Speichern von mindestens zwei elektrischen Größen von mindestens einem Speicherelement vorgesehen, wobei in einer ersten von mindestens zwei Betriebsweisen des mindestens einen Speicherelementes die erste der mindesten zwei elektrischen Größen über ein Auswahlelement einem ersten von mindestens zwei Teil-Schaltkreis Pfaden zugeführt und mit einem ersten von mindestens zwei Teil-Speichereinheiten gespeichert wird.
  • In einer zweiten Betriebsweise des mindestens einen Speicherelementes wird die zweite der mindesten zwei elektrischen Größen über ein Auswahlelement einem zweiten Teil-Schaltkreis Pfad zugeführt und mit einem zweiten von mindestens zwei Teil-Speichereinheiten gespeichert.
  • Für dieses Speicherelement kann mindestens ein nicht flüchtiges Speicherelement verwendet werden.
  • Im speziellen kann als Speicherelement mindestens ein SONOS Speicherelement verwendet werden.
  • Die Änderung des Zustandes der Teil-Speichereinheit kann mittels Aufladens eines Kondensators erreicht werden. Alternativ kann die Änderung des Zustandes der Teil-Speichereinheit mittels Entladens eines Kondensators erreicht werden.
  • Der Betrieb des SONOS Speicherelementes kann so ausgeführt werden, daß in einer ersten Betriebsweise der Strom von einem ersten Anschluß des Speicherelementes zum zweiten Anschluß des Speicherelementes fließt und in einer zweiten Betriebsweise der Strom von einem zweiten Anschluß des Speicherelementes zum ersten Anschluß des Speicherelementes fließt.
  • Das SONOS-Speicherelement kann so betrieben werden, daß in einer ersten Betriebsweise eine Spannung so hoch angelegt wird, daß vornehmlich die in Stromrichtung gesehen erste Ladungsansammlung über dem Kanalbereich des Speicherelementes den Haupteinfluß auf die definierte elektrische Größe hat und in einer zweiten Betriebsweise eine zweite Spannung so hoch angelegt wird, daß beide Ladungsansammlungen über dem Kanalbereich des Speicherelementes einen wesentlichen Einfluß auf die Definition der elektrischen Größe ausüben.
  • Bei jedem Betriebsmodus des Speicherelementes kann genau ein Schaltkreis einem Pfad zugeordnet sein.
  • 1 zeigt einen prinzipiellen Aufbau einer NROM-Speicherzelle 100 gemäß einem Ausführungsbeispiel der Erfindung. Auf einem Substrat 101 sind im Abstand voneinander ein erster Source-/Drain-Bereich 110 und ein zweiter Source-/Drain-Bereich 120 angeordnet, zwischen denen sich im Substrat 101 der Kanalbereich 150 erstreckt. Oberhalb des Kanalbereiches 150 ist auf dem Substrat 101, beispielsweise aus Silizium, eine Gate-Struktur 130 ausgebildet. Die Source-/Drain-Bereiche 110 und 120 und die Gate-Struktur 130 sind typischerweise mittels elektrischer Kontakte mit weiteren Schaltungselementen verbunden.
  • Die Gate-Struktur 130 weist drei Schichten auf, in der Schichtabfolge gemäß diesem Ausführungsbeispiel einer ersten Siliziumoxidschicht 141, einer Siliziumnitridschicht 142 und einer zweiten Siliziumoxidschicht 143. Typischerweise wird der elektrische Wortleitungs-Kontakt zum Anlegen der Gate-Spannung an die Gate-Struktur 130 mittels eines flächigen Gate-Kontaktes 144 erreicht. Die Source-Drain Bereiche 110 und 120 sind typischerweise mit den Bitleitungen des Speicherarrays elektrisch verbunden.
  • Der Gate-Kontakt 144 ist mittels der Gate-Struktur 130 von dem Kanalbereich 150 im Substrat 101 elektrisch isoliert. Innerhalb der Speicherschicht 142 der Gate-Struktur 130 können Ladungen gespeichert werden. Typischerweise befindet sich der erste Ladungs-Speicher-Bereich 131 in der Nähe des ersten Source-/Drain-Bereiches 110 innerhalb der Speicherschicht 142 und der zweite Ladungs-Speicher-Bereich 132 befindet sich in der Nähe des zweiten Source-/Drain-Bereiches 120 innerhalb der Speicherschicht 142. Dabei bestimmt sich der jeweilige Ort der Ladungs-Speicher-Bereiche 131 bzw. 132 in der Nähe des ersten Source-/Drain-Bereiches 110 bzw. in der Nähe des zweiten Source-/Drain-Bereiches 120 entsprechend den Betriebsbedingungen der Speicherzelle 100.
  • Der Ort der Ladungs-Speicher-Bereiche 131 bzw. 132 bestimmt sich vor allem dadurch, daß die Elektronen im horizontalen Feld im Kanalbereich 150 mittels einer Spannung zwischen den zwei Source-/Drain-Bereichen 110 bzw. 120 so viel Energie aufgenommen haben müssen, daß sie mittels Streuung mit anderen Elektronen die Potentialbarriere der Isolierschicht an dieser Stelle überwinden können und in die Speicherschicht 142 eindringen können.
  • Die Speicherschicht 142 einer Charge-Trapping-Speicherzelle 100 befindet sich zwischen Begrenzungsschichten 141 und 143 aus einem Material mit einer höheren Energiebandlücke als die Energiebandlücke der Speicherschicht, so daß die Ladungsträger, die in der Speicherschicht 142 eingefangen werden, dort lokalisiert bleiben.
  • Wesentlich ist der Unterschied in den Energiebandlücken, was mittels Variation der Materialien der Speicherschicht 142 als auch mittels Variation der Begrenzungsschichten 141 und 143 erreicht werden kann, wobei die Differenz der Energiebandlücken für einen guten elektrischen Einschluß der Ladungsträger möglichst groß sein soll.
  • Geeignete Materialien für die Speicherschicht der Speicherzelle 100 sind typischerweise Nitride und als Begrenzungsschicht wird typischerweise ein Oxid verwendet. Die schon beschriebene NROM Speicherzelle ist ein Beispiel für eine Oxid-Nitrid-Oxid-(ONO)Speicherschichtfolge im Materialsystem von Silizium. Dabei hat die Speicherschicht Siliziumnitrid typischerweise eine Energiebandlücke von etwa 5eV und die umge benden Begrenzungsschichten sind Siliziumoxid mit einer Energiebandlücke von etwa 9 eV.
  • In Verbindung mit Siliziumoxid als Begrenzungsschicht kann z. B. alternativ Tantaloxid, Hafniumsilicat, Titanoxid (im Fall stöchiometrischer Zusammensetzung TiO2), Zirkonoxid (im Fall stöchiometrischer Zusammensetzung ZrO2), Aluminiumoxid (im Fall stöchiometrischer Zusammensetzung Al2O3) oder intrinsisch leitendes (undotiertes) Silizium als Material der Speicherschicht eingesetzt werden.
  • Die Programmierung des ersten Bits einer derartigen 2-Bit-NROM-Speicherzelle 100, erfolgt in der Art, daß mittels einer Gate-Spannung ein vertikales elektrisches Feld erzeugt wird. In der ersten Betriebsrichtung wird mittels Anlegens einer Spannung zwischen dem ersten Source-/Drain-Bereich 110 und dem zweiten Source-/Drain-Bereich 120 im Kanalbereich 150 der Speicherzelle 100 zusätzlich ein laterales elektrisches Feld in einer ersten Betriebs-Richtung erzeugt, das die Elektronen entlang der Kanallänge beschleunigt.
  • Einige Elektronen werden dabei mittels Streuung so beschleunigt, daß sie im Kanalbereich 150 in der Nähe des zweiten Source-/Drain-Bereiches 120, wo das laterale elektrische Feld am stärksten ist, über die Potentialbarriere springen und zur Ladungs-Speicher-Schicht 142 gelangen und den zweiten Ladungs-Speicher-Bereich 132 definieren.
  • Mittels einer solchen Ladungsansammlung in der Ladungs-Speicher-Schicht 142 ändert sich die Einsatzspannung der Speicherzelle 100, was typischerweise mittels Anlegens einer Lesespannung in zur ersten Betriebs-Richtung umgekehrten Richtung feststellbar ist. Das zweite Bit in dieser Speicherzelle 100 wird typischerweise dadurch programmiert, daß eine zur ersten Betriebsrichtung umgekehrte Spannung zwischen dem zweiten Source-/Drain-Bereich 120 und ersten Source-/Drain-Bereich 110 angelegt wird.
  • Dabei werden die Elektronen in der Nähe des ersten Source-/Drain-Bereiches 110 über die Potentialbarriere in den ersten Ladungs-Speicher-Bereich 131 der Ladungsspeicherschicht 142 gelangen. Mittels Anwesenheit oder Abwesenheit von negativen Ladungen in den Ladungs-Speicher-Bereichen 131 bzw. 132 kann in einer nicht flüchtigen Speicherzelle 100, wie beispielsweise einer NROM-Zelle, eine Information von 2-Bit in geometrisch auseinander liegenden Ladungs-Speicher-Bereichen abgespeichert werden.
  • Beim Auslesen der Zustände wird bei dieser Betriebsweise jeweils mit einer zum Programmiervorgang gegensinnig angelegten Lesespannung (reverse-read) zwischen den jeweiligen Source-/Drain-Bereichen 110 bzw. 120 der Ladungs-Zustand detektiert.
  • Der vorwiegend symmetrische Aufbau dieser Speicherzelle 100 ermöglicht einen Betrieb in einer ersten Betriebsrichtung vom ersten Source-/Drain-Bereich 110 zum zweiten Source-/Drain-Bereich 120, sowie einen entsprechend umgekehrten Betrieb vom zweiten Source-/Drain-Bereich 120 zum ersten Source-/Drain-Bereich 110.
  • Diese Betriebsrichtungen werden sowohl für das Programmieren als auch für das Lesen benutzt. Wenn z.B. beim Programmieren der Betrieb in der ersten Richtung erfolgt, erfolgt das Auslesen dieses Ladungs-Zustandes, der im zweiten Ladungs-Speicher-Bereich 132 gespeichert vorliegt, indem die Speicherzelle 100 in der umgekehrten Richtung betrieben wird, so daß der zweite Ladungs-Speicher-Bereich 132 vornehmlich für die sich ergebende elektrische Größe entscheidend ist. Der erste Ladungs-Zustand in der Nähe des ersten Source-/Drain-Bereiches 110 im Ladungs-Speicher-Bereich 131 wird bei entsprechend jeweilig umgekehrter Betriebsweise programmiert und gelesen.
  • Mittels dieser zwei Betriebsweisen ist es möglich, mindestens vier unterschiedliche elektrische Zustände und somit mindestens zwei Bit zu speichern, da in den zwei Ladungs-Speicher-Bereichen 131 und 132 Ladungsträger gespeichert sein können oder mittels der entsprechend umgekehrt geladenen Ladungsträger kompensiert sein können.
  • Das Detektieren der gespeicherten Information erfolgt z.B. mittels Ermittlung der Einsatzspannung oder Schwellspannung des Speicherzellen-Transistors VT als eine mögliche elektrische Größe, die den Ladungs-Zustand des Speicherelementes definiert.
  • Das Nebensprechen, bei dem Ladungen z.B. im zweiten Ladungs-Speicher-Bereich 132 die elektrische Größe beim Auslesen des ersten Ladungs-Speicher-Bereiches 131 beeinflussen, kann sich wie folgt auswirken. Zum Lesen der NROM-Speicherzelle 100 wird eine bestimmte Steuer-Gate-Spannung zwischen Steuer-Gate 144 und erstem Source-/Drain-Bereich 110 angelegt. Außerdem wird eine positive Spannung zwischen erstem Source-/Drain-Bereich 110 und zweitem Source-/Drain-Bereich 120 angelegt.
  • Bei dieser Spannungsrichtung wird dann die Ladungsmenge der Speicherschicht in der Nähe des ersten Source-/Drain-Bereiches 110 detektiert, da bei dieser Betriebs-Richtung die Inversionsschicht-Ladung im Kanalbereich 150 in der Nähe des ersten Source-/Drain-Bereiches 110 größer ist als die Inversionsschicht-Ladung im Kanalbereich in der Nähe des zweiten Source-/Drain-Bereiches 120.
  • Ist z.B. eine negative Ladung in der Nitridschicht im ersten Ladungs-Speicher-Bereich 131 in der Nähe des ersten Source-/Drain-Bereiches 110 gespeichert, so behindert diese für positiv dotiertes Kanalgebiet 150 das Ausbilden eines leitfähigen Kanals zwischen erstem Source-/Drain-Bereich 110 und zweitem Source-/Drain-Bereich 120 und es fließt bei dieser Gate-Spannung ein signifikant geringerer Strom, als wenn kei ne negative Ladung in der Nitridschicht 142 im ersten Ladungs-Speicher-Bereich 131 gespeichert wäre.
  • Ist z.B. keine negative elektrische Ladung im ersten Ladungs-Speicher-Bereich 131 in der Nähe des ersten Source-/Drain-Bereiches 110 vorhanden, aber negative elektrische Ladungen im zweiten Ladungs-Speicher-Bereich 132 in der Nähe des zweiten Source-/Drain-Bereiches 120 der NROM-Zelle 100, kann dies auch dazu führen, daß sich die Einsatzspannung der Transferkennlinie beim Betrieb in der ersten Betriebs-Richtung der NROM-Zelle 100 so verändert, daß beispielsweise kein Drain-Strom bei der bestimmten Gate-Spannung fließt.
  • Um den Effekt des Nebensprechens, der sich um so stärker auswirkt, je größer der Unterschied der Ladungsmengen in der Speicherschicht 142 in den beiden Ladungs-Speicher-Bereichen 131 und 132 ist, zu reduzieren, wurde das differentielle Speicherkonzept [1] eingeführt, welche Veröffentlichung hiermit durch Bezugnahme vollständig in die Beschreibung aufgenommen wird.
  • Beim Programmieren der Speicherzelle 100 werden unterschiedliche Ladungs-Zustände der Speicherzelle 100 erreicht. Bei der beschriebenen NROM-Speicherzelle 100 können für beide der zwei Ladungs-Speicher-Bereiche 131 und 132 definierte Ladungs-Zustände programmiert und wieder ausgelesen werden. Diese Ladungs-Zustände können mittels geeigneter Kombination unterschiedlichen logischen Zuständen äquivalent gesetzt werden und somit der Speicherung von binären Informationen dienen. Dabei kann die Menge der Ladungen, die in den Ladungs-Speicher-Bereichen 131 und 132 gespeichert wird, geeignet gewählt werden und ist auf einer analogen Skala frei zu wählen.
  • Typischerweise werden mehrere Bereiche einer gewissen Menge an Ladungen für die Zuordnung zu einem Ladungs-Zustand der Ladungs-Speicher-Bereiche 131 und 132 definiert, um dadurch eine gewisse Digitalisierung der Programmierung vorzunehmen und so eine größere Fehlerresistenz für das Programmieren und Lesen bei z.B. veränderten Betriebsbedingungen der Speicherzellen oder Herstellungstoleranzen der Speicherzellen zu erreichen.
  • Genauigkeiten beim Programmieren und Lesen sowie bei der Herstellung der Speicherzellen und der Alterung der Speicherzellen bestimmen die Breite der Ladungs-Speicher-Bereiche 131, 132.
  • In 2a sind die unterschiedlichen logischen Zustände zum Speichern von zwei Bit gemäß dem differentiellen Speicherkonzept, welches auch als Multibit Speicherschema bezeichnet wird, dargestellt. Mit den ausgefüllten Kreisen 251 bis 258 ist jeweils der Wert der Einsatzspannung, resultierend aus den Ladungs-Zuständen des ersten Ladungs-Speicher-Bereiches 131 bzw. des zweiten Ladungs-Speicher-Bereiches 132, einer Speicherzelle symbolisiert. Dabei stehen die ungeraden Bezugszeichen 251, 253, 255 und 257 jeweils für die Ladungs-Zustände des ersten Ladungs-Speicher-Bereiches 131 und die geraden Bezugszeichen 252, 254, 256 und 258 für die Ladungs-Zustände des zweiten Ladungs-Speicher-Bereiches 132.
  • Die vier Ladungs-Zustände sind auf zwei Ladungs-Mengen-Bereiche 210 und 220 verteilt. Dabei ist der Abstand zwischen den zwei Ladungs-Mengen-Bereichen 210 und 220 typischerweise größer als der Abstand der Ladungs-Zustände innerhalb eines Ladungs-Mengen-Bereiches.
  • Der Abstand der zwei Ladungs-Mengen-Bereiche 210 und 220 ist so gewählt, daß unter praktischen Bedingungen eine sichere Unterscheidung beim Lesen der Speicherzelle möglich ist, ob ein Ladungs-Zustand entsprechend einem unteren, ersten Ladungs-Mengen-Bereich 210 oder ein Ladungs-Zustand entsprechend einem oberen, zweiten Ladungs-Mengen-Bereich 220 programmiert wurde.
  • Beim in 2a dargestellten ersten logischen Zustand liegt der Ladungs-Zustand 251 des ersten Ladungs-Speicher-Bereiches 131 unterhalb des Ladungs-Zustandes 252 des zweiten Ladungs-Speicher-Bereiches 132, wobei der logische Zustand sich beim Lesen sowohl mittels des Vorzeichens der Einsatzspannungsdifferenz beim Vergleich des Lese-Betriebs in der zweiten Richtung im Vergleich zum Lese-Betrieb in der ersten Betriebsrichtung ergibt, als auch mittels der Lage der Einsatzspannungen in beiden Lese-Richtungen entsprechend dem unteren, ersten Ladungs-Mengen-Bereich 210.
  • Der in 2b dargestellte zweite logische Zustand ergibt sich nunmehr in analoger Form, wobei sich jetzt das umgekehrte Vorzeichen der Einsatzspannungsdifferenz beim Vergleich des Lese-Betriebs in der zweiten Richtung im Vergleich zum Lese-Betrieb in der ersten Betriebsrichtung ergibt. Die Differenz zwischen den Ladungs-Zuständen entsprechend 2a und den Ladungs-Zuständen entsprechend 2b sind dabei typischerweise betragsmäßig vergleichbar, allein das mathematische Vorzeichen der Differenz der beiden Einsatzspannungen ist für die Auswertung des gespeicherten logischen Zustandes ausschlaggebend. Da zur Unterscheidung der logischen Zustände entsprechend 2a und 2b nur das Vorzeichen der Differenz detektiert werden muß, kann für einen sicheren Betrieb die Differenz der Ladungszustände innerhalb des Ladungs-Mengen-Bereiches 210 gewählt werden.
  • Der in 2c dargestellte dritte logische Zustand und der in 2d dargestellte vierte logische Zustand ergeben sich in vergleichbarer Weise wie der erste und der zweite logische Zustand, wobei sich hier die entsprechenden Einsatzspannungen jeweils auf dem höheren Niveau entsprechend des oberen, zweiten Ladungs-Mengen-Bereiches 220 ergeben. Auch hier ist für den Unterschied zwischen dem dritten logischen Zustand und dem vierten logischen Zustand das Vorzeichen der jeweiligen Differenz der entsprechenden Einsatzspannungen maßgeblich.
  • Ein Vorteil des differentiellen Speicherkonzeptes, gemäß 2a bis 2d ist darin zu sehen, daß jeweils die Differenz zwischen dem ersten Ladungs-Speicher-Bereich 131 und zweiten Ladungs-Speicher-Bereich 132 der Speicherzelle programmiert und gelesen wird, wobei beide Einsatzspannungen innerhalb eines kleinen Einsatzspannungsbereichs liegen. Es treten entsprechend den kleinen Ladungs-Zustands-Unterschieden in den beiden Ladungs-Speicher-Bereichen 131 und 132 nie größere Einsatzspannungsdifferenzen zwischen den beiden Seiten einer Zelle auf, womit das Nebensprechen reduziert wird.
  • Als ein Beispiel für das differentielle Speicherkonzept kann die Differenz der Einsatzspannungen zwischen dem niedrigeren Einsatzspannungsbereich, welcher dem unteren, ersten Ladungs-Mengen-Bereich 210 entspricht, und dem höheren Einsatzspannungsbereich, welcher dem oberen, zweiten Ladungs-Mengen-Bereich 220 entspricht, mit ca. 1,5 V und die Einsatzspannungs-Differenz innerhalb des Ladungs-Mengen-Bereiches 210 bzw. 220, d.h. zwischen z.B. dem ersten Ladungs-Zustand 251 und dem zweiten Ladungs-Zustand 252 bzw. z.B. dem dritten Ladungs-Zustand 255 und dem vierten Ladungs-Zustand 256 mit ca. 300 mV angegeben werden. Es sind jedoch auch andere Differenzen realisierbar.
  • Im zuvor beschriebenen Beispiel sind vier Ladungs-Zustände, die auf zwei Ladungs-Mengen-Bereiche 210 und 220 verteilt sind, beschrieben worden. Es handelt sich folglich um eine 2-Bit-Speicherzelle. werden zusätzlich zum ersten Ladungs-Mengen-Bereich 210 und zweiten Ladungs-Mengen-Bereich 220 einer oder mehrere zusätzliche Ladungs-Mengen-Bereiche definiert, so können in analoger Weise zusätzliche Bits in einer Speicherzelle programmiert und ausgelesen werden.
  • Aus dem Grundverständnis des Betriebskonzeptes entsprechend der NROM-Speicherzelle 100 lassen sich noch weitere Betriebsweisen einer Speicherzelle definieren, um programmierte Zustände auszulesen.
  • Sofern die Genauigkeit der Messung der Einsatzspannung es zuläßt, kann das Auslesen der Einsatzspannungsniveaus in den beiden Betriebsrichtungen auch bei Betrieb nur in einer Richtung ermittelt werden. Dabei werden unterschiedliche Spannungen zwischen erstem Source-/Drain-Bereich und zweitem Source-/Drain-Bereich in der weise angelegt, daß mittels einer deutlich geringeren Spannung von z.B. 0,4 V das beschriebene Nebensprechen ausgenutzt wird, um das mittlere Niveau der Einsatzspannung und damit den Ladungs-Mengen-Bereich 210 bzw. 220 und evtl. weitere Ladungs-Mengen-Bereiche zu bestimmen.
  • Indem die gleiche Betriebsrichtung beibehalten wird, aber eine höhere Spannung angelegt wird, um das Nebensprechen zu verringern, wird der Betrag des Ladungs-Zustandes eines relevanten Ladungs-Speicher-Bereiches wie z.B. 210, 220 oder weiterer Ladungs-Mengen-Bereiche der aktuellen Betriebsrichtung detektiert und kann im Vergleich zum mittleren Niveau des Ladungs-Mengen-Bereiches herangezogen werden, um das Vorzeichen der Niveaudifferenz zu bestimmen. Somit hat man sowohl das Niveau der Einsatzspannung als auch das Vorzeichen der Einsatzspannungsdifferenz bestimmt. Die Einsatzspannung dient hier als ein Beispiel für eine elektrische Größe, die sich je nach Betriebskonzept aus den Ladungs-Zuständen der Speicherzelle ergeben kann. Es können auch andere elektrische Größen, wie z.B. spezifische Ströme bei definierten Betriebsbedingungen, aus den Ladungs-Zuständen abgeleitet werden.
  • Im Folgenden werden eine elektronische Schaltungsanordnung und ein Verfahren zum Ermitteln und Bereitstellen von elektrischen Größen eines Speicherelementes erläutert, wobei mit Hilfe einer Steuereinheit das Speicherelement in mindestens zwei unterschiedlichen Betriebsweisen angesteuert und betrieben wird und die dabei sequentiell ausgelesenen elektrischen Größen synchronisiert mindestens zwei unterschiedlichen Teil-Schaltkreis Pfaden zugeführt werden. Die mit diesen Schaltkreis Pfaden verbundenen Teil-Speichereinheiten speichern die resultierenden elektrischen Größen und stellen sie für die weitere Prozessierung bereit.
  • 3 zeigt ein Blockschaltbild einer elektronischen Schaltkreis-Anordnung 300 zum Ermitteln und Bereitstellen von elektrischen Größen der oben beschriebenen Speicherzellen. Die Grundschaltung der Schaltkreis-Anordnung 300 weist auf: eine Reihenschaltung von einem ersten Decoder 305, einem Speicherarray 310, einem zweiten Decoder 320, mehreren parallel geschalteten Teil-Schaltkreispfaden 330 und 340, einen Strom/Spannungswandler 380 und eine parallel geschaltete Steuereinheit 370, die über ihre Steuerleitungen 371 bis ggf. 376 sowohl mit dem ersten Decoder 305, dem Speicherarray 310, dem zweiten Decoder 320 als auch mit den Teil-Schaltkreispfaden 330 und 340 verbunden ist. Die Teil-Schaltkreispfade 330 und 340 sind jeweils mit den Teil-Speichereinheiten 335 und 345 verbunden.
  • Eine optionale Erweiterung der Schaltung mit zusätzlichen Teil-Schaltkreispfaden ist mittels einem zu den anderen Teil-Schaltkreispfaden 330 und 340 entsprechend parallel geschalteten optionalen zusätzlichen Teil-Schaltkreispfad 350 mit dem Anschluß zu seiner zusätzlichen Teil-Speichereinheit 355 und dem Anschluß 376 zur Steuereinheit 370 möglich.
  • Der erste Decoder 305 hat einen ersten Anschluß 311 und einen zweiten Anschluß 301. Der erste Anschluß 311 der Reihenschaltung am ersten Decoder 305 ist typischerweise mit einem niedrigeren elektrischen Potential V1 verbunden als ein zweiter Anschluß 382 der Reihenschaltung am Strom/Spannungswandler 380, der mit einem Potential V2 verbunden ist.
  • Das Speicherarray 310 hat einen ersten Anschluß 302 und einen zweiten Anschluß 312. Der zweite Anschluß 301 des ersten Decoders 305 ist mit dem ersten Anschluß 302 am Speicherarray 310 verbunden.
  • Der zweite Anschluß 312 des Speicherarrays 310 ist mit einem ersten Anschluß 321 der zweiten Decoderschaltung 320 verbunden, deren zweiter Anschluß 322 mit einem ersten Anschluß 331 eines ersten Teil-Schaltkreispfades 330 und mit einem ersten Anschluß 341 eines zweiten Teil-Schaltkreispfades 340 verbunden ist; weiterhin kann der zweite Anschluß 322 der zweiten Decoderschaltung 320 mit einem ersten Anschluß 351 von optional zusätzlichen Teil-Schaltkreispfaden 350 verbunden werden.
  • Jeder Teil-Schaltkreispfad 330, 340 und gegebenenfalls jeder der zusätzlichen Teil-Schaltkreispfade 350 ist mit seinem jeweiligen dritten Anschluß 333 bzw. 343 und gegebenenfalls 353 mit einem ersten Anschluß 336, 346 und gegebenenfalls 356 mit je einer Teil-Speichereinheit 335, 345 und gegebenenfalls 355 mit den Anschlüssen 336, 346 und 356 der Teil-Speichereinheit 335, 345 und gegebenenfalls 355 verbunden. Ein zweiter Anschluß 337, 347 und optional 357 der Teil-Speichereinheiten 335, 345 und gegebenenfalls 355 kann jeweils mit einem niedrigeren oder höheren (beispielsweise bei source-side sensing) Potential als der zweite Anschluß 382 der Reihenschaltung am Strom/Spannungswandler 38U verbunden werden. Zweite Anschlüsse 332, 342, und gegebenenfalls 352 der Teil-Schaltkreispfade 330, 340 und optional 350 sind miteinander verbunden und mit einem ersten Anschluß 381 des Strom/Spannungswandlers 380 verbunden.
  • Ein zweiter Anschluß 382 des Strom/Spannungswandlers 380, welcher dem zweiten Anschluß der Reihenschaltung entspricht, kann mit einem höheren elektrischen Potential V2 verbunden werden.
  • Von der Steuereinheit 370 führt beispielsweise je mindestens eine Steuerleitung 371 zu dem ersten Decoder 305, eine Steuerleitung 372 zu dem Speicherarray 310, eine Steuerleitung 373 zu dem zweiten Decoder 320, eine Steuerleitung 374 zu dem ersten Teil-Schaltkreispfad 330, eine Steuerleitung 375 zu dem zweiten Teil-Schaltkreispfad 340 und gegebenenfalls Steu erleitungen wie die Steuerleitung 376 zu optionalen zusätzlichen Teil-Schaltkreispfaden wie dem zusätzlichen Teil-Schaltkreispfad 350.
  • Der Betrieb der Schaltungsanordnung 300 wird im Folgenden unter Bezugnahme auf 3 näher erläutert:
    Wenn mittels der Ansteuerung der Steuereinheit 370 sowohl der ersten Adress-Decoderschaltung 305, als auch des Speicherarrays 310, als auch der zweiten Adress-Decoderschaltung 320 ein Speicherelement im Speicherarray 310 in einer ersten Weise betrieben wird, wird mittels der Steuereinheit 370 der erste Teil-Schaltkreispfad 330 so geschaltet, daß die resultierende elektrische Größe den Zustand der ersten Teil-Speichereinheit 335 ändert. Die anderen Teil-Schaltkreispfade 340 und gegebenenfalls 350 werden mittels der Steuereinheit 370 so geschaltet, daß die zugehörigen Teil-Speichereinheiten 345 und gegebenenfalls 355 unverändert bleiben.
  • Wenn in einem weiteren Schritt mittels der Ansteuerung der Steuereinheit 370 sowohl der ersten Decoderschaltung 305, als auch des Speicherarrays 310, als auch der zweiten Decoderschaltung 320 ein Speicherelement im Speicherarray 310 in einer zweiten Weise betrieben wird, wird mittels der Steuereinheit 370 der zweite Teil-Schaltkreispfad 340 so geschaltet, daß die resultierende elektrische Größe den Zustand der zweiten Teil-Speichereinheit 345 ändert. Die anderen Teil-Schaltkreispfade 330 und gegebenenfalls 350 werden mittels der Steuereinheit 370 so geschaltet, daß die zugehörigen Teil-Speichereinheiten 335 und gegebenenfalls 355 unverändert bleiben.
  • Danach stehen mittels der Zustandsänderungen der Teil-Speichereinheiten 335 und 345 und gegebenenfalls zusätzlicher Teil-Speichereinheiten wie 355 die elektrischen Größen bereit, um weiter prozessiert zu werden.
  • Der Strom/Spannungswandler 380 kann benutzt werden, um elektrische Größen vom Speicherelement aus dem Speicherarray 310 für die Teil-Speichereinheiten 335, 345 und gegebenenfalls 355 geeignet zu wandeln.
  • 4 zeigt eine Detail-Realisierung mit Einzelelementen der elektronischen Schaltkreis-Anordnung 300 aus 3 gemäß einem ersten Ausführungsbeispiel der Erfindung. Dabei wird aus Gründen der einfachen Beschreibung der Erfindung auf eine nähere Beschreibung der ersten Adress-Decoderschaltung verzichtet. Die Decoderschaltungen sind hier aus Gründen der einfacheren Beschreibung einstufig ausgeführt. Die Decoder können auch mehrstufig ausgestaltet sein.
  • Wie in 4 dargestellt ist, weist eine erste Variante 400 der drain-side sensing Mess-Schaltungs-Anordung 300 in Reihe nebeneinander angeordnete Speicherelemente wie z.B. 401 im Speicherelemente-Array 310 auf, aus denen mit Hilfe des ersten Decoders und von Auswahltransistoren wie z.B. 402 und 403 des zweiten Decoders 320 und der mit dem Speicherarray 310 und dem zweiten Decoder 320 verbundenen Steuereinheit 370 ein Speicherelement 401 ausgewählt werden kann und eine elektrische Größe des Speicherelementes 401 einem von der Steuereinheit 370 kontrollierten Teil-Schaltkreispfad wie z.B. 330 oder 340 zugeführt werden kann.
  • Entsprechend 4, weist die Mess-Schaltungs-Anordung 300 gemäß einer ersten Ausführungsform 400 in Reihe nebeneinander angeordnete Speicherelemente 401 mit jeweils einem ersten Anschluß (erster Source-/Drain-Bereich) 404, einem zweiten Anschluß (zweiter Source-/Drain-Bereich) 405 und einem Steueranschluß (Gate) 406 auf, die jeweils mit dem zweiten Anschluß 405 des ersten Speicherelementes 401 an dem ersten Anschluß des daneben angeordneten Speicherelementes elektrisch verbunden sind.
  • Diese nebeneinander angeordneten Speicherelemente 401 stellen einen Ausschnitt des Speicherarrays 310 dar, in dem in der virtual ground'-Architektur des Speicherelement-Arrays 310 mehrere solcher nebeneinander angeordneten Speicherelemente 401 parallel geschaltet vorliegen können. Das Speicherelement-Array 310 kann aber auch in anderen Speicherelement-Architekturen vorliegen, als in diesem ersten Ausführungsbeispiel dargelegt ist.
  • Die Steueranschlüsse 406 der in einer Reihe nebeneinander angeordneten Speicherelemente 401 sind jeweils elektrisch miteinander verbunden und können mit der Steuereinheit 370 verbunden sein. Die ersten Anschlüsse wie 404 und die zweiten Anschlüsse 405 der Speicherelemente wie z.B. 401 können entsprechend weiterer Beschaltung mit dem Massepotential oder einem anderen ersten Potential verbunden werden. Dabei kann dieses erste Potential V1 niedriger sein als ein zweites Potential V2, welches am zweiten Anschluß 382 des Strom/Spannungswandlers 380 bereitgestellt wird.
  • Die Speicherelemente wie z.B. 401 des Speicherelement-Arrays 310 können über die Auswahltransistoren 402 bzw. 403 des zweiten Decoders 320 mit den Teil-Schaltkreispfaden wie 330 bzw. 340 verbunden sein. Die Auswahltransistoren 402 bzw. 403 besitzen einen ersten Anschluß 407 bzw. 408, einen zweiten Anschluß 409 bzw. 410 und einen dritten Anschluß 411 bzw. 412. Der dritte Anschluß 411 bzw. 412 der Auswahltransistoren 402 bzw. 403 kann mit der Steuereinheit 370 verbunden sein.
  • Der erste Anschluß 404 der Speicherelemente 401 ist jeweils mit einem ersten Anschluß 407 des ersten Auswahltransistors 402 verbunden. Der zweite Anschluß 405 der Speicherelemente 401 ist jeweils mit einem ersten Anschluß 408 des zweiten Auswahltransistors 403 verbunden.
  • Die jeweils zweiten Anschlüsse 409 bzw. 410 der Auswahltransistoren 402 und 403 des zweiten Decoders 320 sind jeweils miteinander z.B. mittels einer Verbindungsleitung 449 und an einem Ausgangsknoten 413 des zweiten Decoders 320 verbunden und außerdem mit dem ersten Anschluß (Source) 414 eines Regel-Feldeffekt-Transistors 415 einer Potentiostaten-Schaltung 416 verbunden. Die Potentiostaten-Schaltung 416 dient dazu, das Potential der Speicherelemente 401 während des Auslesens der elektrischen Größe unter unterschiedlichen Betriebsbedingungen der elektronischen Schaltung 300 möglichst konstant zu halten.
  • Der erste Anschluß 414 der Potentiostaten-Schaltung 416, aufweisend den Regel FET 415 und einen Operationsverstärker 417, ist mit dem invertierenden Eingang 418 des Operationsverstärkers 417 verbunden. Der nicht invertierende Eingang 419 kann an ein Referenzpotential VR angeschlossen sein. Der Ausgang 420 des Operationsverstärkers 417 ist mit dem Steueranschluß 421 (Gate) des Regel-Feldeffekt-Transistors 415 verbunden.
  • Bei der Beschreibung der Schaltung wird davon ausgegangen, daß für den Regel-FET ein N-Typ eingesetzt wird. Wenn ein P-Typ Regel-FET eingesetzt würde, wären die Anschlüsse am Operationsverstärker 417 vertauscht. An Stelle des Operationsverstärkers 417 kann auch ein hier der Übersichtlichkeit halber nicht näher ausgeführter Differenzverstärker eingesetzt werden.
  • Der zweite Anschluß 422 des Regel-Feldeffekt-Transistors 415, der identisch mit dem zweiten Anschluß 422 der Potentiostaten Schaltung 416 ist, ist mit den zwei elektrischen Pfaden 330 bzw. 340 verbunden. In jedem dieser elektrischen Pfade 330 bzw. 340 liegen zwei Schalter 423 und 424 bzw. 425 und 426 in Serie miteinander verbunden. D.h. der jeweils erste Anschluß 427 bzw. 428 eines ersten Schalters 424 bzw. 426 im jeweiligen Pfad 330 bzw. 340 ist mit dem zweiten Anschluß 422 des Regel-Feldeffekt-Transistors 415 verbunden.
  • Der zweite Anschluß 429 bzw. 430 des ersten Schalters 424 bzw. 426 im jeweiligen Pfad 330, 340 ist mit dem ersten Anschluß 431 bzw. 432 eines zweiten Schalters 423 bzw. 425 verbunden. Die Schalter 423, 424, 425 und 426 in den beiden Pfaden 330 bzw. 340 können mittels der Steuereinheit 370 geschaltet werden.
  • Beide zweiten Anschlüsse 433 bzw. 434 der zweiten Schalter 423 und 425 in den zwei Pfaden 330, 340 sind miteinander verbunden. Diese Verbindung ist mit einem ersten Anschluß 435 eines als Diode geschalteten Feldeffekttransistors 436 verbunden und ein zweiter Anschluß 382 dieser Diodenschaltung kann mit der Spannungsversorgung oder einem zweiten Potential V2, das typischerweise höher als das erste Potential V1 ist, verbunden werden.
  • Um als Diode zu wirken, ist der erste Anschluß 435 des Feldeffekttransistors 436 mit dem Steueranschluß 438 des Feldeffekttransistors 436 verbunden. Die Strom/Spannungswandlung, die durch einen solcherart geschalteten Feldeffekttransistor 436 erreicht wird, kann auch durch einen als aktive Last geschalteten Transistor erreicht werden. Eine weitere Ausführungsform wäre durch den Einsatz eines geeigneten Widerstandes zu erreichen. Mit einer solchen Strom/Spannungswandlung kann erreicht werden, daß eine geringe Änderung der Stromstärke eine möglichst große Änderung der Spannung zur Folge hat.
  • Der zweite Anschluß 429 bzw. 430 des jeweils ersten Schalters 424 und 426 in den beiden Pfaden 330 bzw. 340 ist mit einem ersten Anschluß 439 bzw. 440 eines Kondensators 441 bzw. 442 verbunden, dessen zweiter Anschluß 443 bzw. 444 beispielsweise mit dem Bezugspotential oder einem anderen ersten Potential V1 verbunden werden kann.
  • Die Schaltelemente 423, 424, 425 und 426 können von der Steuereinheit 370 kontrolliert werden und sind z.B. als Transmis sions-Gatter (Transmission Gate) Bauelement oder z.B. als Transfer-Gatter (Transfer Gate) Bauelement ausgeführt. Auch andere Ausführungsformen dieses Schaltelementes können in alternativen Ausgestaltungen der Erfindung eingesetzt werden.
  • Eine elektronische drain-side sensing Meß-Schaltkreis-Anordnung 600 gemäß einem zweiten Ausführungsbeispiel der Erfindung ist in 6 dargestellt und entspricht im Wesentlichen der in 4 dargestellten elektronischen drain-side sensing Meß-Schaltkreis-Anordnung 300 mit den folgenden Unterschieden:
    Der Strom/Spannungswandler 380 der 4, mit dem als Diode geschalteten FET 436 und den Anschlüssen 435, 437 und 438 wurde weggelassen. Das zweite Potential V2 bzw. die Versorgungsspannung VCC kann in der drain-side sensing Meß-Schaltkreis-Anordnung 600 gemäß diesem Ausführungsbeispiel mit den miteinander verbundenen zweiten Anschlüssen 433 und 434 der zweiten Schalter 423 und 425 direkt verbunden werden. Die gegenüber der in 4 dargestellten Ausführungsform modifizierte Ansteuerung dieser abgeänderten Meß-Schaltkreis-Anordnung 600 wird im Folgenden nach der Beschreibung der Ansteuerung der drain-side sensing Meß-Schaltkreis-Anordnung gemäß dem ersten Ausführungsbeispiel der elektronischen Schaltkreis-Anordnung 300 ausgeführt.
  • Eine source-side sensing Meß-Schaltkreis-Anordnung 800 in 8 gemäß einem dritten Ausführungsbeispiel entspricht der drain-side sensing Meß-Schaltkreis-Anordnung 600 gemäß dem in 6 dargestellten Ausführungsbeispiel mit den folgenden Unterschieden:
    Der Ausgangsknoten 413 des zweiten Decoders 320 ist direkt mit den beiden Teil-Schaltkreispfaden 330 und 340 verbunden. Der zweite Anschluß 382 der Reihenschaltung liegt bei diesem Ausführungsbeispiel auf niedrigem Potential, typischerweise Ground-Potential. Die Potentiostatenschaltung 416 ist mit dem ersten Anschluß 414 mit dem ersten Anschluß 301 des ersten Decoders 305 verbunden, wodurch die Betriebsbedingungen der Speicherelemente 401 für ein sicheres Detektieren des Ladungs-Zustandes des Speicherelementes 401 eingestellt werden können. Der zweite Anschluß 422 der Potentiostaten-Schaltung ist mit dem höheren Potential V2 verbunden.
  • Durch entsprechende später beschriebene Ansteuerung dieser source-side sensing Meß-Schaltkreis-Anordnung 800 mittels der Steuereinheit 370 kann auch in diesem Ausführungsbeispiel der Schaltung der Lade-Zustand z.B. des Speicherelementes 401 ausgelesen, gespeichert und für weitere elektrische Prozessierung bereitgestellt werden.
  • Im Folgenden wird die Ansteuerung der elektronischen drain-side sensing Mess-Schaltkreis-Anordnung 300 entsprechend dem in 4 dargestellten ersten Ausführungsbeispiel beim Betrieb der Speicherelemente 401 in mindestens zwei Betriebsweisen zum Auslesen und Bereitstellen der elektrischen Größen in einer als Spannungs-Integration IV (Integration Voltage) bezeichneten Weise exemplarisch erläutert.
  • In einer ersten Betriebsweise 501 (vgl. Diagramm 500 in 5) der Ansteuerung wird das Speicherelement 401 mittels Anlegen einer geeigneten Spannung mittels der Steuereinheit 370 an einem Speicherelement-Auswahl-Anschluß 445 über das Steuer-Gate 406 und eine geeignete Spannung am ersten Source-/Drain Anschluß 404 für die erste Betriebsweise des Speicherelementes 401 so geschaltet, daß abhängig vom Speicherzustand des Speicherelementes 401 ein entsprechender Strom von einem ersten Anschluß 446, an welchem ein erstes Potential V1 anliegt, durch den ersten Source-/Drain Anschluß 404 zum zweiten Source-/Drain Anschluß 405 fließen kann. Über eine geeignete Ansteuerung des Steuer-Gates 412 des Auswahltransistors 403 der zweiten Decoderschaltung 320 mittels der Steuereinheit 370 wird das zu detektierende Speicherelement 401 über den Auswahltransistor 403 mit dem Ausgangsknoten 413 der zweiten Decoderschaltung 320 verbunden.
  • Der Ausgangsknoten 413 der zweiten Decoderschaltung 320 wird mittels der Potentiostaten-Schaltung 416 so angesteuert, daß er durch Steuerung des Stroms durch den FET 415 den Knoten 413 auf konstantem Potential VR entsprechend der Referenzspannung VR hält. Dadurch werden die Betriebsbedingungen der Speicherelemente 401 für ein sicheres Detektieren des Ladungs-Zustandes des Speicherelementes 401 eingestellt.
  • Die Schalter 423 und 424 im ersten Pfad 330 werden beide leitend „H" geschaltet (siehe Schaltverlauf 502 des ersten Schalters 424 des ersten Pfades 330 und Schaltverlauf 503 des zweiten Schalters 423 des ersten Pfades 330 in 5) und die Schalter 426 und 425 im zweiten Pfad 340 werden beide nicht leitend „L" geschaltet (siehe Schaltverlauf 504 des ersten Schalters 426 des zweiten Pfades 340 und Schaltverlauf 505 des zweiten Schalters 425 des zweiten Pfades 340 in 5). Dadurch stellt sich am Knoten 447 entsprechend dem Strom im ersten Pfad 330 mittels des Strom-Spannungs Wandlers 380, der hier als Diode geschalteter FET 436 ausgeführt ist, eine Spannung VF1 ein, die die Teil-Speichereinheit 441, die hier als Kondensator 441 ausgeführt ist, innerhalb der ersten Phase 501 speichert. Vorteilhafterweise wird das RC-Glied so bemessen, daß das Produkt aus Widerstand und Kondensator kleiner als die Zeitdauer der Phase 501 ist, damit der momentane Spannungszustand gespeichert wird.
  • Im Anschluß an die erste Betriebsweise des Speicherelementes 401 werden die Schalter 423 und 424 in einer zweiten Betriebsweise 506 nicht leitend „L" geschaltet, um den elektrischen Zustand der Teil-Speichereinheit 441 zu erhalten.
  • In der zweiten Betriebsweise 506 der Ansteuerung wird das Speicherelement 401 nach Anlegen einer geeigneten Spannung mittels der Steuereinheit 370 am Speicherelement-Auswahl- Anschluß 445 über das Steuer-Gate 406 und eine geeignete Spannung an einem zweiten Anschluß 448 und damit an dem zweiten Source-/Drain Anschluß 405 für die zweite Betriebsweise des Speicherelementes 401 so geschaltet, daß abhängig vom Speicherzustand des Speicherelementes 401 ein entsprechender Strom vom zweiten Anschluß 448, an welchem ein erstes Potential V1 anliegt, zu dem zweiten Source-/Drain Anschluß 405 zu dem ersten Source-/Drain Anschluß 404 fließen kann. Über eine geeignete Ansteuerung des Steuer-Gates 411 des Auswahltransistors 402 der zweiten Decoderschaltung 320 mittels der Steuereinheit 370 wird das zu detektierende Speicherelement 401 über den Auswahltransistor 402 mit dem Ausgangsknoten 413 der zweiten Decoderschaltung 320 verbunden.
  • Wieder wird der Ausgangsknoten 413 der zweiten Decoderschaltung 320 mittels der Potentiostaten-Schaltung 416 so angesteuert, daß er durch Steuerung des Stroms durch den FET 415 den Ausgangsknoten 413 auf konstantem Potential VR entsprechend der Referenzspannung VR hält. Dadurch werden die Betriebsbedingungen der Speicherelemente 401 für ein sicheres Detektieren des Ladungs-Zustandes des Speicherelementes 401 eingestellt.
  • Die Schaltelemente 423 und 424 im ersten Pfad 330 sind beide nicht leitend „L" geschaltet und die Schalter 425 und 426 im zweiten Pfad 340 werden beide leitend „H" geschaltet. Dadurch stellt sich am Knoten 449 entsprechend dem Strom im zweiten Pfad 340 mittels des Strom-SpannungsWandlers 380, der hier als Diode geschalteter FET 436 ausgeführt ist, eine Spannung VF2 ein, die von der Teil-Speichereinheit 442, die hier als Kondensator 442 ausgeführt ist, gespeichert wird.
  • Im Anschluß an diese zweite Betriebsweise 506 des Speicherelementes 401 werden die Schalter 425 und 426 beide durch die Steuereinheit 370 nicht leitend „L" geschaltet, um den elektrischen Zustand der Teil-Speichereinheit 442 zu erhalten. Die beiden Teil-Speichereinheiten 441 und 442 haben jetzt elekt rische Zustände angenommen, die mit dem Ladungs-Zustand des Speicherelementes 401 korrelieren und stellen die elektrischen Zustände für weitere Datenverarbeitung bereit.
  • Die 10 zeigt eine Meß-Schaltkreis-Anordung 1200 als viertes Ausführungsbeispiel eine Modifizierung der Mess-Schaltkreisanordnung 600.
  • Bei der Mess-Schaltkreis-Anordnung 1200 ist in Modifikation der Meß-Schaltkreis-Anordnung 300 der 3 der zweite Anschluß 301 des ersten Dekoders 305 der Mess-Schaltkreis-Anordnung 1200 mit dem zweiten Anschluß 322 des zweiten Decoders 320 der Mess-Schaltkreis-Anordnung 1200 so verbunden, daß die Schaltung gegenüber der Meß-Schaltkreis-Anordnung 300 mit weniger Auswahltransistoren aufgebaut werden kann.
  • Der erste Decoder 305 der Mess-Schaltkreis-Anordung 1200 weist mindestens zwei Mulitiplexer-Schaltkreise 450 und 451 auf. Eine Ausführungsform der Mulitiplexer-Schaltkreise 450 und 451 mit zwei FET Transistoren 1301 und 1302 ist in der 11b gezeigt. Das Blockschaltbild 1305 des Mulitiplexer-Schaltkreises 1300 der 11a weist einen Eingang c, einen ersten Ausgang a1 und einen zweiten Ausgang a2 und einen ersten Steueranschluß b1 und einen zweiten Steueranschluß b2 auf.
  • Die Ausführungsform des Mulitiplexer-Schaltkreises 1300 entsprechend 11b weist einen ersten FET 1301 und einen zweiten FET 1302 auf. Der erste Anschluß des ersten FET 1301 und der erste Anschluß des zweiten FET 1302 sind mit dem Eingang c des Mulitiplexer-Schaltkreises verbunden. Der zweite Anschluß des ersten FET 1301 ist mit dem ersten Ausgang a1 des Mulitiplexer-Schaltkreises verbunden. Der zweite Anschluß des zweiten FET 1302 ist mit dem zweiten Ausgang a2 verbunden. Der dritte Anschluß des ersten FET 1301 ist mit dem ersten Steueranschluß b1 des Mulitiplexer-Schaltkreises verbunden und der dritte Anschluß des zweiten FET 1302 ist mit dem zweiten Steueranschluß b2 des Mulitiplexer-Schaltkreises verbunden.
  • In dem Ausführungsbeispiel der Mess-Schaltkreisanordung 1200 weist die Decoderschaltung 320 für jedes Speicherelement wie z.B. 401 einen ersten Auswahltransistor wie z.B. 402 und einen zweiten Auswahltransistor wie z.B. 403 auf.
  • In der der Mess-Schaltkreis-Anordung 1200 ist jeweils der zweite Anschluß wie z.B. 409 des jeweils ersten Auswahltransistors wie z.B. 402 des Decoderschaltkreises 320 z.B. mittels einer Anschlußleitung 464 jeweils miteinander verbunden. Die jeweils zweiten Anschlüsse wie z.B. 410 der zweiten Auswahltransistoren wie z.B. 403 sind jeweils z.B. mittels einer Anschlußleitung 463 miteinander verbunden.
  • Der Eingang 457 des ersten Mulitiplexer-Schaltkreises wie z.B. 450 ist z.B. mittels der Anschlußleitung 464 jeweils mit den zweiten Anschlüssen wie z.B. 409 der ersten Auswahltransistoren wie z.B. 402 verbunden. Der Eingang 458 des zweiten Mulitiplexer-Schaltkreises wie z.B. 451 ist z.B. mittels der Anschlußleitung 463 jeweils mit den zweiten Anschlüssen wie z.B. 410 der zweiten Auswahltransistoren wie z.B. 403 verbunden.
  • Die ersten Ausgänge der Mulitiplexer-Schaltkreise wie z.B. 461 des ersten Mulitiplexer-Schaltkreises 450 sind jeweils mit den ersten Ausgängen wie z.B. 460 der Mulitiplexer-Schaltkreise wie z.B. des zweiten Mulitiplexer-Schaltkreises 451 und mit dem Knoten 465 verbunden. Die zweiten Ausgänge der Mulitiplexer-Schaltkreise wie z.B. 462 des ersten Mulitiplexer-Schaltkreises 450 sind jeweils mit den zweiten Ausgängen wie z.B. 459 der Mulitiplexer-Schaltkreise wie z.B. des zweiten Mulitiplexer-Schaltkreises 451 und dem Knoten 466 verbunden.
  • Der Knoten 465 ist mit dem ersten Anschluß 414 des FET 415 verbunden und liegt somit auf dem Referenzpotential.
  • Der Knoten 466 kann mittels des Anschlusses 456 mit einem niedrigen Potential verbunden werden.
  • Die ersten und zweiten Steueranschlüsse wie z.B. 452 und 453 bzw. 454 und 455 der jeweiligen Mulitiplexer-Schaltkreise wie z.B. 450 und 451 sind mit der Steuereinheit 370 verbunden.
  • Im Folgenden wird der Betrieb der modifizierten Mess-Schaltkreis-Anordnung 1200 entsprechend dem in 10 dargestellten Ausführungsbeispiel beim Betrieb der Speicherelemente 401 in mindestens zwei Betriebsweisen zum Auslesen und Bereitstellen der elektrischen Größen in einer als Spannungs-Integration IV (Integration Voltage) bezeichneten Weise exemplarisch erläutert.
  • In einer ersten Betriebsweise 501 (vgl. Diagramm 500 in 5) der Ansteuerung wird das Speicherelement 401 mittels Anlegen einer geeigneten Spannung mittels der Steuereinheit 370 an einem Speicherelement-Auswahl-Anschluß 445 über das Steuer-Gate 406 und eine geeignete Spannung am ersten Source-/Drain Anschluß 404 für die erste Betriebsweise des Speicherelementes 401 so geschaltet, daß abhängig vom Speicherzustand des Speicherelementes 401 ein entsprechender Strom durch das Speicherelement 401 fließen kann.
  • Dieser Strom durch das Speicherelement 401 wird durch die Potentialdifferenz zwischen dem auf niedrigem Potential liegenden Anschluß 456 und auf höherem Referenz-Potential liegenden Knotenpunkt 465 getrieben. Der Strom fließt in der ersten Betriebsweise 501 vom Anschluß 456, durch den zweiten Ausgang 462 des ersten Mulitiplexer-Schaltkreises 450, durch den Eingang 457 des ersten Mulitiplexer-Schaltkreises 450, durch den ersten Auswahltransistor 402 der zweiten Decoderschaltung 320, durch das Speicherelement 401, durch das zweite Auswahl element 403 der zweiten Decoderschaltung, durch den zweiten Mulitiplexer-Schaltkreis 451 zum Knotenpunkt 465. Die Steuereinheit 370 steuert dabei sowohl die dritten Anschlüsse 411 und 412 der Auswahltransistoren 402 und 403 der zweiten Decoderschaltung 320 als auch die ersten Steueranschlüsse 452 und 454 und die zweiten Steueranschlüsse 453 und 455 der ersten und zweiten Mulitiplexer-Schaltkreise 450 und 451 synchron zur Ansteuerung der Speicherzelle 401.
  • In der zweiten Betriebsweise 506 der Speicherzelle 401 erfolgt der Stromfluß durch die vorher beschriebenen Elemente wie in der ersten Betriebsweise 501 entsprechend in umgekehrter Richtung.
  • Die 7 zeigt in einem Diagramm 700 die modifizierte Ansteuerung einer drain-side sensing Anordnung 600 gemäß der zweiten Ausführungsform mittels der Steuereinheit 370 entsprechend 6, die entsprechend auch auf den Betrieb von der Anordnung 1200 der 10 übertragen werden kann.
  • Wenn in der ersten Betriebsweise 701 des Speicherelementes 401 in der ersten Phase 702 sowohl Schaltelement 424 als auch 423 leitend „H" geschaltet sind (siehe Schaltverlauf 703 des ersten Schalters 424 des ersten Pfades 330 und Schaltverlauf 704 des zweiten Schalters 423 des ersten Pfades 330 in 7) und die Schaltelemente 425 und 426 nicht leitend „L" geschaltet sind (siehe Schaltverlauf 705 des ersten Schalters 426 des zweiten Pfades 340 und Schaltverlauf 706 des zweiten Schalters 425 des zweiten Pfades 340 in 7), kann das Teil-Speicherelement 441 des ersten Teil-Schaltkreispfades 330 bis auf das zweite Potential V2 geladen werden.
  • Nach nicht-leitend Schalten „L" des ersten Schaltelementes 424 in einer zweiten Phase 707 der ersten Betriebsweise 701 des Speicherelementes 401 wird der Strom des ausgewählten Speicherelementes 401 über die Teil-Speichereinheit 441 fließen. Dabei fließt in beiden Betriebszuständen 702 und 707 ein Strom.
  • In der zweiten Phase 707 wird der Strom aber aus der Kapazität gespeist und führt zu einer Entladung der Kapazität und somit wird nach Ende der zweiten Phase 707 die Kapazität einen für den Ladungs-Zustand des Speicherelementes 401 charakteristischen elektrischen Zustand annehmen. Dieser elektrische Zustand wird mittels nicht-leitend Schalten vom Schaltelement 423 am Ende der zweiten Phase 707 der ersten Betriebsweise 701 gespeichert. Die 7 zeigt auch die entsprechende symmetrische Ansteuerung der Schaltelemente 425 und 426 in einer ersten Phase 709 und einer zweiten Phase 710 einer zweiten Betriebsweise 708 des Speicherelementes 401, um eine elektrische Größe des Ladungs-Zustandes des Speicherelementes 401 in den zweiten Teil-Schaltkreispfad 340 zu führen und in der Teil-Speichereinheit 442 zu speichern.
  • Die 9 zeigt in einem Diagramm 900 die Ansteuerung der elektronischen Meß-Schaltkreis-Anordnung 800 mit source-side sensing entsprechend 8. In der ersten Betriebsweise 901 z.B. des Speicherelementes 401 wird in der ersten Phase 902 der Ansteuerung mittels einer Steuereinheit 370 der Stromfluß des Speicherelementes 401 eingestellt und die Schaltelemente 423 und 424 des ersten Teil-Schaltkreispfades 330 leitend geschaltet (siehe Schaltverlauf 903 des ersten Schalters 424 des ersten Pfades 330 und Schaltverlauf 904 des zweiten Schalters 423 des ersten Pfades 330 in 9) und die Schaltelemente 425 und 426 des zweiten Teil-Schaltkreispfades 340 nicht leitend geschaltet (siehe Schaltverlauf 905 des ersten Schalters 426 des zweiten Pfades 340 und Schaltverlauf 906 des zweiten Schalters 425 des zweiten Pfades 340 in 9).
  • In einer zweiten Phase 907 der ersten Betriebsweise 901 des Speicherelementes 401 wird mittels nicht leitend Schaltens des Schaltelementes 424 der source-seitige Strom z.B. des Speicherelementes 401 über den ersten Teil-Schaltkreispfad 330 der Teil-Speichereinheit 441 zugeführt. Mittels des Stromflusses durch die Teil-Speichereinheit 441 und entsprechend der Länge der zweiten Phase 907 wird die für den elektrischen Zustand z.B. des Speicherelementes 401 charakteristische elektrische Größe in der Teil-Speichereinheit 441 eingestellt. Nach nicht leitend Schalten des Schaltelementes 423 durch die Steuereinheit 370 am Ende der zweiten Phase 907 der ersten Betriebsweise 901 z.B. des Speicherelementes 401 bleibt der elektrische Zustand der Teil-Speichereinheit 441 für weitere elektrische Prozessierung erhalten.
  • Das Ansteuer-Schema 900 der 9 zeigt auch, wie entsprechend symmetrisch die Ansteuerung in der ersten Phase 909 und in der zweiten Phase 910 der zweiten Betriebsweise 908 z.B. des Speicherelementes 401 erfolgen kann, um die aus dem Ladungs-Zustand z.B. des Speicherelementes 401 resultierende elektrische Größe, zur weiteren Prozessierung bereitzustellen.
  • Zur Vereinfachung der Beschreibung sind die Ansteuer-Schemata, d.h. die Verläufe der Schalterstellungen in den 5, 7 und 9 so dargestellt, daß Veränderungen der Schaltstellungen der unterschiedlichen Schalter instantan und perfekt untereinander synchronisiert verlaufen. Die erfindungsgemäße Schaltung kann aber genauso mit rampenartigen Verläufen der Veränderung der Leitfähigkeit der einzelnen Schalter betrieben werden.
  • Auch die Synchronisation der Schaltstellungen unterschiedlicher Schalter muß nicht, wie exemplarisch dargestellt, instantan erfolgen sondern sie kann innerhalb eines Zeitfensters liegen, das sich aus Anforderungen an die Schaltung ergeben kann.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
  • References
    • [1] US Anmeldenummer 11/072,694

Claims (20)

  1. Elektronische Schaltkreis-Anordnung, mit mindestens einem Speicherelement, in welchem mindestens zwei elektrische Größen speicherbar sind, mit einer mit dem Speicherelement elektrisch verbundenen Schalteinheit, welche mindestens einen ersten Schaltkreis-Pfad und einen zweiten Schaltkreis-Pfad aufweist, mit mindestens einer Speichereinheit mit einer ersten Teil-Speichereinheit und mindestens einer zweiten Teil-Speichereinheit, wobei jede Teil-Speichereinheit zur Speicherung mindestens einer elektrischen Größe eingerichtet ist, wobei die Schalteinheit derart eingerichtet ist, daß sie sequentiell eine erste der mindestens zwei elektrischen Größen entlang des ersten Schaltkreis-Pfades zu der ersten Teil-Speichereinheit und eine zweite der mindestens zwei elektrischen Größen entlang des zweiten Schaltkreis-Pfades zu der zweiten Teil-Speichereinheit führen kann.
  2. Elektronische Schaltkreis-Anordnung gemäß Anspruch 1, bei der das Speicherelement eine nicht flüchtige Speicherzelle ist.
  3. Elektronische Schaltkreis-Anordnung gemäß Anspruch 2, bei der das Speicherelement eine in zwei unterschiedlichen Richtungen betreibbare SONOS Zelle ist.
  4. Elektronische Schaltkreis-Anordnung gemäß Anspruch 1, derart verschaltet, daß die mindestens eine elektrische Größe in der mindestens einen Teilspeichereinheit mittels mindestens eines Kondensators gespeichert wird.
  5. Elektronische Schaltkreis-Anordnung gemäß Anspruch 1, bei der die Schalteinheit mindestens ein Auswahlelement aufweist, das die elektrische Größe, entsprechend dem Schaltzustand des Auswahlelementes, der mindestens einen Teil-Speichereinheit zuführen kann und mindestens einer Steuerein heit, die den Schaltzustand des Auswahlelementes vorgeben kann.
  6. Elektronische Schaltkreis-Anordnung gemäß Anspruch 5, bei der das mindestens eine Auswahlelement mindestens ein Transmissions-Gatter aufweist.
  7. Elektronische Schaltkreis-Anordnung gemäß Anspruch 1 und 5, mit einer Steuereinheit so eingerichtet, daß das mindestens eine Auswahlelement erst eine erste der mindestens zwei elektrischen Größen des Speicherelementes mit der ersten der mindestens zwei Teil-Speichereinheiten koppeln kann und dann eine zweite der mindestens zwei elektrischen Größen mit einer zweiten der mindestens zwei Teil-Speichereinheiten koppeln kann.
  8. Elektronische Schaltkreis-Anordnung gemäß Anspruch 7, mit einer Steuereinheit so eingerichtet, daß erst eine erste elektrische Größe mittels Betreiben eines Speicherelements in einer ersten Weise bereitgestellt werden kann und dann mittels Betreiben eines Speicherelementes in einer zweiten Weise die zweite elektrische Größe bereitgestellt werden kann.
  9. Elektronische Schaltkreis-Anordnung gemäß Anspruch 8, bei der das mindestens eine Speicherelement so eingerichtet ist, daß die elektrischen Größen, die beim Betreiben von Speicherelementen bereitgestellt werden können, unterschiedliche Ladungs-Zustände darstellen.
  10. Elektronische Schaltkreis-Anordnung, mit mindestens einem nicht flüchtigen Speicherelement, in welchem mindestens zwei elektrische Größen speicherbar sind und mittels unterschiedlichem Betreiben des Speicherelementes bereitgestellt werden können, mit einer mit dem Speicherelement elektrisch verbundenen Schalteinheit, welche mindestens einen ersten Schaltkreis-Pfad und einen zweiten Schaltkreis-Pfad aufweist, mit mindestens einer Speichereinheit mit einer ersten Teil-Speichereinheit und mindestens einer zweiten Teil-Speichereinheit, wobei jede Teil-Speichereinheit zur Speicherung mindestens einer elektrischen Größe eingerichtet ist, wobei die Schalteinheit derart eingerichtet ist, daß sie sequentiell eine erste der mindestens zwei elektrischen Größen entlang des ersten Schaltkreis-Pfades zu der ersten Teil-Speichereinheit und eine zweite der mindestens zwei elektrischen Größen entlang des zweiten Schaltkreis-Pfades zu der zweiten Teil-Speichereinheit führen kann, mit einer Steuereinheit so eingerichtet, daß in einer ersten der mindestens zwei Phasen die erste der mindestens zwei elektrischen Größen des Speicherelementes der ersten der mindestens zwei Teil-Speichereinheiten in einem ersten der mindestens zwei Teil-Schaltkreis-Pfade zugeführt werden kann und in einer zweiten der mindestens zwei Phasen die zweite der mindestens zwei elektrischen Größen dem zweiten der mindestens zwei Teil-Speichereinheiten im zweiten der mindestens zwei Pfade zugeführt werden kann.
  11. Verfahren zum Lesen und Speichen von mindestens zwei elektrischen Größen von mindestens einem Speicherelement, wobei in einer ersten von mindestens zwei Betriebsweisen des mindestens einen Speicherelementes die erste der mindestens zwei elektrischen Größen über ein Auswahlelement einem ersten von mindestens zwei Teil-Schaltkreis Pfaden zugeführt und mit einem ersten von mindestens zwei Teil-Speichereinheiten gespeichert wird, und in einer zweiten Betriebsweise des mindestens einen Speicherelementes die zweite der mindesten zwei elektrischen Größen über ein Auswahlelement einem zweiten Teil-Schaltkreis Pfad zugeführt und mit einem zweiten von mindestens zwei Teil-Speichereinheiten gespeichert wird.
  12. Verfahren gemäß Anspruch 11, bei dem als Speicherelement mindestens ein nicht flüchtiges Speicherelement verwendet wird.
  13. verfahren gemäß Anspruch 11, bei dem als Speicherelement mindestens ein SONOS Speicherelement verwendet wird.
  14. Verfahren gemäß Anspruch 11, bei dem die Änderung des Zustandes der Teil-Speichereinheit mittels Aufladens eines Kondensators erreicht werden kann.
  15. Verfahren gemäß Anspruch 11, bei dem die Änderung des Zustandes der Teil-Speichereinheit mittels Entladens eines Kondensators erreicht werden kann.
  16. Verfahren gemäß Anspruch 13, bei dem die eine von mindestens zwei Betriebsweisen so ausgeführt ist, daß der Strom von einem ersten Anschluß des Speicherelementes zum zweiten Anschluß des Speicherelementes fließt und einer zweiten Betriebsweise, in der der Strom von einem zweiten Anschluß des Speicherelementes zum ersten Anschluß des Speicherelementes fließt.
  17. Verfahren gemäß Anspruch 13, bei dem das Speicherelement so betrieben wird, daß in einer ersten Betriebsweise eine Spannung so hoch angelegt wird, daß vornehmlich die in Stromrichtung gesehen erste Ladungsansammlung über dem Kanalbereich des Speicherelementes den Haupteinfluß auf die definierte elektrische Größe hat und in einer zweiten Betriebsweise eine zweite Spannung so hoch angelegt wird, daß beide Ladungsansammlungen über dem Kanalbereich des Speicherelementes einen wesentlichen Einfluß auf die Definition der elektrischen Größe ausüben.
  18. Verfahren gemäß Anspruch 13, bei dem jedem Betriebsmodus des Speicherelementes genau ein Schaltkreis Pfad zugeordnet ist.
  19. Elektronische Schaltkreis-Anordnung, mit mindestens einem ersten Mittel zum Speichern von mindestens zwei elektrischen Größen, mit einem mit dem Mittel zum Speichern elektrisch verbundenen Mittel zum Schalten, welches mindestens einen ersten Schaltkreis-Pfad und einen zweiten Schaltkreis-Pfad und welches ein zweites Mittel zum Speichern und mindestens ein drittes Mittel zum Speichern jeweils mindestens einer elektrischen Größe aufweist, wobei das Mittel zum Schalten derart eingerichtet ist, daß es sequentiell eine erste der mindestens zwei elektrischen Größen entlang des ersten Schaltkreis-Pfades zu dem zweiten Mittel zum Speichern und eine zweite der mindestens zwei elektrischen Größen mindestens entlang des zweiten Schaltkreis-Pfades zu dem dritten Mittel zum Speichern führen kann.
  20. Computerprogrammprodukt zum Lesen und Speichern von mindestens zwei elektrischen Größen von mindestens einem nicht flüchtigen Speicherelement, welches, wenn es von einem Prozessor ausgeführt wird, in einer ersten von mindestens zwei Betriebsweisen des mindestens einen Speicherelementes die erste der mindesten zwei elektrischen Größen über ein Auswahlelement einem ersten von mindestens zwei Teil-Schaltkreis Pfaden zuführt und mit einem ersten von mindestens zwei Teil-Speichereinheiten speichert, und in einer zweiten Betriebsweise des mindestens einen Speicherelementes die zweite der mindesten zwei elektrischen Größen über ein Auswahlelement einem zweiten Teil-Schaltkreis Pfad zuführt und mit einem zweiten von mindestens zwei Teil-Speichereinheiten speichert.
DE102006022072A 2005-10-04 2006-05-11 Messschaltung und Leseverfahren für Speicherzellen Expired - Fee Related DE102006022072B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102006022072A DE102006022072B4 (de) 2005-10-04 2006-05-11 Messschaltung und Leseverfahren für Speicherzellen
CN2006101639130A CN1967721B (zh) 2005-10-04 2006-09-30 用于估计存储单元状态的分析开关电路和分析方法
CN2006101639041A CN101145397B (zh) 2005-10-04 2006-09-30 存储单元的测量电路和读取方法
US11/542,755 US7646647B2 (en) 2005-10-04 2006-10-04 Measuring circuit and reading method for memory cells
US11/543,306 US7616492B2 (en) 2005-10-04 2006-10-04 Evaluation circuit and evaluation method for the assessment of memory cell states

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005047407.1 2005-10-04
DE102005047407 2005-10-04
DE102006022072A DE102006022072B4 (de) 2005-10-04 2006-05-11 Messschaltung und Leseverfahren für Speicherzellen

Publications (2)

Publication Number Publication Date
DE102006022072A1 true DE102006022072A1 (de) 2007-04-26
DE102006022072B4 DE102006022072B4 (de) 2008-04-03

Family

ID=37905454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006022072A Expired - Fee Related DE102006022072B4 (de) 2005-10-04 2006-05-11 Messschaltung und Leseverfahren für Speicherzellen

Country Status (2)

Country Link
US (1) US7646647B2 (de)
DE (1) DE102006022072B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692972B1 (en) 2008-07-22 2010-04-06 Actel Corporation Split gate memory cell for programmable circuit device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459521B1 (de) * 1990-06-01 1997-03-12 Nec Corporation Halbleiterspeichervorrichtung mit Redundanzschaltung
US6097618A (en) * 1997-12-11 2000-08-01 Cypress Semiconductor Corporation Apparatus and method for correcting data in a non-volatile random access memory
JP4088143B2 (ja) * 2002-11-28 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置及び行線短絡不良検出方法
US7319633B2 (en) * 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102004010840B4 (de) * 2004-03-05 2006-01-05 Infineon Technologies Ag Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren nicht flüchtigen Speicherzelle und eine Speichereinrichtung zum elektrischen nicht flüchtigen Speichern

Also Published As

Publication number Publication date
US7646647B2 (en) 2010-01-12
DE102006022072B4 (de) 2008-04-03
US20070086240A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
DE112017004208B4 (de) 3d-nand mit teilblocklöschen
DE60121043T2 (de) Mtj mram serielle-parallele architektur
DE60225068T2 (de) Rauschreduktionstechnik für transistoren und kleine anordnungen benutzend episodische agitation
DE112005002275B4 (de) Technik zum Lesen von Mehrpegelspeichern mit virtueller Masse
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE102005030661B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zum Betreiben und Herstellen eines nichtflüchtigen Halbleiterspeicherbauelementes
DE112006000661B4 (de) Stromkompensierte Drainspannungsregelungs-Schaltung
DE3842511A1 (de) Nichtfluechtige halbleiterspeichereinrichtung mit einer einrichtung zum speichern von 3-pegel-daten
DE102005046426A1 (de) MRAM und Verfahren zu dessen Herstellung
DE69432846T2 (de) Halbleiterspeichereinrichtung
DE112018003426T5 (de) Reduzieren der lesestörung der art durch injektion heisser elektronen in 3d-speichervorrichtung mit verbundenen sourceendauswahlgates
DE4024930C2 (de)
DE102005030874B3 (de) Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle
DE112016004357T5 (de) Asymmetrischer feldeffekt-passtransistor für nichtflüchtigen speicher
DE60317930T2 (de) Verbessertes system zum programmieren einer nichtflüchtigen speicherzelle
DE102020116365A1 (de) Löschvorgang in 3d-nand
EP1571674B1 (de) Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren Speicherzelle und eine Speichereinrichtung zum elektrischen Speichern
DE112017006240T5 (de) Unterdrückung von programmierstörungen mit bitleitungs- und selektions-gate-spannungsregelung
DE102005031892B4 (de) Verfahren zum Programmieren von Multi-Bit-Charge-Trapping-Speicherzellenanordnungen und Speicherbauelement
DE112019007397T5 (de) Für Niederspannungs- und/oder nichtflüchtiges Betriebsverhalten angepasste Flash-Speicherzelle
EP1315215A2 (de) Floatinggate-Feldeffekttransistor
DE102008008596B4 (de) Arbeitsverfahren für eine integrierte Schaltung, integrierte Schaltungen und Verfahren zum Bestimmen eines Arbeitspunktes
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
DE102021106907A1 (de) Lochvorladeschema mit gate-induzierter drain-leckstromerzeugung
DE102006022072B4 (de) Messschaltung und Leseverfahren für Speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee