具体实施方式
存储元件可以是非易失性存储单元。在非易失性存储元件的情况下,即使切断用于运行、也即读和写所述存储元件的电压,也保留内容。这样的存储元件的例子是SONOS存储元件,其中氮化硅层可以存储载流子,并且从而影响修改过的场效应晶体管的控制特性。在此可以如此设置SONOS存储元件,使得能够沿两个方向运行所述SONOS存储元件。这样的存储元件也被称为NROM存储元件。除了平面形式的扩展方案以外,还有可以沿两个方向运行的SONOS存储元件的其它扩展方案,例如U字形和鳍形的存储元件。
在作为这样的非易失性存储元件的另一例子的浮动栅存储元件的情况下,在绝缘布置的导电层(例如多晶硅)中存储电荷,以便影响修改过的场效应晶体管的控制特性。如果把用于存储载流子的绝缘布置的导电层划分成两个相互电绝缘的区域,使得在沟道区上方的第一区域被布置在源极附近并且第二区域被布置在漏极附近,则对应于NROM单元,可以或者在第一区域或者在第二区域通过这样修改的浮动栅单元(分裂栅)的两种不同的运行方式存储和读取载流子。
还可以把传导桥接RAM(CBRAM)用作非易失性存储单元,其中通过存在由银束所组成的导电桥来存储信息。
在铁电RAM(FeRAM)的情况下可以使用影响电容容量的、对铁电层的剩余极化来非易失性地存储信息。
此外磁阻式RAM(MRAM)可以被列举为非易失性存储器的例子,其中磁化向量的不同取向导致电阻改变,以便存储信息。
根据非易失性存储器的另一例子,在有机RAM(ORAM)的情况下,利用通过加以正的或者加以负的电压对适当材料的电阻改变来非易失性地存储信息。
在相变RAM(PCRAM)的情况下,在可逆的相变时通过热感应的电阻改变实现非易失性存储。
在本发明不同的扩展方案中出发点是,如此地设置或者如此地控制上述的非易失性存储元件,使得所述非易失性存储元件能够以两种不同的运行方式运行用于每单元存储一个以上的位,以便能够有利地利用下文所说明的电子开关电路装置运行。
通过根据NROM存储单元对称地构造SONOS存储单元,可以沿两个不同的方向运行这样的SONOS单元,并且因此两种不同的运行方式可供使用,这种SONOS单元允许每存储单元存储至少2个位。
根据本发明一个扩展方案如此地设置至少一个存储元件,使得在运行存储元件时可以提供的电参量能够表示不同的电荷状态。
根据本发明的一个扩展方案,所述电子开关电路装置具有带有至少一个选择元件的开关单元,所述选择元件可以根据所述选择元件的开关状态向至少一个分存储单元输送电参量,并且具有可以预先给定所述选择元件的开关状态的至少一个控制单元。
如果以两种不同的运行方式已经顺序地从这样的非易失性存储单元中以电参量的形式读取了信息,则为了进一步地处理这样的信息可以把所述信息存储在分存储单元的存储元件中,所述存储元件例如以至少一个电容器的形式被构造。存储所读取的电参量的其它可能性既可以利用易失性存储元件(例如DRAM)实现,也可以利用譬如触发器(FlipFlop)、寄存器和锁存器的电路装置来实现。
在所述的多位存储模式中,应当确定或者检测所述多位单元的每侧的两个存储单元电流的和与差。当在沿第一方向或者第二方向运动存储元件时检测之后分别存储信息。应当存储电流信息用于进一步处理。这对应于采样保持机制。在实施所述电路装置时,可以通过用电容作为存储元件来保持信息。于是可以利用在两个不同的电容上的电压用于进一步处理。
在电子开关电路装置中,至少一个选择元件可以具有至少一个传输门。
根据本发明的一个扩展方案,所述电子开关电路装置利用控制单元如此地被设置,使得所述至少一个选择元件首先能够把存储元件的至少两个电参量的第一电参量与所述至少两个分存储单元的第一分存储单元耦合,并且然后能够把所述至少两个电参量的第二电参量与所述至少两个分存储单元的第二分存储单元耦合。
从非易失性存储元件中所读取的电参量可以通过以下方式被导入不同的电路路径,即至少一个选择元件的开关状态通过所选取的电路路径把电参量输送到分存储单元。在此,所述选择元件的开关状态由控制单元控制,所述控制单元与存储元件的运行阶段同步地控制选择元件。作为选择元件可以采用传输门的适当的装置或者例如还可以采用相应的多路器电路。
可以如此地对电子开关电路装置进行电路连接,使得可以借助于至少一个电容器存储至少一个分存储单元中的至少一个电参量。
根据本发明的另一扩展方案,如此地设置所述控制单元,使得所述至少一个选择元件首先能够把存储元件的所述至少两个电参量的第一电参量与所述至少两个分存储单元的第一分存储单元耦合,并且然后能够把所述至少两个电参量的第二电参量与所述至少两个分存储单元的第二分存储单元耦合。在这种耦合的情况下,所述存储元件的电状态改变所述分存储单元的电状态,因为选择元件建立存储元件利用开关电路路径的至少之一分别与至少一个分存储单元的连接。
所述电子开关电路装置可以利用控制单元如此地被设置,使得首先能够借助于以第一方式运行存储元件来提供第一电参量,并且然后能够借助于以第二方式运行存储元件来提供第二电参量。
此外设置一种用于读取和存储至少一个存储元件的至少两个电参量的方法,其中在所述至少一个存储元件的至少两种运行方式的第一运行方式中通过选择元件把所述至少两个电参量的第一电参量输送到至少两个分开关电路路径的第一分开关电路路径,并且利用至少两个分存储单元的第一分存储单元加以存储。
在所述至少一个存储元件的第二运行方式中,通过选择元件把所述至少两个电参量的第二电参量输送到第二分开关电路路径,并且利用至少两个分存储单元的第二分存储单元加以存储。至少一个非易失性存储元件可以被用于这种存储元件。
特别地可以采用至少一个SONOS存储元件作为存储元件。
分存储单元的状态改变可以借助于对电容器充电来实现。可替代地,所述分存储单元的状态改变可以借助于对电容器放电来实现。
可以如此地实施所述SONOS的运行,使得在第一运行方式中电流从所述存储元件的第一端子流向所述存储元件的第二端子,并且在第二运行方式中电流从所述存储元件的第二端子流向所述存储元件的第一端子。
可以如此地运行所述SONOS存储元件,使得在第一运行方式中如此高地施加电压,以致尤其从电流方向上所看到的在所述存储元件的沟道区上方的第一电荷聚集对所定义的电参量有主要影响,并且在第二运行方式中如此高地施加第二电压,以致在所述存储元件的沟道区上方的两个电荷聚集都对所述电参量的定义有重要的影响。
在所述存储元件的每种运行模式中,可以刚好把一个开关电路分配给一条路径。
图1示出根据本发明一个实施例的NROM存储单元100的原理结构。在衬底101上以相互间隔的方式布置有第一源/漏区110和第二源/漏区120,在这两个源/漏区之间沟道区150在衬底101中延伸。在沟道区150的上方,在例如由硅制成的所述衬底101上构造栅极结构130。源/漏区110和120以及栅极结构130典型地借助于电接触与其它的开关电路元件连接。
栅极结构130具有三个层,在根据该实施例的层顺序中是第一氧化硅层141、氮化硅层142和第二氧化硅层143。典型地实现电字线接触,用于借助于平面栅极接触144在栅极结构130上施加栅极电压。源/漏区110和120典型地与存储器阵列的位线电连接。
栅极接触144借助于栅极结构130与衬底101中的沟道区150电绝缘。在栅极结构130的存储层142内部可以存储电荷。典型地,第一电荷存储区131在第一源/漏区110附近位于存储层142的内部,而第二电荷存储区132在第二源/漏区120附近位于存储层142的内部。在此,根据存储单元100的运行条件来确定电荷存储区131或者132在第一源/漏区110附近或者在第二源/漏区120附近的相应位置。
首先通过以下方式来确定电荷存储区131或132的位置,即在沟道区150中水平场中的电子必须已经借助于在两个源/漏区110或120之间的电压接收如此多的能量,使得所述电子能够借助于散射与其它电子一起在该位置处越过绝缘层的势垒并且能够进入存储层142中。
电荷捕获存储单元100的存储层142位于由具有比所述存储层的能带间隙更高的能带间隙的材料所制成的边界层141与143之间,使得在存储层142中所捕获的载流子局部化地保留在那里。
重要的是能带间隙中的差别,这可以借助于改变存储层142的材料达到,也可以借助于改变边界层141和143达到,其中为了良好地以电的方式包含载流子,所述能带间隙的差应当尽可能大。
存储单元100的存储层用的适当的材料典型地采用氮化物,并且作为边界层典型地采用氧化物。已经所述的NROM存储单元是硅材料系中的氧化物氮化物氧化物(ONO)存储层序列的一个例子。在此,存储层氮化硅典型地有约为5eV的能带间隙,而周围的边界层是有约为9eV的能带间隙的氧化硅。
与作为边界层的氧化硅相关联,可替代地例如可以使用氧化钛、硅酸铪(化学计量学成分TiO2)、氧化锆(化学计量学成分ZrO2)、氧化铝(化学计量学成分Al2O3)或者固有的导电(不掺杂的)硅作为存储层的材料。
对这种2位NROM存储单元100的第一位的编程以如下方式来进行,即借助于栅极电压产生垂直电场。在该第一运行方向上借助于在存储单元100的沟道区150中的第一源/漏区110与第二源/漏区120之间施加电压附加地沿第一运行方向产生横向电场,所述横向电场沿沟道长度加速所述电子。
在此借助于散射如此地加速一些电子,使得所述电子在沟道区150中在所述横向电场最强的第二源/漏区120附近处越过势垒,抵达电荷存储层142并且限定第二电荷存储区132。
存储单元100的截止电压借助于电荷存储层142中的这种电荷聚集发生变化,这典型地可以借助于以与第一运行方向相反的方向施加读电压来确定。该存储单元100中的第二位典型地通过如下方式被编程,使得一个与第一运行方向相反的电压被施加在第二源/漏区120与第一源/漏区110之间。
在此,在第一源/漏区110附近的电子越过所述势垒抵达电荷存储层142的第一电荷存储区131。借助于在电荷存储区131或者132中负电荷的存在或者不存在,在非易失性存储单元100(例如NROM单元)中可以在几何上分开的电荷存储区中存储2位的信息。
在读取状态时,在该运行方式中分别利用与编程过程反向地被施加的、在相应的源/漏区110或120之间的读电压(反向读)检测所述电荷状态。
该存储单元100的主要的对称结构能够实现沿从第一源/漏区110向第二源/漏区120的第一运行方向的运行,以及实现从第二源/漏区120向第一源/漏区110的相应反向的运行。
所述运行方向既被用于编程也被用于读取。如果例如在编程的情况下进行沿第一方向的运行,则通过沿相反的方向运行存储单元100来读取该存储于第二电荷存储区132中的电荷状态,使得第二电荷存储区132尤其对于所得出的电参量是十分重要的。在电荷存储区131中处于第一源/漏区110附近的第一电荷状态在相应反向的运动方式的情况下被编程和读取。
借助于所述两种运行方式能够存储至少四个不同的电状态并且从而存储至少两个位,因为可以在两个电荷存储区131和132中存储载流子,或者可以借助于带相应相反电荷的载流子来补偿。
例如借助于将所述存储单元晶体管的截止电压或者说阈值电压VT确定为定义存储元件的电荷状态的可能的电参量来对所存储的信息进行检测。
例如在第二电荷存储区132中的电荷在读取第一电荷存储区131时影响电参量的串扰可能如下起作用。为了读NROM存储单元100,在控制栅144与第一源/漏区110之间施加确定的控制栅电压。此外在第一源/漏区110与第二源/漏区120之间施加一个正电压。
于是在这种电压方向的情况下,检测存储层在第一源/漏区110附近的电荷量,因为在该运行方向的情况下在沟道区150中处于第一源/漏区110附近的反型层电荷大于在沟道区中处于第二源/漏区120附近的反型层电荷。
例如如果负电荷被存储在第一源/漏区110附近的第一电荷存储区131的氮化物层中,则所述负电荷对于正掺杂的沟道区150而言阻止在第一源/漏区110与第二源/漏区120之间形成能导电的沟道,并且在该栅极电压的情况下显著少的电流流通,好像在第一电荷存储区131中的氮化层142内未存储负电荷。
例如如果在第一源/漏区110附近的第一电荷存储区131中不存在负电荷,但是在NROM单元100的第二源/漏区120附近的第二电荷存储区132中存在负电荷,则这也可能导致在沿NROM单元100的第一运行方向运行时转移特性曲线的截止电压如此变化,使得例如在确定的栅极电压时没有漏极电流流通。
为了降低在两个电荷存储区131和132的存储层142中的电荷量的差别越大起的作用就越强的串扰的效应,已经引入了差别存储方案[1],该公开文献为此通过参考完全被引入本说明书中。
在对存储单元100进行编程时,得到存储单元100的不同的电荷状态。在所说明的NROM存储单元100的情况下,针对两个电荷存储区131和132两者都定义的电荷状态可以被编程并且再次被读出。所述电荷状态可以借助于不同逻辑状态的适当组合等效地被确立,并且从而用作存储二进制信息。在此可以适当地选择在电荷存储区131和132中所存储的电荷的量并且可以按类似的尺度自由地选择。
典型地确定一定量的电荷的多个区域用于分配给电荷存储区131和132的电荷状态而,以便由此进行编程的一定程度的数字化,并且从而达到在例如所述存储单元的改变了的运行条件下用于编程和读取的较大的抗误差性、或者达到存储单元的制造容差。
在编程和读取时以及在制造存储单元和存储单元老化时的精度确定电荷存储区131、132的宽度。
在图2a中示出了根据差别存储方案(也被称为多位存储模式)用于存储两个位的不同的逻辑状态。用实心圆251至258分别象征存储单元的截止电压值,所述截止电压值由第一电荷存储区131或者第二电荷存储区132的电荷状态得出。在此,奇数参考符号251、253、255和257分别代表第一电荷存储区131的电荷状态,而偶数参考符号252、254、256和258代表第二电荷存储区132的电荷状态。
四个电荷状态被分配在两个电荷量区210和220上。在此,两个电荷量区210和220之间的间隔典型地大于电荷量区内的电荷状态的间隔。
如此地选择两个电荷量区210和220的间隔,使得在实际的条件下在读存储单元时能够可靠地辨别是对对应于下面的第一电荷量区210的电荷状态进行了编程还是对对应于上面的第二电荷量区220的电荷状态进行了编程。
在图2a中所示的第一逻辑状态的情况下,第一电荷存储区131的电荷状态251位于第二电荷存储区132的电荷状态252之下,其中在读取时,所述逻辑状态不仅借助于相比于沿第一运行方向的读运行而比较沿第二运行方向的读运行时的截止电压差的符号得出,而且借助于对应于下面的第一电荷量区210沿两个读方向的截止电压的位置得出。
在图2b中所示的第二逻辑状态从现在起以类似的形式得出,其中现在得出在相比于沿第一运行方向的读运行而比较沿第二运行方向的读运行时截止电压差的相反符号。在根据图2a的电荷状态与根据图2b的电荷状态之间的差在此典型地在数值上是可比较的,只有这两个截止电压差的数学符号对于分析所存储的逻辑状态起决定作用。因为区分根据图2a和图2b的逻辑状态只须检测所述差的符号,所以为了可靠地运行可以选择电荷量区210内的电荷状态的差。
在图2c中所示的第三逻辑状态和在图2d中所示的第四逻辑状态以与第一和第二逻辑状态可比较的方式得出,其中这里相应的截止电压分别在对应于上面的第二电荷量区220的较高的水平上得出。这里相应的截止电压的相应差的符号对于区分第三逻辑状态与第四逻辑状态是决定性的。
根据图2a至图2d,差别存储方案的优点在于,分别对所述存储单元的第一电荷存储区131和第二电荷存储区132之间的差进行编程和读取,其中两个截止电压都处于小的截止电压范围内。根据在两个电荷存储区131和132中的小的电荷状态差别决不会出现单元两侧之间的较大的截止电压差,由此降低串扰。
作为差别存储方案的一个例子,可以说明在对应于下面的第一电荷量区210的较低的截止电压范围与对应于上面的第二电荷量区220的较高的截止电压范围之间的约为1.5V的截止电压差、以及在电荷量区210或者220内部、也即例如在第一电荷状态251与第二电荷状态252之间或者例如在第三电荷状态255与第四电荷状态256之间的约为300mV的截止电压差。然而也可以实现其它的差。
在前述的例子中描述了四个电荷状态,该四个电荷状态被分配在两个电荷量区210和220上。因此这是2位存储单元。如果除了第一电荷量区210和第二电荷量区220之外还定义一个或者多个附加的电荷量区,则可以以类似的方式对存储单元中的附加位进行编程和读取。
从根据NROM存储单元100的运行方案的基本理解中还可以定义存储单元的其它运行方式以读取编程的状态。
只要截止电压的测量精度允许,沿两个运行方向对截止电压水平的读取也可以在运行时只沿一个方向确定。在此,在第一源/漏区与第二源/漏区之间以以下方式施加不同的电压,使得借助于例如0.4V的小得多的电压充分利用所述的串扰,以便确定截止电压的平均水平并且从而确定电荷量区210或者220以及必要时确定其它的电荷量区。
通过保持相同的运行方向、但施加较高的电压以减少串扰,重要的电荷存储区(例如210或者例如220)或者当前运行方向的其它电荷量区的电荷状态的值被检测,并且与电荷量区的平均水平相比,可以被考虑用于确定水平差的符号。从而不仅确定了截止电压的水平而且确定了截止电压差的符号。所述截止电压这里用作根据运行方案可以从存储单元的电荷状态中得出的电参量的例子。还可以从所述电荷状态中导出其它的电参量,例如在所定义的运行条件下的特定电流。
下面描述用于确定和提供存储元件的电参量的电子开关电路装置和方法,其中借助于控制单元以至少两种不同的运行方式控制和运行所述存储元件,并且在此按顺序读出的电参量同步地被输送给至少两个不同的分开关电路路径。与所述开关电路路径相连接的分存储单元存储所得到的电参量并且提供所述电参量用于进一步处理。
图3示出用于确定和提供上述存储单元的电参量的电子开关电路装置300的方框图。所述开关电路装置300的基本电路具有:第一解码器305、存储器阵列310、第二解码器320、多个并联连接的分开关电路路径330、340、电流/电压转换器380的串联电路、以及并联连接的控制单元370,所述控制单元370通过其控制线371至必要时376既与第一解码器305、存储器阵列310、第二解码器320连接也与分开关电路路径330和340连接。所述分开关电路路径330和340分别与分存储单元335和345连接。
带有附加分开关电路路径的电路的可选的扩展借助于与另外的分开关电路路径330和340相应并联连接的可选的附加的分开关电路路径350是可能的,其中所述附加的分开关电路路径具有至其附加的分存储单元355的端子和至控制单元370的端子376。
第一解码器305具有第一端子311和第二端子301。与串联电路在电流/电压转换器380上的、与电位V2相连接的第二端子382相比,串联电路在第一解码器305上的第一端子311典型地与较低的电位V1连接。
存储器阵列310具有第一端子302和第二端子312。第一解码器305的第二端子301与存储器阵列310上的第一端子302连接。
存储器阵列310的第二端子312与第二解码器电路320的第一端子321连接,所述第二解码器电路的第二端子322与第一分开关电路路径330的第一端子331连接并且与第二分开关电路路径340的第一端子341连接;此外,第二解码器电路320的第二端子322还可以与可选的附加的分开关电路路径350的第一端子351连接。
每个分开关电路路径330、340和必要时每个所述附加的分开关电路路径350利用其相应的第三端子333或者343和必要时353、利用第一端子336、346和必要时356分别与具有所述分存储单元335、345和必要时355的端子336、346和356的每个分存储单元335、345和必要时355连接。分存储单元335、345和必要时355的第二端子337、347和可选的357分别可以与比串联电路在电流/电压转换器380上的第二端子382的电位低或者高(例如在源极侧感测时)的电位连接。分开关电路路径330、340和可选的350的第二端子332、342和必要时352相互连接并且与电流/电压转换器380的第一端子381连接。
电流/电压转换器380的第二端子382(对应于所述串联电路的第二端子)可以与一个较高的电位V2连接。
从控制单元370,例如每次至少一条控制线371引向第一解码器305、一条控制线372引向存储器阵列310、一条控制线373引向第二解码器320、一条控制线374引向第一分开关电路路径330、一条控制线375引向第二分开关电路路径340、以及必要时控制线(如控制线376)引向可选的附加的分开关电路路径(如附加的分开关电路路径350)。
下面参照图3详细地说明电路装置300的运行:
如果借助于控制单元370对第一地址解码器电路305、存储器阵列310以及第二地址解码器电路320的控制以第一方式运行存储器阵列310中的存储元件,则借助于控制单元370如此地切换第一分开关电路330,使得所得出的电参量改变第一分存储单元335的状态。借助于控制单元370如此地切换其它的分开关电路路径340和必要时350,使得所属的分存储单元345和必要时350保持不变。
如果在另一步骤中借助于控制单元370对第一解码器电路305、存储器阵列310以及第二解码器电路320的控制以第二方式运行存储器阵列310中的存储元件,则借助于控制单元370如此地切换第二分开关电路路径340,使得所得出的电参量改变第二分存储单元345的状态。借助于控制单元370如此地切换其它的分开关电路路径330和必要时350,使得所属的分存储单元335和必要时355保持不变。
然后借助于分存储单元335和345和必要时附加的分存储单元(如355)的状态改变提供所述电参量用于进一步处理。
可以利用电流/电压转换器380,用于适当地针对分存储单元335、345和必要时335转换存储器阵列310的存储元件的电参量。
图4示出根据本发明的第一实施例的图3中的电子开关电路装置的单个元件的细节实现。在此出于简单描述本发明的原因,对第一地址解码器电路不加以详细说明。这里出于简单描述的原因,以单级的方式实施所述解码器电路。也可以以多级的方式来构造解码器。
如在图4中所示,漏极侧感测测量电路装置300的第一变型方案400在存储元件阵列310中具有以一行并排布置的存储元件(如410),从中可以借助于第一解码器和第二解码器320的选择晶体管(例如402和403)以及与存储器阵列310和第二解码器320相连接的控制单元370选择存储元件401,并且可以向由控制单元370控制的分开关电路路径(例如330或者340)输送存储元件401的电参量。
根据图4,根据第一实施形式400的测量电路装置300具有以一行并排布置的存储元件401,所述存储元件分别具有第一端子(第一源/漏区)404、第二端子(第二源/漏区)405和控制端子(栅极)406,所述存储元件分别利用第一存储元件401的第二端子405与在其旁边布置的存储元件的第一端子电连接。
这些并排布置的存储元件401表示存储器阵列310的片段,其中在存储元件阵列310的“虚地”结构中可以以并联连接的形式存在多个这样并排布置的存储元件401。然而所述存储元件阵列310还可以存在于与该第一实施例中所述不同的存储元件结构中。
以一行并排布置的存储元件401的控制端子406分别相互电连接,并且可以与控制单元370连接。根据其它的电路布置,存储元件(例如401)的第一端子(如404)和第二端子405可以与接地电位或者其它的第一电位连接。在此,该第一电位V1可以低于在电流/电压转换器380的第二端子382上所提供的第二电位V2。
存储元件阵列310的存储元件(例如401)可以通过第二解码器320的选择晶体管402或者403与分开关电路路径(譬如330或340)连接。选择晶体管402或者403具有第一端子407或者408、第二端子409或者410和第三端子411或者412。选择晶体管402或者403的第三端子411或者412可以与控制单元370连接。
存储元件401的第一端子404分别与第一选择晶体管402的第一端子407连接。存储元件401的第二端子405分别与第二选择晶体管403的第一端子408连接。
第二解码器320的选择晶体管402和403的相应第二端子409或者410例如借助于连接线449分别相互连接,并且连接在第二解码器320的输出节点413上,并且此外与稳压器电路416的控制场效应晶体管(Regel-Feldeffekt-Transistor)415的第一端子(源极)414连接。所述稳压器电路416用于在电子电路300的不同运行条件下读取所述电参量时使存储元件401的电位尽可能保持恒定。
具有控制FET 415和运算放大器417的稳压器电路416的第一端子414与运算放大器417的反相输入端418连接。非反相输入端419可以连接在基准电位VR上。运算放大器417的输出端420与控制场效应晶体管415的控制端子421(栅极)连接。
在说明所述电路时,以控制FET采用N型为出发点。如果采用P型控制FET,则调换运算放大器417上的端子。还可以使用这里为了图示简洁而没有详细说明的差分放大器取代运算放大器417。
与稳压器电路416的第二端子422相同的、控制场效应晶体管415的第二端子422与两个电路径330或者340连接。在所述电路径330或者340的每个中,两个开关423和424或者425和426相互串联。就是说在相应路径330或者340中第一开关424或者426的相应第一端子427或者428与控制场效应晶体管415的第二端子422连接。
在相应路径330或者340中第一开关424或者426的第二端子429或者430与第二开关423或者425的第一端子431或者432连接。在这两个路径330或者340中的开关423、424、425和426可以借助于控制单元370切换。
在两个路径330、340中的第二开关423和425的两个第二端子433或者434相互连接。该连接与被连接成二极管的场效应晶体管436的第一端子435连接,并且该二极管电路的第二端子382可以与电源或者与第二电位V2连接,所述第二电位V2典型地高于第一电位V1。
为了用作二极管,场效应晶体管436的第一端子435与场效应晶体管436的控制端子438连接。由这样连接的场效应晶体管436所实现的电流/电压转换还可以通过被连接成有源负载的晶体管实现。另一实施形式可以通过使用适当的电阻来实现。利用这样的电流/电压转换可以实现:电流强度的微小变化导致尽可能大的电压变化。
在这两个路径330或者340中相应的第一开关424和426的第二端子429或者430与电容器441和442的第一端子439或者440连接,所述电容器的第二端子443或者444例如可以与基准电位或者另一第一电位V1连接。
开关元件423、424、425和426可以由控制单元370控制,并且例如被实施成传输门(Transmission Gate)器件或者例如被实施成转移栅(Transfer Gate)器件。在本发明的可替代的扩展方案中也可以使用该开关元件的其它实施形式。
根据本发明的第二实施例的电子漏极侧感测测量开关电路装置600在图6中被示出,并且基本上对应于在图4中所示的电子漏极侧感测测量开关电路装置300,其区别如下:
删去了图4所示的带有被连接成二极管的FET 436和端子435、437和438的电流/电压转换器380。在根据该实施例的电子漏极侧感测测量开关电路装置600中,第二电位V2或者电源电压Vcc可以与第二开关423和425的彼此相连的第二端子433和434直接连接。下面按照对根据电子开关电路装置300的第一实施例的电子漏极侧感测测量开关电路装置的控制的描述来阐述相对于在图4中所示的实施形式修改过的对该改动了的测量开关电路装置600的控制。
根据第三实施例的图8中的源极侧感测测量开关电路装置800对应于根据图6中所示的实施例的漏极侧感测测量开关电路装置600,其区别如下:
第二解码器320的输出节点413直接与两个分开关电路路径330和340连接。在该实施例中,串联电路的第二端子382处于低电位、典型地处于接地电位上。稳压器电路416利用第一端子414与第一解码器305的第一端子301连接,由此可以调节存储元件401的运行条件用于可靠地检测存储元件401的电荷状态。所述稳压器电路的第二端子422与较高的电位V2连接。
通过相应随后所说明的借助于控制单元370对该源极侧感测测量开关电路装置800的控制,在所述电路的该实施例中也可以读取、存储并且为进一步电处理提供例如所述存储元件401的电荷状态。
下面,举例说明在以至少两种运行方式运行存储元件401用于以一种被称为电压积分IV(Integration Voltage)的方式读取和提供电参量时对根据图4中所示的第一实施例的电子漏极侧感测测量开关电路装置300的控制。
在所述控制的第一运行方式501(参见图5中的线图500)中,借助于用控制单元370在存储元件选择端子445上施加适当的电压通过控制栅406和在第一源/漏端子404上的适当的电压针对存储元件401的第一运行方式如此地接通存储元件401,使得根据存储元件401的存储状态,相应的电流可以从施加有第一电位V1的第一端子446通过第一源/漏端子404流向第二源/漏端子405。通过借助于控制单元370对第二解码器电路320的选择晶体管403的控制栅412的适当控制,待检测的存储元件401通过选择晶体管403与第二解码器电路320的输出节点413连接。
借助于稳压器电路416如此地控制第二解码器电路320的输出节点413,使得所述输出节点通过控制流过FET 415的电流把节点413保持在对应于基准电位VR的恒定的电位VR上。由此调节存储元件401的运行条件用于可靠地检测存储元件401的电荷状态。
第一路径330中的开关423和424两者都被切换成导通的“H”(参见图5中第一路径330的第一开关424的开关曲线502和第一路径330的第二开关423的开关曲线503),并且第二路径340中的开关426和425两者都被切换成不导通的“L”(参见图5中第二路径340的第一开关426的开关曲线504和第二路径340的第二开关425的开关曲线505)。由此根据第一路径330中的电流借助于这里实施为被连接成二极管的FET 436的电流电压转换器380在节点447上出现电压VF1,其中在第一阶段501内分存储单元441存储所述电压VF1,所述分存储单元这里被实施成电容器441。有利地如此分配所述RC电路,使得电阻和电容器的乘积小于阶段501的持续时间,以便存储瞬时的电压状态。
在存储元件401的第一运行方式之后,开关423和424在第二运行方式506中被切换成不导通的“L”,以便保持分存储单元441的电状态。
在所述控制的第二运行状态506中,在借助于控制单元370在存储元件选择端子445上施加适当的电压之后通过控制栅406和在第二端子448并且从而在第二源/漏端子405上的适当的电压针对存储元件401的第二运行方式如此地接通存储元件401,使得根据存储元件401的存储状态,相应的电流可以从施加有第一电位V1的第二端子448流向第二源/漏端子405流向第一源/漏端子404。通过借助于控制单元370对第二解码器电路320的选择晶体管402的控制栅411的适当控制,待检测的存储元件401通过选择晶体管402与第二解码器电路320的输出节点413连接。
重又借助于稳压器电路416如此地控制第二解码器电路320的输出节点413,使得所述输出节点通过控制流过FET 415的电流使该输出节点413保持在对应于基准电位VR的恒定的电位VR上。由此调节存储元件401的运行条件用于可靠地检测存储元件401的电荷状态。
第一路径330中的开关元件423和424两者都被切换成不导通的“L”,并且第二路径340中的开关425和426两者都被切换成导通的“H”。由此根据第二路径340中的电流借助于这里实施为被连接成二极管的FET 436的电流/电压转换器380在节点449上出现电压VF2,所述电压VF2由分存储单元442存储,所述分存储单元这里被实施成电容器442。
在存储元件401的该第二运行方式506之后,通过控制单元370使开关425和426两者都切换成不导通的“L”,以便保持分存储单元442的电状态。两个分存储单元441和442现在都采用了与存储元件401的电荷状态有关并且提供电状态用于进一步处理数据的电状态。
图10中示出作为第四实施例的测量开关电路装置1200、即对测量开关电路装置600的修改。
在测量开关电路装置1200的情况下,在对图3的测量开关电路装置300的修改中,测量开关电路装置1200的第一解码器305的第二端子301与测量开关电路装置1200的第二解码器320的第二端子322如此地连接,使得相对于测量开关电路300可以用较少的选择晶体管构造所述电路。
测量开关电路装置1200的第一解码器305具有至少两个多路器开关电路450和451。带有两个FET晶体管1301和1302的多路器开关电路450和451的一种实施形式在图11b中示出。图11a的多路器开关电路1300的方框图1305具有输入端c、第一输出端a1和第二输出端a2和第一控制端子b1和第二控制端子b2。
根据图11b的多路器开关电路1300的实施形式具有第一FET 1301和第二FET 1302。第一FET 1301的第一端子和第二FET 1302的第一端子与多路器开关电路的输入端c连接。第一FET 1301的第二端子与多路器开关电路的第一输出端a1连接。第二FET 1302的第二端子与第二输出端a2连接。第一FET 1301的第三端子与多路器开关电路的第一控制端子b1连接。第二FET 1302的第三端子与多路器开关电路的第二控制端子b2连接。
在测量开关电路装置1200的该实施例中,每个存储元件(例如401)的解码器电路320具有第一选择晶体管(例如402)和第二选择晶体管(例如403)。
在测量开关电路装置1200中,解码器开关电路320的相应第一选择晶体管(例如402)的第二端子(例如409)例如借助于连接线464分别互相连接。第二选择晶体管(例如403)的相应第二端子(例如410)例如借助于连接线463分别互相连接。
第一多路器开关电路(例如450)的输入端457例如借助于连接线464分别与第一选择晶体管(例如402)的第二端子(例如409)连接。第二多路器开关电路(例如451)的输入端458例如借助于连接线463分别与第二选择晶体管(例如403)的第二端子(例如410)连接。
第一多路器开关电路450的多路器开关电路的第一输出端(例如461)分别与例如第二多路器开关电路451的多路器开关电路的第一输出端(例如460)连接并且与节点465连接。第一多路器开关电路450的多路器开关电路的第二输出端(例如462)分别与例如第二多路器开关电路451的多路器开关电路的第二输出端(例如459)连接并且与节点466连接。
节点465与FET 415的第一端子414连接,并且从而处于基准电位上。
节点466可以借助于端子456与低电位连接。
相应的多路器开关电路(例如450和451)的第一和第二控制端子(例如452和453或者454和455)与控制单元370连接。
下面举例说明在以至少两种运行方式运行存储元件401用于以一种被称为电压积分IV(Intergration Voltage)的方式读取和提供所述电参量时对根据在图10中所示的实施例的修改了的测量开关电路装置1200的运行。
在所述控制的第一运行方式501(参见图5中的线图500)中,借助于用控制单元370在存储元件选择端子445上施加适当的电压通过控制栅406和在第一源/漏端子404上的适当电压针对存储元件401的第一运行方式如此地接通存储元件410,使得根据存储元件401的存储状态,相应的电流可以流过存储元件401。
流过存储元件401的该电流通过处于低电位的端子456和处于较高的基准电位的节点465之间的电位差来驱动。在第一运行方式501中,电流从端子456流经第一多路器开关电路450的第二输出端462、流经第一多路器开关电路450的输入端457、流经第二解码器电路320的第一选择晶体管402、流经存储元件401、流经第二解码器电路的第二选择元件403、流经第二多路器开关电路451流向节点465。在此,控制单元370既控制第二解码器电路320的选择晶体管402和403的第三端子411和412,也控制第一和第二多路器开关电路450和451的第一控制端子452、454和第二控制端子453和455,用于同步地控制存储单元401。
在存储单元401的第二运行方式506中,电流相应地以相反的方向流经如在第一运行方式501中的前述元件。
图7以线图700的方式示出借助于根据图6的控制单元370的对按照第二实施方式的漏极侧感测装置600的修改过的控制,所述控制也可以相应地被转用于运行图10的装置1200。
如果在存储元件401的第一运行方式701中在第一阶段702中不仅开关元件424而且423都被切换成导通的“H”(参见图7中第一路径330的第一开关424的开关曲线703和第一路径330的第二开关423的开关曲线704)并且开关元件425和426被切换成不导通的“L”(参见图7中第二路径340的第一开关426的开关曲线705和第二路径340的第二开关425的开关曲线706),则第一分开关电路路径330的分存储元件可以被充电至第二电位V2。
在存储元件401的第一运行方式701的第二阶段707中把第一开关元件424切换成不导通的“L”以后,所选取的存储元件401的电流流经分存储单元441。在此电流以两个运行状态702和707流通。
但是在第二阶段707中,电流由电容馈给并且导致该电容放电,并且从而在第二阶段707结束以后所述电容将采取对存储元件401的电荷状态进行表征的电状态。该电状态借助于开关元件423的不导通切换在第一运行方式701的第二阶段707结束时被存储。图7还示出在存储元件401的第二运行方式708的第一阶段709和第二阶段710中对开关元件425和426的相应的对称控制,以便把存储元件401的电荷状态的电参量引导到第二分开关电路路径340中,并且存储在分存储单元442中。
图9以线图900的方式示出对带有根据图8的源极侧感测的电子测量开关电路装置800的控制。在例如存储元件401的第一运行方式901中,在借助于控制单元370的控制的第一阶段902中调节存储元件401的电流流通,并且把第一分开关电路路径300的开关元件423和424切换成导通的(参见图9中第一路径330的第一开关424的开关曲线903和第一路径330的第二开关423的开关曲线904)并且把第二分开关电路路径340的开关元件425和426切换成不导通的(参见图9中第二路径340的第一开关426的开关曲线905和第二路径340的第二开关425的开关曲线906)。
在开关元件401的第一运行方式901的第二阶段907中,借助于开关元件424的不导通切换把例如存储元件401的源极侧电流通过第一分开关电路路径330输送给分存储单元441。借助于流经分存储单元441的电流流通和根据第二阶段907的长度在分存储单元441中调节对例如存储元件401的电状态进行表征的电参量。在例如存储元件401的第一运行方式901的第二阶段907结束时通过控制单元370把开关元件423切换成不导通以后,保持分存储单元441的电状态用于进一步电处理。
图9的控制示意图900还示出如何能够相应对称地在例如存储元件401的第二运行方式908的第一阶段909中和第二阶段910中进行控制,以便提供由例如存储元件401的电荷状态所得出的电参量用于进一步处理。
为了简化说明,在图5、7、9中如此地示出了控制示意图、即开关位置的曲线,使得不同开关的开关位置的改变瞬时地并且完美地以彼此同步的方式进行。但是,根据本发明的电路能够以与各个开关的导通性变化的斜坡状曲线完全一样的方式运行。
不同开关的开关位置的同步也不是必须如举例示出的那样瞬时地进行,而是所述同步可以处于可由对电路的要求中所得出的时间窗口内。