DE102006012781A1 - Multichip-Modul mit verbessertem Systemträger - Google Patents

Multichip-Modul mit verbessertem Systemträger Download PDF

Info

Publication number
DE102006012781A1
DE102006012781A1 DE102006012781A DE102006012781A DE102006012781A1 DE 102006012781 A1 DE102006012781 A1 DE 102006012781A1 DE 102006012781 A DE102006012781 A DE 102006012781A DE 102006012781 A DE102006012781 A DE 102006012781A DE 102006012781 A1 DE102006012781 A1 DE 102006012781A1
Authority
DE
Germany
Prior art keywords
chip
carrier part
chip carrier
power semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006012781A
Other languages
English (en)
Other versions
DE102006012781B4 (de
Inventor
Ralf Dipl.-Ing. Dipl.-Phys. Otremba (FH)
Xaver Dipl.-Ing. Schlögl (FH)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006012781.1A priority Critical patent/DE102006012781B4/de
Priority to US11/687,346 priority patent/US8115294B2/en
Publication of DE102006012781A1 publication Critical patent/DE102006012781A1/de
Application granted granted Critical
Publication of DE102006012781B4 publication Critical patent/DE102006012781B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

Leistungshalbleiterbauteil mit einem ersten Chipträgerteil (11) und einem zweiten Chipträgerteil (12), wobei der erste Chipträgerteil (11) und der zweite Chipträgerteil (12) zueinander beabstandet sind und jeweils elektrisch leitend sind. Ein erster Chip mit einem Leistungstransistor ist auf dem ersten Chipträgerteil (11) und ein zweiter Chip (14) ist auf dem zweiten Chipträgerteil (12) aufgebracht. Der Anschluss für ein erstes Potenzial (DC-) einer Versorgungsspannung ist mit dem ersten Chip (13) über den ersten Chipträgerteil und der Anschluss für das zweite Potenzial einer Versorgungsspannung (DC+) ist mit dem zweiten Chip (14) über den zweiten Chipträgerteil elektrisch verbunden.

Description

  • Die Erfindung betrifft ein Multichip-Modul mit einem verbesserten Systemträger. Bei einigen Anwendungen von Leistungshalbleitern, wie z. B. bei Brückenschaltungen für Motoren, werden mehrere Chips zusammen in einem Gehäuse untergebracht. Ein Bauteil, bei dem mehrere Chips in einem Gehäuse untergebracht sind, wird als Multichip-Modul (MCM) bezeichnet. Durch die Zusammenfassung der Chips in einem Gehäuse wird einerseits Platz für das Gesamtsystem eingespart und andererseits werden Verbindungsleitungen zwischen den Chips verkürzt.
  • Es stellt sich bei der Integration in einem Gehäuse das Problem, die einzelnen Chips jeweils möglichst niederohmig anzuschließen. In der DE 197 25 836 werden Leistungshalbleiterchips auf einem mit Kupfer beschichteten DCB-Substrat aus einer Keramik (DCB = Direct Copper Bonding) untergebracht. Diese zeichnen sich zwar durch eine gute Wärmeleitfähigkeit aus, weisen aber den Nachteil auf, dass sie teuer in der Herstellung sind.
  • Es ist daher Aufgabe der Erfindung, ein Leistungshalbleiterbauteil mit mehreren Chips anzugeben, das kostengünstiger als herkömmliche Leistungshalbleiterbauteile hergestellt werden kann.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauteil angegeben, das einen Chipträger aufweist, der zumindest einen ersten Chipträgerteil und zumindest einen zweiten Chipträgerteil enthält. Der erste Chipträgerteil und der zweite Chipträgerteil sind zueinander beabstandet und sind jeweils elektrisch leitend.
  • Zumindest ein erster Chip mit einem Leistungstransistor ist auf dem ersten Chipträgerteil aufgebracht und ein zweiter Chip, ebenfalls mit einem Leistungstransistor, ist auf dem zweiten Chipträger aufgebracht. Das Leistungshalbleiterbauteil weist Anschlüsse auf, mit denen ein erstes Potenzial und ein zweites Potenzial einer Versorgungsspannung von außen an das Leistungshalbleiterbauteil angeschlossen werden können. Der Anschluss für das erste Potenzial ist mit dem elektrisch leitenden ersten Chipträgerteil und der Anschluss für das zweite Potenzial ist mit dem elektrisch leitenden zweiten Chipträgerteil elektrisch verbunden.
  • Die elektrische Verbindung des ersten Chips mit dem ersten Potenzial erfolgt über den ersten Chipträger und die elektrische Verbindung des zweiten Chips mit dem zweiten Potenzial erfolgt über den zweiten Chipträger.
  • Durch die gezeigte Anordnung werden vorteilhafterweise die Chips auf den Chipträgerteilen so verteilt, dass die Versorgung mit den Potenzialen der Versorgungsspannung möglichst niederohmig ist. Der Platz in dem Leistungshalbleiterbauteil wird effektiv genutzt, indem auf mehreren Chipträgerteilen die Chips mit ihren Leistungstransistoren untergebracht werden. Ein solches Leistungshalbleiterbauteil kann wesentlich günsti ger als ein DCB-Modul hergestellt werden, das ein teures mit Kupfer beschichtetes Substrat enthält.
  • Falls der erste Chipträgerteil und der zweite Chipträgerteil Flachleiter sind, können diese mittels eines Flachleiterrahmens auf einfache Weise positioniert werden, was den Herstellungsprozess billiger macht. Vorzugsweise enthält das Leistungshalbleiterbauteil ein Gehäuse aus einer Pressmasse, das den ersten Chip, den zweiten Chip und zumindestens einen der Chipträgerteile umschließt. Die Pressmasse dient nicht nur zum mechanischen Schutz des ersten und zweiten Chips, sondern bildet auch eine elektrische Isolierung in den Zwischenräumen zwischen erstem und zweitem Chipträgerteil, die auf unterschiedlichen Potenzialen der Versorgungsspannung liegen.
  • In einer bevorzugten Ausführungsform ist zumindest eine Seite eines der Chipträgerteile von außerhalb des Gehäuses zugänglich. Dies ist wichtig, um das Chipträgerteil auf einem Kühlkörper zu befestigen. Dies ist besonders notwendig für Multichip-Module, welche als Durchsteckgehäuse oder SMD-Gehäuse ausgeführt werden.
  • Falls der erste Chip und der zweite Chip jeweils mittels Diffusionslötverbindungen auf dem ersten Chipträgerteil bzw. auf dem zweiten Chipträger aufgebracht werden, ergibt sich ein geringer Abstand zwischen den Chips und den unter ihnen liegenden Chipträgerteilen. Dies verringert die Bauhöhe des Leistungshalbleiterbauteils. Das Diffusionslöten bietet außerdem den Vorteil, dass der Lötprozess mit einer relativ niedrigen Temperatur zwischen 200°C und 400°C erfolgt. Die sich durch den Lötprozess bildende intermetallische Verbindung hat nach dem Löten einen höheren Schmelzpunkt als die Löttemperatur.
  • Dadurch lassen sich besonders temperaturstabile Leistungshalbleiterbauteile herstellen.
  • In einer Ausführungsform der Erfindung ist der erste Chip auf dem ersten Chipträgerteil so aufgebracht, dass der Steuereingang, bspw. das Gate oder die Basis, des Leistungstransistors auf der unten liegenden Seite angebracht ist. Der Steuereingang ist über eine Durchführung durch den Chip mit einem Anschluss für den Steuereingang auf der oben liegenden Seite elektrisch verbunden. Der Steuereingang des Leistungstransistors des zweiten Chips ist dagegen auf der oben liegenden Seite angebracht.
  • Die Durchführung durch den ersten Chip kann bspw. durch ein Ätzen durch den Chip und ein anschließendes Auffüllen des entstehenden Lochs mittels eines Metalls hergestellt werden. Durch die bestehende Anordnung wird gewährleistet, dass bei einem der beiden Chips die Sourceseite und bei dem anderen Chip die Drainseite dem Chipträgerteil gegenüberliegt.
  • Zwischen dem ersten Chipträgerteil und dem ersten Chip und zwischen dem zweiten Chipträgerteil und dem zweiten Chip werden jeweils Kontaktschichten untergebracht, um den Abstand zwischen den Chips und den Chipträgerteilen zu erhöhen. Dies ist wichtig bei unterschiedlichen Potenzialen auf der Oberfläche des Chips und auf dem Chipträgerteil, wodurch es zu einem Durchbruch kommen kann. Durch die zusätzliche Kontaktschicht wird der Abstand erhöht und eine Pressmasse, die sich in den Zwischenräumen zwischen erstem Chip und Chipträgerteil befindet, erhöht die Spannungsfestigkeit.
  • In einer Ausführungsform der Erfindung befindet sich auf einem der Chipträgerteile ein dritter Chip mit einer integrierten Ansteuerung für Leistungstransistoren. Damit wird die Ansteuerung für die Steuereingänge der Leistungstransistoren auf dem ersten und dem zweiten Chip zusätzlich in dem Leistungshalbleiterbauteil integriert, wodurch sich das Bauvolumen der Baugruppe aus Steuerschaltung und Leistungstransistoren weiter verringert.
  • Die Leistungstransistoren können MOSFETs, IGBTs, Thyristoren oder Bipolartransistoren sein.
  • In einer Ausführungsform enthält das Leistungshalbleiterbauelement eine Brückenschaltung mit einem Highside-Schalter und einem Lowside-Schalter, wobei in dem ersten Chip der Lowside-Schalter und in dem zweiten Chip der Highside-Schalter integriert ist. Der Highside-Schalter und der Lowside-Schalter liegen auf unterschiedlichen Chipträgerteilen und werden direkt über die unter ihnen liegenden Chipträgerteile mit den Potenzialen der Versorgungsspannung versorgt.
  • In einer Erweiterung enthält das Leistungshalbleiterbauelement zusätzlich einen dritten Chip und einen vierten Chip, die jeweils eine Diode aufweisen. Der erste Chip und der dritte Chip sind auf dem ersten Chipträgerteil aufgebracht und je mit einer Kontaktfläche auf ihren unterliegenden Seiten mit dem ersten Chipträgerteil elektrisch verbunden. Der zweite Chip und der vierte Chip sind auf dem zweiten Chipträgerteil aufgebracht und je mit einer Kontaktfläche auf der unterliegenden Seite mit dem zweiten Chipträgerteil elektrisch verbunden. Mit diesem Aufbau können Leistungstransistoren und die parallel geschalteten Freilaufdioden nebeneinander auf den Chipträger teilen untergebracht werden, wobei der Anschluss für die Diode mit dem Potenzial der Versorgungsspannung ebenfalls niederohmig ausgeführt wird.
  • In einer weiteren Ausführungsform enthält das Leistungshalbleiterbauelement drei Chips mit Highside-Schaltern und drei Chips mit Lowside-Schaltern sowie sechs Dioden. Die Lowside-Schalter werden mit jeweils einer Diode auf den ersten Chipträgerteil und die Highside-Schalter mit drei Dioden auf den zweiten Chipträgerteil aufgebracht. In dieser Ausführungsform werden die benötigten Leistungsbauteile, sowie zugehörige Freiluftdioden einer Motorsteuerung, vollständig in einem Leistungshalbleiterbauelement untergebracht. Dabei sind die Anschlüsse für die Versorgungsspannung besonders niederohmig ausgeführt.
  • In einer weiteren Ausführungsform der Erfindung wird auf den Highside-Schaltern und auf den Lowside-Schaltern jeweils ein Chip mit einer Diode aufgebracht. In dieser Ausführungsform werden die Diode und Leistungstransistoren nicht mehr nebeneinander, sondern übereinander angeordnet. Dadurch ergibt sich eine noch kompaktere Bauweise.
  • Das Leistungshalbleiterbauelement wird vorzugsweise in einem TO- oder PowerSO-Gehäuse untergebracht. Diese Standardgehäuse sind, weil sie schon lange auf dem Markt sind, besonders kostengünstig herzustellen. Zudem kann ein solches Leistungshalbleiterbauteil in bestehende Anwendungen integriert werden, da sich die Abmessungen des Gehäuses nicht von denen herkömmlicher Leistungshalbleiterbauelemente unterscheiden.
  • Erfindungsgemäß wird auch ein Verfahren zur Herstellung eines Leistungshalbleiterbauteils angegeben. Dazu wird ein elektrisch leitender erster Chipträgerteil und ein elektrisch leitender zweiter Chipträgerteil bereitgestellt, wobei der erste Chipträgerteil an einen Anschluss für das erste Potenzial einer Versorgungsspannung und der zweite Chipträgerteil an einen Anschluss für das zweite Potenzial einer Versorgungsspannung angeschlossen ist. Ein erster Chip wird auf dem ersten Chipträgerteil und ein zweiter Chip auf dem zweiten Chipträgerteil aufgebracht. Dabei entsteht eine elektrische Verbindung zwischen einer auf der Unterseite des ersten Chips befindlichen Kontaktfläche und dem ersten Chipträgerteil und eine elektrische Verbindung zwischen einer auf der Unterseite des zweiten Chips befindlichen Kontaktfläche und dem zweiten Chipträgerteil. Durch das Verfahren wird ein Leistungshalbleiterbauteil bereitgestellt, bei dem die Anschlüsse an die Versorgungsspannungspotenziale besonders niederohmig sind. Der Chipträger wird in zwei Teile aufgeteilt, die jeweils für die Versorgung mit einer Versorgungsspannung dienen. Dadurch wird zumindest ein Bonddraht für die Versorgungsspannung eines der Chips eingespart.
  • Vorzugsweise weisen der erste Chip und der zweite Chip jeweils einen Steuereingang auf ihrer aktiven Oberseite auf. Der Steuereingang des ersten Chips wird über eine Durchführung durch den ersten Chip mit einem Anschluss für den Steuereingang auf der Rückseite elektrisch verbunden. Der erste Chip wird mit seiner aktiven Oberseite nach unten auf dem ersten Chipträgerteil aufgebracht und der zweite Chip wird mit seiner aktiven Oberseite nach oben auf dem zweiten Chipträgerteil aufgebracht. Anschließend werden die Steuereingänge des ersten Chips und des zweiten Chips jeweils von oben kontaktiert.
  • Durch das Umdrehen des ersten Chips kann die Laststrecke niederohmig mit dem darunter liegenden ersten Chipträgerteil verbunden werden. Zudem wird dadurch das Problem gelöst, wie zusätzlich die Steuereingänge kontaktiert werden können.
  • Die Erfindung ist in den Zeichnungen anhand eines Ausführungsbeispiels näher veranschaulicht.
  • 1 zeigt ein erfindungsgemäßes Leistungshalbleiterbauteil.
  • 2 zeigt Schaltbilder von Anwendungen für erfindungsgemäße Leistungshalbleiterbauteile.
  • 3 zeigt weitere Anwendungen des erfindungsgemäßen Leistungshalbleiterbauteils.
  • 4 zeigt in der Draufsicht ein erfindungsgemäßes Leistungshalbleiterbauteil.
  • 5 zeigt in einer weiteren Ausführungsform ein erfindungsgemäßes Leistungshalbleiterbauteil in der Draufsicht.
  • 6 zeigt eine Ausführungsform eines erfindungsgemäßen Leistungshalbleiterbauteils im Querschnitt.
  • 7 zeigt ein PowerQFN-Gehäuse, in das ein erfindungsgemäßes Leistungshalbleiterbauteil integriert werden kann.
  • 8 zeigt ein PowerSO-Gehäuse, in das ein erfindungsgemäßes Leistungshalbleiterbauteil integriert werden kann.
  • 1 zeigt ein Leistungshalbleiterbauteil im Querschnitt. Das Leistungshalbleiterbauteil 1 weist ein Gehäuse 20 aus einer Pressmasse, bspw. aus Epoxidharz, auf. In diesem Leistungshalbleiterbauteil ist ein erster Chipträgerteil 11 und ein zweiter Chipträgerteil 12 angebracht. Die Chipträgerteile 11 und 12 sind Teile eines Flachleiterrahmens, der zusätzlich die Flachleiter 18 und 17 enthält. Auf dem ersten Chipträgerteil 11 ist ein erster Chip 13 und ein dritter Chip 15 aufgebracht. Auf dem zweiten Chipträgerteil 12 ist ein zweiter Chip 14 aufgebracht.
  • Der erste Chipträgerteil 11 ist mit dem negativen Potenzial DC– der Versorgungsspannung elektrisch verbunden. Der erste Chipträgerteil 11 besteht aus Metall und verbindet auch die Unterseiten 131 und 151 des ersten Chips 13 und des dritten Chips 15 mit dem ersten Potenzial DC– der Versorgungsspannung. Der zweite Chipträgerteil 12 ist in einem Abstand d von dem ersten Chipträgerteil 11 angebracht, der nicht unterschritten werden darf, damit es nicht zu einem Durchbruch zwischen den Chipträgerteilen kommt.
  • Das zweite Potenzial DC+ der Versorgungsspannung ist über den elektrisch leitenden zweiten Chipträgerteil 12, der ebenfalls aus Metall besteht, mit einer auf der Unterseite des zweiten Chips 14 befindlichen Kontaktfläche verbunden. Der erste Chip 13 und der zweite Chip 14 enthalten Leistungstransistoren. Diese weisen jeweils zwei Anschlüsse für die Laststrecke und einen Steueranschluss auf. Die Steueranschlüsse werden von dem dritten Chip 15, der eine Ansteuerlogik enthält, angesteuert.
  • Die Verbindung der Leistungstransistoren über die metallischen Flachleiter 11 und 12 ist besonders niederohmig. Durch das Unterbringen der drei Chips 15, 14 und 13 in einem Gehäuse ergibt sich eine besonders kompakte Bauweise.
  • In 2, die sich in 2A und 2B unterteilt, werden Anwendungen für die erfindungsgemäßen Leistungshalbleiterbauteile gezeigt. Es handelt sich jeweils um Motorbrücken für Gleichspannungsmotoren. Bei dem mit PMSM bezeichneten Schaltbild handelt es sich um einen permanentmagnetischen synchronen Motor, bei dem der Rotor einen Permanentmagneten enthält. Das Schaltbild BLDC zeigt die Ansteuerung eines bürstenlosen Gleichspannungsmotors, der selbst kommutierend ist.
  • Das Schaubild SCR veranschaulicht in einem Schaltbild, wie in den Phasen A, B und C die Spulen A, B und C mittels der Highside-Schalter Q1, Q3 und Q5 bzw. Lowside-Schalter Q0, Q2, und Q4 angesteuert werden.
  • Die Ansteuerschaltungen für die Motoren in 2 enthalten jeweils drei Highside-Schalter Q1, Q3 und Q5, sowie drei Lowside-Schalter Q0, Q2 und Q4. Die High- und Lowside-Schalter sind jeweils als IGBT-Transistoren (IGBT = Isolated Gate Bipolar Transistor) mit parallel geschalteten Freilaufdioden ausgebildet. Die Highside-Schalter sind an das positive Potenzial DC+ und die Lowside-Schalter an das negative Potenzial DC– angeschlossen.
  • Ein IGBT-Treiber ist in einem weiteren Chip untergebracht und steuert die Steuereingänge über die Signale PWM1, PWM2, PWM3, PWM4, PWM5, PMW6 an. Drei Spulen A, C und B sind an jeweils einem ersten Anschluss miteinander verbunden. Jeweils ein Highside-Schalter und ein Lowside-Schalter sind miteinander in Reihe geschaltet. An den Verbindungsstellen zwischen Lowside-Schaltern und Highside-Schaltern sind jeweils die zweiten Anschlüsse der Spulen A, B und C angeschlossen.
  • In 3 wird eine weitere Anwendung für die erfindungsgemäßen Leistungshalbleiterbauteile gezeigt. Es handelt sich hier um Tiefsetzsteller, die eine Eingangsspannung Ue in eine Ausgangsspannung Ua umwandeln. Sie enthalten jeweils einen Highside-Schalter HSS, HHS1, HSS2, die in Reihe mit einem Lowside-Schalter LSS, LSS1, LSS2 geschaltet sind. Die Highside-Schalter und Lowside-Schalter sind jeweils als n-MOSFET ausgebildet. An der Verbindungsstelle zwischen Highside-Schaltern und Lowside-Schaltern ist der erste Anschluss einer Spule L, L1, L2 angebracht, deren zweite Anschlüsse an eine Kapazität C, C1, C2 angeschlossen sind.
  • Die Highside-Schalter und Lowside-Schalter können zusammen in einem Leistungshalbleiterbauteil 1 untergebracht werden, indem ein Chip mit einem Lowside-Schalter auf einem ersten Chipträgerteil und ein Chip mit einem Highside-Schalter auf einem zweiten Chipträgerteil untergebracht werden.
  • 4 zeigt ein erfindungsgemäßes Leistungshalbleiterbauteil in der Draufsicht. Das erfindungsgemäße Leistungshalbleiterbauteil enthält einen Flachleiterrahmen aus einer Vielzahl von Flachleitern 11, 12, 17, 21, 22, 23, 24, sowie eine Vielzahl von Chips 15, 25, 26, 27, 30, 31, 32, 33, 34, 35, 36. Der An steuerchip 15, der IGBT 25, der IGBT 26 und der IGBT 27, sowie die Dioden 31, 32 und 36 sind auf dem ersten Chipträgerteil 11, der als Flachleiter ausgebildet ist, aufgebracht.
  • Die Emitteranschlüsse der IGBT-Leistungstransistoren 25, 26 und 27 sind auf ihrer Unterseite über eine Diffusionslötverbindung mit dem ersten Chipträgerteil 11 verbunden.
  • Ebenso gibt es eine Verbindung zwischen den auf den Unterseiten der Dioden 31, 32 und 36 liegenden Anoden mit dem ersten Chipträgerteil 11.
  • Der Steuerchip 15 steuert die Steuereingänge G der Leistungstransistoren 25, 26 und 27.
  • Die Chips 28, 29 und 30 enthalten Leistungstransistoren, deren Unterseite den Kollektoranschluss enthält. Dieser ist mit dem zweiten Chipträger 12 über eine Diffusionslötverbindung elektrisch verbunden.
  • Auf den Oberseiten der Chips 28, 29 und 30 befinden sich die Anschlüsse für den Emitter E, sowie die Anschlüsse für das Gate G. Weiterhin befinden sich auf dem zweiten Chipträgerteil 12 die Chips 33, 34 und 35, die als Dioden ausgebildet sind. Die Kathodenanschlüsse der Dioden liegen auf der Unterseite und sind elektrisch ebenfalls über eine Diffusionslötverbindung mit dem zweiten Chipträgerteil 12 verbunden.
  • Die Chips 25, 36, 28 und 35 bilden eine Halbbrücke, wobei der Chip 28 den Highside-Schalter und der Chip 25 den Lowside-Schalter bildet. Die Chips 36 und 35 enthalten die Freilaufdioden.
  • Gleichermaßen bilden die Chips 26, 31, 29 und 33, sowie die Chips 27, 32, 30 und 34 jeweils eine Halbbrücke.
  • Der Chip 15 für die Ansteuerung der Steuereingänge der Transistoren 25, 28, 29, 30, 27 und 26 ist auf dem ersten Chipträgerteil 11 angebracht. Er enthält von den Flachleitern 17 Eingangssignale und steuert die Steuereingänge der Leistungstransistoren an. Die Verbindungen zwischen den Flachleitern und den Chips sowie die Verbindungen zwischen den Chips, sofern sie nicht über die Diffusionslötverbindung zwischen Chip und Chipträgerteil erfolgen, sind durch Bonddrähte 16 realisiert.
  • In 5 wird ein anderes Ausführungsbeispiel eines Leistungshalbleiterbauteils gezeigt. Im Unterschied zu 4 werden die Chips 36, 31, 32, 34, 33, 35 auf den jeweiligen Chips der Leistungstransistoren 25, 26, 27, 30, 29, 28 jeweils aufgebracht. Dabei werden die Chips 31, 32 und 36 mit ihrer Kathodenseite nach unten auf den Chips 25, 26 bzw. 27 aufgebracht. Die Verbindungen zwischen den Kollektoren der Leistungstransistoren und der Kathodenanschlüsse der Leistungstransistoren erfolgen über Diffusionslötverbindungen.
  • Entsprechend sind die Chips 34, 33 und 35 mit ihren Dioden so aufgebracht, dass die Anodenanschlüsse nach unten zeigen und mit den Emitteranschlüssen der Chips 30, 29 und 28 über Diffusionslötverbindungen verbunden sind. Die Kathodenanschlüsse der Transistoren 34, 33 und 35 sind jeweils über Bonddrahtverbindungen mit dem zweiten Chipträgerteil 12 verbunden. Gleichzeitig sind die Anodenanschlüsse der Chips 36, 31 und 32 über Bonddrähte 16 mit dem ersten Chipträgerteil 11 elektrisch verbunden.
  • Zu beachten ist, dass die Leistungstransistoren, die sich auf dem ersten Chipträgerteil 11 befinden, anders orientiert sind als die Leistungstransistoren auf dem zweiten Chipträgerteil 12. Da die Emitteranschlüsse der Leistungstransistoren 25, 26 und 27 nach unten zeigen, muss der Anschluss für den Steuereingang von der Unterseite der Chips 25, 26 und 27 auf die Oberseite geführt werden. Dies erfolgt vorzugsweise mit einer Verbindung durch den Chip, die durch ein Ätzen durch den Chip und anschließendes Auffüllen mit einem Metall erzeugt wird.
  • Der erste Chipträgerteil 11 ist mit dem negativen Potenzial, das auf 0 Volt liegt, elektrisch verbunden, während der zweite Chipträgerteil 12 mit dem positiven Potenzial der Versorgungsspannung, das auf 1200 V liegt, verbunden ist.
  • 6 zeigt den Querschnitt einer weiteren Ausführungsform des erfindungsgemäßen Halbleiterbauteils. In einer Pressmasse 20 ist ein erster Chipträgerteil 11 mit darauf befindlichen Chips 13 und 15 angebracht. Des weiteren befindet sich in der Pressmasse 20 ein zweiter Chipträgerteil 12 mit darauf befindlichen Chips 14 und 19. Der zweite Chipträgerteil 12 ist von allen Seiten von der Pressmasse 20 umschlossen, während der erste Chipträgerteil 11 an seiner Unterseite 40 von außen zugänglich ist. Dies ist besonders wichtig, wenn ein Kühlkörper von außen an das Leistungshalbleiterbauteil angebracht werden soll und dieser Kühlkörper besonders gut thermisch an den erste Chipträgerteil 11 angeschlossen werden soll.
  • 7 und 8 zeigen die Abmessungen von Standard Power QFN bzw. D50-36-10 Gehäusen, in denen die erfindungsgemäßen Leistungshalbleiterbauteile untergebracht werden können.
    • 1
    Leistungshalbleiterbauteil
    11
    erster Chipträgerteil
    12
    zweiter Chipträgerteil
    13
    erster Chip
    14
    zweiter Chip
    15
    dritter Chip
    16
    Bonddraht
    17
    Flachleiter
    18
    Flachleiter
    19
    Chip
    20
    Pressmasse
    21, 22, 23, 24
    Flachleiter
    25, 26, 27, 28, 29, 30
    Chip
    31, 32, 33, 34, 35, 36
    Chip
    40
    Unterseite
    151
    Unterseite
    131
    Unterseite

Claims (19)

  1. Leistungshalbleiterbauteil, folgendes enthaltend: – ein Chipträger (11, 12), der einen ersten Chipträgerteil (11) und zumindest einen zweiten Chipträgerteil (12) aufweist, wobei der erste Chipträgerteil (11) und der zweite Chipträgerteil (12) zueinander in einem Abstand angebracht sind und jeweils elektrisch leitend sind, – zumindest ein erster Chip (13), der einen Leistungstransistor enthält und auf dem ersten Chipträgerteil (11) aufgebracht ist, – zumindest ein zweiter Chip (14), der einen Leistungstransistor enthält und auf dem zweiten Chipträgerteil (12) aufgebracht ist, – Anschlüsse für eine Versorgungsspannung mit einem ersten Potenzial (DC–) und einem zweiten Potenzial (DC+), wobei der Anschluss für das erste Potenzial (DC–) mit dem ersten Chipträgerteil (11) und der Anschluss für das zweite Potenzial (DC+) mit dem zweiten Chipträgerteil (12) elektrisch verbunden ist, und wobei die elektrische Verbindung der ersten Chips (11) mit dem rsten Potenzial (DC–) über den ersten Chipträgerteil (11) erfolgt, und die elektrische Verbindung des zweiten Chips (14) mit dem zweiten Potenzial (DC+) über den zweiten Chipträgerteil (12) erfolgt.
  2. Leistungshalbleiterbauteil nach Anspruch 1, bei dem der erste Chipträgerteil (11) und der zweite Chipträgerteil (12) Flachleiter sind.
  3. Leistungshalbleiterbauteil nach Anspruch 1 oder 2, bei dem das Leistungshalbleiterbauteil (1) ein Gehäuse (20) aus einer Pressmasse enthält, die den ersten Chip (13), den zweiten Chip (14) und zumindest einen der Chipträgerteile (11, 12) umschließt.
  4. Leistungshalbleiterbauteil nach Anspruch 2, bei dem zumindest eine Seite (40) eines der Chipträgerteile (11, 12) von außerhalb des Gehäuses (20) zugänglich ist.
  5. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 4, bei dem der erste Chip (13) und der zweite Chip (14) jeweils mittels Diffusionslötverbindungen auf dem ersten Chipträgerteil (11) bzw. dem zweiten Chipträgerteil (12) aufgebracht sind.
  6. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 5, bei dessen erstem Chip der Steuereingang des Leistungstransistors auf der unten liegenden Seite angebracht ist und der Steuereingang über eine Durchführung durch den Chip mit einem Anschluss für den Steuereingang auf der oben liegenden Seite elektrisch verbunden ist, und bei dessen zweitem Chip der Steuereingang des Leistungstransistors auf der oben liegenden Seite angebracht ist.
  7. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 6, bei dem zwischen dem ersten Chipträgerteil (11) und dem ersten Chip (13) eine erste Kontaktschicht und/oder zwischen dem zweiten Chipträgerteil (12) und dem zweiten Chip (14) eine zweite Kontaktschicht untergebracht ist.
  8. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 7, bei dem auf einem der Chipträgerteile (11, 12) ein dritter Chip (15) mit einer integrierten Ansteuerschaltung für die Leistungstransistoren vorgesehen ist.
  9. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 8, bei dem die Leistungstransistoren MOSFETs, IGBTs, Thyristoren oder Bipolartransistoren sind.
  10. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 9, das mindestens eine Brückenschaltung mit einem Highside-Schalter und einem Lowside-Schalter aufweist, wobei in dem ersten Chip (13) der Lowside-Schalter integriert ist und in dem zweiten Chip (14) der Highside-Schalter integriert ist.
  11. Leistungshalbleiterbauteil nach Anspruch 10, das weiterhin einen dritten Chip (36) mit einer Diode und einen vierten Chip (35) mit einer Diode aufweist, wobei der erste Chip (25) und der dritte Chip (36) auf dem ersten Chipträgerteil (11) aufgebracht und mit je einer Kontaktfläche auf ihren unten liegenden Seiten mit dem ersten Chipträgerteil (11) elektrisch leitend verbunden sind, und wobei der zweite Chip (28) und der vierte Chip (35) auf dem zweiten Chipträgerteil (12) aufgebracht und mit je einer Kontaktfläche auf ihren unten liegenden Seiten mit dem zweiten Chipträgerteil (12) elektrisch leitend verbunden sind.
  12. Leistungshalbleiterbauteil nach einem der Ansprüche 10 bis 11, das drei Chips (28, 29, 30) mit Highside-Schaltern und drei Chips (25, 26, 27) mit Lowside-Schaltern und sechs Dioden (36, 31, 32, 34, 33, 35) aufweist und bei dem die Lowside-Schalter und drei Dioden auf dem ersten Chipträgerteil (11) und die Highside-Schalter und drei Dioden auf dem zweiten Chipträgerteil (12) aufgebracht sind.
  13. Leistungshalbleiterbauteil nach einem der Ansprüche 11 bis 12, bei dem auf den Chips (28, 29, 30) mit Highside-Schaltern und auf den Chips (25, 26, 27) mit Lowside-Schalter jeweils ein Chip (35, 33, 34, 36, 31, 32) mit einer Diode aufgebracht ist.
  14. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 13, das mindestens einen weiteren Chip (15), der einen Steuerschaltkreis enthält, aufweist.
  15. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 14, das ein TO- oder PowerSO-Gehäuse enthält.
  16. Verfahren zur Herstellung eines Leistungshalbleiterbauteils mit folgenden Schritten: – Bereitstellen eines elektrisch leitenden ersten Chipträgerteils (11) und eines elektrisch leitenden zweiten Chipträgerteils (12), wobei der erste Chipträgerteil (11) an einen Anschluss für ein erstes Potenzial (DC–) einer Versorgungsspannung und der zweite Chipträgerteil (12) an einen Anschluss für das zweite Potenzial (DC+) einer Versorgungsspannung angeschlossen ist, – Aufbringen eines ersten Chips (13) auf dem ersten Chipträgerteil (11) und eines zweiten Chips (14) auf dem zweiten Chipträgerteil (12) so, dass eine elektrische Verbindung zwischen einer auf der Unterseite des ersten Chips befindlichen Kontaktfläche und dem ersten Chipträgerteil (11) und eine elektrische Verbindung zwischen einer auf der Unterseite des zweiten Chips (14) befindlichen Kontaktfläche und dem zweiten Chipträgerteil (12) hergestellt wird.
  17. Verfahren nach Anspruch 16, bei dem der erste Chip (13) und der zweite Chip (14) jeweils einen Steuereingang auf der aktiven Oberseite aufweisen und der Steuereingang des ersten Chips (13) über eine Durchführung durch den ersten Chip (13) mit einem Anschluss für den Steuereingang auf der Rückseite elektrisch verbunden ist, und der erste Chip (13) mit seiner Vorderseite nach unten auf dem ersten Chipträgerteil (11) und der zweite Chip mit seiner Vorderseite nach oben auf dem zweiten Chipträgerteil (12) aufgebracht wird, und die Steuereingänge des ersten Chips (13) und des zweiten Chips (14) jeweils von außen kontaktiert werden.
  18. Verfahren nach einem der Ansprüche 16 bis 17, bei dem auf dem ersten Chip (13) und dem zweiten Chip (14) jeweils ein Chip mit einer Diode aufgebracht wird.
  19. Verfahren nach einem der Ansprüche 16 bis 18, bei dem der erste Chip (13) und der zweite Chip (14) jeweils auf dem ersten Chipträgerteil (11) bzw. zweiten Chipträgerteil (12) mittels Diffusionslöten aufgelötet werden.
DE102006012781.1A 2006-03-17 2006-03-17 Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung Expired - Fee Related DE102006012781B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006012781.1A DE102006012781B4 (de) 2006-03-17 2006-03-17 Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
US11/687,346 US8115294B2 (en) 2006-03-17 2007-03-16 Multichip module with improved system carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006012781.1A DE102006012781B4 (de) 2006-03-17 2006-03-17 Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102006012781A1 true DE102006012781A1 (de) 2007-09-20
DE102006012781B4 DE102006012781B4 (de) 2016-06-16

Family

ID=38374988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006012781.1A Expired - Fee Related DE102006012781B4 (de) 2006-03-17 2006-03-17 Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US8115294B2 (de)
DE (1) DE102006012781B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010053303A1 (de) 2010-12-02 2012-06-06 Volkswagen Ag Verfahren und Vorrichtung zur Steuerung von Elementen eines Wechselrichters
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
DE102009002732B4 (de) * 2008-04-30 2013-03-21 Infineon Technologies Ag Schaltungsanordnung mit zwei Halbleiterschaltelementen und einem Freilaufelement sowie zugehöriger Schaltwandler
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049949B3 (de) 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102007013186B4 (de) * 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9362215B2 (en) * 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
KR20130046487A (ko) * 2011-10-28 2013-05-08 삼성전기주식회사 반도체 패키지
US9312211B2 (en) * 2012-03-07 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
US9082759B2 (en) 2012-11-27 2015-07-14 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
JP5921491B2 (ja) * 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
CN108321151A (zh) * 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
DE19927285A1 (de) * 1999-06-15 2000-12-28 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
US20050087849A1 (en) * 2002-12-26 2005-04-28 Yamaha Hatsudoki Kabushiki Kaisha Electronic substrate, power module and motor driver
US6987670B2 (en) * 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
DE102005007373A1 (de) * 2005-02-17 2006-08-24 Infineon Technologies Ag Leistungshalbleiterbaugruppe

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69418037T2 (de) * 1994-08-02 1999-08-26 St Microelectronics Srl Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
DE19725836C2 (de) * 1997-06-18 2001-10-04 Infineon Technologies Ag Leistungshalbleiter-Anordnung auf DCB-Substrat
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
DE102004021054B4 (de) 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
DE19927285A1 (de) * 1999-06-15 2000-12-28 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
US20050087849A1 (en) * 2002-12-26 2005-04-28 Yamaha Hatsudoki Kabushiki Kaisha Electronic substrate, power module and motor driver
US6987670B2 (en) * 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
DE102005007373A1 (de) * 2005-02-17 2006-08-24 Infineon Technologies Ag Leistungshalbleiterbaugruppe

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002732B4 (de) * 2008-04-30 2013-03-21 Infineon Technologies Ag Schaltungsanordnung mit zwei Halbleiterschaltelementen und einem Freilaufelement sowie zugehöriger Schaltwandler
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
DE102010053303A1 (de) 2010-12-02 2012-06-06 Volkswagen Ag Verfahren und Vorrichtung zur Steuerung von Elementen eines Wechselrichters
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof

Also Published As

Publication number Publication date
DE102006012781B4 (de) 2016-06-16
US8115294B2 (en) 2012-02-14
US20070216011A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102006025453B4 (de) Halbleiterschaltungsanordnung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
EP1389820B1 (de) Induktivitätsarme Schaltungsanordnung für Leistungshalbleitermodule
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102006008632A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102017214248B4 (de) Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102017215480A1 (de) Package für Die-Brücken-Kondensator
DE102018106917A1 (de) Vorrichtung mit Schaltelementen und entsprechende Verfahren
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee