DE102006009026A1 - Speicheranordnung - Google Patents

Speicheranordnung Download PDF

Info

Publication number
DE102006009026A1
DE102006009026A1 DE102006009026A DE102006009026A DE102006009026A1 DE 102006009026 A1 DE102006009026 A1 DE 102006009026A1 DE 102006009026 A DE102006009026 A DE 102006009026A DE 102006009026 A DE102006009026 A DE 102006009026A DE 102006009026 A1 DE102006009026 A1 DE 102006009026A1
Authority
DE
Germany
Prior art keywords
memory
data
devices
bank access
memory bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006009026A
Other languages
English (en)
Inventor
Paul Dr. Wallner
Tim Dr. Schoenauer
Peter Gregorius
Daniel Dr. Kehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006009026A priority Critical patent/DE102006009026A1/de
Priority to US11/679,732 priority patent/US7725647B2/en
Publication of DE102006009026A1 publication Critical patent/DE102006009026A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607Interleaved addressing

Abstract

Eine Speicheranordnung (10) umfasst eine Schnittstelle (4) zum Übertragen von Daten in Form von Datenpaketen, mindestens zwei Speicherbänke (6), mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) und mindestens zwei Datenpaketverarbeitungsvorrichtungen (8). Dabei sind die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) benachbart zu den Speicherbankzugriffsvorrichtungen angeordnet.

Description

  • Die vorliegende Erfindung betrifft eine Speicheranordnung, insbesondere eine Speicheranordnung mit einem datenpaketorientierten Übertragungsverfahren.
  • In modernen Speicheranordnungen für Computersysteme erfolgt die Ansteuerung der Speicheranordnung nicht, wie in herkömmlichen Speicheranordnungen, über paralleles Anlegen von Daten, Adress- und Steuersignalen, sondern über Datenpakete, welche mit hoher Geschwindigkeit und hoher Frequenz gemäß einem vorbestimmten Protokoll zwischen zum Beispiel einem Computersystem und einer Schnittstelle der Speicheranordnung übertragen werden. Diese Datenpakete können Schreibdaten, Lesedaten, Adressierungsdaten und Befehlsdaten enthalten.
  • Datenpakete, die zum Beispiel von einem Computersystem an die Speicheranordnung gesendet werden, können derart strukturiert sein, dass ein Datenpaket aus einer bestimmten Anzahl an Bits besteht, welche über mehrere parallele Leitungen übertragen werden. Die Anzahl der parallelen Leitungen kann dabei deutlich geringer sein als die Anzahl der Bits eines Datenpakets. Dies ist möglich, indem mehrere aufeinander folgende Bitgruppen über parallele Leitungen übertragen werden und dann zu einem Datenpaket zusammengesetzt werden. Datenpakete mit einer Länge von 54 Bits können somit beispielsweise über sechs Leitungen in neun aufeinander folgenden Sechs-Bit-Gruppen übertragen werden.
  • 3 zeigt schematisch die Funktionsblöcke einer Empfangseinheit für eine derartige Speicheranordnung. Eine Schnittstelle 4 umfasst beispielsweise sechs Leitungssynchronisiereinheiten 31, welche sich jeweils auf den Datenstrom einer Leitung aufsynchronisieren. Danach erfolgt für jede Leitung ein zeitliches Demultiplexen und somit ein erstes Paralleli sieren der Daten mit Hilfe der Demultiplexer 32, um die Datenübertragungsraten zu reduzieren. Die so aufbereiteten Daten werden in Pufferspeichern 33, welche vorzugsweise als FIFO-Speicher („First In First Out") ausgestaltet sind, zwischengespeichert. Eine Synchronisiervorrichtung 3 der Speicheranordnung entnimmt die Daten aus den Pufferspeichern 33 und setzt die Daten zu einem 54 Bit-Datenpaket zusammen. Die so zurückgewonnen und parallelisierten Daten werden über 54 Datenleitungen an eine Datenpaketverarbeitungsvorrichtung 8 übertragen. Die Datenpaketverarbeitungsvorrichtung 8 interpretiert und verarbeitet die empfangenen Daten gemäß einem vorbestimmten Protokoll. In vergleichbarer Weise werden Lesedaten von der Datenpaketverarbeitungsvorrichtung in Datenpakete codiert und über die Schnittstelle 4 an z.B. ein Computersystem übertragen. Vorteil dieser Übertragungsart ist, dass weniger Leitungen zwischen beispielsweise dem Computersystem und der Speicherordnung vorhanden sind. Jede einzelne Leitung muss natürlich zum Übertragen der deutlich höheren Datenrate geeignet sein.
  • Die derartige Speicheranordnung umfasst mehrere Speicherbänke, welche über mehrere Speicherbankzugriffsvorrichtungen erreichbar sind und welche eine Vielzahl von Speicherzellen aufweisen.
  • Beispielsweise kann die Speicheranordnung, wie in 2 gezeigt, sechzehn Speicherbänke 6 aufweisen, die in einer vier mal vier Matrix angeordnet sind. In einer Draufsicht der Speicheranordnung 10 sind acht obere Speicherbänke 6 von acht unteren Speicherbänken 6 beabstandet angeordnet, so dass ein streifenförmiger Bereich 7, welcher auch Spine genannt wird, zwischen den oberen acht Speicherbänken 6 und den unteren acht Speicherbänken 6 ausgebildet wird. Die sechzehn Speicherbänke 6 werden ferner in zwei Gruppen von jeweils acht Speicherbänken aufgeteilt, wobei Bezug nehmend auf 2 eine linke Gruppe die acht in einer Draufsicht links befindlichen Speicherbänke und eine rechte Gruppe die acht in einer Draufsicht rechts befindlichen Speicherbänke umfasst. Ein Zugriff auf eine der Speicherbänke 6 der linken Gruppe erfolgt dabei über eine erste Speicherbankzugriffsvorrichtung 1, und ein Zugriff auf eine der Speicherbänke 6 der rechten Gruppe erfolgt über eine zweite Speicherbankzugriffsvorrichtung 2. In dem Spine 7 sind die Schnittstelle 4, die Speicherbankzugriffsvorrichtungen 1 bzw. 2, die Synchronisiervorrichtung 3, die Datenpaketverarbeitungsvorrichtung 8, eine Zwischenspeichervorrichtung 5 und weitere Vorrichtungen der Speicheranordnung, wie z.B. eine (nicht gezeigte) Taktversorgung, angeordnet. Die Schnittstelle 4, die Synchronisiervorrichtung 3, die Datenpaketverarbeitungsvorrichtung 8 und die Zwischenspeichervorrichtung 5 sind im Wesentlichen in der Mitte der Längsrichtung des Spine 7 angeordnet. Die Schnittstelle 4 und die Synchronisiervorrichtung 3 sind dicht benachbart angeordnet, da die Datenrate auf den Verbindungsleitungen zwischen der Schnittstelle 4 und der Synchronisiervorrichtung 3 sehr hoch ist. Die Synchronisiervorrichtung 3 und die Datenpaketverarbeitungsvorrichtung 8 sind über Verbindungsleitungen in einem Bereich 11 miteinander verbunden. Die Zwischenspeichervorrichtung 5 ist über Verbindungsleitungen in einem Bereich 12 mit der Datenpaketverarbeitungsvorrichtung 8 verbunden. Die erste Speicherbankzugriffsvorrichtung 1 ist im Wesentlichen in der Mitte einer linken Hälfte des Spine 7 angeordnet und die zweite Speicherbankzugriffsvorrichtung 2 ist im Wesentlichen in der Mitte einer rechten Hälfte des Spine 7 angeordnet. Die Speicherbankzugriffsvorrichtungen 1 bzw. 2 sind jeweils sowohl mit der Datenpaketverarbeitungsvorrichtung 8 als auch mit der Zwischenspeichervorrichtung 5 über Verbindungsleitungen in Bereichen 13 bzw. 14 verbunden.
  • Die von der Schnittstelle 4 empfangenen Datenpakete werden in der Synchronisiervorrichtung 3 parallelisiert und von der Datenpaketverarbeitungsvorrichtung 8 decodiert. In Abhängigkeit von dem Inhalt des Datenpakets steuert die Datenpaketverarbeitungsvorrichtung 8 entweder direkt die Speicherbankzugriffsvorrichtungen 1 bzw. 2 an oder speichert Schreibdaten in die Zwischenspeichervorrichtung 5 ein. Eine derartige Anordnung innerhalb des Spine ermöglicht ein gleichmäßiges zeitliches Ansteuerverhalten der einzelnen Speicherbänke. Bei einer anderen Anzahl von Speicherbänken und/oder Speicherbankzugriffsvorrichtungen sind entsprechend optimierte Anordnungen zu wählen.
  • Um die Kosten für die Fertigung eines Speicherchips so gering wie möglich zu halten, ist die Chipfläche so klein wie möglich zu halten. Da die Länge des Spine (Ausdehnung des Spine in einer Richtung entlang einer Geraden, die durch die beiden Speicherbankzugriffsvorrichtungen in 2 gelegt wird) durch die Anordnung der Speicherbänke vorgegeben ist, ist eine Verkleinerung der Fläche des Spine nur möglich, indem die Breite des Spine, d.h. der Abstand zwischen den oberen Speicherbänken und den unteren Speicherbänken, minimiert wird. Aus Gründen des Zeitsteuerverhaltens werden zeitkritische Vorrichtungen vorteilhafter Weise in einem mittleren Bereich des Spine angeordnet, sodass die Breite des Spine maßgeblich durch den Chipflächenbedarf der in dem mittleren Bereich des Spine angeordneten Vorrichtungen bestimmt wird.
  • Daher ist es Aufgabe der vorliegenden Erfindung eine Speicheranordnung bereitzustellen, welche einen möglichst schmalen Spine aufweist und dabei trotzdem eine hohe Systemleistung erzielt und die Anforderungen an das Zeitsteuerverhalten erfüllt.
  • Erfindungsgemäß wird diese Aufgabe, durch eine Speicheranordnung gemäß Anspruch 1 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
  • Im Rahmen der vorliegenden Erfindung wird eine Speicheranordnung bereitgestellt, welche eine Schnittstelle zum Übertragen von Daten in Form von Datenpaketen gemäß einem vorbestimmten Protokoll, mindestens zwei Speicherbänke mit jeweils mindes tens einer Speicherzelle, mindestens zwei Speicherbankzugriffsvorrichtungen, über die ein Zugriff auf die Daten der mindestens einen Speicherzelle der mindestens zwei Speicherbänke erfolgt, und mindestens zwei Datenpaketverarbeitungsvorrichtungen, welche zum Codieren und Decodieren von Datenpaketen geeignet sind, umfasst, wobei die mindestens zwei Datenpaketverarbeitungsvorrichtungen unterschiedlichen Speicherbankzugriffsvorrichtungen zugeordnet sind.
  • Da mindestens zwei Datenpaketverarbeitungsvorrichtungen auf der Speicheranordnung vorgesehen sind, und diese vorzugsweise benachbart zu den Speicherbankzugriffsvorrichtungen, welche außerhalb eines mittleren Bereichs des Spine angeordnet sind, angeordnet sind, wird in dem mittleren Bereich des Spine weniger Chipfläche beansprucht. Dadurch wird dieser mittlere Bereich des Spine für andere Vorrichtungen nutzbar, die beispielsweise aufgrund ihres Zeitsteuerverhaltens in dem mittleren Bereich des Spine angeordnet werden müssen. Da die Breite des Spine maßgeblich durch die in dem mittleren Bereich des Spine benötigte Chipfläche bestimmt wird, kann durch das erfindungsgemäße Anordnen der Datenpaketverarbeitungsvorrichtungen die Breite des Spine verringert werden. Ferner wird durch diese Anordnung die Anzahl der Verbindungsleitungen, welche innerhalb des Spine angeordnet werden, reduziert, wodurch wiederum ein weniger breiter Spine benötigt wird.
  • Vorteilhafter Weise kann die Speicheranordnung eine gerade Anzahl von Speicherbänken, eine erste Speicherbankzugriffsvorrichtung und eine zweite Speicherbankzugriffsvorrichtung aufweisen. Dabei erfolgt ein Zugriff auf die Speicherzellen einer ersten Hälfte der Speicherbänke über die erste Speicherbankzugriffsvorrichtung, und ein Zugriff auf die Speicherzellen einer zweiten Hälfte der Speicherbänke erfolgt über die zweite Speicherbankzugriffsvorrichtung. Bei entsprechend symmetrischer Anordnung können dann die Anforderungen an das Zeitsteuerverhalten sehr gut erfüllt werden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung können zwei Datenpaketverarbeitungsvorrichtungen und zwei Speicherbankzugriffsvorrichtungen auf der Speicheranordnung vorgesehen werden. Eine erste der Speicherbankzugriffsvorrichtungen wird ungefähr in der Mitte einer ersten Hälfte der Länge des Spine angeordnet, und eine zweite der Speicherbankzugriffsvorrichtungen wird ungefähr in der Mitte einer zweiten Hälfte der Länge des Spine angeordnet. Eine erste der zwei Datenpaketverarbeitungsvorrichtungen wird in einem Bereich zwischen einem mittleren Bereich des Spine und der ersten Speicherbankzugriffsvorrichtung angeordnet, und eine zweite der zwei Datenpaketverarbeitungsvorrichtungen wird in einem Bereich zwischen dem mittleren Bereich des Spine und der zweiten Speicherbankzugriffsvorrichtung angeordnet. Durch die Anordnung benachbart zu den Speicherbankzugriffsvorrichtung wird keine Chipfläche für die Datenpaketverarbeitungsvorrichtungen in dem mittleren Bereich des Spine benötigt, wodurch ein weniger breiter Spine benötigt wird.
  • Gemäß einer anderen Ausführungsform der Erfindung kann die Speicheranordnung mehrere Speicherbänke, welche über mehrere Speicherbankzugriffsvorrichtungen erreichbar sind, aufweisen. Dabei gilt für jede der Speicherbankzugriffsvorrichtungen, dass über eine Speicherbankzugriffsvorrichtung auf Speicherzellen von ein oder mehreren Speicherbänken zugegriffen werden kann. Ein Zugriff auf Speicherzellen einer bestimmten Speicherbank sind dagegen nur von genau einer Speicherbankzugriffsvorrichtung möglich. Somit können einer Speicherbankzugriffsvorrichtung mehrere Speicherbänke zugeordnet sein, aber eine Speicherbank kann nicht verschiedenen Speicherbankzugriffsvorrichtungen zugeordnet werden.
  • In einer erfindungsgemäßen Ausführungsform kann die Speicheranordnung eine Zwischenspeichervorrichtung zum Zwischenspeichern von Daten aufweisen. Die Zwischenspeichervorrichtung ist über Verbindungsleitungen mit den mindestens zwei Datenpaketverarbeitungsvorrichtung und den mindestens zwei Speicherzugriffsvorrichtungen verbunden. Bei Verwenden der Zwischenspeichervorrichtung werden Schreibdaten nicht direkt von den Datenpaketverarbeitungsvorrichtungen an die Speicherbankzugriffsvorrichtungen übertragen, sondern zunächst in die Zwischenspeichervorrichtung übertragen und von dort zeitlich entkoppelt über die Speicherbankzugriffsvorrichtungen in die Speicherbänke eingespeichert. Die Datenpaketverarbeitungsvorrichtungen ist dann sofort für die Verarbeitung weiterer Datenpakete bereit. Lesedaten können analog aufgrund eines Lesebefehls zeitlich unabhängig von den Speicherbänken über die Speicherbankzugriffsvorrichtungen in die Zwischenspeichervorrichtung eingespeichert werden und von dort von den Datenpaketverarbeitungsvorrichtungen abgeholt und weiterverarbeitet werden. Auch beim Bearbeiten von Lesebefehlen müssen die Datenpaketverarbeitungsvorrichtungen nicht auf das vollständige Abarbeiten des Lesebefehls warten, sondern können sofort weitere Datenpakete verarbeiten. Dadurch kann die Systemleistung deutlich erhöht werden.
  • Ferner kann eine Speicheranordnung auch zwei oder mehr Zwischenspeichervorrichtungen aufweisen. Die mindestens zwei Zwischenspeichervorrichtung können dann beispielsweise jeweils einer Speicherzugriffsvorrichtung oder einer Datenpaketverarbeitungsvorrichtung zugeordnet sein.
  • Die erfindungsgemäße Speicheranordnung wird insbesondere bei DRAM-Speicherbausteinen auf einem gemeinsamen Chip eingesetzt. Selbstverständlich ist die Erfindung nicht auf diesen bevorzugten Anwendungsbereich beschränkt, sondern kann auch in ROM-Speicherbausteinen eingesetzt werden.
  • Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung anhand bevorzugter Ausführungsformen erläutert.
  • 1 ist eine Draufsicht einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Datenpaketverarbeitungsvorrichtungen.
  • 2 ist eine schematische Draufsicht einer Speicheranordnung mit nur einer Datenpaketverarbeitungsvorrichtung.
  • 3 zeigt schematisch Funktionseinheiten einer Speicheranordnung der in 1 oder 2 gezeigten Ausführungsform.
  • 4 zeigt schematisch eine Draufsicht einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Datenpaketverarbeitungsvorrichtungen, zwei Schnittstellen und zwei Synchronisiervorrichtungen.
  • Im Folgenden wird eine Speicheranordnung beschrieben, welche beispielsweise in einem Computersystem als Schreib-Lese-Speicher bzw. DRAM-Speicheranordnung einsetzbar ist. Die Beschreibung bezieht sich zunächst nur auf das Empfangen und Decodieren von Datenpaketen und somit auf das Empfangen und Verarbeiten von Schreibdaten, Adressierungsdaten und Befehlsdaten. Die Verarbeitung von Lesedaten erfolgt analog und wird am Ende der Beschreibung kurz beschrieben werden.
  • 1 zeigt schematisch eine erfindungsgemäße Ausführungsform einer Speicheranordnung 10 mit einer geraden Anzahl von Speicherbänken 6, einer ersten und einer zweiten Speicherbankzugriffsvorrichtung 1 bzw. 2, einer ersten und einer zweiten Datenpaketverarbeitungsvorrichtung 8, einer ersten und einer zweiten Zwischenspeichervorrichtung 5, einer Synchronisiervorrichtung 3 und einer Schnittstelle 4, wobei bezüglich der Synchronisiervorrichtung 3 und der Schnittstelle 4 auf 3 sowie die vorhergehenden Erläuterungen hierzu verwiesen werden kann.
  • Die sechzehn Speicherbänke 6 sind folgendermaßen in zwei Bereiche aufgeteilt. Wie 1 zeigt, sind in einem oberen Be reich acht Speicherbänke 6 angeordnet und in einem unteren Bereich acht weitere Speicherbänke 6 angeordnet. Der obere Bereich ist beabstandet zu dem unteren Bereich angeordnet. Zwischen dem oberen Bereich und dem unteren Bereich befindet sich ein schmaler streifenförmiger Bereich 7, der auch „Spine" genannt wird. Die sechzehn Speicherbänke 6 werden ferner in eine linke Gruppe und eine rechte Gruppe aufgeteilt. Dabei umfasst die linke Gruppe die acht Speicherbänke 6, die in 1 links angeordnet sind, und die rechte Gruppe umfasst die acht Speicherbänke 6, die in 1 auf der rechten Seite angeordnet sind.
  • Ein Zugriff auf Speicherzellen einer Speicherbank 6 der linken Gruppe erfolgt über die erste Speicherbankzugriffsvorrichtung 1 und ein Zugriff auf Speicherzellen der rechten Gruppe der Speicherbänke 6 erfolgt über die zweite Speicherbankzugriffsvorrichtung 2. Die erste Speicherbankzugriffsvorrichtung 1 ist in einer Mitte einer linken Hälfte des Spine 7 angeordnet. Die zweite Speicherbankzugriffsvorrichtung 2 ist in einer Mitte einer rechten Hälfte des Spine angeordnet.
  • In einem Bereich des Spine 7 zwischen der ersten Speicherbankzugriffsvorrichtung 1 und der zweiten Speicherbankzugriffsvorrichtung 2 sind die Zwischenspeichervorrichtungen 5 und die Datenpaketverarbeitungsvorrichtungen 8 derart angeordnet, dass die erste Zwischenspeichervorrichtung 5 und die erste Datenpaketverarbeitungsvorrichtung 8 zwischen dem mittleren Bereich des Spine und der ersten Speicherbankzugriffsvorrichtung 1 benachbart zu der ersten Speicherbankzugriffsvorrichtung 1 angeordnet sind, und dass die zweite Zwischenspeichervorrichtung 5 und die zweite Datenpaketverarbeitungsvorrichtung 8 zwischen dem mittleren Bereich des Spine und der zweiten Speicherbankzugriffsvorrichtung 2 benachbart zu der zweiten Speicherbankzugriffsvorrichtung 2 angeordnet sind. Die Schnittstelle 4 und die Synchronisiervorrichtung 3 sind im Wesentlichen in der Mitte des Spine 7 angeordnet.
  • Die Ansteuerung der Speicheranordnung 10 von z.B. einem Computersystem erfolgt über Datenpakete, die zwischen dem Computersystem und der Schnittstelle 4 der Speicheranordnung übertragen werden. Die Datenpaketverarbeitungsvorrichtungen 8 der Speicheranordnung 10 können derart ausgestaltet sein, dass die Datenpaketverarbeitungsvorrichtungen 8 Schreibdaten, Lesedaten, Adressierungsdaten und Befehlsdaten in Form von Datenpaketen codieren und/oder decodieren können. Die Datenpakete, können derart strukturiert sein, dass ein Datenpaket aus einer bestimmten Anzahl Bits besteht, die über mehrere parallele Leitungen übertragen werden. Die Anzahl der parallelen Leitungen kann dabei deutlich geringer sein, als die Anzahl der Bits eines Datenpaketes, indem mehrere aufeinanderfolgende Bit-Gruppen über die parallelen Leitungen übertragen werden und dann zu einem Datenpaket zusammengesetzt werden. Datenpakete mit einer Länge von zum Beispiel 54 Bits können somit beispielsweise über sechs Leitungen in neun aufeinanderfolgenden Sechs-Bit-Gruppen übertragen werden. Beim Empfangen von Daten, von z.B. einem Computersystem, synchronisiert sich die Schnittstelle 4 auf die beispielsweise sechs Datenströme der sechs Verbindungsleitungen zu dem Computersystem auf und gibt die empfangenen Sechs-Bit-Gruppen an die Synchronisiervorrichtung 3 weiter. Die Synchronisiervorrichtung 3 synchronisiert sich auf die 54 Bit-Datenpaketstruktur auf und bildet aus jeweils neun empfangenen Sechs-Bit-Gruppen ein 54 Bit-Datenpaket, welches über 54 Leitungen in einem Bereich 11 an die beiden Datenpaketverarbeitungsvorrichtungen 8 übertragen werden. Die Datenpaketverarbeitungsvorrichtungen 8 decodieren die Datenpakete und steuern in Abhängigkeit von dem Inhalt der Datenpakete die Zwischenspeichervorrichtungen 5 und/oder die Speicherzugriffsvorrichtungen 1, 2 an. Vorteil dieser Übertragungsart ist, dass weniger Leitungen zwischen beispielsweise dem Computersystem und der Speicheranordnung vorhanden sind. Jede einzelne Leitung muss natürlich zum Übertragen der deutlich höheren Datenrate geeignet sein.
  • Im Gegensatz zu der in 2 dargestellten Speicheranordnung wird bei der in 1 dargestellten Speicheranordnung erheblich weniger Chipfläche in einem mittleren Bereich des Spine benötigt. Während in der Speicheranordnung in 2 noch die Schnittstelle 4, die Synchronisiervorrichtung 3, die Datenpaketverarbeitungsvorrichtung 8 und die Zwischenspeichervorrichtung 5 in der Mitte des Spine angeordnet sind, sind in 1 nur noch die Synchronisiervorrichtung 3 und die Schnittstelle 4 in der Mitte des Spine angeordnet. Auch die Chipfläche für die benötigten Verbindungsleitungen in dem Spine wird durch eine Anordnung nach 1 deutlich verringert. In einer beispielhaften Ausführungsform befinden sich 54 Verbindungsleitungen in einem Bereich 11 zwischen der Synchronisiervorrichtung 3 und den Datenpaketverarbeitungsvorrichtungen 8. In Bereichen 13 zwischen den Datenpaketverarbeitungsvorrichtungen 8 und den Speicherbankzugriffsvorrichtungen 1, 2 befinden sich beispielsweise jeweils 53 Leitungen zur Übertragung von Adress- und Steuersignalen. In Bereichen 14 zwischen den Zwischenspeichervorrichtungen 5 und den Speicherbankzugriffsvorrichtungen 1, 2 befinden sich beispielsweise jeweils 72 Leitungen zur Übertragung von Schreib/Lesedaten und Maskierungsdaten. Die Verbindungsleitungen in Bereichen 12 zwischen den Zwischenspeichervorrichtungen 5 und den Datenpaketverarbeitungsvorrichtungen 8 haben keinen Einfluss auf die Breite des Spine, da jeweils die Zwischenspeichervorrichtung 5 und die Datenpaketverarbeitungsvorrichtung 8 benachbart angeordnet sind und somit die Verbindungsleitungen in dem dazwischenliegenden Bereich 12 extrem kurz sind.
  • Während in der Speicheranordnung nach 2 noch 125 Leitungen (72 Leitungen des Bereichs 14 und 53 Leitungen des Bereichs 13) von der Mitte des Spine zu den Speicherbankzugriffsvorrichtungen 1 bzw. 2 angeordnet sind, sind in einer Speicheranordnung nach 1 nur noch 54 Leitungen des Bereichs 11 von der Mitte des Spine in Richtung der Speicherbankzugriffsvorrichtungen 1 bzw. 2 angeordnet. Dadurch kann ein erheblicher Anteil der Chipfläche des Spine eingespart werden und somit die Breite des Spine verringert werden.
  • Dafür muss die Datenpaketverarbeitungsvorrichtung 8 nun zweimal innerhalb des Spine angeordnet werden. Da die beiden Datenpaketverarbeitungsvorrichtungen 8 jedoch in der Nähe der Speicherbankzugriffsvorrichtungen 1, 2 angeordnet sind und somit keine Chipfläche in dem mittleren Bereich des Spine benötigen, hat dies keinen negative Einfluss auf die Breite des Spine. Das Vorhandensein von zwei Zwischenspeichervorrichtungen 5 hat ebenfalls keinen negative Einfluss auf die Breite des Spine, da die Zwischenspeichervorrichtungen nicht aufgedoppelt werden, sondert derart geteilt angeordnet werden können, dass Daten der ersten Speicherbankzugriffsvorrichtung 1 nur in der ersten Zwischenspeichervorrichtung 5, die benachbart zu der ersten Speicherbankzugriffsvorrichtung 1 angeordnet ist, zwischengespeichert werden, und dass Daten der zweiten Speicherbankzugriffsvorrichtung 2 nur von der zweiten Zwischenspeichervorrichtung 5, die benachbart zu der zweiten Speicherbankzugriffsvorrichtung 2 angeordnet ist, zwischengespeichert werden. Somit entspricht die Chipfläche einer einzelnen Zwischenspeichervorrichtung 5 der 1 in etwa der Hälfte der Chipfläche der Zwischenspeichervorrichtung 5 der 2.
  • Durch die symmetrische Aufteilung der Zwischenspeichervorrichtung 5 und die symmetrische Aufdopplung der Datenpaketverarbeitungsvorrichtung 8 erfüllt die Speicheranordnung nach 1 alle Anforderungen an das Zeitsteuerverhalten der Speicheranordnung.
  • 4 zeigt eine Ausführungsform der Speicheranordnung 10 mit zwei Schnittstellen 4 und zwei Synchronisiervorrichtungen 3, welche jeweils benachbart zu einer Speicherbankzugriffsvorrichtung 1 bzw. 2 angeordnet sind. Der Vorteil einer derartigen Anordnung wird im Folgenden erläutert werden. Die in 4 gezeigt Ausführungsform entspricht in weiten Teilen der in 1 gezeigten Ausführungsform. Daher gelten entsprechende Beschreibungen der 1 auch für 4.
  • Wie oben beschrieben, kann die Speicheranordnung 10 von beispielsweise einem Computersystem über mehrere Leitungen, beispielsweise sechs Leitungen, angesteuert werden, über welche die Datenpakete übertragen werden. Die Schnittstelle 4 weist in diesem Fall sechs Anschlüsse zum Anschluss der sechs Leitungen auf. Diese sechs Anschlüsse können beispielsweise in zwei Anschlussgruppen zu jeweils drei Anschlüssen aufgeteilt werden. Wie 4 zeigt, ist eine erste der Anschlussgruppen zusammen mit einem ersten Anteil der Schnittstelle 4 und einem ersten Anteil der Synchronisiervorrichtung 3 in einem Bereich zwischen dem mittleren Bereich des Spine 7 und der ersten Speicherbankzugriffsvorrichtung 1 angeordnet. Entsprechend ist eine zweite der Anschlussgruppen zusammen mit einem zweiten Anteil der Schnittstelle 4 und einem zweiten Anteil der Synchronisiervorrichtung 3 in einem Bereich zwischen dem mittleren Bereich des Spine 7 und der zweiten Speicherbankzugriffsvorrichtung 2 angeordnet. Der erste Anteil der Schnittstelle 4 und der erste Anteil der Synchronisiervorrichtung 3 synchronisieren und parallelisieren bzw. serialisieren die Daten, welche über die erste Anschlussgruppe übertragen werden. Der zweite Anteil der Schnittstelle 4 und der zweite Anteil der Synchronisiervorrichtung 3 synchronisieren und parallelisieren bzw. serialisieren die Daten, welche über die zweite Anschlussgruppe übertragen werden. Über Verbindungsleitungen in dem Bereich 11 sind die Synchronisiervorrichtungen 3 und die Datenpaketverarbeitungsvorrichtungen 8 derart verbunden, dass jede der Datenpaketverarbeitungsvorrichtungen 8 mit beiden Synchronisiervorrichtungen 3 verbunden ist.
  • Durch eine derartige Anordnung der Schnittstelle 4 und der Synchronisiervorrichtung 3 benötigen diese Vorrichtungen keine Chipfläche in dem mittleren Bereich des Spine, wodurch die Breite des Spine verringert werden kann.
  • Die zuvor erläuterten Datenpaketverarbeitungsvorrichtungen 8 können in Verbindung mit der erfindungsgemäßen Anordnung der Datenpaketverarbeitungsvorrichtungen 8 auch beim Auslesen von Daten aus den Speicherbänken 6 vorteilhaft eingesetzt werden. So können zum Beispiel Datenpaketverarbeitungsvorrichtungen 8, die zwischen Speicherbankzugriffsvorrichtungen 1 bzw. 2 und einer Synchronisiervorrichtung 3, welche zum Übertragen, Codieren und Decodieren von Lesedaten, Adressierungsdaten und Befehlsdaten ausgestaltet ist, angeordnet sind, aufgrund einer Leseanforderung Lesedaten aus den Speicherbänken 6 über die Speicherbankzugriffsvorrichtungen 1 bzw. 2 auslesen, codieren und zur weiteren Übertragung an die Synchronisiervorrichtung 3 weiterleiten. Die Synchronisiervorrichtung 3 serialisiert die Datenpakete und sendet die serialisierten Daten an die Schnittstelle 4, welche die serialisierten Daten an das Computersystem überträgt.
  • Obwohl die in 1 beschriebene Ausführungsform der Erfindung eine Speicheranordnung 10 mit zwei Datenpaketverarbeitungsvorrichtungen 8, zwei Speicherbankzugriffvorrichtungen 1, 2 und zwei Zwischenspeichervorrichtungen 5 zeigt, sind beliebige andere Kombinationen mit zwei oder mehr Datenpaketverarbeitungsvorrichtungen 8, zwei oder mehr Speicherbankzugriffvorrichtungen 1, 2 und wahlweise ein oder mehreren Zwischenspeichervorrichtungen 5 denkbar.

Claims (19)

  1. Speicheranordnung, umfassend: – eine Schnittstelle (4) zum Übertragen von Daten in Form von Datenpaketen gemäß einem vorbestimmten Protokoll, – mindestens zwei Speicherbänke (6) mit jeweils mindestens einer Speicherzelle, und – mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2), über welche ein Zugriff auf die Daten der mindestens einen Speicherzelle der mindestens zwei Speicherbänke (6) erfolgt, dadurch gekennzeichnet, dass mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) zum Codieren und/oder Decodieren der Datenpakete vorhanden sind, wobei die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) unterschiedlichen Speicherbankzugriffsvorrichtungen (1, 2) zugeordnet sind.
  2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass eine jede der mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) mit der Schnittstelle (4) und mit mindestens einer der mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) verbunden ist.
  3. Speicheranordnung nach einem der Ansprüche 1-2, dadurch gekennzeichnet, dass die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) zum Codieren und/oder Decodieren von Lesedaten bzw. Schreibdaten, Adressierungsdaten und Befehlsdaten ausgestaltet sind.
  4. Speicheranordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, dass die Schnittstelle (4) zum Übertragen serialisierter Datenpakete ausgestaltet ist, und dass eine Synchronisiervorrichtung (3) der Speicheranordnung zum Parallelisieren und Synchronisieren der empfangenen Da tenpakete und zum Serialisieren zu sendender Datenpakete vorhanden ist, wobei die Synchronisiervorrichtung (3) die Datenpakete von der Schnittstelle (4) empfängt und die parallelisierten und synchronisierten Datenpakete an die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) ausgibt, und wobei die Synchronisiervorrichtung (3) Datenpakete von den mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) empfängt und die serialisierten Datenpakete an die Schnittstelle (4) ausgibt.
  5. Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Schnittstelle (4) mindestens zwei Anschlüsse zum Übertragen der Daten in Form von Datenpaketen gemäß dem vorbestimmten Protokoll aufweist, wobei ein erster Anteil der Schnittstelle (4), welcher einen ersten Anteil der mindestens zwei Anschlüsse aufweist, und ein erster Anteil der Synchronisiervorrichtung (3), welcher zum Parallelisieren und Synchronisieren der über den ersten Anteil der Schnittstele (4) empfangenen Daten und zum Serialisieren der über den ersten Anteil der Schnittstele (4) zu sendenden Daten ausgestaltet ist, in einem Bereich angeordnet sind, welcher sich von einer Mitte zwischen einer ersten der Speicherbankzugriffsvorrichtungen (1) und einer zweiten der Speicherbankzugriffsvorrichtungen (2) in Richtung der ersten Speicherbankzugriffsvorrichtung (1) erstreckt, und wobei ein zweiter Anteil der Schnittstelle (4), welcher einen zweiten Anteil der mindestens zwei Anschlüsse aufweist, und ein zweiter Anteil der Synchronisiervorrichtung (3), welcher zum Parallelisieren und Synchronisieren der über den zweiten Anteil der Schnittstele (4) empfangenen Daten und zum Serialisieren der über den zweiten Anteil der Schnittstele (4) zu sendenden Daten ausgestaltet ist, in einem Bereich angeordnet ist, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung (1) und der zweiten Speicherbank zugriffsvorrichtung (2) in Richtung der zweiten Speicherbankzugriffsvorrichtung (2) erstreckt.
  6. Speicheranordnung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, dass die Speicheranordnung (10) mindestens eine Zwischenspeichervorrichtung (5) zum Zwischenspeichern von Daten, welche zwischen den mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) und den mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) übertragen werden, aufweist.
  7. Speicheranordnung nach einem der Ansprüche 1-6, dadurch gekennzeichnet, dass die Speicheranordnung (10) mindestens zwei Zwischenspeichervorrichtungen (5) zum Zwischenspeichern von Daten, welche zwischen den mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) und den mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) übertragen werden, aufweist, wobei jede der mindestens zwei Zwischenspeichervorrichtungen (5) mit einer der mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) und mit einer der mindestens zwei Speicherbankzugriffsvorrichtungen (1,2) verbunden ist.
  8. Speicheranordnung nach einem der Ansprüche 1-7, dadurch gekennzeichnet, dass die Speicheranordnung (10) derart ausgelegt ist, dass für jede Speicherzelle der mindestens zwei Speicherbänke (6) gilt, dass ein Zugriff auf eine bestimmte Speicherzelle nur über genau eine der mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) erfolgt.
  9. Speicheranordnung nach einem der Ansprüche 1-8, dadurch gekennzeichnet, dass die Speicheranordnung (10) derart ausgelegt ist, dass ein Zugriff auf Speicherzellen, die in verschiedenen Speicherbänken (6) angeordnet sind, über eine Speicherbankzugriffsvorrichtung (1, 2) erfolgt.
  10. Speicheranordnung nach einem der Ansprüche 1-9, dadurch gekennzeichnet, dass eine gerade Anzahl von Speicherbänken (6) vorhanden ist, und dass zwei Speicherbankzugriffsvorrichtungen (1, 2) vorhanden sind, wobei die Speicheranordnung (10) derart ausgelegt ist, dass ein Zugriff auf die Speicherzellen einer ersten Hälfte der Speicherbänke über die erste Speicherbankzugriffsvorrichtung (1) erfolgt, und dass ein Zugriff auf die Speicherzellen einer zweiten Hälfte der Speicherbänke über die zweite Speicherbankzugriffsvorrichtung (2) erfolgt.
  11. Speicheranordnung nach einem der Ansprüche 1-10, dadurch gekennzeichnet, dass zwei Datenpaketverarbeitungsvorrichtungen (8) vorhanden sind, wobei eine erste der Datenpaketverarbeitungsvorrichtungen (8) in einem Bereich angeordnet ist, welcher sich von einer Mitte zwischen einer ersten der Speicherbankzugriffsvorrichtungen (1) und einer zweiten der Speicherbankzugriffsvorrichtungen (2) in Richtung der ersten Speicherbankzugriffsvorrichtung (1) erstreckt, und eine zweite der Datenpaketverarbeitungsvorrichtungen (8) in einem Bereich angeordnet ist, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung (1) und der zweiten Speicherbankzugriffsvorrichtung (2) in Richtung der zweiten Speicherbankzugriffsvorrichtung (2) erstreckt.
  12. Speicheranordnung nach einem der Ansprüche 1-11, dadurch gekennzeichnet, dass zwei Zwischenspeichervorrichtungen (5) zum Zwischenspeichern von Daten vorhanden sind, wobei eine erste der Zwischenspeichervorrichtungen (5) in einem Bereich angeordnet ist, welcher sich von einer Mitte zwischen einer ersten der Speicherbankzugriffsvorrichtungen (1) und einer zweiten der Speicherbankzugriffsvorrichtungen (2) in Richtung der ersten Speicherbankzugriffsvorrichtung (1) erstreckt, und eine zweite der Zwischenspeichervorrichtungen (5) in einem Bereich angeordnet ist, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung (1) und der zweiten Speicherbankzugriffsvorrichtung (2) in Richtung der zweiten Speicherbankzugriffsvorrichtung (2) erstreckt.
  13. Speicheranordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Speicheranordnung (10) derart ausgelegt ist, dass Schreibdaten, welche in Speicherzellen einer Speicherbank (6) zu speichern sind, auf die über die erste Speicherbankzugriffsvorrichtung (1) zugegriffen werden kann, nur in der ersten Zwischenspeichervorrichtung (5) zwischengespeichert werden, und dass Schreibdaten, welche in Speicherzellen einer Speicherbank (6) zu speichern sind, auf die über die zweite Speicherbankzugriffsvorrichtung (2) zugegriffen werden kann, nur in der zweiten Zwischenspeichervorrichtung (5) zwischengespeichert werden.
  14. Speicheranordnung nach einem der Ansprüche 1-13, dadurch gekennzeichnet, dass für jede der mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) gilt, dass die Datenpaketverarbeitungsvorrichtung (8) benachbart zu einer der mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) angeordnet ist.
  15. Speicheranordnung nach einem der Ansprüche 1-14, dadurch gekennzeichnet, dass die Schnittstelle (4), die mindestens zwei Speicherbänke (6), die mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) und die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) auf einem gemeinsamen Chip ausgebildet sind.
  16. Speicheranordnung nach einem der Ansprüche 1-15, dadurch gekennzeichnet, dass die Speicheranordnung (10) eine DRAM-Speicheranordnung ist.
  17. Speicheranordnung nach einem der Ansprüche 1-16, dadurch gekennzeichnet, dass die Schnittstelle (4) zum Empfangen von Daten ausgelegt ist, dass die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) zum Decodieren von Schreibdaten, Adressierungsdaten und Befehlsdaten ausgestaltet sind, dass die mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) zum Einspeichern von Schreibdaten auf die mindestens zwei Speicherbänke ausgestaltet sind, und dass mindestens zwei Zwischenspeichervorrichtungen (5) zum Zwischenspeichern von Schreibdaten, welche von einer der mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) zu den mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) übertragen werden, vorgesehen sind.
  18. Speicheranordnung nach einem der Ansprüche 1-15, dadurch gekennzeichnet, dass die Schnittstelle (4) zum Übertragen von Daten ausgelegt ist, dass die mindestens zwei Datenpaketverarbeitungsvorrichtungen (8) zum Codieren und Decodieren von Lesedaten, Adressierungsdaten und Befehlsdaten ausgestaltet sind, und dass die mindestens zwei Speicherbankzugriffsvorrichtungen (1, 2) zum Auslesen von Lesedaten von den mindestens zwei Speicherbänken (6) ausgestaltet sind.
  19. Speicheranordnung nach Anspruch 18, dadurch gekennzeichnet, dass die Speicheranordnung (10) eine ROM-Speicheranordnung ist.
DE102006009026A 2006-02-27 2006-02-27 Speicheranordnung Ceased DE102006009026A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006009026A DE102006009026A1 (de) 2006-02-27 2006-02-27 Speicheranordnung
US11/679,732 US7725647B2 (en) 2006-02-27 2007-02-27 Memory arrangement having efficient arrangement of devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006009026A DE102006009026A1 (de) 2006-02-27 2006-02-27 Speicheranordnung

Publications (1)

Publication Number Publication Date
DE102006009026A1 true DE102006009026A1 (de) 2007-08-30

Family

ID=38319887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006009026A Ceased DE102006009026A1 (de) 2006-02-27 2006-02-27 Speicheranordnung

Country Status (2)

Country Link
US (1) US7725647B2 (de)
DE (1) DE102006009026A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2012462B1 (en) 2014-03-18 2015-12-15 Avinash Jayanth Changa Anand Encoding and decoding of three-dimensional image data.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040230743A1 (en) * 2001-09-10 2004-11-18 Rambus Inc. Techniques for increasing bandwidth in port-per-module memory systems having mismatched memory modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62103893A (ja) * 1985-10-30 1987-05-14 Toshiba Corp 半導体メモリ及び半導体メモリシステム
US6104657A (en) * 1997-08-28 2000-08-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device for changing DRAM row addresses according to operation mode
WO1999019874A1 (en) 1997-10-10 1999-04-22 Rambus Incorporated Power control system for synchronous memory device
US6603683B2 (en) * 2001-06-25 2003-08-05 International Business Machines Corporation Decoding scheme for a stacked bank architecture
KR100574951B1 (ko) 2003-10-31 2006-05-02 삼성전자주식회사 개선된 레지스터 배치 구조를 가지는 메모리 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040230743A1 (en) * 2001-09-10 2004-11-18 Rambus Inc. Techniques for increasing bandwidth in port-per-module memory systems having mismatched memory modules

Also Published As

Publication number Publication date
US7725647B2 (en) 2010-05-25
US20070201296A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
DE3728805C2 (de)
DE69637187T2 (de) Methode und Apparat zur Manipulierung einer ATM-Zelle
DE10330812B4 (de) Halbleiterspeichermodul
DE2214769C2 (de) Zeitmultiplex-Vermittlungsanlage
EP0032579B1 (de) Verfahren zur Belegung von Zeitschlitzen eines Zeitmultiplexsystems mit dynamischen Multiplexern
DE3618136C2 (de)
EP0141247B1 (de) Multiprozessor-Rechner, insbesondere Multiprozessor-Zentralsteuereinheit eines Fernsprech-Vermittlungssystems
DE602004008712T2 (de) Speicherbandbreiten-Steuereinrichtung
DE102005009806A1 (de) Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem
DE102006009027A1 (de) Speicheranordnung
DE102004033387B4 (de) Digitale RAM-Speicherschaltung mit erweiterter Befehlsstruktur
DE102006009026A1 (de) Speicheranordnung
DE10201865A1 (de) Speichervorrichtung mit einer Vorauslesedaten-Ordnung, die in einer Vorauslese-Datenpfadlogik verteilt ist, sowie Schaltung und Verfahren zum Ordnen von Vorauslesedaten
DE3333974A1 (de) Dynamischer mos-speicher mit wahlfreiem zugriff
DE60209761T2 (de) Anschluss mehrerer prozessoren auf externen speicher mit burst mode
DE102005040109A1 (de) Halbleiterspeichersystem und Halbleiterspeicherchip
DE69636238T2 (de) Verfahren zum Betrieb eines Datenbussystems und einer Senderstation
DE60128257T2 (de) Serielle komprimierte busschnittstelle mit einer reduzierten pinanzahl
DE69631667T2 (de) Schalter mit ein-Bit Auflösungsvermögen
DE102006000632A1 (de) Speichervorrichtung mit Bauteilen zum synchronen Übertragen und Empfangen von Signalen
DE10157874B4 (de) Vorrichtung zum Zuführen von Steuersignalen zu Speichereinheiten und dafür angepasste Speichereinheit
DE2652920B2 (de) Mehrstufige Koppeleinrichtung für Zeitvielfachbetrieb
DE2602561C3 (de) Zeitmultiplexkoppelfeld
DE102005046997A1 (de) Vorrichtung zum Speichern von Speicherwörtern
DE102006006571A1 (de) Halbleiteranordnung und Verfahren zum Betreiben einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection