DE102006007716B4

DE102006007716B4 - GMSK-Modulator und -Verfahren, Vorrichtung und Verfahren zum Erzeugen von Wellenformdaten, digitale drahtlose Kommunikationsvorrichtung und entsprechendes Kommunikationsverfahren

Info

Publication number: DE102006007716B4
Application number: DE102006007716A
Authority: DE
Inventors: Young-sam Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-02-16
Filing date: 2006-02-14
Publication date: 2012-10-11
Anticipated expiration: 2026-02-15
Also published as: CN1822580B; US20060182200A1; CN1822580A; DE102006007716A1; US7570705B2

Abstract

Gaussian-Minimum-Shift-Keying(GMSK)-Modulator aufweisend: einen Doppelport-Speicher (26), der dazu ausgebildet ist, Gleichphasen-Wellenformdaten an einen ersten Port in Abhängigkeit von einem Gleichphasen-Wellenform-Adresssignal und Quadraturphasen-Wellenformdaten an einen zweiten Port in Abhängigkeit von einen Quadraturphasen-Wellenform-Adresssignal auszugeben, wobei die Gleichphasen-Wellenformdaten und Quadraturphasen-Wellenformdaten in dem Doppelport-Speicher gespeichert sind; und einen Adressgenerator (24), der zum Erzeugen des Gleichphasen-Wellenform-Adresssignals und des Quadraturphasen-Wellenform-Adresssignals auf der Grundlage eines differenziell codierten Bitstroms ausgebildet ist; und einen Signalgeber (28), der zum Auswählen der Gleichphasen-Wellenformdaten oder der Quadraturphasen-Wellenformdaten in Abhängigkeit von dem differenziell codierten Bitstrom und zum Ausgeben eines kontinuierlichen GMSK-Gleichphasen-Kanalsignals und eines kontinuierlichen GMSK-Quadraturphasen-Kanalsignals ausgebildet ist, dadurch gekennzeichnet, dass der Adressgenerator (24) aufweist: einen Seriell-Parallel-Wandler (24a), der zum Umwandeln eines Eingangs-Bitstroms (23) in (p + q + 1)-Bit parallele Daten mit wenigstens einem vorhergehenden Bit (p), einem gegenwärtigen Bit und wenigstens einem nächsten Bit (q) ausgebildet ist, wobei m = p + q; einen Bit-Entscheidungsblock...

Description

Die vorliegende Erfindung betrifft einen GMSK-Modulator, ein GMSK-Modulationsverfahren, ein Verfahren zum Erzeugen von Wellenformdaten, eine Vorrichtung zum Erzeugen von Wellenformdaten, eine digitale drahtlose Kommunikationsvorrichtung und ein digitales drahtloses Kommunikationsverfahren.
Eine Gaussian-Minimum-Shift-Keying(GMSK)-Modulation verwendet einen Gaußschen-Filter und wird weitläufig in mobilen Kommunikationssystemen eingesetzt, wie dem Global-System-for-Mobile-Communications (GSM), Bluetooth, Mobile-LAN und dergleichen. GMSK-Modulation verwendet den Gaußschen Filter, und besitzt dadurch schwache Seitenbänder verglichen mit denjenigen einer Quadrature-Phase-Shift-Keying(QPSK)-Modulation und einer Minimum-Shift-Keying(MSK)-Modulation.
GMSK-Modulation verwendet eine Nachschlagetabelle zum Erzeugen des GMSK-Wellenformsignals, das einem digitalen Eingangs-Bitstrom entspricht, anstatt komplizierte Berechnungen zum Erzeugen des GMSK-Wellenformsignals durchzuführen, sodass eine Hochgeschwindigkeits-GMSK-Modulation erreicht werden kann. Die Nachschlagetabelle speichert Daten, die einem Gleichphasen-GMSK-Wellenform-signal (in-phase GMSK waveform signal) entsprechen, beziehungsweise Daten, die einem Quadraturphasen-GMSK-Wellenformsignal entsprechen.
US 5 255 288 A offenbart einen GMSK-Modulator, der eine erste Nur-Lese-Speicher(ROM)-Nachschlagetabelle beziehungsweise eine zweite ROM-Nachschlagetabelle aufweist, die Gleichphasen-Wellenformdaten beziehungsweise Quadraturphasen-Wellenformdaten speichern. Entsprechend der US 5 255 288 A ist die Anzahl von Wortleitungen von 1024 auf 256 reduziert, um auf diese Weise eine Größe der ROMs zu reduzieren.
US 5 954 787 A offenbart einen GMSK-Modulator, bei dem die Nachschlagetabelle Daten speichert, die einer Viertelperiode eines periodischen Wellenformsignals entsprechen und darüber hinaus nur Sinus-Funktionswerte oder nur Kosinus-Funktionswerte speichert, sodass die Kapazität des für die Nachschlagetabelle benötigten Speichers verringert werden kann.
Die US 2004/0179630 A1 offenbart einen GMSK-Modulator, der eine Abbildungslogik verwendet und der eine Nachschlagetabelle besitzt, deren Größe einer halben Größe von einem GMSK-Wellenformsignal entsprechenden Daten entspricht, sodass die Kapazität des für die Nachschlagetabelle benötigten Speichers verringert werden kann.
Wie vorstehend beschrieben, sind verschiedene Verfahren zum Reduzieren der Kapazität des für die Nachschlagetabelle benötigten Speichers entwickelt worden.
Die DE 40 36 512 A1 zeigt eine digitale Schaltungsanordnung zur näherungsweisen Realisierung einer GMSK-Modulation.
Der Fachartikel Linz, Alfredo; Efficient Implementation of an I-Q GMSK Modulator, IN: IEEE Transactions on Circuits of Systems II, Analog and Digital Signal Processing, Vol. 43, No. 1, pp. 14–23, January 1996 zeigt eine effiziente Implementierung eines I-Q GMSK-Modulators.
Die US 5 144 256 A zeigt ein Verfahren und eine Vorrichtung zum Demodulieren eines GMSK-Signals.
Der Erfindung liegt das technische Problem zugrunde, einen GMSK-Modulator und ein GMSK-Modulationsverfahren anzugeben, die zur Verringerung der erforderlichen Speichermenge beitragen können.
Die Erfindung löst dieses Problem durch Schaffen eines GMSK-Modulators mit den Merkmalen des Patentanspruchs 1 und eines GMSK-Modulationsverfahrens mit den Merkmalen des Patentanspruchs 15.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme zum Gegenstand der Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
Beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen Vorrichtungen und Verfahren zum Erzeugen von Wellenformdaten, die die Menge an erforderlichem Speicher verringern können, indem sie die Menge der in einem Doppelport-Speicher gespeicherten Daten auf der Grundlage von symmetrischen Eigenschaften eines Gleichphasen-Wellenformsignals und eines Quadraturphasen-Wellenformsignals reduzieren.
Beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen weiterhin Gaussian-Minimum-Shift-Keying(GMSK)-Modulatoren und GMSK-Modulationsverfahren unter Verwendung der Vorrichtungen und Verfahren zum Erzeugen eines Wellenformsignals.
Beispielhafte Ausgestaltungen der vorliegenden Erfindung schaffen weiterhin mobile Kommunikationsvorrichtungen und mobile Kommunikationsverfahren unter Verwendung der GMSK-Modulatoren und GMSK-Modulationsverfahren.
Insbesondere kann ein festes Wellenformmuster, das durch einen GMSK-Modulator unter Verwendung eines Gaußschen Tiefpassfilters erzeugt wird, der BT = 03 erfüllt, gemäß den Ausgestaltungen in dem Doppelport-Speicher gespeichert werden.
Vorteilhafte Ausgestaltungen der Erfindung, die nachfolgend im Detail beschrieben werden, sind in den Zeichnungen dargestellt. Es zeigt/zeigen:
1 ein Blockdiagramm zur Darstellung einer mobilen Kommunikationsvorrichtung mit einem Doppelport-Speicher-Gaussian-Minimum-Shift-Keying(DPM-GMSK)-Modulator gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung;
2 ein Blockdiagramm zur Darstellung des DPM-GMSK-Modulators der 1;
3 ein schematisches Diagramm zur Darstellung eines Abbildungsstatus und eines Adressierungsverfahrens eines Doppelport-Speichers gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung;
4 ein Diagramm zur Darstellung von Symmetrieeigenschaften von vier in dem Doppelport-Speicher gespeicherten Wellenformsignalen;
5A bis 5B schematische Diagramme zur Darstellung von vier Typen von GMSK-Wellenformsignalen in Abhängigkeit von einer Kombination von Eingangs-Bits gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung;
6 eine Tabelle zur Darstellung eines Zeilen-Adressierungsverfahrens des Doppelport-Speichers in Abhängigkeit von den vier Typen von GMSK-Wellenformsignalen;
7 ein Blockdiagramm zur Darstellung eines Adressgenerators der 2 gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung;
8 ein Zeitablauf-Diagramm zur Darstellung eines Adressierungsvorgangs des Doppelport-Speichers gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung;
9 ein Blockdiagramm zur Darstellung eines Signalgebers gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung;
10A und 10B Diagramme zur Darstellung einer I-Kanal-Wellenform beziehungsweise einer Q-Kanal-Wellenform in Abhängigkeit von einem Eingangs-Bitstrom in dem GMSK-Modulator gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung; und
11 und 12 Tabellen zur Darstellung von Modulationsprozessen zum Erzeugen der I-Kanal-Wellenform und Q-Kanal-Wellenform.
Beispielhafte Ausgestaltungen der vorliegenden Offenbarung sind vorliegend offenbart und beinhalten Modulatoren und Modulationsverfahren, die einen Doppelport-Speicher verwenden oder die in der Lage sind, die Größe einer Nachschlagetabelle zu reduzieren, die Daten speichert, die einer Gaussian-Minimum-Shift-Keying(GMSK)-Wellenform entsprechen.
Es sei darauf hingewiesen, dass ein Element, wenn es als mit einem anderen Element „verbunden” oder „gekoppelt” beschrieben ist, direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder das zwischengeschaltete Elemente vorhanden sein können. Im Gegensatz hierzu sind dann, wenn ein Element als „direkt verbunden” oder „direkt gekoppelt” mit einem anderen Element beschrieben ist, keine zwischengeschalteten Elemente vorhanden. Andere Wörter, die zur Beschreibung von Beziehungen zwischen Elementen verwendet werden, sollten in gleicher Weise interpretiert werden (das heißt „zwischen” im Gegensatz zu „direkt zwischen”, „benachbart” im Gegensatz zu „direkt benachbart” und so weiter).
Es sei auch darauf hingewiesen, dass in einigen alternativen Implementierungen die in den Blöcken angegebenen Funktionenliätigkeiten in einer anderen Reihenfolge ausgeführt werden können, als in den Ablaufdiagrammen beschrieben. Beispielsweise können zwei als aufeinander folgend dargestellte Blöcke tatsächlich im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal in der umgekehrten Reihenfolge ausgeführt werden, was von den betroffenen Funktionalitäten/Tätigkeiten abhängt.
1 ist ein Blockdiagramm zur Darstellung einer mobilen Kommunikationsvorrichtung mit einem Doppelport-Speicher-Gaussian-Minimum-Shift-Keying(DPM-GMSK)-Modulator gemäß einer beispielhaften Ausgestaltung der vorliegenden Erfindung. Bezug nehmend auf 1 ist die mobile Kommunikationsvorrichtung allgemein mit Bezugszeichen 10 bezeichnet. Die mobile Kommunikationsvorrichtung 10 beinhaltet einen Eingangsblock 12, einen Daten-Codierungsblock 14, einen DPM-GMSK-Modulator 16, einen Digital-Analog-Wandler (DAC) 18 und einen Sender 20.
Der Eingangsblock 12 wandelt ein analoges Sprachsignal in digitale Sprachdaten, um den Daten-Codierungsblock 12 mit den digitalen Sprachdaten oder maßgeblichen Eingangsinformationen zu versorgen. Der Daten-Codierungsblock 14 codiert die digitalen Sprachdaten oder die maßgeblichen Eingangsinformationen in einen Daten-Bitstrom. Der DPM-GMSK-Modulator 16 empfängt den Daten-Bitstrom und erzeugt ein GMSK-Wellenformsignal, das in einem Doppelport-Speicher gespeichert wird. Der Doppelport-Speicher speichert Abtastwerte eines Viertelperioden-Wellenformmusters. Die Abtastwerte des Viertelperioden-Wellenformmusters entsprechen Abtastwerten der Viertelperiode des GMSK-Wellenformsignals. Der DAC 16 wandelt das GMSK-Wellenformsignal in ein analoges Wellenformsignal um. Das analoge Wellenformsignal wird als ein analoges Basisbandsignal an den Sender 20 geliefert. Der Sender 20 mischt das analoge Basisbandsignal und ein Trägersignal, verstärkt die Leistung des gemischten Signals und überträgt das verstärkte Signal über eine Antenne.
2 ist ein Blockdiagramm zur Darstellung des DPM-GMSK-Modulators 16 der 1. Der DPM-GMSK-Modulator 16 beinhaltet einen Differenzcodierer 22, einen Adressgenerator 24, einen Doppelport-Speicher 26 und einen Signalgeber 28.
Der Differenzcodierer 22 erzeugt einen differenziell codierten Bitstrom 23 auf der Grundlage des Daten-Bitstroms 21. Der Adressgenerator 24 erzeugt ein Gleichphasen-Wellenform-Adresssignal 25a und ein Quadraturphasen-Wellenform-Adresssignal 25b auf der Grundlage des differenziell codierten Bitstroms 23. Der Doppelport-Speicher 26 gibt Gleichphasen-Wellenformdaten 27a und Quadraturphasen-Wellenformdaten 27b an einen ersten Port und einen zweiten Port in Abhängigkeit von dem Gleichphasen-Wellenform-Adresssignal 25a und dem Quadraturphasen-Wellenform-Adresssignal 25b aus.
Der Signalgeber 28 selektiert die Gleichphasen-Wellenformdaten 27a oder die Quadraturphasen-Wellenformdaten 27b in Abhängigkeit von dem differenziell codierten Bitstrom 23 und gibt ein kontinuierliches GMSK-Gleichphasen-Kanalsignal 29a und ein kontinuierliches GMSK-Quadraturphasen-Kanalsignal 29b aus.
3 ist ein schematisches Diagramm zur Darstellung eines Abbildungsstatus und eines Adressierungsverfahrens eines Doppelport-Speichers gemäß einer exemplarischen Ausgestaltung der vorliegenden Offenbarung. Bezug nehmend auf 3 beinhalten sechzehn Wellenform-Musterdaten, die in dem Doppelport-Speicher 26 gespeichert sind, acht Gleichphasen-Wellenformmuster-Abtastwerte S1(θi)(0 ≤ θi ≤ π/2) und acht Quadraturphasen-Wellenformmuster-Abtastwerte S2(θi)(0 ≤ θi ≤ π/2). Ein Anfangs-Abtastwert 32 der acht Gleichphasen-Wellenformmuster-Abtastwerte, gemeinsame Abtastwerte 34 der acht Gleichphasen- und acht Quadraturphasen-Wellenformmuster-Abtastwerte und ein Anfangs-Abtastwert 36 der acht Quadraturphasen-Wellenformmuster-Abtastwerte sind in der angegebenen Reihenfolge in einer entsprechenden Zeile des Doppelport-Speichers 26 gespeichert. Der Anfangs-Abtastwert 32 der acht Gleichphasen-Wellenformmuster-Abtastwerte und die sieben gemeinsamen Abtastwerte 34 der acht Gleichphasen-Wellenformmuster-Abtastwerte sind sequenziell in einer entsprechenden Zeile des Doppelport-Speichers 26 in einer Richtung 42 gespeichert. Der Anfangs-Abtastwert 36 der acht Quadraturphasen-Wellenformmuster-Abtastwerte und die sieben gemeinsamen Abtastwerte 34 der acht Quadraturphasen-Wellenformmuster-Abtastwerte sind sequenziell in einer entsprechenden Zeile des Doppelport-Speichers 26 in einer Richtung 44 gespeichert.
4 ist ein Diagramm zur Darstellung von Symmetrieeigenschaften von vier Wellenform-Signalen, die in dem Doppelport-Speicher gespeichert sind. Bezug nehmend auf 4 haben vier Gleichphasen-Wellenformmuster (AI, BI, CI, DI) abnehmende Steigungen, und vier Quadraturphasen-Wellenformmuster (AQ, BQ, CQ, DQ) haben zunehmende Steigungen. Die Gleichphasen-Wellenformmuster (AI, BI, CI, DI) und Quadraturphasen-Wellenformmuster (AQ, BQ, CQ, DQ) haben symmetrische Eigenschaften in Bezug auf eine Referenzachse 46.
AI:AQ
BI:CQ
CI:BQ
DI:DQ
Auf diese Weise beinhaltet der GMSK-Modulator gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung keine I-ROM-Nachschlagetabelle beziehungsweise keine Q-ROM-Nachschlagetabelle, sondern beinhaltet einen Doppelport-Speicher, der I-ROM-Abtastwerte und Q-ROM-Anfangs-Abtastwerte speichert, sodass die Kapazität des für die Nachschlagetabelle benötigten Speichers aufgrund der symmetrischen Eigenschaften um die Hälfte verringert werden kann. Dementsprechend wird eine Spaltenadresse aufwärts von null bis sieben gezählt, um so I-Abtastwerte zu lesen, und die Spaltenadresse wird abwärts von acht bis eins gezählt, um so Q-Abtastwerte zu lesen.
5A bis 5D sind schematische Diagramme zur Darstellung von vier Typen von GMSK-Wellenformsignalen in Abhängigkeit von einer Kombination von Eingangs-Bits gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung. In diesem Fall nimmt eine Quadratur im Uhrzeigersinn zu, beispielsweise in Form einer Quadratur ”0”, einer Quadratur „1”, einer Quadratur „2” und einer Quadratur „3”. Ein Typ des Wellenform-Signals entspricht einem zunehmenden Typ, wenn ein Zustand eines gegenwärtigen Bits einem logischen Zustand „0” entspricht, und entspricht einem abnehmenden Typ, wenn der Zustand des gegenwärtigen Bits einem logischen Zustand „1” entspricht. Wie in 5A dargestellt, zeigt ein „A”-Typ (AI, AQ) der Wellenform-Signale die größte Veränderung und variiert in einer Reihenfolge (oder Sequenz) der Quadratur „0”, der Quadratur „34” der Quadratur „2”. Wie in 5B dargestellt, variiert ein „B”-Typ (BI, CQ) der Wellenform-Signale in einer Reihenfolge (oder Sequenz) der Quadratur „0”, der Quadratur „3” und der Quadratur „0”. Wie in 5C dargestellt, variiert ein „C”-Typ (CI, BQ) der Wellenform-Signale in einer Reihenfolge (oder Sequenz) der Quadratur „0”, der Quadratur „0” und der Quadratur „1”. Wie in 5D dargestellt, zeigt ein „D”-Typ (DI, DQ) der Wellenform-Signale die geringste Veränderung und variiert innerhalb der Quadratur „0”.
6 ist eine Tabelle zur Darstellung eines Zeilen-Adressierungsverfahrens des Doppelport-Speichers in Abhängigkeit von den vier Typen von GMSK-Wellenformsignalen. Wie in 6 dargestellt, sind die „A”-Typ-Daten der sechzehn Wellenform-Musterdaten in Zeilen „0”, „1”, „8”, „9” gespeichert; die „B”-Typ-Daten der sechzehn Wellenform-Musterdaten sind in Zeilen „2”, „3”, „10”, „11” gespeichert; die „C”-Typ-Daten der sechzehn Wellenform-Musterdaten sind in Zeilen „4”, „5”, „12”, „13” gespeichert; und die „D”-Typ-Daten der sechzehn Wellenform-Musterdaten sind in Zeilen „6”, „7”, „14”, „15” gespeichert.
7 ist ein Blockdiagramm zur Darstellung eines Adressgenerators der 2 gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung. Bezug nehmend auf 7 beinhaltet der Adressgenerator 24 einen Seriell-Parallel-Wandler 24a, eine Muster-Auswahleinrichtung 24b, einen Gleichphasen-Adressgenerator 24c und einen Quadraturphasen-Adressgenerator 24d.
Der Seriell-Parallel-Wandler 24a kann ein 5-Bit-Schieberegister beinhalten. Das 5-Bit-Schieberegister gibt 5-Bit parallele Daten a1, a2, a3, a4 und a5 des differenziell codierten Bitstroms 23 aus. Die Daten a1 und a2 stellen vorhergehende Bits des differenziell codierten Bitstroms 23 dar, die Daten a3 stellen ein gegenwärtiges Bit des differenziell codierten Bitstroms 23 dar, und die Daten a4 und a5 stellen nächste Bits eines differenziell codierten Bitstroms 23 dar. Es sei angenommen, dass eine Abtastfrequenz des GMSK-Modulators etwa 2,17 MHz beträgt (8 mal so hoch wie eine Eingangs-Datenrate), wenn die Eingangs-Datenrate etwa 270,833 kHz beträgt.
Die Muster-Auswahleinrichtung (oder ein Bit-Entscheidungsblock) 24b beinhaltet vier Invertierer INV1 bis INV4 und vier Multiplexer MUX1 bis MUX4 und erzeugt Wellenformmuster-Auswahlsignale b1, b2, b3 und b4 in Abhängigkeit von dem gegenwärtigen Bit a3. Eins von sechzehn Wellenform-Mustern beziehungsweise entsprechende Daten wird/werden auf der Grundlage der Wellenformmuster-Auswahlsignale b1, b2, b3 und b4 ausgewählt. Wenn das gegenwärtige Bit a3 einen logischen Zustand „0” hat, werden die vorhergehenden Bits (Daten a1 und a2) und die nächsten Bits (Daten a4 und a5) als die Wellenformmuster-Auswahlsignale (b1, b2, b3 und b4) ausgegeben. Wenn das gegenwärtige Bit a3 einen logischen Zustand „1” hat, werden invertierte vorhergehende Bits (Daten /a1 und /a2) und invertierte nächste Bits (Daten /a4 und /a5) als die Wellenformmuster-Auswahlsignale b1, b2, b3 und b4 ausgegeben.
Der Gleichphasen-Adressgenerator 24c beinhaltet ein 7-Bit-Register REG1 und einen Aufwärts-Zähler UCT. Der Aufwärts-Zähler UCT zählt ein Taktsignal CLK aufwärts, um 3-Bit-Aufwärts-Zählwerte zu erzeugen. Der Anfangswert des Aufwärts-Zählers UCT ist „000”. Die 3-Bit-Aufwärts-Zählwerte werden in die unteren 3-Bits c2, c1 und c0 des Registers REG1 eingegeben. Die Wellenformmuster-Auswahlsignale b4, b3, b2 und b1 werden in die oberen vier Bits des Registers REG1 eingegeben.
Das 7-Bit-Register REG1 erzeugt mit jeder Periode des Taktsignals CLK ein 7-Bit-Gleichphasen-Adresssignal 25a. Der Quadraturphasen-Adressgenerator 24d beinhaltet ein 8-Bit-Register REG2, einen Abwärts-Zähler DCT und einen Addierer ADD. Der Abwärts-Zähler DCT zählt das Taktsignal CLK abwärts, um 3-Bit-Abwärts-Zählwerte zu erzeugen. Der Anfangswert des Abwärts-Zählers DCT ist „111”. Eine „1” wird zu den 3-Bit-Abwärts-Zählwerten addiert, und ein Ergebnis der Addition und ein 1-Bit-Trägerwert werden erzeugt. Das Ergebnis der Addition und der 1-Bit-Trägerwert werden in untere 4-Bits c3, c2, c1 und c0 des Registers REG2 eingegeben. Die Wellenformmuster-Auswahlsignale b4, b2, b3 und b1 werden in obere vier Bits des Registers REG2 eingegeben, wobei die Positionen der Wellenformmuster-Auswahisignale b3 und b2 miteinander vertauscht werden, da die Typen „B” und „C” des Gleichphasen-Wellenformmusters und die Typen „C” und „B” des Quadraturphasen-Wellenformmusters die symmetrische Eigenschaften besitzen.
Das 8-Bit-Register REG2 erzeugt mit jeder Periode des Taktsignals CLK ein 8-Bit-Gleichphasen-Adresssignal 25b. Eine Zeilenadresse des Doppelport-Speichers 26 wird auf Grundlage der oberen vier Bits des Gleichphasen-Adresssignals 25a bestimmt, und eine Spaltenadresse des Doppelport-Speichers 26 wird auf der Grundlage der unteren drei Bits des Gleichphasen-Adresssignals 25a bestimmt. Dementsprechend verändern sich die unteren drei Bits des Gleichphasen-Adresssignals 25a sequenziell, während die oberen vier Bits des Gleichphasen-Adresssignals 25a unverändert bleiben. Auf diese Weise werden 8 Spalten in der Reihenfolge „000”, „001”, „011”, „100”, „101”, „110” und „111” (in der Richtung 42 in 3) bestimmt, während die Zeilenadresse durch die oberen vier Bits des Gleichphasen-Adresssignals 25 bestimmt wird, sodass 8 Gleichphasen-Abtastwerte aus dem Doppelport-Speicher 26 gelesen werden.
Darüber hinaus wird eine Zeilenadresse des Doppelport-Speichers 26 auf der Grundlage der oberen vier Bits des Quadraturphasen-Adresssignals 25a bestimmt, und eine Spaltenadresse des Doppelport-Speichers 26 wird auf der Grundlage der unteren drei Bits des Quadratur-Adresssignals 25a bestimmt. Dementsprechend verändern sich die unteren drei Bits des Quadratur-Adresssignals 25a sequenziell, während die oberen vier Bits des Quadratur-Adresssignals 25a unverändert bleiben. Auf diese Weise werden acht Spalten in der Reihenfolge „1000”, „0111”, „0110”, „0101”, „0100”, „0011”, „0010” und „0001” (in der Richtung 44 in 3) ausgewählt, während die Zeilenadresse durch die oberen vier Bits des Quadratur-Adresssignals 25a bestimmt wird, sodass 8 Quadratur-Abtastwerte aus dem Doppelport-Speicher 26 gelesen werden.
8 ist ein Zeitablauf-Diagramm zur Darstellung eines Adressierungsvorgangs des Doppelport-Speichers gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung. Bezug nehmend auf 8 werden die in den Zeilen 1 und 3 des Doppelport-Speichers 26 gespeicherten Abtastwerte durch eine I-Port-Adresse zum sequenziellen Ausgeben über einen I-Port in Abhängigkeit von dem Taktsignal CLK bestimmt, und die in den Spalten 1 und 5 des Doppelport-Speichers 26 gespeicherten Abtastwerte werden durch eine Q-Port-Adresse zum Ausgeben in einer umgekehrten Reihenfolge über einen Q-Port in Abhängigkeit von dem Taktsignal CLK bestimmt.
9 ist ein Blockdiagramm zur Darstellung eines Signalgebers gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung. Bezug nehmend auf 9 beinhaltet der Signalgeber 28 einen Entscheidungsblock 28a und eine Kanalauswahleinrichtung 28b.
Der Entscheidungsblock 28a beinhaltet einen Non-Return-to-Zero(NRZ)-Prozessor und einen Pattern-Phase-Decision(PPD)-Block. Der NRZ-Prozessor erzeugt „–1”, wenn das gegenwärtige Bit a3 einen logischen Zustand „0” hat, und erzeugt „1”, wenn das gegenwärtige Bit a3 einen logischen Zustand „1” hat. Der PPD-Block erzeugt ein Phasen-Auswahlsignal, das heißt einen Quadratur-Index (QI) einer nächsten Wellenform. Der QI der nächsten Wellenform wird erhalten, indem eine Quadraturzahl, zu der eine gegenwärtige Wellenform gehört, zu der Ausgabe des NRZ-Prozessors addiert wird, wenn das gegenwärtige Bit a3 dasselbe ist wie das vorhergehende Bit a4. Der QI der nächsten Wellenform entspricht der Quadraturzahl, zu der die gegenwärtige Wellenform gehört, wenn das gegenwärtige Bit a3 nicht dasselbe ist wie das vorhergehende Bit a4.
Der NRZ-Prozessor kann in Form eines logischen Schaltkreises implementiert sein, der den folgenden Algorithmus ausführt:

wenn a3 = 0, y = –1
sonst y = 1
(y symbolisiert die Ausgabe des NRZ-Prozessors)
Der PPD kann in Form eines logischen Schaltkreises implementiert sein, der den folgenden Algorithmus ausführt:

wenn a3 = a4, QI = QI + y
sonst QI = QI
(wenn QI > 3, QI = 0, sonst QI = QI)
Die Kanalauswahteinrichtung 28b beinhaltet eine Gleichphasen-Kanalauswahleinrichtung ICS und eine Quadraturphasen-Kanalauswahleinrichtung QCS. Die Gleichphasen-Kanalauswahleinrichtung ICS beinhaltet Multiplexer MUX5, MUX6 und MUX9. Die Gleichphasen-Kanalauswahleinrichtung ICS selektiert die Gleichphasen-Wellenformdaten 27a oder die Quadraturphasen-Wellenformdaten 27b in Abhängigkeit von dem gegenwärtigen Bit a3 und dem QI-Wert und gibt ein kontinuierliches GMSK-Gleichphasen-Kanalsignal 29a aus.
Der MUX5 empfängt I, Q, –I und –Q, die von dem Doppelport-Speicher 26 geliefert werden, über Eingangsanschlüsse 00, 01, 10 beziehungsweise 11 und selektiert einen der Werte I, Q, –I und –Q auf der Grundlage des QI-Werts. Der MUX6 empfängt Q, I, –Q und –I, die von dem Doppelport-Speicher 26 geliefert werden, über Eingangsanschlüsse 00, 01, 10 beziehungsweise 11 und selektiert einen der Werte Q, I, –Q und –I auf der Grundlage des QI-Werts. Der MUX9 selektiert eine der Ausgaben des MUX5 und des MUX6 und gibt die selektierte Ausgabe als ein I-CH-Signal 29a aus.
Die Quadraturphasen-Kanalauswahleinrichtung QCS beinhaltet Multiplexer MUX7, MUX8 und MUX10. Die Quadraturphasen-Kanalauswahleinrichtung QCS selektiert die Gleichphasen-Wellenformdaten 27a oder die Gleichphasen-Wellenformdaten 27b in Abhängigkeit von dem gegenwärtigen Bit a3 und dem QI-Wert und gibt ein kontinuierliches GMSK-Quadraturphasen-Kanalsignal 29b aus.

Der Auswahlalgorithmus der Kanalauswahleinrichtung 28b ist in Tabelle 1 zusammengefasst. [Tabelle 1]

QI	gegenwärtiges Bit a3
QI	a3 = 0	a3 = 1
QI = 00	I(n + 1) = In	I(n + 1) = Qn
QI = 00	Q(n + 1) = Qn	Q(n + 1) = In
QI = 01	I(n + 1) = Qn	I(n + 1) = In
QI = 01	Q(n + 1) = –In	Q(n + 1) = –Qn
QI = 10	I(n + 1) = –In	I(n + 1) = –Qn
QI = 10	Q(n + 1) = –Qn	Q(n + 1) = –In
QI = 11	I(n + 1) = –Qn	I(n + 1) = –In
QI = 11	Q(n + 1) = In	Q(n + 1) = Qn

Der MUX7 empfängt Q, I, –Q und –I, die von dem Doppelport-Speicher 26 geliefert werden, über Eingangsanschlüsse 00, 01, 10 beziehungsweise 11 und selektiert einen der Werte Q, I, –Q und –I auf der Grundlage des QI-Werts. Der MUX8 empfängt I, –Q, –I und Q, die von dem Doppelport-Speicher 26 geliefert werden, über Eingangsanschlüsse 00, 01, 10 beziehungsweise 11 und selektiert einen der Werte I, -Q, -I und Q auf der Grundlage des QI-Werts. Der MUX10 selektiert eine der Ausgaben des MUX7 und MUX8 und gibt die ausgewählte Ausgabe als ein Q-CH-Signal 29b aus.
10A und 10B sind Diagramme zur Darstellung einer I-Kanal-Wellenform (oder einer I-Kanal-Ausgangswellenform) beziehungsweise einer Q-Kanal-Wellenform (oder einer Q-Kanal-Ausgangswellenform) in Abhängigkeit von einem Eingangs-Bitstrom in den GMSK-Modulator gemäß einer beispielhaften Ausgestaltung der vorliegenden Offenbarung. Der Eingangs-Bitstrom hat 24 Bits, das heißt „110110101000/110110101000”.
11 und 12 sind Tabellen zur Darstellung von Modulationsprozessen zum Erzeugen der I-Kanal-Wellenform in 10A und der Q-Kanal-Wellenform in 10B. 11 zeigt einen Modulationsprozess zum Erzeugen der I-Kanal-Wellenform in 10A. 12 zeigt einen Modulationsprozess zum Erzeugen der Q-Kanal-Wellenform in 10B.
Gemäß den beispielhaften Ausgestaltungen der vorliegenden Erfindung kann der GMSK-Modulator die für die Nachschlagetabelle benötigte Speichermenge im Vergleich mit herkömmlichen GMSK-Modulatoren reduzieren, sodass die Größe des GMSK-Modulators verringert werden kann. Darüber hinaus wird es einfacher, den GMSK-Modulator in Form einer Ein-Chip-Lösung zu implementieren, da die Komplexität des Layout-Designs reduziert werden kann.

Claims

Gaussian-Minimum-Shift-Keying(GMSK)-Modulator aufweisend: einen Doppelport-Speicher (26), der dazu ausgebildet ist, Gleichphasen-Wellenformdaten an einen ersten Port in Abhängigkeit von einem Gleichphasen-Wellenform-Adresssignal und Quadraturphasen-Wellenformdaten an einen zweiten Port in Abhängigkeit von einen Quadraturphasen-Wellenform-Adresssignal auszugeben, wobei die Gleichphasen-Wellenformdaten und Quadraturphasen-Wellenformdaten in dem Doppelport-Speicher gespeichert sind; und einen Adressgenerator (24), der zum Erzeugen des Gleichphasen-Wellenform-Adresssignals und des Quadraturphasen-Wellenform-Adresssignals auf der Grundlage eines differenziell codierten Bitstroms ausgebildet ist; und einen Signalgeber (28), der zum Auswählen der Gleichphasen-Wellenformdaten oder der Quadraturphasen-Wellenformdaten in Abhängigkeit von dem differenziell codierten Bitstrom und zum Ausgeben eines kontinuierlichen GMSK-Gleichphasen-Kanalsignals und eines kontinuierlichen GMSK-Quadraturphasen-Kanalsignals ausgebildet ist, dadurch gekennzeichnet, dass der Adressgenerator (24) aufweist: einen Seriell-Parallel-Wandler (24a), der zum Umwandeln eines Eingangs-Bitstroms (23) in (p + q + 1)-Bit parallele Daten mit wenigstens einem vorhergehenden Bit (p), einem gegenwärtigen Bit und wenigstens einem nächsten Bit (q) ausgebildet ist, wobei m = p + q; einen Bit-Entscheidungsblock (24b), der zum Erzeugen von (p + q)-Bit-Daten oder invertierten (p + q)-Bit-Daten in Abhängigkeit von einem logischen Zustand eines gegenwärtigen Bits der (p + q + 1)-Bit parallelen Daten ausgebildet ist, wobei die (p + q)-Bit-Daten das wenigstens eine vorhergehende Bit und das wenigstens eine nächste Bit aufweisen, nicht jedoch das gegenwärtige Bit; einen ersten Adressgenerator, der zum Erzeugen eines ersten Adresssignals zum sequenziellen Allokieren von 2ⁿ Gleichphasen-Abtastwerten in einer ausgewählten Zeile zu einer ersten bis 2ⁿ-ten Spalte in Abhängigkeit von den (p + q)-Bit-Daten oder den invertierten (p + q)-Bit-Daten ausgebildet ist; und einen zweiten Adressgenerator, der zum Erzeugen eines zweiten Adresssignals zum Allokieren von 2ⁿ Quadraturphasen-Abtastwerten der ausgewählten Zeile zu der 2ⁿ-ten bis zu einer zweiten Spalte in umgekehrter Reihenfolge in Abhängigkeit von den (p + q)-Bit-Daten oder den invertierten (p + q)-Bit-Daten ausgebildet ist, wobei die Vorrichtung Gleichphasen-Abtastwerte, auf die in Abhängigkeit von dem ersten Adresssignal zugegriffen wird, an einen ersten Port des Doppelport-Speichers ausgibt und wobei die Vorrichtung Quadraturphasen-Abtastwerte, auf die in Abhängigkeit von dem zweiten Adresssignal zugegriffen wird, an einen zweiten Port des Doppelport-Speichers ausgibt.
GMSK-Modulator nach Anspruch 1, dadurch gekennzeichnet, dass die in dem Doppelport-Speicher gespeicherten Wellenformdaten jeweils eine Mehrzahl von Gleichphasen-Wellenformmuster-Abtastwerten S1(θi) und eine Mehrzahl von Quadraturphasen-Wellenformmuster-Abtastwerten S2(θi) enthalten, wobei 0 ≤ θi ≤ π/2.
GMSK-Modulator nach Anspruch 2, dadurch gekennzeichnet, dass ein Anfangs-Abtastwert der Gleichphasen-Wellenformmuster-Abtastwerte, gemeinsame Abtastwerte der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte und ein Anfangs-Abtastwert der Quadraturphasen-Wellenformmuster-Abtastwerte in der genannten Reihenfolge in dem Doppelport-Speicher gespeichert sind.
GMSK-Modulator nach Anspruch 3, dadurch gekennzeichnet, dass der Anfangs-Abtastwert der Gleichphasen-Wellenformmuster-Abtastwerte und die gemeinsamen Abtastwerte der Gleichphasen-Wellenformmuster-Abtastwerte sequenziell in dem Doppelport-Speicher gespeichert sind, und dass der Anfangs-Abtastwert der Quadraturphasen-Wellenformmuster-Abtastwerte und die gemeinsamen Abtastwerte der Quadraturphasen-Wellenformmuster-Abtastwerte in dem Doppelport-Speicher gespeichert sind, wobei die gemeinsamen Abtastwerte der Quadraturphasen-Wellenformmuster-Abtastwerte in einer umgekehrten Abfolge in dem Doppelport-Speicher gespeichert sind.
GMSK-Modulator nach Anspruch 4, dadurch gekennzeichnet, dass der Adressgenerator aufweist: einen Seriell-Parallel-Wandler, der zum Ausgeben paralleler Daten mit wenigstens einem vorhergehenden Bit des differenziell codierten Bitstroms, einem gegenwärtigen Bit des differenziell codierten Bitstroms und wenigstens einem nächsten Bit des differenziell codierten Bitstroms ausgebildet ist; eine Muster-Auswahleinrichtung, die zum Erzeugen wenigstens eines Wellenformmuster-Auswahlsignals zum Bestimmen eines der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte in Abhängigkeit von dem gegenwärtigen Bit ausgebildet ist; einen Gleichphasen-Adressgenerator, der zum Erzeugen eines Gleichphasen-Adresssignals ausgebildet ist, das sequenziell jeden Abtastwert der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte bestimmt, die durch das wenigstens eine Wellenformmuster-Auswahlsignal ausgewählt werden; und einen Quadraturphasen-Adressgenerator, der zum Erzeugen eines Quadraturphasen-Adresssignals ausgebildet ist, das in einer umgekehrten Reihenfolge jeden Abtastwert der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte bestimmt, die durch das wenigstens eine Wellenformmuster-Auswahlsignal ausgewählt werden.
GMSK-Modulator nach Anspruch 5, dadurch gekennzeichnet, dass die Muster-Auswahleinrichtung das wenigstens eine vorhergehende Bit und das wenigstens eine nächste Bit als das wenigstens eine Wellenformmuster-Auswahlsignal ausgibt, wenn das gegenwärtige Bit einen ersten logischen Zustand hat, und dass die Muster-Auswahleinrichtung ein invertiertes Signal des wenigstens einen vorhergehenden Bits und ein invertiertes Signal des wenigstens einen nächsten Bits als das wenigstens eine Wellenformmuster-Auswahlsignal ausgibt, wenn das gegenwärtige Bit einen zweiten logischen Zustand hat.
GMSK-Modulator nach Anspruch 6, dadurch gekennzeichnet, dass der Gleichphasen-Adressgenerator aufweist: einen Aufwärts-Zähler (UCT); und ein erstes Register (REG1), das einen Aufwärts-Zählwert des Aufwärts-Zählers (UCT) als eine untere Adresse und das wenigstens eine Wellenformmuster-Auswahlsignal als eine obere Adresse empfängt und das dazu ausgebildet ist, das Gleichphasen-Adresssignal auszugeben.
GMSK-Modulator nach Anspruch 7, dadurch gekennzeichnet, dass der Quadraturphasen-Adressgenerator aufweist: einen Abwärts-Zähler; einen Addierer, der zum Addieren eines Abwärts-Zählwerts des Abwärts-Zählers zu einer logischen „1” ausgebildet ist; und ein zweites Register, das den Abwärts-Zählwert des Abwärts-Zählers als eine untere Adresse und das wenigstens eine Wellenformmuster-Auswahlsignal als eine obere Adresse empfängt und das dazu ausgebildet ist, das Quadraturphasen-Adresssignal auszugeben.
GMSK-Modulator nach Anspruch 8, dadurch gekennzeichnet, dass Bit-Positionen von mittleren Bits des Wellenformmuster-Auswahlsignals untereinander vertauscht werden, wenn die mittleren Bits des Wellenformmuster-Auswahlsignals in die obere Adresse des zweiten Registers eingegeben werden.
GMSK-Modulator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Signalgeber aufweist: einen Entscheidungsblock, der zum Erzeugen eines Phasen-Auswahlsignals auf der Grundlage des gegenwärtigen Bits und des wenigstens einen nächsten Bits des differenziell codierten Bitstroms ausgebildet ist; eine Gleichphasen-Kanalauswahleinrichtung, die zum Auswählen der Gleichphasen-Wellenformdaten oder der Quadraturphasen-Wellenformdaten in Abhängigkeit von dem gegenwärtigen Bit und dem Phasen-Auswahlsignal ausgebildet ist und die zum Ausgeben eines kontinuierlichen GMSK-Gleichphasen-Kanalsignals ausgebildet ist; und eine Quadraturphasen-Kanalauswahleinrichtung, die zum Auswählen der Gleichphasen-Wellenformdaten oder der Quadraturphasen-Wellenformdaten in Abhängigkeit von dem gegenwärtigen Bit und dem Phasen-Auswahlsignal ausgebildet ist und die zum Ausgeben eines kontinuierlichen GMSK-Quadraturphasen-Kanalsignals ausgebildet ist.
GMSK-Modulator nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Doppelport-Speicher (26) 2^m Gleichphasen-Wellenformmuster (AI, BI, CI, DI) mit 2ⁿ k-Bit-Abtastwerten S1(θ1), mit 0 ≤ θi ≤ π/2, in einem ersten Bereich des Doppelport-Speichers (26) speichert und einen Anfangs-Abtastwert S(θ₀) aus 2^m Quadraturphasen-Wellenformmustern in einem zweiten Bereich des Doppelport-Speichers (26) speichert, wobei der Doppelport-Speicher (26) eine Größe von k-Bit × 2^m Zeilen × (2ⁿ + 1) Spalten besitzt, der erste Bereich 2^m Zeilen × 2ⁿ Spalten entspricht, wobei k, m und n natürliche Zahlen sind, die 2^m Quadraturphasen-Wellenformmuster 2ⁿ k-Bit-Abtastwerte S2(θi), mit 0 ≤ θi ≤ π/2, und symmetrische Eigenschaften in Bezug auf die 2^m Gleichphasen-Wellenformmuster besitzen und der zweiten Bereich einem (2ⁿ + 1)-ten Spaltenbereich entspricht.
GMSK-Modulator nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Seriell-Parallel-Wandler ein 5-Bit-Schieberegister aufweist, das zum Schieben des Eingangs-Bitstroms zum Ausgeben von 5-Bit parallelen Daten ausgebildet ist.
GMSK-Modulator nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der erste Adressgenerator aufweist: einen Aufwärts-Zähler, der zum Aufwärtszählen eines Taktsignals mit einer Frequenz ausgebildet ist, die 2ⁿ mal so hoch wie eine Frequenz des Seriell-Parallel-Wandlers ist, um sequenziell einen n-Bit-Zählwert in einem Bereich von 0 bis (2ⁿ – 1) zu erzeugen; und ein erstes Register, das zum Speichern der (p + q)-Bit-Daten oder der invertierten (p + q)-Bit-Daten bei oberen (p + q) Bits des ersten Registers ausgebildet ist, das zum Speichern des n-Bit-Zählwerts bei unteren n Bits des ersten Registers ausgebildet ist und das zum sequenziellen Erzeugen von (2ⁿ – 1) (p + q + n)-Bit ersten Adresssignalen ausgebildet ist.
GMSK-Modulator nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass der zweite Adressgenerator aufweist: einen Abwärts-Zähler, der zum Abwärtszählen eines Taktsignals mit einer Frequenz ausgebildet ist, die 2ⁿ mal so hoch wie eine Frequenz des Seriell-Parallel-Wandlers ist, um sequenziell einen n-Bit-Zählwert in einem Bereich von (2ⁿ – 1) bis 1 zu erzeugen; einen Addierer, der zum Addieren des n-Bit-Werts zu einer logischen „1” ausgebildet ist; und ein zweites Register, das zum Speichern der (p + q)-Bit-Daten oder der invertierten (p + q)-Bit-Daten bei oberen (p + q) Bits des zweiten Registers ausgebildet ist, das zum Speichern einer Ausgabe des Addierers bei unteren (n + 1) Bits des zweiten Registers ausgebildet ist und das zum sequenziellen Erzeugen von (p + q + n + 1)-Bit zweiten Adresssignalen ausgebildet ist.
Gaussian-Minimum-Shift-Keying(GMSK)-Modulationsverfahren, mit den Schritten: Vorbereiten eines Doppelport-Speichers (26), in dem Gleichphasen-Wellenformdaten und Quadraturphasen-Wellenformdaten gespeichert werden, wobei der Doppelport-Speicher die Gleichphasen-Wellenformdaten (27a) an einen ersten Port und die Quadraturphasen-Wellenformdaten (27b) an einen zweiten Port in Abhängigkeit von einem Gleichphasen-Wellenform-Adresssignal (25a) und einem Quadraturphasen-Wellenform-Adresssignal (25b) ausgibt; Erzeugen des Gleichphasen-Wellenform-Adresssignals (25a) und des Quadraturphasen-Wellenform-Adresssignals (25b) auf der Grundlage eines differenziell codierten Bitstroms (23); und Auswählen der Gleichphasen-Wellenformdaten (27a) oder der Quadraturphasen-Wellenformdaten (27b) in Abhängigkeit von dem differenziell codierten Bitstrom (23), um ein kontinuierliches GMSK-Gleichphasen-Kanalsignal (29a) und ein kontinuierliches GMSK-Quadraturphasen-Kanalsignal (29b) auszugeben; dadurch gekennzeichnet, dass das Erzeugen des Gleichphasen-Wellenform-Adresssignals (25a) und des Quadraturphasen-Wellenform-Adresssignals (25b) umfasst: Umwandeln eines Eingangs-Bitstroms in (p + q + 1)-Bit parallele Daten mit wenigstens einem vorhergehenden Bit (p), einem gegenwärtigen Bit und wenigstens einem nächsten Bit (q), wobei m = p + q; Erzeugen von (p + q)-Bit-Daten oder invertierten (p + q)-Bit-Daten in Abhängigkeit von einem logischen Zustand eines gegenwärtigen Bits der (p + q + 1)-Bit parallelen Daten, wobei die (p + q)-Bit-Daten das wenigstens eine vorhergehende Bit und das wenigstens eine nächste Bit besitzen, nicht jedoch das gegenwärtige Bit; Erzeugen eines ersten Adresssignals zum sequenziellen Allokieren von 2ⁿ Gleichphasen-Abtastwerten einer ausgewählten Zeile zu einer ersten bis 2ⁿ-ten Spalte in Abhängigkeit von den (p + q)-Bit-Daten oder den invertierten (p + q)-Bit-Daten, um die Gleichphasen-Abtastwerte, auf welche in Abhängigkeit von dem ersten Adresssignal zugegriffen wird, an einen ersten Port des Doppelport-Speichers (26) auszugeben; und Erzeugen eines zweiten Adresssignals zum Allokieren von 2ⁿ Quadraturphasen-Abtastwerten der ausgewählten Zeile zu der 2ⁿ-ten bis zweiten Spalte in Abhängigkeit von den (p + q)-Bit-Daten oder den invertierten (p + q)-Bit-Daten in umgekehrter Reihenfolge, um die Quadraturphasen-Abtastwerte, auf die in Abhängigkeit von dem zweiten Adresssignal zugegriffen wird, an einen zweiten Port des Doppelport-Speichers (26) auszugeben.
GMSK-Modulationsverfahren nach Anspruch 15, dadurch gekennzeichnet, dass die in dem Doppelport-Speicher gespeicherten Wellenformdaten jeweils eine Mehrzahl von Gleichphasen-Wellenformmuster-Abtastwerten S1(θi) und eine Mehrzahl von Quadraturphasen-Wellenformmuster-Abtastwerten S2(θi) enthalten, wobei 0 ≤ θi ≤ π/2.
GMSK-Modulationsverfahren nach Anspruch 16, dadurch gekennzeichnet, dass ein Anfangs-Abtastwert der Gleichphasen-Wellenformmuster-Abtastwerte, gemeinsame Abtastwerte der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte und ein Anfangs-Abtastwert der Quadraturphasen-Wellenformmuster-Abtastwerte in der genannten Reihenfolge in dem Doppelport-Speicher gespeichert sind.
GMSK-Modulationsverfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Anfangs-Abtastwert der Gleichphasen-Wellenformmuster-Abtastwerte und die gemeinsamen Abtastwerte der Gleichphasen-Wellenformmuster-Abtastwerte sequenziell in dem Doppelport-Speicher gespeichert sind, und dass der Anfangs-Abtastwert der Quadraturphasen-Wellenformmuster-Abtastwerte und die gemeinsamen Abtastwerte der Quadraturphasen-Wellenformmuster-Abtastwerte in dem Doppelport-Speicher gespeichert sind, wobei die gemeinsamen Abtastwerte der Quadraturphasen-Wellenformmuster-Abtastwerte in einer umgekehrten Abfolge in dem Doppelport-Speicher gespeichert sind.
GMSK-Modulationsverfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Erzeugen des Gleichphasen-Wellenform-Adresssignals beinhaltet: Ausgeben paralleler Daten mit wenigstens einem vorhergehenden Bit des differenziell codierten Bitstroms, einem gegenwärtigen Bit des differenziell Codierten Bitstroms und wenigstens einem nächsten Bit des differenziell codierten Bitstroms; Erzeugen wenigstens eines Wellenformmuster-Auswahlsignals zum Bestimmen eines der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte in Abhängigkeit von dem gegenwärtigen Bit; Erzeugen eines Gleichphasen-Adresssignals, das sequenziell jeden der Abtastwerte der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte bestimmt, die durch das wenigstens eine Wellenformmuster-Auswahlsignal ausgewählt werden; und Erzeugen eines Quadraturphasen-Adresssignals, das in einer umgekehrten Reihenfolge jeden der Abtastwerte der Gleichphasen- und Quadraturphasen-Wellenformmuster-Abtastwerte bestimmt, die durch das wenigstens eine Wellenformmuster-Auswahlsignal ausgewählt werden.
GMSK-Modulationsverfahren nach Anspruch 19, dadurch gekennzeichnet, dass das wenigstens eine vorhergehende Bit und das wenigstens eine nächste Bit als das wenigstens eine Wellenformmuster-Auswahlsignal ausgegeben werden, wenn das gegenwärtige Bit einen ersten logischen Zustand hat, und dass ein invertiertes Signal des wenigstens einen vorhergehenden Bits und ein invertiertes Signal des wenigstens einen nächsten Bits als das wenigstens eine Wellenformmuster-Auswahlsignal ausgegeben werden, wenn das gegenwärtige Bit einen zweiten logischen Zustand hat.
GMSK-Modulationsverfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Erzeugen des Gleichphasen-Wellenform-Adresssignals beinhaltet: Aufwärtszahlen eines Taktsignals; und Empfangen eines Aufwärts-Zählwerts als eine untere Adresse und des wenigstens einen Wellenformmuster-Auswahlsignals als eine obere Adresse zum Ausgeben des Gleichphasen-Adresssignals.
GMSK-Modulationsverfahren nach Anspruch 21, dadurch gekennzeichnet, dass das Erzeugen des Quadraturphasen-Wellenform-Adresssignals beinhaltet: Abwärtszählen des Taktsignals; Addieren eines Abwärts-Zählwerts zu einer logischen „1”; und Empfangen des Additionsergebnisses als eine untere Adresse und des wenigstens einen Wellenformmuster-Auswahlsignals als eine obere Adresse zum Ausgeben des Quadraturphasen-Adresssignals.
GMSK-Modulationsverfahren nach Anspruch 22, dadurch gekennzeichnet, dass Bit-Positionen von mittleren Bits des Wellenformmuster-Auswahlsignals miteinander vertauscht werden, wenn die mittleren Bits des Wellenformmuster-Auswahlsignals in die obere Adresse des zweiten Registers eingegeben werden.
GMSK-Modulationsverfahren nach einem der Ansprüche 15 bis 23, dadurch gekennzeichnet, dass das Auswählen der Gleichphasen-Wellenformdaten oder Quadraturphasen-Wellenformdaten in Abhängigkeit von dem differenziell codierten Bitstrom zum Ausgeben eines kontinuierlichen GMSK-Gleichphasen-Kanalsignals und eines kontinuierlichen GMSK-Quadraturphasen-Kanalsignals beinhaltet: Erzeugen eines Phasen-Auswahlsignals auf der Grundlage des gegenwärtigen Bits und des wenigstens einen nächsten Bits des differenziell codierten Bitstroms; Auswählen der Gleichphasen-Wellenformdaten oder der Quadraturphasen-Wellenformdaten in Abhängigkeit von dem gegenwärtigen Bit und dem Phasen-Auswahlsignal zum Ausgeben des kontinuierlichen GMSK-Gleichphasen-Kanalsignals; und Auswählen der Gleichphasen-Wellenformdaten oder der Quadraturphasen-Wellenformdaten in Abhängigkeit von dem gegenwärtigen Bit und dem Phasen-Auswahlsignal zum Ausgeben des kontinuierlichen GMSK-Quadraturphasen-Kanalsignals.
GMSK-Modulationsverfahren nach einem der Ansprüche 15 bis 24, dadurch gekennzeichnet, dass das Vorbereiten eines Doppelport-Speichers (26), in dem Gleichphasen-Wellenformdaten und Quadraturphasen-Wellenformdaten gespeichert werden, umfasst: Speichern von 2^m Gleichphasen-Wellenformmustern (AI, BI, CI, DI) mit 2ⁿ k-Bit-Abtastwerten S1(θi), mit 0 ≤ θi ≤ π/2, in einem ersten Bereich eines Doppelport-Speichers (26), wobei der Doppelport-Speicher (26) eine Größe von k-Bit × 2^m Zeilen × (2ⁿ + 1) Spalten hat, der erste Bereich 2^m Zeilen × 2ⁿ Spalten entspricht und k, m und n natürliche Zahlen sind; und Speichern eines Anfangs-Abtastwerts S(θ₀) aus 2^m Quadraturphasen-Wellenformmustern (AQ, BQ, CQ, DQ) in einem zweiten Bereich des Doppelport-Speichers, wobei die 2^m Quadraturphasen-Wellenformmuster (AQ, BQ, CQ, DQ) 2ⁿ k-Bit-Abtastwerte S2(θi), mit 0 ≤ θi ≤ π/2, und symmetrische Eigenschaften bezüglich der 2^m Gleichphasen-Wellenformmuster (AI, BI, CI, DI) besitzen und der zweite Bereich einem (2ⁿ + 1)-ten Spaltenbereich entspricht.
GMSK-Modulationsverfahren nach Anspruch einem der Ansprüche 15 bis 25, weiterhin beinhaltend: Erzeugen eines Kanalauswahlsignals in Abhängigkeit von dem gegenwärtigen Bit und dem wenigstens einem vorhergehenden Bit; und Liefern der Gleichphasen-Abtastwerte und der Quadraturphasen-Abtastwerte an einen Gleichphasen-Kanal oder einen Quadraturphasen-Kanal in Abhängigkeit von dem Kanalauswahlsignal.
GMSK-Modulationsverfahren nach Anspruch 26, dadurch gekennzeichnet, dass p den Wert 2 und q den Wert 2 hat.
GMSK-Modulationsverfahren nach Anspruch 27, dadurch gekennzeichnet, dass die 2^m Gleichphasen-Wellenformmuster in vier Gruppen unterteilt sind, wobei jede der vier Gruppen dasselbe Wellenformmuster besitzt, wobei eine erste Gruppe in Reihen 0, 1, 8 und 9 des Doppelport-Speichers gespeichert wird, eine zweite Gruppe in Reihen 2, 3, 10 und 11 des Doppelport-Speichers gespeichert wird, eine dritte Gruppe in Reihen 4, 5, 12 und 13 des Doppelport-Speichers gespeichert wird und eine vierte Gruppe in Reihen 6, 7, 14 und 15 des Doppelport-Speichers gespeichert wird.
GMSK-Modulationsverfahren nach Anspruch 28, dadurch gekennzeichnet, dass die 2^m Quadraturphasen-Wellenformmuster in vier Gruppen unterteilt sind, wobei jede der vier Gruppen dasselbe Wellenformmuster besitzt, wobei erste und vierte Gruppen der 2^m Quadraturphasen-Wellenformmuster zu den ersten und vierten Gruppen der 2^m Gleichphasen-Wellenformmuster symmetrisch sind, eine zweite Gruppe der 2^m Quadraturphasen-Wellenformmuster der dritten Gruppe der 2^m Gleichphasen Wellenformmuster entspricht und eine dritte Gruppe der 2^m Quadraturphasen-Wellenformmuster der zweiten Gruppe der 2^m Gleichphasen-Wellenformmuster entspricht.
GMSK-Modulationsverfahren nach einem der Ansprüche 15 bis 29, dadurch gekennzeichnet, dass der Eingangs-Bitstrom einen differenziell codierten Bitstrom beinhaltet.