DE102006005875A1 - Halbleitersubstrat und Halbleiterbauelement mit Gettereffekt und Herstellungsverfahren - Google Patents

Halbleitersubstrat und Halbleiterbauelement mit Gettereffekt und Herstellungsverfahren Download PDF

Info

Publication number
DE102006005875A1
DE102006005875A1 DE200610005875 DE102006005875A DE102006005875A1 DE 102006005875 A1 DE102006005875 A1 DE 102006005875A1 DE 200610005875 DE200610005875 DE 200610005875 DE 102006005875 A DE102006005875 A DE 102006005875A DE 102006005875 A1 DE102006005875 A1 DE 102006005875A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
further characterized
getter
layer
getter layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610005875
Other languages
English (en)
Other versions
DE102006005875B4 (de
Inventor
Ho Cheonan Lee
Dong-suk Yongin Shin
Hwa-Sung Seongnam Rhee
Tetsuji Suwon Ueno
Seung-Hwan Suwon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050011459A external-priority patent/KR100632463B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006005875A1 publication Critical patent/DE102006005875A1/de
Application granted granted Critical
Publication of DE102006005875B4 publication Critical patent/DE102006005875B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleitersubstrat und ein dieses enthaltendes Halbleiterbauelement mit Gettereffekt sowie auf zugehörige Herstellungsverfahren. DOLLAR A Erfindungsgemäß ist ein epitaktisches Halbleitersubstrat vorgesehen, das eine Getterschicht (30) auf einer Halbleitersubstratunterlage (10, 20) sowie eine Epitaxieschicht (40) auf der Getterschicht beinhaltet. DOLLAR A Verwendung z. B. für integrierte Halbleiterbildsensorelemente.

Description

  • Die Erfindung bezieht sich auf ein Halbleitersubstrat und ein Halbleiterbauelement, in denen ein Gettereffekt genutzt wird, und auf zugehörige Herstellungsverfahren.
  • Getterprozesse werden auf dem einschlägigen Fachgebiet bekanntermaßen dazu verwendet, degradierende Störstellen von aktiven Schaltkreisgebieten eines Halbleiterwafers zu entfernen und dadurch z.B. die Ausbeute bei sehr hoch integrierenden Fertigungstechniken (VLSI-Techniken) zu steigern. Allgemein werden drei Gettermechanismen unterschieden, mit denen unerwünschte Störstellen von einem Bauelementgebiet eines Halbleitersubstrats entfernt werden. Ein erster Mechanismus beinhaltet einen präzipitativen Prozess mit den Störstellen. Ein zweiter Mechanismus beinhaltet ein Diffundieren von Störstellen durch Silizium, und ein dritter Mechanismus beinhaltet das Einfangen von Störstellen, z.B. von Metallatomen, in Defekten, wie Versetzungen, oder in präzipitativen Strukturen in einem vom Bauelementbereich beabstandeten Gebiet.
  • Dabei wird zwischen extrinsischen und intrinsischen Gettermechanismen unterschieden. Bei extrinsischen Getterprozessen werden externe Techniken benutzt, um einen Defekt oder mechanische Spannungen im Gitter, z.B. einem Siliziumgitter im Fall eines Siliziumhalbleitermaterials, zu erzeugen, so dass die resultierenden Defekte im Gitter Störstellen einfangen. Ein Beispiel für extrinsisches Gettern ist die mechanische Schädigung einer Rückseite eines Halbleiterwafers. So kann mechanische Spannung an der Waferrückseite beispielsweise durch Abschleifen, Riffeln oder Sandstrahlen erzeugt werden. Anschließendes Tempern erzeugt Versetzungen, mit denen die in den Wafer eingebrachten mechanischen Spannungen abgebaut werden. Diese Versetzungen dienen als Getterstellen zum Einfangen von Störstellen.
  • Eine andere extrinsische Gettertechnik beinhaltet das Eindiffundieren von Phosphor in die Waferrückseite, was zu Phosphorfehlstellen oder Versetzungen führt, die als Einfangstellen für Störstellenatome, z.B. Goldatome, dienen können. Diese Diffusion kann auch Si-P-Ausscheidungen bilden, die Ni-Störstellen durch Wechselwirkungen zwischen Si-Zwischengitteratomen und Ni-Atomen unter Bildung von NiSi2-Partikeln in dem Prozess entfernen können.
  • Eine Schädigung kann auch durch Abrastern der Rückseite des Wafers mit einem Laserstrahl induziert werden. Dies ist ähnlich zum oben erwähnten mechanischen extrinsischen Gettermechanismus, die mechanische Spannung im Wafer wird in diesem Fall jedoch durch thermischen Schock aufgrund des Laserstrahls bewirkt. Eine weitere extrinsische Gettertechnik beinhaltet einen Ionenbeschuss der Waferrückseite. Hierbei induzieren hochenergetische Ionen mechanische Spannungen im Gitter auf der Waferrückseite. Noch eine weitere extrinsische Gettertechnik beinhaltet die Deposition einer Polysiliziumschicht auf der Waferrückseite. Das Polysilizium führt zur Bildung von Korngrenzen und Git terfehlordnung, wodurch ebenfalls Einfangstellen für mobile Störstellen entstehen können.
  • Bei intrinsischen Gettertechniken werden Einfangstellen für Störstellen beispielsweise durch Ausscheiden von übersättigtem Sauerstoff aus dem Siliziumwafer erzeugt. Hierzu wird der Wafer mit einem gewissen Sauerstoffgehalt, z.B. 15 ppma bis 19 ppma hergestellt. Während der Fertigung eines Halbleiterbauelements bewirkt dann die Ausscheidung von übersättigtem Sauerstoff die Bildung von Clustern und die Erzeugung mechanischer Spannungen im Wafer. Diese Spannungen können in Versetzungsschleifen oder Stapelfehlern resultieren, die als Einfangstellen für Störstellen fungieren können.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleitersubstrats und Halbleiterbauelements sowie entsprechender Herstellungsverfahren zugrunde, die gegenüber dem Stand der Technik verbessert sind und hierzu in neuartiger Weise von einem Gettereffekt Gebrauch machen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Herstellung eines Halbleitersubstrats mit den Merkmalen des Anspruchs 1, eines Verfahrens zur Herstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 23, eines Halbleitersubstrats mit den Merkmalen des Anspruchs 25 oder 26 und eines Halbleitersubstrats mit den Merkmalen des Anspruchs 33 oder 34.
  • Erfindungsgemäß wird eine Getterschicht auf ein darunterliegendes Trägermaterial, d.h. eine Unterlage, aufgebracht, und auf der Getterschicht wird eine Epitaxieschicht gebildet. Es zeigt sich, dass auf diese Weise ein sehr effektiver Gettereffekt erzielbar ist, der das betreffende Halbleitersubstrat bzw. Halbleiterbauelement gegenüber dem Stand der Technik durch vergleichsweise effektives Einfangen von degradierenden Störstellen verbessert. In entsprechenden Ausführungsformen der Erfindung kann dieses Anbringen einer Getterschicht mit einer herkömmlichen intrinsischen oder extrinsischen Gettertechnik kombiniert sein.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    •
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 ein Flussdiagramm zur Veranschaulichung eines Verfahrens zur Herstellung eines Halbleitersubstrats und weitergehend eines Halbleiterbauelements,
  • 2 bis 6 schematische Querschnittansichten eines Halbleitersubstrats in aufeinanderfolgenden Stufen seiner Herstellung gemäß 1,
  • 7 ein Diagramm zur Darstellung eines Konzentrationstiefenprofils einer im Verfahren von 1 gebildeten Getterschicht,
  • 8 eine Querschnittansicht eines weiteren Halbleitersubstrats,
  • 9 ein Flussdiagramm zur Veranschaulichung eines weiteren Verfahrens zur Herstellung eines Halbleitersubstrats und Halbleiterbauelements und
  • 10 eine Querschnittansicht eines mit dem Verfahren gemäß 9 hergestellten Halbleitersubstrats.
  • Bei einem in 1 veranschaulichten erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterbauelements wird zunächst in einem Schritt S10 ein Halbleitersubstratrohling bereitgestellt. Im Beispiel von 2 wird dazu in herkömmlicher Weise z.B. durch das Czochoralski(CZ)-Verfahren ein einkristalliner Block gezogen. Dann wird der Block in Waferscheiben mit z.B. je einem Widerstand von etwa 10 Ωcm zerteilt. Die Oberseite 10a eines jeweiligen Halbleitersubstratrohlings bzw. Wafers 10 wird hochglanzpoliert, woraufhin der Wafer 10 einer Dotierung mit n-leitenden Dopanden und einer Reinigung unterzogen wird.
  • Als nächstes wird ein vorepitaktischer Reinigungsschritt S15 ausgeführt, um restliches Oxid von der Oberseite 10a zu entfernen. Beispielsweise kann dazu ein an sich bekanntes Wasserstofftemperverfahren benutzt werden. In einem Ausführungsbeispiel wird dazu Wasserstoffgas unter einem Druck von etwa 1 Torr bis 100 Torr ohne weiteren Gasfluss angeströmt, wobei gleichzeitig ein Temperprozess für etwa 1 min bis 5 min ausgeführt wird. Dann wird in einem Schritt S20 von 1 optional eine Kristallkeimschicht oder erste Epitaxieschicht 20 auf die Oberseite des Wafers 10 aufgewachsen, wie in 3 gezeigt. In einem entsprechenden Ausführungsbeispiel werden die Verfahrensschritte S15 und S20 insitu ausgeführt, d.h. in der gleichen Anlage bzw. Einrichtung. Die erste Epitaxieschicht 20 kann z.B. in einer Dicke von etwa 10 nm bis etwa 100 nm aufgewachsen werden.
  • In einem speziellen Ausführungsbeispiel wird die erste Epitaxieschicht 20 durch chemische Gasphasenabscheidung (CVD) bei einer Temperatur zwischen etwa 500°C b bis etwa 800°C und einem Druck zwischen etwa 10 Torr und etwa 40 Torr aufgebracht. Als Siliziumquelle kann z.B. Silan benutzt werden. In einem anderen Ausführungsbeispiel wird die erste Epitaxieschicht 20 durch CVD bei einer Temperatur zwischen etwa 1050°C und etwa 1110°C und einem Druck zwischen etwa 30 Torr und etwa 60 Torr aufgewachsen. In allen genannten Fällen kann als Siliziumquelle während des CVD-Prozesses z.B. Dichlorsilan (DCS), Tetrachlorsilan (TCS), Hexachlorsilan, Silan oder Disilan eingesetzt werden. Außerdem kann in allen Fällen z.B. Phosphin (PH3) oder Boran (B2H6) als Dopandenquelle während des CVD-Prozesses eingesetzt werden. In einem Ausführungsbeispiel wird eine Si-Quelle mit einer Flussrate von etwa 200 sccm und eine Dopandenquelle, wie verdünntes PH3, mit einer Flussrate von etwa 5 sccm bis etwa 10 sccm zugeführt. Die resultierende erste Epitaxieschicht 20 weist einen Widerstand von etwa 20 Ωcm bis etwa 150 Ωcm auf. Die Bildung der ersten Epitaxieschicht 20 ist, wie sich für den Fachmann versteht, nicht auf die oben explizit angegebenen Prozessbedingungen beschränkt und auch nicht auf CVD als Bildungsprozess. Beispielsweise kann alternativ ein übliches Molekularstrahlepitaxie(MBE)-Verfahren verwendet werden.
  • In einem nächsten Schritt S30 wird auf die derart präparierte Unterlage, d.h. auf die erste Epitaxieschicht 20 des Wafers 10, eine Getterschicht 30 aufgewachsen, wie in 4 dargestellt, z.B. mittels CVD. Die Getterschicht 30 wird vorzugsweise in einer Dicke von mindestens etwa 50 nm aufgewachsen, z.B. in einer Dicke von etwa 100 nm bis etwa 1 μm.
  • Zum Aufwachsen der Getterschicht 30 werden vorzugsweise eine Siliziumquelle und eine Gettermaterialquelle verwendet. Die Siliziumquelle kann gleich derjenigen sein, die beim Aufwachsen der ersten Epitaxieschicht 20 benutzt wird. Das Gettermaterial beinhaltet ein Element der Gruppe IV des Periodensystems, wie Kohlenstoff (C), Germanium (Ge), Zinn (Sn) und/oder Blei (Pb). Beispielsweise können SiH3CH3, CH4 und/oder C2H4 als Gettermaterialquelle eingesetzt werden, wenn Kohlenstoff als Gettermaterial gewählt wird. Zusätzlich kann optional eine Dopandenquelle verwendet werden, wie Phosphin (PH3) und/oder Boran (B2H6).
  • In einem Ausführungsbeispiel, bei dem Kohlenstoff als Gettermaterial eingesetzt wird, wird die Getterschicht 30 mittels CVD bei einer Temperatur von etwa 500°C bis etwa 750°C und einem Druck von etwa 10 Torr bis etwa 40 Torr aufgewachsen, so dass sich eine Spitzenwertkonzent ration bzw. Peakkonzentration des Gettermaterials in der Getterschicht 30 zwischen etwa 1E18 bis etwa 1E21 ergibt. Beispielsweise kann die Getterschicht 30 unter Zuführung von SiH4 mit 10 sccm, SiH3CH3 mit 10 sccm und PH3 mit 20 sccm aufgewachsen werden.
  • Die Temperatur, bei der die Getterschicht 30 aufgewachsen wird, beeinflusst die Gitterstruktur der gebildeten Getterschicht 30. Beispielsweise kann die Getterschicht 30 derart aufgewachsen werden, dass das Gettermaterial in der Siliziumgitterstruktur substitutionell ist. Hierbei ersetzen Gettermaterialatome Siliziumatome in der Gitterstruktur. Wenn das Aufwachsen bei höheren Temperaturen erfolgt, entsteht eine Getterschicht, bei der das Gettermaterial in der Siliziumgitterstruktur interstitiell ist. Hierbei nehmen die Gettermaterialatome Zwischengitterplätze in der Siliziumgitterstruktur ein. Abhängig vom Gettermaterial und den Prozessbedingungen verhält sich das Gettermaterial oberhalb einer gewissen Temperatur mehr interstitiell als substitutionell und unterhalb dieser Temperatur mehr substitutionell als interstitiell. Beispielsweise verhält sich Kohlenstoff als Gettermaterial bei Prozesstemperaturen bis etwa 750°C mehr substitutionell und bei Prozesstemperaturen über 750°C mehr interstitiell. Somit liegt im oben erwähnten Ausführungsbeispiel, bei dem die Prozesstemperatur zwischen etwa 500°C und etwa 750°C gewählt wird, der Kohlenstoff als Gettermaterial mehr substitutionell als interstitiell vor. Wie schon erwähnt, ist das Aufwachsen der Getterschicht nicht auf die Verwendung eines CVD-Prozesses beschränkt, vielmehr können auch andere Prozesse zum Einsatz kommen, die zum Aufwachsen einer Halbleiterschicht an sich bekannt sind.
  • In einem nächsten Schritt S40 des Verfahrens gemäß 1 wird auf dem Wafer 10, speziell auf der darauf aufgewachsenen Getterschicht 30, eine zweite Epitaxieschicht 40 gebildet, wie in 5 veranschaulicht. Die zweite Epitaxieschicht 40 kann z.B. in einer Dicke von etwa 5 μm bis etwa 10 μm aufgewachsen werden. In einem speziellen Ausführungsbei spiel wird die zweite Epitaxieschicht 40 durch CVD bei einer Temperatur über 1000°C, z.B. zwischen etwa 1000°C und etwa 1100°C, und bei einem Druck zwischen etwa 10 Torr und etwa 760 Torr aufgebracht. Als Siliziumquelle kann während des CVD-Prozesses z.B. Dichlorsilan (DCS), Tetrachlorsilan (TCS), Hexachlorsilan, Silan, Disilan etc. eingesetzt werden. Außerdem kann als Dopandenquelle während des CVD-Prozesses z.B. Phosphin (PH3) oder Boran (B2H6) eingesetzt werden. So kann die zweite Epitaxieschicht 40 z.B. unter Zufuhr von DCS mit 300 sccm und Phosphin mit 10 sccm gebildet werden. Die resultierende zweite Epitaxieschicht 40 weist einen Widerstand von etwa 20 Ωcm bis etwa 150 Ωcm auf. Wie sich für den Fachmann versteht, ist die Bildung der zweiten Epitaxieschicht 40 nicht auf die oben explizit angegebenen Prozessbedingungen und auch nicht auf CVD als Bildungsprozess beschränkt.
  • Im Anschluss an den Schritt S40 zur Bildung der zweiten Epitaxieschicht wird gemäß 1 ein Wärmebehandlungsschritt S50 ausgeführt. Die Wärmebehandlung treibt den Getterprozess, d.h. sie stellt den Antriebsmechanismus dar, um Störstellen in die Getterschicht 30 zu treiben, wo sie eingefangen werden. In einem speziellen Ausführungsbeispiel beinhaltet die Wärmebehandlung das Aufheizen des Wafers 10 bei einer Temperatur zwischen etwa 450°C und etwa 750°C für ca. 30 Minuten. In einem anderen Ausführungsbeispiel beinhaltet die Wärmebehandlung das Aufheizen des Wafers 10 von Raumtemperatur auf etwa 800°C bis etwa 1000°C mit einer rampenförmigen Temperatursteigerung von ca. 3°C/min, ein anschließendes Tempern für mehr als 10 min und ein nachfolgendes Rückkühlen des Wafers 10 auf Raumtemperatur mit einer Abkühlrate von ca. 3°C/min. Dieser Aufheiz- und Abkühlzyklus kann je nach Bedarf ein- oder mehrmals wiederholt werden, wobei in den verschiedenen Zyklen die gleiche oder unterschiedliche Aufheizraten und/oder Abkühlraten verwendet werden können. Auch andere Rea lisierungen des Prozesses zum Treiben des Gettervorgangs können erfindungsgemäß eingesetzt werden.
  • Als nächstes wird in einem Schritt S60 von 1 an dem zuvor durch die Schritte S10 bis S50 gebildeten epitaktischen Halbleitersubstrat ein Halbleiterfunktionsbauteil gebildet, so dass ein erfindungsgemäßes Halbleiterbauelement gefertigt wird. 6 zeigt als ein Anwendungsbeispiel die Bildung eines Halbleiterbauelements mit einem Bildsensorelement an der Oberseite des auf dem Wafer 10 basierenden, durch die Schritte S10 bis S50 von 1 hergestellten epitaktischen Halbleitersubstrats. Es versteht sich, dass alternativ auch ein anderes herkömmliches Halbleiterfunktionsbauteil auf bzw. in dem epitaktischen Halbleitersubstrat gebildet werden kann.
  • Wie aus 6 ersichtlich, wird zur Bildung des besagten Bildsensors eine p-leitende Mulde 42 in der zweiten Epitaxieschicht 40 durch Dotieren derselben mit p-leitenden Dopanden, z.B. Bor, erzeugt. In der p-leitenden Mulde 42 werden dann Isolationsbereiche 46 erzeugt, um einen aktiven Bereich zu definieren, d.h. lateral zu begrenzen. Über dem aktiven Bereich wird eine Gatestruktur 80 gebildet, und beidseits der Gatestruktur 80 werden in der p-leitenden Mulde 42 n+-leitende Mulden 62 erzeugt. In einer der n+-leitenden Mulden 62 wird eine p+-leitende Pinningschicht 64 gebildet, wodurch eine Photodiode 60 bereitgestellt wird. Die andere n+-leitende Mulde 62 dient als Ausgangsanschluss des Bildsensors. Wenn an die Gatestruktur eine Spannung angelegt wird, wird an der Photodiode 60 gesammelte Ladung zum Ausgang übertragen.
  • 7 veranschaulicht diagrammatisch ein Konzentrationsprofil von Kohlenstoff in Abhängigkeit von der Substratdicke, d.h. der Tiefe des gemäß den Schritten S10 bis S50 von 1 hergestellten epitaktischen Halbleitersubstrats. Wie aus 7 ersichtlich, ist das Profil deutlich nichtgaussförmig, indem es eine ausgeprägt rechteckige Form aufweist, die sehr scharf auf den Tiefenbereich abgegrenzt ist, in welchem sich die Getterschicht 30 befindet.
  • Weitere erfindungsgemäße Ausführungsbeispiele sind in den 8 bis 10 veranschaulicht. 8 zeigt ein Ausführungsbeispiel, das demjenigen gemäß den 1 bis 5 mit dem Unterschied entspricht, dass im Schritt S10 der Wafer 10 in anderer Weise gefertigt ist. Speziell ist der Wafer 10 im Ausführungsbeispiel von 8 derart gefertigt, dass er übersättigten Sauerstoff enthält. Zur Herstellung dieses Wafers 10 kann irgendeiner der hierfür an sich bekannten Herstellungsprozesse verwendet werden. Als Folge davon kommt es beim Wärmebehandlungsprozess gemäß Schritt S50 von 1 zu Ausscheidungen von übersättigtem Sauerstoff im Wafer bzw. Substratrohling 10 und dadurch zur Bildung von Sauerstoffclustern, die zu Versetzungen führen, durch die dann Störstellen eingefangen werden können.
  • In einem weiteren erfindungsgemäßen Ausführungsbeispiel wird in Kombination mit dem durch die Getterschicht 30 erzielten Gettereffekt zusätzlich irgendeiner der herkömmlichen extrinsischen Getterprozesse ausgeführt, z.B. einer der eingangs erwähnten extrinsischen Getterprozesse. 9 veranschaulicht einen entsprechenden Verfahrensablauf. Wie aus 9 ersichtlich, wird bei der dortigen Herstellungsvariante vor dem Wärmebehandlungsprozess gemäß Schritt S50 von 1 die Rückseite des Substratrohlings 10 in einem Schritt S45 sandgestrahlt, um rückseitig eine geschädigte Schichtlage 14 zu erzeugen, wie in 10 veranschaulicht. Der Wärmebehandlungsschritt S50 treibt dann sowohl den Gettermechanismus aufgrund der Getterschicht 30 als auch das extrinsische Gettern durch die sandgestrahlte Schichtlage 14.

Claims (35)

  1. Verfahren zur Herstellung eines epitaktischen Halbleitersubstrats mit folgenden Schritten: – Aufwachsen einer Getterschicht (30) auf einer Halbleitersubstratunterlage (10, 20) und – Bilden einer Epitaxieschicht (40) auf der Getterschicht.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht eine In-situ-Ionendotierung beinhaltet.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Getterschicht Kohlenstoff (C), Germanium (Ge), Zinn (Sn), Blei (Tb) oder eine beliebige Kombination dieser Elemente enthält.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht unter Verwendung von SiH3CH3, CH4 und/oder C2H4 als Kohlenstoffquelle erfolgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht durch chemische Gasphasenabscheidung oder Molekularstrahlepitaxie erfolgt.
  6. Verfahren nach Anspruch 5, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht durch chemische Gasphasenabscheidung unter Verwendung einer Siliziumquelle erfolgt.
  7. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht unter Verwendung einer Silizi umquelle und einer Dopandenquelle erfolgt, die eine Phosphorquelle und/oder eine Borquelle umfasst.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht bei einer Temperatur zwischen etwa 500°C und etwa 750°C durchgeführt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, dass die Getterschicht in einer Dicke von mindestens etwa 50 nm, insbesondere in einer Dicke zwischen etwa 100 nm und etwa 1 μm, aufgewachsen wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, weiter dadurch gekennzeichnet, dass die Getterschicht mit einer Spitzenwert-Kohlenstoffdotierkonzentration zwischen etwa 1E18 Atome/cc bis etwa 1E21 Atome/cc aufgewachsen wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, weiter dadurch gekennzeichnet, dass die Getterschicht derart aufgewachsen wird, dass sie eine Siliziumgitterversetzung verursacht, indem Siliziumgitterplätze durch Kohlenstoff besetzt werden.
  12. Verfahren nach einem der Ansprüche 1 bis 11, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht durch In-situ-Ionendotierung derart erfolgt, dass eine Siliziumgitterversetzung bewirkt wird, indem Gettermaterialatome Siliziumgitterplätze einnehmen.
  13. Verfahren nach einem der Ansprüche 1 bis 12, weiter dadurch gekennzeichnet, dass das Aufwachsen der Getterschicht bei einer Temperatur erfolgt, die niedriger ist als eine Temperatur, bei der die Epitaxieschicht auf der Getterschicht gebildet wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, weiter dadurch gekennzeichnet, dass die Epitaxieschicht bei einer Temperatur von mindestens etwa 1000°C gebildet wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, weiter dadurch gekennzeichnet, dass nach der Bildung der Epitaxieschicht eine Wärmebehandlung durchgeführt wird, um einen Getterprozess zu treiben.
  16. Verfahren nach Anspruch 15, weiter dadurch gekennzeichnet, dass die Wärmebehandlung ein Aufheizen des Halbleitersubstrats auf eine Temperatur zwischen etwa 450°C und etwa 750°C für eine vorgebbare Zeitspanne beinhaltet.
  17. Verfahren nach Anspruch 15 oder 16, weiter dadurch gekennzeichnet, dass die Wärmebehandlung ein Aufheizen des Halbleitersubstrats von einer ersten Temperatur auf eine zweite Temperatur mit einer vorgebbaren Temperaturanstiegsrate und ein anschließendes Abkühlen des Halbleitersubstrats mit einer vorgebbaren Abkühlrate beinhaltet.
  18. Verfahren nach einem der Ansprüche 1 bis 17, weiter dadurch gekennzeichnet, dass als Halbleitersubstratunterlage eine solche verwendet wird, die übersättigten Sauerstoff enthält.
  19. Verfahren nach Anspruch 18, weiter dadurch gekennzeichnet, dass die Wärmebehandlung derart ausgeführt wird, dass der Getterprozess durch die Getterschicht getrieben wird und Ausschei dungen des übersättigten Sauerstoffs in der Halbleitersubstratunterlage gebildet werden.
  20. Verfahren nach einem der Ansprüche 1 bis 19, weiter dadurch gekennzeichnet, dass zusätzlich ein extrinsischer Getterprozess durchgeführt wird.
  21. Verfahren nach einem der Ansprüche 1 bis 20, weiter dadurch gekennzeichnet, dass die Getterschicht mit einer Gettermaterialkonzentration aufgebracht wird, die im hergestellten epitaktischen Halbleitersubstrat ein nicht-gausssches Konzentrationstiefenprofil entlang der Getterschichtdicke aufweist.
  22. Verfahren nach einem der Ansprüche 1 bis 21, weiter dadurch gekennzeichnet, dass vor dem Aufwachsen der Getterschicht ein Vorepitaxie-Reinigungsschritt durchgeführt und eine untere Epitaxieschicht gebildet wird, auf der dann die Getterschicht aufgewachsen wird.
  23. Verfahren zur Herstellung einer Halbleiterbauelements mit folgenden Schritten: – Herstellen eines epitaktischen Halbleitersubstrats gemäß dem Verfahren nach einem der Ansprüche 1 bis 22 und – Bilden eines integrierten Halbleiterfuntionsbauteils auf und/oder in der Epitaxieschicht über der Getterschicht des epitaktischen Halbleitersubstrats.
  24. Verfahren nach Anspruch 23, weiter dadurch gekennzeichnet, dass als Halbleiterfunktionsbauteil ein Halbleiterbildsensorelement gebildet wird.
  25. Halbleitersubstrat mit – einer Halbleitersubstratunterlage (10, 20), – einer Getterschicht (30) auf der Halbleitersubstratunterlage und – einer Epitaxieschicht (40) auf der Getterschicht.
  26. Halbleitersubstrat, dadurch gekennzeichnet, dass es durch ein Verfahren nach einem der Ansprüche 1 bis 24 herstellbar ist.
  27. Halbleitersubstrat nach Anspruch 25 oder 26, dadurch gekennzeichnet, dass die Getterschicht einer Gettermaterialkonzentration mit einem nicht-gaussschen Konzentrationstiefenprofil aufweist.
  28. Halbleitersubstrat nach einem der Ansprüche 25 bis 27, weiter dadurch gekennzeichnet, dass die Getterschicht eine Dicke von wenigstens etwa 50 nm aufweist, insbesondere eine Dicke zwischen etwa 100 nm und etwa 1 μm.
  29. Halbleitersubstrat nach einem der Ansprüche 25 bis 28, weiter dadurch gekennzeichnet, dass die Getterschicht eine Dotierkonzentration eines Getterdotierstoffs zwischen etwa 1E18 Atome/cc und etwa 1E21 Atome/cc aufweist.
  30. Halbleitersubstrat nach einem der Ansprüche 25 bis 29, weiter dadurch gekennzeichnet, dass die Getterschicht ein Siliziumgitter mit einer Versetzung aufweist, wobei Gettermaterialatome Siliziumstellen im Siliziumgitter einnehmen.
  31. Halbleitersubstrat nach einem der Ansprüche 25 bis 30, weiter dadurch gekennzeichnet, dass die Halbleitersubstratunterlage übersättigten Sauerstoff enthält.
  32. Halbleitersubstrat nach einem der Ansprüche 25 bis 31, weiter dadurch gekennzeichnet, dass es zusätzlich eine extrinsisch gebildete Getterschicht (14) aufweist.
  33. Halbleiterbauelement mit – einem epitaktischen Halbleitersubstrat nach einem der Ansprüche 25 bis 32 und – einem auf und/oder in der Epitaxieschicht über der Getterschicht des epitaktischen Halbleitersubstrats gebildeten Halbleiterfunktionsbauteil.
  34. Halbleiterbauelement, dadurch gekennzeichnet, dass es durch das Verfahren nach Anspruch 23 oder 24 herstellbar ist.
  35. Halbleiterbauelement nach Anspruch 33 oder 34, weiter dadurch gekennzeichnet, dass das Halbleiterfunktionsbauteil ein Halbleiterbildsensorelement ist.
DE200610005875 2005-02-07 2006-02-06 Halbleitersubstrat mit Gettereffekt, Herstellungsverfahren und Verwendung Expired - Fee Related DE102006005875B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0011459 2005-02-07
KR1020050011459A KR100632463B1 (ko) 2005-02-07 2005-02-07 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
US11/192,085 2005-07-29
US11/192,085 US7776723B2 (en) 2005-02-07 2005-07-29 Method of manufacturing an epitaxial semiconductor substrate and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102006005875A1 true DE102006005875A1 (de) 2006-08-17
DE102006005875B4 DE102006005875B4 (de) 2015-02-19

Family

ID=36746163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610005875 Expired - Fee Related DE102006005875B4 (de) 2005-02-07 2006-02-06 Halbleitersubstrat mit Gettereffekt, Herstellungsverfahren und Verwendung

Country Status (2)

Country Link
JP (1) JP2006216934A (de)
DE (1) DE102006005875B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030184B2 (en) 2007-12-13 2011-10-04 Sumco Corporation Epitaxial wafer and method of producing the same
EP2412849A1 (de) * 2009-03-25 2012-02-01 SUMCO Corporation Siliciumwafer und herstellungsverfahren dafür

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837280B1 (ko) 2007-03-12 2008-06-11 삼성전자주식회사 게터링 영역을 포함하는 반도체 소자 및 그 형성 방법
JP5439801B2 (ja) * 2007-12-13 2014-03-12 株式会社Ｓｕｍｃｏ エピタキシャルウェーハ及びその製造方法
JP5458599B2 (ja) * 2009-02-24 2014-04-02 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ、およびその製造方法
CN118043947A (zh) * 2021-09-30 2024-05-14 信越半导体株式会社 外延片及其制造方法
JP7416171B1 (ja) 2022-10-24 2024-01-17 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030184B2 (en) 2007-12-13 2011-10-04 Sumco Corporation Epitaxial wafer and method of producing the same
US8568537B2 (en) 2007-12-13 2013-10-29 Sumco Corporation Epitaxial wafer and method of producing the same
DE102008062040B4 (de) * 2007-12-13 2015-06-03 Sumco Corporation Epitaxiewafer und Verfahren zu dessen Herstellung
EP2412849A1 (de) * 2009-03-25 2012-02-01 SUMCO Corporation Siliciumwafer und herstellungsverfahren dafür
EP2412849A4 (de) * 2009-03-25 2013-06-26 Sumco Corp Siliciumwafer und herstellungsverfahren dafür
US8890291B2 (en) 2009-03-25 2014-11-18 Sumco Corporation Silicon wafer and manufacturing method thereof
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006216934A (ja) 2006-08-17
DE102006005875B4 (de) 2015-02-19

Similar Documents

Publication Publication Date Title
DE69530859T2 (de) Verfahren zur herstellung einer mehrschicht-solarzelle
DE102006005875B4 (de) Halbleitersubstrat mit Gettereffekt, Herstellungsverfahren und Verwendung
DE112013005407B4 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US7776723B2 (en) Method of manufacturing an epitaxial semiconductor substrate and method of manufacturing a semiconductor device
DE69827319T2 (de) Solarzelle und Verfahren zu deren Herstellung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013005409B4 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE112014002133T5 (de) Herstellungsverfahren für einen Einkristall und Verfahren zur Herstellung von Siliciumwafer
DE112010006138B3 (de) Bauelemente zur umwandlung von photonen von stärker verspanntem silicium in elektronen
DE112013005401T5 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
DE112010005344T5 (de) Verfahren zur Herstellung einer Solarzelle mit Rückseitenkontakt und Vorrichtung davon
DE112014005494T5 (de) Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE112016005749T5 (de) Verfahren zum Produzieren eines Halbleiterepitaxialwafers und Verfahren zum Produzieren einer Festkörperbildgebungsvorrichtung
CN103534792A (zh) 制造半导体器件的方法和半导体器件
DE3138544C2 (de) Halbleiterbauelement
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE112017004171T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers, siliziumepitaxialwafer und verfahren zum herstellen eines festkörperbilderfassungsbauelements
EP1701386B1 (de) Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
DE102010046215A1 (de) Halbleiterkörper mit verspanntem Bereich
DE4193392C2 (de) Verfahren zur Herstellung einer Solarzelle mittels eines Epitaxialwachstumsverfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee