DE102006000622A1 - Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben - Google Patents
Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102006000622A1 DE102006000622A1 DE200610000622 DE102006000622A DE102006000622A1 DE 102006000622 A1 DE102006000622 A1 DE 102006000622A1 DE 200610000622 DE200610000622 DE 200610000622 DE 102006000622 A DE102006000622 A DE 102006000622A DE 102006000622 A1 DE102006000622 A1 DE 102006000622A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- integrated circuit
- chip
- intermediate piece
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Ein
miniaturisiertes Multi-Chip-Modul (400), welches zur Verwendung
für Einrichtungen
zur drahtlosen Übertragung
geeignet ist, weist ein Substrat (50), integrierte Schaltungschips
(40), die auf dem Substrat (50) befestigt und mit diesem elektrisch
verbunden sind, und ein Zwischenstück (60) auf, welches auf einer
Fläche
(52) des Substrats (50) befestigt ist. Das Zwischenstück (60)
wirkt mit dem Substrat (50) zusammen, um eine Aufnahmeaussparung
(64) abzugrenzen, um die integrierten Schaltungschips (40) auf der
Fläche
(52) des Substrats (50) aufzunehmen, mit welcher das Zwischenstück (60)
verbunden ist, und ist mit Leitern (65) ausgestattet, die elektrisch
mit dem Substrat (50) verbunden sind. Daher dienen die Leiter (65)
als externe elektrische Verbindungen für die integrierten Schaltungschips
(40), wenn das Zwischenstück
(60) auf einer Schaltungsplatine (30) befestigt ist. Ein Verfahren
zur Herstellung des miniaturisierten Multi-Chip-Moduls (400) wird
ebenfalls offenbart.
Description
- Die Erfindung bezieht sich auf ein Multi-Chip Modul, insbesondere auf ein miniaturisiertes Multi-Chip Modul, welches zur Verwendung für Einrichtungen zur drahtlosen Übertragung geeignet ist, und auf ein Verfahren zur Herstellung desselben.
- Ein herkömmliches Multi-Chip Modul zur Verwendung für Einrichtungen zur drahtlosen Übertragung weist im Allgemeinen eine Vielzahl von integrierten Schaltungschips, ein Modulsubstrat und eine Vielzahl von Lötkugeln auf.
- Einer der integrierten Schaltungschips weist eine Fähigkeit zur drahtlosen Übertragung auf.
- Das Modulsubstrat weist gegenüberliegende erste und zweite Flächen auf, eine Vielzahl von ersten Lötfeldern, die auf den ersten und zweiten Flächen ausgebildet sind, und eine Vielzahl von zweiten Lötfeldern, die auf der ersten Fläche ausgebildet und mit den ersten Lötfeldern elektrisch verbunden sind.
- Im Allgemeinen werden die Lötkugeln auf den zweiten Lötfeldern platziert, wobei eine Lötkugel-Platzierungsmaschine verwendet wird, und wird das Multi-Chip Modul in einem Ball Grid Array (BGA)-Gehäuse angeordnet. Die Lötkugeln dienen als externe elektrische Verbindungen für die integrierten Schaltungschips, wenn das Multi-Chip Modul auf einer Schaltungsplatine einer Zieleinrichtung befestigt wird, um dadurch die letztere mit drahtloser Übertragungsfähigkeit auszustatten.
- In einem Verfahren zur Herstellung des herkömmlichen Multi-Chip Moduls wird, nachdem das Modulsubstrat ausgebildet wurde, ein erster integrierter Schaltungschip fest auf der zweiten Fläche des Modulsubstrats an den entsprechenden ersten Lötfeldern durch herkömmliche Löttechniken befestigt. Dann wird das Modulsubstrat gedreht, so dass dessen erste Fläche nach oben zeigt, und der zweite und dritte der integrierten Schaltungschips werden fest auf der ersten Fläche des Modulsubstrats an den entsprechenden ersten Lötfeldern durch herkömmliche Löttechniken befestigt. Schließlich werden die Lötkugeln auf den jeweiligen zweiten Lötfeldern platziert, um das Multi-Chip Modul fertig zu stellen.
- Die Lötkugeln sind mit den korrespondierenden Lötfeldern auf einer Schaltungsplatine einer Zieleinrichtung einzureihen und zu verbinden. Im befestigten Zustand, stattet das Multi-Chip Modul die Zieleinrichtung mit drahtloser Übertragungsfähigkeit aus.
- Die folgenden sind einige der Nachteile, die der Verwendung von Lötkugeln im herkömmlichen Multi-Chip Modul zugeschrieben werden:
- 1. Unter der Annahme,
dass die integrierten Schaltungschips auf der ersten Fläche des
Modulsubstrats eine maximale Höhe
von 0,4 mm aufweisen, sollte der Durchmesser von jeder der Lötkugeln
größer als
0,4 mm sein. In der Praxis wird der Durchmesser der Lötkugeln
zu mindestens 0,5 mm gewählt.
Außerdem
sollte eine Lücke
von wenigstens 0,4 mm zwischen den benachbarten Lötkugeln
sein, um das Auftreten von Kurzschlüssen zwischen den benachbarten
Lötkugeln
zu vermeiden. Unter diesen Umständen
kann jede Seite der ersten Fläche
des Modulsubstrats, wenn die Größe des Modulsubstrats
10 × 10
mm beträgt und
wenn Lötkugeln
nicht in den vier Ecken des Modulsubstrats zur Verfügung gestellt
werden müssen,
ein Maximum von neun Lötkugeln
aufnehmen. Anders ausgedrückt
kann, da das Modulsubstrat nur eine Gesamtzahl von sechsunddreißig Lötkugeln
aufnehmen kann, die Anzahl verfügbarer
externer elektrischer Verbindungen für die integrierten Schaltungschips
sechsunddreißig
nicht übersteigen.
Im Hinblick auf die fortwährend
ansteigende Komplexität
und die wachsende Funktionalität
der integrierten Schaltungschips kann die erforderliche Anzahl von
externen elektrischen Verbindungen für die Chips gegebenenfalls
36 übersteigen, was die Verwendung eines größeren Modulsubstrats notwendig macht. Jedoch steht ein größeres Modulsubstrat dem Trend zur Miniaturisierung elektronischer Bauteile entgegen. - 2. Wenn das herkömmliche Multi-Chip Modul auf der Schaltungsplatine der Zieleinrichtung befestigt ist, sind die Lötkugeln thermischen und Stauchungsbeanspruchungen unterworfen, die zu ungleichförmigen Verformungen der Lötkugeln und der Möglichkeit von Kurzschlüssen zwischen den benachbarten Lötkugeln führen können.
- 3. Die Lötkugel-Platzierungsmaschine zur Platzierung der Lötkugeln ist ein teures Ausrüstungsstück. Der Kauf der Lötkugel-Platzierungsmaschine führt zu höheren Kapitalausgaben für Hersteller des herkömmlichen Multi-Chip Moduls. Auch wenn zum Lötkugel-Platzierungsarbeitsschritt andere Hersteller beauftragt werden könnten, würde dies einen längeren Produktionszyklus zur Folge haben.
- Daher ist die Hauptaufgabe der vorliegenden Erfindung, ein miniaturisiertes Multi-Chip Modul zur Verfügung zu stellen, das zur Verwendung in Einrichtungen zur drahtlosen Übertragung geeignet und in der Lage ist, wenigstens einen der zuvor genannten Nachteile des Standes der Technik zu überwinden.
- Eine weitere Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Herstellung des miniaturisierten Multi-Chip Moduls dieser Erfindung zur Verfügung zu stellen.
- Gemäß einem Aspekt der Erfindung wird ein miniaturisiertes Multi-Chip Modul zur Verfügung gestellt, das geeignet ist, auf einer Schaltungsplatine befestigt zu werden, um dadurch eine elektrische Verbindung mit dieser herzustellen. Das miniaturisierte Multi-Chip Modul umfasst ein Substrat, eine Vielzahl von integrierten Schaltungschips und ein Zwischenstück.
- Das Substrat weist ein erste Fläche, eine zweite Fläche gegenüberliegend zur ersten Fläche, eine Vielzahl von ersten Lötfeldern, die auf der zweiten Fläche ausgebildet sind, und eine Vielzahl von zweiten Lötfeldern, die auf der zweiten Fläche ausgebildet und elektrisch mit den ersten Lötfeldern verbunden sind, auf.
- Wenigstens einer der integrierten Schaltungschips ist auf der zweiten Fläche des Substrats an den entsprechenden ersten Lötfeldern befestigt und weist eine größte Höhe gemessen von der zweiten Fläche des Substrats auf.
- Das Zwischenstück weist eine Dicke auf, die nicht geringer ist als die größte Höhe des wenigstens einen der integrierten Schaltungschips auf der zweiten Fläche des Substrats. Das Zwischenstück schließt eine zum Substrat weisende Fläche, eine zur Platine weisende Fläche, die der zum Substrat weisenden Fläche gegenüberliegt, eine umlaufende Wandfläche, die die zum Substrat weisende Fläche und die zur Platine weisende Fläche miteinander verbindet, und eine Vielzahl von Leitern ein, die sich zwischen der zum Substrat weisenden Fläche und der zur Platine weisenden Fläche erstrecken.
- Die zum Substrat weisende Fläche ist auf der zweiten Fläche des Substrats befestigt, so dass die Leiter elektrisch mit den jeweiligen zweiten Lötfeldern verbunden sind, und so dass die umlaufende Wandfläche mit der zweiten Fläche des Substrats zusammenwirkt, um eine Aufnahmeaussparung zu bilden, die darin den wenigstens einen der integrierten Schaltungschips auf der zweiten Fläche des Substrats aufnimmt.
- Die Dicke des Zwischenstücks ermöglicht das Befestigen der zur Platine weisenden Fläche auf der Schaltungsplatine, so dass die Leiter elektrisch mit der Schaltungsplatine ohne Beeinträchtigung durch den wenigstens einen der integrierten Schaltungschips auf der zweiten Fläche des Substrats verbunden sind.
- Gemäß einem weiteren Aspekt der Erfindung umfasst ein Verfahren zur Herstellung eines miniaturisierten Multi-Chip Moduls:
- a) Ausbilden eines Substrats, das eine erste Fläche, eine zweite Fläche gegenüberliegend zur der ersten Fläche, eine Vielzahl von ersten Lötfeldern, die auf der zweiten Fläche ausgebildet sind, und eine Vielzahl von zweiten Lötfeldern aufweist, die auf der zweiten Fläche ausgebildet und mit den ersten Lötfeldern elektrisch verbunden sind;
- b) Befestigen eines integrierten Schaltungschips auf der zweiten Fläche des Substrats an den entsprechenden ersten Lötfeldern, wobei der integrierte Schaltungschip eine größte Höhe gemessen von der zweiten Fläche des Substrats aufweist;
- c) Ausbilden eines Zwischenstücks, das eine Dicke aufweist, die nicht geringer ist als die größte Höhe des integrierten Schaltungschips auf der zweiten Fläche des Substrats, wobei das Zwischenstück eine zum Substrat weisende Fläche, eine zur Platine weisende Fläche, die der zum Substrat weisenden Fläche gegenüberliegt, eine umlaufende Wandfläche, die die zum Substrat weisende Fläche und die zur Platine weisende Fläche miteinander verbindet, und eine Vielzahl von Leitern einschließt, die sich zwischen der zum Substrat weisenden Fläche und der zur Platine weisenden Fläche erstrecken; und
- d) Befestigen der zum Substrat weisenden Fläche auf der zweiten Fläche des Substrats, so dass die Leiter elektrisch mit den jeweiligen zweiten Lötfeldern verbunden sind, und so dass die umlaufende Wandfläche mit der zweiten Fläche des Substrats zusammenwirkt, um eine Aufnahmeaussparung zu bilden, die darin den integrierten Schaltungschip auf der zweiten Fläche des Substrats aufnimmt.
- Andere Eigenschaften und Vorteile der vorliegenden Erfindung werden in der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen ersichtlich, in denen:
-
1 eine perspektivische Explosionsansicht der ersten bevorzugten Ausführungsform eines miniaturisierten Multi-Chip Moduls gemäß der vorliegenden Erfindung ist; -
2 eine zusammengesetzte perspektivische Ansicht der ersten bevorzugten Ausführungsform ist; -
3 ein modifiziertes Zwischenstück der ersten bevorzugten Ausführungsform illustriert; -
4A bis4E aufeinander folgende Schritte eines Verfahrens zur Herstellung des miniaturisierten Multi-Chip Moduls der ersten bevorzugten Ausführungsform illustrieren; -
4F das miniaturisierte Multi-Chip Modul der ersten bevorzugten Ausführungsform befestigt an einer Schaltungsplatine einer Zieleinrichtung illustriert; -
5 eine perspektivische Explosionsansicht der zweiten bevorzugten Ausführungsform eines miniaturisierten Multi-Chip Moduls gemäß der vorliegenden Erfindung ist; und -
6 eine zusammengesetzte perspektivische Ansicht der zweiten bevorzugten Ausführungsform befestigt an einer Schaltungsplatine einer Zieleinrichtung ist. - Bevor die vorliegende Erfindung detaillierter beschrieben wird, soll angemerkt werden, dass ähnliche Elemente in der Offenlegung durchweg mit den gleichen Bezugszeichen bezeichnet werden.
- Unter Bezugnahme auf die
1 und2 ist die erste bevorzugte Ausführungsform eines miniaturisierten Multi-Chip Moduls400 gemäß der vorliegenden Erfindung geeignet, um auf einer Schaltungsplatine30 (siehe4F ) einer Zieleinrichtung befestigt zu werden, um dadurch damit eine elektrische Verbindung herzustellen. In dieser Ausführungsform stattet das miniaturisierte Multi-Chip Modul400 die Zieleinrichtung mit drahtloser Übertragungsfähigkeit aus, wenn es auf der Schaltungsplatine30 befestigt ist, und schließt ein Substrat50 , eine Vielzahl von integrierten Schaltungschips40 (es gibt drei integrierte Schaltungschips40 in dieser Ausführungsform, wie am besten in den4E und4F gezeigt), und ein Zwischenstück60 ein. - Einer der integrierten Schaltungschips
40 ist ein kommerziell erhältlicher Chip, der drahtlose Übertragungsfähigkeit aufweist, wie zum Bespiel ein WLAN Chip, Bluetooth Chip, WiMAX Chip, UWB Chip, DTV Empfangschip und GPS Empfangschip. - In dieser Ausführungsform weist das Substrat
50 eine erste Fläche51 , eine zweite Fläche52 gegenüberliegend zu der ersten Fläche51 , ein Vielzahl von Lötfeldern53 , die auf der ersten und zweiten Fläche51 ,52 ausgebildet sind, und eine Vielzahl von zweiten Lötfeldern54 auf, die auf der zweiten Fläche52 ausgebildet und elektrisch mit den ersten Lötfeldern53 verbunden sind. - In dieser Ausführungsform wird das Substrat
50 aus einer gedruckten Schaltungsplatine gebildet, wie zum Beispiel ein papierbasiertes Kupferfolienlaminat, ein zusammengesetztes Kupferfolienlaminat und ein polymergetränktes glasfaserbasiertes Kupferfolienlaminat. - Außerdem sind die zweiten Lötfelder
54 auf einem Umfang des Substrats50 gruppiert und angeordnet, um die ersten Lötfelder53 zu umringen. Wie am besten in1 gezeigt, kann die elektrische Verbindung zwischen den entsprechenden ersten und zweiten Lötfeldern53 ,54 , abhängig von der Komplexität der externen elektrischen Verbindungen, die für die integrierten Schaltungschips40 erforderlich sind, in herkömmlicher Weise erreicht werden durch Verwendung einer Kombination von Leiterbahnen501 , die auf der ersten und zweiten Fläche51 ,52 des Substrats50 ausgebildet sind, einer Zwischenverdrahtungsschicht502 des Substrats50 , und leitfähiger Bohrungen503 (z. B. metallüberzogener Bohrungen oder leitergefüllter Bohrungen), welche die Leiterbahnen501 mit der Verdrahtungsschicht502 verbinden. Es sei angemerkt, dass die elektrischen Verbindungen zwischen den ersten und zweiten Lötfeldern53 ,54 in2 aus Gründen der Übersichtlichkeit nicht dargestellt sind. - In dieser Ausführungsform sind die integrierten Schaltungschips
40 auf der ersten und zweiten Fläche51 ,52 des Substrats50 an den entsprechenden ersten Lötfeldern53 befestigt. Es sei angemerkt, dass die integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 eine größte Höhe aufweisen, wie z. B. 0,4 mm, gemessen von der zweiten Fläche52 . - Das Zwischenstück
60 weist eine Dicke auf, die nicht geringer ist als die größte Höhe der integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 . Das Zwischenstück60 schließt eine zum Substrat weisende Fläche61 , eine zur Platine weisende Fläche62 , die der zum Substrat weisenden Fläche61 gegenüberliegt, eine umlaufende Wandfläche63 , die die zum Substrat weisende Fläche61 und die zur Platine weisende Fläche62 miteinander verbindet, und eine Vielzahl von Leitern65 ein, die sich zwischen der zum Substrat weisenden Fläche61 und der zur Platine weisenden Fläche62 erstrecken. - Die zum Substrat weisende Fläche
61 ist auf der zweiten Fläche52 des Substrats50 befestigt, so dass die Leiter65 elektrisch mit den jeweiligen zweiten Lötfeldern54 verbunden sind, und so dass die umlaufende Wandfläche63 mit der zweiten Fläche52 des Substrats50 zusammenwirkt, um eine Aufnahmeaussparung64 zu bilden, die darin die integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 aufnimmt. - Die Dicke des Zwischenstücks
60 ermöglicht das Befestigen der zur Platine weisenden Fläche62 auf der Schaltungsplatine30 (siehe4F ) der Zieleinrichtung, so dass die Leiter65 elektrisch mit den entsprechenden Lötfeldern31 auf der Schaltungsplatine30 ohne Beeinträchtigung durch die integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 verbunden sind. - In dieser Ausführungsform ist das Zwischenstück
60 in ähnlicher Weise aus einer gedruckten Schaltungsplatine gebildet, wie zum Bespiel einem papierbasierten Kupferfolienlaminat, einem zusammengesetzten Kupferfolienlaminat und einem polymergetränkten glasfaserbasierten Kupferfolienlaminat. - Darüber hinaus sind in dieser Ausführungsform die Leiter
65 Land Grid Array (LGA) Verbindungsleiter, wobei jeder zwei Lötfelderabschnitte651 ,652 , die jeweils auf der zum Substrat weisenden beziehungsweise der zur Platine weisenden Fläche61 ,62 angeordnet sind, und eine leitfähige Bohrung653 aufweist (z. B. eine metallüberzogene Bohrung oder leitergefüllte Bohrung), welche die Lötfelderabschnitte651 ,652 verbindet. -
3 illustriert ein modifiziertes Zwischenstück60' für das miniaturisierte Multi-Chip Modul der ersten bevorzugten Ausführungsform. Abweichend von dem Zwischenstück60 der1 und2 sind die Leiter65' des Zwischenstücks60' herkömmlich verzweigte Verbindungsleiter. - Es sei angemerkt, dass sowohl die LGA Verbindungsleiter als auch die verzweigten Verbindungsleiter geeignet sind, um elektrische Verbindungen unter Verwendung der Surface Mount Technologie (SMT) zu erzeugen.
-
4A bis4E illustrieren aufeinander folgende Schritte eines Verfahrens zur Herstellung des miniaturisierten Multi-Chip Moduls400 der ersten bevorzugten Ausführungsform. Das Verfahren umfasst die folgenden Schritte: - a) Unter Bezugnahme
auf
4A wird das Substrat50 ausgebildet. Das Substrat50 weist erste und zweite Flächen51 ,52 , die ersten Lötfelder53 , die auf der ersten und zweiten Fläche51 ,52 ausgebildet sind, und die zweiten Lötfelder54 auf, die auf der zweiten Fläche52 ausgebildet und mit den ersten Lötfeldern53 elektrisch verbunden sind. - b) Unter Bezugnahme auf
4B wird ein erster integrierter Schaltungschip40 auf der ersten Fläche51 des Substrats50 an den entsprechenden ersten Lötfeldern53 durch herkömmliche Löttechnik befestigt. - c) Unter Bezugnahme auf
4C wird das Substrat50 gedreht, so dass dessen zweite Fläche52 nach oben weist. - d) Unter Bezugnahme auf
4D werden zweite und dritte integrierte Schaltungschips40 auf der zweiten Fläche52 des Substrats50 an den entsprechenden ersten Lötfeldern53 durch herkömmliche Löttechniken befestigt. - e) Unter Bezugnahme auf
4D wird das Zwischenstück60 ausgebildet. Das Zwischenstück60 , das eine Dicke aufweist, die nicht geringer ist als die größte Höhe des integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 , schließt die zum Substrat weisende Fläche61 , die zur Platine weisende Fläche62 , die umlaufende Wandfläche63 , und die Leiter65 ein. - f) Schließlich
unter Bezugnahme auf
4E , ist die zum Substrat weisende Fläche61 des Zwischenstücks60 auf der zweiten Fläche52 des Substrats50 befestigt, so dass die Leiter65 elektrisch mit den jeweiligen zweiten Lötfeldern54 verbunden sind, und so dass die umlaufende Wandfläche63 mit der zweiten Fläche52 des Substrats50 zusammenwirkt, um die Aufnahmeaussparung64 zu bilden, die darin die integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 aufnimmt, wodurch das miniaturisierte Multi-Chip Modul400 komplettiert wird. - Wie in
4F gezeigt sind die Leiter65 einzureihen und zu den entsprechenden Lötfeldern31 auf der Schaltungsplatine30 der Zieleinrichtung (nicht dargestellt) zu bonden. Im befestigten Zustand, stattet das Multi-Chip Modul400 die Zieleinrichtung mit drahtloser Übertragungsfähigkeit aus. - Nochmals unter Bezugnahme auf
2 sei angenommen, dass die Größe des Substrats50 10 × 10 mm beträgt, und dass die Breiten der zweiten Lötfelder54 und der Leiter65 0,4 mm beträgt. Benachbarte zweite Lötfelder54 und benachbarte Leiter65 weisen einen Zwischenraum von 0,2 mm dazwischen auf. - Unter der Voraussetzung, dass die zweiten Lötfelder
54 und die Leiter65 nicht in den vier Ecken des Substrats50 und des Zwischenstücks60 zur Verfügung gestellt werden müssen, kann jede Seite des Substrats50 und des Zwischenstücks60 ein Maximum von fünfzehn zweiten Lötfeldern54 oder Leitern65 aufnehmen. Anders ausgedrückt wird, da das Substrat50 und das Zwischenstück60 eine Gesamtanzahl von sechzig Lötfeldern oder Leitern65 aufnehmen kann, die Anzahl von verfügbaren externen elektrischen Verbindungen für die integrierten Schaltungschips40 auf sechzig gesteigert, ohne dass ein korrespondierender Zuwachs in der Größe des Multi-Chip Moduls400 auftritt. In der Praxis ist es möglich, wenn die erforderliche Anzahl von externen elektrischen Verbindung für die integrierten Schaltungschips40 nur sechsunddreißig beträgt, die Größen des Substrats50 und des Zwischenstücks60 entsprechend zu reduzieren. - In der vorliegenden Erfindung sind die Breiten der zweiten Lötfelder
54 und der Leiter65 nicht durch die Höhen der integrierten Schaltungschips40 auf dem Substrat50 beschränkt. Demzufolge können die Breiten der zweiten Lötfelder54 und der Leiter65 viel kleiner als die Höhen der integrierten Schaltungschips40 gewählt werden, wodurch sich eine höhere Schaltungslayoutdichte ergibt. Die Dicke des Zwischenstücks60 sollte nicht kleiner als die größte Höhe der integrierten Schaltungschips40 auf der zweiten Fläche52 des Substrats50 gewählt, so dass die integrierten Schaltungschips40 nicht die Befestigung des miniaturisierten Multi-Chip Moduls400 dieser Erfindung auf der Schaltungsplatine30 der Zieleinrichtung beeinträchtigen. Weiterhin erfährt das Zwischenstück60 eher keine ungleichförmige Verformung wegen thermischer und Stauchungsbeanspruchungen, wenn das miniaturisierte Multi-Chip Modul400 dieser Erfindung auf der Schaltungsplatine30 der Zieleinrichtung befestigt wird. Darüber hinaus wird, da die Befestigung des miniaturisierten Multi-Chip Moduls400 dieser Erfindung auf der Schaltungsplatine30 der Zieleinrichtung unter Verwendung von SMT ausgeführt werden kann, eine teure Lötkugelplatzierungsmaschine bei der Herstellung des miniaturisierten Multi-Chip Moduls400 dieser Erfindung nicht benötigt. -
5 und6 illustrieren die zweite bevorzugte Ausführungsform eines miniaturisierten Multi-Chip Moduls400 gemäß dieser Erfindung. Abweichend von der vorhergehenden Ausführungsform, ist ein zusätzlicher integrierter Schaltungschip41 auf der zum Substrat weisenden Fläche61 des Zwischenstücks60 befestigt und elektrisch mit den korrespondierenden Leitern65 verbunden. Das Substrat50 ist mit einer Einkerbung55 ausgebildet, um den zusätzlichen integrierten Schaltungschip41 , der auf dem Zwischenstück60 befestigt ist, aufzunehmen. Der zusätzliche integrierte Schaltungschip41 hat eine größte Höhe verglichen mit den anderen integrierten Schaltungschips40 , die auf dem Substrat50 befestigt sind. Indem der integrierte Schaltungschip41 mit der größten Höhe auf dem Zwischenstück60 statt auf dem Substrat50 bereitgestellt wird, kann die Gesamtdicke des miniaturisierten Multi-Chip Moduls400 dieser Ausführungsform reduziert werden. - Angesichts des Vorhandenseins des Zwischenstücks
60 in dem miniaturisierten Multi-Chip Modul400 dieser Erfindung können die zuvor genannten Nachteile im Zusammenhang mit den herkömmlichen Multi-Chip Modulen in Form von BGR-Gehäusen überwunden werden.
Claims (18)
- Miniaturisiertes Multi-Chip Modul (
400 ), welches geeignet ist, auf einer Schaltungsplatine (30 ) befestigt zu werden, um dadurch damit eine elektrische Verbindung herzustellen, gekennzeichnet durch: ein Substrat (50 ), das eine erste Fläche (51 ), eine zweite Fläche (52 ) gegenüberliegend zur ersten Fläche (51 ), eine Vielzahl von ersten Lötfeldern (53 ), die auf der zweiten Fläche (52 ) ausgebildet sind, und eine Vielzahl von zweiten Lötfeldern (54 ) aufweist, die auf der zweiten Fläche (52 ) ausgebildet und elektrisch mit den ersten Lötfeldern (53 ) verbunden sind; eine Vielzahl von integrierten Schaltungschips (40 ), von denen wenigstens einer auf der zweiten Fläche (52 ) des Substrats (50 ) an den entsprechenden ersten Lötfeldern (53 ) befestigt ist, wobei der wenigstens eine der integrierten Schaltungschips (40 ) eine größte Höhe gemessen von der zweiten Fläche (52 ) des Substrats (50 ) aufweist; und ein Zwischenstück (60 ), welches eine Dicke aufweist, die nicht geringer ist als die größte Höhe des wenigstens einen der integrierten Schaltungschips (40 ) auf der zweiten Fläche (52 ) des Substrats (50 ), wobei das Zwischenstück (60 ) eine zum Substrat weisende Fläche (61 ), eine zur Platine weisende Fläche (62 ), die der zum Substrat weisenden Fläche (61 ) gegenüberliegt, eine umlaufende Wandfläche (63 ), welche die zum Substrat weisende Fläche (61 ) und die zur Platine weisende Fläche (62 ) miteinander verbindet, und eine Vielzahl von Leitern (65 ) einschließt, die sich zwischen der zum Substrat weisenden Fläche (61 ) und der zur Platine weisenden Fläche (62 ) erstrecken, die zum Substrat weisende Fläche (61 ) ist auf der zweiten Fläche (52 ) des Substrats (50 ) befestigt, so dass die Leiter (65 ) elektrisch mit den jeweiligen zweiten Lötfeldern (54 ) verbunden sind, und so dass die umlaufende Wandfläche (63 ) mit der zweiten Fläche (52 ) des Substrats (50 ) zusammenwirkt, um eine Aufnahmeaussparung (64 ) zu bilden, die darin den wenigstens einen der integrierten Schaltungschips (40 ) auf der zweiten Fläche (52 ) des Substrats (50 ) aufnimmt, die zur Platine weisende Fläche (62 ) ist geeignet, um auf der Schaltungsplatine (30 ) befestigt zu werden, so dass die Leiter (65 ) elektrisch mit der Schaltungsplatine (30 ) verbunden sind. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass das Zwischenstück (60 ) die Form einer Schleife hat, und die umlaufende Wandfläche (63 ) die Aufnahmeaussparung (64 ) umgibt. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Leiter (65 ) Land Grid Array (LGA) Verbindungsleiter sind. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Leiter (65' ) verzweigte Verbindungsleiter sind. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass die ersten Lötfelder (53 ) ferner auf der ersten Fläche (51 ) des Substrats (50 ) ausgebildet sind, wobei ein weiterer der integrierten Schaltungschips (40 ) auf der ersten Fläche (51 ) des Substrats (50 ) an den entsprechenden ersten Lötfeldern (53 ) befestigt ist. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass ein weiterer der integrierten Schaltungschips (41 ) auf der zum Substrat weisenden Fläche (61 ) des Zwischenstücks (60 ) befestigt und mit den entsprechenden Leitern (65 ) verbunden ist, wobei das Substrat (50 ) mit einer Einkerbung (55 ) ausgebildet ist, um den weiteren der integrierten Schaltungschips (41 ) aufzunehmen, der auf dem Zwischenstück (60 ) befestigt ist. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass einer der integrierten Schaltungschips (40 ) drahtlose Übertragungsfähigkeit aufweist. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 7, ferner dadurch gekennzeichnet, dass der eine der integrierten Schaltungschips (40 ), welcher drahtlose Übertragungsfähigkeit aufweist, einer der folgenden ist, ein WLAN Chip, Bluetooth Chip, WiMAX Chip, UWB Chip, DTV Empfangschip und GPS Empfangschip. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 1, dadurch gekennzeichnet, dass sowohl das Substrat (50 ) als auch das Zwischenstück (60 ) aus einer gedruckten Schaltungsplatine gebildet ist. - Miniaturisiertes Multi-Chip Modul (
400 ) gemäß Anspruch 9, ferner dadurch gekennzeichnet, dass die gedruckte Schaltungsplatine, aus der sowohl das Substrat (50 ) als auch das Zwischenstück (60 ) gebildet ist, unabhängig voneinander aus einer Gruppe ausgewählt ist, die sich zusammensetzt aus einem papierbasierten Kupferfolienlaminat, einem zusammengesetzten Kupferfolienlaminat und einem polymergetränkten glasfaserbasierten Kupferfolienlaminat. - Verfahren zur Herstellung eines miniaturisierten Multi-Chip Moduls (
400 ), gekennzeichnet durch: a) Ausbilden eines Substrats (50 ), das eine erste Fläche (51 ), eine zweite Fläche (52 ) gegenüberliegend zu der ersten Fläche (51 ), eine Vielzahl von ersten Lötfeldern (53 ), die auf der zweiten Fläche (52 ) ausgebildet sind, und eine Vielzahl von zweiten Lötfeldern (54 ) aufweist, die auf der zweiten Fläche (52 ) ausgebildet und mit den ersten Lötfeldern (53 ) elektrisch verbunden sind; b) Befestigen eines integrierten Schaltungschips (40 ) auf der zweiten Fläche (52 ) des Substrats (50 ) an den entsprechenden ersten Lötfeldern (53 ), wobei der integrierte Schaltungschip (40 ) eine größte Höhe gemessen von der zweiten Fläche (52 ) des Substrats (50 ) aufweist; c) Ausbilden eines Zwischenstücks (60 ), das eine Dicke aufweist, die nicht geringer ist als die größte Höhe des integrierten Schaltungschips (40 ) auf der zweiten Fläche (52 ) des Substrats (50 ), wobei das Zwischenstück (60 ) eine zum Substrat weisende Fläche (61 ), eine zur Platine weisende Fläche (62 ), die der zum Substrat weisenden Fläche (61 ) gegenüberliegt, eine umlaufende Wandfläche (63 ), die die zum Substrat weisende Fläche (61 ) und die zur Platine weisende Fläche (62 ) miteinander verbindet, und eine Vielzahl von Leitern (65 ) einschließt, die sich zwischen der zum Substrat weisenden Fläche (61 ) und der zur Platine weisenden Fläche (62 ) erstrecken; und d) Befestigen der zum Substrat weisenden Fläche (61 ) des Zwischenstücks (60 ) auf der zweiten Fläche (52 ) des Substrats (50 ), so dass die Leiter (65 ) elektrisch mit den jeweiligen zweiten Lötfeldern (54 ) verbunden sind, und so dass die umlaufende Wandfläche (63 ) mit der zweiten Fläche (52 ) des Substrats (50 ) zusammenwirkt, um eine Aufnahmeaussparung (64 ) zu bilden, die darin den integrierten Schaltungschip (40 ) auf der zweiten Fläche (52 ) des Substrats (50 ) aufnimmt. - Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, dass in Schritt c) das Zwischenstück (
60 ) in eine Schleife ausbildet wird, so dass die umgebende Wandfläche (63 ) die Aufnahmeaussparung (64 ) in Schritt d) umgibt. - Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, dass in Schritt c) die Leiter (
65 ) des Zwischenstücks (60 ) Land Grid Array (LGA) Verbindungsleiter sind. - Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, dass in Schritt c) die Leiter (
65' ) des Zwischenstücks (60' ) verzweigte Verbindungsleiter sind. - Verfahren gemäß Anspruch 11; dadurch gekennzeichnet, dass in Schritt a) die ersten Lötfelder (
53 ) weiter in der ersten Fläche (51 ) des Substrats (50 ) ausgebildet sind, wobei das Verfahren weiter dadurch gekennzeichnet ist, dass ein weiterer integrierter Schaltungschip (40 ) auf der ersten Fläche (51 ) des Substrats (50 ) an den entsprechenden ersten Lötfeldern (53 ) befestigt ist. - Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, dass: in Schritt a) das Substrat (
50 ) mit einer Einkerbung (55 ) ausgebildet ist, wobei das Verfahren ferner dadurch gekennzeichnet ist, dass ein weiterer integrierter Schaltungschip (41 ) auf der zum Substrat weisenden Fläche (61 ) des Zwischenstücks (60 ) befestigt ist, so dass der weitere integrierte Schaltungschip (41 ) mit den entsprechenden Leitern (65 ) verbunden und in der Einkerbung (55 ) in dem Substrat (50 ) aufgenommen ist. - Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, dass sowohl das Substrat (
50 ) als auch das Zwischenstück (60 ) aus einer gedruckten Schaltungsplatine gebildet ist. - Verfahren gemäß Anspruch 17, ferner dadurch gekennzeichnet, dass die gedruckte Schaltungsplatine, aus der sowohl das Substrat (
50 ) als auch das Zwischenstück (60 ) gebildet ist, unabhängig voneinander aus einer Gruppe ausgewählt ist, die sich zusammensetzt aus einem papierbasierten Kupferfolienlaminat, einem zusammengesetzten Kupferfolienlaminat und einem polymergetränkten glasfaserbasierten Kupferfolienlaminat.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610000622 DE102006000622B4 (de) | 2006-01-02 | 2006-01-02 | Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610000622 DE102006000622B4 (de) | 2006-01-02 | 2006-01-02 | Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006000622A1 true DE102006000622A1 (de) | 2007-07-12 |
DE102006000622B4 DE102006000622B4 (de) | 2007-10-18 |
Family
ID=38169816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610000622 Active DE102006000622B4 (de) | 2006-01-02 | 2006-01-02 | Miniaturisiertes Multi-Chip Modul und Verfahren zur Herstellung desselben |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006000622B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2702705C1 (ru) * | 2019-03-01 | 2019-10-09 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Многокристальный модуль |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522518B1 (en) * | 1999-07-23 | 2003-02-18 | Lockhead Martin Corporation | Reconfigurable multichip module stack interface |
-
2006
- 2006-01-02 DE DE200610000622 patent/DE102006000622B4/de active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522518B1 (en) * | 1999-07-23 | 2003-02-18 | Lockhead Martin Corporation | Reconfigurable multichip module stack interface |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2702705C1 (ru) * | 2019-03-01 | 2019-10-09 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Многокристальный модуль |
Also Published As
Publication number | Publication date |
---|---|
DE102006000622B4 (de) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112009002155B4 (de) | Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung | |
DE602004006676T2 (de) | Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE112004001727B4 (de) | Verfahren zur Herstellung eines elektronischen Moduls | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102008048420A1 (de) | Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung | |
DE102012215438A1 (de) | System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist | |
DE102016212129B4 (de) | Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE10049551A1 (de) | Gestapeltes Halbleiterbauteil | |
DE112010004254B4 (de) | Mikroelektronische Baugruppe | |
DE102006037538A1 (de) | Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils | |
DE60032067T2 (de) | Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung | |
DE102018123837B4 (de) | Halbleiterpackage und Halbleitermodul mit demselben | |
DE102007029713A1 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE112016007578T5 (de) | Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement | |
DE102004009056B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE102013203919B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Herstellung | |
DE19747609B4 (de) | Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung | |
DE102019202715A1 (de) | Folienbasiertes package mit distanzausgleich | |
DE112005000438B4 (de) | Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen | |
DE102005013270A1 (de) | Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet | |
EP3850924A1 (de) | Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: UNIVERSAL SCIENTIFIC INDUSTRIAL (SHANGHAI) CO., CN |
|
R082 | Change of representative |
Representative=s name: 2K PATENT- UND RECHTSANWAELTE PARTNERSCHAFT MB, DE |