DE102006000028A1 - Hall-Element und dessen Herstellungsverfahren - Google Patents

Hall-Element und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE102006000028A1
DE102006000028A1 DE102006000028A DE102006000028A DE102006000028A1 DE 102006000028 A1 DE102006000028 A1 DE 102006000028A1 DE 102006000028 A DE102006000028 A DE 102006000028A DE 102006000028 A DE102006000028 A DE 102006000028A DE 102006000028 A1 DE102006000028 A1 DE 102006000028A1
Authority
DE
Germany
Prior art keywords
electrode
diffusion region
diffusion
semiconductor substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006000028A
Other languages
English (en)
Inventor
Takashi Kariya Kawashima
Yasuaki Kariya Makino
Masato Kariya Ishihara
Yukiaki Kariya Yogo
Satoshi Kariya Oohira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006000028A1 publication Critical patent/DE102006000028A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/625Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G05F1/63Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series with the load as final control devices
    • G05F1/635Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series with the load as final control devices being Hall effect devices, magnetoresistors or thermistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Eine N-Epitaxieschicht 2 ist auf einem P-Siliziumsubstrat 1 ausgebildet. Vier N·+·-Bereiche (als Elektroden verwendete Diffusionsbereiche) 3, 4, 5, 6 sind in der N-Epitaxieschicht 2 ausgebildet. Eine isolierende Schicht 9 mit einer fixierten Tiefe wird um jeden der N·+·-Bereiche 4, 5, 6 auf einer Hauptoberfläche S1 der Epitaxieschicht 2 ausgebildet. Die isolierende Schicht 9 begrenzt einen zwischen den N·+·-Bereichen 3, 4 ausgebildeten Strompfadbereich A1. Die Seitenoberflächen der N·+·-Bereiche 4, 5 sind durch die isolierende Schicht 9 bedeckt. Die N·+·-Bereiche 4, 5 sind mit der Epitaxieschicht 2 durch eine bezüglich der islolierenden Schicht 9 freiliegende Bodenoberfläche in Kontakt gebracht.

Description

  • Die Erfindung betrifft ein Hall-Element und ein Herstellungsverfahren für das Hall-Element.
  • Hall-Elemente sind als magnetoelektrische Wandlerelemente bekannt, die integriert werden können. Eine derartige Bauart ist das beispielsweise in der Druckschrift JP-A-4-26170 offenbarte vertikale Hall-Element. Das vertikale Hall-Element ist so entworfen, dass Strom in Richtung der Dicke eines Halbleitersubstrates fließt. Im Einzelnen ist ein Strompfad zwischen einem auf der Oberfläche einer N-Epitaxieschicht auf einem P-Siliziumsubstrat ausgebildeten N+-Bereich und einem in einer vorbestimmten Tiefe vergrabenen N+-Bereich ausgebildet, und die auftretende Hall-Spannung, wenn ein Magnetfeld parallel zu der Oberfläche des Substrates wirkt, wird durch ein auf der Oberfläche der N-Epitaxieschicht ausgebildetes Paar von N+-Bereichen erfasst. Zudem ist bei der vorstehend angeführten Veröffentlichung ein Kanalbereich zwischen in dem Substrat ausgebildeten Gräben ausgebildet, Strom fließt in dem durch die ausgebildeten Gräben definierten Bereich, und eine entlang dem Bodenabschnitt der Gräben ausgebildete hochkonzentrierte Diffusionsschicht ist als ein Hall-Spannungserfassungsbereich eingestellt, wodurch die Empfindlichkeit verbessert wird.
  • Bezüglich dem in der vorstehend angeführten Veröffentlichung beschriebenen Hall-Element ist jedoch der Diffusionsbereich (Hall-Spannungserfassungsbereich) entlang dem Grabenbodenabschnitt ausgebildet, so dass die Struktur kompliziert ist, und ein Hindernis für eine weitere Verbesserung der Empfindlichkeit bedeutet. Zudem ist auch der Herstellungsablauf kompliziert (wobei es im Einzelnen nötig ist, ein zweistufiges Epitaxiewachstum usw. auszuführen, was Komplikationen verursacht).
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Hall-Element mit einem neuen Aufbau und einer ausgezeichneten Empfindlichkeit sowie ein Herstellungsverfahren für das Hall-Element bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der Erfindung beinhaltet ein Hall-Element eine isolierende Schicht mit einer vorbestimmten Tiefe, die um einen Diffusionsbereich für eine zweite Elektrode, um einen Diffusionsbereich für eine dritte Elektrode und um einen Diffusionsbereich für eine vierte Elektrode auf der Hauptoberfläche eines Halbleitersubstrates ausgebildet ist, wobei die isolierende Schicht einen zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode ausgebildeten Strompfadbereich bzw. Stromdurchlassbereich reguliert, wobei die Seitenoberflächen des Diffusionsbereichs für die dritte Elektrode und des Diffusionsbereichs für die vierte Elektrode durch die isolierende Schicht bedeckt sind, und wobei deren bezüglich der isolierenden Schicht freiliegenden Bodenoberflächen in Kontakt mit dem Halbleitersubstrat stehen.
  • Gemäß der ersten Ausgestaltung ist der zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode ausgebildete Strompfadbereich bzw. Stromdurchlassbereich durch die isolierende Schicht reguliert, wodurch eine Aufspreizung des Strompfadbereichs vermieden wird, und somit eine Diffusion von Elektronen unterdrückt wird, um dadurch die Stromdichte zu verbessern. Ferner sind die Seitenoberfläche des Diffusionsbereichs für die dritte Elektrode und des Diffusionsbereichs für die vierte Elektrode durch die isolierende Schichtbeschichtet, und deren bezüglich der isolierenden Schicht freiliegenden Bodenoberflächen stehen in Kontakt mit dem Halbleitersubstrat, wodurch die Kontaktposition (die Position der Bodenoberflächen der Diffusionsbereiche) leicht auf geeignete Positionen eingestellt werden können. Wenn eine Hall-Spannung bei dem Diffusionsbereich für die dritte Elektrode und dem Diffusionsbereich für die vierte Elektrode erfasst wird, kann daher die Symmetrie der Widerstandskomponente (die Balance der Wheatstone-Brücke) in dem Strompfadbereich (magnetische Erfassungseinrichtung) verbessert werden. Gemäß vorstehender Beschreibung kann die Empfindlichkeit des Hall-Elementes verbessert werden.
  • Gemäß einer zweiten Ausgestaltung sind bei dem Hall-Element nach der ersten Ausgestaltung vorzugsweise die isolierende Schicht, der Diffusionsbereich für die dritte Elektrode und der Diffusionsbereich für die vierte Elektrode so ausgebildet, dass sie tiefer liegen als der Diffusionsbereich für die zweite Elektrode, wodurch die Symmetrie der Widerstandskomponente (die Balance der Wheatstone-Brücke) in dem Strompfadbereich (magnetische Erfassungseinrichtung) verbessert werden kann.
  • Gemäß einer dritten Ausgestaltung ist ein Diffusionsbereich mit der entgegengesetzten Leitungsart zu der des Halbleitersubstrates in einer vorbestimmten Tiefe um den Diffusionsbereich der zweiten Elektrode auf der Hauptoberfläche des Halbleitersubstrats zum Regulieren eines zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode ausgebildeten Strompfadbereich durch den Diffusionsbereich ausgebildet, und eine isolierende Schicht zum Regulieren des Strompfadbereiches ist an einer tieferen Stelle als der Diffusionsbereich mit der entgegengesetzten Leitungsart in dem Halbleitersubstrat vergraben.
  • Gemäß der dritten Ausgestaltung ist der zwischen einem Diffusionsbereich für eine erste Elektrode und einem Diffusionsbereich für eine zweite Elektrode ausgebildete Strompfadbereich durch einen Diffusionsbereich mit der entgegengesetzten Leitungsart zu der des Halbleitersubstrates reguliert, wodurch der Strompfadbereich vor einer Aufspreizung bewahrt werden kann, und somit eine Diffusion von Elektronen unterdrückt wird. Ferner wird durch Regulieren des Strompfadbereiches durch eine vergrabene isolierende Schicht ein Aufspreizen des Strompfadbereiches vermieden, und die Diffusion der Elektroden unterdrückt, wodurch die Stromdichte erhöht und die Empfindlichkeit des Hall-Elementes verbessert werden kann.
  • Gemäß einer vierten Ausgestaltung wird bei dem Hall-Element gemäß einer der ersten bis dritten Ausgestaltungen der Abstand zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode gleich dem Abstand zwischen dem Diffusionsbereich für die dritte Elektrode und dem Diffusionsbereich für die vierte Elektrode eingestellt.
  • Wenn gemäß der vierten Ausgestaltung ein Gleichspannungswandleransteuerungsbetrieb ausgeführt wird, so dass ein Zustand wiederholt wird, bei dem Strom zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode fließt, und eine Hall-Spannung durch den Diffusionsbereich für die dritte Elektrode und dem Diffusionsbereich für die vierte Elektrode erfasst wird, und einem Zustand, bei Strom zwischen dem Diffusionsbereich für die dritte Elektrode und dem Diffusionsbereich für die vierte Elektrode fließt, und ebenfalls eine Hall-Spannung durch den Diffusionsbereich für die erste Elektrode und den Diffusionsbereich für die zweite Elektrode erfasst wird, ist der Abstand zwischen den Stromelektroden gleich dem Abstand zwischen den Spannungselektroden, und somit kann ein Versatzbeseitigungseffekt effizienter erzielt werden.
  • Gemäß einer fünften Ausgestaltung umfasst ein Verfahren zur Herstellung eines Hall-Elementes nach der ersten Ausgestaltung einen ersten Schritt zum Ausbilden auf einem als Basissubstrat dienenden Halbleitersubrat einer Epitaxieschicht, die als Halbleitersubstrat mit entgegengesetzter Leitungsart zu der des Halbleitersubstrates dient, und einem Zustand, bei dem der Diffusionsbereich für die erste Elektrode an einem Schnittstellenabschnitt vergraben ist; einem zweiten Schritt zum Ausbilden von eine isolierende Schicht vergrabenden Gräben um jede bei der Ausbildung eingeebnete Stelle eines Diffusionsbereichs für eine zweite Elektrode, eines Diffusionsbereichs für eine dritte Elektrode und eines Diffusionsbereichs für eine vierte Elektrode auf der Hauptoberfläche der Epitaxieschicht; einen dritten Schritt zum Vergraben einer isolierenden Schicht in den eine isolierende Schicht vergrabenen Gräben; und einen vierten Schritt zum Ausbilden eines Diffusionsbereichs für eine dritte Elektrode und eines Diffusionsbereichs für eine vierte Elektrode in der Epitaxieschicht, so dass die Seitenoberflächen der Diffusionsbereiche für die dritte und vierte Elektrode in Kontakt mit der isolierenden Schicht stehen, und außerdem zum Ausbilden eines Diffusionsbereichs für eine zweite Elektrode. Bei dem vierten Schritt kann durch Einstellen der Tiefe des Diffusionsbereichs für die dritte Elektrode und des Diffusionsbereichs für die vierte Elektrode die Position des Kontakts mit dem Halbleitersubstrat auf der bezüglich der isolierenden Schicht freiliegenden Bodenoberfläche (die Position der Bodenoberfläche des Diffusionsbereichs) eingestellt werden. Wenn nach vorstehender Beschreibung eine Hall-Spannung bei den Diffusionsbereichen für die dritte und vierte Elektrode durch Einstellen der Kontaktposition (die Position der Bodenoberfläche des Diffusionsbereichs) erfasst wird, kann die Symmetrie der Widerstandskomponente (die Balance der Wheatstone-Brücke) in einem zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode ausgebildeten Strompfadbereich (die magnetische Erfassungseinrichtung) verbessert werden. Zudem kann gemäß diesem Herstellungsverfahren eine isolierende Schicht zum Regulieren des Strompfadbereiches angeordnet werden.
  • Ferner umfasst gemäß einer sechsten Ausgestaltung ein Verfahren zur Herstellung eines Hall-Elementes einen ersten Schritt zum Ausbilden eines Diffusionsbereichs für eine erste Elektrode auf der Oberfläche eines Halbleitersubstrats; einen zweiten Schritt zum Anbringen eines Bodensubstrates an der Oberfläche des Halbleitersubstrates, auf dem der Diffusionsbereich für die erste Elektrode ausgebildet ist, durch eine Oxidschicht; einen dritten Schritt zum Polieren der Hauptoberfläche des Halbleitersubstrates und zum Verdünnen des Halbleitersubstrates; einen vierten Schritt zum Ausbilden von eine isolierende Schicht vergrabenen Gräben um jede durch Ausbildung eingeebnete Stelle des Diffusionsbereichs für die zweite Elektrode, des Diffusionsbereichs für die dritte Elektrode und des Diffusionsbereichs für die vierte Elektrode auf der Hauptoberfläche des Halbleitersubstrats; einen fünften Schritt zum Vergraben einer isolierenden Schicht in den eine isolierende Schicht vergrabenden Gräben; und einen sechsten Schritt zum Ausbilden des Diffusionsbereichs für die dritte Elektrode und des Diffusionsbereichs für die vierte Elektrode, so dass deren Seitenoberflächen in Kontakt mit der isolierenden Schicht stehen. Bei dem sechsten Schritt kann durch Einstellen der Tiefe des Diffusionsbereichs für die dritte Elektrode und des Diffusionsbereichs für die vierte Elektrode die Kontaktposition mit dem Halbleitersubstrat auf der bezüglich der isolierenden Schicht freiliegenden Bodenoberfläche (die Position der Bodenoberfläche des Diffusionsbereichs) eingestellt werden. Wenn eine Hall-Spannung an den Diffusionsbereichen für die dritte und vierte Elektrode erfasst wird, kann durch Einstellen der Kontaktposition (der Position der Bodenoberfläche des Diffusionsbereichs) nach vorstehender Beschreibung die Symmetrie der Widerstandskomponente (die Balance der Wheatstone-Brücke) in einem zwischen dem Diffusionsbereich für die erste Elektrode und dem Diffusionsbereich für die zweite Elektrode ausgebildeten Strompfadbereich (der magnetischen Erfassungseinrichtung) verbessert werden. Zudem kann gemäß diesem Herstellungsverfahren die isolierende Schicht zum Regulieren des Strompfadbereiches angeordnet werden.
  • Gemäß einer siebten Ausgestaltung umfasst ein Verfahren zur Herstellung eines Hall-Elementes gemäß der dritten Ausgestaltung einen ersten Schritt zum Ausbilden eines Diffusionsbereichs für eine erste Elektrode auf der Oberfläche eines Halbleitersubstrats; einen zweiten Schritt zum Ausbilden eines Grabens um eine Stelle, die als ein Strompfadbereich dient, der zwischen einem Diffusionsbereich für eine erste Elektrode und einem auf einer Oberfläche des Halbleitersubstrates, die der Oberfläche gegenüberliegt, auf der der Diffusionsbereich für die erste Elektrode ausgebildet ist, ausgebildeten Diffusionsbereich für eine zweite Elektrode ausgebildet ist; einen dritten Schritt zum Abscheiden einer isolierenden Schicht auf dem Halbleitersubstrat zum Füllen des Grabens mit der isolierenden Schicht; einem vierten Schritt zum Polieren der isolierenden Schicht zum Freilegen des Halbleitersubstrats; einem fünften Schritt zum Ausbilden einer Epitaxieschicht auf dem Halbleitersubstrat; und einem sechsten Schritt zum Ausbilden des Diffusionsbereichs für die zweite Elektrode, einem Diffusionsbereich für eine dritte Elektrode, einem Diffusionsbereich für eine vierte Elektrode und einem Diffusionsbereich um den Diffusionsbereich für die zweite Elektrode auf der Hauptoberfläche der Epitaxieschicht, wobei der Diffusionsbereich eine zu der Epitaxieschicht umgekehrte Leitungsart aufweist und den Strompfadbereich reguliert. Gemäß diesem Herstellungsverfahren können die isolierende Schicht und die Diffusionsschicht (der Diffusionsbereich mit der zu der Epitaxieschicht entgegengesetzten Leitungsart) zum Regulieren des Strompfadbereiches angeordnet werden.
  • Nachstehend ist die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
  • 1 eine Draufsicht auf eine Stelle, wo ein Hall-Element eines Hall-IC gemäß einem ersten Ausführungsbeispiel ausgebildet ist;
  • 2 eine Schnittansicht entlang der Linie II-II aus 1;
  • 3 eine Schnittansicht entlang der Linie III-III aus 1;
  • 4 eine Perspektivansicht an dem Querschnitt II-II aus 1;
  • 5 ein Diagramm des elektrischen Aufbaus des Hall-ICs gemäß dem vorliegenden Ausführungsbeispiel;
  • 6 eine Längsschnittansicht eines Herstellungsvorgangs nach dem ersten Ausführungsbeispiel;
  • 7 eine Längsschnittansicht eines Herstellungsvorgangs nach dem ersten Ausführungsbeispiel;
  • 8 eine Längsschnittansicht eines Herstellungsvorgangs nach dem ersten Ausführungsbeispiel;
  • 9 eine Längsschnittansicht eines Herstellungsvorgangs nach dem ersten Ausführungsbeispiel;
  • 10 eine Längsschnittansicht eines Herstellungsvorgangs nach dem ersten Ausführungsbeispiel;
  • 11 eine Längsschnittansicht eines Herstellungsvorgangs nach dem ersten Ausführungsbeispiel;
  • 12 eine Draufsicht auf eine Stelle, wo ein Hall-Element eines Hall-IC gemäß einem zweiten Ausführungsbeispiel ausgebildet ist;
  • 13 eine Schnittansicht entlang der Linie XIII-XIII aus 12;
  • 14 eine Schnittansicht entlang der Linie XIV-XIV aus 12;
  • 15 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 16 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 17 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 18 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 19 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 20 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 21 eine Längsschnittansicht eines Herstellungsvorgangs nach dem zweiten Ausführungsbeispiel;
  • 22 eine Draufsicht auf eine Stelle, wo ein Hall-Element eines Hall-IC nach einem dritten Ausführungsbeispiel ausgebildet ist;
  • 23 eine Schnittansicht entlang der Linie XXIII-XXIII aus 22;
  • 24 eine Schnittansicht entlang der Linie XXIV-XXIV aus 22;
  • 25 eine Schnittansicht an dem Querschnitt XXIII-XXIII aus 22;
  • 26 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel;
  • 27 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel;
  • 28 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel;
  • 29 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel;
  • 30 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel;
  • 31 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel; und
  • 32 eine Längsschnittansicht eines Herstellungsschritts bei dem dritten Ausführungsbeispiel.
  • Bevorzugte Ausführungsbeispiele sind nachstehend unter Bezugnahme auf die beiliegende Zeichnung beschrieben.
  • (Erstes Ausführungsbeispiel)
  • Ein erstes Ausführungsbeispiel ist nachstehend unter Bezugnahme auf die beiliegende Zeichnung beschrieben.
  • 1 zeigt eine Draufsicht auf eine Stelle, wo ein Hall-Element eines Hall-IC nach dem vorliegenden Ausführungsbeispiel ausgebildet ist. 2 zeigt eine Schnittansicht entlang der Linie II-II aus 1, und 3 zeigt eine Schnittansicht entlang der Linie III-III aus
  • 1. 4 zeigt eine Perspektivansicht an dem Querschnitt II-II aus 1.
  • Die in der Draufsicht des Substrates zueinander senkrechten Achsen werden als orthogonales Dreiachsenkoordinatensystem als X-Achse bzw. Y-Achse eingestellt, und die Achse in der Richtung der Dicke des Substrates wird außerdem als Z-Achse eingestellt. Das Hall-Element gemäß dem vorliegenden Ausführungsbeispiel ist ein Element zum Erfassen der in Richtung der Y-Achse in der Draufsicht des Substrates wirkenden magnetischen Flussdichte B. Bei einem Hall-IC werden das Hall-Element und eine Schaltung, um die Ausgabe des Hall-Elementes der Verstärkung, Verarbeitung usw. zu unterziehen, auf demselben Chip wie das Hall-Element integriert.
  • Eine N-Epitaxieschicht 2 ist auf einem P-Siliziumsubstrat 1 ausgebildet. N+-Bereiche 3, 4, 5 und 6 sind als vier Elektrodendiffusionsbereiche in der N-Epitaxieschicht 2 als Halbleitersubstrat ausgebildet.
  • Im Einzelnen ist ein vergrabener N+-Bereich 3 an dem Grenzflächenabschnitt zwischen der N-Epitaxieschicht 2 und dem P-Siliziumsubstrat 1 ausgebildet. Genauer ist der N+-Bereich 3 als Diffusionsbereich für die erste Elektrode in einer vorbestimmten Tiefenposition von der Hauptoberfläche S1 der N-Epitaxieschicht 2 ausgebildet. Ferner ist ein N+-Bereich 4 als Diffusionsbereich für die zweite Elektrode auf der Hauptoberfläche S1 entsprechend der oberen Oberfläche der N-Epitaxieschicht 2 ausgebildet. Der N+-Bereich 4 und der vergrabene N+-Bereich 3 sind so ausgebildet, dass sie einander in der Richtung der Z-Achse (der Richtung der Dicke des Substrates) überlappen. Der N+-Bereich 4 und der vergrabene N+-Bereich 3 sind mit derselben Form und derselben Abmessung entworfen. Weiterhin sind ein N+-Bereich 5 als Diffusionsbereich für die dritte Elektrode und ein N+-Bereich 6 als Diffusionsbereich für die vierte Elektrode auf der Hauptoberfläche S1 der N-Epitaxieschicht 2 ausgebildet, so dass der N+-Bereich 4 dazwischen sandwichartig umschlossen ist. Die N+-Bereiche 4, 5 und 6 liegen einander in der Rechts-Links-Richtung (der Richtung der X-Achse) einander gegenüber, so dass sie voneinander beabstandet sind, und der N+-Bereich 5 und der N-Bereich 6 sind zueinander bezüglich des N+-Bereiches 4 ihre Lage betreffend symmetrisch angeordnet.
  • Gemäß 3 ist ein vergrabener N+-Bereich 7 als eine Leiterbahn ausgebildet, so dass er sich von dem vergrabenen N+-Bereich 3 entlang dem Grenzflächenabschnitt zwischen dem P-Siliziumsubstrat 1 und der N-Epitaxieschicht 2 erstreckt. Ferner ist ein N+-Bereich 8 als eine Leiterbahn ausgebildet, so dass er sich in der Richtung der Dicke der N-Epitaxieschicht 2 an dem Endabschnitt des vergrabenen N+-Bereiches 7 erstreckt und der N+-Bereich 8 ist an der Oberfläche der N-Epitaxieschicht 2 freigelegt, wodurch eine elektrische Verbindung mit dem vergrabenen N+-Bereich 3 durch die N+-Bereiche 7, 8 erlaubt wird.
  • Ferner ist eine isolierende Schicht 9 um den N+-Bereich 4, um den N+-Bereich 5 und um den N+-Bereich 6 auf der oberen Oberfläche (Hauptoberfläche S1) der N-Epitaxieschicht 2 ausgebildet. Eine Siliziumoxidschicht wird als isolierende Schicht 9 verwendet. Die isolierende Schicht 9 ist in einer derartigen ebenen Form entworfen, das drei rechteckige Rahmen in der Rechts-Links-Richtung nach 1 angeordnet sind. Genauer liegen die drei rechteckigen Rahmenabschnitte 10, 11 und 12 einander gegenüber, so dass sie miteinander in der Richtung der X-Achse in Kontakt stehen. Der zentrale rechteckige Rahmenabschnitt 10 ist länglich entworfen, wobei in der Rechts-Links-Richtung längere Seiten angeordnet sind, und der N+-Bereich 4 ist im Zentralabschnitt in der Rechts-Links-Richtung von 1 angeordnet.
  • Der rechteckige Rahmenabschnitt 11 auf der linken Seite von 1 weist eine quadratische Form auf, und steht mit der Seitenoberfläche des N+-Bereiches 5 in Kontakt. Ferner weist der rechteckige Rahmenabschnitt 12 auf der rechten Seite eine quadratische Form auf, und steht in Kontakt mit der Seitenoberfläche des N+-Bereiches 6. Die isolierende Schicht 9 (rechteckige Rahmenabschnitte 10, 11 und 12) ist in einer vorbestimmten Tiefe von der oberen Oberfläche der N-Epitaxieschicht 2 gemäß den 2 und 3 ausgebildet, und an einer tieferen Position als der N+-Bereich 4 ausgebildet.
  • Der N+-Bereich 5 ist an einer tieferen Position als der N+-Bereich 4 ausgebildet, und in derselben Tiefe wie die isolierende Schicht 9 (rechteckiger Rahmenabschnitt 11) ausgebildet. In ähnlicher Weise ist der N+-Bereich 6 in einer tieferen Position als der N+-Bereich 4 ausgebildet, und ist außerdem in derselben Tiefe wie die isolierende Schicht 9 ausgebildet (rechteckiger Rahmenabschnitt 12).
  • Gemäß vorstehender Beschreibung stehen die Seitenoberflächen der N+-Bereiche 5, 6 in Kontakt mit der isolierenden Schicht 9 (rechteckige Rahmenabschnitte 11, 12) und lediglich an deren Bodenoberflächen stehen sie in Kontakt mit der N-Epitaxieschicht 2. Demzufolge dienen die Bodenoberflächen der N+-Bereiche 5, 6 für Elektroden als Kontaktabschnitte, und die Positionen der Kontaktabschnitte können durch Einstellen der Tiefe der N+-Bereiche 5, 6 geeignet eingestellt werden.
  • Wenn gemäß den 2, 3 Strom zwischen dem auf der oberen Oberfläche (Hauptoberfläche 51) der Epitaxieschicht 2 ausgebildeten N+-Bereich 4 und dem in der Epitaxieschicht 2 vergrabenen N+-Bereich 3 fließt, ist der Strompfadbereich A1, durch den der Strom fließt, wie folgt. Genauer ist der Strompfadbereich A1 in einem Bereich ausgebildet, der durch den rechteckigen Rahmenabschnitt 10 der isolierenden Schicht umgeben und unter dem betroffenen Bereich angeordnet ist. Genauer wird der zwischen dem N+-Bereich 3 und dem N+-Bereich 4 ausgebildete Strompfadbereich A1 durch die isolierende Schicht 9 mit der vorbestimmten Tiefe reguliert, die um den N+-Bereich 4 auf der Hauptoberfläche S1 der Epitaxieschicht 2 gemäß 4 ausgebildet ist. Folglich kann ein Spreizen des Strompfadbereichs A1 vermieden werden, und die Diffusion von Elektronen kann unterdrückt werden. Daher wird die Stromdichte verbessert, und die Empfindlichkeit des Hall-Elementes wird erhöht.
  • Ferner sind gemäß 4 die Seitenoberflächen des N+-Bereiches 5 und des N+-Bereiches 6 durch die isolierende Schicht 9 mit der vorbestimmten Tiefe (den rechteckigen Rahmenabschnitten 11, 12) beschichtet, die um den N+-Bereich 5 und um den N+-Bereich 6 auf der Hauptoberfläche S1 der Epitaxieschicht 2 ausgebildet ist, und der N+-Bereich 5 und der N+-Bereich 6 stehen in Kontakt mit der N-Epitaxieschicht 2 an deren Bodenoberflächen, die bezüglich der isolierenden Schicht 9 frei liegt. Folglich können die Kontaktpositionen (die Positionen der Bodenoberflächen der N+-Bereiche 5 und 6) leicht auf geeignete Positionen eingestellt werden, und die Symmetrie der Widerstandskomponente (die Balance der Wheatstone-Brücke) in dem Strompfadbereich (der magnetischen Erfassungseinrichtung) A1 kann verbessert werden, wenn eine Hall-Spannung durch die N+-Bereiche 5, 6 erfasst wird. Folglich kann ein Abweichen einer Versatzspannung unterdrückt werden, und die Empfindlichkeit des Hall-Elementes kann verbessert werden. Insbesondere falls die isolierende Schicht 9 und die N+-Bereiche 5 und 6 tiefer als der N+-Bereich 4 ausgebildet sind, ist dies vorzuziehen, weil die Symmetrie der Widerstandskomponente (die Balance der Wheatstone-Brücke) in dem Strompfadbereich (der magnetischen Erfassungseinrichtung) A1 verbessert werden kann. Ferner können die tiefen N+-Bereiche 5 und 6 in schmalen Bereichen angeordnet sein. Folglich kann die von dem Hall-Element eingenommene Fläche reduziert werden, und das Hall-Element kann somit miniaturisiert werden.
  • 5 zeigt den elektrischen Aufbau der Hall-IC gemäß dem vorliegenden Ausführungsbeispiel und außerdem den Aufbau des Hall-Elementes und dessen Peripherieschaltung.
  • In 5 weist das Hall-Element die N+-Bereiche 3, 4, 5 und 6 als vier Elektroden auf. Ein Schalter SW1 ist zwischen den beiden N+-Bereichen 4, 5 und einem plusseitigen Energieversorgungsanschluss Vcc angeordnet. Ferner ist ein Schalter SW2 zwischen den N+-Bereichen 3, 6 und dem Masseanschluss angeordnet. Ein Schalter SW3 ist zwischen den N+-Bereichen 4, 5 und einem Hall-Spannungserfassungsanschluss angeordnet. Ferner ist ein Schalter SW4 zwischen den N+-Bereichen 3, 6 und dem anderen Hall-Spannungserfassungsanschluss angeordnet.
  • In einem ersten Zustand sind die Schalter SW1, SW2, SW4 auf die durch die durchgezogenen Linien in 5 angegebenen Positionen eingestellt, so dass ein Hall-Strom il zwischen den N+-Bereichen 3 und 4 fließt, und eine zwischen den N+-Bereichen 5 und 6 auftretende Hall-Spannung wird erfasst. In einem zweiten Zustand werden die Schalter SW1, SW2, SW3 und SW4 auf die durch gestrichelte Linien in 5 angegebenen Positionen eingestellt, so dass ein Hall-Strom i2 zwischen den N+-Bereichen 5 und 6 fließt, und eine zwischen den N+-Bereichen 3 und 4 auftretende Hall-Spannung erfasst wird. Bezüglich der Hall-Spannung im ersten Zustand dient der N+-Bereich 5 als Minusseite, und der N+-Bereich 6 dient als Plusseite. Ferner dient bezüglich der Hall-Spannung im zweiten Zustand der N+-Bereich 4 als Plusseite, und der N+-Bereich 3 dient als Minusseite.
  • Durch Ausführen von Messungen, während der erste und der zweite Zustand abwechselnd wiederholt werden, kann der Versatz beseitigt werden. Dies ist nachstehend näher beschrieben.
  • Bei dem ersten Zustand ist die Ausgangsspannung Vsh wie folgt gegeben: Vsh = –Vh + Vos,wobei Vh die Hall-Spannung und Vos die Versatzspannung bezeichnen.
  • Bei dem zweiten Zustand ist die Ausgangsspannung Vsh' wie folgt gegeben: Vsh' = Vh + Vos,wobei Vh die Hall-Spannung und Vos die Versatzspannung bezeichnet.
  • Folglich ist die Differenz der Ausgangsspannungen (Vsh' – Vsh) wie folgt gegeben: Vsh' – Vsh = 2Vh Vh = (Vsh' – Vsh)/2
  • Daher kann die Versatzspannung Vos beseitigt werden.
  • Wenn gemäß dem vorliegenden Ausführungsbeispiel nach vorstehender Beschreibung ein Gleichspannungswandleransteuerungsbetrieb ausgeführt wird, ist gemäß 2 der Abstand L1 zwischen dem N+-Bereich 3 und dem N+-Bereich 4 gleich dem Abstand L2 zwischen dem N+-Bereich 5 und dem N+-Bereich 6 (L1 = L2). Genauer ist der Abstand L1 zwischen den gegenüberliegenden Flächen der N+-Bereiche 3 und 4 gleich dem minimalen Abstand L2 zwischen der Bodenoberfläche des N+-Bereichs 5 und der Bodenoberfläche des N+-Bereichs 6. Folglich ist der Abstand zwischen den Stromelektroden gleich dem Abstand zwischen den Spannungselektroden und die auf dem Gleichspannungswandleransteuerungsbetrieb basierende Versatzbeseitigungswirkung kann effizienter erzielt werden.
  • Nachstehend ist ein Herstellungsverfahren unter Bezugnahme auf die 6 bis 11 beschrieben. Die 6 bis 11 sind Längsschnittansichten der 2 entsprechenden Ansicht (II-II aus 1).
  • Das P-Siliziumsubstrat 1 ist ein als Basissubstrat dienendes Halbleitersubstrat. Der N+-Bereich 3 und der N+-Bereich 7 (vergleiche 3) sind auf der oberen Oberfläche des P-Siliziumsubstrats 1 ausgebildet. Ferner ist gemäß 7 die N-Epitaxieschicht 2 (die als das Halbleitersubstrat mit der bezüglich dem Substrat 1 entgegengesetzten Leitungsart dienende Epitaxieschicht) auf dem P-Siliziumsubstrat 1 ausgebildet, während der N+-Bereich 3 an dem Grenzflächenabschnitt vergraben ist (erster Schritt).
  • Ferner sind gemäß 8 die eine isolierende Schicht vergrabenden Gräben 13 in dem Anordnungsbereich der isolierenden Schicht 9 nach 1 ausgebildet, das heißt um jede bei der Ausbildung geebnete Stelle des N+-Bereiches 4, des N+-Bereiches 5 und des N+-Bereiches 6 auf der Hauptoberfläche S1 der Epitaxieschicht 2 (zweiter Schritt). Dann wird gemäß 9 die isolierende Schicht aus SiO2 (rechteckiger Rahmenabschnitt 10, 11 und 12) in den Gräben 13 vergraben (dritter Schritt). Danach wird die Oberfläche der N-Epitaxieschicht 2 abgeflacht.
  • Nachfolgend wird gemäß den 10 und 11 der N+-Bereich 5 und der N+-Bereich 6 der Epitaxieschicht 2 ausgebildet, so dass deren Seitenoberflächen in Kontakt mit der isolierenden Schicht 9 stehen, und auch der N+-Bereich 4 wird ausgebildet (vierter Schritt). Im Einzelnen werden gemäß 10 die N+-Bereiche 5, 6 in derselben Tiefe wie die rechteckigen Rahmenabschnitte 11, 12 beispielsweise durch Ausführung einer Ionenimplantation auf dem Oberflächenabschnitt des durch die rechteckigen Rahmenabschnitte 11, 12 umgebenen Bereiches der Epitaxieschicht 2 ausgebildet. Ferner wird gemäß 11 der N+-Bereich 4 beispielsweise durch Ausführen einer Ionenimplantation auf dem Oberflächenabschnitt des durch den rechteckigen Rahmenabschnitt 10 umgebenden Bereiches in der Epitaxieschicht 2 ausgebildet. Bei den 10 und 11 werden die N+-Bereiche 5, 6 tiefer als der N+-Bereich 4 ausgebildet. Ferner wird auch der in 3 gezeigte N+-Bereich 8 ausgebildet.
  • Dabei können die Tiefen der N+-Bereiche 5, 6 auf geeignete Werte durch Einstellen der Ionenimplantationsenergie eingestellt werden, wenn die N+-Bereiche 5, 6 ausgebildet werden. Genauer können durch Einstellen der Tiefen der N+-Bereiche 5, 6 die Positionen der N+-Bereiche 5, 6 mit der an ihren Bodenoberflächen bezüglich der isolierenden Schicht 9 freigelegten N-Epitaxieschicht 2 (die Positionen der Bodenoberflächen der N+-Bereiche 5, 6) eingestellt werden. Wenn nach vorstehender Beschreibung die Kontaktpositionen (die Positionen der Bodenoberflächen der N+-Bereiche 5, 6) eingestellt werden, und die Hall-Spannung durch die N+-Bereiche 5, 6 erfasst wird, kann die Symmetrie der Widerstandskomponente in dem Strompfadbereich (der magnetischen Erfassungseinrichtung) A1 (Wheatstone-Brücke) verbessert werden.
  • Nach vorstehender Beschreibung ist das in den 1, 2 und 3 gezeigte Hall-Element vervollständig, und die isolierende Schicht 9 zum Regulieren des Strompfadbereichs A1 kann angeordnet werden.
  • Für die isolierende Schicht 9 wird Siliziumoxid verwendet. Die isolierende Schicht ist jedoch nicht auf Siliziumoxid beschränkt. Es kann beispielsweise ebenfalls Siliziumnitrid verwendet werden.
  • (Zweites Ausführungsbeispiel)
  • Nachstehend ist ein zweites Ausführungsbeispiel durch Fokussierung auf den Unterschied gegenüber dem ersten Ausführungsbeispiel beschrieben.
  • 12 zeigt eine Draufsicht auf eine Stelle, wo ein Hall-Element einer Hall-IC nach dem zweiten Ausführungsbeispiel ausgebildet ist. 13 zeigt eine Schnittansicht entlang der Linie XIII-XIII aus 12, und 14 zeigt eine Schnittansicht entlang der Linie XIV-XIV aus 12.
  • Bei dem ersten Ausführungsbeispiel wird das Basissubstrat (1), auf dem ein epitaxisches Wachstum ausgeführt wird, als das Substrat verwendet. Anstelle dieses Substrates wird jedoch ein N-Siliziumsubstrat 31 auf einem P-Siliziumsubstrat 30 durch ein Siliziumoxid 32 gemäß den 13, 14 angebracht, und das somit ausgebildete Substrat wird als Substrat verwendet. Ansonsten ist der Aufbau derselbe wie bei dem ersten Ausführungsbeispiel, und dieselben Elemente werden durch dieselben Bezugszeichen bezeichnet. Deren Beschreibung ist weggelassen.
  • Nachstehend ist ein Herstellungsverfahren unter Bezugnahme auf die 15 bis 21 beschrieben. Die 15 bis 21 zeigen Längsschnittansichten der 13 entsprechenden Stelle (XIII-XIII) aus 12.
  • Gemäß 15 wird ein N-Siliziumsubstrat 31 als Halbleitersubstrat vorbereitet und der N+-Bereich 3 und der N+-Bereich 7 (vergleiche 14) werden auf der Oberfläche des N-Siliziumssubstrates 31 ausgebildet (erster Schritt). Gemäß 16 wird eine Oberfläche des N-Siliziumsubstrates 31, auf dem der N+-Bereich 3 ausgebildet wird, und das P-Siliziumsubstrat 30 des Basissubstrates miteinander durch eine Siliziumoxidschicht 32 befestigt (zweiter Schritt).
  • Ferner wird gemäß 17 die Hauptoberfläche S1 des N-Siliziumsubstrats 31 poliert und verdünnt (dritter Schritt).
  • Gemäß 18 werden eine isolierende Schicht vergrabende Gräben 33 in dem Anordnungsbereich der isolierenden Schicht 9 nach 12 der Hauptoberfläche S1 des N-Siliziumsubstrates 31 ausgebildet, das heißt um jede bei der Ausbildung geebnete Stelle des N+-Bereichs 4, des N+-Bereichs 5 und des N+-Bereichs 6 (vierter Schritt). Dann wird gemäß 19 die isolierende Schicht 9 aus SiO2 (die rechteckigen Rahmenabschnitte 10, 11 und 12) in den Gräben 33 vergraben (fünfter Schritt). Danach wird die Oberfläche des N-Siliziumsubstrates 31 abgeflacht.
  • Nachfolgend werden gemäß den 20 und 21 der N+-Bereich 5 und der N+-Bereich 6 in dem N-Siliziumsubstrat 31 ausgebildet, so dass deren Seitenoberflächen in Kontakt mit der isolierenden Schicht 9 stehen, und auch der N+-Bereich 4 wird ausgebildet (sechster Schritt). Im Einzelnen werden gemäß 20 die N+-Bereiche 5 und 6 in derselben Tiefe wie die rechteckigen Rahmenabschnitte 11 und 12 durch Ausführen einer Ionenimplantation auf dem Oberflächenabschnitt des durch die rechteckigen Rahmenabschnitte 11 und 12 in dem N-Siliziumsubstrat 31 umgebenen Bereichs ausgebildet. Ferner wird gemäß 21 der N+-Bereich 4 durch Ausführen einer Ionenimplantation auf dem Oberflächenabschnitt des durch den rechteckigen Rahmenabschnitt 10 in dem N-Siliziumsubstrat 31 umgebenen Bereichs ausgebildet. In den 20 und 21 sind die N+-Bereiche 5 und 6 tiefer als der N+-Bereich 4 ausgebildet. Ferner wird auch der N+-Bereich 8 nach 14 ausgebildet.
  • Dabei können die N+-Bereiche 5 und 6 in geeigneten Tiefen durch Einstellen der Ionenimplantationsenergie ausgebildet werden, wenn die N+-Bereiche 5 und 6 ausgebildet werden. Genauer können deren Kontaktpositionen mit der N-Epitaxieschicht 2 (die Positionen der Bodenoberflächen der N+-Bereiche 5, 6) an deren bezüglich der isolierenden Schicht 9 freiliegenden Bodenoberflächen durch Einstellen der Tiefen der N+-Bereiche 5, 6 eingestellt werden. Wenn die Kontaktpositionen (die Positionen der Bodenoberflächen der N+-Bereiche 5, 6) eingestellt werden, und die Hall-Spannung durch die N+-Bereiche 5 und 6 erfasst wird, kann die Symmetrie der Widerstandskomponente (Wheatstone-Brücke) in dem Strompfadbereich (der magnetischen Erfassungseinrichtung) A1 verbessert werden.
  • Gemäß vorstehender Beschreibung ist das in den 12, 13 und 14 gezeigte Hall-Element vervollständigt, und die isolierende Schicht zum Regulieren des Strompfadbereiches A1 kann angeordnet werden.
  • Das erste Ausführungsbeispiel verwendet ein Substrat mit P-Siliziumsubstrat 1 und der darauf ausgebildeten N-Epitaxieschicht 2, wie es in 2 gezeigt ist. Das zweite Ausführungsbeispiel verwendet jedoch ein durch Verbinden des Substrates 30 und des Substrates 31 erhaltenes Substrat. Das Substrat ist jedoch nicht auf die vorstehend beschriebenen Implementierungen beschränkt. Das Substrat kann beispielsweise einen derartigen Aufbau aufweisen, dass lediglich ein Siliziumsubstrat verwendet wird, und die N+-Bereiche 4, 5 und 6 werden auf einer Oberfläche (Hauptoberfläche S1) des Substrates ausgebildet, während der N+-Bereich 3 auf der anderen Oberfläche (Rückoberfläche) ausgebildet wird.
  • (Drittes Ausführungsbeispiel)
  • Nachstehend ist ein drittes Ausführungsbeispiel unter Bezugnahme auf die beiliegende Zeichnung beschrieben.
  • 22 zeigt eine Draufsicht auf eine Stelle, wo ein Hall-Element einer Hall-IC gemäß dem vorliegenden Ausführungsbeispiel ausgebildet ist. 23 zeigt eine Schnittansicht entlang der Linie XXIII-XXIII aus 22. 24 zeigt eine Schnittansicht entlang der Linie XXIV-XXIV aus 22. 25 zeigt eine Perspektivansicht an dem Querschnitt XXIII-XXIII aus 22.
  • Ein Substrat 40 gemäß dem vorliegenden Ausführungsbeispiel umfasst ein N-Siliziumsubstrat 41 und eine darauf ausgebildete N-Epitaxieschicht 42 (vergleiche die einen nachstehend beschriebenen Herstellungsvorgang zeigende 30). Für das Halbleitersubstrat werden N+-Bereiche 43, 44, 45 und 46 als die vier Elektrodendiffusionsbereiche in dem Substrat 40 ausgebildet.
  • Im Einzelnen wird ein N+-Bereich 43 als die Diffusionsbereich für die erste Elektrode auf der unteren Oberfläche des N-Siliziumsubstrats 41 ausgebildet, das heißt an einer vorbestimmten Tiefenposition bezüglich der Hauptoberfläche S1 des Substrates 40. Ferner wird ein N+-Bereich 44 als Diffusionsbereich für eine zweite Elektrode auf der Hauptoberfläche S1 des Substrates 40 (der oberen Oberfläche der N-Epitaxieschicht 42) ausgebildet. Der N+-Bereich 43 und der N+-Bereich 44 werden in der Richtung der Dicke des Substrates (in der Richtung der Z-Achse) einander überlappend ausgebildet. Der N+-Bereich 43 und der N+-Bereich 44 werden mit derselben Form und derselben Abmessung ausgebildet. Ferner werden ein N+-Bereich 45 als Diffusionsbereich für die dritte Elektrode und ein N+-Bereich 46 als Diffusionsbereich für eine vierte Elektrode in der Recht-Links-Richtung (der Richtung der X-Achse) ausgebildet, so dass der N+-Bereich 44 dazwischen sandwichartig umgeben ist. Im Einzelnen sind der N+-Bereich 45 und der N+-Bereich 46 zueinander bezüglich des N+-Bereichs 44 aus 22 im Hinblick auf ihre Lage symmetrisch angeordnet.
  • Ferner wird ein P-Bereich (der Diffusionsbereich mit der zu dem Substrat 40 entgegengesetzten Leitungsart) 47 um den N+-Bereich 44 auf der Hauptoberfläche S1 des Substrates 40 ausgebildet. Der P-Bereich 47 wird gemäß der in 22 gezeigten Draufsicht in rechteckiger Rahmenform entworfen, und ist im Einzelnen in einer länglichen Form mit der längeren Seite in der Rechts-Links-Richtung (der Richtung der X-Achse) entworfen. Der N+-Bereich 44 ist im Zentralabschnitt des P-Bereichs 47 mit der rechteckigen Rahmenform angeordnet. Der P-Bereich 47 weist gemäß den 23 und 24 eine vorbestimmte Tiefe auf, und ist gegenüber der oberen Oberfläche der N-Epitaxieschicht 2 als der N+-Bereich 44 ausgebildet.
  • Der zwischen dem N+-Bereich 43 und dem N+-Bereich 44 ausgebildete Strompfadbereich A2 ist durch den P-Bereich 47 reguliert, wodurch der Strompfadbereich A2 vor einer Aufspreizung bewahrt und eine Diffusion von Elektroden unterdrückt ist. Folglich wird die Stromdichte erhöht und die Empfindlichkeit des Hall-Elementes verbessert.
  • Weiterhin wird eine isolierende Schicht 48 zum Regulieren des Strompfadbereiches A2 an einer tieferen Stelle als der P-Bereich 47 in dem Substrat 40 vergraben, im Einzelnen in dem N-Siliziumsubstrat 41 und in der N-Epitaxieschicht 42. Genauer wird die isolierende Schicht 48 mit dem Strompfadbereich A2 als durchgehendes Loch 48a ausgebildet. Siliziumoxid wird für die isolierende Schicht 48 verwendet. Die isolierende Schicht 48 verhindert das Aufspreizen des Strompfadbereiches A2 und unterdrückt somit die Diffusion von Elektronen. Folglich wird die Stromdichte erhöht und somit die Empfindlichkeit des Hall-Elementes verbessert.
  • Nachstehend ist das Herstellungsverfahren unter Bezugnahme auf die 26 bis 32 beschrieben. Die 26 bis 32 zeigen Längsschnittansichten an der zu 23 entsprechenden Stelle (XXIII-XXIII aus 22).
  • Zunächst wird gemäß 26 das N-Siliziumsubstrat 41 als das Halbleitersubstrat vorbereitet, und der N+-Bereich 43 wird auf der Oberfläche des N-Siliziumsubstrates 41 ausgebildet (erster Schritt). Gemäß 27 werden Gräben 49 um die als der Strompfadbereich A2 dienende Stelle ausgebildet, der zwischen dem N+-Bereich 43 und dem N+-Bereich 44 auf der zu der Oberfläche des N-Siliziumsubstrates 41, auf der der N+-Bereich 43 ausgebildet ist, gegenüberliegenden Oberfläche ausgebildet ist (zweiter Schritt).
  • Gemäß 28 wird eine isolierende Schicht 48 aus SiO2 auf dem Substrat 41 abgeschieden und in die Gräben 49 eingefüllt (dritter Schritt). Danach wird nach 29 die isolierende Schicht 48 durch CMP oder dergleichen poliert, und das Substrat 41 wird freigelegt (vierter Schritt).
  • Nachfolgend wird gemäß 30 die N-Epitaxieschicht 42 auf dem N-Siliziumsubstrat 41 ausgebildet (fünfter Schritt). Ferner werden gemäß den 31 und 32 die N+-Bereiche 44, 45 und 46 und der P-Bereich (ein Diffusionsbereich mit einer zu der Epitaxieschicht 42 entgegengesetzten Leitungsart) 47, der um den N+-Bereich 44 bereitgestellt ist und den Strompfadbereich A2 reguliert, auf der Hauptoberfläche S1 der Epitaxieschicht 42 ausgebildet (sechster Schritt). Im Einzelnen wird gemäß 31 der P-Bereich 47 durch Ausführen einer Ionenimplantation auf dem Oberflächenabschnitt der Epitaxieschicht 42 ausgebildet. Gemäß 32 werden die N+-Bereiche 44, 45 und 46 durch Ausführen einer Ionenimplantation auf dem Oberflächenabschnitt der Epitaxieschicht 42 ausgebildet.
  • Nach vorstehender Beschreibung ist das in den 22, 23 und 24 gezeigte Hall-Element vervollständigt, und die isolierende Schicht 48 und der P-Bereich 47 zum Regulieren des Strompfadbereiches A1 können angeordnet werden.
  • Gemäß dem vorliegenden Ausführungsbeispiel wird ebenfalls ein unter Bezugnahme auf die 5 beschriebener Gleichspannungswandleransteuerungsbetrieb ausgeführt. Dabei ist bei dem vorliegenden Ausführungsbeispiel der Abstand L10 zwischen dem N+-Bereich 43 und dem N+-Bereich 44 gleich dem Abstand L11 zwischen dem N+-Bereich 45 und dem N+-Bereich 46 (L10 = L11), wie es in 23 gezeigt ist. Im Einzelnen ist der Abstand L10 zwischen den gegenüberliegenden Flächen der N+-Bereiche 43 und 44 gleich dem minimalen Abstand L11 zwischen der Seitenoberfläche des N+-Bereiches 45 und der Seitenoberfläche des N+-Bereiches 46. Demzufolge sind der Abstand zwischen den Stromelektroden und der Abstand zwischen den Spannungselektroden einander gleich, und die auf dem Gleichspannungswandleransteuerungsbetrieb basierende Versatzbeseitigungswirkung kann effizient erzielt werden.
  • Siliziumoxid wird für die isolierende Schicht 48 verwendet. Die isolierende Schicht ist jedoch nicht auf Siliziumoxid beschränkt und Siliziumnitrid kann verwendet werden.
  • Bei dem ersten bis dritten Ausführungsbeispiel wird Silizium für das Material des Halbleitersubstrates verwendet. Das Material ist jedoch nicht auf Silizium beschränkt und GaAs, InAs, InSb oder dergleichen kann verwendet werden.
  • Ferner kann bezüglich der Leitfähigkeitsart bei dem ersten bis dritten Ausführungsbeispiel die Leitfähigkeitsart von P und N zueinander invertiert werden.
  • Nach vorstehender Beschreibung ist eine N-Epitaxieschicht 2 auf einem P-Siliziumsubstrat 1 ausgebildet. Vier N+-Bereiche (als Elektroden verwendete Diffusionsbereiche) 3, 4, 5, 6 sind in der N-Epitaxieschicht 2 ausgebildet. Eine isolierende Schicht 9 mit einer fixierten Tiefe wird um jeden der N+-Bereiche 4, 5, 6 auf einer Hauptoberfläche S1 der Epitaxieschicht 2 ausgebildet. Die isolierende Schicht 9 begrenzt einen zwischen den N+-Bereichen 3, 4 ausgebildeten Strompfadbereich A1. Die Seitenoberflächen der N+-Bereiche 4, 5 sind durch die isolierende Schicht 9 bedeckt. Die N+-Bereiche 4, 5 sind mit der Epitaxieschicht 2 durch eine bezüglich der isolierenden Schicht 9 freiliegenden Bodenoberfläche in Kontakt gebracht.

Claims (7)

  1. Hall-Element mit: einem Diffusionsbereich für eine erste Elektrode (3), der in einer vorbestimmten Tiefenposition eines Halbleitersubstrates (2) ausgebildet ist; einem Diffusionsbereich für eine zweite Elektrode und Diffusionsbereichen für eine dritte und vierte Elektrode (4, 5, 6) die auf der Hauptoberfläche (S1) des Halbleitersubstrates (2) ausgebildet sind, so dass der Diffusionsbereich für die zweite Elektrode (4) zwischen den Diffusionsbereichen für die dritte und vierte Elektrode (5, 6) sandwichartig umgeben ist; und einer isolierenden Schicht (9), die in einer vorbestimmten Tiefe um den Diffusionsbereich für die zweite Elektrode (4), um den Diffusionsbereich für die dritte Elektrode (5) und um den Diffusionsbereich für die vierte Elektrode (6) auf der Hauptoberfläche (S1) des Halbleitersubstrates (2) ausgebildet ist, wobei ein zwischen dem Diffusionsbereich für die erste Elektrode (3) und dem Diffusionsbereich für die zweite Elektrode (4) ausgebildeter Strompfadbereich (A1) durch die isolierende Schicht (7) reguliert ist, und wobei die Seitenoberflächen der Diffusionsbereiche für die dritte und die vierte Elektrode (5, 6) durch die isolierende Schicht (7) beschichtet sind, so dass die Diffusionsbereiche für die dritte und vierte Elektrode (5, 6) an ihren bezüglich der isolierenden Schicht (7) freiliegenden Bodenoberflächen mit dem Halbleitersubstrat (2) in Kontakt stehen.
  2. Hall-Elemenent nach Anspruch 1, wobei die isolierende Schicht (7), der Diffusionsbereich für die dritte Elektrode (5) und der Diffusionsbereich für die vierte Elektrode (6) tiefer als der Diffusionsbereich für die zweite Elektrode (4) ausgebildet sind.
  3. Hall-Element mit: einem Diffusionsbereich für eine erste Elektrode (43), der in eine vorbestimmten Tiefenposition eines Halbleitersubstrates (40) ausgebildet ist; einem Diffusionsbereich für eine zweite Elektrode und Diffusionsbereichen für eine dritte und vierte Elektrode (44, 45, 46), die auf der Hauptoberfläche (S1) des Halbleitersubstrates (40) ausgebildet sind, so dass der Diffusionsbereich für die zweite Elektrode (44) zwischen den Diffusionsbereichen für die dritte und vierte Elektrode (45, 46) sandwichartig umgeben ist; einem Diffusionsbereich (47) mit der bezüglich dem Halbleitersubstrat (40) entgegengesetzten Leitungsart, der in einer vorbestimmten Tiefe um den Diffusionsbereich für die zweite Elektrode (44) auf der Hauptoberfläche (S1) des Halbleitersubstrates (40) zum Regulieren eines zwischen dem Diffusionsbereich für die erste Elektrode (43) und dem Diffusionsbereich für die zweite Elektrode (44) ausgebildeten Strompfadbereiches (A2) durch den Diffusionsbereich (47) ausgebildet ist; und einer isolierenden Schicht (48) zum Regulieren des Strompfadbereiches (A2), die an einer tieferen Stelle als der Diffusionsbereich (47) mit der zu dem Halbleitersubstrat (40) entgegengesetzten Leitungsart vergraben ist.
  4. Hall-Element nach einem der Ansprüche 1 bis 3, wobei der Abstand zwischen dem Diffusionsbereich für die erste Elektrode (43) und dem Diffusionsbereich für die zweite Elektrode (44) gleich dem Abstand zwischen dem Diffusionsbereich für die dritte Elektrode (46) und dem Diffusionsbereich für die vierte Elektrode (47) ist.
  5. Verfahren zur Herstellung eines Hall-Elementes mit einem in einer vorbestimmten Tiefenposition eines Halbleitersubstrates ausgebildeten Diffusionsbereich für eine erste Elektrode (3), und einem Diffusionsbereich für eine zweite Elektrode (4) und Diffusionsbereichen für eine dritte und eine vierte Elektrode (5, 6), die auf einer Hauptoberfläche des Halbleitersubstrates ausgebildet sind, so dass der Diffusionsbereich für die zweite Elektrode (4) zwischen den Diffusionsbereichen für die dritte und vierte Elektrode (5, 6) sandwichartig umgeben ist, das Verfahren umfasst dabei die Schritte: Ausbilden einer Epitaxieschicht (2) auf einem Halbleitersubstrat (1), wobei die Epitaxieschicht (2) eine zu dem Halbleitersubstrat (1) entgegengesetzte Leitungsart aufweist, dabei wird die Epitaxieschicht (2) in einem Zustand ausgebildet, bei dem der Diffusionsbereich für die erste Elektrode (3) an einem Grenzflächenabschnitt vergraben ist; Ausbilden von eine isolierende Schicht vergrabenden Gräben (13) um jede bei der Ausbildung eingeebnete Stelle des Diffusionsbereiches für die zweite Elektrode (4), des Diffusionsbereiches für die dritte Elektrode (5) und des Diffusionsbereiches für die vierte Elektrode (6) auf einer Hauptoberfläche der Epitaxieschicht (2); Vergraben einer isolierenden Schicht (9) in den die isolierende Schicht vergrabenen Gräben (13); und Ausbilden des Diffusionsbereiches für die dritte Elektrode (5) und des Diffusionsbereiches für die vierte Elektrode (6) in der Epitaxieschicht (2), so dass die Seitenoberflächen der Diffusionsbereiche für die dritte und die vierte Elektrode (5, 6) mit der isolierenden Schicht (9) in Kontakt gebracht werden, und außerdem Ausbilden des Diffusionsbereiches für die zweite Elektrode (4).
  6. Verfahren zur Herstellung eines Hall-Elementes mit einem in einer vorbestimmten Tiefenposition eines Halbleitersubstrates (31) ausgebildeten Diffusionsbereich für eine erste Elektrode (3), und einem Diffusionsbereich für eine zweite Elektrode (4) und Diffusionsbereichen für eine dritte und eine vierte Elektrode (5, 6), die auf einer Hauptoberfläche (S1) des Halbleitersubstrates (31) ausgebildet sind, so dass der Diffusionsbereich für die zweite Elektrode (4) zwischen den Diffusionsbereichen für die dritte und vierte Elektrode (5, 6) sandwichartig umgeben ist, das Verfahren umfasst dabei die Schritte: Ausbilden des Diffusionsbereiches für die erste Elektrode (3) auf einer Oberfläche des Halbleitersubstrats (31); Anbringen eines Basissubstrats (30) durch eine Oxidschicht (32) an der Oberfläche des Halbleitersubstrats, auf dem der Diffusionsbereich für die erste Elektrode (3) ausgebildet ist; Polieren der Hautoberfläche (S1) des Halbleitersubstrates (31), um dadurch das Halbleitersubstrat (31) zu verdünnen; Ausbilden von eine isolierende Schicht vergrabenden Gräben (33) um jede durch Ausbildung eingeebnete Stelle des Diffusionsbereiches für die zweite Elektrode (4) des Diffusionsbereichs für die dritte Elektrode (5) und des Diffusionsbereichs für die vierte Elektrode (6) auf der Hauptoberfläche (S1) des Halbleitersubstrates (31); Vergraben einer isolierenden Schicht (9) in den die isolierenden Schicht vergrabenden Gräben (33); und Ausbilden des Diffusionsbereichs für die dritte Elektrode (5) und des Diffusionsbereichs für die vierte Elektrode (6), so dass deren Seitenoberflächen in Kontakt mit der isolierenden Schicht (9) gebracht werden.
  7. Verfahren zur Herstellung eines Hall-Elementes mit einem in einer vorbestimmten Tiefenposition eines Halbleitersubstrates (40) ausgebildeten Diffusionsbereich für eine erste Elektrode (43), und einem Diffusionsbereich für eine zweite Elektrode (44) und Diffusionsbereichen für eine dritte und eine vierte Elektrode (45, 46), die auf einer Hauptoberfläche (S1) des Halbleitersubstrats (40) ausgebildet sind, so dass der Diffusionsbereich für die zweite Elektrode (44) zwischen den Diffusionsbereichen für die dritte und die vierte Elektrode (45, 46) sandwichartig umgeben ist, das Verfahren umfasst dabei die Schritte: Ausbilden des Diffusionsbereiches für die erste Elektrode (43) auf einer Oberfläche eines Halbleitersubstrats (41); Ausbilden eines Grabens (49) um eine als Strompfadbereich (A2) dienende Stelle, der zwischen dem Diffusionsbereich für die erste Elektrode (43) und dem Diffusionsbereich für die zweite Elektrode (44) ausgebildet wird, welcher auf einer Gegenoberfläche zu der Oberfläche des Halbleitersubstrats (41) auszubilden ist, auf dem der Diffusionsbereich für die erste Elektrode (43) ausgebildet wird; Abscheiden einer isolierenden Schicht (48) auf dem Halbleitersubstrat (41) zum Auffüllen des Grabens (49) mit der isolierenden Schicht (48); Polieren der isolierenden Schicht (48) zum Freilegen des Halbleitersubstrats (41); Ausbilden einer Epitaxieschicht (42) auf dem Halbleitersubstrat (41); und Ausbilden des Diffusionsbereichs für die zweite Elektrode (44), des Diffusionsbereichs für die dritte Elektrode (45), des Diffusionsbereichs für die vierte Elektrode (46) und eines Diffusionsbereiches (47) um den Diffusionsbereich für die zweite Elektrode (44), wobei der Diffusionsbereich (47) eine zu der Epitaxieschicht (42) entgegengesetzte Leitfähigkeitsart aufweist und den Strompfadbereich (A2) reguliert.
DE102006000028A 2005-01-28 2006-01-26 Hall-Element und dessen Herstellungsverfahren Withdrawn DE102006000028A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005022164A JP2006210731A (ja) 2005-01-28 2005-01-28 ホール素子およびその製造方法
JP2005-22164 2005-01-28

Publications (1)

Publication Number Publication Date
DE102006000028A1 true DE102006000028A1 (de) 2006-08-31

Family

ID=36755848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006000028A Withdrawn DE102006000028A1 (de) 2005-01-28 2006-01-26 Hall-Element und dessen Herstellungsverfahren

Country Status (3)

Country Link
US (1) US20060170406A1 (de)
JP (1) JP2006210731A (de)
DE (1) DE102006000028A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008008883A (ja) * 2006-06-02 2008-01-17 Denso Corp 磁気センサ及びセンサ
WO2008130126A1 (en) * 2007-04-18 2008-10-30 Lg Electronics Inc. Method for performing initial ranging in wireless communication system
KR101367542B1 (ko) * 2007-04-18 2014-03-12 엘지전자 주식회사 무선통신 시스템에서 초기 레인징 수행 방법
US7782050B2 (en) * 2008-04-11 2010-08-24 Infineon Technologies Ag Hall effect device and method
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
US8093891B2 (en) * 2009-03-02 2012-01-10 Robert Bosch Gmbh Vertical Hall Effect sensor
EP2234185B1 (de) * 2009-03-24 2012-10-10 austriamicrosystems AG Vertikaler Hallgenerator und Verfahren zur Herstellung eines vertikalen Hallgenerators
DE102009027338A1 (de) * 2009-06-30 2011-01-05 Robert Bosch Gmbh Hall-Sensorelement und Verfahren zur Messung eines Magnetfelds
DE102009038938B4 (de) * 2009-08-26 2013-10-10 Austriamicrosystems Ag Verfahren zur Herstellung eines vertikalen Hall-Sensors
US9484525B2 (en) * 2012-05-15 2016-11-01 Infineon Technologies Ag Hall effect device
KR102103608B1 (ko) * 2014-07-16 2020-04-23 매그나칩 반도체 유한회사 수직형 홀 센서, 홀 센서 모듈 및 그 제조 방법
JP6695116B2 (ja) * 2014-11-26 2020-05-20 エイブリック株式会社 縦型ホール素子
EP3794649A1 (de) * 2018-05-18 2021-03-24 LFoundry S.r.l. Vertikale hallelemente mit reduziertem versatz und verfahren zu ihrer herstellung
EP3884531B1 (de) 2018-11-21 2023-01-11 LFoundry S.r.l. Integrierte hall-schaltung und entsprechendes verfahren zur herstellung einer integrierten hall-schaltung mittels wafer-stapelung
US20220246840A1 (en) * 2019-07-08 2022-08-04 Lfoundry S.R.L. Hall integrated sensor and corresponding manufacturing process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH668146A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
CH668147A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
DE10125425A1 (de) * 2001-05-25 2002-12-05 Bosch Gmbh Robert Vorrichtung zur Messung einer B-Komponente eines Magnetfeldes, Magnetfeldsensor und Strommesser
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060170406A1 (en) 2006-08-03
JP2006210731A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
DE102006000028A1 (de) Hall-Element und dessen Herstellungsverfahren
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE102012211221B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102006045914B4 (de) Halbleitervorrichtung insbesonere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung
DE10133543B4 (de) Bidirektionales Halbleiterbauelement
DE10362334B4 (de) Halbleitervorrichtung mit epitaktisch gefülltem Graben und Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben
EP0148330B1 (de) Integrierbares Hallelement
DE10220810B4 (de) Halbleiterbauteil
DE102014212651B4 (de) Widerstandselement mit spezifischem Piezowiderstandskoeffizienten, stresskompensiertes Sensorsystem und Verfahren
DE102015202121B4 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102004022199B4 (de) Chip einer Halbleiteranordnung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011055354A1 (de) Integrierte Induktionsspule und Verfahren zum Herstellen einer integrierten Induktionsspule
DE10203479A1 (de) Halbleitereinrichtung
DE112013005770B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102013105537A1 (de) Mit einem Gate versehene Diode, Batterieladeanordnung und Generatoranordnung
DE102011002580A1 (de) Hall-Sensor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee