DE102005058466A1 - Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion - Google Patents

Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion Download PDF

Info

Publication number
DE102005058466A1
DE102005058466A1 DE200510058466 DE102005058466A DE102005058466A1 DE 102005058466 A1 DE102005058466 A1 DE 102005058466A1 DE 200510058466 DE200510058466 DE 200510058466 DE 102005058466 A DE102005058466 A DE 102005058466A DE 102005058466 A1 DE102005058466 A1 DE 102005058466A1
Authority
DE
Germany
Prior art keywords
diffusion
channel
area
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510058466
Other languages
English (en)
Inventor
Walter Michael Weber
Eugen Dr. Unger
Franz Dr. Kreupl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510058466 priority Critical patent/DE102005058466A1/de
Publication of DE102005058466A1 publication Critical patent/DE102005058466A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren folgende Schritte umfasst: DOLLAR A - Ausbilden einer Halbleiterkanalstruktur (20) mit zumindest einem ersten Kontaktierungsbereich (30), zumindest einem zweiten Kontaktierungsbereich (32) und zumindest einem Kanalbereich (28), der im Wesentlichen entlang eines Kanalpfades verlaufend den zumindest einen ersten Kontaktierungsbereich (20) mit dem zumindest einen zweiten Kontaktierungsbereich (30) verbindet; DOLLAR A - Anordnen zumindest eines ersten Diffusionsreservoirs (34) an dem zumindest einen ersten Kontaktierungsbereich (30); DOLLAR A - Diffundieren von Diffusionsmaterial aus dem ersten Diffusionsreservoir (34) in den Kanalbereich (28) derart, dass durch eine zumindest teilweise im Wesentlichen zum Kanalpfad parallele Diffusion des Diffusionsmaterials innerhalb des Kanalbereichs (28) im Kanalbereich (28) eine erste elektrisch leitfähige Kontaktzuführung (40) mit einer ersten Zuführungslänge gebildet wird, die kürzer ist als die Länge des Kanalpfades.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer selbstjustiert hergestellten Länge eines aktiven Kanals und insbesondere ein Verfahren zur selbstjustierten Herstellung eines aktiven Kanals durch Diffusion.
  • Die immer voranschreitenden Zielsetzungen für hochintegrierte Schaltkreise in Bezug auf Integrationsdichte, Schaltgeschwindigkeiten und Energieverbrauch stellen auch immer höhere Anforderungen an die einzelnen elektronischen Komponenten der integrierten Schaltkreise. Für Transistoren betreffen diese Anforderungen insbesondere eine immer kleiner werdende Kanallänge. Um dabei Kurzkanaleffekte zu vermeiden und insbesondere eine ausreichende Steuerbarkeit der Transistoren zu erreichen, muss auch die Kanaldicke skaliert werden.
  • Eine bereits etablierte Methode zur Verbesserung der Steuerbarkeit von Feldeffekttransistoren (FETs) ist die Ausgestaltung der Transistoren als FinFETs. FinFETs sind MOSFET-Doppelgate-Transistoren die vorzugsweise auf einem SOI-Substrat (silicon on insulator) ausgebildet sind, wobei das Gate auf zwei, drei oder vier Seiten des Kanals angeordnet ist oder gleichsam um den Kanal herum gewickelt ist, also den Kanal in den Richtungen senkrecht zur Kanallängsrichtung, also senkrecht zur hauptsächlichen Stromrichtung vollständig umgibt. Diese Strukturen wurden FinFETs genannt, weil der Kanalbereich wie eine Finne bzw. Flosse auf einer Prozessoberfläche angeordnet ist. FinFET-Bauelemente haben deutlich kürzere Schaltzeiten und höhere Stromdichten als herkömmliche CMOS- Bauelemente.
  • Eine andere Verfahrensweise und eine Vielzahl neuer Perspektiven für die Gestaltung zukünftiger Transistorbauelemente eröffnet die Entwicklung von Halbleiternanodrähten, die mittlerweile in immer besser kontrollierbarer Weise mit sehr hohen Aspektverhältnissen (Länge zu Dicke), einer hohen Homogenität bzw. Kristallqualität und in einem weiten Spektrum verschiedener Materialien und Leitfähigkeiten hergestellt werden können. Es handelt sich dabei um meist katalytisch hergestellte Drähte mit einer Dicke von vorzugsweise nicht mehr als 100 nm und einer Länge von teilweise vielen μm.
  • Die elektrischen Eigenschaften solcher Nanodrähte aus Halbleitermaterial, wie z.B. Silizium, Germanium, Galliumnitrid, usw., konnten in den letzten Jahren so weit verbessert werden, dass sich Halbleiternanodrähte für den Einsatz als Transistorkanäle in Feldeffekttransistoren eignen. Beispielsweise zeigten Cui et al. in NANO LETTERS, Vol. 3, No. 2, 149–152 (2003) funktionsfähige Feldeffekttransistoren mit einkristallinen Siliziumnanodrähten als Transistorkanal. Dabei wurden Nanodrähte mit Durchmessern von teilweise nur wenigen nm mit kontrollierbaren p-Dotierungen realisiert. Dabei konnten Defektzustände in den Nanodrähten soweit passiviert werden, dass die Leitfähigkeit der Nanodrähte über eine Gatestruktur gesteuert werden konnte.
  • Wie von Wu et al. in nature 430, 61 (2004) demonstriert wurde, können einkristalline Siliziumnanodrähte durch radiales Eindiffundieren von Nickel unter Bildung von Nickelsilizid (NiSi) auch mit einer metallischen Leitfähigkeit hergestellt werden. Sogar Halbleiterheterostrukturen lassen sich mittlerweile in Halbleiternanodrähten integrieren. So demonstrierten Lu et al. in PNAS vol. 102, no. 29, 10046–10051 (2005) die Realisierung von eindimensionalen Löchergasen in Germanium/Silizium-Heterostruktur-Nanodrähten.
  • Der Einsatz dieser innovativen Technologien erlaubt die Herstellung von Transistorkanälen mit deutlich reduziertem Querschnitt bei gleichzeitiger Aufrechterhaltung einer erforderlichen elektrischen Leitfähigkeit. Damit könnte auch bei einer weiteren Reduzierung von Kanallängen bzw. Gatelängen in zukünftigen Transistorgenerationen die Steuerbarkeit verbessert werden. Insbesondere lassen sich dadurch auch kurze Kanäle zuverlässig verarmen.
  • Die Herstellung solcher kurzer steuerbarer, d.h. aktiver Kanäle bzw. entsprechender Gatestrukturen stellt aber weiterhin hohe Anforderungen an die räumliche Auflösung lithographischer Prozessschritte. Bei Kanallängen die deutlich unterhalb der Wellenlänge von sichtbarem Licht liegen, muss sogar teilweise auf aufwendigere und teurere Lithographieverfahren, wie z.B. Elektronenstrahllithographie, ausgewichen werden. In jedem Fall ist insbesondere bei den sehr kurzen Kanallängen eine hohe Präzision beispielsweise bei der Justierung der Lithographieschritte erforderlich. Sowohl die Vielzahl an Lithographie-, Ätz- und Abscheideschritten als auch deren erforderliche Präzision bei der Herstellung von kurzen Transistorkanälen stellen zum einen oft Grenzen der technischen Realisierbarkeit, in jedem Fall aber einen hohen Kostenfaktor dar.
    •
  • Daher ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur vereinfachten Herstellung einer Halbleitervorrichtung und insbesondere von Halbleiterkanalstrukturen mit kurzer aktiver Kanallänge sowie eine solche Halbleitervorrichtung anzugeben.
  • Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Halbleitervorrichtung mit den in Anspruch 1 aufgeführten Merkmalen und eine Halbleitervorrichtung mit den in Anspruch 19 aufgeführten Merkmalen. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Somit wird gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer Transistorkanalstruktur, besonders bevorzugt einer Kanalstruktur eines Feldeffekttransistors, angegeben, welches folgende Schritt umfasst:
    • – Ausbilden einer Halbleiterkanalstruktur mit zumindest einem ersten Kontaktierungsbereich, zumindest einem zweiten Kontaktierungsbereich und zumindest einem Kanalbereich, der im wesentlichen entlang eines Kanalpfades verlaufend den zumindest einen ersten Kontaktierungsbereich mit dem zumindest einen zweiten Kontaktierungsbereich verbindet;
    • – Anordnen zumindest eines ersten Diffusionsreservoirs an den zumindest einen ersten Kontaktierungsbereich;
    • – Diffundieren von Diffusionsmaterial aus dem ersten Diffusionsreservoir in den Kanalbereich derart, dass durch eine zumindest teilweise im wesentlichen zum Kanalpfad parallele Diffusion des Diffusionsmaterials innerhalb des Kanalbereichs im Kanalbereich eine erste elektrisch leitfähige Kontaktzuführung mit einer ersten Zuführungslänge entlang des Kanalpfades gebildet wird, die kürzer ist als die Länge des Kanalpfades bzw. des Kanalbereichs.
  • Durch ein Verfahren gemäß der vorliegenden Erfindung wird somit ein aktiver Bereich des Kanalbereichs als der von der Diffusion nicht betroffene Bereich gebildet, der in Längsrichtung des Kanals bzw. in Richtung des Kanalpfades kürzer ist als der ursprüngliche Kanalbereich vor der Diffusion. Das erfindungsgemäße Verfahren erlaubt also ein Verkürzen eines aktiven Gebiets bzw. Kanals ohne entsprechend hohe Anforderungen an lithographische Verfahrensschritte zu stellen.
  • Dabei wird gleichzeitig ein Teil des ursprünglichen langen Kanalbereichs zu einer elektrisch leitfähigen Kontaktzuführung ausgebildet die eine Ankontaktierung des aktiven Gebietes ermöglicht. Die Kontaktzuführung bildet somit eine elektrische Verbindung zwischen dem ersten Kontaktierungsbereich und dem vom aktiven Bereich gebildeten aktiven Gebiet.
  • Die Diffusion zur Ausbildung der zumindest einen Kontaktzuführung erfolgt dabei zumindest teilweise in einer Richtung parallel zum Kanalpfad. Je nach Geometrie des zumindest einen Diffisionsreservoirs, des entsprechenden Kontaktierungsbereichs und des Kanalbereichs tritt dabei üblicherweise auch eine Diffusion in andere Richtungen auf. Durch eine räumliche Begrenzung des Kontaktierungsbereichs in diese anderen Richtungen kann aber beispielsweise dieser unter Umständen nicht erwünschte Effekt vermindert oder unterdrückt werden. Im Allgemeinen ist allerdings eine isotrope Diffusion für die Ausführung der vorliegenden Erfindung nicht notwendigerweise hinderlich.
  • Der Kanalbereich erstreckt sich von dem zumindest einen ersten Kontaktierungsbereich bis zu dem zumindest einen zweiten Kontaktierungsbereich. Dabei folgt er im wesentlichen einer Verbindungslinie, dem Kanalpfad, zwischen den beiden Kontaktierungsbereichen. Vorzugsweise ist der Kanalpfad zumindest bereichsweise geradlinig. Besonders bevorzugt ist der Kanalpfad auf seiner gesamten Länge zwischen den Kontaktierungsbereichen im wesentlichen geradlinig. In einer alternativen Ausführungsform könnte der Kanalpfad zumindest bereichsweise eine Krümmung und/oder zumindest einen Knick aufweisen. Der Kanalbereich ist dabei vorzugsweise im wesentlichen symmetrisch um den Kanalpfad angeordnet. Bevorzugt bildet der Durchstoßpunkt des Kanalpfades durch die Querschnittflächen des Kanalbereichs senkrecht zum Kanalpfad zumindest bereichsweise den Flächenschwerpunkt der Querschnittsflächen. Unter der Länge des Kanalbereichs ist dabei vorzugsweise die Länge des Kanalpfads, also insbesondere dessen Kurvenlänge zu verstehen.
  • Die Kontaktierungsbereiche stellen Bereiche der Halbleiterkanalstruktur dar, die vorzugsweise integral mit dem Kanalbereich ausgebildet werden. Sie umfassen vorzugsweise Halbleitermaterial und müssen sich bei der Herstellung der Halbleiterkanalstruktur nicht konstruktiv gegen den Kanalbereich abgrenzen, sondern stellen vorzugsweise jene Bereiche der Halbleiterkanalstruktur dar, an denen das erste bzw. ein zweites Diffusionsreservoir angeordnet wird. Alternativ könnten die Kontaktierungsbereich auch zumindest teilweise als Metallisierung zur Ankontaktierung des Kanalbereichs ausgebildet sein.
  • Vorzugsweise ist die Ausdehnung des Kanalbereichs zumindest bereichsweise in zumindest eine Richtung senkrecht zum Kanalpfad kleiner als die Länge des Kanalpfads. Somit ist vorzugsweise die Länge des Kanalbereichs größer als seine Breite und Höhe.
  • Vorzugsweise umfasst das Verfahren ferner die Schritte:
    • – Anordnen zumindest eines zweiten Diffusionsreservoirs an den zumindest einen zweiten Kontaktierungsbereich;
    • – Diffundieren von Diffusionsmaterial aus dem zweiten Diffusionsreservoir in den Kanalbereich derart, dass durch eine zumindest teilweise im wesentlichen zum Kanalpfad parallele Diffusion des Diffusionsmaterials innerhalb des Kanalbereichs im Kanalbereich eine zweite elektrisch leitfähige Kontaktzuführung mit einer zweiten Zuführungslänge entlang des Kanalpfades gebildet wird, wobei die Summe der ersten und der zweiten Zuführungslänge kleiner ist als die Länge des Kanalpfades.
  • Diese Schritte werden besonders bevorzugt zusammen bzw. gleichzeitig mit den entsprechenden Schritten für den ersten Kontaktierungsbereich durchgeführt.
  • Das erste bzw. zweite Diffusionsreservoir wird dabei vorzugsweise derart an den Kontaktierungsbereich angeordnet, dass das Diffusionsreservoir nicht direkt an den Kanalbereich angrenzt. Besonders bevorzugt erfolgt die Diffusion aus dem ersten bzw. zweiten Diffusionsreservoir in den Kanalbereich über bzw. durch den ersten bzw. zweiten Kontaktierungsbereich.
  • Das Anordnen des ersten und/oder zweiten Diffusionsreservoirs umfasst vorzugsweise eine lithographische Strukturierung des ersten bzw. zweiten Diffusionsreservoirs. Insbesondere weisen die Diffusionsreservoire vorzugsweise einen gegenseitigen Abstand auf, der größer als 50 nm, noch mehr bevorzugt größer als 100 nm, am meisten bevorzugt größer als 200 nm ist. Strukturen von mehr als 200 nm Größe lassen sich mit herkömmlichen lithographischen Verfahren zuverlässig realisieren. Die genauere Justierung des Kanalbereichs erfolgt dann durch Diffusion.
  • Vorzugsweise umfasst der Kanalbereich Silizium und/oder Germanium und/oder zumindest einen der III-V-Halbleiter BN, BP, BAs, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb und/oder zumindest einen der II-VI-Halbleiter ZnO, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe BeS, BeSe, BeTe, MgS, MgSe und/oder zumindest eine der Verbindungen GeS, GeSe, GeTe, SnS, SnSe, SnTe, PbO, PbS, PbSe, PbTe und/oder zumindest eine der Verbindungen CuF, CuCl, CuBr, CuI, AgF, AgCl, AgBr und/oder AgI. Besonders bevorzugt umfasst der Kanalbereich intrinsisches und/oder niedrig dotiertes Halbleitermaterial, vorzugsweise Silizium und/oder Germanium und/oder Galliumnitrid. Das erste und/oder zweite Diffusionsreservoir umfasst vorzugsweise Metall und/oder eine Metall-Legierung, besonders bevorzugt Nickel. Vorzugsweise besteht das Diffusionsreservoir im wesentlichen aus Metall. Bei gleichzeitiger Verwendung von Silizium im Kanalbereich wird somit im Schritt des Diffundierens vorzugsweise metallisch leitfähiges Metall-Silizid gebildet. Besonders bevorzugt ist das Abscheiden von Nickel als Diffusionsreservoir in Verbindung mit Silizium als Hauptbestandteil zumindest des Kanalbereichs. Dabei wird bei der Diffusion von Nickel in den Kanalbereich vorzugsweise Nickelsilizid gebildet.
  • Vorzugsweise wird die Halbleiterkanalstruktur an einer Substratoberfläche eines Substrats ausgebildet bzw. angeordnet. Besonders bevorzugt verläuft der Kanalpfad dabei zumindest bereichsweise im wesentlichen parallel zur Substratoberfläche. In einer besonders bevorzugten Ausführungsform umfasst das Substrat eine Substratisolationsschicht, deren erste, vorzugsweise zumindest bereichsweise planare Begrenzungsfläche die Substratoberfläche bildet und die über eine zweite, vorzugsweise zumindest bereichsweise im wesentlichen zur ersten Begrenzungsfläche parallele Begrenzungsfläche an einen vorzugsweise elektrisch leitfähig dotierten Substrathalbleiter angrenzt. Vorzugsweise dient als Ausgangsmaterial für das Substrat ein SOI-Wafer, dessen obere Siliziumschicht (SOI-Schicht) zumindest bereichsweise entfernt wird, um die darunterliegende BOX-Schicht (burried oxide) als zu Substratisolationsschicht freizulegen.
  • Vorzugsweise wird der Kanalbereich von einer Finne einer FinFET-Struktur gebildet. Die Halbleiterkanalstruktur wird somit vorzugsweise gemäß der Kanalstruktur eines FinFET ausgebildet. Der Kanalbereich ist somit vorzugsweise auf einer zumindest teilweise im wesentlichen planaren Grenzfläche eines Substrats angeordnet. Vorzugsweise weist der Kanalbereich dabei zumindest teilweise in einer Richtung senkrecht zu Grenzfläche eine größere Ausdehnung auf als in zumindest eine Richtung.
  • In einer bevorzugten Ausführungsform umfasst die Halbleiterkanalstruktur einen Nanodraht. Besonders bevorzugt ist der Nanodraht zumindest teilweise im wesentlichen monokristallin bzw. einkristallin, d.h. er besteht vorzugsweise zumindest bereichsweise auf einer Länge, die etwa seinem Durchmesser, vorzugsweise dem doppelten, am meisten bevorzugt mehr als dem fünffachen seines Durchmessers entspricht, aus einem Kristall. Der Kanalbereich weist vorzugsweise eine Länge zwischen 50nm und 1μm, noch mehr bevorzugt zwischen 100nm und 500nm auf. Der Kanalquerschnitt liegt vorzugsweise zwischen 10 nm2 und 104 nm2, noch mehr bevorzugt zwischen 100 nm2 und 2000 nm2.
  • In einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens erfolgt das Diffundieren von Diffusionsmaterial in den Kanalbereich durch Tempern der Halbleitervorrichtung bei einer Diffusionstemperatur. Der Diffusionsprozess wird somit thermisch angeregt. Dabei wird die Diffusionstemperatur vorzugsweise so gewählt, dass eine möglichst gute Diffusion des Diffusionsmaterials im Kanalbereich begünstigt wird, ohne eine Zerstörung der Kanalstruktur durch Diffusion des Materials des Kanalbereichs zu bewirken. Vorzugsweise liegt die Maximaltemperatur während der Diffusion in einem Bereich zwischen 350°C und 500°C, noch mehr bevorzugt in einem Bereich von 400°C bis 500°C und am meisten bevorzugt in einem Bereich zwischen 450°C und 470°C. Diese Temperaturen gelten besonders bevorzugt bei einer Bildung von NiSi (Nickelmonosilizid). Für die Diffusion anderer Diffusionsmaterialien und insbesondere anderer Metalle in Silizium werden je nach beabsichtigtem Diffusionsverhalten andere Temperaturen bevorzugt.
  • Vorzugsweise wird die erste und/oder zweite Zuführungslänge durch die Diffusionstemperatur und/oder Temperzeit festgelegt.
  • Hierbei wird vorzugsweise ausreichend Material in den Diffusionsreservoiren zur Verfügung gestellt und der Diffusionsprozess nach Erreichen der gewünschten Länge der ersten und/oder zweiten Kontaktzuführung durch Beenden des Temperschritts, also durch Absenken der Temperatur beendet.
  • In einer weiteren bevorzugten Ausführungsform wird die erste und/oder zweite Zuführungslänge durch die am ersten bzw. zweiten Kontaktierungsbereich zur Verfügung gestellte Menge an Diffusionsmaterial im ersten bzw. zweiten Diffusionsreservoir festgelegt. Hierbei wird die Vorrichtung vorzugsweise so lange auf ausreichend hoher Temperatur gehalten, bis das am ersten und/oder zweiten Kontaktierungsbereich zur Verfügung stehende Material aufgebraucht ist und der Diffusionsprozess dadurch zum Erliegen kommt oder zumindest verlangsamt wird.
  • Vorzugsweise ist die erste und/oder zweite Zuführungslänge größer als 5%, besonders bevorzugt größer als 10%, noch mehr bevorzugt größer als 20% und am meisten bevorzugt größer als 45% des Länge des Kanalpfades also der Kanallänge.
  • Die erste und/oder zweite Zuführungslänge ist vorzugsweise größer als die mittlere Ausdehnung des Kanalbereichs senkrecht zum Kanalpfad, vorzugsweise mehr als 2-mal so groß, noch mehr bevorzugt mehr als 5-mal so groß und am meisten bevorzugt mehr als 10-mal so groß.
  • Vorzugsweise erfolgt vor dem Anordnen des zumindest einen ersten und/oder zweiten Diffusionsreservoirs ein Abtragen einer oberflächlichen Isolatorschicht, insbesondere einer natürlichen Oxidschicht zumindest teilweise vom ersten bzw. zweiten Kontaktierungsbereich. Insbesondere erfolgt der Schritt des Abtragens des Isolatorschicht durch Ätzen mit Flusssäure (HF-Dip). Das Entfernen der natürlichen Oxidschicht ist insbesondere dann bevorzugt, wenn die Halbleiterkanalstruktur Si und/oder Ge und/oder SiGe umfasst.
  • Vorzugsweise wird an einem aktiven Bereich, welcher sich als der nicht von den Kontaktzuführungen eingenommene Bereich des Kanalbereichs ausbildet, zumindest bereichsweise eine Gateisolatorschicht angeordnet. Weiter bevorzugt wird zumindest bereichsweise an der Gateisolationsschicht eine Gateelektrode angeordnet.
  • In einem weiteren Aspekt stellt die vorliegende Erfindung neben dem beanspruchten Verfahren auch eine Halbleitervorrichtung bereit, welche umfasst:
    • – zumindest eine Halbleiterkanalstruktur mit zumindest einem ersten Kontaktierungsbereich, zumindest einem zweiten Kontaktierungsbereich und zumindest einem Kanalbereich, der im wesentlichen entlang des Kanalpfades verlaufend den zumindest einen ersten Kontaktierungsbereich mit dem zumindest einen zweiten Kontaktierungsbereich verbindet und der zumindest eine erste elektrisch leitfähige Kontaktzuführung und einen aktiven Bereich umfasst, wobei der aktive Bereich vom ersten Kontaktierungsbereich beabstandet ist und über die erste Kontaktzuführung mit dem ersten Kontaktierungsbereich elektrisch leitfähig verbunden ist; und
    • – zumindest ein erstes Diffusionsreservoir, das an den zumindest einen ersten Kontaktierungsbereich, vorzugsweise aber nicht an die zumindest eine Kontaktzuführung angeordnet ist und zumindest ein erstes Diffusionsmaterial vorzugsweise als Hauptbestandteil umfasst, wobei sich die Materialzusammensetzung der zumindest einen Kontaktzuführung von der Materialzusammensetzung des aktiven Bereichs im wesentlichen durch die Einlagerung von insbesondere aus dem ersten Diffusionsreservoir in die erste Kontaktzuführung vorzugsweise zumindest teilweise in einer Richtung parallel zum Kanalpfad diffundiertem ersten Diffusionsmaterial unterscheidet.
  • Vorzugsweise ist die erfindungsgemäße Halbleitervorrichtung durch ein Verfahren gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens hergestellt. Dabei sind besonders bevorzugt die durch einen der beschriebenen Verfahrensschritte hergestellten konstruktiven Merkmale und deren bevorzugte Ausführungsformen in einer bevorzugten Ausführungsform der erfindungsgemäßen Halbleitervorrichtung realisiert.
  • Insbesondere weist der Kanalbereich vorzugsweise zumindest eine zweite Kontaktzuführung auf, die besonders bevorzugt zumindest in ihrer Zusammensetzung und/oder ihren Materialeigenschaften und/oder ihrer elektrischen Leitfähigkeit entsprechend der ersten Kontaktzuführung ausgestaltet ist und in analoger Weise mit dem zweiten Kontaktierungsbereich in Beziehung steht. Somit ist vorzugsweise der aktive Bereich von dem zweiten Kontaktierungsbereich beabstandet und über die zweite Kontaktzuführung mit dem zweiten Kontaktierungsbereich elektrisch leitfähig verbunden. Außerdem umfasst die Halbleiterkanalstruktur vorzugsweise einen Nanodraht und insbesondere einen Halbleiter-Nanodraht und besonders bevorzugt einen Si-Nanodraht.
  • Insbesondere umfasst die Halbleitervorrichtung vorzugsweise zumindest ein zweites Diffusionsreservoir, das an den zumindest einen zweiten Kontaktierungsbereich, vorzugsweise aber nicht an die zumindest eine zweite Kontaktzuführung angeordnet ist und zumindest ein zweites Diffusionsmaterial vorzugsweise als Hauptbestandteil umfasst. Vorzugsweise weist das erste und zweite Diffusionsreservoir die selbe Materialzusammensetzung auf.
  • Insbesondere ist die elektrische Leitfähigkeit der ersten und/oder zweiten Kontaktzuführung durch die Einlagerung des Diffusionsmaterials aus dem ersten bzw. zweiten Diffusionsreservoir gegenüber der elektrischen Leitfähigkeit des aktiven Bereichs erhöht. Besonders bevorzugt weist die erste und/oder die zweite Kontaktzuführung eine metallische Leitfähigkeit auf, während der aktive Bereich vorzugsweise intrinsisches oder niedrig dotiertes Halbleitermaterial umfasst und insbesondere eine entsprechende Leitfähigkeit aufweist, die beispielsweise durch das Anlegen eines elektrischen Feldes, wie z.B. in einem Feldeffekttransistor, verändert bzw. gesteuert werden kann.
  • Besonders bevorzugt umfasst das erste und/oder zweite Diffusionsmaterial Metall und insbesondere Nickel. Somit erfolgt die Ankontaktierung der Halbleiterkanalstruktur vorzugsweise über dasselbe Metall, das zur Erhöhung bzw. zur Festlegung der elektrischen Leitfähigkeit der ersten und/oder zweiten Kontaktzuführung in diese eindiffuniert ist. Dies bewirkt eine besonders einfache und zuverlässige Kontaktierung der Halbleiterkanalstruktur und insbesondere eine einfache und zuverlässige Ankontaktierung des aktiven Bereichs.
    •
  • Die Erfindung wird nachfolgend mit Bezug auf begleitende Zeichnungen bevorzugter Ausführungsformen beispielhaft beschrieben. Dabei zeigen:
  • 1A–5A: Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Herstellungsstadien gemäß einer ersten bevorzugten Ausführungsform der Erfindung;
  • 6A–7A: Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Herstellungsstadien mit einer Gateelektrode gemäß einer zweiten bevorzugten Ausführungsform;
  • 8A: Querschnittsansichten einer Halbleitervorrichtung mit einer Gateelektrode gemäß einer zweiten bevorzugten Ausführungsform;
  • 1B–8B: Querschnittsansichten der Halbleitervorrichtungen von 1A bis 8A entlang der jeweiligen Schnittebene X-X;
  • 9 und 10A: REM-Aufnahme einer Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 10B: EDX-Spektren, aufgenommen an drei verschiedenen Punkten der Vorrichtung von 10A;
  • 11A und B: REM-Aufnahmen zur Demonstration des gemäß der vorliegenden Erfindung eingesetzten Diffusionsprozesses;
  • 12 und 13: REM-Aufnahme einer Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung; und
  • 14: Transistorkennlinie einer Halbleitervorrichtung, die gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens hergestellt wurde.
  • Die Erfindung wird anhand von bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleitervorrichtung beschrieben. Die Figuren zeigen das Verfahrensprodukt in den wichtigsten Verfahrensstadien, wobei nicht alle Verfahrensschritte, die der Fachmann in bekannter Weise durchführen kann, explizit dargestellt werden.
  • In 1A bis 5A sind Querschnittsansichten des Verfahrensprodukts eines ersten bevorzugten Verfahrens gemäß der vorliegenden Erfindung dargestellt. Die 1B bis 5B zeigen die zugehörigen Querschnittsansichten des Verfahrensprodukts in den Schnittebenen X-X der 1A bis 5A.
  • In der ersten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird, wie in 1A gezeigt, zunächst ein Substrat 10 bereitgestellt, welches einen Substrathalbleiter 12 umfasst. Vorzugsweise ist der Substrathalbleiter 12 elektrisch leitfähig dotiert. Insbesondere wird er beispielsweise von einem p-dotierten Siliziumwafer gebildet. Das Substrat 10 weist eine Substratgrenzfläche 14 auf, über die eine Substratisolationsschicht 16 an den Substrathalbleiter 12 angrenzt. Die Substratisolationsschicht 16 umfasst vorzugsweise einen Isolator mit derart hoher Qualität und niedriger Defektdichte, dass er als Gateisolator einsetzbar ist. Vorzugsweise wird die Substratisolationsschicht 16 durch eine Oxidschicht und insbesondere eine SiO2-Schicht gebildet. Die Substratisolationsschicht 16 weist eine Grenzfläche 18 auf, die als Substratoberfläche 18 des Substrats 10 dient. Insbesondere könnte in einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens als Ausgangsmaterial für das Substrat 10 ein SOI-Wafer (silicon on insulator) bereitgestellt werden, dessen vergrabene Oxidschicht (BOX, burried oxide) die Substratisolationsschicht 16 bildet und dessen SOI-Schicht (meist eine dünne monokristalline Siliziumschicht auf der BOX-Schicht) zumindest bereichsweise entfernt wird, um die BOX-Schicht zumindest bereichsweise freizulegen.
  • In einem nächsten Verfahrensschritt wird an der Substratoberfläche 18 eine Halbleiterkanalstruktur 20 angeordnet. In der gezeigten Ausführungsform wird die Halbleiterkanalstruktur 20 von einem Nanodraht 22 gebildet, der von einer natürlichen Oxidschicht 24 umgeben ist. Besonders eignet sich in diesem Zusammenhang ein intrinsischer oder niedrig dotierter Siliziumnanodraht, der entweder direkt auf der Substratoberfläche 18 in bekannter Weise katalytisch gewachsen oder durch Sprühen auf die Substratoberfläche 18 aufgebracht wird.
  • Wie 1B zeigt, weist der Nanodraht 22 einen im wesentlichen kreisförmigen Querschnitt senkrecht zu einer Längsachse 26 auf. Der gezeigte Nanodraht 22 ist dabei gestreckt und in seiner gesamten Länge an der Substratoberfläche 18 anliegend angeordnet. Die Längsachse 26 verläuft somit parallel zur Substratoberfläche 18 und stellt einen Kanalpfad dar, entlang dem ein Kanalbereich 28 verläuft. Der Kanalbereich 28 wird durch einen zentralen bzw. mittleren Teil der Halbleiterkanalstruktur 20 gebildet. Die Enden des Nanodrahtes 22 bzw. der Halbleiterkanalstruktur 20 bilden einen ersten Kontaktierungsbereich 30 und einen zweiten Kontaktierungsbereich 32. In der gezeigten Ausführungsform sind die Kontaktierungsbereiche 30 und 32 in diesem frühen Stadium des Herstellungsverfahrens noch nicht konstruktiv gegen den Kanalbereich 28 abgegrenzt. Sie sind in der Halbleiterkanalstruktur 20 integral mit dem Kanalbereich 28 ausgebildet.
  • In einer alternativen Ausführungsform könnten die Kontaktierungsbereiche 30 und 32 sich bereits in diesem Stadium des Herstellungsverfahrens konstruktiv vom Kanalbereich abgrenzen, indem sie beispielsweise einen Querschnitt senkrecht zur Längsachse 26 aufweisen, der größer ist als der Querschnitt des Kanalbereichs 28 senkrecht zur Längsachse 26. Dies könnte sich besonders dann eignen, wenn anstelle eines Nanodrahtes eine Kanalstruktur gemäß einer FinFET-Geometrie hergestellt wird.
  • Wie in 2A und 2B gezeigt, wird in dem nächsten Verfahrensschritt die natürliche Oxidschicht 24 vom Nanodraht 22 abgelöst bzw. abgetragen. Dies kann beispielsweise durch nasschemisches Ätzen mittels Flusssäure (HF) erfolgen. Dieser sogenannte HF-Dip eignet sich besonders für Si-Nanodrähte, die von einem natürlichen Siliziumoxid bedeckt sind. Die Entfernung der natürlichen Oxidschicht 24 erfolgt vorzugsweise zumindest am ersten 30 und/oder zweiten Kontaktierungsbereich 32. Dadurch wird vermieden, dass die natürliche Oxidschicht 24 eine Barriere für die spätere Diffusion von Diffusionsmaterial in die Kontaktierungsbereiche bildet. Nach dem HF-Dip bleibt die Oberfläche typischerweise etwa 20 min. mit Wasserstoff terminiert und oxidiert während dieser Zeit nicht.
  • Anschließend werden, wie in 3A und 3B dargestellt, in einem vorzugsweise lithographischen Verfahrensschritt an den ersten Kontaktierungsbereich 30 bzw. an den zweiten Kontaktierungsbereich 32 ein erstes Diffusionsreservoir 34 bzw. ein zweites Diffusionsreservoir 36 angeordnet. Das erste 34 und/oder zweite Diffusionsreservoir 36 umfasst vorzugsweise zumindest ein Metall, wie z.B.: Nickel, und/oder eine Metall-Legierung und bildet Metallpads, die die Enden des Nanodrahtes, also die Kontaktierungsbereiche 30 und 32, vorzugsweise vollständig einbetten. Vorzugsweise ist der Überlapp zwischen den Metallpads und dem Nanodraht 22 in einer Richtung parallel zur Längsachse 26 bzw. parallel zum Kanalpfad zumindest zweimal so groß wie der Durchmesser des Nanodrahtes 22 und besonders bevorzugt zumindest 40 nm. Die Dicke bzw. Höhe der Metallpads in einer Richtung senkrecht zur Substratoberfläche 18 ist vorzugsweise zumindest 5mal so groß wie der Durchmesser des Nanodrahtes und besonders bevorzugt zumindest 100 nm. Dadurch wird ausreichend Materialvorrat für den späteren Diffusionsprozess bereitgestellt. Die Metallpads könnten beispielsweise durch Sputtern oder Aufdampfen an die Kontaktierungsbereiche angeordnet werden.
  • In einer alternativen, nicht gezeigten Ausführungsform könnten die Diffusionsreservoire 34 und 36 bereits auf dem Substrat 10 abgeschieden werden bevor der Nanodraht 22 an der Substratoberfläche 18 angeordnet wird. In diesem Fall des nachträglichen Anordnens der Halbleiterkanalstruktur 20 würden dessen Enden, also die Kontaktierungsbereiche 30 und 32 auf den Diffusionsreservoiren 34 und 36 zum liegen kommen. Die Diffusionsreservoire 34 und 36, also die Metallpads, würden damit die Kontaktierungsbereiche 30 und 32 nicht vollständig umgeben bzw. sie einbetten. Vorzugsweise wird aber auch in diesem Fall der mittlere Bereich der Halbleiterkanalstruktur 20 und insbesondere der Kanalbereich 28 zumindest teilweise direkt an der Substratoberfläche 18 angeordnet.
  • Die Kontaktierungsbereiche und/oder die Diffusionsreservoire weisen vorzugsweise einen gegenseitigen Abstand von zumindest 50 nm, noch mehr bevorzugt zumindest 100 nm, besonders bevorzugt mehr als 250 nm, am meisten bevorzugt mehr als 500 nm. Vorzugsweise ist der gegenseitige Abstand der Kontaktierungsbereiche bzw. der Diffusionsreservoire nicht größer als 1 μm.
  • Insbesondere beim nachträgliche Anordnen der Diffusionsreservoire 34 und 36 bzw. Metallpads könnte sich je nach verwendetem Abscheideverfahren zumindest an der frei liegenden Oberfläche der Halbleiterkanalstruktur 20, also dem Kanalbereich 28, wiederum eine Oxidschicht 38 bilden, die, wie in 4A und 4B gezeigt, in einem nachfolgenden Schritt entfernt werden kann.
  • Anschließend wird die Halbleitervorrichtung vorzugsweise in einer sauerstoffarmen Atmosphäre, die beispielsweise Argon enthält, auf eine Diffusionstemperatur aufgeheizt. Die Diffusionstemperatur liegt dabei vorzugsweise über 350°C. In einem bevorzugten Verfahren wird die Temperatur kontinuierlich in einer Rampe mit einer Starttemperatur zwischen 250°C und 300°C und einer Endtemperatur zwischen 450°C und 480°C über eine Zeit von etwa 20 Minuten langsam erhöht. Alternativ könnte die Temperung der Halbleitervorrichtung auch nach einem RTP-Verfahren (Rapid Thermal Processing)erfolgen, wobei die Temperatur in einer sehr viel kürzeren Zeit von beispielsweise etwa 3 Minuten auf über 400°C erhöht und dann beispielsweise für ca. 1 Minute bei etwa 470°C gehalten wird. Diese angegebenen Temperaturwerte eignen sich besonders, um eine Diffusion von Nickel aus den Diffusionsreservoiren 34 und 36 in den Siliziumnanodraht zu bewirken.
  • Dabei diffundiert Nickel aus den Diffusionsreservoiren 34 und 36 in die Kontaktierungsbereiche 30 bzw. 32 und durch diese Kontaktierungsbereiche zumindest teilweise in axialer Richtung, d.h. zumindest teilweise im wesentlichen parallel zur Längsachse 26 in den Kanalbereich 28 hinein, wie in 5A gezeigt. Im Nanodraht 22 wird dabei elektrisch leitfähiges Nickelsilizid gebildet. Insbesondere werden im Kanalbereich 28 eine erste elektrisch leitfähige Kontaktzuführung 40 und eine zweite elektrisch leitfähige Kontaktzuführung 42 gebildet. Der weiterhin im wesentlichen nickelfreie Bereich im Kanalbereich 28 zwischen den Kontaktzuführungen 40 und 42 bildet einen aktiven Bereich 44 mit einer aktiven Länge LG parallel zur Längsachse 26 des Nanodrahts 22, die mit steigender Zuführungslänge L1 und L2 der ersten bzw. Kontaktzuführung immer kürzer wird.
  • Aufgrund nichtlinearer Diffusionsprozesse entsteht im Übergangsbereich zwischen den Kontaktzuführungen 40 und 42 einerseits und dem aktiven Bereich 44 andererseits vorzugsweise ein verhältnismäßig scharfes Konzentrationsprofil des Nickelgehalts im Nanodraht 22. Je nach Diffusionstemperatur und Diffusionsdauer lässt sich die erste bzw. zweite Zuführungslänge L1 bzw. L2 und damit die Länge LG des aktiven Bereichs 44 auf einen gewünschten Wert einstellen, der insbesondere kleiner sein kann, als die Auflösung herkömmlicher lithographischer Verfahren.
  • Bei einer Verwendung der gezeigten Halbleitervorrichtung als Feldeffekttransistor mit dem aktiven Bereich 44 als Transistorkanal lassen sich aufgrund der kurzen Kanallänge kurze Schaltzeiten des Transistors erreichen, ohne dass bei der Herstellung eines solchen Transistors entsprechend hohe Anforderungen an die Auflösung lithographischer Verfahrensschritte gestellt werden müssen wie in herkömmlichen Herstellungsverfahren von Transistoren vergleichbarer Geometrie. Die Anforderungen an lithographische Verfahrensschritte werden im wesentlichen durch die erforderliche Strukturierung der Diffusionsreservoire 34 und 36 festgelegt. Der Abstand der Diffusionsreservoire entspricht dabei vorzugsweise im wesentlichen der Länge des Kanalbereichs 28 und ist somit deutlich größer als die zu erzielende aktive Länge LG des aktiven Bereichs 44. Somit sind die Anforderungen an das Auflösungsvermögen der lithographischen Verfahrensschritte im Vergleich zur tatsächlich erreichbaren Transistorkanallänge relativ klein. Dies senkt zum einen die Herstellungskosten und ermöglicht zum anderen Transistorkanallängen, die mit herkömmlichen lithographischen Verfahren nicht erreichbar wären.
  • In der in 5A und 5B gezeigten Ausführungsform wird der elektrisch leitfähige Substrathalbleiter 12 als Gateelektrode und die Substratisolationsschicht 16 als Gateisolator zur Steuerung der Leitfähigkeit des intrinsischen oder niedrig dotierten aktiven Bereichs 44 eingesetzt. Die Kontaktierungsbereiche 30 und 32 zusammen mit den Kontaktzuführungen 40 und 42 dienen dabei als Source- bzw. Drain-Kontakte des Feldeffekttransistors. Vorzugsweise können die Metallpads der Diffusionsreservoire 34 und 36 zur Ankontaktierung des Source- bzw. Drain-Kontaktes dienen. Alternativ könnte das diffundierte Metall der Diffusionsreservoire wieder abgetragen und die Kontaktierungsbereiche in herkömmlicher Weise über Leiterbahnen, wie z.B.: Aluminiumleiterbahnen, ankontaktiert werden.
  • In einer zweiten bevorzugten Ausführungsform eines Herstellungsverfahrens gemäß der vorliegenden Erfindung, wie sie in den 6 und 7 dargestellt ist, wird nicht oder zumindest nicht allein ein elektrisch leitfähiger Substrathalbleiter 12 als Gateelektrode verwenden, sondern es wird zusätzlich oder anstelle dessen eine oben liegende Gateelektrode 46 (Topgate) vorgesehen, über die der aktive Bereich 44 gesteuert werden kann. Dazu wird zunächst, wie in 6 gezeigt, zumindest die frei liegende Oberfläche des aktiven Bereichs 44 vorzugsweise aber die gesamte Oberfläche der Halbleitervorrichtung mit einer Gateisolatorschicht 48 bedeckt. Als Gateisolatorschicht 48 wird vorzugsweise eine Dielektrikumsschicht mit hoher Dielektrizitätskonstante, wie z.B.: Hafniumoxid verwendet. Es lässt sich aber auch in herkömmlicherweise SiO2 verwenden. Auf der Gateisolatorschicht 48 wird anschließend die Gateelektrode 46 angeordnet, welche vorzugsweise in einem herkömmlichen lithographischen Verfahren aus einem Metall oder Polysilizium gebildet wird. Da der gesteuerte Bereich des Transistors durch die aktive Länge LG des aktiven Bereichs 44 und nicht durch die Breite LG_TOP des Topgates 46 festgelegt wird, werden wiederum keine extrem hohen Anforderungen an das Auflösungsvermögen des lithographischen Verfahrens zur Gateabscheidung gestellt.
  • Ein alternatives Verfahren zur Herstellung einer Halbleiterstruktur mit einem Topgate 46 ist in 8 dargestellt. Dabei wird die Gateisolatorschicht 48 durch Oxidation und insbesondere durch thermische Oxidation der Oberfläche des Siliziumnanodrahtes 22 gewonnen. Dabei lässt sich eine sehr hohe Qualität der Gateoxidschicht 48 erreichen. Allerdings darf ohne zusätzliche Anordnung weiterer Isolationsschichten das Topgate 46 in Richtung der Längsachse 26 nicht über die Gateoxidschicht 48 hinausragen, da ansonsten ein elektrischer Kontakt des Topgates 46 zu einem Source- oder DRAIN-Kontakt des Feldeffekttransistors entstehen würde. Bei einer sehr kleinen aktiven Länge LG sollte somit das Topgate 46 relativ genau positioniert werden.
  • Nachfolgend werden experimentelle Ergebnisse für Verfahrensprodukte aus bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens präsentiert.
  • Insbesondere zeigt 9 eine REM-Abbildung (Rasterelektronenmikroskop) in einer Draufsicht auf eine Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Ein Siliziumnanodraht 22 ist dabei auf einer Substratoberfläche 18, welche insbesondere als Oberfläche einer SiO2-Schicht ausgebildet ist, angeordnet. Am ersten Kontaktierungsbereich 30 der vom Nanodraht 22 gebildeten Halbleiterkanalstruktur 20 ist das erste Diffusionsreservoir 34 angeordnet. Dieses wurde insbesondere als Ni-Metallpad in einem lithographischen Verfahrensschritt derart auf der Substratoberfläche 18 abgeschieden, dass es den ersten Kontaktierungsbereich 30 bedeckt.
  • In einem anschließenden Temperschritt wurde eine Diffusion von Nickel aus dem ersten Diffusionsreservoir 34 in den ersten Kontaktierungsbereich 30 im wesentlichen in radialer Richtung des Nanodrahts 22 sowie eine weitere Diffusion von Nickel in den Kanalbereich 28 im wesentlichen in axialer Richtung, d.h. in Längsrichtung des Nanodrahts 22 bewirkt. Dabei wurde im Kanalbereich 28 eine erste Kontaktzuführung 40 aus elektrisch leitfähigem Nickelsilizid gebildet. Durch das Eindiffundieren von Nickel in den Siliziumnanodraht 22 wurde im Bereich der Kontaktzuführung 40 die elektrische Leitfähigkeit des Nanodrahts 22 erhöht. Der im Kanalbereich 28 an die Kontaktzuführung 40 angrenzende aktive Bereich 44 bleibt vorzugsweise als im wesentlichen unveränderter Bereich des Siliziumnanodrahts 22 mit seiner anfänglichen elektrischen Leitfähigkeit erhalten. Dies gilt besonders bevorzugt zumindest bei undotierten Nanodrähten. Bei dotierten Nanodrähten könnten, getrieben durch die Diffusion von Diffusionsmaterial in den Kanalbereich, Dotieratome (z.B. As) aus der Kontaktzuführung bzw. den Kontaktzuführungen in den aktiven Bereich 44 diffundieren und damit die Dotierung im aktiven Bereich 44 erhöhen. Das Auftreten eines solchen Effekts hängt vom Material des Kanalbereichs, von den Dotieratomen, vom Diffusionsmaterial und/oder ggf. von einer gewählten Diffusionstemperatur ab. Vorzugsweise bleibt dabei aber die elektrische Leitfähigkeit im aktiven Bereich 44 unterhalb der elektrischen Leitfähigkeit der Kontaktzuführungen 40, 42 nach der Diffusion des Diffusionsmaterials.
  • Je nach den gewählten Größenverhältnissen der Struktur und abhängig von den Prozessbedingungen kann die Länge des Diffusionsbereichs, also die Länge der ersten Kontaktzuführung 40 eingestellt werden. Damit wird eine einstellbare Verkürzung des aktiven Bereichs 44 erreicht. Durch die erhöhte elektrische Leitfähigkeit der ersten Kontaktzuführung 40 wird eine gute elektrische Ankontaktierung des aktiven Bereichs 44 an das Nickelmetallpad 34 bewirkt.
  • Wie bereits an dem scharfen Graustufenkontrast im Übergangsbereich zwischen der ersten Kontaktzuführung 40 und dem aktiven Bereich 44 in 9 zu erkennen ist, bildet sich zwischen dem weitgehend unveränderten Siliziumnanodraht und dem elektrisch gut leitfähigen Nickelsilizid eine relativ scharfe Grenze aus. Insbesondere wird kein ausgedehnter Übergangsbereich mit einer exponentiell abfallenden Nickelkonzentration beobachtet, wie dies bei einem konstanten Diffusionskoeffizienten von Nickel in Silizium zu erwarten wäre. Dieses Phänomen ist bei Diffusionsvorgängen verschiedener Materialien insbesondere in kristallinen Festkörpern weit bekannt. Die Ursache liegt im wesentlichen in der Abhängigkeit des Diffusionskoeffizienten von einer bereits vorhandenen Konzentration an diffundierendem bzw. diffundiertem Material. Dabei steigt der Diffusionskoeffizient mit der Konzentration des bereits vorhandenen bzw. diffundierten Materials. Dadurch ist eine Diffusion von Nickel innerhalb des Nickelsilizids sehr leicht möglich, wohingegen die Diffusion an der Diffusionsfront hin zum unveränderten Siliziumnanodraht nur relativ langsam erfolgt.
  • Der dadurch entstehende scharfe Übergang zwischen Halbleiter einerseits und Metall-Halbleiterverbindung andererseits wird aus den in 10A und 10B gezeigten experimentellen Daten deutlich. Dabei zeigt 10A eine REM-Abbildung des Nanodrahts 22 im Übergangsbereich zwischen der NiSi-Kontaktzuführung einerseits und dem aktiven Si-Bereich andererseits. Dabei sind außerdem drei Messpunkte A, B und C eingezeichnet, an denen jeweils eine EDX-Analyse (energy dispersive X-ray) durchgeführt wurde. Dies erlaubt eine elementare Analyse der Zusammensetzung des Nanodrahts. 10B zeigt die EDX-Spektren an den drei Punkten A, B und C. Der Nanodraht wurde in diesen drei Punkten jeweils mit einer Elektronenenergie von 5 keV angeregt und die emittierte Röntgenstrahlung energieaufgelöst detektiert. An der Abszisse der in 10B gezeigten Spektren ist jeweils die Energie und an der Ordinate die Intensität der detektierten Röntgenstrahlung aufgetragen.
  • Im Punkt A sind dabei die charakteristischen Röntgenlinien der drei Materialien Silizium (Si), Nickel (Ni) und Sauerstoff (O) zu erkennen. Während die Silizium-Linie und die Nickel-Linie unter anderem von dem gebildeten NiSi herrühren, lässt sich die Sauerstoff-Linie vor allem dem darunterliegenden Substrat, welches insbesondere SiO2 umfasst, zuschreiben. Anders als in Punkt A ist in den Punkten B und C kein Nickel mehr nachweisbar. Die Intensität der Nickel-Spektrallinie ist in diesen Punkten, welche sich etwa 100 nm bzw. 200 nm von Punkt A beabstandet befinden, unterhalb der Auflösungsgrenze. Dies weist daraufhin, dass der vorzugsweise monokristalline Nanodraht 22 im Bereich der Punkte B und C von der Nickel-Diffusion weitgehend unbeeinflusst blieb. Wie bereits aus dem Kontrast in den REM-Abbildungen zu erahnen, ist der Übergangsbereich zwischen NiSi und Si vorzugsweise deutlich kleiner als 100 nm. Vorzugsweise nimmt die Ni-Konzentration am Übergangsbereich auf einer Länge von weniger als 50nm, noch mehr bevorzugt weniger als 20nm, am meisten bevorzugt weniger als 10nm um einen Faktor von mindestens 2, vorzugsweise mehr als 5, am meisten bevorzugt mehr als 10 ab.
  • Vorzugsweise weist die erste und/oder die zweite Kontaktzuführung einen durchschnittlichen, also vorzugsweise über das gesamte Volumen der Kontaktzuführung gemittelten, Anteil an Diffusionsmaterial auf, der über 1% des Materials der Kontaktzuführung, weiter bevorzugt über 5%, besonders bevorzugt zwischen 10% und 90%, noch mehr bevorzugt zwischen 30% und 70% und am meisten bevorzugt bei etwa 50% liegt. Besonders bevorzugt liegt der maximale Anteil an Diffusionsmaterial in der ersten und/oder der zweiten Kontaktzuführung unter 90%, am meisten bevorzugt unter 70%. In der gezeigten Ausführungsform umfassen die Kontaktzuführungen somit vorzugsweise NiSi mit etwa gleichen Anteilen an Nickel und Silizium. Es ist auch die Bildung bzw. Verwendung von Ni2Si oder NiSi2 im Rahmen der vorliegenden Erfindung möglich. Dabei weist NiSi insbesondere besonders gute elektrische Eigenschaften auf.
  • In 11A und 11B ist ein weiteres Beispiel zur Diffusion von Nickel in Siliziumnanodrähten gezeigt, wobei die Diffusion gleichzeitig von beiden Enden der gezeigten Nanodrähte 22 und 22' aus zwei Nickelreservoiren erfolgt. Während 11A die beiden Nanodrähte 22 und 22' vor dem Tempern d.h. vor der Diffusion zeigt, sind in 11B dieselben Nanodrähte 22 und 22' nach der Bildung von NiSi durch Diffusion von Nickel aus dem ersten 34 und dem zweiten Diffusionsreservoir 36 in die Nanodrähte dargestellt. In diesem Fall wurde zur Demonstration die Diffusion soweit vorangetrieben, dass der gesamte Kanalbereich 28 durchgehend aus Nickelsilizid besteht. Dies zeigt, dass eine Diffusion über eine Länge von mehr als 300 nm möglich ist.
  • 12 zeigt eine REM-Abbildung in einer Draufsicht auf einen Feldeffekttransistor gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Dieser Transistor wurde insbesondere durch ein Verfahren gemäß der vorliegenden Erfindung in einer bevorzugten Ausführungsform hergestellt. Dabei wurde das erste Diffusionsreservoir 34 an den ersten Kontaktierungsbereich 30 und das zweite Diffusionsreservoir 36 an den zweiten Kontaktierungsbereich 32 des Nanodrahts 22 angeordnet. Die Diffusionsreservoire 34 und 36 weisen dabei einen Abstand von ungefähr 1,7 μm auf. Die gesamte Länge des Nanodrahts 22 ist größer als 2 μm. Insbesondere sind die Kontaktierungsbereiche 30 und 32, d.h. der Überlapp zwischen dem Nanodraht 22 und den Diffusionsreservoiren jeweils größer als 200 nm.
  • Zumindest im Bereich zwischen den Diffusionsreservoiren, d.h. im Kanalbereich 28 ist der Nanodraht 22 an die Substratisolationsschicht 16 angeordnet, welche als großflächiges Gateoxid ausgebildet ist. Durch Tempern wurde aus den Nickelpads 34 und 36 Nickel in den Siliziumnanodraht 22 und insbesondere in den Kanalbereich 28 zumindest teilweise in axialer Richtung des Nanodrahts 22 diffundiert. Dadurch wurden eine erste Kontaktzuführung 40 und eine zweite Kontaktzuführung 42 mit einer jeweiligen Länge von ca. 200 nm bis 300 nm ausgehend von den Diffusionsreservoiren 34 und 36 gebildet. Als Kontaktzuführungen entstand dabei elektrisch gut leitfähiges Nickelsilizid, während die Länge des aktiven Bereichs 44, also die Länge des verbliebenen intrinsischen oder niedrig dotierten Bereichs des Siliziumnanodrahts (Si-Kanal) gegenüber der Länge des gesamten Kanalbereichs 28 verkürzt wurde. Der aktive Bereich 44 lässt sich nun über das Gate, welches im vorliegenden Fall durch einen elektrisch leitfähigen Substrathalbleiter gebildet wird, steuern, während die elektrische Ankontaktierung des aktiven Bereichs 44 über das erste Diffusionsreservoir 34, den ersten Kontaktierungsbereich 30 und die erste Kontaktzuführung 40 als Source-Kontakt einerseits und das zweite Diffusionsreservoir 36, den zweiten Kontaktierungsbereich 32 und die zweite Kontaktzuführung 42 als Drain-Kontakt andererseits hergestellt wird.
  • 13A und 13B zeigen einen Feldeffekttransistor gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung, welcher ebenfalls durch ein Verfahren gemäß der vorliegenden Erfindung in einer bevorzugten Ausführungsform hergestellt wurde. Der darin gezeigte Feldeffekttransistor weist im wesentlichen denselben Aufbau wie der in 12 gezeigte Feldeffekttransistor auf. Dabei wurde der aktive Bereich 44 durch die axiale Diffusion von Nickel entlang des Kanalpfades bis auf eine Länge von weniger als 30 nm verkürzt. Während die beiden Diffusionsreservoire 34 und 36 mit einem gegenseitigen Abstand von ca. 700 nm durch ein herkömmliches lithographisches Verfahren hergestellt wurden, wurde der aktive Bereich 44 im ca. 900 nm langen Kanalbereich 28 des Siliziumnanodrahts 22 durch axiale Diffusion von Nickel aus den Diffusionsreservoiren auf eine aktive Länge von ca. 20 bis 25 nm eingeschnürt. Somit wurde mit niedrigem technologischem Aufwand ein Kurzkanaltransistor realisiert, wie er mit herkömmlichen lithographischen Verfahren nicht erzeugt werden konnte. Das erfindungsgemäße Verfahren erfordert keine hochauflösende Lithographie, sondern legt die Länge des aktiven Bereichs 44 über die Länge der Kontaktzuführungen 40 und 42, also die Länge über die eine Diffusion erfolgen soll, fest. Diese Länge lässt sich beispielsweise über die Temperatur und/oder die Dauer des Diffusionsprozesses einstellen. Es ist auch möglich, die Länge des aktiven Bereichs 44 durch eine Messung des elektrischen Widerstandes der Halbleiterkanalstruktur während des Diffusionsprozesses zu kontrollieren und den Diffusionsprozess bei Erreichen eines vorgegebenen Sollwerts für den elektrischen Widerstand bzw. die elektrische Leitfähigkeit bzw. die Länge des aktiven Bereichs 44 abzubrechen.
  • Wie der in 12 gezeigte Transistor wird auch der in 13A und 13B gezeigte Feldeffekttransistor vorzugsweise über einen elektrisch leitfähigen Substrathalbleiter als Gate gesteuert. 14 zeigt den Drain-Strom in einem Transistor gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung bei Veränderung der Gate-Spannung. Als Gate wird dabei ein elektrisch leitfähiger Substrathalbleiter verwendet, der über eine ca. 300 nm dicke SiO2-Schicht vom aktiven Bereich 44 des Transistors beabstandet ist. Die SiO2-Schicht wurde als Substratisolationsschicht 16 durch eine SiH4-Plasma-Oxidabscheidung auf einem dotierten Si-Substrat, dem Substrathalbleiter 12, aufgebracht. Wie bereits dargestellt könnte alternativ auch ein SOI-Substrat verwendet werden. Bei einer Variation der Gate-Spannung zwischen –30 V und +30 V ändert sich die Leitfähigkeit des Transistors um mehr als sechs Größenordnungen, also um einen Faktor von mehr als 106. Wegen der großen Dicke des Gateoxids (etwa 300 nm) sind relativ hohe Gate-Spannungen erforderlich. Um solche Transistoren in herkömmliche CMOS-Schaltungen zu integrieren, ist es besonders bevorzugt dünnere BOX Schichten als Gateoxide zu verwenden, oder, wie in Zusammenhang mit 6 bis 8 diskutiert, eine Topgatestruktur auszubilden.
  • Abweichend von den gezeigten Ausführungsformen sind zahlreiche Variationen im Rahmen des durch den unabhängigen Anspruch definierten Verfahrens möglich. Beispielsweise könnte eine Eingrenzung der aktiven Länge LG auch durch eine Diffusion von Diffusionsmaterial, wie z.B.: Nickel, von nur einem Kontaktierungsbereich her erfolgen. Dabei wäre der andere Kontaktierungsbereich vorzugsweise elektrisch leitfähig und es müsste an diesem zweiten Kontaktierungsbereich kein Diffusionsreservoir angeordnet werden. Es wäre auch die Verwendung anderer Materialien für die Halbleiterkanalstruktur oder die Diffusionsreservoire möglich.
    • 10
    Substrat
    12
    Substrathalbleiter
    14
    Substratgrenzfläche
    16
    Substratisolationsschicht
    18
    Substratoberfläche
    20
    Halbleiterkanalstruktur
    22
    Nanodraht
    24
    natürliche Oxidschicht
    26
    Längsachse
    28
    Kanalbereich
    30
    erster Kontaktierungsbereich
    32
    zweiter Kontaktierungsbereich
    34
    erstes Diffusionsreservoir
    36
    zweites Diffusionsreservoir
    38
    weitere Oxidschicht
    40
    erste Kontaktzuführung
    42
    zweite Kontaktzuführung
    44
    aktiver Bereich
    46
    Gateelektrode
    48
    Gateisolatorschicht

Claims (19)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung umfassend die Schritte: – Ausbilden einer Halbleiterkanalstruktur (20) mit zumindest einem ersten Kontaktierungsbereich (30), zumindest einem zweiten Kontaktierungsbereich (32) und zumindest einem Kanalbereich (28), der im wesentlichen entlang eines Kanalpfades verlaufend den zumindest einen ersten Kontaktierungsbereich (20) mit dem zumindest einen zweiten Kontaktierungsbereich (30) verbindet; – Anordnen zumindest eines ersten Diffusionsreservoirs (34) an den zumindest einen ersten Kontaktierungsbereich (30); – Diffundieren von Diffusionsmaterial aus dem ersten Diffusionsreservoir (34) in den Kanalbereich (28) derart, dass durch eine zumindest teilweise im wesentlichen zum Kanalpfad parallele Diffusion des Diffusionsmaterials innerhalb des Kanalbereichs (28) im Kanalbereich (28) eine erste elektrisch leitfähige Kontaktzuführung (40) mit einer ersten Zuführungslänge L1 gebildet wird, die kürzer ist als die Länge des Kanalpfades.
  2. Verfahren nach Anspruch 1, ferner umfassend die Schritte: – Anordnen zumindest eines zweiten Diffusionsreservoirs (36) an den zumindest einen zweiten Kontaktierungsbereich (32); – Diffundieren von Diffusionsmaterial aus dem zweiten Diffusionsreservoir (36) in den Kanalbereich (28) derart, dass durch eine zumindest teilweise im wesentlichen zum Kanalpfad parallele Diffusion des Diffusionsmaterials innerhalb des Kanalbereichs (28) im Kanalbereich (28) eine zweite elektrisch leitfähige Kontaktzuführung (42) mit einer zweiten Zuführungslänge L2 gebildet wird, wobei die Summe der ersten und der zweiten Zuführungslänge kleiner ist als die Länge des Kanalpfades.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Anordnen des ersten (34) und/oder zweiten Diffusionsreservoirs (36) eine lithographische Strukturierung des ersten (34) bzw. zweiten Diffusionsreservoirs (36) umfasst.
  4. Verfahren nach einem der vorangegangenen Ansprüche, wobei der Kanalbereich (28) intrinsisches und/oder niedrig dotiertes Halbleitermaterial, vorzugsweise Silizium und/oder Germanium und/oder zumindest einen III-V-Halbleiter, insbesondere Galliumnitrid, und/oder zumindest einen II-VI-Halbleiter umfasst.
  5. Verfahren nach einem der vorangegangenen Ansprüche, wobei das erste (34) und/oder zweite Diffusionsreservoir (36) Metall und/oder eine Metall-Legierung, vorzugsweise Nickel umfasst.
  6. Verfahren nach einem der vorangegangenen Ansprüche, wobei die Halbleiterkanalstruktur (20) an einer Substratoberfläche (18) eines Substrats (10) ausgebildet bzw. angeordnet wird.
  7. Verfahren nach Anspruch 6, wobei der Kanalpfad zumindest bereichsweise im wesentlichen parallel zur Substratoberfläche (18) verläuft.
  8. Verfahren nach Anspruch 6 oder 7, wobei das Substrat eine Substratisolationsschicht (16) umfasst, deren erste Begrenzungsfläche die Substratoberfläche (14) bildet und die über eine zweite Begrenzungsfläche (14) an einen vorzugsweise elektrisch leitfähig dotierten Substrathalbleiter (12) angrenzt.
  9. Verfahren nach einem der vorangegangenen Ansprüche, wobei der Kanalbereich (28) von einer Finne einer FinFET-Struktur gebildet wird.
  10. Verfahren nach einem der Ansprüche 1 bis 8, wobei die Halbleiterkanalstruktur (20) einen vorzugsweise zumindest teilweise monokristallinen Nanodraht (22) umfasst.
  11. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Diffundieren von Diffusionsmaterial in den Kanalbereich (28) durch Tempern der Halbleitervorrichtung bei einer Diffusionstemperatur erfolgt.
  12. Verfahren nach Anspruch 11, wobei die erste L1 und/oder zweite Zuführungslänge L2 durch die Diffusionstemperatur und/oder Temperzeit festgelegt wird.
  13. Verfahren nach einem der vorangegangenen Ansprüche, wobei die erste L1 und/oder zweite L2 Zuführungslänge durch die am ersten (30) bzw. zweiten Kontaktierungsbereich (32) zur Verfügung gestellte Menge an Diffusionsmaterial im ersten (34) bzw. zweiten Diffusionsreservoir (36) festgelegt wird.
  14. Verfahren nach einem der vorangegangenen Ansprüche, wobei die erste L1 und/oder zweite Zuführungslänge L2 größer als 5%, vorzugsweise größer als 10%, noch mehr bevorzugt größer als 20% und am meisten bevorzugt größer als 45% des Länge des Kanalpfades ist.
  15. Verfahren nach einem der vorangegangen Ansprüche, wobei die erste L1 und/oder zweite Zuführungslänge L2 größer als die mittlere Ausdehnung des Kanalbereichs (28) senkrecht zum Kanalpfad, vorzugsweise mehr als 2-mal so groß, noch mehr bevorzugt mehr als 5-mal so groß und am meisten bevorzugt mehr als 10-mal so groß ist.
  16. Verfahren nach einem der vorangegangenen Ansprüche, wobei vor dem Anordnen des zumindest einen ersten (34) und/oder zweiten Diffusionsreservoirs (36) ein Abtragen einer oberflächlichen Isolatorschicht, insbesondere einer natürlichen Oxidschicht (24) zumindest teilweise vom ersten (30) bzw. zweiten Kontaktierungsbereich (32) erfolgt.
  17. Verfahren nach einem der vorangegangenen Ansprüche, wobei an einem aktiven Bereich (44), welcher sich als der nicht von den Kontaktzuführungen (40, 42) eingenommene Bereich des Kanalbereichs (28) ausbildet, zumindest bereichsweise eine Gateisolatorschicht (48) angeordnet wird.
  18. Verfahren nach Anspruch 17, wobei zumindest bereichsweise an der Gateisolationsschicht (48) eine Gateelektrode (46) angeordnet wird.
  19. Halbleitervorrichtung umfasst: – zumindest eine Halbleiterkanalstruktur (20) mit zumindest einem ersten Kontaktierungsbereich (30), zumindest einem zweiten Kontaktierungsbereich (32) und zumindest einem Kanalbereich (28), der im wesentlichen entlang eines Kanalpfades verlaufend den zumindest einen ersten Kontaktierungsbereich (30) mit dem zumindest einen zweiten Kontaktierungsbereich (32) verbindet und der zumindest eine erste elektrisch leitfähige Kontaktzuführung (40) und einen aktiven Bereich (44) umfasst, wobei der aktive Bereich (44) vom ersten Kontaktierungsbereich (30) beabstandet ist und über die erste Kontaktzuführung (40) mit dem ersten Kontaktierungsbereich (30) elektrisch leitfähig verbunden ist; und – zumindest ein erstes Diffusionsreservoir (34), das an den zumindest einen ersten Kontaktierungsbereich angeordnet ist und zumindest ein erstes Diffusionsmaterial umfasst, wobei sich die Materialzusammensetzung der zumindest einen ersten Kontaktzuführung (40) von der Materialzusammensetzung des aktiven Bereichs (44) im wesentlichen durch die Einlagerung von erstem Diffusionsmaterial unterscheidet.
DE200510058466 2005-12-07 2005-12-07 Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion Withdrawn DE102005058466A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510058466 DE102005058466A1 (de) 2005-12-07 2005-12-07 Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510058466 DE102005058466A1 (de) 2005-12-07 2005-12-07 Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion

Publications (1)

Publication Number Publication Date
DE102005058466A1 true DE102005058466A1 (de) 2007-06-14

Family

ID=38055820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510058466 Withdrawn DE102005058466A1 (de) 2005-12-07 2005-12-07 Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion

Country Status (1)

Country Link
DE (1) DE102005058466A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536620B2 (en) 2008-09-30 2013-09-17 Qimonda Ag Integrated circuit including a hetero-interface and self adjusted diffusion method for manufacturing the same
JP2021193757A (ja) * 2011-03-25 2021-12-23 株式会社半導体エネルギー研究所 電界効果トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536620B2 (en) 2008-09-30 2013-09-17 Qimonda Ag Integrated circuit including a hetero-interface and self adjusted diffusion method for manufacturing the same
JP2021193757A (ja) * 2011-03-25 2021-12-23 株式会社半導体エネルギー研究所 電界効果トランジスタ

Similar Documents

Publication Publication Date Title
DE102018108206B4 (de) Kondensator mit einer Keimschicht zwischen Elektrode und dielektrischer Schicht
EP1697998B1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
DE102016204201B4 (de) Verfahren zum Ausbilden eines supraleitenden Weak-Link-Kontakts und Weak-Link-Kontakt mittels silicidierter Nanodrähte für Nanobrücken-Weak-Links
DE112012001158B4 (de) Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen
DE112011103806B4 (de) Verfahren zum Bilden von spannungsbelasteten Nanodrahteinheiten
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE69113571T2 (de) MIS-Transistor mit Heteroübergang.
DE2109928A1 (de) Feldeffekt Transistor
DE19924571C2 (de) Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
DE102005058466A1 (de) Selbstjustierte Strukturierung eines aktiven Kanals durch axiale Diffusion
DE102006009721B4 (de) Nanodraht (Nanowire)-Speicherzelle und Verfahren zu deren Herstellung
DE102007008562A1 (de) Feldeffekttransistor-Anordnung
EP2230684B1 (de) Herstellungsverfahren für integrierte Schaltungsanordnung mit niederohmigen Kontakten
WO2006005321A2 (de) Verfahren zum herstellen eines integrierten schaltkreises und substrat mit vergrabener schicht
DE4219342A1 (de) Verfahren zur herstellung eines metalloxidhalbleiter-feldeffekttransistors
DE10056873A1 (de) Feldeffekttransistor mit verringerter Gateverzögerung und Verfahren zur Herstellung desselben
EP1186052B1 (de) Source-down-leistungstransistor
WO1997016854A1 (de) Halbleiter-bauelement mit prismenförmigem kanalbereich
WO2004006315A2 (de) Halbleiterkondensator und damit aufgebauter mosfet
DE4200753A1 (de) Halbleitereinrichtung mit mos-feldeffekttransistor und herstellungsverfahren hierfuer
DE10040458B4 (de) Vertikaler Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102006035073B4 (de) Halbleiterbauelement mit einem Dünnfilmtransistor und CMOS-Transistoren, Verfahren zur Herstellung eines solchen Bauelements sowie Verwendung eines solchen Bauelements
DE102022120386A1 (de) Laterale Bipolartransistorstruktur mit inneren und äußeren Abstandshaltern und Verfahren zum Bilden selbiger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee