DE102005052702A1 - Synchronisationsschaltung zur Synchronisation von PWM-Modulatoren - Google Patents

Abstract

Synchronisationsschaltung zur Synchronisation von mindestens zwei selbstoszillierenden PWM-Modulatoren (2A, 2B), die jeweils ein pulsweites-moduliertes Ausgangssignal abgeben, wobei die Synchronisationsschaltung (1) die Signalimpulse der pulsweiten-modulierten Ausgangssignale zueinander zeitlich derart verschiebt, dass deren Signalimpulsmitten synchron sind.

Description

• Die Erfindung betrifft eine Synchronisationsschaltung zur Synchronisation von selbstoszillierenden PWM-Modulatoren, insbesondere für eine Treiberschaltung.
• 1A zeigt eine herkömmliche Schaltungsanordnung zur Erzeugung eines pulsweiten Modulationssignals nach dem Stand der Technik. Das PWM-Modulationssignal wird mittels eines Komparators durch Vergleich des zu modulierenden Signals mit einem sägezahnförmigen bzw. dreieckförmigen Signal gewonnen. 1B zeigt die Erzeugung eines pulsweitenmodulierten Signals durch Vergleich eines analogen Eingangssignals mit einem dreieckförmigen Referenzsignal. Pulsweitenmodulierte Signale lassen sich besonders effizient verstärken. Wie in 1A zu sehen, wird das erzeugte PWM-Signal durch eine Leistungsstufe verstärkt und an einem Ausgang A abgegeben.
• Wie man aus 2 erkennen kann, wird das verstärke pulsweitenmodulierte Signal anschließend zur Gewinnung des ursprünglichen analogen Eingangssignals durch ein Out-of-Band-Filter gefiltert und, beispielsweise einem elektrodynamischen Wandler bzw. einem Lautsprecher zugeführt.
• 3B zeigt das Signalspektrum eines pulsweitenmodulierten Signals, das mit einem Pulsweitenmodulator gemäß 3A erzeugt wird. Bei dem in 3A dargestellten Pulsweitenmodulator handelt es sich um den in 1A bereits beschriebenen Pulsweitenmodulator, der ein zweipegeliges verstärktes pulsweitenmoduliertes Ausgangssignal liefert. Wie man aus 3B erkennt, weist das erzeugte pulsweitenmodulierte Signal viele Spektralanteile auf, die um die Schaltfrequenz des Pulsweitenmodulators herumliegen. Um die PSD-Maskierungsanforderungen eines Signalisierungsübertragungsstandards, beispielsweise eines ADSL-Standards, zu erfüllen, muss daher das nachgeschaltete OOB-Filter A zur Re konstruktion des analogen Signals bei dem in 3A dargestellten PWM-Modulator eine relativ steile Filterkurve aufweisen, wie dies in 3B dargestellt ist.
• Es wurden daher differentiell aufgebaute Pulsweitenmodulatoren vorgeschlagen, wie sie in 3C schematisch dargestellt sind. 3D zeigt das zugehörige Signalspektrum normiert auf die Schaltfrequenz des PWM-Modulators. Wie man aus 3D erkennen kann, weist das Signalspektrum keine Signalkomponenten im Bereich der Schaltfrequenz auf. Das nachgeschaltete OOB-Filter B kann daher eine weniger steile Filterflanke aufweisen, sodass der schaltungstechnische Aufwand zur Implementierung des OOB-Filters verhindert wird. In der Praxis führt dies dazu, dass die Filterordnung des OOB-Filters verringert werden kann und die Anzahl von LC-Bauelementen vermindert wird.
• Die 4A 4B, 4C dienen zur Verdeutlichung des der Erfindung zugrunde liegenden Problems. Eine differentiell aufgebaute Treiberschaltung, wie sie in 4A dargestellt ist, mit zwei PWM-Modulatoren weist beispielsweise bei einem ADSL-Signal im Bereich einer Schaltfrequenz von 10 MHz eine störende spektrale Erhöhung auf, wenn die beiden PWM-Modulatoren nicht vollständig synchron zueinander sind. Werden die beiden PWM-Modulatoren des differentiell aufgebauten Signaltreibers nicht synchronisiert, können diese spektralen Störanteile nur mit einem technisch aufwändigen Filter, d. h. mit einem OOB-Filter mit einer hohen Ordnung herausgefiltert werden. Hierdurch wird der schaltungstechnische Aufwand für die Treiberschaltung erhöht.
• Zur Synchronisation von zwei selbstoszillierenden PWM-Modulatoren wurde in einem Aufsatz der Universität Leuven, SOPA: „A High-Efficiency Line Driver in 0,35 μm CMOS using a Self-Oscillating Power Amplifier", Proceedings of ISSCC 2001, die in 5 dargestellte Schaltungsanordnung nach dem Stand der Technik vorgeschlagen. Die in 5 dargestellte differentiell aufgebaute Treiberschaltung enthält zwei parallel angeordnete PWM-Modulatoren, denen ein analoges Eingangssignal V_IN zugeführt wird. Die PWM-Modulatoren sind selbstoszilierend und weisen einen Komparator mit einem digitalen Puffer auf, der über ein Rückkoppelfilter an den Komparator rückgekoppelt ist. Die beiden PWM-Modulator sind vollständig analog aufgebaut. Das Rückkoppelfilter ist derart ausgelegt, dass die Rückkoppelschleife instabil ist bzw. oszilliert. Die Ausgänge der beiden PWM-Modulatoren sind über einen Kondensator C_TANK und über die Primärspule eines Transformators miteinander gekoppelt. Die Kopplung über den Kondensator C_TANK ist insbesondere bei höheren Frequenzen stark, da die Impedanz des Kondensators bei hohen Frequenzen gegen Null geht. Die ausgangsseitige Kopplung zur Synchronisation erfolgt bei der in 5 dargestellten Schaltungsanordnung lediglich indirekt und ist insbesondere nicht ausreichend, um spektrale Anteile in dem Frequenzbereich der Schaltfrequenz der PWM-Modulatoren ausreichend zu unterdrücken.
• 6 zeigt eine weitere Schaltungsanordnung nach dem Stand der Technik, die vorgeschlagen wurde, um zwei PWM-Modulatoren miteinander zu synchronisieren. Die in 6 dargestellte Schaltungsanordnung ist in der WO 2003055060 A1 beschrieben. Die beiden PWM-Modulatoren 21A, B weisen jeweils einen Signaleingang zum Anlegen eines analogen Eingangssignals auf, wobei der PWM-Modulator A das durch einen Invertierer invertierte analoge Eingangssignal V_IN erhält und der PWM-Modulator B das nicht invertierte analoge Eingangssignal V_In erhält.
• Die beiden PWM-Modulatoren A, B sind selbstoszillierend und weisen ein Eingangssignalfilter B1, B2 auf, das ein Differenzsignal zwischen dem angelegten Eingangssignal und einem Rückkoppelsignal filtert. Die Synchronisationsschaltung ist zwischen dem Ausgang des Eingangssignalfilters und dem Eingang eines Komparators vorgesehen, welcher das Differenzsignal mit einer Referenzspannung zur Erzeugung eines Komparatorausgangssignals vergleicht. Das Komparatorausgangssignal wird durch eine Leistungsstufe verstärkt und über ein analo ges passives Rückkoppelfilter A an das Eingangssignalfilter rückgekoppelt. Wie man aus 6 erkennen kann, erfolgt die Synchronisierung bei der Schaltungsanordnung nach dem Stand der Technik vor dem Komparator im Vorwärtssignalpfad des PWM-Modulators, sodass mit zunehmender Kopplung bzw. Synchronisation der PWM-Modulatoren der Anteil der Nichtlinearitäten bei der PWM-Modulation zunimmt.
• Bei der in 6 dargestellten herkömmlichen Schaltungsanordnung lassen sich Fehlanpassungen bzw. Synchronisationsabweichungen bis zu etwa 0,1% kompensieren. Bei einer höheren Abweichung bzw. bei einem höheren Mismatch der beiden PWM-Modulatoren ist eine Synchronisierung nicht möglich.
• Es ist daher die Aufgabe der folgenden Erfindung, eine Synchronisationsschaltung zur Synchronisation von selbstoszillierenden PWM-Modulatoren zu schaffen, die in der Lage ist, auch eine erhebliche Abweichung der Schaltsignale der beiden selbstoszillierenden PWM-Modulatoren zuverlässig auszugleichen.
• Diese Aufgabe wird erfindungsgemäß durch eine Synchronisationsschaltung mit dem im Patentanspruch angegebenen Merkmalen gelöst.
• Die Erfindung schafft eine Synchronisationsschaltung zur Synchronisation von mindestens zwei selbstoszillierenden PWM-Modulatoren, die jeweils ein pulsweitenmoduliertes Ausgangssignal abgeben, wobei die Synchronisationsschaltung die Signalimpulse der pulsweitenmodulierten Ausgangssignale zueinander zeitlich derart verschiebt, dass deren Signalimpulsmitten synchron sind.
• Eine der Erfindung zugrunde liegende Idee besteht darin, anstatt eine Synchronisation mittels Kreuzkopplung durchzuführen, die Abweichung zwischen den Schaltsignalen der PWM-Modulation dadurch zu reduzieren, dass man die Selbstoszilla tionsfrequenzen der Pulsweitenmodulatoren auf einen identischen Wert einstellt.
• Die PWM-Modulatoren werden dabei vorzugsweise derart modifiziert, dass sie einen zusätzlichen Steuereingang aufweisen, der der Einstellung der Oszillationsfrequenz dient.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung weisen die selbstoszillierenden PWM-Modulatoren jeweils
  einen Signaleingang zum Empfang eines analogen Eingangssignals,
  einen Eingangssignalfilter, das ein Differenzsignal zwischen dem analogen Eingangssignal und ein Rückkoppelsignal filtert, einen Komparator, der das gefilterte Differenzsignal mit einer Referenzspannung zur Erzeugung eines Komparatorausgangssignals vergleicht,
  eine Verzögerungsschaltung, die das Komparatorausgangssignal in Abhängigkeit von einem Synchronisationssteuersignal zeitlich verzögert,
  eine Leistungsstufe, die das verzögerte Komparatorausgangssignal verstärkt,
  ein Rückkoppelfilter, das das verstärkte Komparatorausgangssignal filtert und als Rückkoppelsignal an das Eingangssignalfilter abgibt, und
  einen Signalausgang auf, der das verstärkte Komparatorausgangssignal als pulsweitenmoduliertes Ausgangssignal abgibt.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung weist diese auf:
  einen ersten Eingang zum Empfangen eines ersten pulsweitenmodulierten Ausgangssignals von einem ersten selbstoszillierenden PWM-Modulator,
  einen zweiten Eingang zum Empfangen eines zweiten pulsweitenmodulierten Ausgangssignals von einem zweiten selbstoszillierenden PWM-Modulator,
  einen ersten Ausgang zur Abgabe eines ersten Synchronisati onssteuersignals an eine in dem ersten selbstoszillierenden PWM-Modulator enthaltene Verzögerungsschaltung; und
  einen zweiten Ausgang zur Abgabe eines zweiten Synchronisationssteuersignals an eine in dem zweiten selbstoszillierenden PWM-Modulator enthaltene Verzögerungsschaltung.
• Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung weist diese auf:
  einen ersten Phasendetektor zur Ermittlung einer Phasendifferenz zwischen ansteigenden Signalflanken der beiden pulsweitenmodulierten Ausgangssignale,
  einen zweiten Phasendetektor zur Ermittlung einer negativen Phasendifferenz zwischen abfallenden Signalflanken der beiden pulsweitenmodulierten Ausgangssignale,
  einen Addierer zur Addition der von den Phasendetektoren ermittelten Phasendifferenzen; und
  mindestens einen Integrator, der die addierten Phasendifferenzen zur Erzeugung von Synchronisationssteuersignalen für die Ansteuerung der in den beiden selbstoszillierenden PWM-Modulatoren enthaltenen Verzögerungsschaltungen integriert.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung verschiebt die Synchronisationsschaltung die beiden pulsweitenmodulierten Ausgangssignale zueinander zeitlich derart, dass ein Differenzsignal zwischen den beiden pulsweitenmodulierten Ausgangssignalen keine Frequenzanteile in einem Frequenzbereich einer Schaltfrequenz der selbstoszillierenden PWM-Modulatoren aufweist.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung moduliert der erste selbstoszillierende PWM-Modulator ein analoges Eingangssignal und der zweite PWM-Modulator das dazu invertierte analoge Eingangssignal.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung ist das analoge Eingangssignal ein xDSL-Signal.
• Bei einer alternativen Ausführungsform der erfindungsgemäßen Synchronisationsschaltung wird das analoge Eingangssignal durch ein Audiosignal gebildet.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung werden die beiden zueinander zeitlich verschobenen pulsweitenmodulierten Ausgangssignale durch ein nachtgeschaltetes Out-of-Band-Filter gefiltert.
• Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung wird das durch das Out-of-Band-Filter gefilterte Signal an eine Zweidraht-Telefonleitung abgegeben.
• Die Erfindung schafft ferner ein Verfahren zur Synchronisation von mindestens zwei selbstoszillierenden pulsweitenmodulierten Signalen,
  wobei die Signalimpulse der pulsweitenmodulierten Signale zeitlich derart zueinander verschoben werden, dass die Synchronisationsimpulsmitten der Signalimpulse zueinander synchron liegen.
• Die erfindungsgemäße Synchronisationsschaltung wird vorzugsweise in Treiberschaltungen eingesetzt, die Signale für eine Telefonleitung treiben.
• Die erfindungsgemäße Synchronisationsschaltung eignet sich insbesondere für Treiberschaltungen zum Treiben von xDSL-Signalen über eine Zweidraht-Telefonleitung.
• Eine derartige Treiberschaltung für eine Telefonleitung weist vorzugsweise auf:
  einen ersten PWM-Modulator zur Pulsweitenmodulation eines analogen Eingangssignals,
  einen zweiten PWM-Modulator zur Pulsweitenmodulation eines dazu invertierten analogen Eingangssignals,
  eine Synchronisationsschaltung gemäß der Erfindung zur Synchronisation der beiden durch die PWM-Modulatoren abgegebenen pulsweitenmodulierten Signale,
  wobei die Synchronisationsschaltung die Signalimpulse der pulsweitenmodulierten Signale zueinander zeitlich derart verschiebt, dass deren Signalimpulsmitten zueinander synchron liegen; und
  ein Out-of-Band-Filter, das die beiden durch die erfindungsgemäße Synchronisationsschaltung synchronisierten pulsweitenmodulierten Signale filtert und an die Telefonleitung abgibt.
• Im Weiteren werden bevorzugte Ausführungsformen der erfindungsgemäßen Synchronisationsschaltung sowie des erfindungsgemäßen Verfahrens zur Synchronisation von mindestens zwei pulsweitenmodulierten Signalen unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
• Es zeigen:
• 1A, 1B: die Erzeugung eines herkömmlichen zweipegeligen PWM-Signals nach dem Stand der Technik;
• 2: eine Schaltungsanordnung mit einem Out-of-Band-Filter zur Rekonstruktion eines pulsweitenmodulierten analogen Eingangssignals nach dem Stand der Technik;
• 3A, 3B, 3C, 3D: Signalspektren zur Erläuterung der der Erfindung zugrundeliegenden Problematik;
• 4A, 4B, 4C: eine dreipegelige PWM-Treiberschaltung mit zugehörigen Signalspektren zur Erläuterung der der Erfindung zugrundeliegenden Problematik;
• 5: eine erste Synchronisationsschaltung zur Synchronisation von PWM-Modulatoren nach dem Stand der Technik;
• 6: eine zweite Synchronisationsschaltung nach dem Stand der Technik zur Synchronisation von PWM-Modulatoren;
• 7: eine Treiberschaltung, welche eine Synchronisationsschaltung gemäß der Erfindung beinhaltet;
• 8: ein Blockschaltbild eines PWM-Modulators, der durch eine Synchronisationsschaltung gemäß der Erfindung synchronisierbar ist;
• 9: eine bevorzugte Ausführungsform eines zeitlich verzögerbaren Komparators in einer besonders bevorzugten Ausführungsform eines durch die erfindungsgemäße Synchronisationsschaltung verzögerbaren PWM-Modulators;
• 10: ein Blockschaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung zur Synchronisation zweier selbstoszillierender PWM-Modulatoren;
• 11: eine bevorzugte Ausführungsform eines in der erfindungsgemäßen Synchronisationsschaltung enthaltenen Phasendetektors;
• 12: Signaldiagramme zur Erläuterung der Funktionsweise einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisationsschaltung.
• Wie man aus 7 erkennen kann, ist die erfindungsgemäße Synchronisationsschaltung 1 insbesondere für die Synchronisation von selbstoszillierenden PWM-Modulatoren 2A, 2B in einer Treiberschaltung 3 einsetzbar. Bei der in 7 dargestellten Treiberschaltung 3 handelt es sich um eine Treiberschaltung zum Treiben eines Ausgangssignals für eine Zweidraht-Telefonleitung 4. Bei der Treiberschaltung 3 handelt es sich beispielsweise um eine xDSL-Treiberschaltung, insbesondere um eine ADSL-Treiberschaltung. Die Treiberschaltung 3 weist einen Signaleingang 5 zum Empfang eines Eingangssignals, insbesondere eines analogen Eingangssignals, auf. Das analoge Eingangssignal wird über eine Leitung 6 an einen Signaleingang 7A des ersten PWM-Modulators 2A angelegt. Darüber hinaus wird das Eingangssignal durch einen Inverter 8 invertiert und über eine Signalleitung 9 einem Signaleingang 7B des zweiten PWM-Modulators 2B zugeführt. Die PWM-Modulatoren 2A, 2B sind selbstoszillierende PWM-Modulatoren, die über einen Signalausgang 10A, 10B ein pulsweitenmoduliertes Ausgangssignal über Ausgangssignalleitungen 11A, 11B an ein Out-of-Band-Filter 12 abgeben. Neben dem Signaleingang 7A, 7B und dem Signalausgang 10A, 10B weisen die PWM-Modulatoren 2A, 2B jeweils zusätzlich einen Steuereingang 13A, 13B auf, der ein Synchronisationssteuersignal von der erfindungsgemäßen Synchronisationsschaltung 1 empfängt.
• Die erfindungsgemäße Synchronisationsschaltung 1, wie sie in 7 dargestellt ist, besteht im Wesentlichen aus einem Schwerpunkt-Phasendetektor (SPPD) 1A und einem nachgeschalteten Schleifenfilter 1B, das vorzugsweise durch mindestens einen seriell verschalteten Integrator gebildet ist. Die Synchronisationsschaltung 1 weist vorzugsweise einen ersten Signaleingang 14A zum Empfang des ersten pulsweiten modulierten Ausgangssignals von dem ersten PWM-Modulator 2A und einen zweiten Signaleingang 14B zum Empfang des zweiten pulsweitenmodulierten Ausgangssignals von dem zweiten selbstoszillierenden PWM-Modulator 2B auf. Darüber hinaus weist die Synchronisationsschaltung 1 einen ersten Ausgang 15A zur Abgabe eines ersten Synchronisationssteuersignals über eine Steuerleitung 16A an den Steuereingang 13A des ersten PWM-Modulators 2A auf. Ferner besitzt die Synchronisationsschaltung 1 einen zweiten Ausgang 15B zur Abgabe eines zweiten Synchronisationssteuersignals über eine Steuerleitung 16B an den Steuereingang 13B des zweiten PWM-Modulators 2B.
• Das Out-of-Band-Filter 12 dient zur Rekonstruktion des verstärkten analogen Signals aus den beiden pulsweitenmodulierten Ausgangssignalen der PWM-Modulatoren 2A, 2B. Bei der in 7 dargestellten Ausführungsform ist das Out-of-Band-Filter 12 der Treiberschaltung 3 ein analoges Filter vierter Ordnung, welches die beiden Spulen LA, LB einer Common-Mode-Choke enthält sowie zwei Kondensatorpaare C1A, C1B und C2A, C2B. Darüber hinaus tragen die Leckinduktivitäten der Transformatoren 17A, 17B zum Filterverhalten des Out-of-Band-Filters 12 bei. Die Primärspulen der Transformatoren 17A, 17B sind über eine Abschlussimpedanz Z_T miteinander verbunden. Die Sekundärspulen der Transformatoren 17A, 17B sind über einen Abschlusskondensator C_T miteinander gekoppelt. Die Transformatoren 17A, 17B sind an einen Signalausgang 18A, 18B der Treiberschaltung 3 angeschlossen. An dem Signalausgang 18A, 18B der Treiberschaltung 7 ist vorzugsweise eine verdrillte Zweidraht-Telefonleitung 4 angeschlossen.
• 8 zeigt ein Blockschaltbild einer bevorzugten Ausführungsform der in der Treiberschaltung 3 enthaltenen PWM-Modulatoren 2A, 2B. Die PWM-Modulatoren 2A, 2B sind jeweils selbstoszillierende PWM-Modulatoren, die mit der gleichen Schaltfrequenz arbeiten. Die beiden PWM-Modulatoren 2A, 2B arbeiten annähernd mit derselben Frequenz, wobei eine Abweichung der Schaltfrequenz durch die erfindungsgemäße Synchronisationsschaltung 1 eliminiert wird.
• Der in 8 dargestellte PWM-Modulator 2 weist einen Signaleingang 7 zum Empfangen eines analogen Eingangssignals auf. Ein Eingangssignalfilter 2-1 filtert ein Differenzsignal zwischen dem analogen Eingangssignal und einem Rückkoppelsignal. Ein nachgeschalteter Komparator 2-2 vergleicht das gefilterte Differenzsignal mit einer Referenzspannung zur Erzeugung eines Komparatorausgangssignals und gibt dieses an eine Verzögerungsschaltung 2-3 ab. Die Verzögerungsschaltung 2-3 verzögert das erhaltene Komparatorausgangssignal zeitlich in Abhängigkeit von dem Synchronisationssteuersignal CRTL, das an einen Steuereingang 13 des PWM-Modulators 2 angelegt ist. Eine Leistungsstufe 2-4 verstärkt das verzögerte Komparatorausgangssignal und gibt dieses als pulsweitenmoduliertes Ausgangssignal an einen Signalausgang 10 des PWM-Modulators 2 ab. Darüber hinaus enthält der PWM-Modulator 2 ein Rückkoppelfilter 2-5, das das verstärkte Komparatorausgangssignals filtert und als Rückkoppelsignal an das Eingangssignalfilter 2-1 abgibt.
• 9 zeigt eine bevorzugte Ausführungsform eines Komparators 2-2 mit integrierter Verzögerungsschaltung 2-3. Ein Inverter mit einstellbarem Maximalstrom, wird als Bauelement mit einer variablen Zeitverzögerung des Signals eingesetzt. Hierdurch wird die Gesamtverzögerung der selbstoszillierenden PWM-Schleife und somit die Schaltfrequenz des PWM-Modulators 2 gesteuert. Der Umfang der zeitlichen Verzögerung wird sehr genau durch eine analoge Eingangsgröße, beispielsweise eine Spannung oder einen Strom eingestellt. Bei der in 9 dargestellten Ausführungsform wird ein Vorspannungsgenerator durch ein Spannungssteuersignal, welches durch die Synchronisationsschaltung 1 geliefert wird, angesteuert und steuert die Gate-Anschlüsse der zeitlich zueinander komplementär aufgebauten MOS-Feldeffekt-Transistoren an. Diese beiden MOS-Feldtransistoren sind jeweils in Reihe zu einem Feldeffekttransistor einer CMOS-Stufe, die zwischen dem Ausgang des Komparators 2-2 und dem Inverter vorgesehen ist, verschaltet.
• Die Einstellung bzw. Trimmung der zeitlichen Verzögerung des digitalen Inverters erfolgt hinter dem Komparator 2-2. Ein Vorteil der in 9 dargestellten Implementierung besteht daher darin, dass die Steuerung der zeitlichen Verzögerung an einem unempfindlichen Potenzialknoten des Schaltkreises erfolgt, an dem die Signalamplitude lediglich zwei verschiedene Signalpegel bzw. Signalwerte einnehmen kann. Falls der Abstimmbereich groß ist, kann die zeitliche Verzögerung durch mehrere aneinander verschaltete Inverter erreicht werden. Bei einer differentiellen Ausführungsform wird vorzugsweise ein Inverter mit einem differentiellen Verstärker eingesetzt. Eine differentielle Ausführungsform ist besonders robust gegenüber Umgebungsrauschen.
• 10 zeigt in einer besonders bevorzugten Ausführungsform die erfindungsgemäße Synchronisationsschaltung 1. Die Synchronisationsschaltung 1 enthält einen Schwerpunkt-Phasendetektor 1A und ein nachgeschaltetes analoges Schleifenfilter 1B, welches vorzugsweise durch mindestens einen seriell verschalteten Integrator gebildet wird. Der Schwerpunkt-Phasendetektor 1A wird vorzugsweise durch zwei Phasendetektoren PFD gebildet. Dabei dient der erste Phasendetektor PFD_A zur Ermittlung einer Phasendifferenz zwischen den ansteigenden Signalflanken der beiden an den Signaleingängen 14A, 14B anliegenden pulsweitenmodulierten Ausgangssignalen der PWM-Modulatoren 2A, 2B. Der zweite Phasendetektor PFDB ist zur Ermittlung einer negativen Phasendifferenz zwischen den abfallenden Signalflanken der beiden pulsweitenmodulierten Ausgangssignale vorgesehen. Darüber hinaus enthält der Schwerpunktphasendetektor 1A einen Addierer, der die von den Phasendetektoren ermittelten Phasendifferenzen addiert und an das nachgelagerte Schleifenfilter 1B abgibt. Der in dem Schleifenfilter enthaltene mindestens eine Integrator integriert die addierten Phasendifferenzen zur Erzeugung von Synchronisationssteuersignalen CRTLA, CRTLB für die Ansteuerung der in den beiden selbstoszillierenden PWM-Modulatoren 2A, 2B enthaltenen Verzögerungsschaltungen 2-3. Das Schleifenfilter 1B ist vorzugsweise differentiell aufgebaut.
• Die in 10 dargestellte Synchronisationsschaltung 1 verschiebt die beiden pulsweitenmodulierten Ausgangssignale der PWM-Modulatoren 2A, 2B die an den Signaleingang 14A, 14B der Synchronisationsschaltung 1 anliegen zueinander zeitlich derart, dass ein Differenzsignal zwischen den beiden pulsweitenmodulierten Ausgangssignalen keine Frequenzanteile in einem Frequenzbereich der Schaltfrequenz der selbstoszillierenden PWM-Modulatoren 2A, 2B aufweist. Das von dem Addierer abgegebene Summensignal erzeugt eine Impulsfolge, die sich dem Durchschnittswert null annähert, falls der Schwerpunkt-Phasendetektor 1A Ausgangsimpulse liefert, die synchron zueinander ausgerichtet sind.
• 11 zeigt eine besonders bevorzugte Ausführungsform der in dem Schwerpunkt-Phasendetektor 1A enthaltenen Phasendetektoren PFD. Der Phasendetektor PFD enthält zwei D-Flip-Flops, deren Dateneingang D einen konstanten Wert erhalten und deren Datenausgänge über Verstärker mit einem Verstärkungsfaktor 1 bzw. –1 an einen Addierer zur Erzeugung eines Phasendifferenzsignals abgegeben werden. Die Takteingänge der beiden D-Flip-Flops erhalten jeweils die beiden pulsweitenmodulierten Ausganssignale bzw. die invertierten pulsweitenmodulierten Ausgangssignale. Die logischen Ausgänge der D-Flip-Flops werden mit einem NAND-Gatter logisch miteinander verknüpft, wobei der Ausgang des NAND-Gatters an einen Zwischenspeicher geschaltet ist. Der Ausgang des Zwischenspeichers liegt an einem Rücksetz- bzw. CLR-Anschluss der D-Flip-Flops an.
• 12 zeigt Signaldiagramme zur Erläuterung der Funktionsweise der erfindungsgemäßen Synchronisationsschaltung 1.
• 12A zeigt zwei pulsweitenmodulierte Ausgangssignale P, N, die von zwei nicht-synchronisierten PWM-Modulatoren nach dem Stand der Technik abgegeben werden. 12A zeigt ferner das Differenzsignal der beiden pulsweitenmodulierten Signale. Wie man aus 12A erkennen kann, erhält das Diffe renzsignal Signalkomponenten mit der zeitlichen Periode der beiden PWM-modulierten Ausgangssignale P, N.
• 12B zeigt eine Synchronisierung bzw. Ausrichtung mit einem Standard-Phasendetektor, wobei die ansteigenden Signalflanken der beiden PWM-Signale zueinander synchron sind. Allerdings weist das Differenzsignal P-N ebenfalls Signalkomponenten bei der Fundemental-Frequenz bzw. bei der Grundschaltfrequenz der beiden PWM-Modulatoren auf.
• 12C zeigt zwei pulsweitenmodulierte Ausgangssignale, die mittels der erfindungsgemäßen Synchronisationsschaltung 1 miteinander synchronisiert sind. Die erfindungsgemäße Synchronisationsschaltung 1 verschiebt die beiden pulsweitenmodulierten Ausgangssignale P, N der beiden PWM-Modulatoren 2A, 2B derart, dass die Signalimpulsmitten zueinander synchron sind. Wie man aus 12C erkennen kann, liegen die Signalimpulsmitten der PWM-modulierten Signale zeitlich synchron zueinander, d. h. bei einer Synchronzeit t_s. 12C zeigt das zugehörige Differenzsignal P-N. Wie man aus 12C erkennen kann, weist das Differenzsignal keine Signalkomponenten bei der Fundamentalfrequenz bzw. Grundfrequenz der PWM-modulierten Signale P, N auf. Das Differenzsignal P-N weist in 12C sechs Signalimpulse auf, während das Differenzsignal P-N in 12B lediglich drei Signalimpulse hat. Das in 12C dargestellte PWM-Differenzsignal weist somit eine doppelte Anzahl von Impulsen auf, d. h. die Frequenz der auftretenden Impulse ist doppelt so hoch. Da bei dem in 12C dargestellten PWM-Differenzsignal keine Spektralanteile im Bereich der Schaltfrequenz der Pulsweitenmodulatoren 2A, 2B auftreten, ist es möglich, ein Out-of-Band-Filter (OOB) 12 mit einer geringeren Filtersteilheit bzw. einer geringeren Filterordnung einzusetzen. Hierdurch wird der schaltungstechnische Aufwand für die Treiberschaltung 3 erheblich vermindert. Mit der erfindungsgemäßen Synchronisationsschaltung 1 lassen sich PWM-Modulatoren 2A, 2B, die einen relativ hohen Mismatch zueinander aufweisen, in effizienter Weise mit einem geringen schaltungstechnischen Aufwand synchronisieren. Hierdurch kann der schaltungstechnische Aufwand für das nachgeschaltete Out-of-Band-Filter 12 erheblich vermindert werden. Die Abweichung bzw. der Fehler zwischen den zwei PWM-Modulatoren 2A, 2B wird dabei korrigiert, ohne dass weitere nicht-lineare Verzerrungen entstehen.

1

Synchronisationsschaltung

2

PWM-Modulator

3

Treiberschaltung

4

Telefonleitung

5

Signaleingang

6

Leitung

7

PWM-Modulator-Eingang

8

Konverter

9

Signalleitung

10

PWM-Modulator-Ausgang

11

Signalleitung

12

Filter

13

Steuereingang

14

Signaleingang

15

Signalausgang

16

Steuerleitung

17

Transformatoren

18

Treiberschaltung-Ausgang

Claims (11)

1. Synchronisationsschaltung zur Synchronisation von mindestens zwei selbstoszillierenden PWM-Modulatoren (2A, 2B), die jeweils einen pulsweiten-moduliertes Ausgangssignal abgeben, wobei die Synchronisationsschaltung (1) die Signalimpulse der pulsweiten-modulierten Ausgangssignale zueinander zeitlich derart verschiebt, dass deren Signalimpulsmitten synchron sind.
2. Synchronisationsschaltung nach Anspruch 1, wobei die selbstoszillierenden PWM-Modulatoren (2A, 2B) jeweils aufweisen: – einen Signaleingang (7A, 7B) zum Empfangen eines analogen Eingangssignals; – ein Eingangssignalfilter (2-1), das ein Differenzsignal zwischen dem analogen Eingangssignal und einem Rückkoppelsignal filtert; – einen Komparator (2-2), der das gefilterte Differenzsignal mit einer Referenzspannung zur Erzeugung eines Komparatorausgangssignals vergleicht; – eine Verzögerungsschaltung (2-3), die das Komparatorausgangssignal in Abhängigkeit von einem Synchronisationssteuersignal zeitlich verzögert; – eine Leistungsstufe (2-4), die das verzögerte Komparatorausgangssignal verstärkt; – ein Rückkoppelfilter (2-5), das das verstärkte Komparatorausgangssignal filtert und als Rückkoppelsignal an das Eingangssignalfilter (2-1) abgibt; und – einen Signalausgang (10A, 10B), der das verstärkte Komparatorausgangssignal als pulsweiten-moduliertes Ausgangssignal abgibt.
3. Synchronisationsschaltung nach Anspruch 2, wobei die Synchronisationsschaltung (1) aufweist: – einen ersten Eingang (14A) zum Empfangen eines ersten pulsweiten modulierten Ausgangssignals von einem ersten selbstoszillierenden PWM-Modulator (2A); – einen zweiten Eingangnb (14B) zum Empfangen eines zweiten pulsweiten modulierten Ausgangssignals von einem zweiten selbstoszillierenden PWM-Modulator (2B); – einen ersten Ausgang (13A) zur Abgabe eines ersten Synchronisationssteuersignals an eine in dem ersten selbstoszillierenden PWM-Modulator (2A) enthaltene Verzögerungsschaltung; und – einen zweiten Ausgang (13B) zur Abgabe eines zweiten Synchronisationssteuersignals an eine in dem zweiten selbstoszillierenden PWM-Modulator (2B) enthaltene Verzögerungsschaltung.
4. Synchronisationsschaltung nach Anspruch 2, wobei die Synchronisationsschaltung (1) aufweist: – einen ersten Phasendetektor (PFD_A) zur Ermittlung einer Phasendifferenz zwischen ansteigenden Signalflanken der beiden pulsweiten-modulierten Ausgangssignale; – einen zweiten Phasendetektor (PFD_B) zur Ermittlung einer negativen Phasendifferenz zwischen abfallenden Signalflanken der beiden pulsweiten-modulierten Ausgangssignale; – einen Addierer zur Addition der von den Phasendetektoren ermittelten Phasendifferenzen; und – einen Integrator (1B), der die addierten Phasendifferenzen zur Erzeugung von Synchronisationssteuersignalen für die Ansteuerung der in den beiden selbstoszillierenden PWM-Modulatoren enthaltenen Verzögerungsschaltungen integriert.
5. Synchronisationsschaltung nach Anspruch 1, wobei die Synchronisationsschaltung (1) die beiden pulsweiten-modulierten Ausgangssignale zueinander zeitlich derart verschiebt, dass ein Differenzsignal zwischen den beiden pulsweiten-modulierten Ausgangssignalen keine Frequenzanteile in einem Frequenzbereich einer Schaltfrequenz (f_sw) der selbstoszillierenden PWM-Modulatoren (2A, 2B) aufweist.
6. Synchronisationsschaltung nach Anspruch 3, wobei der erste selbstoszillierende PWM-Modulator (2A) ein analoges Eingangssignal pulsweiten-moduliert und wobei der zweite PWM-Modulator (2B) das dazu invertierte analoge Eingangssignal pulsweitenmoduliert.
7. Synchronisationsschaltung nach Anspruch 2, wobei das analoge Eingangssignal ein xDSL-Signal ist.
8. Synchronisationsschaltung nach Anspruch 2, wobei das analoge Eingangssignal ein Audiosignal ist.
9. Synchronisationsschaltung nach Anspruch 1, wobei die beiden zueinander zeitlich verschobenen pulsweiten modulierten Ausgangssignale durch ein nachgeschaltetes OOB-Filter (12) gefiltert werden.
10. Synchronisationsschaltung nach Anspruch 9, wobei das durch das OOB-Filter (12) gefilterte Signal an eine Zweidraht-Telefonleitung (4) abgegeben wird.
11. Verfahren zur Synchronisation von mindestens zwei selbstoszillierenden pulsweitenmodulierten Signalen, wobei die Signalimpulse der pulsweitenmodulierten Signale zeitlich derart zueinander verschoben werden, dass die Signalimpulsmitten der Signalimpulse zueinander synchron liegen.