DE102005040686A1 - Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements - Google Patents

Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements Download PDF

Info

Publication number
DE102005040686A1
DE102005040686A1 DE102005040686A DE102005040686A DE102005040686A1 DE 102005040686 A1 DE102005040686 A1 DE 102005040686A1 DE 102005040686 A DE102005040686 A DE 102005040686A DE 102005040686 A DE102005040686 A DE 102005040686A DE 102005040686 A1 DE102005040686 A1 DE 102005040686A1
Authority
DE
Germany
Prior art keywords
semiconductor
contact
semiconductor chip
semiconductor wafer
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005040686A
Other languages
English (en)
Inventor
Horst Dr. Theuss
Jochen Dipl.-Ing. Dangelmaier
Josef Dipl.-Ing. Hirtreiter
Hagen Blasche
Thomas Dipl.-Phys. Kilger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005040686A priority Critical patent/DE102005040686A1/de
Publication of DE102005040686A1 publication Critical patent/DE102005040686A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verbindungselement (1) zwischen einem Halbleiterchip (3) eines Halbleiterwafers (4) für diskrete Halbleiterbauelemente (5) und einem Schaltungsträger sowie ein Verfahren zur Herstellung und Verwendung des Verbindungselements (1). Dazu ist das Verbindungselement (1) auf Kontaktflächen (6) des Halbleiterchips (3) bzw. des Halbleiterbauelements (5) auf dem Halbleiterwafer angeordnet und bildet einen Mesakontakt (7) für eine Oberflächenmontage aus. Dieser Mesakontakt weist eine strukturier NiPAu-, AgSn- oder AuSn-Kontaktbeschichtung (8) auf. Dabei ist die Kontaktbeschichtung (8) auf den Kontaktflächen (6) der Halbleiterchips (3) des Halbleiterwafers (4) in Halbleiterchippositionen (9) angeordnet und die flächige Erstreckung des Mesakontaktes (7) entspricht einer Kontaktfläche (6) des Halbleiterchips (3).

Description

  • Die Erfindung betrifft ein Verbindungselement zwischen einem Halbleiterchip eines Halbleiterwafers für diskrete Halbleiterbauelemente und einem übergeordneten Schaltungsträger, sowie ein Verfahren zur Herstellung und Verwendung des Verbindungselements. Die Miniaturisierung von diskreten Halbleiterbauelementen, wie Dioden und Transistoren, sowie der Preisdruck auf derartige standardisierte Halbleiterbauelemente erfordern ständig neue und überarbeitete Lösungen für den Gehäuseaufbau.
  • Beim Gehäuseaufbau wird zwischen Gehäusen unterschieden, die auf einem Flachleiterrahmen basieren, wie zum Beispiel die SOT-, SOD-, SC-, und/oder TSFP-Gehäuse und den sogenannten flachleiterfreien Gehäusen, wie beispielsweise dem TSLP-Gehäuse. Diese aktuellen Lösungen zur Bereitstellung von Gehäuseaufbauten für diskrete Halbleiterbauelemente haben den Nachteil, dass sie auf Prozessen, wie dem Diebonden und dem Drahtbonden basieren, wobei nachteilig die Notwendigkeit besteht, entsprechende Halbleiterchipanschlussflächen für das Aufbringen der Halbleiterchips und entsprechende Kontaktanschlussflächen für das Anbringen der Bonddrähte auf einem Träger zur Verfügung zu stellen.
  • Diese Komponenten vermindern die Möglichkeit die Gehäuse in Bezug auf eine Miniaturisierung zu verbessern. So kann die Gehäusehöhe nicht beliebig vermindert werden, da die Dicke des Trägers mit den Kontaktanschlussflächen bzw. die Dicke des Trägers der Halbleiterchipkontaktfläche und die Dicke des Halbleiterchips, sowie die Bonddrahtschleifenhöhe und die Höhe der Kunststoffgehäusemasse zum Einbetten der Bonddrähte zu berücksichtigen sind. Bei der Miniaturisierung der lateralen Abmessungen sind den diskreten Halbleiterbauelementen dadurch Grenzen gesetzt, dass ausreichend Platz für die Kontaktanschlussflächen mit Träger, für die Toleranzen des Halbleiterchipbondens, für die Toleranzen der Längen der Bonddrähte sowie für die Toleranzen der Wandstärke der Pressmassen zu berücksichtigen sind. Deshalb sind bei diskreten Halbleiterbauteilen die Miniaturisierungsmöglichkeiten für Halbleiterchipabmessungen unter einem halben Millimeter in Bezug auf Länge, Breite und Höhe des gehäusten Halbleiterbauelementes praktisch erschöpft.
  • Aus der Druckschrift US 6,197,613 B1 ist ein Verfahren zum Bilden eines Gehäuses auf Halbleiterwaferbasis bekannt, bei dem zunächst ein Siliziumwafer bereitgestellt wird, der eine Vielzahl von integrierten Schaltungschips, die auf der Oberseite des Halbleiterwafers gebildet sind, aufweist. Jedes dieser integrierten Schaltungschips hat eine Vielzahl auf dem Umfang verteilter E/A-Kontaktflächen, die in einer isolierenden Schicht angeordnet sind. Diese Kontaktflächen sind über Durchkontakte durch eine elastische Schicht und über Leiterbahnen auf der elastischen Schicht mit Lotkugeln als Flipchip-Kontakte elektrisch verbunden. Die mit diesem Verfahren hergestellten Halbleiterbauelemente in der Größenordnung von Halbleiterchips haben den Nachteil, dass ihre Gehäusehöhe durch den Lotball und die darunter angeordnete elastische Schicht nicht weiter vermindert werden kann.
  • Aus der Druckschrift US 6,518,097 B1 ist ein Verfahren zum Herstellen von Flipchip-Gehäusen auf Halbleiterwaferbasis un ter Verwendung eines anisotrop leitenden Klebstoffs bekannt. Dazu wird ein lotmaterialfreier Bondhügel, wie ein Bondhügel aus Gold oder einem stromlos abgeschiedenen Nickel/Goldbondhügel auf den Kontaktflächen jedes Halbleiterchips eines Halbleiterwafers hergestellt. Eine anisotrop leitende und haftende Lösung oder ein Film wird auf dem Wafer angeordnet, und anschließend wird der Halbleiterwafer in einzelne Halbleiterchips getrennt.
  • Jeder der Halbleiterchips wird mechanisch und elektrisch mit einem Substrat über den anisotrop leitenden Klebstoff verbunden. Dieses Verfahren hat den Nachteil, dass Verbindungselemente gebildet werden, die nicht lötbar mit einem Substrat verbunden werden können. Darüber hinaus hat das Verfahren den Nachteil, dass zur Verbindung der Bondhügel mit einem Substrat ein spezieller, anisotrop leitender Klebstoff bzw. eine anisotrop leitende Folie erforderlich sind, welche sowohl die Verfahrenskosten, als auch die Verwendbarkeit eines derartigen Halbleiterbauteilgehäuses für diskrete Halbleiterbauelemente einschränkt.
    •
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und ein Verbindungselement anzugeben, das für Gehäuse auf Halbleiterwaferbasis einsetzbar ist, die Verfahrenskosten reduziert und darüber hinaus verminderte Abmessungen für diskrete Halbleiterbauelemente zulässt, so dass die Gesamtabmessungen des Halbleiterbauelementes die Abmessungen eines Halbleiterchips für diskrete Halbleiterbauelemente nur unwesentlich vergrößert und Halbleiterbauelemente in Halbleiterchipgröße ermöglicht.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Verbindungselement zwischen einem Halbleiterchip aus einem Halbleiterwafer mit diskreten Halbleiterbauelementen und einem übergeordneten Schaltungsträger geschaffen. Das Verbindungselement ist für Kontaktflächen des Halbleiterchips bzw. Halbleiterbauelements auf dem Halbleiterwafer vorgesehen und weist einen Mesakontakt. für eine Oberflächenmontage auf.
  • Derartige Mesakontakte zeichnen sich durch ihre tafelförmige, flache Struktur aus, wobei die flächige Erstreckung des Mesakontaktes auf der Oberseite des diskreten Halbleiterbauelements der Strombelastung des diskreten Halbleiterbauelements angepasst werden kann. Der Mesakontakt weist eine flächig strukturierte NiPAu-, AgSn- oder AuSn-Kontaktbeschichtung auf. Dazu ist diese Kontaktbeschichtung auf den Kontaktflächen der Halbleiterchips des Halbleiterwafers in Halbleiterchippositionen angeordnet, und die flächige Erstreckung des Mesakontaktes entspricht einer Kontaktfläche des Halbleiterchips.
  • Dieses Verbindungselement hat den Vorteil, dass es einerseits kostengünstig hergestellt werden kann. Andererseits hat es den Vorteil, dass die Gehäusehöhe extrem minimiert werden kann, zumal der Mesakontakt, der auf dem Halbleiterwafer hergestellt wird, gleichzeitig eine Außenkontaktfläche für das Halbleiterbauelement darstellt. Aufgrund der miniaturisierten Abmessungen derartiger diskreter Halbleiterbauelemente, deren Außenabmessungen deutlich kleiner als 1 mm sein können, ist eine elastische Abfederung, wie sie aus der Druckschrift US 6,197,613 B1 für integrierte Halbleiterchips bekannt ist, nicht erforderlich, da die auftretenden Scherspannungen bei derart geringen Außenabmessungen von den erfindungsgemäßen Mesakontakten aufgenommen werden können.
  • Auch auf eine anisotrop leitende Klebstoffschicht bzw. anisotrop leitende Klebstofffolie, wie sie aus der Druckschrift US 6,518,097 B1 bekannt ist, kann verzichtet werden. Die Funktion der anisotrop leitenden Klebstoffschicht bzw. der anisotrop leitenden Kunststofffolie wird für Kontaktbeschichtungen aus einem NiPAu-Material von einer wenige Mikrometer dünnen Flussmittelbeschichtung für ein Lotmaterial ersetzt, wobei das Lotmaterial auf entsprechenden Kontaktanschlussflächen eines übergeordneten Schaltungsträgers vorgesehen ist.
  • Darüber hinaus ist es auch möglich, eine dünne Lotmaterialschicht bereits auf der NiPAu-Kontaktbeschichtung aufzubringen. Weist der Mesakontakt bereits eine Kontaktbeschichtung aus AgSn- oder AuSn-Lotmaterial auf, so erübrigt sich das Aufbringen einer zusätzlichen Lotschicht und/oder Flussmittelbeschichtung und die flachen Mesakontakte können direkt für die Oberflächenmontage auf einem übergeordneten Schaltungsträger eingesetzt werden. In vorteilhafter Weise wird mit dem Mesakontakt als Außenkontakt des Halbleiterbauelements ein Lotmaterial als Lotdepot mit dem Gehäuse mitgeliefert, sodass auch Reparaturarbeiten nach dem Bestücken des übergeordneten Schaltungsträgers ohne aufwendiges zusätzliches Aufbringen von Lotmaterial vorgenommen werden können.
  • Um die Haftung zwischen dem Kontaktflächenmaterial auf dem Halbleiterwafers und dem Material der Kontaktbeschichtung zu verbessern, kann zwischen der Kontaktbeschichtung und der Kontaktfläche eine UBM-(under bump metallization) Schicht an geordnet sein. Diese UBM-Schicht hat darüber hinaus den Vorteil, dass sie bei geeigneter Wahl der Materialien gleichzeitig eine Diffusionssperre zwischen dem Material der Kontaktfläche und dem Material der Kontaktbeschichtung bildet.
  • In einer bevorzugten Ausführungsform der Erfindung weisen die Kontaktflächen eine UBM-Schicht auf, die TiW aufweist. Dieses Material aus TiW kann von einer Ni-Beschichtung abgedeckt sein. Eine derartig strukturierte und aufgebaute UBM-Schicht hat den Vorteil, dass durch die Nickelbeschichtung eine zuverlässige Diffusionssperre gebildet wird und mit Hilfe der TiW-Beschichtung die Haftvermittlung verbessert wird. Die Dicke d der Kontaktbeschichtung von 5 μm ≤ d ≤ 50 μm vermindert vorteilhaft die Gesamthöhe des herzustellenden Halbleiterbauelements gegenüber herkömmlichen diskreten Halbleiterbauteilen. Somit lassen sich mit Hilfe des Verbindungselementes in Form eines Mesakontaktes dieser geringen Dicke miniaturisierte, diskrete Halbleiterbauelemente, vorzugsweise Halbleiterdioden, Halbleitertransistoren, Leuchtdioden und/oder HF-Transistoren realisieren.
  • Halbleiterbauelemente, die mit Verbindungselementen bestückt sind, weisen vorzugsweise Kontaktbeschichtungen aus galvanisch abgeschiedenen, mikrokristallinstrukturierten Metallen auf. Diese Mikrokristallinität wird auch bei stromlosen chemischen Abscheidungen auf Halbleiterwafern erreicht. Dabei entstehen Halbleiterbauelemente mit Abmessungen in Länge × Breite × Höhe (LBH) mit LBH ≥ 1,0 mm × 0.6 mm × 0,4 mm, vorzugsweise mit LBH ≥ 0,6 mm × 0,3 mm × 0,4 mm.
  • Ein Verfahren zur Herstellung eines Halbleiterwafers mit Verbindungselementen in mehreren in Zeilen und Spalten auf dem Halbleiterwafer angeordneten Halbleiterchippositionen mit oberflächenmontierbaren Mesakontakten weist die nachfolgenden Verfahrensschritte auf. Zunächst werden auf dem Halbleiterwafer Halbleiterchipstrukturen für diskrete Halbleiterbauelemente auf der Oberseite des Halbleiterwafers in den Halbleiterchippositionen, welche Kontaktflächen aufweisen, hergestellt. Anschließend wird zur Herstellung der Mesakontakte ein selektives Abscheiden von NiPAu-, AgSn- oder AuSn-Kontaktbeschichtungen auf den Kontaktflächen durchgeführt. Dieses Verfahren hat den Vorteil, dass nach dem selektiven Abscheiden der Kontaktbeschichtungen für die Mesakontakte in Halbleiterchippositionen bereits komplette diskrete Halbleiterbauelemente in Halbleiterchipgröße vorliegen.
  • Ein weiterer Vorteil besteht darin, dass im Prinzip keinerlei weitere Verfahrensschritte zur Darstellung von Außenkontakten eines Halbleiterbauteils bzw. eines Halbleiterchips erforderlich sind, und alles bereits auf dem Halbleiterwafers für eine Vielzahl von diskreten Halbleiterbauelementen durchgeführt werden kann. Zur Herstellung eines Halbleiterchips für diskrete Halbleiterbauelemente mit Mesakontakten, muss lediglich der fertiggestellte Halbleiterwafers in einzelne Halbleiterchips getrennt werden. Um schließlich Halbleiterbauelemente mit oberflächenmontierbaren Mesakontakten aus den Halbleiterchips zu bilden, können diese vorzugsweise einzeln oder zu mehreren in einer Kunststoffgehäusemasse unter Freilassung der Mesakontakte eingebettet werden. Mit mehreren Halbleiterchips in einer gemeinsamen Kunststoffgehäusemasse kann eine selbsttragende Verbundplatte aus Halbleiterchips und Kunststoffgehäusemasse hergestellt werden, wobei durch Auftrennen der Kunststoffgehäusemasse einzelne diskrete Halbleiterbauelemente aus der Verbundplatte singulierbar sind.
  • Diese Verfahrensvarianten haben den Vorteil, dass einfache Waferlevelpackage-Verfahren für die Herstellung diskreter Halbleiterbauelemente genutzt werden können. Auf Grund der geringen Größe von kleiner gleich 1,0 mm × 0,6 mm × 0,4 mm der diskreten Halbleiterbauelemente kann auf Lotkugeln als Flipchip-Kontakte vollständig verzichtet werden. Auch das Aufbringen von anisotrop leitenden Klebebeschichtungen ist nicht erforderlich, da die Mesakontakte direkt oberflächenmontierbar sind. Auch die großen Abstände beim Zusammenbau von Halbleiterchips mit Flipchip-Kontakten aus Lotbällen wird deutlich auf die Dicke d der Mesakontakte im Bereich von 5 μm ≤ d ≤ 50 μm vermindert. Da die thermische Scherspannungsbelastung bei kleinen Gehäuseabmessungen der diskreten Halbleiterbauelemente gering ist, sind auch elastische Abfederungen durch zusätzliche elastische Schichten nicht erforderlich, was die Verfahrenskosten entsprechend reduziert.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens erfolgt das selektive Abscheiden der NiAu-Kontaktbeschichtung auf den Kontaktflächen mittels einer stromlosen Metallabscheidung. Dieses hat den Vorteil, dass auf photolithographische Maskierungen verzichtet werden kann, da die chemische Abscheidung von Metallionen aus Salzlösungen selektiv auf Kontaktflächen erfolgt, während die isolierende Passivierungsschicht des Halbleiterwafers von der metallischen Beschichtung frei bleibt.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens wird das selektive Abscheiden der Kontaktbeschichtung auf den Kontaktflächen mittels einer galvanischen Metallabscheidung durchgeführt. Für die galvanische Metallabscheidung ist es zunächst erforderlich, eine durchgängig elektrisch leitende Schicht auf der Oberseite des Halbleiterwafers zu erzeugen und anschließend die Bereiche der Oberseite des Halbleiterwafers mit einer isolierenden Sicht abzudecken, auf der kein Metall galvanisch aufwachsen soll. Dazu wird üblicherweise eine photolithographisch strukturierte Maskierungsschicht aufgebracht, die nach der galvanischen Abscheidung einer Kontaktbeschichtung aus AgSn- oder AuSn-Material wieder entfernt wird, um durch ein kurzes Dipätzen die zunächst aufgebrachte leitfähige Schicht in den kontaktflächenfreien Bereichen zu entfernen. Diese elektrisch leitfähige Schicht kann vorzugsweise aufgesputtert werden und weist eine Dicke unter 1 μm auf, so dass nach der galvanischen Abscheidung die dabei entstandenen Mesakontakte um diese geringfügige Dicke von unter 1 μm vermindert werden.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens wird die gesputterte, leitfähige Schicht als UBM-Schicht ausgebildet und weist vorzugsweise, wie oben bereits erwähnt, eine Lage aus TiW auf, und kann zusätzlich von einer Ni-Sicht bedeckt sein. Somit wird die Notwendigkeit einer durchgehend elektrisch leitenden Schicht für eine galvanische Abscheidung gleichzeitig genutzt, um eine Haftvermittlerschicht, sowie eine Diffusionssperre zwischen der Kontaktbeschichtung des Mesakontaktes und der Kontaktfläche des Halbleiterwafers herzustellen.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens ist es vorgesehen, dass der Halbleiterwafer vor dem Auftrennen in Halbleiterchips von der Rückseite aus gedünnt wird. Um nach dem Dünnen direkt den Halbleiterwafer in Halbleiterchips zu trennen kann die Rückseite des Halbleiterwafers in den Halbleiterchippositionen markiert werden. Diese Markierung erleichtert die Zuordnung der entstehenden diskreten Halbleiterbauelemente in unterschiedliche Klassen und unterschiedli che diskrete Halbleiterbauelementstrukturen, wie diskrete Dioden, diskrete Transistoren, Hochfrequenzverstärkungselemente und/oder Leuchtdioden bzw. Leuchttransistoren.
  • Vorzugsweise wird vor dem Auftrennen des Halbleiterwafers die Funktion der Halbleiterchips in den Halbleiterchippositionen mit Hilfe der aufgebrachten Mesakontakte geprüft. Dazu können entsprechende Messspitzen auf die einzelnen Mesakontakte aufgesetzt werden, um nicht funktionsfähige diskrete Halbleiterbauelemente von der Weiterverarbeitung auszuschließen. Außerdem kann ein weiterer Test der einzelnen Halbleiterchips direkt vor einem Einbetten in eine Kunststoffgehäusemasse erfolgen.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch Verbindungselemente, einer ersten Ausführungsform der Erfindung, auf einem Halbleiterchip;
  • 2 zeigt einen schematischen Querschnitt durch Verbindungselemente, einer zweiten Ausführungsform der Erfindung, auf einem Halbleiterchip;
  • 3 zeigt eine schematische, perspektivische Ansicht eines Halbleiterwafers;
  • 4 zeigt eine schematischen Ausschnitt einer Oberseite eines Halbleiterwafers für diskrete Halbleiterbauelemente;
  • 5 zeigt einen schematischen Querschnitt durch ein Verbindungselement auf dem Halbleiterwafer gemäß 3;
  • 6 zeigt eine schematische, perspektivische Ansicht eines Halbleiterwafers gemäß 3 beim Auftrennen des Halbleiterwafers in diskrete Halbleiterchips;
  • 7 zeigt eine schematische, perspektivische Ansicht eines Ausschnitts eines Halbleiterwafers nach dem Auftrennen in einzelne diskrete Halbleiterchips;
  • 8 zeigt eine schematische, perspektivische Ansicht eines Halbleiterchips;
  • 9 zeigt eine Prinzipskizze eines Funktionstests an einem Halbleiterchip vor dem Einbetten in eine Kunststoffgehäusemasse;
  • 10 zeigt einen Querschnitt durch eine selbsttragende Verbundplatte aus Halbleiterchips und Gehäusekunststoffmasse, nach dem Einbetten von mehreren Halbleiterchips.
  • 1 zeigt einen schematischen Querschnitt durch Verbindungselemente 1, einer ersten Ausführungsform der Erfindung, auf einem Halbleiterchip 3. Der Halbleiterchip 3 weist auf seiner Oberseite 18 zwei Kontaktflächen 6 auf, die mit Elektroden einer diskrete Halbleiterbauelementstruktur des Halbleiterchips 3 elektrisch in Verbindung stehen. Die flächige Erstreckung der Kontaktflächen 6 wird durch eine strukturierte Lötstopplackschicht 19, welche die Kontaktflächen 6 frei lässt und die übrigen Bereiche der Oberseite 18 des Halbleiterchips 3 bedeckt, geschützt.
  • Auf der Kontaktfläche 6 ist ein zweilagiger Mesakontakt 7 angeordnet, der in dieser ersten Ausführungsform der Erfindung aus einer NiPAu-Kontaktbeschichtung besteht, welche durch stromlose, chemische Abscheidung auf den Kontaktflächen 6 gewachsen ist, wobei auf der Kontaktbeschichtung 8 eine Schicht 20 aus Lötmaterialflussmittel angeordnet ist, die bei einer Oberflächenmontage des Halbleiterchips 3 auf einen übergeordneten Schaltungsträger mit entsprechendenden Kontaktanschlussflächen aus einem Lotmaterial, das Zusammenlöten erleichtert.
  • Alternativ kann diese Schicht 20 auch ein Lotmaterial aufweisen, mit dem der Halbleiterchip 3 auf einem übergeordneten Schaltungsträger aufgelötet werden kann. Durch ein derartiges Verbindungselement 1 mit Mesakontakt 7 ist es möglich, einen äußerst geringen Abstand zwischen dem Halbleiterchip 3 und dem übergeordneten Schaltungsträger zu erzielen. Außerdem kann der Halbleiterchip 3 durch Einbetten in eine Kunststoffgehäusemasse bei geringfügiger Zunahme der äußeren Abmessung zu einem diskreten und kompakten Halbleiterbauelement in Halbleiterchipgröße weiterverarbeitet werden.
  • 2 zeigt einen schematischen Querschnitt durch Verbindungselemente 2, einer zweiten Ausführungsform der Erfindung, auf einem Halbleiterchip 3. Diese Verbindungselemente 2 unterscheiden sich von den Verbindungselementen 1 gemäß 1 dadurch, dass die Kontaktbeschichtung 8 auf einer UBM-Schicht 10 angebracht ist, welche diffusionshemmend für das Material der Kontaktfläche 6 wirkt und gleichzeitig die Adhäsion der Kontaktbeschichtung 8 auf der Kontaktanschlussfläche 6 ver bessert. Diese UBM-Schicht 10 wird vorzugsweise für Mesakontakte 7 auf einer bleifreien Lotbasis eingesetzt, wobei das bleifreie Lot ein AgSn- oder AuSn-Material aufweist.
  • Derartige Mesakontakte 7 aus Lotmaterial sind in dieser zweiten Ausführungsform der Erfindung mittels galvanischer Abscheidung aufgebracht und bilden eine feinkristalline metallische Kontaktbeschichtung auf der UBM-Schicht 10 aus. Die UBM-Schicht 10 ist vorzugsweise aus WTi-Material und kann eine Beschichtung aus Ni-Material aufweisen. Während die UBM-Schicht 10 mittels Sputtertechnik zunächst auf der gesamten Oberseite eines Halbleiterwafers aufgebracht ist, wird die galvanisch abgeschiedene Kontaktbeschichtung 8 selektiv aufgebracht, indem Bereiche, die vor der Beschichtung zu schützen sind, vorher maskiert bzw. abgedeckt werden. Bei der galvanischen Abscheidung wird darauf geachtet, dass die Dicke genügend hoch ist, um anschließend als Ätzmaskierung für die UBM-Schicht 10 in den abgedeckten Bereichen zu dienen.
  • Die 2 bis 10 zeigen unterschiedliche Stufen bei der Herstellung der erfindungsgemäßen Verbindungselemente.
  • 3 zeigt eine schematische, perspektivische Ansicht eines Halbleiterwafers 4. Auf der aktiven Oberseite 12 des Halbleiterwafers 4 sind Halbleiterchippositionen 9 in Zeilen 15 und Spalten 16 angeordnet. In diesen Halbleiterchippositionen 9 können sich diskrete Halbleitertransistoren, Dioden, Fotodioden oder Hochfrequenzhalbleiterbauelemente befinden. Diese Halbleiterchippositionen 9 weisen eine flächige Erstreckung von 1 mm × 0,6 mm, vorzugsweise von 0,6 mm × 0,4 mm auf. Die Dicke d des Halbleiterwafers 4 ist zunächst relativ hoch, um eine sichere Einbringung der Halbleiterstrukturen in die Oberseite 12 des Halbleiterwafers 4 in den Halbleiter chippositionen 9 zu gewährleisten, und kann dann auf vorzugsweise 400 m – 200 m vor einem Auftrennen des Halbleiterwafers 4 in einzelne Halbleiterchips gedünnt werden. Dieser Dünnungsvorgang erfolgt vorzugsweise mittels Läpp-Prozesses und/oder anschließender chemo-mechanischer Politur der Rückseite.
  • 4 zeigt einen schematischen Ausschnitt einer Oberseite 12 eines Halbleiterwafers 4 für diskrete Halbleiterbauelemente. Die Kontur eines Halbleiterbauelements wird durch die strickpunktierte Linie 21 markiert. Die diskreten Halbleiterstrukturen sind auf dem Halbleiterwafer 4 in Zeilen 16 und Spalten 15 angeordnet, wobei jedes der diskreten Halbleiterchips 3 Kontaktflächen 6 aufweist, die einen Mesakontakt tragen. Das diskrete Halbleiterbauelement stellt eine Hochfrequenzdiode dar, wobei die beiden Mesakontakte 7 in den Halbleiterchippositionen 9 einen Mesakontakt 7 für einen oberflächenmontierbaren Kathodenanschluss und für einen oberflächenmontierbaren Anodenanschluss bilden.
  • 5 zeigt einen schematischen Querschnitt durch ein Verbindungselement 1 auf dem Halbleiterwafer 4 gemäß 3, wobei das Verbindungselement 1 durch eine Lötstopplackschicht 19 begrenzt wird und einen Mesakontakt 7 ausbildet, der aus mehreren metallischen Lagen besteht, wobei die unterste Lage eine mit der Halbleiterstruktur zusammenwirkende metallische Kontaktfläche 6 aufweist, die von einer Kontaktbeschichtung 8 bedeckt wird. Die Pfeilrichtung 22 zeigt die Richtung eines Materialabtrags beim Dünnen des Halbleiterwafers 4 von der Rückseite aus an.
  • 6 zeigt eine schematische, perspektivische Ansicht eines Halbleiterwafers 4 gemäß 3 beim Auftrennen des Halbleiterwafers 4 in diskrete Halbleiterchips, wobei das Liniengitter die Sägespuren andeutet, die beim Auftrennen des Halbleiterwafers 4 in einzelne diskrete Halbleiterchips auftreten.
  • 7 zeigt eine schematische, perspektivische Ansicht eines Ausschnitts eines Halbleiterwafers 4 nach der Durchführung des Trennvorgangs. In jeder der Halbleiterchippositionen 9 liegen nun einzelne Halbleiterchips 3 vor, die mit zwei Mesakontakten 7 für eine Anode und eine Kathode einer Diode ausgestattet sind.
  • 8 zeigt eine schematische, perspektivische Ansicht eines Halbleiterchips 3, der als oberflächenmontierbares Halbleiterbauteil 5 mit seinen Mesakontakten 7, die in dieser Ausführungsform der Erfindung eine UBM-Schicht 10 und eine Kontaktbeschichtung 8 aufweisen, eingesetzt werden kann. Jedoch sind die Randseiten 23 und 24 und die Rückseite 14 gegen Stoßbelastungen nicht geschützt. Insbesondere die Eckbereiche 25, 26, 27 und 28 sind besonders gefährdet, sodass es vorteilhaft ist, diesen Halbleiterchip 3 in eine Kunststoffgehäusemasse unter Freilassung der Mesakontakte 7 einzubetten. Vor einem derartigen Einbetten in eine Kunststoffgehäusemasse wird jedoch jeder der Halbleiterchips 3 getestet, klassifiziert und markiert.
  • 9 zeigt eine Prinzipskizze eines Funktionstests an einem diskreten Halbleiterchip 3 vor dem Einbetten in eine Kunststoffgehäusemasse. Dazu wird zunächst der Halbleiterchip 3 auf seiner Rückseite 14 mittels Laserablation mit einer Lasermarkierung 17 versehen. Anschließend werden auf die Halbleiterchips 3 eines Halbleiterwafers 4 oder auf diskrete Halbleiterchips 3 Prüfspitzen 29 einer Testvorrichtung 30 ab gesenkt und mit den Mesakontakten 7 in Kontakt gebracht. Alle funktionsfähigen diskreten Halbleiterchips 3 werden dann, beispielsweise zu mehreren, in eine Kunststoffgehäusemasse unter Freilassen der Mesakontakte 7 eingebettet. Dazu können die Mesakontakte 7 auf eine Folie aufgeklebt werden, wie es die nachfolgende 10 zeigt.
  • 10 zeigt einen Querschnitt durch eine selbsttragende Verbundplatte 11 aus Halbleiterchips 3 und Kunststoffgehäusemasse 13 nach dem Einbetten von mehreren Halbleiterchips 3. Die Mesakontakte 7 der Halbleiterchips 3 sind dazu auf einer klebenden Trägerfolie 32 fixiert und werden in eine Kunststoffgehäusemasse 13 eingebettet. Nach dem Aushärten der Kunststoffgehäusemasse 13 kann die Trägerfolie 32 entfernt werden, und die Verbundplatte 11 aus Halbleiterchips 3 und Kunststoffgehäusemasse 13 kann entlang der Trennlinien 31 in einzelne diskrete Halbleiterbauelemente 5 getrennt werden.
    • 1
    Verbindungselement (1. Ausführungsform)
    2
    Verbindungselement (2. Ausführungsform)
    3
    Halbleiterchip
    4
    Halbleiterwafer
    5
    diskretes Halbleiterbauelement
    6
    Kontaktanschlussfläche
    7
    Mesakontakt
    8
    Kontaktbeschichtung
    9
    Halbleiterchipposition
    10
    UBM-Schicht
    11
    selbsttragende Verbundplatte
    12
    Oberseite des Halbleiterwafers
    13
    Kunststoffgehäusemasse
    14
    Rückseite des Halbleiterwafers
    15
    Zeilen
    16
    Spalten
    17
    Lasermarkierung
    18
    Oberseite
    19
    Lötstopplackschicht
    20
    Schicht auf Mesakontakt
    21
    strichpunktierte Linie
    22
    Pfeil
    23, 24
    Randseiten des Halbleiterchips
    25
    Eckbereiche des Halbleiterchips
    26
    Eckbereiche des Halbleiterchips
    27
    Eckbereiche des Halbleiterchips
    28
    Eckbereiche des Halbleiterchips
    29
    Prüfspitze
    30
    Testvorrichtung
    31
    Trennlinie
    32
    Trägerfolie

Claims (22)

  1. Verbindungselement zwischen einem Halbleiterchip (3) aus einem Halbleiterwafer (4) mit diskreten Halbleiterbauelementen (5) und einem übergeordneten Schaltungsträger, wobei das Verbindungselement (1) für Kontaktflächen (6) des Halbleiterchips (3) bzw. Halbleiterbauelements (5) auf dem Halbleiterwafer (4) vorgesehen ist und einen Mesakontakt (7) für eine Oberflächenmontage aufweist, der eine strukturierte NiPAu-, AgSn- oder AuSn- Kontaktbeschichtung (8) umfasst, wobei die Kontaktbeschichtung (8) auf den Kontaktflächen (6) der Halbleiterchips (3) des Halbleiterwafers (4) in Halbleiterchippositionen (9) angeordnet ist und die flächige Erstreckung des Mesakontakts (7) einer Kontaktfläche (6) des Halbleiterchips (3) entspricht.
  2. Verbindungselement nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Kontaktbeschichtung (8) und der Kontaktfläche (6) eine UBM- (under bump metallization) Schicht (10) angeordnet ist.
  3. Verbindungselement nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Kontaktflächen (6) eine UBM-Schicht (10) mit TiW aufweisen.
  4. Verbindungselement nach Anspruch 3, dadurch gekennzeichnet, dass die Kontaktflächen (6) eine UBM-Schicht (10) aus TiW mit einer Ni-Beschichtung aufweisen.
  5. Verbindungselement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktbeschichtung (8) eine Dicke d von 5 μm ≤ d ≤ 50 μm aufweist.
  6. Verbindungselement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verbindungselement (1) auf einem diskreten Halbleiterbauelement (5), vorzugsweise auf Halbleiterdioden, Halbleitertransistoren, Leuchtdioden und/oder HF-Transistoren vorgesehen ist.
  7. Halbleiterbauelement mit Verbindungselement (1), wobei das Verbindungselement (1) zwischen einem Halbleiterchip (3) aus einem Halbleiterwafer (4) und einem übergeordneten Schaltungsträger angeordnet ist und das Verbindungselement (1) einen Mesakontakt (7) für eine Oberflächenmontage aufweist, der eine strukturierte NiPAu-, AgSn- oder AuSn-Kontaktbeschichtung (8) umfasst, wobei die Kontaktbeschichtung (8) auf Kontaktflächen (6) der Halbleiterchips (3) des Halbleiterwafers (4) angeordnet ist und die flächige Erstreckung der Mesakontakte (7) den Kontaktflächen (6) entspricht.
  8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass zwischen der Kontaktbeschichtung (8) und der Kontaktfläche (6) eine UBM- (under bump metallization) Schicht (10) angeordnet ist.
  9. Halbleiterbauelement nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet, dass die Kontaktflächen (6) eine UBM-Schicht (10) mit TiW aufweisen.
  10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, dass die Kontaktflächen (6) eine UBM-Schicht aus TiW mit einer Ni- Beschichtung aufweisen.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktbeschichtung (8) galvanisch abgeschiedene mikrokristallin strukturierte Metalle aufweist.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement (5) eine Halbleiterdiode, einen Halbleitertransistor, Leuchtdioden und/oder HF-Transistoren aufweist.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abmessungen des Halbleiterbauelements (3) in Länge × Breite × Höhe (LBH) kleiner gleich 1,0 mm × 0,6 mm × 0,4 mm vorzugsweise kleiner gleich 0, 6 mm × 0, 3 mm × 0, 4 mm sind.
  14. Verfahren zur Herstellung eines Halbleiterwafers (4) mit Verbindungselementen (1) für mehrere in Zeilen und Spalten auf dem Halbleiterwafer (4) angeordnete Halbleiterchippositionen (9) mit oberflächenmontierbaren Mesakontakten (7), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Halbleiterchipstrukturen für diskrete Halbleiterbauelemente (5) auf der Oberseite (12) des Halbleiterwafers (4) in den Halbleiterchippositionen (9), welche Kontaktflächen (6) aufweisen; – selektives Abscheiden von NiPAu-, AgSn- oder AuSn-Kontaktbeschichtungen (8) auf den Kontaktflächen (6).
  15. Verfahren zur Herstellung eines Halbleiterchips (3) mit oberflächenmontierbaren Mesakontakten (7) als Verbindungselemente (1) zu einem übergeordneten Schaltungsträger, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Halbleiterchipstrukturen für diskrete Halbleiterbauelemente (5) auf der Oberseite (12) eines Halbleiterwafers (4) in Halbleiterchippositionen (9), welche Kontaktflächen (6) aufweisen; – selektives Abscheiden von NiPAu-, AgSn- oder AuSn-Kontaktbeschichtungen (8) auf den Kontaktflächen (6); – Trennen des Halbleiterwafers (4) in Halbleiterchips (3) mit oberflächenmontierbaren Mesakontakten (7).
  16. Verfahren zur Herstellung eines diskreten Halbleiterbauelements (5) mit oberflächenmontierbaren Mesakontakten (7) als Verbindungselemente (1) zwischen einem Halbleiterchip (3) und einem übergeordneten Schaltungsträger, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Halbleiterchipstrukturen für diskrete Halbleiterbauelemente (5) auf der Oberseite (12) eines Halbleiterwafers (4) in Halbleiterchippositionen (9), welche Kontaktflächen (6) aufweisen; – selektives Abscheiden von NiPAu-, AgSn- oder AuSn-Kontaktbeschichtungen (8) auf den Kontaktflächen (6), – Trennen des Halbleiterwafers (4) in Halbleiterchips (3) mit oberflächenmontierbaren Mesakontakten (7), – Einbetten einzelner oder mehrerer Halbleiterchips (3) in eine Kunststoffgehäusemasse (13) unter Freilassung der Mesakontakte (7).
  17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass das selektive Abscheiden der NiAu-Kontaktbeschichtung (8) auf den Kontaktflächen (6) mittels einer stromlosen Metallabscheidung erfolgt.
  18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass das selektive Abscheiden der Kontaktbeschichtung (8) auf den Kontaktflächen (6) mittels einer galvanischen Metallabscheidung erfolgt.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass zum galvanischen Abscheiden der Mesakontakte (7) auf die Oberseite (12) des Halbleiterwafers (4) eine elektrisch leitende UBM-Schicht (10) gesputtert wird, und die nicht zu beschichtenden Flächen der Oberseite (12) des Halbleiterwafers (4) photolithographisch geschützt werden, und anschließend in einem galvanischen Bad die freiliegenden UBM-Schichtbereiche zu Mesakontakten (7) verstärkt werden, wonach schließlich der Photolackschutz mit der darunter liegenden gesputterten UBM-Schicht entfernt wird.
  20. Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass der Halbleiterwafer (4) vor dem Auftrennen in Halbleiterchips (3) von der Rückseite (14) aus gedünnt wird.
  21. Verfahren nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, dass auf der Rückseite (14) des Halbleiterwafers die Halbleiterchippositionen (9) vor dem Auftrennen des Halbleiterwafers (4) markiert werden.
  22. Verfahren nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass vor dem Auftrennen des Halbleiterwafers (4) in Halbleiterchips (3) die Funktion der Halbleiterchips (3) in den Halbleiterchippositionen (9) geprüft wird.
DE102005040686A 2005-08-26 2005-08-26 Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements Ceased DE102005040686A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005040686A DE102005040686A1 (de) 2005-08-26 2005-08-26 Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005040686A DE102005040686A1 (de) 2005-08-26 2005-08-26 Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements

Publications (1)

Publication Number Publication Date
DE102005040686A1 true DE102005040686A1 (de) 2006-11-16

Family

ID=37295522

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005040686A Ceased DE102005040686A1 (de) 2005-08-26 2005-08-26 Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements

Country Status (1)

Country Link
DE (1) DE102005040686A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569427B2 (en) 2005-11-09 2009-08-04 Infineon Technologies Ag Semiconductor component with connecting elements and method for producing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068091B1 (de) * 1981-06-30 1988-08-10 International Business Machines Corporation Verfahren zum Verbinden eines Halbleiterchips auf einem Substrat und solche Verbindung
DE19507547A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Verfahren zur Montage von Chips
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US20040201029A1 (en) * 2003-04-11 2004-10-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
JP2005228924A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068091B1 (de) * 1981-06-30 1988-08-10 International Business Machines Corporation Verfahren zum Verbinden eines Halbleiterchips auf einem Substrat und solche Verbindung
DE19507547A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Verfahren zur Montage von Chips
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US20040201029A1 (en) * 2003-04-11 2004-10-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
JP2005228924A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569427B2 (en) 2005-11-09 2009-08-04 Infineon Technologies Ag Semiconductor component with connecting elements and method for producing the same

Similar Documents

Publication Publication Date Title
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102010064495B3 (de) Halbleiter-Bauelement
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
EP2973687B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE102011115886A1 (de) Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE102008045735A1 (de) Gestapelte Halbleiterchips
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE112020004228T5 (de) Bilden einer bump-struktur
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection