DE102005024430A1 - Siliziumwafer mit einer lötbaren Beschichtung auf seiner Waferrückseite und Verfahren zum Herstellen desselben - Google Patents

Siliziumwafer mit einer lötbaren Beschichtung auf seiner Waferrückseite und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102005024430A1
DE102005024430A1 DE102005024430A DE102005024430A DE102005024430A1 DE 102005024430 A1 DE102005024430 A1 DE 102005024430A1 DE 102005024430 A DE102005024430 A DE 102005024430A DE 102005024430 A DE102005024430 A DE 102005024430A DE 102005024430 A1 DE102005024430 A1 DE 102005024430A1
Authority
DE
Germany
Prior art keywords
gold
coating
tin
volume
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005024430A
Other languages
English (en)
Other versions
DE102005024430B4 (de
Inventor
Paul Dr. Ganitzer
Stefan Dr. Wöhlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005024430A priority Critical patent/DE102005024430B4/de
Priority to US11/439,749 priority patent/US20060273810A1/en
Publication of DE102005024430A1 publication Critical patent/DE102005024430A1/de
Application granted granted Critical
Publication of DE102005024430B4 publication Critical patent/DE102005024430B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft einen Siliziumwafer (2) mit einer lötbaren Beschichtung (4) auf seiner Waferrückseite (5) und ein Verfahren zum Herstellen desselben. Dabei weist der Siliziumwafer (2) integrierte Schaltungen auf seiner Waferoberseite (3) auf. Die Rückseitenbeschichtung (4) ist frei von Silberbestandteilen in unmittelbarer Nachbarschaft zu einer angepassten Goldbeschichtung (7), auf der ein Gold/Zinnlotmaterial (6) angeordnet ist, wobei das Goldvolumen der angepassten Goldbeschichtung (7) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) dem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht entspricht.

Description

  • Die Erfindung betrifft einen Siliziumwafer bzw. einen Siliziumchip mit einer integrierten Schaltung auf seiner Waferoberseite bzw. auf der Oberseite des Siliziumchips. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines Siliziumwafers bzw. eines Halbleiterbauteils mit einem Siliziumchip. Dabei ist der Siliziumchip mit seiner Rückseite auf einem Kontaktanschlussbereich eines Schaltungsträgers angeordnet.
  • Ein Schaltungsträger ist in diesem Zusammenhang ein Flachleiterrahmen mit Innen- und Außenflachleitern und einem Kontaktanschlussbereich für den Siliziumchip oder ein Verdrahtungssubstrat mit einem Kontaktanschlussbereich für die Rückseite eines Siliziumchips und Kontaktanschlussflächen für elektrische Anschlüsse bzw. Verbindungen zur Oberseite des Halbleiterchips.
  • Aus der Druckschrift EP 0 072 273 A2 ist ein Prozess zum Anbringen einer integrierten Schaltung bei niedriger Temperatur bekannt. Dieses Verfahren umfasst die Verfahrensschritte des Beschichtens der Rückseite der integrierten Schaltung mit Silber und des Beschichtens der Oberfläche des Kontaktanschlussbereichs eines Substrats mit mindestens einem der Metalle Gold, Silber, Platin oder Palladium und des Aufbringens der beschichteten Rückseite der integrierten Schaltung auf die beschichtete Oberseite des Substrats mit Hilfe einer geschmolzenen Zusammensetzung aus Gold und Zinn, wobei die Gold/Zinnzusammensetzung typischerweise 80 Gew.% Gold und 20 Gew.% Zinn aufweist.
  • Dazu kann das Gold/Zinnlotmaterial ungeschmolzen zwischen der Rückseite der integrierten Schaltung und der Oberseite des Substrats aufgebracht werden und anschließend auf den Schmelzpunkt des Gold/Zinnlotmaterials erwärmt werden. Das geschmolzene Gold/Zinnlotmaterial kann entweder auf der Rückseite der integrierten Schaltung oder auf der Oberseite des Schaltungsträgers gemäß der oben genannten Druckschrift aufgebracht sein. Ein Beispiel dieses Prozesses wird in 1 gezeigt.
  • 1 zeigt eine Ausführungsform mit einem Siliziumwafer bzw. Siliziumchip 1, der auf seiner Oberseite 3 eine integrierte Schaltung aufweist und auf seiner Rückseite 5 gemäß einer Ausführungsform im Stand der Technik nach EP 0 072 273 eine lötbare Rückseitenbeschichtung 4.1 besitzt. Diese lötbare Rückseitenbeschichtung 4.1 weist gemäß dem obigen Stand der Technik eine haftvermittelnde Metallbeschichtung 9.1 auf, die unmittelbar auf der Rückseite 5 des Halbleiterchips 1 überwiegend aus Chrom besteht mit einem Restgehalt an Silber, wobei der Silbergehalt mit zunehmender Dicke der haftvermittelnden Schicht derart zunimmt, dass sich zum Schluss eine silberhaltige Oberfläche zu einem Gold/Zinnlotmaterial 6.1 hin ausbildet.
  • 2 zeigt einen Kontaktanschlussbereich 8.2 eines Schaltungsträgers, auf welchem die Rückseitenbeschichtung 4.1 mit Hilfe des Gold/Zinnlotmaterials 6.1 aufgelötet werden soll. Dazu weist der Kontaktanschlussbereich 8.2 der 2 eine diffusionshemmende Beschichtung 10.2 auf, die verhindern soll, dass das Material des Kontaktanschlussbereichs 8.2 in das Gold/Zinnlotmaterial 6.1 eindiffundiert. Diese diffusionshemmende Metallbeschichtung 10.2 weist gemäß dem Stand der Technik Silber, Platin, Gold oder Palladium auf. Beim Aufbringen des Siliziumchips 1 mit integrierter Schaltung auf seiner Oberseite 3 und Rückseitenbeschichtung 4 auf den Kontaktanschlussbereich 8.2 mit der diffusionshemmenden Metallbeschichtung 10.2 werden die zu fügenden Teile soweit erhitzt, dass das Gold/Zinnlotmaterial schmilzt und beim Abkühlen den Siliziumchip 1 auf der diffusionshemmenden Metallbeschichtung 10.2 im Kontaktanschlussbereich 8.2 eines Schaltungssubstrats fixiert.
  • Bei dem damit verbundenen Prozess der Siliziumchipmontage auf einen Kontaktanschlussbereich 8.2 mit einer diffusionshemmenden Metallbeschichtung 10.2 treten zwei gravierende Fehlermechanismen auf. Zum einen kommt es zu einem so genannten "poor melting". Dieses "poor melting" ist eine Fehlerart, bei der die Gold/Zinnlotschicht nicht im erforderlichen Ausmaß aufschmilzt. Daraufhin erfolgt entweder der sofortige Verwurf eines gesamten Montageloses, wenn nicht durch eine Erhöhung der Prozesstemperatur eine bessere Aufschmelzung erzielt werden kann. Diese Erhöhung der Prozesstemperatur kann jedoch nicht auf großflächige Siliziumchips übertragen werden, da mit der Erhöhung der Prozesstemperatur die Gefahr der spannungsinduzierten Rissbildung steigt.
  • Der zweite Fehlermechanismus wird "peeling" genannt und besteht darin, dass sich das kalt aufgebrachte Gold/Zinnlotmaterial von der darunter liegenden Silberschicht löst. Auch in diesem Fall muss das gesamte Montagelos verworfen werden. weiterhin konnte festgestellt werden, dass die Gefahr der Lunkerbildung nach dem Aufbringen des Siliziumchips mit seiner Rückseitenbeschichtung auf den beschichteten Kontaktan schlussbereich erheblich ist, so dass die elektrische und auch die thermische Kopplung zwischen Siliziumchip und Schaltungssubstrat nachteilig durch den erhöhten thermischen und elektrischen Übergangswiderstand in den Lotgrenzschichten beeinträchtigt ist.
  • Da nach Fertigstellung einer Rückseitenbeschichtung des Siliziumwafers keine Möglichkeit mehr besteht, die Rückseitenbeschichtung aus einem Gold/Zinnlotmaterial auf mögliche Fehler zu überprüfen und bei einem erkannten Fehler auch keine Nachbearbeitung durchgeführt werden kann, erscheint es entscheidend, dass der Prozess des Beschichtens des Siliziumwafers fehlerfrei durchgeführt wird. Da jedoch die Fehlerbilder, die oben beschrieben wurden, bei Losen mit unauffälligen Prozessparametern auftreten, erscheint der gesamte Prozess grenzlagig zu sein.
    •
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und einen Siliziumwafer sowie einen Siliziumchip und ein Halbleiterbauteil, das diesen Siliziumchip aufweist, anzugeben. Insbesondere ist es Aufgabe der Erfindung, die praktische Prozesstemperatur beim Auflöten des Siliziumchips auf einen Kontaktanschlussbereich eines Schaltungsträgers um mehrere 10°C herabzusetzen und dennoch eine zuverlässige, fehlerfreie Verbindung der Siliziumchiprückseite mit einer Kontaktanschlussfläche zu erreichen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Siliziumwafer mit integrierter Schaltung auf seiner Waferoberseite und einer lötbaren Be schichtung auf seiner Waferrückseite geschaffen. Dabei enthält die lötbare Rückseitenbeschichtung mindestens eine Lage aus einem Gold/Zinnlotmaterial. Ferner bleibt die Rückseitenbeschichtung frei von Silberbestandteilen in unmittelbarer Nachbarschaft zu dem Gold/Zinnlotmaterial. Das Gold/Zinnlotmaterial ist auf einer angepassten Goldbeschichtung angeordnet, wobei das Goldvolumen der angepassten Goldbeschichtung zusammen mit dem Goldvolumen in dem Lotmaterial im Verhältnis zu dem Zinnvolumen in dem Lotmaterial dem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht entspricht.
  • Der wesentliche Vorteil dieses Siliziumwafers ist es, dass sich die Rückseitenbeschichtung, soweit es das Gold/Zinnlotmaterial und die benachbarte Goldbeschichtung bzw. die benachbarten Goldbeschichtungen betrifft, im thermodynamischen Gleichgewicht ist. Nur damit können die Vorteile des Gold/Zinndiffusionslotsystems voll ausgenutzt werden. Der exakte eutektische Schmelzpunkt liegt bei 278°C. Doch das aus dem Stand der Technik bekannte System ist nicht im thermodynamischen Gleichgewicht, was das damit verbundene erste Fehlerbild "poor melting" bewirkt, zumal sich hochschmelzende intermetallische Phasen, die Silber aufweisen, bilden können.
  • Deshalb wird erfindungsgemäß in den darunter liegenden benachbarten Lagen der Rückseitenbeschichtung des Siliziumwafers bzw. des Siliziumchips der Silbergehalt völlig vermieden und anstelle dessen eine Lage aus Gold vorgesehen, wobei die Dicke der Goldschicht so gewählt ist, dass das Gesamtsystem aus aufgetragener angepasster Goldbeschichtung und aufgetragener Schicht aus einem Gold/Zinnlotmaterial der eutektischen Zusammensetzung des Gold/Zinnsystems mit 20 Gew.% Zinn und 80 Gew.% Gold entspricht. Die Substitution der silberhaltigen Schicht durch Gold ermöglicht zum einen die exakte Einstellung der eutektischen Zusammensetzung und verhindert zum anderen die Ausbildung von intermetallischen binären Silber/Zinn- bzw. ternären Gold/Silber/Zinn-Phasen in den Grenzschichten. Wie eingehende Untersuchungen zeigen konnten, verschiebt das Auftreten dieser Phasen den Schmelzpunkt des Systems zu höheren Temperaturen, so dass eine derartige Rückseitenbeschichtung eines Halbleiterwafers nicht mehr zuverlässig mit einem Kontaktanschlussbereich eines Schaltungsträgers verbindbar ist.
  • Die Phasenbildung wird beim oben erwähnten Prozess im Stand der Technik zwar durch Kühlung des Wafers verhindert, so dass sich eine Reduktion der Silberdiffusion in das Gold/Zinnlotmaterial ergibt, jedoch erhöht sich durch das kalte Aufbringen der Gold/Zinnlötschicht die Gefahr einer schlechten Haftung der Gold/Zinnlötschicht auf dem Silber, da für ein kaltes Aufbringen der Gold/Zinnschicht eine Waferkühlung erforderlich ist, die nun aber den zweiten Fehlermechanismus, das "peeling" hervorruft.
  • Somit ermöglicht der erfindungsgemäße Siliziumwafer mit der erfindungsgemäßen Rückseitenbeschichtung eine problemlose und erfolgreiche Weiterverarbeitung desselben zu Halbleiterchips und schließlich deren problemlose und zuverlässige Montage auf einem entsprechenden Kontaktanschlussbereich eines Schaltungsträgers für den Aufbau eines zuverlässigen und funktionsfähigen Halbleiterbauteils.
  • In einer bevorzugten Ausführungsform der Erfindung weist somit das Goldvolumen der Goldbeschichtung zusammen mit dem Goldvolumen in dem Lotmaterial im Verhältnis zu dem Zinnvolumen in dem Lotmaterial eine Materialzusammensetzung von 80 Gew.% Gold und 20 Gew.% Zinn auf. Dieses erfordert, dass der Zinngehalt im Gold/Zinnlotmaterial entsprechend höher angesetzt wird.
  • Vorzugsweise bezieht sich die Erfindung auf einen Siliziumchip mit integrierter Schaltung auf seiner aktiven Oberseite und einer lötbaren Beschichtung auf seiner Rückseite, die eine Lage aus einem Gold/Zinnlotmaterial aufweist. Dabei ist die Rückseitenbeschichtung des Siliziumchips frei von Silberbestandteilen in unmittelbarer Nachbarschaft zu der Lotbeschichtung, und das Gold/Zinnlotmaterial ist auf einer angepassten Goldschicht angeordnet. Das Goldvolumen der angepassten Goldbeschichtung ist zusammen mit dem Goldvolumen in dem Lotmaterial im Verhältnis zu dem Zinnvolumen in dem Lotmaterial im thermodynamischen Gleichgewicht für ein eutektisches Schmelzsystem aus Gold und Zinn.
  • Der Vorteil, das Gold/Zinnlotmaterial und die Goldbeschichtung in der Weise aufeinander abzustimmen bzw. anzupassen und daraus die Dicken von Goldbeschichtung und die Beschichtungsdicke und die Zusammensetzung des Gold/Zinnlotmaterials abzuleiten, hat den Vorteil, dass eine zuverlässige Möglichkeit besteht, einen derartigen Halbleiterchip in einem entsprechenden Gehäuse eines Halbleiterbauteils zuverlässig unterzubringen und mit einem Kontaktanschlussbereich eines Schaltungsträgers sowohl in Bezug auf den thermischen als auch auf den elektrischen Übergangswiderstand hin zu optimieren. Ferner hat es den Vorteil, dass das Verwerfen ganzer Montagelose in der Fertigung vermieden werden kann, da das Wiederaufschmelzen der eutektischen Gold-Zinn Lotbeschichtung im thermodynamischen Gleichgewicht und ohne silberhaltige intermetallische Phasen bei niedriger eutektischer Schmelztemperatur reproduzierbar erfolgen kann.
  • In diesem Zusammenhang wird unter einem Montagelos die Gesamtzahl der Halbleiterbauteile verstanden, die auf der Grundlage eines einzelnen Halbleiterwafers hergestellt ist. Ein Montagelos kann darüber hinaus auch eine komplette Siliziumwafercharge umfassen, die unter gleichen Bedingungen in einer Aufdampfanlage oder einer Sputteranlage beschichtet wird.
  • Auch für den Siliziumchip gilt das Gleiche wie für den Siliziumwafer, nämlich dass das Goldvolumen der Goldbeschichtung zusammen mit dem Goldvolumen in dem Lotmaterial im Verhältnis zu dem Zinnvolumen in dem Lotmaterial eine Materialzusammensetzung von 80 Gew.% Gold und 20 Gew.% Zinn aufweist, um das thermodynamische Gleichgewicht zu erreichen.
  • Ein weiterer Aspekt der Erfindung betrifft ein Halbleiterbauteil, das einen auf einem Kontaktanschlussbereich mit seiner Rückseite aufgelöteten Siliziumchip aufweist, wobei zwischen dem Kontaktanschlussbereich und der Rückseite des Halbleiterchips ein Gold/Zinnlotmaterial angeordnet ist, und wobei weder der Kontaktanschlussbereich noch die Rückseite des Siliziumchips, benachbart zu der Gold/Zinnlotschicht, eine silberhaltige Beschichtung aufweist. Vorzugsweise weist der Siliziumchip in dem Halbleiterbauteil eine haftvermittelnde elektrisch leitende Metallschicht aus Aluminium auf, die von einer diffusionshemmenden Metallbeschichtung aus Titan bedeckt ist.
  • Auf dieser Titanschicht ist vorzugsweise die angepasste Goldbeschichtung aufgebracht, auf der sich weiterhin eine Lage aus dem Gold/Zinnlotmaterial befindet, dessen Zinngehalt sich nach dem Gesamtgehalt von Gold in der Goldschicht und in dem Gold/Zinnlotmaterial richtet. In die Menge des zu berücksichtigenden Goldes kann auch eine Goldschicht einbezogen werden, die sich auf dem Kontaktanschlussbereich des Schaltungsträgers des Halbleiterbauteils befindet, wobei zwischen dieser zusätzlichen Goldbeschichtung und dem Metall des Kontaktanschlussbereichs eine diffusionshemmende elektrisch leitende Schicht aus Nickelphosphid angeordnet sein kann, wenn vorzugsweise der Kontaktanschlussbereich Kupfer oder eine Kupferlegierung aufweist.
  • Diese Ausführungsform der Erfindung hat den Vorteil, dass die Rückseitenbeschichtung und auch die Beschichtung des Kontaktanschlussbereichs in dem Halbleiterbauteil völlig frei von Silber ist und sich somit keine sprödenden oder die Schmelztemperatur heraufsetzenden und die Funktionsfähigkeit des Halbleiterbauteils gefährdenden binären oder ternären intermetallischen Phasen zwischen Silber, Gold und/oder Zinn gebildet werden können.
  • Ein Verfahren zum Beschichten eines Siliziumwafers, der integrierte Schaltungen auf seiner Waferoberseite und eine Waferrückseite aufweist, die eine mehrlagige, mindestens ein Gold/Zinnlotmaterial aufweisende Rückseitenbeschichtung besitzt, ist durch die nachfolgenden Verfahrensschritte gekennzeichnet.
  • Zunächst wird ein Siliziumwafer, der integrierte Schaltungen auf seiner Waferoberseite und eine Waferrückseite aufweist, hergestellt. Anschließend wird auf die Siliziumwaferrückseite eine haftvermittelnde Metallbeschichtung mit ohmschem Kontaktübergang, die frei von Silberbestandteilen ist, aufgebracht. Danach wird eine diffusionshemmende Metallschicht auf der leitfähigen Metallschicht abgeschieden. Schließlich wird eine angepasste Goldbeschichtung auf die diffusionshemmende Metallbeschichtung aufgebracht, wobei die Dicke der angepassten Goldbeschichtung an das Goldvolumen eines Gold/Zinnlotmaterials angepasst ist, das anschließend aufgetragen wird, und wobei das Goldvolumen der angepassten Goldbeschichtung zusammen mit dem Goldvolumen des Gold/Zinnlotmaterials in einem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht ist.
  • Beim Aufbringen der angepassten Goldbeschichtung und/oder beim Aufbringen der Gold/Zinnlotbeschichtung wird darauf geachtet, dass der Siliziumwafer nicht gekühlt wird, so dass die kinetische Energie, die beim Auftreffen der abgeschiedenen Metallpartikel auf die zu beschichtenden Oberflächen in Wärme umgesetzt wird und zu einer oberflächennahen Erwärmung führt, die ein Aufschmelzen des Gold/Zinnlotmaterials bewirkt und somit die Fehlerursache "peeling" vermeidet.
  • Vorzugsweise wird als haftvermittelnde Metallbeschichtung mit ohmschem Kontaktübergang zum Siliziumwafer eine Aluminiumschicht oder eine Aluminiumlegierungsschicht aufgebracht. Derartige Rückseitenbeschichtungen aus Aluminium haben sich in der Halbleitertechnologie als ohmsche Kontaktübergänge bewährt.
  • Vorzugsweise wird als diffusionshemmende Metallschicht eine Titanschicht aufgebracht. Derartige Titanschichten verhindern, dass das Metall der haftvermittelnden Schicht in den Bereich der Lotschicht beim Löten eindiffundieren kann.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils mit einem Schaltungsträger, der eine Kontaktfläche zum Auflöten ei nes Siliziumchips aufweist, ist durch die nachfolgenden Verfahrensschritte gekennzeichnet.
  • Zunächst wird ein Siliziumchip, der integrierte Schaltungen auf seiner aktiven Oberseite und eine Rückseite aufweist, durch Auftrennen eines entsprechenden Halbleiterwafers hergestellt. Dabei weist die Rückseite eine haftvermittelnde und leitfähige Metallbeschichtung auf, die frei von Silberbestandteilen ist und die eine darauf angeordnete diffusionshemmende Metallschicht besitzt. Ferner wird auf den Kontaktanschlussbereich des Schaltungsträgers ebenfalls eine diffusionshemmende Metallschicht aufgebracht. Anschließend wird eine angepasste Goldbeschichtung auf eine der diffusionshemmenden Metallschichten aufgebracht, wobei die Dicke der angepassten Goldbeschichtung an das Goldvolumen eines Gold/Zinnlotmaterials angepasst ist, das anschließend aufgetragen wird, wobei das Goldvolumen der angepassten Goldbeschichtung zusammen mit dem Goldvolumen in dem Lotmaterial im Verhältnis zu dem Zinnvolumen in dem Lotmaterial dem eutektischen Schmelzsystem aus Gold und Zinn in dem thermodynamischen Gleichgewicht ist.
  • Beim Aufbringen des Gold/Zinnlotmaterial wird vorzugsweise ein Sputterverfahren eingesetzt, wobei sich durch Weglassen einer Waferkühlung während des Sputterverfahrens eine schmelzflüssige Phase aus Goldbeschichtung und dem Gold/Zinnlotmaterial bildet, so dass sich nach dem Abkühlen eine Gold/Zinnschicht ausbildet, bei der sich das thermodynamische Gleichgewicht einstellt. Diese Zusammensetzung hat einen definierten Schmelzpunkt bei 278°C und bildet eine wesentlich verbesserte Haftung zur darunter liegenden diffusionshemmenden Schicht aus, so dass die "peeling"-Gefahr deutlich verringert wird.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens wird der Siliziumchip auf den Kontaktanschlussbereich des Schaltungsträgers mit Hilfe des vorgesehenen Gold/Zinnlotmaterials gelötet. Dazu wird das Gesamtsystem auf eine Temperatur TP zwischen 280°C ≤ TP ≤ 340°C, vorzugsweise zwischen 280°C ≤ TP ≤ 320°C aufgeheizt.
  • Weiterhin wird vorzugsweise das Verfahren zur Herstellung eines Halbleiterbauteils mit einem derartigen Halbleiterchip dadurch vollendet, dass nach dem Auflöten des Siliziumchips auf die Kontaktfläche des Schaltungsträgers die übrigen Kontaktflächen auf der aktiven Oberseite des Siliziumchips mit entsprechenden Kontaktanschlussflächen auf dem Schaltungsträger über interne Verbindungselemente elektrisch verbunden werden. Diese elektrische Verbindung wird mit Verbindungselementen vorzugsweise aus Bonddrähten erreicht.
  • In einem weiteren Schritt zum Herstellen eines Halbleiterbauteils mit dem entsprechenden Siliziumchip werden nach dem Anbringen der internen Verbindungselemente der Siliziumchip und die Verbindungselemente sowie Teilbereiche des Schaltungsträgers in eine Kunststoffgehäusemasse eingebettet. Anstelle eines Eingießens oder Einbettens in eine Kunststoffgehäusemasse kann der Kontaktanschlussbereich, auf den der Halbleiterchip gelötet wird, und auch die Kontaktanschlussflächen für die übrigen, auf der aktiven Oberseite des Siliziumchips befindlichen Kontaktflächen in Aussparungen eines Keramikgehäuses angeordnet sein, wobei abschließend die Aussparung in dem Keramikgehäuse durch vorzugsweise eine Metallplatte abgeschlossen wird.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Siliziumwafer bzw. durch einen Siliziumchip eines Halbleiterbauteils gemäß dem Stand der Technik;
  • 2 zeigt einen schematischen Querschnitt durch einen Kontaktanschlussbereich eines Schaltungsträgers eines Halbleiterbauteils gemäß dem Stand der Technik;
  • 3 zeigt einen schematischen Querschnitt durch einen Siliziumwafer bzw. durch einen Siliziumchip eines Halbleiterbauteils gemäß einer Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch einen Kontaktanschlussbereich eines Schaltungsträgers des Halbleiterbauteils gemäß der einen Ausführungsform der Erfindung;
  • 5 zeigt einen schematischen Querschnitt durch einen Siliziumchip auf einem Kontaktanschlussbereich des Schaltungsträgers des Halbleiterbauteils gemäß der einen Ausführungsform der Erfindung.
  • Die 1 und 2, die schematisch den Stand der Technik zeigen, wurden bereits oben erläutert.
    •
  • 3 zeigt einen schematischen Querschnitt durch einen Siliziumwafer bzw. einen Siliziumchip 2 eines Halbleiterbauteils gemäß einer Ausführungsform der Erfindung. Diese Ausführungsform der Erfindung zeigt eine Rückseitenbeschichtung 4.3, die auf einen Siliziumhalbleiterwafer aufgebracht wird und nach dem Trennen des Siliziumhalbleiterwafers in einzelne Siliziumchips 2 auch die Rückseitenbeschichtung 4.3 der Siliziumchips darstellt. Diese Rückseitenbeschichtung 4.3 besteht aus mehreren Beschichtungslagen, die ihrerseits unterschiedliche Dicken und unterschiedliche Metalle aufweisen. Auch die Verfahren, mit denen diese Beschichtungslagen auf die Rückseite 5 des Siliziumwafers und damit auf die Rückseite des Siliziumchips 2 aufgebracht sind, können sich voneinander unterscheiden.
  • In der Nähe der Oberseite 3 des Siliziumwafers bzw. des Siliziumchips 2 weisen diese integrierte Schaltungen auf. Die Dicke dS des Siliziumwafers kann zwischen 250 μm ≤ dS ≤ 1.500 μm liegen. Die Dicke dS eines entsprechenden Siliziumchips kann die gleichen Dicken aufweisen oder kann vor der Weiterverarbeitung dünngeschliffen sein, so dass auch Dicken zwischen 50 μm ≤ dS ≤ 1.500 μm möglich sind. Auf der Rückseite 5 des Siliziumwafers bzw. des Siliziumchips 2 ist in dieser Ausführungsform der Erfindung eine aluminiumhaltige Schicht mit einer Dicke dM von etwa 500 nm abgeschieden.
  • Der Abscheideprozess in dieser Ausführungsform der Erfindung wird durch Aufdampfen von Aluminium bzw. einer Aluminiumlegierung auf die Rückseite 5 des Siliziumwafers durchgeführt. Diese Aluminiumbeschichtung auf Silizium ergibt einen ohmschen Kontakt zu dem Siliziummaterial und kann zur Haftverbesserung 1 Gew.% bis 4 Gew.% Silizium in der Aluminiumlegierung aufweisen. Auf diese haftvermittelnde und ohmsche Metallbeschichtung 9.3 ist eine diffusionshemmende Beschichtung 10.3 mit einer Dicke dDS von etwa 700 nm aufgebracht, die Titan aufweist. Diese Titanschicht verhindert beim Lötprozess, dass Aluminium zu der Lötbeschichtung durchdiffundieren kann.
  • Auf der diffusionshemmenden Metallbeschichtung 10.3 ist eine Goldbeschichtung 7.3 mit einer Dicke dGS von etwa 400 nm aufgebracht. Diese Goldbeschichtung 7.3 kann ebenfalls durch Aufdampftechnik aufgebracht werden. Anschließend ist eine Beschichtung aus einem Gold/Zinnlotmaterial 6.3 mit einer Dicke dG/Sn von etwa 1.200 nm aufgebracht, die mit Hilfe einer Sputtertechnik abgeschieden wird, bei der jedoch der Siliziumwafer nicht gekühlt wird, so dass sich eine schmelzflüssige Gold/Zinnlegierung 6.3 ausbilden kann. Beim Aufbringen der Gold/Zinnlotmaterial 6.3 zum Beispiel mittels einer Sputter-Technik reagiert die Goldbeschichtung 7.3 und das Gold/Zinnlotmaterial im thermodynamischen Gleichgewicht zu einer eutektischen Au-Sn-Schicht 6.3 entsprechend der vorliegenden Erfindung und kann somit bei der Weiterverarbeitung in Nachfolgeprozessen bei der niedrigen eutektischen Schmelztemperatur wieder Aufgeschmolzen werden, ohne dass sich hochschmelzende intermetallische Phasen mit Silber ausgebildet haben, zumal Silber bei der erfindungsgemäßen Rückseitenbeschichtung des Siliziumwafers bzw. des Siliziumchips nicht vorhanden ist. Somit kann vorteilhafter Weise eine sichere Lötverbindung zwischen beispielsweise Flachleiterrahmen und Siliziumchip oder Verdrahtungssubstrat und Siliziumchip erreicht werden.
  • Grundlage der Bemessung der Dicke dGS der Goldbeschichtung 7.3 und der Dicke dG/Sn der Gold/Zinnlotschicht 6.3 ist die Tatsache, dass ein thermodynamisches Gleichgewicht für eine eutektische Schmelzzusammensetzung aus Gold und Zinn beim Sputtern des ungekühlten Siliziumwafers erreicht wird.
  • Ist keine zusätzliche Goldbeschichtung zum Schutz eines Kontaktanschlussbereichs auf einem Substrat oder Flachleiterrah men vorgesehen, so wird die Dicke dGS der Goldbeschichtung derart an die Dicke dG/Sn und die Zusammensetzung der Gold/Zinnlotbeschichtung angepasst, dass bereits auf der Seite des Siliziumchips das thermodynamische Gleichgewicht zwischen dem Gehalt an Gold und dem Gehalt an Zinn eingehalten wird.
  • 4 zeigt einen schematischen Querschnitt durch einen Kontaktanschlussbereich 8.4 eines Schaltungssubstrats des Halbleiterbauteils gemäß der einen Ausführungsform der Erfindung. Der Kontaktanschlussbereich 8.4 weist eine Dicke dK auf und besteht aus einem gut leitenden Metall wie Kupfer oder Aluminium oder deren Legierungen. Ist dieses leitende Metall wie in dieser Ausführungsform der Erfindung aus Kupfer, so wird als diffusionshemmende Schicht 10.4 eine Schicht aus Nickelphosphid auf das Kupfermaterial aufgebracht, die eine Dicke dDK von etwa 2 μm aufweist. Zum Schutz der Nickelphosphidschicht gegen Korrosion und Oxidation kann auch eine Goldschicht 7.4 mit einer Dicke dGK von etwa 200 nm auf die diffusionshemmende Schicht 10.4 aufgebracht sein.
  • Ein Flachleiterrahmen kann Kupfer bzw. eine Kupferlegierung und Silber-beschichtete Kontaktanschlussbereiche aufweisen. In diesem Fall kann die Silberschicht eine Dicke von etwa 5 μm aufweisen. Diese Silberschicht auf Bereichen des Flachleiterrahmens stört im Gegensatz zu einer Silberschicht auf der Siliziumrückseite nicht den Lötprozess, da diese Lötverbindung zum Flachleiterrahmen hin entgültig ist und kein erneutes Aufschmelzen eines Gold-Zinn Lotes, wie auf der Rückseite von Siliziumchips im Herstellungsprozess von Halbleiterbauteilen, erforderlich ist.
  • 5 zeigt einen schematischen Querschnitt durch einen Siliziumchip 2 auf einem Kontaktanschlussbereich 8.4 eines Schaltungssubstrats des Halbleiterbauteils gemäß der einen Ausführungsform der Erfindung. Dazu wurde der Siliziumchip 2, wie er in 3 gezeigt wird, mit dem Kontaktanschlussbereich 8.4, der in 4 gezeigt wird, durch Aufbringen in Pfeilrichtung A zwischen den 3 und 4 und einem anschließenden Aufheizen auf eine Prozesstemperatur TP zwischen 280°C ≤ TP ≤ 340°C aufgelötet. Dabei entsteht eine Lötschicht aus einem Gold/Zinnmaterial 6.3, die eine Dicke dG/Sn von etwa 1.600 nm aufweist und in ihrer Zusammensetzung dem thermodynamischen Gleichgewicht der eutektischen Schmelze von Zinn und Gold entspricht.
  • An die Gold/Zinnlotschicht 6.3 zwischen dem Siliziumchip 2 und dem Kontaktanschlussbereich 8.4 schließen sich die jeweiligen diffusionshemmenden Schichten 10.4 bzw. 10.3 an, die wie oben erwähnt auf der Seite des Siliziumchips eine Dicke dDS von etwa 700 nm Titan aufweisen und auf dem Kontaktanschlussbereich 8.4 eine Dicke dDK von 2 μm aus Nickelphosphid besitzen. Zwischen dem Siliziumsubstrat 2 und der diffusionshemmenden Schicht 10.3 aus Titan ist die oben erwähnte haftvermittelnde und kontaktgebende Metallbeschichtung 9.3 mit einer Dicke dM von etwa 500 nm Aluminium angeordnet.
    • 1
    Siliziumwafer bzw. Siliziumchip (gemäß Stand der Tech
    nik)
    2
    Siliziumwafer bzw. Siliziumchip (gemäß der Erfindung)
    3
    Waferoberseite bzw. Chipoberseite
    4; 4.1; 4.3
    lötbare Beschichtung bzw. Rückseitenbeschichtung
    5
    Waferrückseite bzw. Chiprückseite
    6; 6.1; 6.3; 6.5
    Gold/Zinnlotmaterial bzw. Lotmaterial
    7; 7.3
    Goldbeschichtung
    8; 8.2; 8.4
    Kontaktanschlussbereich
    9; 9.1; 9.3
    haftvermittelnde Metallbeschichtung
    10; 10.2; 10.3; 10.4
    reaktionssteuernde Metallbeschichtung
    A
    Pfeilrichtung
    dDS
    Dicke der diffusionshemmenden Schicht des Siliziumchips
    dDK
    Dicke der diffusionshemmenden Schicht des Kontaktan
    schlussbereichs
    dGS
    Dicke der Goldbeschichtung des Siliziumchips
    dG/Sn
    Dicke der Gold/Zinnlotschicht
    dK
    Dicke des Kontaktanschlussbereichs
    dM
    Dicke der haftvermittelnden Metallbeschichtung
    dS
    Dicke des Siliziumwafers bzw. des Siliziumchips
    TP
    Prozesstemperatur

Claims (14)

  1. Siliziumwafer mit integrierten Schaltungen auf seiner Waferoberseite (3) und einer lötbaren Beschichtung (4) auf seiner Waferrückseite (5) aus einem Gold/Zinnlotmaterial (6), wobei die Rückseitenbeschichtung (4) frei von Silberbestandteilen in unmittelbarer Nachbarschaft zu der lötbaren Beschichtung (4) ist und wobei das Gold/Zinnlotmaterial (6) auf einer angepassten Goldbeschichtung (7) angeordnet ist, wobei das Goldvolumen der angepassten Goldbeschichtung (7) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) dem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht entspricht.
  2. Siliziumwafer nach Anspruch 1, dadurch gekennzeichnet, dass das Goldvolumen der Goldbeschichtung (7) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) eine Materialzusammensetzung von 80 Gew.% Gold und 20 Gew.% Zinn aufweist.
  3. Siliziumchip mit integrierter Schaltung auf seiner aktiven Oberseite (3) und einer lötbaren Beschichtung (4) auf seiner Rückseite (5) aus einem Gold/Zinnlotmaterial (6), wobei die lötbare Beschichtung (4) frei von Silberbestandteilen in unmittelbarer Nachbarschaft zu der Lotbeschichtung (6) ist, und wobei das Gold/Zinnlotmaterial (6) auf einer angepassten Goldbeschichtung (7) angeordnet ist, wobei das Goldvolumen der angepassten Goldbeschichtung (7) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) dem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht entspricht.
  4. Siliziumchip nach Anspruch 3, dadurch gekennzeichnet, dass das Goldvolumen der Goldbeschichtung (7) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) eine Materialzusammensetzung von 80 Gew.% Gold und 20 Gew.% Zinn aufweist.
  5. Halbleiterbauteil, das einen auf einem Kontaktanschlussbereich (8) mit seiner Rückseite (5) aufgelöteten Siliziumchip (2) nach Anspruch 3 oder Anspruch 4 aufweist, wobei zwischen dem Kontaktanschlussbereich (8) und der Rückseite (5) des Halbleiterchips (2) ein Gold/Zinnlotmaterial (6) angeordnet ist und wobei die Rückseite (5) des Siliziumchips (2) benachbart zu der Gold/Zinnlotschicht keine silberhaltige Beschichtung aufweist.
  6. Verfahren zum Beschichten eines Siliziumwafers (2), der integrierte Schaltungen auf seiner Waferoberseite (3) und eine Waferrückseite (5) aufweist, mit einer mehrlagigen mindestens ein Gold/Zinnlotmaterial (6) aufweisenden Rückseitenbeschichtung (4), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines Siliziumwafers (2), der integrierte Schaltungen auf seiner Waferoberseite (3) und eine Waferrückseite (4) aufweist; – Aufbringen einer haftvermittelnden Metallbeschichtung (9) mit ohmschem Kontaktübergang zum Silizium wafer (2), die frei von Silberbestandteilen ist, auf die Rückseite des Siliziumwafers (2); – Aufbringen einer diffusionshemmenden Metallschicht (9) auf die leitfähige Metallbeschichtung (9); – Aufbringen einer angepassten Goldbeschichtung (7) auf die diffusionshemmende Metallschicht (9), wobei die Dicke der angepassten Goldbeschichtung (7) an das Goldvolumen eines Gold/Zinnlotmaterials (6) angepasst ist, das anschließend aufgetragen wird, wobei das Goldvolumen der angepassten Goldbeschichtung (6) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) dem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht entspricht.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass als haftvermittelnde Metallbeschichtung (9) mit ohmschem Kontaktübergang zum Siliziumwafer (1) eine Aluminiumschicht oder eine Aluminiumlegierungsschicht aufgebracht wird.
  8. Verfahren nach Anspruch 6 oder Anspruch 7, dadurch gekennzeichnet, dass als diffusionshemmende Metallschicht (9) eine Titanschicht aufgebracht wird.
  9. Verfahren zum Herstellen eines Halbleiterbauteils mit einem Schaltungsträger, der einen Kontaktanschlussbereich (8) zum Auflöten eines Siliziumchips (2) aufweist, wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen eines Siliziumchips (2), der mindestens eine integrierte Schaltung auf seiner aktiven Oberseite (3) und eine Rückseite (5) aufweist, wobei die Rückseite (5) eine haftvermittelnde und leitfähige Metallbeschichtung (9), die frei von Silberbestandteilen ist, und eine diffusionshemmende Metallschicht (10) aufweist; – Aufbringen einer diffusionshemmenden Schicht (10) auf die Kontaktanschlussfläche (8); – Aufbringen einer angepassten Goldbeschichtung (7) auf die diffusionshemmende Metallschicht (8), wobei die Dicke der angepassten Goldbeschichtung (7) an das Goldvolumen eines Gold/Zinnlotmaterials (6) angepasst ist, das anschließend aufgetragen wird, oder auf der Rückseite (5) des Siliziumchips (2) vorgesehen ist, wobei das Goldvolumen der angepassten Goldbeschichtung (6) zusammen mit dem Goldvolumen in dem Lotmaterial (6) im Verhältnis zu dem Zinnvolumen in dem Lotmaterial (6) dem eutektischen Schmelzsystem aus Gold und Zinn im thermodynamischen Gleichgewicht entspricht.
  10. Verfahren nach Anspruch 6 oder Anspruch 9, dadurch gekennzeichnet, dass als diffusionshemmende Schicht (10) eine Titanbeschichtung und/oder eine Nickelphosphidschicht aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass auf die angepasste Goldbeschichtung (7) das vorgesehene Gold/Zinnlotmaterial (6) mittels Sputtertechnik ohne Kühlung des Siliziumwafers bzw. des Siliziumchips (2) aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass der Siliziumchip (2) auf den Kontaktanschlussbereich (8) mit Hilfe des vorgesehenen Gold/Zinnlotmaterials (6) gelötet wird.
  13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass nach dem Auflöten des Siliziumchips (2) auf den Kontaktanschlussbereich (8) des Schaltungsträgers die Kontaktflächen auf der Oberseite des Siliziumchips (2) mit entsprechenden Kontaktanschlussflächen auf dem Schaltungsträger über interne Verbindungselemente elektrisch verbunden werden.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass nach der Anbringung interner Verbindungselemente der Siliziumchip (2) und die Verbindungselemente sowie Teilbereiche des Schaltungsträgers in eine Kunststoffgehäusemasse eingebettet werden.
DE102005024430A 2005-05-24 2005-05-24 Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips Expired - Fee Related DE102005024430B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005024430A DE102005024430B4 (de) 2005-05-24 2005-05-24 Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
US11/439,749 US20060273810A1 (en) 2005-05-24 2006-05-24 Silicon wafer with solderable coating on its wafer rear side, and process for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005024430A DE102005024430B4 (de) 2005-05-24 2005-05-24 Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips

Publications (2)

Publication Number Publication Date
DE102005024430A1 true DE102005024430A1 (de) 2006-11-30
DE102005024430B4 DE102005024430B4 (de) 2009-08-06

Family

ID=37387721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005024430A Expired - Fee Related DE102005024430B4 (de) 2005-05-24 2005-05-24 Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips

Country Status (2)

Country Link
US (1) US20060273810A1 (de)
DE (1) DE102005024430B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
TW200826150A (en) * 2006-12-07 2008-06-16 Univ Nat Central Amorphous silicon-gold covalent structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
WO2002027789A1 (de) * 2000-09-29 2002-04-04 Infineon Technologies Ag Verbindungseinrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817626A (ja) * 1981-07-13 1983-02-01 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 低温度ダイ取り付け方法
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US5832601A (en) * 1993-11-16 1998-11-10 Form Factor, Inc. Method of making temporary connections between electronic components
DE19730118B4 (de) * 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
SE512906C2 (sv) * 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
US6294402B1 (en) * 1999-06-07 2001-09-25 Trw Inc. Method for attaching an integrated circuit chip to a substrate and an integrated circuit chip useful therein
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
JP3994980B2 (ja) * 2004-03-29 2007-10-24 株式会社日立製作所 素子搭載用基板及びその製造方法並びに半導体素子実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
WO2002027789A1 (de) * 2000-09-29 2002-04-04 Infineon Technologies Ag Verbindungseinrichtung

Also Published As

Publication number Publication date
US20060273810A1 (en) 2006-12-07
DE102005024430B4 (de) 2009-08-06

Similar Documents

Publication Publication Date Title
DE102005042780B4 (de) Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
EP2481083B1 (de) Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes bauteil
EP1883962A1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE112012006812T5 (de) Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
DE102008046724B4 (de) Halbleitervorrichtung
WO2014154637A1 (de) Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
DE102005006281B4 (de) Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE4303790A1 (de) Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102008041873A1 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
DE102005044510A1 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung
EP2287899B1 (de) Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren
DE10355508B4 (de) Ultradünne Halbleiterschaltung mit Kontakt-Bumps sowie zugehöriges Herstellungsverfahren
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
WO2018158341A1 (de) Verfahren zum befestigen eines halbleiterchips auf einem leiterrahmen und elektronisches bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee